知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-12
(45)【発行日】2024-12-20
(54)【発明の名称】固体撮像素子および撮像装置
(51)【国際特許分類】
H04N 25/63 20230101AFI20241213BHJP
H01L 27/146 20060101ALI20241213BHJP
H04N 25/76 20230101ALI20241213BHJP
【ＦＩ】
H04N25/63
H01L27/146 E
H01L27/146 A
H04N25/76
【請求項の数】
7
(21)【出願番号】P 2020211599
(22)【出願日】2020-12-21
(65)【公開番号】P2022098196
(43)【公開日】2022-07-01
【審査請求日】2023-11-21
(73)【特許権者】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100097984
【弁理士】
【氏名又は名称】川野 宏
(74)【代理人】
【識別番号】100125265
【弁理士】
【氏名又は名称】貝塚 亮平
(72)【発明者】
【氏名】新井 俊希
【審査官】櫃本 研太郎
(56)【参考文献】
【文献】特開２０１１－３８２９（ＪＰ，Ａ）
【文献】特開２０１５－１７７３２３（ＪＰ，Ａ）
【文献】特開２０１４－１７４４０（ＪＰ，Ａ）
【文献】特開２００８－４１７７６（ＪＰ，Ａ）
【文献】特開２００９－２２２４７８（ＪＰ，Ａ）
【文献】特開２００５－３４７７５８（ＪＰ，Ａ）
【文献】特開２０１１－２９８３５（ＪＰ，Ａ）
【文献】特開２０１３－１０６２３１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ５／３０－５／３３、２３／１１
２３／２０－２３／３０、２５／００
２５／２０－２５／６１、
２５／６１５－２５／７９
Ｈ０１Ｌ ２７／１４－２７／１４８、
２９／７６２－２９／７６８
Ｈ１０Ｋ ３９／３０－３９／３８
(57)【特許請求の範囲】
【請求項1】
画素回路上に配設された、積層体からなる光電変換膜、またはフォトダイオードからなる光電変換部のいずれかの光電変換手段を単位画素毎に１つずつ配設してなるＣＭＯＳ型の固体撮像素子であって、該画素回路は、基板上にトランジスタ部を配するように構成されるか、基板上にウエルを配し、該ウエル内にトランジスタ部を配するように構成され、
光電変換により発生した電子正孔対のうちいずれか一方を前記光電変換手段のキャリアとして用いるように構成され、
前記光電変換手段の暗電流はキャリアが正孔または電子のいずれか一方とされ、かつリセットトランジスタのソースから構成される浮遊拡散容量の暗電流はキャリアが正孔または電子のいずれか他方とされ、
前記光電変換手段からの暗電流が、他の光電変換手段からの暗電流と合流することなく、前記浮遊拡散容量において発生した暗電流と合流するように構成され、
前記光電変換手段の暗電流と前記浮遊拡散容量の暗電流が合流するノードにおける該暗電流の合計値が、前記光電変換手段の暗電流値および前記浮遊拡散容量の暗電流値の各々の絶対値よりも小さい所望の絶対値となるように設定されていることを特徴とする固体撮像素子。
【請求項2】
前記光電変換手段が、前記画素回路上に配設した、積層体からなる光電変換膜とされ、該光電変換膜は、光電変換処理を行う光電変換層を含み、最上層に膜電極を積層するように構成され、
該膜電極には画素電極のリセット電圧に対して所定の膜電圧が印加され、
前記ノードにおける前記暗電流の合計値が所望の絶対値となるように、前記膜電圧が設定されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項3】
前記光電変換膜の暗電流はキャリアが正孔とされるとともに、その暗電流の絶対値の大きさは前記膜電圧が低いときに小さく、該膜電圧が高いときに大きくなり、一方、前記浮遊拡散容量はｎ型で暗電流のキャリアは電子とされるとともに、その暗電流の大きさは前記膜電圧の高さに拘わらず一定とされ、前記ノードにおける暗電流の合計値が、前記膜電圧が低電圧で負の値となり、該膜電圧が高電圧で正の値となるような状態に構成され、前記ノードにおける前記暗電流の合計値が前記所望の絶対値となるように該膜電圧が設定されていることを特徴とする請求項２に記載の固体撮像素子。
【請求項4】
前記光電変換手段が、フォトダイオードからなる光電変換部とされ、前記ノードにおける前記暗電流の合計値が所望の絶対値となるように、前記光電変換部の面積と前記浮遊拡散容量の面積が設定されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項5】
前記光電変換部はｐ型で暗電流のキャリアが正孔とされるとともに、前記光電変換部の面積が大きいほど、正の暗電流の絶対値が大きくなり、一方、前記浮遊拡散容量はｎ型で暗電流のキャリアは電子とされるとともに、前記浮遊拡散容量の面積が大きいほど、負の暗電流の絶対値が大きくなり、前記ノードにおける暗電流の合計が、前記所望の絶対値となるように、前記光電変換部の面積と前記浮遊拡散容量の面積が設定されていることを特徴とする請求項４に記載の固体撮像素子。
【請求項6】
前記所望の絶対値が０であることを特徴とする請求項１～５のうちいずれか１項に記載の固体撮像素子。
【請求項7】
請求項１～６のうちいずれか１項に記載の固体撮像素子を備え、この固体撮像素子により得られた画像情報を出力する手段を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像素子および撮像装置に関し、詳しくは、画素サイズを微細化することで撮像素子のコンパクト化および多画素化を図り、高精細な画像を撮像し得る光電変換手段を備えた固体撮像素子および撮像装置に関するものである。
【背景技術】
【0002】
従来、固体撮像素子、例えばＣＭＯＳ撮像素子においては、雑音が少ない高画質な画像を撮影することができるように、４トランジスタ型画素とアナログＣＤＳ（下記非特許文献１を参照）の組み合わせにより画素のリセット雑音除去が行われ、高画質化の技術開発が進められてきた。
このような４トランジスタ型の単位画素１０２´´の回路図および駆動波形を、図１３および図１４を用い、従来技術１（図１３、１４には、単に従来技術として示す）として説明する。
このような４トランジスタ型の単位画素１０２´´の回路図および駆動波形を、図１３および図１４を用い、従来技術１（図１３、１４には、単に従来技術として示す）として説明する。
【0003】
図１３には、ｎ型光電変換部１２１９とｎ型浮遊拡散容量１２１３が示されているが、これらｎ型光電変換部１２１９とｎ型浮遊拡散容量１２１３が、４トランジスタ型画素において、暗電流を発生する部位となっている。
ｎ型光電変換部１２１９の暗電流が蓄積される時間は、図１４に示すように１撮像フレーム間隔であり、フレーム周波数が６０Ｈｚでは１６．６６７ミリ秒となるので、ｎ型光電変換部１２１９の暗電流値が１０電子／秒／画素であるとすると、１フレーム当たりの暗電流値は約０．１６７電子／フレーム／画素であり負の暗電流値となる。また、ｎ型浮遊拡散容量１２１３の暗電流が蓄積される時間は１水平走査期間（Ｘ方向に７６８０画素でＹ方向に４３２０画素、フレーム周波数が６０Ｈｚの場合は３．７マイクロ秒）より短いので、ｎ型浮遊拡散容量１２１３の暗電流値が５１０電子／秒／画素であるとすると、１フレーム当たりの暗電流値は約０．００２電子／フレーム／画素以下であり、負の暗電流値となる（下記非特許文献２を参照）。
ｎ型光電変換部１２１９の暗電流が蓄積される時間は、図１４に示すように１撮像フレーム間隔であり、フレーム周波数が６０Ｈｚでは１６．６６７ミリ秒となるので、ｎ型光電変換部１２１９の暗電流値が１０電子／秒／画素であるとすると、１フレーム当たりの暗電流値は約０．１６７電子／フレーム／画素であり負の暗電流値となる。また、ｎ型浮遊拡散容量１２１３の暗電流が蓄積される時間は１水平走査期間（Ｘ方向に７６８０画素でＹ方向に４３２０画素、フレーム周波数が６０Ｈｚの場合は３．７マイクロ秒）より短いので、ｎ型浮遊拡散容量１２１３の暗電流値が５１０電子／秒／画素であるとすると、１フレーム当たりの暗電流値は約０．００２電子／フレーム／画素以下であり、負の暗電流値となる（下記非特許文献２を参照）。
【0004】
一方、画素サイズが微細化されたことにより、光を電気信号に変換する光電変換部の面積が狭くなり、感度の低下につながることが問題となっていることから、感度を向上させるために、光電変換膜積層型の構造のものが注目されており、研究開発が進められている（下記非特許文献３を参照）。このような光電変換膜積層型の固体撮像素子において、各単位画素が３トランジスタ型とされたものが知られている（下記特許文献１を参照）。
【0005】
このような光電変換膜積層型の３トランジスタ型画素を、その回路図および駆動波形を用い、従来技術２として説明する。なお、ここでは、実施例に用いる図２および図３を便宜的に用いて説明する。
図２には、光電変換膜２１１とｎ型浮遊拡散容量２１３が示されているが、これら光電変換膜２１１とｎ型浮遊拡散容量２１３が、光電変換膜積層型３トランジスタ型のものにおいて、暗電流を発生する部位となっている。
光電変換膜２１１の暗電流が蓄積される時間は、図３に示すように１撮像フレーム間隔であり、フレーム周波数が６０Ｈｚでは１６．６６７ミリ秒となるので、暗電流値が１００ｐＡ／ｃｍ２（下記非特許文献４を参照）で画素サイズが２．８×２．８μｍ２であるとすると、１フレーム当たりの暗電流値は約０．８電子／フレーム／画素である。また、ｎ型浮遊拡散容量２１３の暗電流が蓄積される時間は４トランジスタ型とは異なり１撮像フレーム間隔であるので、ｎ型浮遊拡散容量２１３の暗電流値が５１０電子／秒／画素であるとすると、１撮像フレーム当たりの暗電流値は約８．５電子／フレーム／画素である（下記非特許文献２を参照）。
図２には、光電変換膜２１１とｎ型浮遊拡散容量２１３が示されているが、これら光電変換膜２１１とｎ型浮遊拡散容量２１３が、光電変換膜積層型３トランジスタ型のものにおいて、暗電流を発生する部位となっている。
光電変換膜２１１の暗電流が蓄積される時間は、図３に示すように１撮像フレーム間隔であり、フレーム周波数が６０Ｈｚでは１６．６６７ミリ秒となるので、暗電流値が１００ｐＡ／ｃｍ２（下記非特許文献４を参照）で画素サイズが２．８×２．８μｍ２であるとすると、１フレーム当たりの暗電流値は約０．８電子／フレーム／画素である。また、ｎ型浮遊拡散容量２１３の暗電流が蓄積される時間は４トランジスタ型とは異なり１撮像フレーム間隔であるので、ｎ型浮遊拡散容量２１３の暗電流値が５１０電子／秒／画素であるとすると、１撮像フレーム当たりの暗電流値は約８．５電子／フレーム／画素である（下記非特許文献２を参照）。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２０１３－０７０１８１号公報
【非特許文献】
【0007】
【文献】M. H. White et al., “Characterization of Surface Channel CCD Image Arrays at Low Light Levels,” IEEE Journal of Solid-State Circuits, Vol. 9, No. 1, pp. 1-12, 1972.
【文献】新井他、“光電変換膜積層型８Ｋ撮像デバイス用３Ｔｒ．型画素回路の暗電流評価”映像情報メディア学会年次大会、１２Ｃ－５、２０１８
【文献】S. Imura et al., “High-Sensitivity Image Sensors Overlaid With Thin-Film Gallium Oxide/Crystalline Selenium Heterojunction Photodiodes,” IEEE Transactions on Electron Devices, Vol. 63, No. 1, pp. 86-91, 2016.
【文献】S. Imura et al., “Low-dark-current photodiodes comprising highly (100)-oriented hexagonal selenium with crystallinity-enhanced tellurium nucleation layers,” IEEE Sensors Journal, Vol. 18, No. 8, pp. 3108-3113, 2018.
【発明の概要】
【発明が解決しようとする課題】
【0008】
上述した従来技術１の４トランジスタ型画素の場合、ｎ型光電変換部１２１９の暗電流は電子であり、ｎ型浮遊拡散容量１２１３の暗電流も電子であるので、ｎ型光電変換部１２１９とｎ型浮遊拡散容量１２１３が接続するノードの暗電流値は両者の暗電流値を加算して約０．１６９電子／フレーム／画素となり、その絶対値は、両者それぞれの絶対値よりも、さらに大きなものとなる。
【0009】
一方、上述した従来技術２の光電変換膜積層型３トランジスタ型画素の場合、光電変換膜２１１の暗電流は電子であり、ｎ型浮遊拡散容量２１３の暗電流も電子であるので、光電変換膜２１１とｎ型浮遊拡散容量２１３が接続するノードの暗電流値は両者の暗電流値を加算して約９．３電子／フレーム／画素となり、その絶対値は、両者それぞれの絶対値よりも、さらに大きなものとなる。
【0010】
このように、ｎ型光電変換部１２１９またはｎ型の光電変換膜２１１の暗電流値と、ｎ型浮遊拡散容量１２１３、２１３の暗電流値が、接続するノードにおいて加算されて絶対値が増大し、ｎ型光電変換部１２１９または光電変換膜２１１の光電変換動作により発生する本来の信号電荷量に、上記増大した暗電流の電荷量が加算されてしまうため、本来の画素出力信号値からの誤差が増大した状態での値が出力されてしまうという課題があった。
【0011】
本発明は上記事情に鑑みなされたものであり、各画素において、光電変換手段と浮遊拡散容量の各暗電流が合流するノードにおける暗電流の合計値の絶対値をより小さい値として、画素出力信号値の誤差を軽減し得る固体撮像素子および撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【0012】
本発明に係る固体撮像素子は、
画素回路上に配設された、積層体からなる光電変換膜、またはフォトダイオードからなる光電変換部のいずれかの光電変換手段を単位画素毎に１つずつ配設してなるＣＭＯＳ型の固体撮像素子であって、
該画素回路は、基板上にトランジスタ部を配するように構成されるか、基板上にウエルを配し、該ウエル内にトランジスタ部を配するように構成され、
光電変換により発生した電子正孔対のうちいずれか一方を前記光電変換手段のキャリアとして用いるように構成され、
前記光電変換手段の暗電流はキャリアが正孔または電子のいずれか一方とされ、かつリセットトランジスタのソースから構成される浮遊拡散容量の暗電流はキャリアが正孔または電子のいずれか他方とされ、
前記光電変換手段からの暗電流が、他の光電変換手段からの暗電流と合流することなく、前記浮遊拡散容量において発生した暗電流と合流するように構成され、
前記光電変換手段の暗電流と前記浮遊拡散容量の暗電流が合流するノードにおける該暗電流の合計値が、前記光電変換手段の暗電流値および前記浮遊拡散容量の暗電流値の各々の絶対値よりも小さい所望の絶対値となるように設定されていることを特徴とするものである。
画素回路上に配設された、積層体からなる光電変換膜、またはフォトダイオードからなる光電変換部のいずれかの光電変換手段を単位画素毎に１つずつ配設してなるＣＭＯＳ型の固体撮像素子であって、
該画素回路は、基板上にトランジスタ部を配するように構成されるか、基板上にウエルを配し、該ウエル内にトランジスタ部を配するように構成され、
光電変換により発生した電子正孔対のうちいずれか一方を前記光電変換手段のキャリアとして用いるように構成され、
前記光電変換手段の暗電流はキャリアが正孔または電子のいずれか一方とされ、かつリセットトランジスタのソースから構成される浮遊拡散容量の暗電流はキャリアが正孔または電子のいずれか他方とされ、
前記光電変換手段からの暗電流が、他の光電変換手段からの暗電流と合流することなく、前記浮遊拡散容量において発生した暗電流と合流するように構成され、
前記光電変換手段の暗電流と前記浮遊拡散容量の暗電流が合流するノードにおける該暗電流の合計値が、前記光電変換手段の暗電流値および前記浮遊拡散容量の暗電流値の各々の絶対値よりも小さい所望の絶対値となるように設定されていることを特徴とするものである。
【0013】
また、上記本発明に係る固体撮像素子において、前記光電変換手段が、前記画素回路上に配設した、積層体からなる光電変換膜とされ、
該光電変換膜は、光電変換処理を行う光電変換層を含み、最上層に膜電極を積層するように構成され、
該膜電極には画素電極のリセット電圧に対して所定の膜電圧が印加され、
前記ノードにおける前記暗電流の合計値が所望の絶対値となるように、前記膜電圧が設定されたものとすることができる。
該光電変換膜は、光電変換処理を行う光電変換層を含み、最上層に膜電極を積層するように構成され、
該膜電極には画素電極のリセット電圧に対して所定の膜電圧が印加され、
前記ノードにおける前記暗電流の合計値が所望の絶対値となるように、前記膜電圧が設定されたものとすることができる。
【0014】
また、この場合において、前記光電変換膜の暗電流はキャリアが正孔とされるとともに、その暗電流の絶対値の大きさは前記膜電圧が低いときに小さく、該膜電圧が高いときに大きくなり、一方、前記浮遊拡散容量はｎ型で暗電流のキャリアは電子とされるとともに、その暗電流の大きさは前記膜電圧の高さに拘わらず一定とされ、
前記ノードにおける暗電流の合計値が、前記膜電圧が低電圧で負の値となり、該膜電圧が高電圧で正の値となるような状態に構成され、前記ノードにおける前記暗電流の合計値が前記所望の絶対値となるように該膜電圧が設定されたものとすることができる。
前記ノードにおける暗電流の合計値が、前記膜電圧が低電圧で負の値となり、該膜電圧が高電圧で正の値となるような状態に構成され、前記ノードにおける前記暗電流の合計値が前記所望の絶対値となるように該膜電圧が設定されたものとすることができる。
【0015】
さらに、上記本発明に係る固体撮像素子において、前記光電変換手段が、フォトダイオードからなる光電変換部とされ、
前記ノードにおける前記暗電流の合計値が所望の絶対値となるように、前記光電変換部の面積と前記浮遊拡散容量の面積が設定されたものとすることができる。
前記ノードにおける前記暗電流の合計値が所望の絶対値となるように、前記光電変換部の面積と前記浮遊拡散容量の面積が設定されたものとすることができる。
【0016】
また、この場合において、前記光電変換部はｐ型で暗電流のキャリアが正孔とされるとともに、前記光電変換部の面積が大きいほど、正の暗電流の絶対値が大きくなり、一方、前記浮遊拡散容量はｎ型で暗電流のキャリアは電子とされるとともに、前記浮遊拡散容量の面積が大きいほど、負の暗電流の絶対値が大きくなり、
前記ノードにおける暗電流の合計が、前記所望の絶対値となるように、前記光電変換部の面積と前記浮遊拡散容量の面積が設定されたものとすることができる。
前記ノードにおける暗電流の合計が、前記所望の絶対値となるように、前記光電変換部の面積と前記浮遊拡散容量の面積が設定されたものとすることができる。
【0017】
上述したいずれかの固体撮像素子において、前記所望の絶対値が０であることが好ましい。
また、本発明に係る撮像装置は、上述したいずれかに記載の固体撮像素子を備え、この固体撮像素子により得られた画像情報を出力する手段を備えたことを特徴とするものである。
また、本発明に係る撮像装置は、上述したいずれかに記載の固体撮像素子を備え、この固体撮像素子により得られた画像情報を出力する手段を備えたことを特徴とするものである。
【発明の効果】
【0018】
本発明の固体撮像素子および撮像装置においては、光電変換手段の暗電流と浮遊拡散容量の暗電流との、いずれか一方のキャリアを正孔、他方のキャリアを電子とし、これら２つの暗電流が合流するノードにおけるこれら暗電流の合計値の絶対値が、２つの該暗電流の値の絶対値の各々よりも小さい所望の絶対値となるように設定されている。
すなわち、互いに独立の要因で発生する２つの暗電流のキャリアを、一方を正孔、他方を電子とし、各暗電流値を変動させ得る所定の要素を所定の値に設定することで、２つの暗電流を正負で互いに打ち消しあうようにして、暗電流の合計値の絶対値が小さくなるような構成とされている。
すなわち、互いに独立の要因で発生する２つの暗電流のキャリアを、一方を正孔、他方を電子とし、各暗電流値を変動させ得る所定の要素を所定の値に設定することで、２つの暗電流を正負で互いに打ち消しあうようにして、暗電流の合計値の絶対値が小さくなるような構成とされている。
【0019】
これにより、ノードの暗電流の絶対値が増加することによる、出力信号の本来の信号値からの誤差を軽減し、精度がよい画素出力信号を得ることができる固体撮像素子および撮像装置を得ることができる。
なお、この暗電流の合計値の絶対値は０とすることが望ましいが、光電変換手段と浮遊拡散容量の各暗電流の絶対値よりも小さい絶対値とし得る構成とされていれば、従来技術と比べて画素出力信号値の誤差を軽減し得る固体撮像素子および撮像装置を得ることができる。
なお、この暗電流の合計値の絶対値は０とすることが望ましいが、光電変換手段と浮遊拡散容量の各暗電流の絶対値よりも小さい絶対値とし得る構成とされていれば、従来技術と比べて画素出力信号値の誤差を軽減し得る固体撮像素子および撮像装置を得ることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の第１実施形態（第２実施形態についても同様）に係る固体撮像素子の構成を模式的に示す図である。
【図2】第１実施形態に係る膜積層タイプで３トランジスタ型画素回路の等価回路を示す回路図である。
【図3】第１実施形態（第２実施形態についても同様）に係る固体撮像素子において、信号読出しを行った場合における画素回路へ入力される信号のタイムチャートを示すものである。
【図5】第１実施形態に係る固体撮像素子の画素部の断面模式図である。
【図7】図５に示す第１実施形態の固体撮像素子の画素部における、光電変換層の暗電流値、ｎ型浮遊拡散容量の暗電流値、および光電変換層からの暗電流とｎ型浮遊拡散容量の暗電流が合流するノードにおける暗電流の合計値と、膜電圧との関係を各々示すグラフである。
【図8】第２実施形態に係るｐ型光電変換部を配置した３トランジスタ型画素回路の等価回路を示す回路図である。
【図10】第２実施形態に係る固体撮像素子の画素部の断面模式図である。
【図11】第２実施形態に係る固体撮像素子に関し、光電変換部およびｎ型浮遊拡散容量について、各々の面積と暗電流を所定の値に設定した画素Ａと画素Ｂにおける、暗電流の合計値を示す表である。
【図12】各実施形態に係る固体撮像素子において、暗電流の合計値がゼロを示す際の、光電変換層（部）とｎ型浮遊拡散容量の面積と暗電流の各値の例を示す表である。
【図13】従来技術１に係る固体撮像素子の４トランジスタ型画素回路の等価回路を示す図である。
【図14】従来技術１に係る固体撮像素子において、信号読出しを行った場合における画素回路へ入力される信号のタイムチャートを示す図である。
【発明を実施するための形態】
【0021】
以下、本発明の実施形態に係る固体撮像素子について、図面を参照しながら説明する。
なお、以下の記載においては、まず光電変換膜を用いた第１実施形態について詳しく説明し、その後ｐ型フォトダイオードを用いた第２実施形態について説明する。
また、上記いずれの実施形態においても、光電変換手段の暗電流はキャリアを正孔とし、浮遊拡散容量の暗電流はキャリアを電子とした例を示しているが、本発明の固体撮像素子としては、光電変換手段の暗電流のキャリアを電子とし、浮遊拡散容量（ｐ型）の暗電流のキャリアを正孔とすることも可能である。
ここで、以下に記載される技術用語について、簡単に説明しておく。すなわち、ｎ型光電変換部とはｎ型不純物濃度が低いｎ－型のことを称し、ｎ型浮遊拡散容量とはｎ型不純物濃度が高いｎ＋型のことを称し、光電変換膜とはｐ型不純物濃度が低いｐ－型またはｉ型のことを称し、ｐ型浮遊拡散容量とはｐ型不純物濃度が高いｐ＋型のことを称する。
なお、以下の記載においては、まず光電変換膜を用いた第１実施形態について詳しく説明し、その後ｐ型フォトダイオードを用いた第２実施形態について説明する。
また、上記いずれの実施形態においても、光電変換手段の暗電流はキャリアを正孔とし、浮遊拡散容量の暗電流はキャリアを電子とした例を示しているが、本発明の固体撮像素子としては、光電変換手段の暗電流のキャリアを電子とし、浮遊拡散容量（ｐ型）の暗電流のキャリアを正孔とすることも可能である。
ここで、以下に記載される技術用語について、簡単に説明しておく。すなわち、ｎ型光電変換部とはｎ型不純物濃度が低いｎ－型のことを称し、ｎ型浮遊拡散容量とはｎ型不純物濃度が高いｎ＋型のことを称し、光電変換膜とはｐ型不純物濃度が低いｐ－型またはｉ型のことを称し、ｐ型浮遊拡散容量とはｐ型不純物濃度が高いｐ＋型のことを称する。
【0022】
（第１実施形態）
図１は、本実施形態（後述する第２実施形態も同様）の固体撮像素子の前提となる単位画素の画素アレイを示すものであり、具体的にはＣＭＯＳ型固体撮像素子１００のシステム構成図である。ＣＭＯＳ型固体撮像素子１００は、光電変換素子を含む単位画素１０２がアレイ状に２次元配列され、画素駆動配線１０３、垂直信号線１０４と接続している画素アレイ１０１を有するとともに、周辺回路として、列並列信号処理回路１０５、出力回路１０６、制御回路（タイミング制御回路１０７、リセット信号制御回路１１１）、水平走査回路１０８、垂直走査回路１０９およびマルチプレクサ回路１１０から構成されている。なお、列並列信号処理回路１０５は、アナログデジタル変換回路（ＡＤＣ）を含む構成となっている。
図１は、本実施形態（後述する第２実施形態も同様）の固体撮像素子の前提となる単位画素の画素アレイを示すものであり、具体的にはＣＭＯＳ型固体撮像素子１００のシステム構成図である。ＣＭＯＳ型固体撮像素子１００は、光電変換素子を含む単位画素１０２がアレイ状に２次元配列され、画素駆動配線１０３、垂直信号線１０４と接続している画素アレイ１０１を有するとともに、周辺回路として、列並列信号処理回路１０５、出力回路１０６、制御回路（タイミング制御回路１０７、リセット信号制御回路１１１）、水平走査回路１０８、垂直走査回路１０９およびマルチプレクサ回路１１０から構成されている。なお、列並列信号処理回路１０５は、アナログデジタル変換回路（ＡＤＣ）を含む構成となっている。
【0023】
ここで、列並列信号処理回路１０５および水平走査回路１０８が、図１中の上方および下方に配されているのは、片側に配された場合に比べ、列並列信号処理回路１０５のレイアウト幅を単位画素幅の２倍にしつつ、単位画素１列あたり１個の列並列信号処理回路を配置することができるという理由からである。
【0024】
なお、本発明の第１実施形態に係る撮像装置は、例えば図１に示す固体撮像素子１００を備え、さらに、例えば出力回路１０６からの信号を、そのまま、または所望の信号形態に変換して外部に出力する信号出力部を備えた装置であり、例えば、カメラやセンサ等を含む広義の撮像装置である。
【0025】
図２は、本実施形態に係る固体撮像素子に用いられる、単位画素１０２の等価回路図を示すものである。図２に示す本実施形態に係る単位画素１０２の等価回路は、光電変換膜（ＰＬ）２１１から信号電荷を読み出す画素回路が、ｎ型浮遊拡散容量（ＦＤ）２１３、リセットトランジスタ（ＲＴ）２１４、ソースフォロアアンプトランジスタ（ＳＦ）２１５、選択トランジスタ（ＳＬ）２１６、画素出力（ＯＵＴ）２１７、ソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）２２２、リセットトランジスタ電源（ＲＴＶＤＤ）２２３から構成されたｎＭＯＳ３トランジスタ型の単位画素１０２の回路構成とされている。
【0026】
図２に示すように、光電変換膜（ＰＬ）２１１は、下部電極がビア（ＶＩＡ）２２７を通してｎ型浮遊拡散容量（ＦＤ）２１３に接続される。ｎ型浮遊拡散容量（ＦＤ）２１３をリセットするリセットトランジスタ（ＲＴ）２１４がｎ型浮遊拡散容量（ＦＤ）２１３とリセットトランジスタ電源（ＲＴＶＤＤ）２２３との間に接続される。ｎ型浮遊拡散容量（ＦＤ）２１３はソースフォロアアンプトランジスタ（ＳＦ）２１５のゲート電極に接続される。ソースフォロアアンプトランジスタ（ＳＦ）２１５と選択トランジスタ（ＳＬ）２１６がソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）２２２と画素出力（ＯＵＴ）２１７の間に接続される。
なお、図２はｎＭＯＳ３トランジスタ型の単位画素１０２の画素回路を示すものであるが、付加的な機能としてフィードバックリセット機能を備えた回路構成としてもよい。
なお、図２はｎＭＯＳ３トランジスタ型の単位画素１０２の画素回路を示すものであるが、付加的な機能としてフィードバックリセット機能を備えた回路構成としてもよい。
【0027】
図３に、本実施形態に係る単位画素１０２の画素回路における入力信号のタイムチャートを示す。具体的には、選択トランジスタ（ＳＬ）２１６およびｎ型浮遊拡散容量リセットトランジスタ（ＲＴ）２１４の入力信号のタイムチャートを示す。
また、これらのラベルの後の（１）、（２）、（ｎ）等の符号は、図１における画素アレイ１０１の何行目の単位画素であるのかを表している。また、アナログデジタル変換回路（ＡＤＣ）のサンプリングタイミングのタイムチャートを示すものである。
また、これらのラベルの後の（１）、（２）、（ｎ）等の符号は、図１における画素アレイ１０１の何行目の単位画素であるのかを表している。また、アナログデジタル変換回路（ＡＤＣ）のサンプリングタイミングのタイムチャートを示すものである。
【0028】
図４に、図３の各タイミング（ａ）、（ｂ）、（ｃ）、（ｄ）におけるエネルギーバンド模式図を示す。図３と図４における（ａ）のタイミングは、電荷蓄積時であることを示すものである。光電変換膜（ＰＬ）２１１の上部電極（膜電極）に、リセットトランジスタ電源（ＲＴＶＤＤ）２２３の電圧を基準として正電圧を加えており、光電変換膜（ＰＬ）２１１で信号電荷の正孔が発生し、光電変換膜（ＰＬ）２１１からＶＩＡ２２７を経てｎ型浮遊拡散容量（ＦＤ）２１３に信号電荷の正孔が移動し、ｎ型浮遊拡散容量（ＦＤ）２１３で信号電荷の正孔が蓄積され、電位が大きくなる。
【0029】
（ｂ）のタイミングでは、選択トランジスタ（ＳＬ）２１６がオンになり当該画素が選択され、ｎ型浮遊拡散容量（ＦＤ）２１３に蓄積された信号電荷が読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
（ｃ）のタイミングでは、リセットトランジスタ（ＲＴ）２１４がオンになり、ｎ型浮遊拡散容量（ＦＤ）２１３がリセットトランジスタ電源（ＲＴＶＤＤ）２２３の電圧値にリセットされる。
（ｄ）のタイミングでは、リセットトランジスタ（ＲＴ）２１４がオフになる。また、ｎ型浮遊拡散容量（ＦＤ）２１３に混入したリセットノイズが読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
（ｃ）のタイミングでは、リセットトランジスタ（ＲＴ）２１４がオンになり、ｎ型浮遊拡散容量（ＦＤ）２１３がリセットトランジスタ電源（ＲＴＶＤＤ）２２３の電圧値にリセットされる。
（ｄ）のタイミングでは、リセットトランジスタ（ＲＴ）２１４がオフになる。また、ｎ型浮遊拡散容量（ＦＤ）２１３に混入したリセットノイズが読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
【0030】
図３においてＭ－１フレームの１行目の単位画素１０２のリセット後、リセットノイズの値が読み出される。Ｍフレームの１行目の読み出しまでが１回の蓄積時間になる。その後、単位画素１０２が選択されて、リセットノイズが重畳された信号がアナログデジタル変換されて読み出される。このＭフレーム１行目のリセットノイズが重畳された信号がアナログデジタル変換された値と、Ｍ－１フレーム１行目のリセットノイズがアナログデジタル変換された値では、リセットノイズが同じものであるので、センサ外部でのデジタル相関二重サンプリング処理により、リセットノイズが相殺されて、信号のみを分離して抽出することができる（特開２０１５－１６７３４３号公報を参照）。
【0031】
図５に、本実施形態に係る固体撮像素子の画素構造の断面模式図を示す。この固体撮像素子は、画素回路３０上に光電変換膜２０を積層してなる。光電変換膜２０は、電子注入阻止層（厚みは例えば２０ｎｍ）７、光電変換層（兼電荷増倍層）（厚みは例えば３００ｎｍ）５、正孔注入阻止層（厚みは例えば２０ｎｍ）４、および膜電極としてのＩＴＯ層（厚みは例えば３０ｎｍ）６が、この順に積層された構造とされている。
また、画素回路３０は、ｐ型基板１上にｎ型ＭＯＳトランジスタ部を形成することで構成される。なお、画素電極３はｎ型浮遊拡散容量１３と電気的に接続されている。また、ｐ型基板１と画素電極３の間には絶縁層９が設けられている。
また、画素回路３０は、ｐ型基板１上にｎ型ＭＯＳトランジスタ部を形成することで構成される。なお、画素電極３はｎ型浮遊拡散容量１３と電気的に接続されている。また、ｐ型基板１と画素電極３の間には絶縁層９が設けられている。
【0032】
図６は、図５のＡ－Ａ′線断面におけるバンド図であって、リセット時の状態を示すものである。
図６のバンド図は画素内部の状態を示す相対的な電位図であり、正孔注入阻止層４、光電変換層（兼電荷増倍層）５、電子注入阻止層７、およびｎ型浮遊拡散容量１３とｐ型基板１（シリコン半導体材料）に対しては、伝導帯下端と価電子帯上端が表されている。
また、画素電極３とｎ型浮遊拡散容量１３間の電位は２．３Ｖであり、ｎ型浮遊拡散容量１３をリセットした状態におけるリセット電圧である。膜電極（ＩＴＯ層）６の電位は１５．３Ｖであり、画素電極３のリセット電圧を基準として＋１３.０Ｖが印加されており、膜内の走行キャリアは正孔となっている。
図６のバンド図は画素内部の状態を示す相対的な電位図であり、正孔注入阻止層４、光電変換層（兼電荷増倍層）５、電子注入阻止層７、およびｎ型浮遊拡散容量１３とｐ型基板１（シリコン半導体材料）に対しては、伝導帯下端と価電子帯上端が表されている。
また、画素電極３とｎ型浮遊拡散容量１３間の電位は２．３Ｖであり、ｎ型浮遊拡散容量１３をリセットした状態におけるリセット電圧である。膜電極（ＩＴＯ層）６の電位は１５．３Ｖであり、画素電極３のリセット電圧を基準として＋１３.０Ｖが印加されており、膜内の走行キャリアは正孔となっている。
【0033】
膜電極６と光電変換層（兼電荷増倍層）５の間に正孔注入阻止層４を入れることにより、膜電極６から光電変換層（兼電荷増倍層）５へ正孔が注入されることを阻止している。画素電極３と光電変換層（兼電荷増倍層）５の間に電子注入阻止層７を入れることにより、画素電極３から光電変換層（兼電荷増倍層）５へ電子が注入されることを阻止している。画素電極３とｐ型基板１の間にｎ型浮遊拡散容量１３を配置することにより、画素電極３からｐ型基板１へ電子が移動することを阻止している。
【0034】
（第１実施形態における暗電流の合計値の設定）
本実施形態においては、上述したように、光電変換膜２０の膜電極６には前記画素電極のリセット電圧に対して所定の膜電圧が印加され、ｐ型の光電変換層（兼電荷増倍層）５の暗電流とｎ型浮遊拡散容量１３の暗電流が合流するノード（ｎ型浮遊拡散容量１３）における暗電流の合計値は、膜電圧を調整することで所望の絶対値に設定するように構成されている。
本実施形態においては、上述したように、光電変換膜２０の膜電極６には前記画素電極のリセット電圧に対して所定の膜電圧が印加され、ｐ型の光電変換層（兼電荷増倍層）５の暗電流とｎ型浮遊拡散容量１３の暗電流が合流するノード（ｎ型浮遊拡散容量１３）における暗電流の合計値は、膜電圧を調整することで所望の絶対値に設定するように構成されている。
【0035】
図７に、光電変換層（兼電荷増倍層）５の暗電流値、ｎ型浮遊拡散容量１３の暗電流値、および光電変換層（兼電荷増倍層）５の暗電流とｎ型浮遊拡散容量１３の暗電流が合流するノードにおける暗電流の合計値と、膜電圧との関係を各々示す。
すなわち、光電変換層（兼電荷増倍層）５の暗電流値は、キャリアが正孔なので正の値となり、膜電圧を高くするにつれて大きくなる。一方、ｎ型浮遊拡散容量１３の暗電流値は、キャリアが電子なので負の値であり、膜電圧に依存せず一定の値になる。そのため、光電変換層（兼電荷増倍層）５とｎ型浮遊拡散容量１３を接続するノードにおける暗電流の合計値は、膜電圧が低電圧で負の値とされ、膜電圧が高電圧で正の値とするように構成することができる。
本実施形態の固体撮像素子はこのような構成を有しているので、所定の膜電圧に調整することにより、正の暗電流値と負の暗電流値を相殺させて、上記ノードにおける暗電流の合計値をゼロに近い値、望ましくはゼロに設定することが可能となる。
なお、図７に示す例においては、膜電圧が３（arb.unit）に設定された際に、暗電流を略ゼロに設定することができる。
すなわち、光電変換層（兼電荷増倍層）５の暗電流値は、キャリアが正孔なので正の値となり、膜電圧を高くするにつれて大きくなる。一方、ｎ型浮遊拡散容量１３の暗電流値は、キャリアが電子なので負の値であり、膜電圧に依存せず一定の値になる。そのため、光電変換層（兼電荷増倍層）５とｎ型浮遊拡散容量１３を接続するノードにおける暗電流の合計値は、膜電圧が低電圧で負の値とされ、膜電圧が高電圧で正の値とするように構成することができる。
本実施形態の固体撮像素子はこのような構成を有しているので、所定の膜電圧に調整することにより、正の暗電流値と負の暗電流値を相殺させて、上記ノードにおける暗電流の合計値をゼロに近い値、望ましくはゼロに設定することが可能となる。
なお、図７に示す例においては、膜電圧が３（arb.unit）に設定された際に、暗電流を略ゼロに設定することができる。
【0036】
本実施形態においては、上述したように、膜電圧を所定の値に設定することによって、上記ノードにおける暗電流の合計値をゼロに近い値、望ましくはゼロに設定し得るが、膜電圧の設定を行う前に、光電変換層５の面積およびｎ型浮遊拡散容量１３の面積を設定することによって、短時間で暗電流の合計値を小さい値にする粗調整を行うようにしてもよい。
【0037】
ここで、光電変換層５の「面積」とは、単位画素の面積のことを意味し、ｎ型浮遊拡散容量１３の「面積」とは、ｎ型浮遊拡散容量の面積そのもののことを意味する。
ｎ型浮遊拡散容量１３の暗電流Jnの導出については、第２実施形態において記述したことと同様であるので、煩を避けるため重複した説明は省略する。
ｎ型浮遊拡散容量１３の暗電流Jnの導出については、第２実施形態において記述したことと同様であるので、煩を避けるため重複した説明は省略する。
【0038】
図１２の表の上段には、上述した第１実施形態において、暗電流の合計値をゼロに設定し得る、光電変換層（兼電荷増倍層）５とｎ型浮遊拡散容量１３の各々における面積と暗電流の例を示している。
【0039】
すなわち、第２実施形態について図１１の記載から、ｐ型光電変換部３１２の暗電流値Jpとｎ型浮遊拡散容量３１３の暗電流値Jnが求められているので、図１２の表の上段に、第１実施形態におけるｐ型の光電変換層５とｎ型浮遊拡散容量１３の各面積の粗調整の態様を示す。一例としては、前者は7.84μｍ2に、後者は0.2584μｍ2とする。そして、第２実施形態の暗電流値Jpの代わりに、第１実施形態においては膜の暗電流値と、暗電流値Jnの値を設定する。そして、ノードの暗電流の合計値が０となるような膜の暗電流値を、膜電圧によって調整する。勿論、ｐ型の光電変換層５とｎ型浮遊拡散容量１３の各面積について、別の組合せとすることもできる。
【0040】
なお、本実施形態に係る撮像装置においては、上述した第１の実施形態に係る固体撮像素子１００を備え、この固体撮像素子１００により得られた画像情報を出力する出力部を備えることにより構成される。
【0041】
（第２実施形態）
次に、本発明の第２実施形態について説明する。
なお、この第２実施形態は、第２実施形態特有の構成および作用効果を有するほか、上記第１実施形態と類似の構成、作用効果をも有しているので、本来は、第２実施形態の説明において、上記第１実施形態と共通する部分については省略することも可能であるが、以下の記載においては、発明の理解を容易、かつ円滑にするため、上記第１実施形態と重複する部分についても敢えて省略しないで説明する場合がある。
次に、本発明の第２実施形態について説明する。
なお、この第２実施形態は、第２実施形態特有の構成および作用効果を有するほか、上記第１実施形態と類似の構成、作用効果をも有しているので、本来は、第２実施形態の説明において、上記第１実施形態と共通する部分については省略することも可能であるが、以下の記載においては、発明の理解を容易、かつ円滑にするため、上記第１実施形態と重複する部分についても敢えて省略しないで説明する場合がある。
【0042】
図８は、第２実施形態に係る固体撮像素子に用いられる、単位画素１０２´の等価回路図を示すものである。図８に示す第２実施形態に係る単位画素１０２´の等価回路は、ｎ型ウエル（ＮＷＥＬＬ）５２４に囲まれたｐ型光電変換部（ｐ－ＰＤ）５１２から信号電荷を読み出す画素回路が、ｎ型浮遊拡散容量（ＦＤ）５１３、リセットトランジスタ（ＲＴ）５１４、ソースフォロアアンプトランジスタ（ＳＦ）５１５、選択トランジスタ（ＳＬ）５１６、画素出力（ＯＵＴ）５１７、ソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）５２２、リセットトランジスタ電源（ＲＴＶＤＤ）５２３から構成されたｎＭＯＳ３トランジスタ型の単位画素１０２´の回路構成とされている。
【0043】
図１０に示すように、ｐ型光電変換部（ｐ－ＰＤ）３１２（５１２）は、ｎ型ウエル（ＮＷＥＬＬ）３２４（５２４）に囲まれてなり、ｎ型浮遊拡散容量（ＦＤ）３１３に接続される。ｎ型浮遊拡散容量（ＦＤ）３１３（５１３）をリセットするリセットトランジスタ（ＲＴ）５１４がｎ型浮遊拡散容量（ＦＤ）３１３（５１３）とリセットトランジスタ電源（ＲＴＶＤＤ）５２３との間に接続される。ｎ型浮遊拡散容量（ＦＤ）３１３（５１３）はソースフォロアアンプトランジスタ（ＳＦ）５１５のゲート電極に接続される。ソースフォロアアンプトランジスタ（ＳＦ）５１５と選択トランジスタ（ＳＬ）５１６がソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）５２２と画素出力（ＯＵＴ）５１７の間に接続される。
【0044】
本実施形態に係る単位画素１０２´の画素回路における入力信号のタイムチャート（選択トランジスタ（ＳＬ）５１６およびｎ型浮遊拡散容量リセットトランジスタ（ＲＴ）５１４の入力信号のタイムチャート）は、上述した第１実施形態の場合と同様に図３により表される。したがって、そのタイムチャートの説明は第１実施形態を説明する際になされているので、重複の煩を避けるため、省略する。
【0045】
図９に、図３の各タイミング（ａ）、（ｂ）、（ｃ）、（ｄ）におけるエネルギーバンド模式図を示す。図３と図９における（ａ）のタイミングは、電荷蓄積時であることを示すものである。ｐ型光電変換部（ｐ－ＰＤ）５１２で信号電荷の正孔が発生すると、ｎ型浮遊拡散容量（ＦＤ）５１３からｐ型光電変換部（ｐ－ＰＤ）５１２へ電子が移動し、ｎ型浮遊拡散容量（ＦＤ）５１３の電位が大きくなり、信号電位が変動する。
（ｂ）のタイミングでは、選択トランジスタ（ＳＬ）５１６がオンになり当該画素が選択され、ｎ型浮遊拡散容量（ＦＤ）５１３の電位変動が読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
（ｃ）のタイミングでは、リセットトランジスタ（ＲＴ）５１４がオンになり、ｎ型浮遊拡散容量（ＦＤ）５１３がリセットトランジスタ電源（ＲＴＶＤＤ）５２３の電圧値にリセットされる。
（ｄ）のタイミングでは、リセットトランジスタ（ＲＴ）５１４がオフになる。また、ｎ型浮遊拡散容量（ＦＤ）５１３に混入したリセットノイズが読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
（ｂ）のタイミングでは、選択トランジスタ（ＳＬ）５１６がオンになり当該画素が選択され、ｎ型浮遊拡散容量（ＦＤ）５１３の電位変動が読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
（ｃ）のタイミングでは、リセットトランジスタ（ＲＴ）５１４がオンになり、ｎ型浮遊拡散容量（ＦＤ）５１３がリセットトランジスタ電源（ＲＴＶＤＤ）５２３の電圧値にリセットされる。
（ｄ）のタイミングでは、リセットトランジスタ（ＲＴ）５１４がオフになる。また、ｎ型浮遊拡散容量（ＦＤ）５１３に混入したリセットノイズが読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
【0046】
図３において、Ｍ－１フレームの１行目の単位画素１０２´のリセット後、リセットノイズの値が読み出される。Ｍフレームの１行目の読み出しまでが１回の蓄積時間になる。その後、単位画素１０２´が選択されて、リセットノイズが重畳された信号がアナログデジタル変換されて読み出される。このＭフレームの１行目のリセットノイズが重畳された信号がアナログデジタル変換された値と、Ｍ－１フレームの１行目のリセットノイズがアナログデジタル変換された値では、リセットノイズが同じものであるので、センサ外部でのデジタル相関二重サンプリング処理により、リセットノイズが相殺されて、信号のみを分離して抽出することができる（特開２０１５－１６７３４３号公報を参照）。
【0047】
ここで、図１０について再度説明する。図１０には、本実施形態に係る固体撮像素子の画素構造の断面模式図が示されている。この固体撮像素子は、ｐ型基板３０１の上部にｎ型ウエル３２４を配置し、ｎ型ウエル３２４内にｐ型光電変換部３１２を配置して構成される。画素回路３３０上には遮光マスクのための金属３１５が配置され、ｐ型光電変換部３１２の直上部は開口される。ｐ型光電変換部３１２とｎ型浮遊拡散容量３１３が金属配線で接続された構成とされている。
また、画素回路３３０は、ｐ型基板３０１上にｎ型ＭＯＳトランジスタ部を形成することで構成される。ｐ型基板３０１と画素電極３０３の間には絶縁層３０９が設けられている。
また、画素回路３３０は、ｐ型基板３０１上にｎ型ＭＯＳトランジスタ部を形成することで構成される。ｐ型基板３０１と画素電極３０３の間には絶縁層３０９が設けられている。
【0048】
（第２実施形態における暗電流の合計値の設定）
本実施形態においては、上述したように、フォトダイオードからなるｐ型光電変換部３１２の暗電流とｎ型浮遊拡散容量３１３の暗電流が合流するノード（ｎ型浮遊拡散容量３１３）における暗電流の合計値は、ｐ型光電変換部３１２の面積とｎ型浮遊拡散容量３１３の面積を調整することで所望の絶対値に設定し得るように構成されている。
本実施形態においては、上述したように、フォトダイオードからなるｐ型光電変換部３１２の暗電流とｎ型浮遊拡散容量３１３の暗電流が合流するノード（ｎ型浮遊拡散容量３１３）における暗電流の合計値は、ｐ型光電変換部３１２の面積とｎ型浮遊拡散容量３１３の面積を調整することで所望の絶対値に設定し得るように構成されている。
【0049】
すなわち、ｐ型光電変換部３１２は暗電流のキャリアが正孔とされるとともに、光電変換部３１２の面積が大きいほど、正の暗電流の絶対値が大きくなり、一方、ｎ型浮遊拡散容量３１３は暗電流のキャリアが電子とされるとともに、ｎ型浮遊拡散容量３１３の面積が大きいほど、負の暗電流の絶対値が大きくなる。そして、ノードにおける暗電流の合計が、所望の絶対値となるように、ｐ型光電変換部３１２の面積とｎ型浮遊拡散容量３１３の面積が調整されている。
【0050】
以下、この面積調整について図１１を用いて説明する。
図１１は、ｐ型光電変換部３１２の面積と暗電流、ｎ型浮遊拡散容量３１３の面積と暗電流、およびノードの暗電流の合計との関係を示す表である。
まず、画素Ａでは、ｐ型光電変換部３１２の面積が10.4244μｍ2、ｎ型浮遊拡散容量３１３の面積が0.2584μｍ2と設定されており、このときの暗電流の合計値（正孔）は5.4 h/fとなった。
一方、画素Ｂでは、ｐ型光電変換部３１２の面積が10.4244μｍ2、ｎ型浮遊拡散容量３１３の面積が0.7342μｍ2と設定されており、このときの暗電流の合計値（正孔）は3.2 h/fとなった。
図１１は、ｐ型光電変換部３１２の面積と暗電流、ｎ型浮遊拡散容量３１３の面積と暗電流、およびノードの暗電流の合計との関係を示す表である。
まず、画素Ａでは、ｐ型光電変換部３１２の面積が10.4244μｍ2、ｎ型浮遊拡散容量３１３の面積が0.2584μｍ2と設定されており、このときの暗電流の合計値（正孔）は5.4 h/fとなった。
一方、画素Ｂでは、ｐ型光電変換部３１２の面積が10.4244μｍ2、ｎ型浮遊拡散容量３１３の面積が0.7342μｍ2と設定されており、このときの暗電流の合計値（正孔）は3.2 h/fとなった。
【0051】
そこで、ｐ型光電変換部３１２の暗電流値（正孔）をJp h/f/μｍ2とおき、ｎ型浮遊拡散容量３１３の暗電流値（電子）をJn e/f/μｍ2とおいて、画素Ａおよび画素Ｂにおける関係を、連立方程式により解くと、ｐ型光電変換部３１２の暗電流値Jpとｎ型浮遊拡散容量３１３の暗電流値Jnを求めることができる。なお、上記単位におけるｈおよびeは正孔および電子を意味するものであり、上記単位におけるｆはフレームを表すものである。
【0052】
なお、上記の説明において、ｎ型浮遊拡散容量３１３の面積が大きいと、ｎ型浮遊拡散容量３１３の暗電流である電子の発生量（負の値）が大きくなるので、ノードの暗電流の合計値（正の値）は小さくなることが示されている。
また、図１２の下段には、本実施形態において、暗電流の合計値をゼロに設定し得る、ｐ型光電変換部３１２とｎ型浮遊拡散容量３１３の面積の例を示している。
また、図１２の下段には、本実施形態において、暗電流の合計値をゼロに設定し得る、ｐ型光電変換部３１２とｎ型浮遊拡散容量３１３の面積の例を示している。
【0053】
すなわち、上記図１１を用いて、ｐ型光電変換部３１２の暗電流値Jpとｎ型浮遊拡散容量３１３の暗電流値Jnが求められているので、図１２の表の下段に、この暗電流値Jpと暗電流値Jnの値を設定し、ノードの暗電流の合計値が０となるような、ｐ型光電変換部３１２とｎ型浮遊拡散容量３１３の各面積を設定すると、一例としては、前者は1.8886μｍ2に、後者は0.2584μｍ2になる。勿論、ｐ型光電変換部３１２とｎ型浮遊拡散容量３１３の各面積について、別の組合せとすることもできる。
【0054】
なお、本実施形態に係る撮像装置においては、上述した第２の実施形態に係る固体撮像素子を備え、この固体撮像素子により得られた画像情報を出力する出力部を備えることにより構成される。
【0055】
（変更態様）
本発明に係る固体撮像素子および撮像装置としては、上述した第１および第２の実施形態の他、種々の形態を採用することが可能である。
すなわち、本発明に係る固体撮像素子および撮像装置においては、光電変換膜や光電変換部からなる光電変換手段で発生したキャリアは電子正孔対のうち電子であっても正孔であってもよく、また、光電変換手段の暗電流はキャリアが正孔または電子のいずれか一方とされた場合は、浮遊拡散容量の暗電流はキャリアが正孔または電子のいずれか他方とされる必要がある。換言すれば、光電変換手段の暗電流のキャリアを正孔とした場合は、浮遊拡散容量の暗電流のキャリアは電子となる。逆に、光電変換手段の暗電流のキャリアを電子とした場合は、浮遊拡散容量の暗電流のキャリアは正孔となる。
本発明に係る固体撮像素子および撮像装置としては、上述した第１および第２の実施形態の他、種々の形態を採用することが可能である。
すなわち、本発明に係る固体撮像素子および撮像装置においては、光電変換膜や光電変換部からなる光電変換手段で発生したキャリアは電子正孔対のうち電子であっても正孔であってもよく、また、光電変換手段の暗電流はキャリアが正孔または電子のいずれか一方とされた場合は、浮遊拡散容量の暗電流はキャリアが正孔または電子のいずれか他方とされる必要がある。換言すれば、光電変換手段の暗電流のキャリアを正孔とした場合は、浮遊拡散容量の暗電流のキャリアは電子となる。逆に、光電変換手段の暗電流のキャリアを電子とした場合は、浮遊拡散容量の暗電流のキャリアは正孔となる。
【0056】
また、光電変換手段の暗電流と浮遊拡散容量の暗電流が合流するノードにおける暗電流の合計値が０となることが好ましいが、少なくとも、これら２つの暗電流の値の絶対値の各々よりも小さい所望の絶対値に設定されるように構成されることが必要である。
【0057】
また、上述した第１および第２の実施形態においては、本発明に係る典型的な固体撮像素子および撮像装置を示しているが、勿論、本発明に係る固体撮像素子および撮像装置においては、上記実施形態の各構成を種々変更することが可能である。
例えば、図５における上記第１実施形態のもの、および図１０における上記第２実施形態のものにおいては、画素回路は、ｐ型基板にｎ型ＭＯＳトランジスタを形成することにより構成されているが、これに替えて、画素回路はｐ型基板にｐ型ウエルを形成し、ｐ型ウエル内にｎ型ＭＯＳトランジスタを形成することにより構成してもよいし、ｎ型基板にｐ型ウエルを形成し、ｐ型ウエル内にｎ型ＭＯＳトランジスタを形成することにより構成してもよい。
例えば、図５における上記第１実施形態のもの、および図１０における上記第２実施形態のものにおいては、画素回路は、ｐ型基板にｎ型ＭＯＳトランジスタを形成することにより構成されているが、これに替えて、画素回路はｐ型基板にｐ型ウエルを形成し、ｐ型ウエル内にｎ型ＭＯＳトランジスタを形成することにより構成してもよいし、ｎ型基板にｐ型ウエルを形成し、ｐ型ウエル内にｎ型ＭＯＳトランジスタを形成することにより構成してもよい。
【0058】
また、図１０における上記第２実施形態のものにおいては、ｐ型光電変換部３１２は、ｐ型基板にｎ型ウエル３１４を形成し、ｎ型ウエル３１４内にｐ型光電変換部３１２を形成することにより構成しているが、これに替えて、ｐ型光電変換部３１２はｎ型基板にｐ型光電変換部３１２を形成することにより構成してもよい。
【0059】
また、上述した第１実施形態の固体撮像素子の光電変換膜は、電子注入阻止層、光電変換層（兼電荷増倍層）、正孔注入阻止層の各層、および膜電極をこの順に積層されてなるように構成されているが、これら各層の間に他の層を挿入するようにしてもよい。例えば、独立した、電子輸送層や正孔輸送層を上記層間に別途挿入するようにしてもよい。また、光電変換層と電荷増倍層を２つの層に分離してもよい。また、別の電子注入阻止層や正孔注入阻止層を別途挿入するようにしてもよい。また、電子注入阻止層と正孔注入阻止層は光電変換層（兼電荷増倍層）と別の材料とされていてもよいし、ドープする不純物を変更した同じ材料で構成してもよい。
また、上記第１実施形態および第２実施形態の固体撮像素子の光電変換膜は、電荷増倍の機能を有していてもよい。また、特定の波長の光を吸収することにより、波長選択性の機能を有していてもよい。
また、上記第１実施形態および第２実施形態の固体撮像素子の光電変換膜は、電荷増倍の機能を有していてもよい。また、特定の波長の光を吸収することにより、波長選択性の機能を有していてもよい。
【0060】
また、上記第１実施形態においては、光電変換層（兼電荷増倍層）の材料として、インジウムリンを用いることが可能である。インジウムリンを材料としたアバランシェ増倍時の過剰雑音について報告がある。インジウムリンでは、電子のイオン化率αより正孔のイオン化率βの方が高く、イオン化率比ｋ＝α／βは約０．２５である。過剰雑音係数Ｆは、増倍率Ｍとイオン化率比ｋを用いて、Ｆ＝Ｍｋ＋（１－ｋ）（２－１／Ｍ）で表され、イオン化率比ｋが小さいほど、過剰雑音係数Ｆは小さくなる。インジウムリンは走行キャリアを正孔として過剰雑音係数が小さいので、アバランシェフォトダイオードに使用されている。したがって、インジウムリンを固体撮像素子の光電変換層（兼電荷増倍層）に使用することができれば、Ｓ／Ｎのよい増倍が得られるので、好適である。また、一般に正孔のイオン化率が電子のイオン化率より高い材料を用いることが可能である。
また、インジウムリンに替えて、ゲルマニウム、インジウムガリウムヒ素リン（リン対ヒ素の組成がＸ：１－Ｘにおいて、Ｘが０．７以上）を用いることが可能である。
また、インジウムリンに替えて、ゲルマニウム、インジウムガリウムヒ素リン（リン対ヒ素の組成がＸ：１－Ｘにおいて、Ｘが０．７以上）を用いることが可能である。
【0061】
また、上記第１実施形態において、光電変換膜２０を画素回路３０上に積層した構造にするようにしているが、これに替えて、光電変換膜２０をダミーの支持基板上に形成しておいて、その後、光電変換膜２０を画素回路３０上に接合することで形成してもよい。これにより、光電変換膜２０を構成する材料に単結晶材料を用いることができる。また、アモルファス材料や多結晶材料を用いることもできる。また、光電変換膜２０と膜電極６を画素回路３０上に蒸着法やスパッタ法により直接積層することで形成してもよい。これにより、光電変換膜２０を構成する材料にアモルファス材料や多結晶材料を用いることができる。
【0062】
また、上記第２実施形態において、固体撮像素子のｐ型光電変換部は単結晶材料で構成されていてもよい。また、上記第２実施形態においては、ｐ型光電変換部の材料として、シリコンを用いることが可能である。
【符号の説明】
【0063】
１、３０１ ｐ型基板
３、３０３ 画素電極
４ 正孔注入阻止層
５ 光電変換層
６ 膜電極
７ 電子注入阻止層
９、３０９ 絶縁層
１３、２１３、３１３、５１３、１２１３ ｎ型浮遊拡散容量（ＦＤ）
２０、２１１ 光電変換膜（ＰＬ）
３０、３３０ 画素回路
１００ ＣＭＯＳ型固体撮像素子
１０１ 画素アレイ
１０２、１０２´、１０２´´ 単位画素
１０３、１０３´、１０３´´ 画素駆動配線
１０４、１０４´、１０４´´ 垂直信号線
１０５ 列並列信号処理回路
１０６ 出力回路
１０７ タイミング制御回路
１０８ 水平走査回路
１０９ 垂直走査回路
１１０ マルチプレクサ回路
１１１ リセット信号制御回路
３１２、５１２ ｐ型光電変換部（ｐ－ＰＤ）
２１４、５１４、１２１４ リセットトランジスタ（ＲＴ）
２１５、５１５、１２１５ ソースフォロアアンプトランジスタ（ＳＦ）
２１６、５１６、１２１６ 選択トランジスタ（ＳＬ）
２１７、５１７、１２１７ 画素出力（ＯＵＴ）
１２１８ 転送トランジスタ（ＴＸ）
１２１９ ｎ型光電変換部（ｎ－ＰＤ）
２２２、５２２、１２２２ ソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）
２２３、５２３、１２２３ リセットトランジスタ電源（ＲＴＶＤＤ）
３２４、５２４ ｎ型ウエル（ＮＷＥＬＬ）
２２７ ビア（ＶＩＡ）
３１５ 遮光マスク
３１６ 保護膜
ＡＤＣ アナログデジタル変換回路
３、３０３ 画素電極
４ 正孔注入阻止層
５ 光電変換層
６ 膜電極
７ 電子注入阻止層
９、３０９ 絶縁層
１３、２１３、３１３、５１３、１２１３ ｎ型浮遊拡散容量（ＦＤ）
２０、２１１ 光電変換膜（ＰＬ）
３０、３３０ 画素回路
１００ ＣＭＯＳ型固体撮像素子
１０１ 画素アレイ
１０２、１０２´、１０２´´ 単位画素
１０３、１０３´、１０３´´ 画素駆動配線
１０４、１０４´、１０４´´ 垂直信号線
１０５ 列並列信号処理回路
１０６ 出力回路
１０７ タイミング制御回路
１０８ 水平走査回路
１０９ 垂直走査回路
１１０ マルチプレクサ回路
１１１ リセット信号制御回路
３１２、５１２ ｐ型光電変換部（ｐ－ＰＤ）
２１４、５１４、１２１４ リセットトランジスタ（ＲＴ）
２１５、５１５、１２１５ ソースフォロアアンプトランジスタ（ＳＦ）
２１６、５１６、１２１６ 選択トランジスタ（ＳＬ）
２１７、５１７、１２１７ 画素出力（ＯＵＴ）
１２１８ 転送トランジスタ（ＴＸ）
１２１９ ｎ型光電変換部（ｎ－ＰＤ）
２２２、５２２、１２２２ ソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）
２２３、５２３、１２２３ リセットトランジスタ電源（ＲＴＶＤＤ）
３２４、５２４ ｎ型ウエル（ＮＷＥＬＬ）
２２７ ビア（ＶＩＡ）
３１５ 遮光マスク
３１６ 保護膜
ＡＤＣ アナログデジタル変換回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】