特許 7605333 伝送線路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-16

(45)【発行日】2024-12-24

(54)【発明の名称】伝送線路基板

(51)【国際特許分類】

   H01P 3/08 20060101AFI20241217BHJP

   H05K 3/46 20060101ALI20241217BHJP

【ＦＩ】

H01P3/08 101

H05K3/46 Z

【請求項の数】 4

(21)【出願番号】P 2023550764

(86)(22)【出願日】2021-09-28

(86)【国際出願番号】 JP2021035567

(87)【国際公開番号】W WO2023053175

(87)【国際公開日】2023-04-06

【審査請求日】2024-02-21

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100121669

【弁理士】

【氏名又は名称】本山 泰

(72)【発明者】

【氏名】武藤 美和

(72)【発明者】

【氏名】松崎 秀昭

【審査官】岸田 伸太郎

(56)【参考文献】

【文献】特開２００２－１１１３２４（ＪＰ，Ａ）

【文献】特開２００２－３６８４３１（ＪＰ，Ａ）

【文献】特開昭５３－１３５４５９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ ３／０８

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

誘電体からなる基板の上に配置された第１集積回路および第２集積回路と、
前記基板の上に形成され、前記第１集積回路と前記第２集積回路とを接続する、第１線路長の第１伝送線路と、
前記第１集積回路、前記第２集積回路、および前記第１伝送線路を覆って形成され、第１誘電率の誘電体からなる第１誘電体層と、
前記第１誘電体層の上に形成された、第２誘電率の誘電体からなる第２誘電体層と、
前記第１集積回路に接続し、前記第１誘電体層を貫通して前記第２誘電体層の途中まで貫通する柱状の第１ビアと、
前記第２集積回路に接続し、前記第１誘電体層を貫通して前記第２誘電体層の途中まで貫通する柱状の第２ビアと、
前記第２誘電体層の中に形成され、前記第１ビアと前記第２ビアに接続し、前記第１集積回路と前記第２集積回路とを接続するための、第２線路長の第２伝送線路と、 前記基板の裏面に形成されたグランド層と
を備え、
前記第１線路長が前記第２線路長より長い場合は、前記第１誘電率より前記第２誘電率の方が低く、
前記第２線路長が前記第１線路長より長い場合は、前記第２誘電率より前記第１誘電率の方が低い
ことを特徴とする伝送線路基板。

【請求項2】

請求項１記載の伝送線路基板において、
前記第１誘電体層と前記第２誘電体層との間に形成された第１グランドプレーンをさらに備えることを特徴とする伝送線路基板。

【請求項3】

請求項１または２記載の伝送線路基板において、
前記第１誘電率および前記第２誘電率は、
前記第１伝送線路および前記第２伝送線路の各々における信号の伝送時間が等しくなる状態に設定されている
ことを特徴とする伝送線路基板。

【請求項4】

請求項１～３のいずれか１項に記載の伝送線路基板において、
前記第１伝送線路および前記第２伝送線路は、平面視で直線状に形成されていることを特徴とする伝送線路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、伝送線路基板に関する。

【背景技術】

【0002】

近年の、この種のモジュールの高周波化に伴い、高周波用伝送線路基板には、動作エラーを起こさずに信号を高速で伝送するために伝送線路の構成が極めて重要となっている。例えば、複数の集積回路が伝送線路基板に集積されている場合、高周波信号を伝送する配線を、全て同一長さの配線により接続されることが望ましい場合がある。例えば、図３に示すように、基板３０１の上に集積され、各々接続する第１集積回路３０２と第２集積回路３０３の各々の入出力部が、互いに向かい合って配置され、かつ、各伝送線路の接続間隔が同一であるならば、各伝送線路を同一線路長で形成することが可能である。

【0003】

しかしながら、一般には、集積回路の外周部全てに入出力部が形成されることから、実際には、各伝送線路が配線長を異にして形成されることになる。各伝送線路が配線長を異にして形成されている場合に、それぞれに伝送される信号の伝送時間に差が生じてしまう。伝送線路基板は、このためにタイミングのズレによる処理の誤動作や、ノイズを発生させるといった問題があった。

【0004】

高周波用伝送線路基板の上で高速信号を伝搬させるには、代表的な伝送線路構造として、マイクロストリップ線路、コプレーナ線路、グランデッドコプレーナ線路などが使用されている。例えば、マイクロストリップ線路は、誘電体基板の一方の面に平面的な導電体層のグランド面を形成し、他方の面にストリップ状の線路を形成して伝送線路を構成している。これらの線路の特性インピーダンスは、信号線路の幅、厚さ、誘電体基板の誘電率、厚さや信号線とグランドパターンとの隙間の幾何学的寸法によって決定される。

【0005】

また、高周波化と共に低消費電力化も重要なファクターとなっており、低消費電力化のためには、小型化・高密度化が求められている。例えば、対応する配線同士を同じ長さとして接続する構成では、冗長配線となる。配線長が長くなれば損失も多くなり、さらに、多数の折り返し部位を形成することも、高周波ではロスなど信号品質への影響を生じさせる。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２００３－１９８２１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

伝送線路基板においては、上述した配線長を異にする伝送線路や平衡線路に起因する問題点を解決するために種々の検討が図られている。例えば図４に示す伝送線路基板は、誘電体基板４０１に、第１集積回路４０２および第２集積回路４０３が搭載されるとともに、誘電体基板４０１にこれらの集積回路の相対する入出力部間を接続する多数本の伝送線路のパターンが形成されている。この伝送線路基板においては、各伝送線路がそれぞれの線路長をほぼ同一に形成されている。

【0008】

伝送線路基板においては、第１集積回路４０２の辺４０２ａ、辺４０２ｂ、辺４０２ｃに入出力部が設けられており、第２集積回路４０３の辺４０３ａ、辺４０３ｂ、辺４０３ｃに入出力部が設けられている。辺４０２ａの入出力部と、辺４０３ａの入出力部との間の距離が最大長である。次に、辺４０２ｂの入出力部と、辺４０３ｂの入出力部との間の距離が、中間長となる。次に、辺４０２ｃの入出力部と、辺４０３ｃの入出力部との間の距離が、最小長となる。

【0009】

この伝送線路基板においては、第１集積回路４０２の辺４０２ａに設けた入出力部と第２集積回路４０３の辺４０３ａに設けた入出力部間とを接続する第１伝送線路４１１ａを基準として、第２伝送線路４１２ａが、各々の線路長を一致されるように誘電体基板４０１にパターン形成されている。第２伝送線路４１２ａには、この一部に屈折部位を形成することによって線路長が第１伝送線路４１１ａの線路長とほぼ同長とされている。また、第４伝送線路４１２ｂは、多数の折り返し部位を形成したいわゆるミアンダパターンとされることによって、線路長が第３伝送線路４１１ｂとほぼ同長とされている。

【0010】

しかしながら、上述した構成の伝送線路基板は、直線距離の短い伝送線路にわざわざ屈折部位や折り返し部位を形成して等長配線化を図ることから、線路長が長くなっていわゆる冗長配線構造となる。この種の伝送線路基板においては、低消費電力化が追求されており、上述した冗長配線構造では損失が多く、実用的ではない。

【0011】

また、この種の伝送線路基板においては、伝送線路の線路長が大きくなることによってインピーダンス成分が増加し、高周波信号の伝送効率が劣化するといった問題があるばかりでなく、電磁ノイズを放射したり受けたりしやすくなるため、電磁整合特性や電磁妨害雑音特性が劣化するといった問題がある。

【0012】

また、線路長を異にして形成されていると、それぞれに伝送される高周波信号の位相シフト量が異なってしまう。このため、変換後の高周波信号のロスが大きくなるといった問題がある。回路部品や回路素子などの多機能化、高機能化が図られることにより、入出力端子の数も多くかつ高密度に設けられている。したがって、上述した対応を図ることが極めて困難であるとともに冗長配線も複雑かつより長くなり、大型化あるいは特性劣化などの問題がさらに大きい。

【0013】

本発明は、以上のような問題点を解消するためになされたものであり、配線構造を冗長することなく、異なる線路長の伝送線路間でロスを大きくすることなく高周波信号が伝送できるようにすることを目的とする。

【課題を解決するための手段】

【0014】

本発明に係る伝送線路基板は、誘電体からなる基板の上に配置された第１集積回路および第２集積回路と、基板の上に形成され、第１集積回路と第２集積回路とを接続する、第１線路長の第１伝送線路と、第１集積回路、第２集積回路、および第１伝送線路を覆って形成され、第１誘電率の誘電体からなる第１誘電体層と、第１誘電体層の上に形成された、第２誘電率の誘電体からなる第２誘電体層と、第１集積回路に接続し、第１誘電体層を貫通して第２誘電体層の途中まで貫通する柱状の第１ビアと、第２集積回路に接続し、第１誘電体層を貫通して第２誘電体層の途中まで貫通する柱状の第２ビアと、第２誘電体層の中に形成され、第１ビアと第２ビアに接続し、第１集積回路と第２集積回路とを接続するための、第２線路長の第２伝送線路と、基板の裏面に形成されたグランド層とを備え、第１線路長が第２線路長より長い場合は、第１誘電率より第２誘電率の方が低く、第２線路長が第１線路長より長い場合は、第２誘電率より第１誘電率の方が低い。

【発明の効果】

【0015】

以上説明したように、本発明によれば、第１線路長が第２線路長より長い場合は、第１誘電率より第２誘電率の方を低く、第２線路長が第１線路長より長い場合は、第２誘電率より第１誘電率の方を低くしたので、配線構造を冗長することなく、異なる線路長の伝送線路間でロスを大きくすることなく高周波信号が伝送できる。

【図面の簡単な説明】

【0016】

【図1A】図１Ａは、本発明の実施の形態１に係る伝送線路基板の構成を示す断面図である。

【図1B】図１Ｂは、本発明の実施の形態１に係る伝送線路基板の一部構成を示す平面図である。

【図1C】図１Ｃは、本発明の実施の形態１に係る伝送線路基板の構成を示す断面図である。

【図2A】図２Ａは、本発明の実施の形態２に係る伝送線路基板の構成を示す断面図である。

【図2B】図２Ｂは、本発明の実施の形態２に係る伝送線路基板の構成を示す断面図である。

【図3】図３は、伝送線路基板の構成を示す平面図である。

【図4】図４は、伝送線路基板の構成を示す平面図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施の形態に係る伝送線路基板について説明する。

【0018】

［実施の形態１］
はじめに、本発明の実施の形態１に係る伝送線路基板について、図１Ａ、図１Ｂ、図１Ｃを参照して説明する。なお、図１Ｃは、図１Ａのａａ’線の断面を示している。

【0019】

この伝送線路基板は、まず、誘電体からなる基板１０１の上に配置（実装）された第１集積回路１０２および第２集積回路１０３を備える。基板１０１は、半導体パッケージの基板あるいは半導体チップ実装基板である。例えば、半導体パッケージには、図示しないが基板１０１の上に、他の回路素子も実装されている。

【0020】

また、この伝送線路基板は、基板１０１の上に形成され、第１集積回路１０２と第２集積回路１０３とを接続する、第１線路長の第１伝送線路１０４を備える。第１伝送線路１０４は、Ａｕなどの導電体部材からなるストリップ状の伝送線路である。この例では、２つの第１伝送線路１０４を備える。なお、第１伝送線路１０４の数は、２つに限るものではない。

【0021】

また、この伝送線路基板は、第１集積回路１０２、第２集積回路１０３、および第１伝送線路１０４を覆って形成され、第１誘電率の誘電体からなる第１誘電体層１０５と、第１誘電体層１０５の上に形成された、第２誘電率の誘電体からなる第２誘電体層１０６とを備える。

【0022】

また、この伝送線路基板は、第１集積回路１０２に接続し、第１誘電体層１０５を貫通して第２誘電体層１０６の途中まで貫通する柱状の第１ビア１０７と、第２集積回路１０３に接続し、第１誘電体層１０５を貫通して第２誘電体層１０６の途中まで貫通する柱状の第２ビア１０８とを備える。第１ビア１０７，第２ビア１０８は、例えば、厚さ（深さ）が、～１００μｍ程度である。

【0023】

また、この伝送線路基板は、第２誘電体層１０６の中に形成され、第１ビア１０７と第２ビア１０８に接続し、第１集積回路１０２と第２集積回路１０３とを接続するための、第２線路長の第２伝送線路１０９を備える。また、基板１０１の裏面には、グランド層１１０が形成されている。

【0024】

ここで、第１線路長が第２線路長より長い場合は、第１誘電率より第２誘電率の方が低く、第２線路長が第１線路長より長い場合は、第２誘電率より第１誘電率の方が低いものとされている。また、第１誘電率および第２誘電率は、第１伝送線路１０４および第２伝送線路１０９の各々における信号の伝送時間が等しくなる状態に設定されている。

【0025】

また、この例では、第２誘電体層１０６の上に形成された、第３誘電率の誘電体からなる第３誘電体層１１１と、第１集積回路１０２に接続し、第１誘電体層１０５および第２誘電体層１０６を貫通し、第３誘電体層１１１の途中まで貫通する柱状の第３ビア１１２と、第２集積回路１０３に接続し、第１誘電体層１０５および第２誘電体層１０６を貫通し、第３誘電体層１１１の途中まで貫通する柱状の第４ビア１１３とを備える。第３ビア１１２，第４ビア１１３は、例えば、厚さ（深さ）が、～１００μｍ程度である。

【0026】

第１ビア１０７および第２ビア１０８には、第３誘電体層１１１の中に形成された第３線路長の第３伝送線路１１４が接続している。第３伝送線路１１４は、第１集積回路１０２と第２集積回路１０３とを接続している。ここで、第２線路長が第３線路長より長い場合は、第２誘電率より第３誘電率の方が低く、第３線路長が第２線路長より長い場合は、第３誘電率より第２誘電率の方が低いものとされている。また、第２誘電率および第３誘電率は、第２伝送線路１０９および第３伝送線路１１４の各々における信号の伝送時間が等しくなる状態に設定されている。

【0027】

この例では、線路長は、第１伝送線路１０４＜第２伝送線路１０９＜第３伝送線路１１４である。また、誘電率は、第１誘電率＞第２誘電率＞第３誘電率である。また、この例では、第１伝送線路１０４、第２伝送線路１０９、および第３伝送線路１１４は、平面視で直線状に形成されている。なお、第１伝送線路１０４、第２伝送線路１０９、および第３伝送線路１１４は、平面視で直線状に形成する必要はない。

【0028】

第１集積回路１０２や第２集積回路１０３はそれぞれの各辺１０２ａ～１０２ｄ、１０３ａ～１０３ｄに入出力部が設けられており、相対する入出力端子間が、対応する伝送線路によって接続されている。第１集積回路１０２と第２集積回路１０３は、外側の辺１０２ａ、１０３ａの入出力部間の直線距離が最大であり、線路長が最大となる２つの第３伝送線路１１４によって接続される。第１集積回路１０２と第２集積回路１０３は、辺１０２ｂ、１０２ｃと辺１０３ｂ、１０３ｃとの入出力部間の直線距離がやや短く、これらは、各々の第２伝送線路１０９によって接続される。

【0029】

第１集積回路１０２と第２集積回路１０３は、辺１０２ｄと辺１０３ｄとの入出力部間の直線距離が最小であり、線路長が最小となる第１伝送線路１０４によって接続される。第１集積回路１０２は、各辺１０２ａ～１０２ｄに多数個の入出力端子が形成でき、第２集積回路１０３は、各１０３ａ～１０３ｄに多数個の入出力端子が形成できる。各々の入出力端子毎に、伝送線路が設けられる。

【0030】

基板１０１、第１誘電体層１０５、第２誘電体層１０６、および第３誘電体層１１１の各々は、低誘電率で低Ｔａｎδ（誘電正接）の特性、すなわち高周波特性に優れた誘電絶縁材から構成され、所定の厚さとされている。これらは、具体例として例えばベンゾシクロブテン（ＢＣＢ）、ポリフェニレンエーテル樹脂（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ－ｒｅｓｉｎ）、ポリイミド樹脂、エポキシ樹脂、シアネート樹脂、フェノール樹脂などの樹脂材からなる有機基材から構成することができる。また、基板１０１は、例えば、セラミックなどの無機基材あるいは無機基材とガラスエポキシなどの有機基材との混合体にから構成することができる。

【0031】

基板１０１、第１誘電体層１０５、第２誘電体層１０６、第３誘電体層１１１は、内層に配線パターンやグランドパターンなどを形成した多層構造によって構成することができ、また、これらの各々は、両面基板から構成することもできる。第１伝送線路１０４、第２伝送線路１０９、第３伝送線路１１４、第１ビア１０７、第２ビア１０８、第３ビア１１２、第４ビア１１３は、公知の堆積技術、フォトリソグラフィー技術、およびエッチング技術などによるパターン形成法により形成することができる。

【0032】

ところで、第１伝送線路１０４は、第１誘電率ε２の第１誘電体層１０５の領域に形成され、第２伝送線路１０９は、第２誘電率ε３の第２誘電体層１０６の領域に形成され、第３伝送線路１１４は、第３誘電率ε４の第３誘電体層１１１の領域に形成されている。ここで、前述したように、第１誘電率ε２＞第２誘電率ε３＞第３誘電率ε４である。

【0033】

ここで、伝送線路を伝播する正弦波の位相速度ｖｐは、「ｖｐ＝２πｆ／ｋｚ・・・（１）」で表すことができる。ただし、ｋｚ：位相定数（伝播定数の虚数項）、ｆ：周波数である。

【0034】

正弦波について、真空中を伝播する位相速度ｖｐ０、位相定数をｋｚ０とし、波長をλ０とすると、式（１）から「ｖｐ０＝ ２πｆ／ｋｚ０＝ｆλ０・・・（２）」となる。

【0035】

位相定数ｋｚは、伝送線路が、誘電率εｒの誘電体基板上にマイクロストリップ線路で形成されている場合に、「ｋｚ＝√εｗ×ｋｚ０・・・（３）」となる。

【0036】

ここで、εｗは、実効誘電率であり、マイクロストリップ線路が形成される誘電体基板と空気との電界分布により決まる充填率ｑ（誘電体材料によって伝送線路の周囲が覆われている割合）を用いると、「εｗ＝１＋ｑ（εｒ－１）・・・（４）」で表される。ストリップ線路は、電界が全て誘電体に存在し、ｑ＝１であるから、式（４）よりεｗ＝εｒとなる。

【0037】

誘電率εｒの誘電体基板上にマイクロストリップ線路で形成された伝送線路の位相速度ｖｐは、式（１）～式（４）から、「ｖｐ＝２πｆ／ｋｚ＝ｆλ、ｖｐ＝２πｆ／（√εｗ×ｋｚ０）＝ｆλ、ｖｐ＝ｖｐ０／√εｗ＝ｆλ０／√εｗ・・・（５）」となる。

【0038】

したがって、誘電体からなる基板や層に形成された伝送線路は、式（５）から明らかなように誘電率が大きくなるにしたがって、信号の伝播速度が次第に遅くなる特性を有している。伝送線路基板においては、各伝送線路を介して第１集積回路１０２と第２集積回路１０３との間を伝送する信号は、デジタル変調信号、もしくは様々な高周波正弦波の集合体からなる電気信号と見なすことができる。

【0039】

伝送線路基板においては、上述したように、線路長が最大の第３伝送線路１１４が低誘電率ε４の第３誘電体層１１１に形成され、第２伝送線路１０９が中誘電率ε３の第２誘電体層１０６に形成され、さらに線路長が最小となる第１伝送線路１０４が高誘電率ε２の第１誘電体層１０５に形成されている。第１誘電率、第２誘電率、および第３誘電率は、第１伝送線路１０４および第２伝送線路１０９、および第３伝送線路１１４の各々における信号の伝送時間が等しくなる状態に設定されている。

【0040】

実施の形態に係る伝送線路基板においては、係る構成によって第１集積回路１０２と第２集積回路１０３間を接続する各伝送線路が、各々線路長を異にしているが、誘電率を異にした各誘電体層に形成されることによって、伝送される高周波信号の伝送速度が調整されて、擬似的に等長の伝送線路を構成することができる。

【0041】

以上に説明したように、実施の形態１によれば、誘電体による層に伝送線路を冗長配線することなく自由に形成することができ、信号伝達特性の向上が可能となる。また、積層する方向に、各々誘電率の異なる領域を形成しているので、縦方向に集積（積層）する製造技術で製造できる。これにより、各々誘電率の異なる領域を横方向にフォトリソグラフィーおよびエッチングで作製する場合に比較して、プロセスの精度や歩留向上が期待でき、占有面積に影響を与えることがないので、設計自由度も向上する。さらに、接続対象となる集積回路の入力端子数が多くなっても、各伝送線路が縦方向に配置される構成となるので、高密度化・小型化が可能となる。これにより、低消費電力化・小型化・低コスト化が実現できる。

【0042】

なお、上述では、第１集積回路１０２と第２集積回路１０３の間の伝送線路に限定し、伝送線路は６本、誘電体の層は、基板１０１を含めて４層を例に説明したがこれに限るものではないことは言うまでもない。また、伝送線路は、ストリップ状の伝送線路に限るものではなく、コプレーナ線路とすることができる。

【0043】

［実施の形態２］
次に、本発明の実施の形態２に係る伝送線路基板について、図２Ａ、図２Ｂを参照して説明する。なお、図２Ｂは、図２Ａのａａ’線の断面を示している。

【0044】

この伝送線路基板は、まず、誘電体からなる基板１０１の上に配置（実装）された第１集積回路１０２および第２集積回路１０３を備える。また、この伝送線路基板は、基板１０１の上に形成され、第１集積回路１０２と第２集積回路１０３とを接続する、第１線路長の第１伝送線路１０４を備える。

【0045】

また、この伝送線路基板は、第１集積回路１０２、第２集積回路１０３、および第１伝送線路１０４を覆って形成され、第１誘電率の誘電体からなる第１誘電体層１０５と、第１誘電体層１０５の上に形成された、第２誘電率の誘電体からなる第２誘電体層１０６とを備える。

【0046】

また、この伝送線路基板は、第１集積回路１０２に接続し、第１誘電体層１０５を貫通して第２誘電体層１０６の途中まで貫通する第１ビア１０７と、第２集積回路１０３に接続し、第１誘電体層１０５を貫通して第２誘電体層１０６の途中まで貫通する第２ビア１０８とを備える。

【0047】

また、この伝送線路基板は、第２誘電体層１０６の中に形成され、第１ビア１０７と第２ビア１０８に接続し、第１集積回路１０２と第２集積回路１０３とを接続するための、第２線路長の第２伝送線路１０９を備える。また、基板１０１の裏面には、グランド層１１０が形成されている。

【0048】

また、この例では、第２誘電体層１０６の上に形成された、第３誘電率の誘電体からなる第３誘電体層１１１と、第１集積回路１０２に接続し、第１誘電体層１０５および第２誘電体層１０６を貫通し、第３誘電体層１１１の途中まで貫通する第３ビア１１２と、第２集積回路１０３に接続し、第１誘電体層１０５および第２誘電体層１０６を貫通し、第３誘電体層１１１の途中まで貫通する第４ビア１１３とを備える。

【0049】

第１ビア１０７および第２ビア１０８には、第３誘電体層１１１の中に形成された第３線路長の第３伝送線路１１４が接続している。第３伝送線路１１４は、第１集積回路１０２と第２集積回路１０３とを接続している。

【0050】

上述した構成は、前述した実施の形態１と同様である。実施の形態２では、さらに、第１誘電体層１０５と第２誘電体層１０６との間に形成された第１グランドプレーン１１５を備える。また、第２誘電体層１０６と第３誘電体層１１１との間に形成された第２グランドプレーン１１６を備える。各グランドプレーンは、各ビアに接続しない領域に形成されている。また、第１グランドプレーン１１５は、第２伝送線路１０９の直下に配置され、第２グランドプレーン１１６は、第３伝送線路１１４の直下に配置されている。

【0051】

実施の形態２では、第１ビア１０７と第１グランドプレーン１１５との距離（ｈ２）が、２つの第１ビア１０７の間の距離（ｇ１）より小さい（ｈ２＜ｇ１，ｇ１＜ｈ１）。このため、第１ビア１０７と第１グランドプレーン１１５との間に発生する電場が大きくなる。その結果、２つの第１ビア１０７の一方から発生する電場が、第１ビア１０７と第１グランドプレーン１１５とによって、第１グランドプレーン１１５の存在する方向に偏向し、２つの第１ビア１０７の他方の方向に伝わる電場が抑制され、クロストークノイズを低減することができる。

【0052】

２つの第２伝送線路１０９、および２つの第３伝送線路１１４の場合も同様である。第２伝送線路１０９と第１グランドプレーン１１５との距離ｈ３、第２伝送線路１０９と第２グランドプレーン１１６との距離ｈ４が、２つの第２伝送線路１０９の間の距離（ｇ２）より小さい。また、第３伝送線路１１４と第２グランドプレーン１１６との距離ｈ５が、２つの第３伝送線路１１４の間の距離（ｇ３）より小さい。これらのことにより、各々の伝送線路間のクロストークノイズを低減することができる。また、各誘電体層の積層方向に隣り合う伝送線路間のクロストークノイズは、グランドプレーンの存在により、ほぼゼロになる。

【0053】

上述したことにより、実施の形態２によれば、高密度化とクロストークノイズの低減の両立が可能となる。また、伝送線路直下あるいは直上もしくはその両方に存在するグランドプレーンと伝送線路とによって、伝送線路とグランドプレーン間の距離を調整することにより、通常のストリップ線路あるいはマイクロストリップ線路よりも自由度が高く伝送線路の特性インピーダンスを設定することができる。

【0054】

以上に説明したように、本発明によれば、第１線路長が第２線路長より長い場合は、第１誘電率より第２誘電率の方を低く、第２線路長が第１線路長より長い場合は、第２誘電率より第１誘電率の方を低くすることにより、伝送される高周波信号の伝送速度が調整されてあたかも擬似的に等長の伝送線路を構成することで、配線構造を冗長することなく、異なる線路長の伝送線路間でロスを大きくすることなく高周波信号が伝送できるようになる。本発明によれば、信号伝達特性の向上を図り、低消費電力化・小型化・低コスト化を図った伝送線路基板が提供できる。

【0055】

本発明によれば、第１伝送線路と第２伝送線路とを、基板からみて上下に配置し、各伝送線路が形成される第１誘電体層、第２誘電体層の第１誘電率、第２誘電率を、第１伝送線路および第２伝送線路の各々における信号の伝送時間が等しくなる状態に設定したので、各伝送線路を冗長配線することなく自由に形成することができ、信号伝達特性の向上が可能となる。各伝送線路を縦方向に集積したので、集積する製造技術を適用することが可能となり、プロセスの精度や歩留向上が期待でき、設計自由度も向上する。また、集積回路の入力端子数が多くなっても、縦方向に構成されるので高密度化・小型化が可能となる。

【0056】

さらに、伝送線路間のクロストークノイズを低減することができ、通常のストリップ線路あるいはマイクロストリップ線路よりも自由度が高く線路の特性インピーダンスを設定することができる。これにより、配線密度の向上と配線間のクロストークノイズの低減とを両立し、かつ低消費電力化・小型化・低コスト化が実現できる。

【0057】

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

【符号の説明】

【0058】

１０１…基板、１０２…第１集積回路、１０３…第２集積回路、１０４…第１伝送線路、１０５…第１誘電体層、１０６…第２誘電体層、１０７…第１ビア、１０８…第２ビア、１０９…第２伝送線路、１１０…グランド層、１１１…第３誘電体層、１１２…第３ビア、１１３…第４ビア、１１４…第３伝送線路。

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図3】

【図4】