特許 7606908 半導体装置、半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-18

(45)【発行日】2024-12-26

(54)【発明の名称】半導体装置、半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/822 20060101AFI20241219BHJP

   H01L 27/04 20060101ALI20241219BHJP

【ＦＩ】

H01L27/04 C

【請求項の数】 10

(21)【出願番号】P 2021061097

(22)【出願日】2021-03-31

(65)【公開番号】P2022157074

(43)【公開日】2022-10-14

【審査請求日】2023-09-28

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】嶋田 隆史

(72)【発明者】

【氏名】森 浩也

【審査官】石川 雄太郎

(56)【参考文献】

【文献】特開２００４－３１２００７（ＪＰ，Ａ）

【文献】特開２００４－３３５９９３（ＪＰ，Ａ）

【文献】特開２００４－２６６００５（ＪＰ，Ａ）

【文献】特開２０１７－０９２２７５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０２６９２７３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

半導体領域を有する支持体と、
前記支持体を被覆するパッシベーション膜と、
前記支持体に搭載されたＭＩＭキャパシタと、
前記支持体に搭載されて前記支持体から前記ＭＩＭキャパシタを隔てる第１層間樹脂膜と、
を備え、
前記パッシベーション膜は、前記第１層間樹脂膜と前記支持体との間に設けられ、
前記ＭＩＭキャパシタは、第１電極、高誘電体層、及び第２電極を含み、
前記高誘電体層は、前記第１電極の上面及び側面を覆い、
前記高誘電体層は、前記第１電極と前記第２電極との間に設けられる、
半導体装置。

【請求項2】

前記支持体は、第１パッド電極を有し、
当該半導体装置は、前記第１層間樹脂膜の第１開口を介して前記第１電極を前記第１パッド電極に接続する第１配線導電体を備え、
前記第１層間樹脂膜の前記第１開口は、前記第１パッド電極に位置合わせされている、
請求項１に記載の半導体装置。

【請求項3】

前記第１層間樹脂膜は、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくとも１つを備える、
請求項１又は請求項２に記載の半導体装置。

【請求項4】

前記第１層間樹脂膜に搭載された第２層間樹脂膜を更に備え、
前記第２層間樹脂膜は、主開口を有し、
前記第２層間樹脂膜の前記主開口は、前記ＭＩＭキャパシタから前記第１層間樹脂膜への方向に延在して前記高誘電体層において終端し、
前記ＭＩＭキャパシタの前記第２電極は、前記第２層間樹脂膜の前記主開口に設けられる、
請求項１から請求項３のいずれか一項に記載の半導体装置。

【請求項5】

前記支持体は、第２パッド電極を有し、
当該半導体装置は、前記第１層間樹脂膜の第２開口及び前記第２層間樹脂膜の第１開口を介して前記第２電極を前記第２パッド電極に接続する第２配線導電体を更に備える、
請求項４に記載の半導体装置。

【請求項6】

前記高誘電体層は、タンタルオキサイド、アルミナ、酸化ハフニウム、酸化チタン、酸化ジルコニウム、チタン酸アルミニウム、酸窒化アルミニウム、酸窒化ハフニウム、酸窒化ジルコニウム、ハフニウムシリケート、窒素添加ハフニウムシリケートの少なくともいずれか１つを備える、
請求項１から請求項５のいずれか一項に記載の半導体装置。

【請求項7】

半導体領域を有する基板の上に第１層間樹脂膜を形成する工程と、
前記第１層間樹脂膜を形成した後に、ＭＩＭキャパシタの第１電極を含む第１電極膜を基板上に形成する工程と、
前記第１電極膜を形成した後に、前記ＭＩＭキャパシタの高誘電体層のための絶縁膜を成膜する工程と、
前記絶縁膜を加工して、前記第１電極の上に前記高誘電体層を形成する工程と、
前記高誘電体層及び前記第１電極の位置に合わせされた主開口を有する第２層間樹脂膜を形成する工程と、
前記第２層間樹脂膜を形成した後に、前記ＭＩＭキャパシタの第２電極のための金属膜を成長する工程と、
を備え、
前記ＭＩＭキャパシタの前記第２電極は、前記第２層間樹脂膜の前記主開口に位置する、
半導体装置の製造方法。

【請求項8】

前記絶縁膜は、タンタルオキサイド、アルミナ、酸化ハフニウム、酸化チタン、酸化ジルコニウム、チタン酸アルミニウム、酸窒化アルミニウム、酸窒化ハフニウム、酸窒化ジルコニウム、ハフニウムシリケート、及び窒素添加ハフニウムシリケートの少なくともいずれか１つを含む、
請求項７に記載の半導体装置の製造方法。

【請求項9】

前記第１層間樹脂膜は、前記基板を被覆するパッシベーション膜上に形成され、
前記第１層間樹脂膜は、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくとも１つを備える、
請求項７又は請求項８に記載の半導体装置の製造方法。

【請求項10】

前記絶縁膜は、ＡＬＤ法で形成される、
請求項７、請求項８、又は請求項９に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、及び半導体装置の製造方法に関する。

【背景技術】

【0002】

特許文献１は、プリント回路基板にキャパシタを形成することを開示する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開2006-245588号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体装置は、プリント回路基板と異なる大きさ及び構造を有している。半導体装置に集積される半導体集積回路においては、大容量のキャパシタ素子が求められている。しかしながら、半導体集積回路を構成するトランジスタ素子、例えばＭＯＳトランジスタの製造は、多数の工程を経ることに加えて、広い温度範囲のプロセスを使用する。

【0005】

半導体集積回路のためのトランジスタ素子を形成するプロセスにキャパシタ素子を作製する工程を混在させることは、キャパシタ素子のためのプロセス及び構造の複雑さを増加させる。例えば素子の有する層間膜として有機樹脂層を用いるような場合、キャパシタ素子のためのプロセスで高温下での処理を行なうことにより、有機樹脂層に対して望ましくない変質等が生じるおそれがあるため、変質を防止するためには処理温度に課された制約を満たす必要がある。

【0006】

さらに、キャパシタ素子に大容量を提供するためには、キャパシタ素子の誘電体膜を薄くすること、及び／又は誘電体膜に高誘電体を採用することになる。したがって、薄い高誘電体の堆積を適用できるキャパシタ素子構造が求められる。

【0007】

本発明は、上述した課題に鑑み、大容量のキャパシタ素子を含む半導体装置、及び該半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の第１態様に係る半導体装置は、半導体領域を有する支持体と、前記支持体を被覆するパッシベーション膜と、前記支持体に搭載されたＭＩＭキャパシタと、前記支持体に搭載されて前記支持体から前記ＭＩＭキャパシタを隔てる第１層間樹脂膜と、を備え、前記パッシベーション膜は、前記第１層間樹脂膜と前記支持体との間に設けられ、前記ＭＩＭキャパシタは、第１電極、高誘電体層、及び第２電極を含み、前記高誘電体層は、前記第１電極と前記第２電極との間に設けられる。

【0009】

本発明の第２態様に係る半導体装置の製造方法は、第１層間樹脂膜を、半導体領域を有する基板上に形成する工程と、前記第１層間樹脂膜を形成した後に、ＭＩＭキャパシタの第１電極を含む第１電極膜を基板上に形成する工程と、前記第１電極膜を形成した後に、前記ＭＩＭキャパシタの高誘電体層のための絶縁膜をＡＬＤ法で堆積する工程と、前記絶縁膜を加工して、前記第１電極の上に前記高誘電体層を形成する工程と、前記高誘電体層及び前記第１電極の位置に合わせされた主開口を有する第２層間樹脂膜を形成する工程と、前記第２層間樹脂膜を形成した後に、前記ＭＩＭキャパシタの第２電極のための金属膜を成長する工程と、を備え、前記ＭＩＭキャパシタの前記第２電極は、前記第２層間樹脂膜の前記主開口に位置する。

【発明の効果】

【0010】

本発明によれば、大容量のキャパシタ素子を含む半導体装置、及び該半導体装置の製造方法が提供される。

【図面の簡単な説明】

【0011】

【図1】図１は、本発明の一実施の形態に係る半導体装置を模式的に示す断面図である。

【図2】図２は、本発明の一実施の形態に係る半導体装置を模式的に示す平面図である。

【図3】図３は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す断面図である。

【図4】図４は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す平面図である。

【図5】図５は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す平面図である。

【図6】図６は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す断面図である。

【図7】図７は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す平面図である。

【図8】図８は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す断面図である。

【図9】図９は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す平面図である。

【図10】図１０は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す断面図である。

【図11】図１１は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す断面図である。

【図12】図１２は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す断面図である。

【図13】図１３は、本発明の一実施の形態に係る半導体装置の製造方法における工程を模式的に示す平面図である。

【発明を実施するための形態】

【0012】

以下、図面を参照して本発明を実施するための各実施の形態を説明する。

【0013】

図１（ａ）、図１（ｂ）、及び図２を参照しながら、本実施の形態に係る半導体装置を説明する。図１（ａ）は、図２のＩａ－Ｉａ線に沿ってとられた断面を示す。図１（ｂ）は、図２のＩｂ－Ｉｂ線に沿ってとられた断面を示す。

【0014】

半導体装置１１は、ＭＩＭキャパシタ１３及び第１層間樹脂膜１５、支持体１７を備える。ＭＩＭキャパシタ１３は、支持体１７の主面に搭載され、支持体１７は半導体領域１９を有する。ＭＩＭキャパシタ１３は、第１電極２１、高誘電体層２３、及び第２電極２５を含む。高誘電体層２３は、第１電極２１と第２電極２５との間に設けられる。第１層間樹脂膜１５は、支持体１７の主面に沿って延在して、支持体１７からＭＩＭキャパシタ１３を隔てる。

【0015】

この半導体装置１１によれば、ＭＩＭキャパシタ１３が第１層間樹脂膜１５上に設けられる。層間樹脂膜は、製造工程において該層間樹脂膜を形成した後のプロセスにおける処理温度に制約を課す一方で、ＭＩＭキャパシタ１３に平坦な下地を提供する。平坦な下地の提供によれば、ＭＩＭキャパシタ１３の高誘電体層２３の厚さを薄くすることを可能になる。

【0016】

図１（ａ）及び図１（ｂ）を参照すると、支持体１７は、一又は複数のパッド電極２７（例えば、第１パッド電極２７ａ、第２パッド電極２７ｂ）を有しており、パッド電極２７は、半導体領域１９上に設けられることができる。半導体装置１１は、更に、パッシベーション膜２９を備え、パッシベーション膜２９は、支持体１７の主面を被覆する一方で、パッド電極２７の各々に開口２９ａを有する。パッシベーション膜２９は、第１層間樹脂膜１５と支持体１７との間に設けられ、本実施例では、第１層間樹脂膜１５はパッシベーション膜２９に接している。

【0017】

半導体装置１１は、更に、第１配線導電体３１を備え、第１配線導電体３１は、第１層間樹脂膜１５の第１開口１５ａ及びパッシベーション膜２９の開口２９ａを介して第１電極２１を第１パッド電極２７ａに接続する。第１層間樹脂膜３３の第１開口１５ａ、第２開口１５ｂ及び第３開口１５ｃは、パッド電極２７上に位置する。第１開口１５ａ、第２開口１５ｂ及び第３開口１５ｃは、ＭＩＭキャパシタ１３から第１層間樹脂膜１５への方向に延在して、パッド電極２７において終端する。

【0018】

この半導体装置１１によれば、パッド電極２７（例えば、第１パッド電極２７ａ及び第２パッド電極２７ｂの各々）は、第１層間樹脂膜１５と支持体１７との間に設けられたパッシベーション膜２９の開口２９ａに位置合わせされている。第１配線導電体３１は、ＭＩＭキャパシタ１３の第１電極２１が第１層間樹脂膜１５の第１開口１５ａを介して第１パッド電極２７ａに接続されることを可能にする。第１配線導電体３１は、例えば第１電極２１と同レベルの導電層を含む。

【0019】

具体的には、第１電極２１は、第１配線導電体３１に接続される。第１配線導電体３１は、第１層間樹脂膜１５上を延在して第１層間樹脂膜３３の第１開口１５ａに到達すると共に、第１開口１５ａを通過して第１パッド電極２７ａに接触を成す。

【0020】

高誘電体層２３は、第１電極２１の上面２１ａを覆い、また側面２１ｂを覆うことができる。第１電極２１の裏面２１ｃは、第１層間樹脂膜１５によって支持されており、本実施例では、第１層間樹脂膜１５に接している。

【0021】

半導体装置１１は、第２層間樹脂膜３３を更に備え、第２層間樹脂膜３３は、第１層間樹脂膜１５に搭載される。第２層間樹脂膜３３は、主開口３３ａを有しており、主開口３３ａは、ＭＩＭキャパシタ１３から第１層間樹脂膜１５への方向に延在して、高誘電体層２３の上面において終端する。また、ＭＩＭキャパシタ１３の第２電極２５は、第２層間樹脂膜３３の主開口３３ａにおいて第１電極２１及び第２電極２５がキャパシタの主要部を構成するように、高誘電体層２３上に設けられる。

【0022】

この半導体装置１１によれば、高誘電体層２３において終端する主開口３３ａを第２層間樹脂膜３３に与えると、主開口３３ａが第１層間樹脂膜１５に到達しない。また、第２層間樹脂膜３３は、第１開口３３ｂ及び第２開口３３ｃを有する。第１開口３３ｂ及び第２開口３３ｃは、ＭＩＭキャパシタ１３の第１電極２１から第１層間樹脂膜１５への方向に延在して、例えば第１配線導電体３１といった第１電極２１と同レベルの導電層の上面において終端する。この半導体装置１１によれば、第１電極２１と同レベルの導電層において終端する第１開口３３ｂ及び第２開口３３ｃを第２層間樹脂膜３３に与えると、第１開口３３ｂ及び第２開口３３ｃが第１層間樹脂膜１５に到達しない。

【0023】

半導体装置１１は、第２配線導電体３５を更に備え、第２配線導電体３５は、第２層間樹脂膜３３上を延在して、主開口３３ａ内の第２電極２５に接続される。第２層間樹脂膜３３は、ＭＩＭキャパシタ１３外において、高誘電体層２３と第２配線導電体３５との間に設けられて、高誘電体層２３を第２配線導電体３５から離す。第２配線導電体３５は、第２層間樹脂膜３３上を延在して、第２層間樹脂膜３３の第１開口３３ｂに到達する。第２配線導電体３５は、第２層間樹脂膜３３の第１開口３３ｂ及び第１層間樹脂膜１５の第２開口１５ｂを介して第２電極２５を第２パッド電極２７ｂに接続する。第２層間樹脂膜３３の第１開口３３ｂは、例えば第１配線導電体３１といった第１電極２１と同レベルの導電層の上面上に位置する。

【0024】

半導体装置１１によれば、第２パッド電極２７ｂは、第１層間樹脂膜１５と支持体１７との間に設けられたパッシベーション膜２９の開口２９ａに位置合わせされている。第１層間樹脂膜１５の第２開口１５ｂは、第２パッド電極２７ｂ上に位置する。第２配線導電体３５は、ＭＩＭキャパシタ１３の第２電極２５が第２層間樹脂膜３３の第１開口３３ｂ及び第１層間樹脂膜１５の第２開口１５ｂを介して第２パッド電極２７ｂに接続されることを可能にする。

【0025】

本実施例では、第２配線導電体３５は、例えば第１電極２１と同レベルの導電層及び第２電極２５と同レベルの導電層を含む。第１配線導電体３１は、例えば第１電極２１と同レベルの導電層を含む。

【0026】

第２電極２５は、第２配線導電体３５に接続される。第２配線導電体３５内の第２電極２５と同レベルの導電層は、第２層間樹脂膜３３の上面に沿って延在して第２層間樹脂膜３３の第１開口３３ｂに到達すると共に、第１開口３３ｂを通過して第２配線導電体３５内の第１電極２１と同レベルの導電層に接触を成す。この導電層は、第１層間樹脂膜１５の上面に沿って延在して第１層間樹脂膜１５の第２開口１５ｂに到達すると共に、第２開口１５ｂを通過して第２パッド電極２７ｂに接触を成す。

【0027】

高誘電体層２３は、ＭＩＭキャパシタ１３の周囲において、第１電極２１の側面２１ｂから第１層間樹脂膜１５の上面に沿って外向きに第１電極２１から離れるように延在する。また、高誘電体層２３は、第２層間樹脂膜３３の第１開口３３ｂ及び第２開口３３ｃが、第１層間樹脂膜１５上の導電層（第１電極２１と同レベルの導電層）に到達できるように、第２層間樹脂膜３３の第１開口３３ｂ及び第２開口３３ｃから離れている。

【0028】

具体的には、高誘電体層２３における複数の開口のうちの一群は、第２電極２５をパッド電極２７に接続するための経路を提供する第２層間樹脂膜３３の開口に位置合わせされている。また、別の一群は、第１層間樹脂膜１５上の導電層（第１電極２１と同レベルの導電層）に接続されるべき第２配線導電体３５（第２電極２５と同レベルの導電層）のための経路を提供する第２層間樹脂膜３３の開口に位置合わせされている。

【0029】

高誘電体層２３は、例えば、タンタルオキサイド、アルミナ、酸化ハフニウム、酸化チタン、酸化ジルコニウム、チタン酸アルミニウム、酸窒化アルミニウム、酸窒化ハフニウム、酸窒化ジルコニウム、ハフニウムシリケート、窒素添加ハフニウムシリケートの少なくともいずれか１つを備えることができる。半導体装置１１によれば、これらの無機膜は、製造工程において層間樹脂膜（例えば、第１層間樹脂膜１５）を形成した後のプロセスにおける処理温度に課された制約を満たしながら、成膜されることができる。

【0030】

具体的には、高誘電体層２３は、原子層堆積（ＡＬＤ）法で形成されることができる。半導体装置１１によれば、ＡＬＤ法は、該層間樹脂膜に係る信頼性を提供できる。

【0031】

半導体装置１１の一例。
ＭＩＭキャパシタ１３
第１電極２１：チタンシード層及びメッキ銅膜（第１電極２１と同レベルの導電層）
第２電極２５：チタンシード層及びメッキ銅膜（第２電極２５と同レベルの導電層）
チタンシード層：例示的な膜厚の範囲１００から３００ｎｍ。
メッキ銅膜：例示的な膜厚の範囲１０００から５０００ｎｍ。

【0032】

第１電極２１及び第２電極２５の少なくとも一方は、白金（Ｐｔ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）といった金属を含むことができる。これらの金属は、例えばスパッタ法、無電解めっき法、電解めっき法といった低温の成膜法によって形成されることができる。これらの成膜法は、製造工程において、層間絶縁膜を形成した後のプロセスにおける処理温度に課される制約を満たす。

【0033】

高誘電体層２３：酸化タンタル（例えば、Ｔａ_２Ｏ_５）、膜厚は４０ｎｍから８０ｎｍ。
アルミナ（例えば、Ａｌ_２Ｏ_３）、膜厚は４０ｎｍから８０ｎｍ。
支持体１７：シリコン半導体基板
第１層間樹脂膜１５：例えば、感光性ポリイミド、ＭＩＭキャパシタ１３直下における例示的な膜厚の範囲２０００から５０００ｎｍ。
第２層間樹脂膜３３：例えば、感光性ポリイミド、高誘電体層２３と第２配線導電体３５との間における例示的な膜厚の範囲２０００から１２０００ｎｍ。
パッド電極２７：アルミニウム
パッシベーション膜２９：無機絶縁膜、例えば、ＳｉＮ膜

【0034】

第１層間樹脂膜１５は、例えば、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくとも１つを備える。これらの樹脂は、可能な場合には、感光性を有することができる。この半導体装置１１によれば、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくともいずれか一つの樹脂が、パッシベーション膜２９とＭＩＭキャパシタ１３との間に設けられる。

【0035】

第２層間樹脂膜３３は、例えば、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくとも１つを備える。これらの樹脂は、可能な場合には、感光性を有することができる。この半導体装置１１によれば、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及び／又はエポキシの少なくともいずれか一つの樹脂が、ＭＩＭキャパシタ１３の第２電極２５のために開口を形成する。

【0036】

半導体装置１１は、素子エリア１１ａ及び電極エリア１１ｂを有する。素子エリア１１ａには、ＭＩＭキャパシタ１３が設けられる。電極エリア１１ｂには、パッド電極２７が設けられる。

【0037】

必要な場合には、半導体装置１１は、厚膜樹脂３７、及び一又は複数の電極ポスト４１を更に備える。厚膜樹脂３７は、第２電極２５、第２配線導電体３５及び第２層間樹脂膜３３上に設けられる。厚膜樹脂３７は、各電極ポスト４１の側面を埋め込む。電極ポスト４１は、第２配線導電体３５上に設けられて、第２配線導電体３５に電気的に接続される。各電極ポスト４１の上端には、半田ボールといった端子電極４３が設けられる。

【0038】

図１（ａ）、図１（ｂ）及び図２に示された半導体装置１１は、半導体領域１９に設けられた一又は複数の半導体集積回路を含むことができ、この半導体集積回路は、パッド電極２７の少なくとも１つに接続されることができる。半導体領域１９は、例えばシリコンを含むことができる。半導体集積回路は、パッシベーション膜２９下に設けられて、パッシベーション膜２９によって覆われて保護されている。一方、ＭＩＭキャパシタ１３は、パッシベーション膜２９上に設けられる。

【0039】

具体的には、半導体集積回路は、例えば、第１パッド電極２７ａ及び第２パッド電極２７ｂの少なくともいずれか一方に接続されることができる。パッシベーション膜２９上のＭＩＭキャパシタ１３は、パッド電極２７を介して、パッシベーション膜２９下の半導体集積回路に接続されることができる。

【0040】

図１（ｃ）を参照すると、上述のＭＩＭキャパシタ１３が示される。本実施例では、高誘電体層２３は、第１電極２１の上面２１ａ及び側面２１ｂ並びに第１層間樹脂膜１５の上面を覆って、第１層間樹脂膜１５を第２層間樹脂膜３３から隔置する。

【0041】

本実施例では、支持体１７、第１層間樹脂膜１５、第１電極２１、高誘電体層２３、及び第２電極２５が、支持体１７の主面に交差する方向に延在する第１軸Ａｘ１の方向に沿って配列される。

【0042】

（ＭＩＭキャパシタの変形例１）
図１（ｄ）を参照すると、多層電極のＭＩＭキャパシタ１３ａが示される。この実施例では、ＭＩＭキャパシタ１３ａは、第１電極２１、高誘電体層２３、及び第２電極２５だけでなく、追加の高誘電体層２４、及び第３電極２６を備える。この構造のために、第３層間樹脂膜１６が追加される。ＭＩＭキャパシタ１３ａの多層構造は、キャパシタンスの増大に寄与する。第１電極２１、高誘電体層２３、第２電極２５、追加の高誘電体層２４、及び第３電極２６は、第１軸Ａｘ１の方向に沿って順に配列される。具体的には、高誘電体層２３が、第１電極２１と第２電極２５との間に設けられ、追加の高誘電体層２４が、第２電極２５と第３電極２６との間に設けられる。

【0043】

（ＭＩＭキャパシタの変形例２）
図１（ｅ）を参照すると、ＭＩＭキャパシタ１３ｂが示される。第１電極２１は、その上面２１ａに複数の突起２２を有する。高誘電体層２３は、第１電極２１の上面２１ａ及び突起２２を覆うように設けられる。第２電極２５は、高誘電体層２３を覆う。ＭＩＭキャパシタ１３ａの第１電極２１の突起２２は、キャパシタンスの増大に寄与する。第１電極２１、高誘電体層２３、及び第２電極２５は、第１軸Ａｘ１の方向に沿って順に配列されており、突起２２が第１軸Ａｘ１の方向に突出する。ＡＬＤ法によれば、高誘電体層２３は、下地の第１電極２１の上面２１ａ及び突起２２の形状に従った形状に成膜される。

【0044】

引き続き、図３（ａ）から図１３（ｂ）を参照しながら、半導体装置の製造方法を主要な工程を説明する。図３（ａ）は、図４（ａ）におけるＩＩＩａ－ＩＩＩａ線に沿ってとられた断面を示す。引き続く説明において参照される図面において、製造方法の工程における断面は、図３（ａ）に示された断面の進捗として表される。

【0045】

図３（ａ）及び図４（ａ）に示されるように、ＭＩＭキャパシタ１３が形成されるべき基板５１を準備する。一例では、基板５１は、支持体ベース５３、一又は複数のパッド電極５５、及びパッシベーション膜５７を含む。パッシベーション膜５７は、例えばシリコン系無機絶縁膜を含むことができる。

【0046】

支持体ベース５３は、半導体領域を有する。支持体ベース５３は、例えばＩＶ族半導体、ＩＩＩ－Ｖ族半導体といった半導体を含むことができる。パッド電極５５は、支持体ベース５３の主面５３ａ上に設けられる。パッシベーション膜５７は、支持体ベース５３の主面５３ａを覆うと共にパッド電極５５上に開口５７ａを有する。

【0047】

望まれるならば、支持体ベース５３は、一又は複数の半導体集積回路を含むことができ、該半導体集積回路は、パッド電極５５の少なくとも１つに接続されることができる。支持体ベース５３は、例えばシリコンウエハを含むことができる。半導体集積回路は、例えばＭＩＳ型トランジスタを含み、該トランジスタは、基板５１を準備する工程内において形成されることができる。半導体集積回路は、パッシベーション膜５７によって覆われて保護されたシリコン半導体集積回路であることができる。図１（ａ）、図１（ｂ）及び図２に示された半導体装置１１では、半導体集積回路がパッシベーション膜２９によって覆われ、またパッド電極２７の少なくともいずれかに接続されることができる。例えば、半導体集積回路は、第１パッド電極２７ａ及び第２パッド電極２７ｂの少なくともいずれか一方に接続されることができる。

【0048】

図３（ｂ）、図３（ｃ）、及び図４（ｂ）を参照しながら、第１層間樹脂膜１５のための第１層間樹脂膜６１を形成する工程を説明する。

【0049】

本実施例では、図３（ｂ）に示されるように、基板５１の全面に層間樹脂層６２を形成する。具体的には、層間樹脂層６２は塗布により形成されることができる。

【0050】

層間樹脂層６２は、感光性又は非感光性の樹脂を含むことができ、例えばポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくとも１つを含むことができる。

【0051】

この製造方法によれば、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及び／又はエポキシの層間樹脂層６２が、基板５１を被覆するパッシベーション膜５７を覆って、平坦な樹脂表面を提供する。本実施例では、感光性を有するポリイミドを基板５１上に塗布する。

【0052】

層間樹脂層６２を形成した後に、図３（ｃ）及び図４（ｂ）に示されるように、パターン形成のためのフォトマスク（例えば、レチクル）を用いて層間樹脂層６２を露光すると共に露光された層間樹脂層６２を現像して、一又は複数の開口６１ａを有する第１層間樹脂膜６１に形成する。本実施例では、開口６１ａは、パッド電極５５上に位置すると共にパッド電極５５に到達している。

【0053】

具体的には、樹脂の塗布、露光、現像及び焼きしめによって、層間樹脂層６２から第１層間樹脂膜６１が作製される。

【0054】

図３（ｄ）、図３（ｅ）、図５（ａ）、及び図６（ａ）を参照して、第１層間樹脂膜６１を形成した後に、第１電極膜６３を基板５１上に形成する工程を説明する。

【0055】

一実施例では、第１電極２１、第１配線導電体３１、及び第２配線導電体３５の一部のための金属層をメッキ法（無電解メッキ法及び／又は電解メッキ法）を用いて形成する。

【0056】

図３（ｄ）に示されるように、第１層間樹脂膜６１を形成した後に、基板５１の全面にシード膜６４を成膜する。具体的には、シード膜６４は、例えばスパッタ法によって堆積される。シード膜６４は、例えばチタン（Ｔｉ）層を含み、例えば１００から３００ｎｍの膜厚を有する。スパッタ法による成膜温度は、例えば摂氏２５度から摂氏１５０度の範囲にあることができる。シード膜６４は、一体の膜であって、第１層間樹脂膜６１の表面、第１層間樹脂膜６１の開口６１ａの側面、及びパッド電極５５の露出された上面５５ａを覆う。

【0057】

図５（ａ）に示されるように、フォトリソグラフィを用いて、メッキ膜のパターンを規定するマスク６７を形成する。マスク６７の開口６７ａ、６７ｂ、６７ｃに、シード膜６４が現れている。マスク６７の開口６７ａは、第１電極２１が形成されるべきエリアを規定する。マスク６７の開口６７ｂは、第１配線導電体３１が形成されるべきエリアを規定する。マスク６７の開口６７ｃは、第２配線導電体３５の一部が形成されるべきエリア、及び他の働きの金属体が形成されるべきエリアを規定する。

【0058】

図３（ｅ）に示されるように、メッキ工程において、マスク６７の開口６７ａ、６７ｂ、６７ｃにメッキ膜６９が成長される。本実施例は、メッキ法により銅（Ｃｕ）を成長する。メッキ膜６９は、銅（Ｃｕ）に限定されることなく、無電解メッキ法又は電解メッキ法により生成できる導電膜である。メッキ膜６９は、例えば１０００から５０００ｎｍの膜厚を有する。メッキ法による成膜温度は、例えば摂氏２５度から摂氏５０度の範囲にあることができる。本実施例では、メッキ膜６９の厚さは、マスク６７の厚さより薄い。メッキ膜６９を成長した後にマスク６７を剥離すると、メッキ膜６９により覆われていないエリアにシード膜６４が現れる。

【0059】

図６（ａ）に示されるように、メッキ膜６９が成長された後に、メッキ膜６９をマスクとして用いてシード膜６４をエッチングによりパターン形成して、パターン形成されたシード層６５を形成する。第１電極膜６３は、シード層６５及びメッキ膜６９を含み、また基板５１上に形成されている。一例では、このエッチングは、ウェットエッチングにより行われる。チタン層のエッチングのために、例えば過酸化水素水＋水酸化カリウムといったエッチャントが使用される。ウェットエッチング法の際の基板温度は、例えば摂氏２５度から摂氏５０度の範囲にあることができる。パターン形成が完了すると、第１層間樹脂膜６１の表面が現れる。

【0060】

第１電極膜６３の堆積には、メッキ法に替えてスパッタ法を用いることができる。スパッタ法の利用によれば、シード膜６４の形成無しに、第１層間樹脂膜６１を形成した後に基板全面に第１電極膜６３のための金属層をスパッタ法で成膜することができる。スパッタ法による成膜の基板温度は、例えば摂氏２５度から摂氏２５０度の範囲にあることができる。成膜された金属膜をフォトリソグラフィによるマスクを用いてエッチングにより加工して、第１電極膜６３を形成してもよい。ドライエッチング法の際の基板温度は、例えば摂氏２５度から摂氏２００度の範囲にあることができる。

【0061】

第１電極膜６３は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）の少なくともいずれか１つの金属を含むことができる。

【0062】

第１層間樹脂膜６１の厚さＤは、第１電極２１のための第１電極膜６３の直下において、例えば２０００から１２０００ｎｍである。

【0063】

図６（ｂ）を参照しながら、絶縁膜６６を成膜する工程を説明する。

【0064】

図６（ｂ）に示されるように、第１電極膜６３を形成した後に、ＭＩＭキャパシタ１３の高誘電体層２３のための絶縁膜６６を原子層堆積（ＡＬＤ）法で基板５１の全面に堆積する。絶縁膜６６は、高誘電体を含む。本実施例では、絶縁膜は高誘電体であり、該高誘電体が、例えば、タンタルオキサイド、アルミナ、酸化ハフニウム、酸化チタン、酸化ジルコニウム、チタン酸アルミニウム、酸窒化アルミニウム、酸窒化ハフニウム、酸窒化ジルコニウム、ハフニウムシリケート、窒素添加ハフニウムシリケートの少なくともいずれか１つを備えることができる。ＡＬＤ法における成膜温度は、例えば摂氏１５０度から摂氏３００度であることができる。ＡＬＤ法による絶縁膜６６の成膜は、製造工程において第１層間樹脂膜６１を形成した後のプロセスにおける処理温度に課された制約を満たしながら、キャパシタのための高誘電体の成膜を可能にする。

【0065】

絶縁膜６６の厚さは、ＭＩＭキャパシタ１３の第１電極２１のための第１電極膜６３上において、例えば２０００から１２０００ｎｍである。

【0066】

次いで、図５（ｂ）、図６（ｃ）及び図７（ａ）を参照しながら、絶縁膜６６を加工して絶縁膜６６から高誘電体層６８を形成する工程を説明する。絶縁膜６６から高誘電体層６８を作製するために、フォトリソグラフィ及びエッチングが用いられる。

【0067】

図５（ｂ）及び図６（ｃ）に示されるように、フォトリソグラフィ法によりマスク７１が絶縁膜６６上に形成される。マスク７１は、例えばレジストであって、高誘電体層６８として残されるべき絶縁膜６６のエリアを覆う。

【0068】

パッド電極５５への接続経路を設けるエリア上の絶縁膜６６は除去されることがよく、このエリア上に、マスク７１は開口７１ａを有する。この工程の後の工程で作成される第２層間樹脂膜が第１層間樹脂膜６１に接することを避けるために、マスク７１の開口７１ａの位置を、上層の金属層（第２電極２５と同じレベルの金属層）を下層の金属層（第１電極２１と同じレベルの金属層）に接続する接続エリアに限ることがよい。

【0069】

マスク７１を用いて絶縁膜６６を加工して、高誘電体層６８を形成する。加工には、例えばドライエッチングが用いられる。高誘電体層６８の酸化タンタル（例えばＴａ_２Ｏ_５）をエッチングするために、エッチャントとしてＣＤＣｌ３＋Ｃｌ２（例示）が用いられる。また、アルミナ（例えば、Ａｌ_２Ｏ_３）をエッチングするために、エッチャントとしてＣＤＣｌ３＋Ｃｌ２（例示）が用いられる。エッチング法の際の基板温度は、例えば摂氏２５度から摂氏１５０度の範囲にあることができる。

【0070】

エッチングが完了すると、マスク７１の開口７１ａに、第１電極膜６３の上面が現れる。エッチングの後にマスク７１を剥離すると、図７（ａ）に示されるように、大面積の高誘電体層６８が現れる。この大面積の高誘電体層６８は、第１電極２１のための第１電極膜６３上に設けられる。高誘電体層６８は、開口６８ａを有し、開口６８ａは、第１電極膜６３上に位置する。高誘電体層６８の望まれない分極による影響を避けるために、半導体集積回路上の高誘電体層６８は、除去されることが好ましい。

【0071】

図６（ｄ）、図７（ｂ）及び図８（ａ）を参照しながら、高誘電体層６８を形成した後に、第２層間樹脂膜３３のための第２層間樹脂膜７３を形成する工程を説明する。

【0072】

図６（ｄ）に示されるように、基板５１の全面に層間樹脂層７４を形成する。具体的には、層間樹脂層７４は塗布により形成されることができる。層間樹脂層７４の厚さは、ＭＩＭキャパシタのための第１電極膜６３及び高誘電体層６８上において、５０００ｎｍから１２０００ｎｍであることができる。層間樹脂層７４は、感光性又は非感光性の樹脂を含むことができ、例えばポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及びエポキシの少なくとも１つを含むことができる。

【0073】

この製造方法によれば、ポリイミド、ポリべンゾオキサゾール、ノボラックレジン、ベンゾシクロブテン、フェノール、及び／又はエポキシの層間樹脂層７４が、第１電極膜６３に起因する段差を有する高誘電体層６８を覆って、平坦な樹脂表面を提供する。本実施例では、感光性を有するポリイミドを基板５１の全面に塗布する。

【0074】

パターン形成のためのフォトマスク（例えば、レチクル）を用いて，図８（ａ）及び図７（ｂ）に示されるように、層間樹脂層７４を露光すると共に露光された層間樹脂層７４を現像して、層間樹脂層７４から第２層間樹脂膜７３に形成する。具体的には、樹脂の塗布、露光、現像及び焼きしめによって、第２層間樹脂膜７３が作製される。第２層間樹脂膜７３は、平坦な上面を提供する。

【0075】

本実施例は、第２層間樹脂膜７３は、ＭＩＭキャパシタ１３を設けるエリアに開口７３ａを有すると共に、第２配線導電体３５からパッド電極５５への接続経路を設けるエリアに開口７３ｂを有する。開口７３ａには、高誘電体層６８の上面６８ｂが露出される。開口７３ｂには、第１電極膜６３の上面６３ａが露出される。

【0076】

図８（ｂ）、図８（ｃ）及び図９（ａ）を参照しながら、第２層間樹脂膜７３を形成した後に、ＭＩＭキャパシタ１３の第２電極２５のための金属膜（例えば、第２電極膜７５のための金属膜）を基板５１上に成長する工程を説明する。

【0077】

一実施例では、第２電極２５、及び第２配線導電体３５の一部のための金属層をメッキ法（無電解メッキ法及び電解メッキ法の少なくとも一方）を用いて形成する。

【0078】

図８（ｂ）に示されるように、第２層間樹脂膜７３を形成した後に、基板５１の全面にシード膜７６を形成する。具体的には、シード膜７６は、例えばスパッタ法によって堆積される。スパッタ法による成膜温度は、例えば摂氏２５度から摂氏１５０度の範囲にあることができる。シード膜７６は、例えばチタン（Ｔｉ）層を含み、例えば１００から３００ｎｍの膜厚を有する。シード膜７６は、一体の膜であって、高誘電体層６８の露出された上面６８ｂ、第２層間樹脂膜７３の露出された表面、第２層間樹脂膜７３の開口７３ａ及び開口７３ｂの側面、及び第１電極膜６３の露出された上面６３ａを覆う。

【0079】

図８（ｃ）及び図９（ａ）に示されるように、フォトリソグラフィを用いて、メッキ膜のパターンを規定するマスク７９を形成する。図９（ａ）に示されるように、マスク７９の開口７９ａ、７９ｂ、７９ｃに、シード膜７６が現れている。開口７９ａは、第２電極２５が形成されるべきエリア、及び第２配線導電体３５の一部が形成されるべきエリアを規定する。開口７９ｂは、第１電極２１からの第１配線導電体３１に接続される第２配線導電体３５が形成されるべきエリアを規定する。開口７９ｃは、他の働きの金属体が形成されるべきエリアを規定する。

【0080】

図８（ｃ）に示されるように、メッキ工程においては、マスク７９の開口７９ａ、７９ｂ、７９ｃにメッキ膜８１が成長される。本実施例は、メッキ法により銅（Ｃｕ）を成長する。メッキ膜８１の材料は、銅（Ｃｕ）に限定されることなく、無電解メッキ法又は電解メッキ法により生成できる導電膜であればよい。メッキ法による成膜温度は、例えば摂氏２５度から摂氏５０度の範囲にあることができる。メッキ膜８１は、ＭＩＭキャパシタの第１電極膜６３及び高誘電体層６８上において、例えば１０００から５０００ｎｍの膜厚を有する。メッキ膜８１の厚さは、マスク７９の厚さより薄い。メッキ膜８１が成長された後にマスク７９を剥離すると、メッキ膜８１により覆われていないシード膜７６が現れる。

【0081】

第２電極膜７５の金属膜の堆積には、メッキ法に替えてスパッタ法を用いることができる。スパッタ法の利用によれば、シード膜７６の形成無しに、第２層間樹脂膜７３を形成した後に、全面に、第２電極膜７５のための金属層をスパッタ法で成膜することができる。スパッタ法による成膜の基板温度は、例えば摂氏２５度から摂氏２５０度の範囲にあることができる。成膜された金属膜をフォトリソグラフィによるマスクを用いてエッチングにより加工して、第２電極膜７５を形成してもよい。ドライエッチング法の際の基板温度は、例えば摂氏２５度から摂氏２００度の範囲にあることができる。

【0082】

第２電極膜７５は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）の少なくともいずれか１つの金属を含むことができる。

【0083】

半導体装置の製造方法によれば、ＭＩＭキャパシタ１３のための構造が第１層間樹脂膜６１上に製造される。層間樹脂膜は、製造工程において層間樹脂膜を形成した後のプロセスにおける処理温度に制約を課す一方で、ＭＩＭキャパシタ１３に平坦な下地を提供する。ＡＬＤ法は、製造工程において層間樹脂膜を形成した後のプロセスにおける処理温度に課された制約を満たす成膜を可能にする。平坦な下地の提供によれば、ＡＬＤ法が、ＭＩＭキャパシタ１３のための薄い高誘電体層６８を堆積することを可能にする。

【0084】

引き続く工程では金属ポストを形成しないプロセスを説明する。このプロセスでは、図９（ｂ）に示されるように、メッキ膜８１をマスクとして用いてシード膜７６をエッチングすることによってシード膜７６にパターン形成して、パターン形成されたシード層７７を作製する。このパターン形成により、第２電極膜７５が形成される。一例では、このエッチングは、ウェットエッチングにより行われる。パターン形成が完了すると、第２層間樹脂膜７３の上面が現れる。第２電極膜７５は、パターン形成されたシード層７７、及びメッキ膜８１を含み、また基板５１上に形成される。第２電極膜７５は、第２電極２５、及び第２配線導電体３５の一部のための金属膜を含む。

【0085】

図１０（ａ）に示されるように、基板の全面に樹脂８２（例えば、感光性ポリイミド樹脂）を塗布する。この樹脂８２にパターン形成（例えば、露光）を施して、開口８４ａを有する樹脂膜８４を形成する。この開口８４ａは、図１０（ｂ）に示されるように、第２電極膜７５として形成された金属膜上に位置する。開口８４ａには、図１０（ｃ）に示されるように、端子電極８５、例えば半田ボールが形成される。端子電極８５は、開口８４ａを介して第２電極膜７５（第２配線導電体３５）に接続されると共に、外向きに突出している。

【0086】

引き続く工程では金属ポストを形成するプロセスを説明する。このプロセスでは、図８（ｄ）に示されるように、ドライフィルムといった厚膜樹脂体８３を、第２電極膜７５のためのシード膜７６及びメッキ膜８１、並びに第２層間樹脂膜７３に貼り付ける。

【0087】

図１１（ａ）に示されるように、フォトリソグラフィにより厚膜樹脂体８３を露光して、第２電極膜７５上に位置する開口８３ａを形成する。

【0088】

図１１（ｂ）に示されるように、開口８３ａ内に金属ポスト８７を形成する。一実施例では、金属ポスト８７の形成は、メッキ法（例えば、電解メッキ法又は無電解メッキ法）により行われる。金属ポスト８７は、開口８３ａに露出されたメッキ膜８１上に成長されて、メッキ膜８１に接続される。

【0089】

図１１（ｃ）に示されるように、金属ポスト８７を形成した後に、露光された厚膜樹脂体８３を除去すると共に、除去の後に、メッキ膜８１をマスクとして用いてシード膜７６をエッチングすることによってシード膜７６にパターン形成して、パターン形成されたシード層７７を作製する。パターン形成により、第２電極膜７５が形成される。一例では、このエッチングは、ウェットエッチングにより行われる。パターン形成が完了すると、第２層間樹脂膜７３の上面が現れる。第２電極膜７５は、パターン形成されたシード層７７、及びメッキ膜８１を含み、また基板５１上に形成される。第２電極膜７５は、第２電極２５及び第２配線導電体３５の一部のための金属膜を含む。

【0090】

図１２（ａ）に示されるように、樹脂厚膜８９を形成する。樹脂厚膜８９は、金属ポスト８７の上面及び側面を被覆できる厚さを有する。樹脂厚膜８９は、例えば塗布により形成される。樹脂厚膜８９は、例えばエポキシ樹脂であることができる。

【0091】

図１２（ｂ）及び図１３（ａ）に示されるように、金属ポスト８７に到達するまで樹脂厚膜８９を研磨する。この研磨により、樹脂厚膜８９から、開口を有する被覆樹脂膜９１が形成される。金属ポスト８７の先端が露出される。研磨法は、例えばグラインダーを用いた機械的研磨であることができる。

【0092】

図１２（ｃ）及び図１３（ｂ）に示されるように、被覆樹脂膜９１の開口に露出された金属ポスト８７上に端子電極８５、例えば半田ボールが形成される。端子電極８５は、金属ポスト８７を介して第２電極膜７５（第２配線導電体３５）に接続されると共に、外向きに突出している。

【0093】

本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。

【符号の説明】

【0094】

１１ 半導体装置
１１ａ 素子エリア
１１ｂ 電極エリア
１３、１３ａ、１３ｂ キャパシタ
１５、１６ 層間樹脂膜
１５ａ 第１開口
１５ｂ 第２開口
１５ｃ 第３開口
１７ 支持体
１９ 半導体領域
２１ 第１電極
２１ａ 上面
２１ｂ 側面
２１ｃ 裏面
２２ 突起
２３、２４ 高誘電体層
２５ 第２電極
２６ 第３電極
２７、２７ａ、２７ｂ パッド電極
２９ パッシベーション膜
２９ａ 開口
３１ 第１配線導電体
３３ 第１層間樹脂膜
３３ａ 主開口
３３ｂ 第１開口
３３ｃ 第２開口
３５ 第２配線導電体
３７ 厚膜樹脂
４１ 電極ポスト
４３ 端子電極
５１ 基板
５３ 支持体ベース
５５ パッド電極
５７ パッシベーション膜
５７ａ 開口
６１ 層間樹脂膜
６１ａ 開口
６２ 層間樹脂層
６３ 第１電極膜
６４ シード膜
６５ シード層
６６ 絶縁膜
６７ マスク
６７ａ、６７ｂ、６７ｃ 開口
６８ 高誘電体層
６８ａ 開口
６９ メッキ膜
７１ マスク
７１ａ 開口
７３ 層間樹脂膜
７３ａ、７３ｂ 開口
７４ 層間樹脂層
７５ 第２電極膜
７６ シード膜
７７ シード層
７９ マスク
７９ａ、７９ｂ、７９ｃ 開口
８１ メッキ膜
８２ 樹脂
８３ 厚膜樹脂体
８３ａ 開口
８４ 樹脂膜
８４ａ 開口
８５ 端子電極
８７ 金属ポスト
８９ 樹脂厚膜
９１ 被覆樹脂膜
Ａｘ１ 軸

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】