特許 7610348 時間インターリーブ・デジタル・アナログ・コンバータ・システム及び時間インターリーブ・デジタル・アナログ・コンバータ校正方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-24

(45)【発行日】2025-01-08

(54)【発明の名称】時間インターリーブ・デジタル・アナログ・コンバータ・システム及び時間インターリーブ・デジタル・アナログ・コンバータ校正方法

(51)【国際特許分類】

   H03M 1/10 20060101AFI20241225BHJP

   H03M 1/66 20060101ALI20241225BHJP

【ＦＩ】

H03M1/10 B

H03M1/66 C

【請求項の数】 9

【外国語出願】

(21)【出願番号】P 2019231919

(22)【出願日】2019-12-23

(65)【公開番号】P2020115634

(43)【公開日】2020-07-30

【審査請求日】2022-12-12

(31)【優先権主張番号】62/787,223

(32)【優先日】2018-12-31

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/526,875

(32)【優先日】2019-07-30

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】391002340

【氏名又は名称】テクトロニクス・インコーポレイテッド

【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．

(74)【代理人】

【識別番号】100090033

【弁理士】

【氏名又は名称】荒船 博司

(74)【代理人】

【識別番号】100093045

【弁理士】

【氏名又は名称】荒船 良男

(74)【代理人】

【識別番号】110001209

【氏名又は名称】特許業務法人山口国際特許事務所

(72)【発明者】

【氏名】カレン・ホウバキミヤン

(72)【発明者】

【氏名】グレゴリー・エイ・マーティン

(72)【発明者】

【氏名】ダニエル・ジー・ニーリム

【審査官】及川 尚人

(56)【参考文献】

【文献】米国特許出願公開第２０１２／０１７６１９０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０１６１２０７（ＵＳ，Ａ１）

【文献】米国特許第０９００７２５０（ＵＳ，Ｂ１）

【文献】米国特許出願公開第２０１３／０２３４８７１（ＵＳ，Ａ１）

【文献】特開２０１８－１８２７４４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｍ １／００－１／８８

(57)【特許請求の範囲】

【請求項1】

時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、
入力デジタル信号及びエラー信号を受けて、上記入力デジタル信号及び上記エラー信号に基づいて歪んだデジタル信号を出力するように構成されたデジタル・プリ・ディストーション部と、
第１サンプル・レートを有する時間インターリーブ・デジタル・アナログ・コンバータであって、該時間インターリーブ・デジタル・アナログ・コンバータの複数の時間インターリーブ・チャンネル間の不整合を補正する上記歪んだデジタル信号をアナログ信号に変換するように構成された上記時間インターリーブ・デジタル・アナログ・コンバータと、
上記アナログ信号を所定周波数だけダウン・コンバートすると共に、狭い帯域の狭帯域アナログ信号に変換するアナログ・ダウン・コンバータと、
上記第１サンプル・レート以下の第２サンプル・レートを有するアナログ・デジタル・コンバータであって、上記狭帯域アナログ信号を受けて、該狭帯域アナログ信号をダウン・サンプリングされた狭帯域デジタル信号に変換するように構成された上記アナログ・デジタル・コンバータと、
上記入力デジタル信号を受けてモデル信号を出力するように構成された離散時間線形モデル・ユニットと、
上記モデル信号を上記所定周波数だけダウン・コンバートすると共に、狭い帯域の狭帯域モデル信号に変換するデジタル・ダウン・コンバータと、
上記アナログ信号の帯域幅に基づく所定周波数レンジに渡って上記所定周波数を掃引させるよう制御する周波数掃引制御部と、
上記ダウン・サンプリングされた狭帯域デジタル信号を上記狭帯域モデル信号から減算して、上記エラー信号を生成するように構成されたコンバイナと
を有する校正システムと
を具える時間インターリーブ・デジタル・アナログ・コンバータ・システム。

【請求項2】

上記離散時間線形モデル・ユニットが、更に上記エラー信号を受けると共に、少なくとも１つの適応型タップと固定型タップとを有する有限インパルス応答フィルタを有する請求項１の時間インターリーブ・デジタル・アナログ・コンバータ・システム。

【請求項3】

上記校正システムが、既知の入力デジタル信号を用いた動作前校正中にイネーブルされる請求項１の時間インターリーブ・デジタル・アナログ・コンバータ・システム。

【請求項4】

上記デジタル・プリ・ディストーション部が、上記入力デジタル信号を夫々受け、異なる次数の積を有する複数の遅延ラインを有する請求項１の時間インターリーブ・デジタル・アナログ・コンバータ・システム。

【請求項5】

上記デジタル・プリ・ディストーション部が、
複数の第１デマルチプレクサであって、該第１デマルチプレクサの夫々は、異なる次数の積を有する複数の上記遅延ラインの出力信号夫々のためのものであって、上記第１デマルチプレクサの夫々が上記遅延ライン夫々の上記出力信号を受けて、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の信号を有するデータのパラレル・ストリームを出力する複数の上記第１デマルチプレクサと、
複数の第２デマルチプレクサであって、該第２デマルチプレクサの夫々が、上記エラー信号を受けて、上記時間インターリーブ・デジタル・アナログ・コンバータの上記チャンネル数と等しい個数の信号を有するエラー・データのパラレル・ストリームを出力する複数の上記第２デマルチプレクサと、
複数の係数適応処理部であって、該係数適応処理部の夫々が、上記データのパラレル・ストリームの夫々と、上記エラー・データのパラレル・ストリームとを相関させ、上記時間インターリーブ・デジタル・アナログ・コンバータの上記チャンネル数と等しい個数の可変係数を出力する複数の上記係数適応処理部と、
複数の第１コンバイナであって、該第１コンバイナの夫々が、上記可変係数の夫々をデータのパラレル・ストリームと結合して結合データのパラレル・ストリームにする複数の上記第１コンバイナと、
複数のマルチプレクサであって、該マルチプレクサの夫々が、上記結合データのパラレル・ストリームの夫々を結合して１つの信号にするように構成される複数の上記マルチプレクサと、
複数の上記マルチプレクサからの信号の夫々を結合して上記歪んだデジタル信号にするように構成された第２コンバイナと
を更に有する請求項４の時間インターリーブ・デジタル・アナログ・コンバータ・システム。

【請求項6】

エラー信号に基づいて入力デジタル信号を歪めることによって歪んだデジタル信号を生成する処理と、
時間インターリーブ・デジタル・アナログ・コンバータによって上記歪んだデジタル信号をアナログ信号に変換する処理と、
上記アナログ信号を所定周波数だけダウン・コンバートすると共に、狭い帯域の狭帯域アナログ信号に変換する処理と、
上記狭帯域アナログ信号をダウン・サンプリングされた狭帯域デジタル信号に変換する処理と、
上記入力デジタル信号に基づいてモデル信号を生成する処理と、
上記モデル信号を上記所定周波数だけダウン・コンバートすると共に、狭い帯域の狭帯域モデル信号に変換する処理と、
上記アナログ信号の帯域幅に基づく所定周波数レンジに渡って上記所定周波数を掃引させる処理と、
上記狭帯域モデル信号から上記ダウン・サンプリングされた狭帯域デジタル信号を減算して上記エラー信号を生成する処理と
を具える時間インターリーブ・デジタル・アナログ・コンバータを校正する方法。

【請求項7】

上記モデル信号を生成する処理が、少なくとも１つの適応型タップと固定型タップとを有する有限インパルス応答フィルタによって、上記入力デジタル信号及び上記エラー信号を処理する処理を有する請求項６の時間インターリーブ・デジタル・アナログ・コンバータを校正する方法。

【請求項8】

異なる次数の積を有する複数の遅延ラインによって、上記入力デジタル信号を遅延する処理を更に具える請求項６の時間インターリーブ・デジタル・アナログ・コンバータを校正する方法。

【請求項9】

複数の上記遅延ライン夫々の出力信号を夫々対応する第１デマルチプレクサで受けて、夫々対応する上記第１デマルチプレクサから、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の信号を有するデータのパラレル・ストリームを出力する処理と、
複数の第２デマルチプレクサの夫々で、上記エラー信号を受けて、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の信号を有するエラー・データのパラレル・ストリームを出力する処理と、
上記データのパラレル・ストリームの夫々と上記エラー・データのパラレル・ストリームの夫々とを相関させて、複数の係数適応処理部の夫々で、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の可変係数を出力する処理と、
上記可変係数の夫々と上記データのパラレル・ストリームの夫々とを結合して結合データ夫々のパラレル・ストリームにする処理と、
複数のマルチプレクサの夫々で、上記結合データの夫々を、１つの信号に夫々多重化にする処理と、
夫々の上記信号を上記歪んだデジタル信号に結合する処理と
を更に具える請求項８の時間インターリーブ・デジタル・アナログ・コンバータを校正する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、時間インターリーブ（Time Interleaved：ＴＩ）デジタル・アナログ・コンバータ（ＤＡＣ）についてのシステム及び方法に関し、特にＴＩ ＤＡＣ用の前処理デジタル信号処理（ＤＳＰ）フィルタを校正するシステム及び方法に関する。

【背景技術】

【0002】

ＤＡＣは、デジタル信号をアナログ信号に変換するために使用される。しかし、ＤＡＣの帯域幅は、アナログ帯域幅又はＤＡＣのサンプル・レートによって制限されることがある。もっと高い実効ＤＡＣサンプル・レートを得るためには、単一のＤＡＣの代わりに、複数の時間インターリーブＤＡＣチャンネルを有するＴＩ ＤＡＣシステムを使用しても良い。ＤＡＣチャンネルの夫々は、入力信号を受けて、アナログ信号を出力するが、このアナログ信号は、１つのＤＡＣサンプリング期間内で、時間的にオフセットされている。これらのアナログ信号を、加算又は多重化して１つにすることで、ＤＡＣシステム全体のサンプリング・レートを実質的に何倍かに増加させることができる。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第６２５８５７３号公報

【文献】米国特許第７４７４９７２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、ＴＩ ＤＡＣシステムでは、ＴＩ ＤＡＣシステムの異なるチャンネル間に線形及び非線形歪みや不整合が生じることがあり、得られるアナログ出力信号が正確でないことがある。

【0005】

本発明の実施形態は、これら及び他の従来技術の欠陥に取り組むものである。

【課題を解決するための手段】

【0006】

本発明の実施形態としては、時間インターリーブ（Time Interleaved：ＴＩ）デジタル・アナログ・コンバータ（ＤＡＣ）の線形及び非線形歪みの補正のためのバックグラウンドやフォアグラウンド校正がある。以下で詳しく説明するように、補正は、バックグラウンド又はフォアグラウンド校正を使用し、ＴＩ ＤＡＣの入力データのデジタル・プリ・ディストーション（ＤＰＤ：digital pre-distortion）を通じて行われる。即ち、校正は、既知の信号を使って、フォアグラウンドで行われても良いし、又は、ＴＩ ＤＡＣの通常の動作時に、バックグラウンドで行われてもよい。ＴＩ ＤＡＣの出力信号は、アナログ・デジタル・コンバータ（ＡＤＣ）によって捕捉され、適切に処理されたＤＡＣの入力信号と比較されて、エラー信号を形成し、これは、ＤＰＤ係数の最小二乗平均（least mean squares：ＬＭＳ）適応処理（adaptation）に利用される。

【0007】

本発明の実施形態の態様、特徴及び効果は、添付の図面を参照した以下の実施形態の説明から明らかとなろう。

【図面の簡単な説明】

【0008】

【図1】図１は、本発明のいくつかの実施形態による時間インターリーブ・デジタル・アナログ・コンバータ・システムのブロック図である。

【図2】図２は、図１のデジタル・プリ・ディストーション・ユニットの例のブロック図である。

【図3】図３は、図２の２次積を有する遅延ラインの例のブロック図である。

【図4】図４は、図２の２次積を有する別の例の遅延ラインのブロック図である。

【図5】図５は、図２の乗算適応処理ブロックの例のブロック図である。

【図6】図６は、図５の係数適応処理ブロックの例のブロック図である。

【図7】図７は、図５の乗算処理ブロックの例のブロック図である。

【図8】図８は、図２の代替の乗算適応処理ブロックのブロック図である。

【図9】図９は、図８のＭＩＭＯ係数適応処理ブロックの例のブロック図である。

【図10】図１０は、図８のＭＩＭＯブロックの例のブロック図である。

【図11】図１１は、図１のＤＡＣ及びＡＤＣの離散時間線形モデルの例のブロック図である。

【図12】図１２は、本発明のいくつかの実施形態による別の時間インターリーブ・デジタル・アナログ・コンバータ・システムのブロック図である。

【図13】図１３は、本発明のいくつかの実施形態による別の時間インターリーブ・デジタル・アナログ・コンバータ・システムのブロック図である。

【図14】図１４は、本発明の他の実施形態による試験測定装置のブロック図である。

【発明を実施するための形態】

【0009】

図１は、本発明のいくつかの実施形態によるＴＩ ＤＡＣシステム１００の例を示す。デジタル入力信号１０２は、ｘとして示され、入力部が受けて、ＤＰＤユニット１０４と、ＤＡＣ及びＡＤＣの離散時間（discrete time：ＤＴ）線形モデル・ユニット１０６（本願では、ＤＴ線形モデル・ユニット１０６と呼ぶ）とに送られる。ＤＰＤユニット１０４によって処理されたデジタル入力信号は、ＴＩ ＤＡＣ１０８のＭ個の並列ＴＩ ＤＡＣチャンネル１０９（インデックスｍ＝１，…，Ｍを有する。ここで、Ｍは、２以上の整数）に送られる。ＤＡＣチャンネル１０９の各々の出力信号は、加算器１１０によって１つに加算されるか、又は、加算器１１０の代わりにマルチプレクサによって順次選択され、１つのアナログ信号１１２として出力される。もしＴＩ ＤＡＣシステム１００が試験測定装置の一部として使用される場合には、アナログ信号１１２は、試験測定装置のポートを介して被試験デバイスに出力されても良い。アナログ信号１１２は、ＡＤＣ１１４にも送られ、これはＤＰＤユニット１０４の校正に用いられる。

【0010】

ＡＤＣ１１４のサンプリング・レートは、ＴＩ ＤＡＣ１０８のレートと比較してＬ倍低く、これは、図１では、ダウン・サンプラ１１６として示されている。ＡＤＣ１１４の帯域幅は、ＴＩ ＤＡＣ１０８の帯域幅とマッチングさせており、出力信号のスペクトル全体を捕捉できる。もっと狭い帯域幅のＡＤＣの前にプリ・サンプラ・コンポーネントを使用することで、同じ結果を得られるようすることもできる。ダウン・サンプリング・レートＬは、Ｍと互いに素となるように選択されるため、ＴＩサンプルの全位相が、エラー波形と、その結果としての適応処理にカバーされることなる。つまり、ＬとＭは、１以外に公約数がない。

【0011】

ＤＴ線形モデル・ユニット１０６の出力信号は、ダウン・サンプラ１１８によって係数Ｌでダウン・サンプリングされる。そして、ＡＤＣ１１４の出力信号が、ダウン・サンプラ１１８の出力信号からコンバイナ（Combiner：結合器又は合成器）１２０によって減算されると、エラー信号１２２が生成される。エラー信号１２２は、ＤＴモデル・ユニット１０６及びＤＰＤ１０４の両方に送られるが、これは、以下で更に詳細に説明される。

【0012】

システム全般を説明したので、図２～１１では、システム１００の個々の構成要素を説明する。図２は、本発明のいくつかの実施形態によるＤＰＤ１０４の例を示す。ＤＰＤ１０４は、デジタル信号１０２を受け、このデジタル信号を複数の遅延ラインに送る。Ｐ個の遅延ラインが設けられるが、ここで、Ｐは１より大きい。例えば、図２では、１次遅延ライン２００、２次遅延ライン２０２、Ｐ次遅延ライン２０４が示されている。

【0013】

遅延ライン２００、２０２及び２０４の夫々は、異なる次数の積を有し、記憶装置（メモリ）を使って異なる次数の非線形性を生成する。遅延ライン２００、２０２及び２０４は、乗算適応処理（ＭＵＬＴｗＡ：Multiplication with Adaptation：適応処理を伴う乗算処理）ブロック２０８と組み合わせて使用され、ＴＩ ＤＡＣチャンネル１０９間の、対応する次数の非線形性と、時間インターリーブ線形及び非線形不整合（ミスマッチ）とを補償する。１次遅延ライン２００が、図２に示されている。遅延ブロック２０６の夫々は、ＴＩ ＤＡＣ１０８の入力データの１クロック・サイクルの遅延を示す。２次積ブロックを有する遅延ライン２０２と、Ｐ次積ブロックを有する遅延ライン２０４の夫々は、複数の遅延ラインと、遅延ライン・コンポーネントの正確に夫々２項又はＰ項の積とから構成され、これら遅延ライン・コンポーネントの夫々は、定数の合算又は乗算の演算によって導出される。各遅延ライン２００、２０２及び２０４の出力信号は、乗算適応処理ブロック２０８に送られる。また、エラー信号１２２は、乗算適応処理ブロック２０８にも印可される。乗算適応処理ブロック２０８夫々の出力信号は、コンバイナ２１０によって１つに合算され、ＴＩ ＤＡＣ１０８に送られる信号ｙとして出力される。

【0014】

図３及び４は、２次遅延ライン２０２のあり得る例を示し、これはＰ次遅延ライン２０４用にも変更できる。もし複数の遅延ラインの可能な出力信号の全てが、全ての可能なＰ次積を形成するのに利用されると、Ｐ次ヴォルテラ（Volterra）モデルが導出される。しかし、完全なヴォルテラ・モデルは、実現するのには複雑過ぎることがあるので、図３及び４に示すような、簡略化したものを用いても良い。記憶装置を使った適切な簡略化非線形モデルは、具体的なＴＩ ＤＡＣ１０８のモデルやそのシミュレーションの解析を通じて導出できる。これらのモデルは、ＴＩ ＤＡＣ１０８の実際の非線形性を補償する適応型係数で補強されるため、正確である必要はない。

【0015】

図５は、乗算適応処理ブロック２０８の例のブロック図である。デマルチプレクサ５００は、遅延ライン２００、２０２及び２０４の１つから信号ｕを受け、そして、ＴＩ ＤＡＣ１０８のレートに等しいレートでブロック２０８に入力される、そのＭ個の連続スカラー・データｕを、ベクトルｕ_mに変換する。ここで、ｍは、１からＭの整数値である。データ・ベクトルｕ_mは、ＴＩ ＤＡＣ１０８とＡＤＣ１１４の回路によって導入される遅延と、コンバイナ１２０において一致させるために、遅延ブロック５０２によって遅延される。この遅延されたデータ・ベクトルｖ_mは、更に、アンダー・サンプリングされるＡＤＣ１１４と一致するようにダウン・サンプラ５０４によって係数Ｌでダウン・サンプリングされる。ダウン・サンプラ５０４の出力信号は、係数適応処理ブロック５０６に送られる。エラー信号１２２は、デマルチプレクサ５０８でも受けて、これは、エラー信号をベクトルｅ_mに変換（ｍは、１からＭの整数値）し、その上で、これを係数適応処理ブロック５０６が受ける。係数適応処理ブロック５０６は、単一のＴＩ ＤＡＣチャンネル１０９に関するＬＭＳ適応処理を行って、ベクトルｔ_mを出力する。ベクトルｔ_mは、乗算器５１０でベクトルｕ_mと乗算されて、結合ベクトル（combined vector）ｗ_mが求められる。マルチプレクサ５１２は、結合ベクトルｗ_mをmスカラ・データｗに変換し、これは、コンバイナ２１０に出力される。

【0016】

上述したように、係数適応処理ブロック５０６は、ＬＭＳ適応処理を行い、これは、ＴＩ ＤＡＣチャンネル１０９の１つに関するものが、図６に示される。ＬＭＳ演算は、次の数式（１）でも説明できる。

【0017】

ｔ_m(Ｌｎ)＝ｔ_m(Ｌｎ－Ｌ)＋μｖ_m(Ｌｎ)ｅ_m(Ｌｎ) （１）

【0018】

ここで、ｔ_m（Ｌｎ）は、単一のＴＩ ＤＡＣチャンネル１０９のサンプル期間に対するＬｎ番目のクロック・サイクルでのアップデートされた係数値である一方、ｔ_m（Ｌｎ－Ｌ）はＬクロック・サイクル単位で間引きされる前の値である。変数ｖ_m（Ｌｎ）及びｅ_m（Ｌｎ）は、一致してｎＬ番目のクロック・サイクルにおける、それぞれ、データとエラーのｍ番目のコンポーネントである。定数μは、ＬＭＳアルゴリズムの適応定数（adaptation constant）である。図６に標準的なＬＭＳ演算を示しているが、更に、正規化されたＬＭＳ、時間変動適応ステップを伴うＬＭＳ、リーキーＬＭＳ（leaky LMS）などの他のタイプのＬＭＳアルゴリズムを使用しても良い。

【0019】

図７は、乗算器５１０におけるベクトルｔ_mと入力データ・ベクトルｕ_mの乗算処理を示す。図７に示すようないくつかの実施形態では、乗算器５１０は、、ポイントごとの乗算によって入力データ・ベクトルｕ_mに、係数適応処理ブロック５０６からの係数ｔ_mを適用する。図７の例では、Ｍは４に等しい。このポイントごとの乗算は、次の数式（２）でも説明できる。

【0020】

ｗ_m(ｎ)＝ｔ_mｕ_m(ｎ), ｍ＝１,２,…,Ｍ （２）

【0021】

図８は、代替の乗算適応処理ブロック８００を示すブロック図であり、これはいくつかの実施形態で実施されても良い。この回路は、図２の乗算適応処理ブロック２０８の代わりに使用できる。乗算適応処理ブロック２０８と同様に、デマルチプレクサ８０２は、遅延ライン２００、２０２及び２０４の１つから信号ｕを受けて、ＴＩ ＤＡＣ１０８のレートと等しいレートでブロック８００に入力されるＭ個の連続スカラー・データｕを、ベクトルｕ_mに変換する。ここで、ｍは１からＭの整数値である。データ・ベクトルｕ_mは、コンバイナ１２０において、ＤＡＣとＡＤＣの回路によってもたらされる遅延と整合するように、遅延ブロック８０４によって遅延される。この遅延されたデータ・ベクトルｖ_mは、ＭＩＭＯ（multiple input multiple output：多重入出力）係数適応処理ブロック８０６に送られるが、これの一例が図９に示される。ＭＩＭＯ係数適応処理ブロック８０６は、更に、エラー・ベクトルｅ_kを受けるが、これは、受けたエラー信号１２２に基づいてデマルチプレクサ８０８によって出力される。ここで、ｋは、１からＭの整数値である。ＭＩＭＯ係数適応処理ブロック８０６の各係数は、標準的なＬＭＳアルゴリズムを実行することによって決定しても良く、これは、数式（３）で説明できる。

【0022】

ｔ^(s) _km(Ｌｎ)＝ｔ^(s) _km(Ｌｎ－Ｌ)＋μv_m(Ｌｎ－ｓ＋１)ｅ_k(Ｌｎ)， ｋ,ｍ＝１,…,Ｍ；ｓ＝１,…,Ｓ
（３）

【0023】

係数適応処理ブロック２０８と同様に、他のＬＭＳアルゴリズムが使用されても良い。

【0024】

ＭＩＭＯ係数適応処理ブロック８０６の出力信号ｔ^(s) _kmは、ＭＩＭＯブロック８１０に送られるが、これは、Ｍが２に等しい場合の状態に関して、図１０に示されている。ＭＩＭＯブロック８１０は、Ｍ個の入力と、Ｍ個の出力を有し、Ｍ²個の有限インパルス応答（ＦＩＲ）フィルタから構成される。ＭＩＭＯブロック８１０の入出力関係は、数式（４）によって与えらる。

【0025】

【数4】

【0026】

ここで、ｕ_m(ｎ)は、ｍ番目の入力データであり、ｔ_kmは、入力ｕ_mのＦＩＲのＳ個の係数のベクトルであり、出力は、ＭＩＭＯブロック８１０構造体のｋ番目の出力端子に接続される。マルチプレクサ５１２と同様に、マルチプレクサ８１２は、結合ベクトルｗ_kをスカラー・データＷに変換し、コンバイナ２１０に出力する。

【0027】

ＭＩＭＯブロック８１０は、Ｍ個のＦＩＲフィルタの遅延ラインによる記憶装置（メモリ）を含むため、乗算適応処理ブロック２０８が、代替の乗算適応処理ブロック８００に置き換えられた場合、遅延ライン２００、２０２及び２０４を乗算適応処理ブロック２０８に接続するラインの一部は、冗長となる。

【0028】

上述したように、ＴＩ ＤＡＣシステム１００は、ＴＩ ＤＡＣ線形及び非線形不整合を補償して、ＴＩ ＤＡＣシステム１００の出力信号が、線形時間不変（linear time invariant：ＬＴＩ）システムのように見えるようにできる。このようにするために、実際のＴＩ ＤＡＣの出力信号を、理想的なＴＩ ＤＡＣの動作をモデル化した望ましいＬＴＩシステムの出力信号と比較しても良い。ＤＴ線形モデル・ユニット１０６の構造を、図１１に示す。ＤＴ線形モデル・ユニット１０６は、ＤＰＤユニット１０４において修正するつもりのないＴＩ ＤＡＣ１０８及びＡＤＣ１１４の両方の線形な態様を扱う。

【0029】

図１１に見られるように、ＤＴ線形モデル・ユニット１０６には、ＦＩＲフィルタの係数から構成されるＬＭＳ適応処理機能を有するＦＩＲフィルタがある。ＤＴ線形モデル・ユニット１０６の適応（調整）処理により、ＴＩ ＤＡＣチャンネル１０８及びＡＤＣ１１４の線形部分の変化を追跡できる。しかし、ＦＩＲフィルタの少なくとも１つのタップは、ＤＰＤユニット１０４の全ての係数がゼロ値に集中する状況を回避するために、非適応に作られ、一定値に固定される。図１１には、ＤＴ線形モデル・ユニット１０６のための従来の直接形のＦＩＲフィルタの実施形態が示されているが、転置形（transposed）、縦続形（cascade）、高速ＦＩＲ、格子形（lattice）ＦＩＲ、周波数領域形など、他の既知の構造を用いてもよい。同様に、上述の如く、ＬＭＳ演算は、さまざまな方法で実施できる。

【0030】

いくつかの実施形態では、上述の校正は、ＴＩ ＤＡＣシステム１００が所望の出力信号を生成しているときに、バックグラウンドで行われてもよい。しかし、入力信号の形式によっては、適応処理ブロックで使用される入力信号から得られるエラー波形について、このエラー信号１２２の成分間に線形な依存性がある場合があり、これは、ＤＰＤユニット１０４の補正構造で様々な障害の形式を扱えることが原因なのであるが、これにより、こうした特定の入力信号１０２に対しては、同じＬＭＳ最適化を達成するのに、適応係数の複数の状態があり得てしまう。これらの適応処理の複数の状態は同等ではないため、入力信号１０２の特性が変化した場合、ＴＩ ＤＡＣシステム１００が、この新しい入力信号に応答し、新しい入力信号用の適切な係数に収束するまで、適応処理の複数の状態のために、大きなエラーが生じる可能性がある。これの簡単な例としては、一定の非ゼロの入力信号１０２があり、この場合、ＴＩ ＤＡＣチャンネル１０９の出力間の不整合は、ＤＡＣチャンネル１０９の夫々に関するＤＣオフセット項、利得項や非線形項で補正できる。

【0031】

静的な係数の要因、即ち、ＤＰＤユニット１０４の記憶装置（メモリ）のないコンポーネントに関して、並列のＬＭＳ適応関数を使って複数の係数を求めるバックグラウンド校正において良好に収束する鍵となるのは、アンダー・サンプリングされるＡＤＣ１１４によるダウン・サンプリングを考慮した後に、入力波形の振幅値に十分な多様性（例えば、十分な個数の別々の振幅値など）があることである。

【0032】

ダイナミック（動的）な係数の要因、即ち、ＤＰＤユニット１０４構造の遅延ラインに含まれる周波数依存コンポーネントに関しては、アンダー・サンプリングされるＡＤＣ１１４によるダウン・サンプリングを考慮した後に、入力波形の振幅値に十分な多様性があることに加えて、入力信号のスペクトル成分が十分な多様性（即ち、スペクトル内に十分な数の別々の周波数領域成分）を有することも、並列のＬＭＳ適応関数を使って複数の係数を求めるバックグラウンド校正において、良好な収束のために重要である。

【0033】

バックグラウンド校正における良好な収束の基準は、数学的には、入力波形及びＤＰＤユニットの係数値に基づいて求められるような推定される総合波形と、アンダー・サンプリングされるＡＤＣ１１４によって捕捉される波形中の実際の障害との間の残存エラーをＬＭＳの解が最小化するように、複数のＴＩ ＤＡＣチャンネル１０９の入力サンプル及びＡＤＣ１１４の出力サンプルの全体にかかるＤＰＤユニット１０４においてモデル化された様々な障害に関する連立方程式を、全ての未知の係数値について解くことができることに関係する。

【0034】

次の数式（５）を検討する。

【0035】

【数5】

【0036】

ここで、ｅ^は、現在のＤＰＤユニット１０４の補正係数の影響を考慮した後の、推定総合残存エラー波形に関するベクトルであり、アンダー・サンプリングされるＡＤＣ１１４の各サイクルの出力信号における各障害形式に起因するエラーの合計である。変数Ｕは、並列な乗算適応処理ユニット２０４によってスケーリング（拡大縮小）する前の入力波形の障害行列であり、乗算適応処理ユニット２０４に入力される行の次元（row dimension：行の数）に基本障害値（base impairment values）を有すると共に、列の次元（column dimension：列の数）に連続するサンプル値（アンダー・サンプリングされるＡＤＣ１１４と整合するようにダウン・サンプリングされる）を有する。変数ｃは、乗算適応処理ユニット２０４における障害値の大きさをスケーリングしてＤＡＣチャンネル１０８の障害を打ち消す、即ち、残存エラーを最小化する残存係数ベクトルであり、現在のＤＰＤ係数ベクトルに加えることができる

【0037】

この連立方程式は、概して過剰に定められるであろうから、以下の数式を最小限にする最小二乗解を見つけるのが良い。

【0038】

【数5-2】

【0039】

ここでｅ＝アンダー・サンプリングされたＡＤＣの出力信号に続いて測定された波形の残存エラー・ベクトルである。

【0040】

最小二乗解は、次の数式（６）で与えられる。

【0041】

c＝－(Ｕ^TＵ)^-1Ｕ^Tｅ （６）

【0042】

この解は、Ｕ^TＵ行列が、特異行列（singular matrix）でない場合、即ち、｜Ｕ^TＵ｜≠０を条件として得られる。

【0043】

バックグラウンド校正についての各サイクルで生じる並列なＬＭＳ適応処理は、残存エラー項を最小限に抑えるために、連続する値についての上記の連立方程式の解に収束する必要がある。もし対応するＵ^TＵ行列が、特異行列でないか又は特異行列に近くない場合、バックグラウンド校正は、うまく動作する。振幅及びスペクトラム成分の多様性が良い入力波形がＴＩ ＤＡＣ１０８に印可されると、対応するＵ^TＵは、特異行列でないか又は特異行列に近くないものになりやすくなるだろう。

【0044】

もし対応するＵ^TＵが特異行列であるか又は特異行列に近い状態で、入力信号がＴＩ ＤＡＣシステム１００に印可される場合、係数の状態がハードウェア・エラーの適切なモデルから離れるのを防ぐために、ＤＰＤ係数のバックグラウンド校正を停止しても良い。また、ＤＰＤ係数を特に高速かつ正確に収束できるように、ＴＩ ＤＡＣシステム１００の入力信号を選択する場合では、フォアグラウンド校正が推奨されるだろう。

【0045】

いくつかの実施形態では、入力波形１０２のある所与の時間スパン（範囲）に関する｜Ｕ^TＵ｜を推定するために、ＤＰＤユニット１０４によって何らかの補正が行われる前の、ＴＩ ＤＡＣシステム１００内の波形データを分析するためのリアルタイム・デジタル・シグナル・プロセッサ（ＤＳＰ）を加えても良い。ＤＳＰは、その時間スパンの間に、バックグラウンド適応処理を許可すべきかどうかを決定できる。ＤＳＰは、ＴＩ ＤＡＣシステム１００に対し、バックグラウンド校正を、対応する｜Ｕ^TＵ｜がゼロに近い時間スパンについてはディセーブルにし、対応する｜Ｕ^TＵ｜がゼロに近すぎない時間スパンについてはイネーブルにするよう指示できる。即ち、ある任意のしきい値をシステムに対して決めることができ、もし対応する｜Ｕ^TＵ｜が、このしきい値よりも大きい場合には、バックグラウンド校正がイネーブルにされ、もし対応する｜Ｕ^TＵ｜が、このしきい値よりも小さい場合は、バックグラウンド校正がディセーブルされる。

【0046】

代替の実施形態では、例えば、入力波形１０２、ｘ[ｎ]が、パターン・メモリに既知の波形をロードすることによって予め決定された場合、時間に対する｜Ｕ^TＵ｜の値を予め計算するのに加えて、フラグを生成でき、このフラグは、予め計算された波形と共にメモリに保存できる。このフラグは、ＤＰＤ係数が良好に収束するであろう入力波形の期間についてのバックグラウンド校正はイネーブルにし、ＤＰＤ係数が良好には収束しない可能性のある入力波形の期間についてのバックグラウンド校正はディセーブルにする。

【0047】

上述したＬＭＳによるリアルタイム校正の代替としては、いくつかの実施形態において、データのパケットを捕捉及び処理することによって、バックグラウンドやフォアグラウンド校正を、後ほどオフラインで行っても良い。

【0048】

そうするために、ＤＡＣとＡＤＣのＤＴ等価線形モデルを推定する。チャンネル１０８の非線形部分からの干渉を最小限に抑えるために、この推定は低振幅の入力波形を使用して行われても良い。ＡＤＣ１１４の出力で捕捉されたデータは、行ベクトルｄに集められても良い。ＤＰＤ入力データｘからＮ／Ｌ×Ｐの行列Ｘ（Ｎは、ＴＩ ＤＡＣ１０８入力データ・パターンの長さであり、Ｐは、線形モデルのタップ数）を形成でき、このとき、行列Ｘのｐ番列は、最初のＮ－ｐ＋１個のデータと連結されたｐ－１個のゼロを含み、続いて係数Ｌで間引きされる。よって、線形モデルＦＩＲの係数は、次の数式（７）を使用して得られる。

【0049】

c＝(ｄＸ)(Ｘ'Ｘ)^-1 （７）

【0050】

ここで名称Ｘ'は、行列Ｘの転置行列に使用される。

【0051】

線形モデルＦＩＲの係数ｃが数式（７）から推定されたら、フルスケールの振幅を有する新しいＴＩ ＤＡＣ１０８データをＡＤＣ１１４で取り込んで処理しても良い。ＡＤＣ１１４の出力で捕捉されたデータ・パケットについて同じ名称ｄ（行ベクトル）を使用し、ＤＰＤユニット１０４及びＭＩＭＯブロック８１０の入力におけるデータ・パケットに名称ｘ、ｕ（行ベクトル）を使用すると、ＭＩＭＯの係数ｔ（Ｍ×Ｔの行列）は、以下のように得られる。

【0052】

エラー・ベクトルは、数式（８）に示すように、最初に、入力データを線形モデル・フィルタ係数と畳み込みすることで、算出できる。

【0053】

ｑ＝ｃｏｎｖ(ｘ，ｃ) （８）

【0054】

第２に、畳み込みの出力を係数Ｌでダウン・サンプリングし、ＡＤＣ１１４の出力で捕捉されたデータを減算する。

【0055】

ｅ＝ｄｏｗｎｓ(ｑ，Ｌ)－ｄ （９）

【0056】

次いで、Ｔ（ＳのＭ倍）列とＮ／Ｌ行（Ｎは、データ・パケット長）を有する行列Ｂを形成でき、ｔ番目の列は、ＭＩＭＯブロック８００の入力のベクトルｕ中の最初のＮ－ｔ＋１個のデータと連結されたｔ＋１個のゼロ含み、続いて係数Ｌで間引きされる。係数Ｍで間引きされたベクトルｅのｍ番目の位相は、数式（１０）で示されるように、ｅ_(m)で指定される。

【0057】

ｅ_(m)(ｋ)＝ｅ(ｍ＋(ｋ－１)Ｍ), ｋ＝１,２,…,Ｎ/Ｍ；ｍ＝１,…,Ｍ （１０）

【0058】

同様に、Ｂ_(m)は、数式（１１）に従って間引きされた行列であっても良い。

【0059】

Ｂ_(m)(ｋ,:)＝Ｂ(ｍ＋(ｋ－１)Ｍ,:), ｋ＝１,２,…,Ｎ/Ｍ;ｍ＝１,…,Ｍ （１１）

【0060】

よって、数式（１２）が得られる。

【0061】

ｔ_(m)＝(ｅ_(m)Ｂ_(m))(Ｂ_(m)'Ｂ_(m))^-1 （１２）

【0062】

ここでｔ_(m)は、Ｔ（ＳのＭ倍）個の係数を持つ行ベクトルである。最後に、ＭＩＭＯブロック８１０の係数は、数式（１３）に示すように導出できる。

【0063】

ｔ^(s) _km＝ｔ_m(ｋ＋(ｓ－１)Ｍ), ｍ,ｋ＝１,…,Ｍ;ｓ＝１,２,…,Ｓ （１３）

【0064】

図１２は、本発明のいくつかの実施形態による代替のＴＩ ＤＡＣシステム１２００を示す。ＴＩ ＤＡＣシステム１００と同様の構成要素には、同じ参照番号を付与し、図１２に関して追加の詳細な説明は行わない。図１２のＴＩ ＤＡＣシステム１２００では、可変（tunable）無線周波数（ＲＦ）バンドパス・フィルタ１２０２、局部発振器（local oscillator：ＬＯ）１２０４、ミキサ１２０６及びＲＦローパス・フィルタ（ＬＰＦ）１２０８を組み合わせて使用し、ＴＩ ＤＡＣ１０８の出力信号の信号成分を、ＴＩ ＤＡＣ１０８に関連するもっと狭い帯域幅及びサンプル・レートで、ＡＤＣ１１４でサポートされる狭帯域にダウン・コンバートしても良い。可変ＲＦバンドパス・フィルタ１２０２２及び局部発振器１２０４は、周波数掃引制御部１２１６によって設定される。可変ＲＦバンドパス・フィルタ１２０２を示しているが、これの代わりに、いくつかの実施形態では、複数のフィルタからなるバンクを使用してもよい。エラー波形データ１２２の所与のセグメントの狭帯域の捕捉の夫々で扱われる周波数レンジは、[ｆ_c：ｆ_c＋ＢＷ_ABC]として与えられる。ここで、ｆ_cはＬＯ周波数、ＢＷ_ABCはＡＤＣ１１４によって捕捉された実効帯域幅である。

【0065】

次いで、ＤＴ線形モデル・ユニット１０６を考慮した後の、[ｆ_c：ｆ_c＋ＢＷ_ABC]でカバーされる所与の周波数スパン内に期待される理想の出力信号成分のモデルを作り出すために、ＲＦダウン・コンバート回路が、ＤＳＰを使用してミラーリングされる。即ち、ＤＴ線形モデル・ユニット１０６の出力信号が、可変（tunable）ＤＳＰバンドパス・フィルタ１２１０に送られ、その出力信号は、ミキサ１２１８によって局部発振器１２１４からの信号と混合される。また、可変ＤＳＰバンドパス・フィルタ１２１０及び局部発振器１２１４は、周波数掃引制御部１２１６によって設定される。局部発振器１２１４からの信号は、更に、位相アライナ（phase aligner：位相整合器）１２１２にも送られ、基準として使用して、局部発振器１２１４と局部発振器１２０４の位相を既知の位相関係にできるようにすることで、可変ＤＳＰバンドパス・フィルタ１２１０、ミキサ１２１８、局部発振器１２１４及びローパス・フィルタ１２２０による変更があっても、ＤＴ線形モデル・ユニット１０６に対して、ＡＤＣ１１４によって捕捉されるセグメントの位相をコヒーレントに維持し、これら波形を減算してエラー信号１２２を生成できるようにする。

【0066】

エラー信号１２２のセグメントは、狭帯域の周波数スパンごとに捕捉できる。エラー信号１２２の捕捉に用いるセグメント・サイズによって、有効な周波数分解能が定まり、これは、取り込まれる狭帯域セグメント[ｆ_c：ｆ_c＋ＢＷ_ABC]の夫々でカバーされる周波数スパン内で実現される。得られたセグメントは、以下で説明するように、ＤＰＤユニット１０４で離散フーリエ変換（ＤＦＴ）を受けて、各狭帯域周波数スパンでカバーされる周波数について、周波数に対する推定エラー、大きさ及び位相成分の複素ベクトルを生成できる。

【0067】

局部発振器１２０４の周波数は、ＴＩ ＤＡＣ１０８の校正に重要な全周波数レンジをカバーするように掃引される。狭帯域周波数スパン夫々について捕捉されるエラー信号１２２のＤＦＴの後に得られる推定周波数領域エラー・ベクトルは、次いで、数式（１４）～（１７）に示されるように、総合複素周波数領域エラー・ベクトルｅを生成するために、結合される。

【0068】

ｆ_C＝ｎ・ＢＷ_ABC, ｎ∈[０,…,Ｎ－１] （１４）

【0069】

【数15】

【0070】

【数16】

【0071】

ｅ＝Ｅ(ｆ) （１７）

【0072】

ここで、Ｅ_n(ｆ)は、狭帯域エラー波形セグメントf∈[０：ＢＷ_ABC）（狭帯域のＡＤＣ１１４によって捕捉された帯域幅内）夫々に関するＤＦＴの出力サンプルであり、Ｅ(ｆ)は、総合周波数領域エラー波形であり、ｆは、アダプティブ（適応型）ＤＰＤ係数について解くのに使用される複数の周波数値からなるベクトルであり、ｅは、アダプティブ（適応型）ＤＰＤ係数について解くのに使用される総合周波数領域エラー波形ベクトルである。

【0073】

ＤＰＤユニット１０４によって決定される次の反復処理でのＤＰＤ係数は、周波数領域で解くことができる。ＤＰＤユニット１０４中の並列な乗算適応処理ブロック２０８への入力波形に連続したＤＦＴを行うことで、ＤＰＤユニット１０４においてモデル化された障害の形式の夫々に関して、周波数領域ベクトルｅでカバーされる周波数と整合する周波数対入力波形障害のベクトルを生成できる。並列な乗算適応処理ブロック２０８への入力波形は、複数のセグメントの形で捕捉でき、これらセグメントは、狭帯域のＡＤＣ１１４で捕捉される複数のセグメントと時間的に整合（アライメント：整列）している。これらセグメントの夫々にＤＦＴを行うと、周波数領域のサンプルの複素ベクトル（大きさと位相の成分を含む）を抽出できるが、これら周波数領域のサンプルは、周波数掃引レンジのシーケンス中に、狭帯域ＡＤＣ１１４によってセグメント内に捕捉される対応するエラー信号１２２をカバーする周波数スパンと整合（アライメント）している。次いで、周波数掃引シーケンスにおいて各セグメントについて捕捉された周波数領域ベクトルを、連続する全セグメントに渡って結合することによって、周波数領域エラー波形を推定する総合ベクトルｅが、校正で使用される全周波数レンジをカバーして構築される。

【0074】

次いで、数式（１８）を使用して、推定残存エラーを周波数領域で計算できる。

【0075】

【数18】

【0076】

ここでｅ^は、現在のＤＰＤ補正係数の影響を考慮した後の推定総合周波数領域残存エラー波形のベクトルであり、これは、ＬＯ１２０４の周波数掃引でカバーされる周波数レンジの全体を総合した、狭帯域ＡＤＣ１１４の出力信号における各障害形式が原因のエラーの合計である。Ｗは、ＤＰＤユニット１０４における並列な乗算適応処理ブロック２０８によるスケーリングを行う前の入力波形障害行列（周波数領域の形式）であり、行の次元に基本障害値（乗算適応処理ブロック２０８に入力される）と、列の次元に周波数の連続する値とを有している。変数ｃは、乗算適応処理ブロック２０８における障害値の大きさをスケーリングして、ＤＡＣ１０８の障害を打ち消す、即ち、残存エラーを最小化する残存係数ベクトルであり、現在のＤＰＤ係数ベクトルに加えることができる

【0077】

数式（１４）～（１８）は、概して過剰に決められるであろうから、以下の式を最小限にする最小二乗解を見つけるのが良い。

【0078】

【数18-2】

【0079】

ここでｅは、周波数レンジ全体に掃引しながら連続的にセグメントを捕捉し、続いてＤＦＴを行って測定された総合周波数領域残存エラー波形に関するベクトルである。

【0080】

よって、最小二乗解は、数式（１９）によって与えられる。

【0081】

c＝－(Ｗ^TＷ)^-1Ｗ^Tｅ （１９）

【0082】

数式（１９）は、Ｗ^TＷ行列が特異行列でない（即ち、｜Ｗ^TＷ｜≠０）ことを条件にして得られる。

【0083】

バックグラウンド校正（ＤＡＣ出力信号用の任意波形の生成処理と並行して行われる）のためのＤＰＤ係数の適応処理は、数式（２０）を使用して行うことができる。

【0084】

ｄ_n＝ｄ_n-1＋μｃ （２０）

【0085】

ここでｄ_nは、ＤＰＤ係数の次のベクトルであり、ｄ_n-1は、ＤＰＤ係数の現在のベクトルであり、μは適応率（adaptation rate）であって、正規化ＬＭＳ形式のアプローチなどによってダイナミックに調整される可能性があり、ｃは、現在の周波数掃引における残存エラーの周波数領域の最適化処理から解が得られる係数である。

【0086】

このアプローチは、フォアグラウンド校正にも適用できる。このような実施形態では、ＤＡＣの校正のニーズに合わせて最適化された既知の複数の入力波形から構成されるセット（グループ）を使っても良い。そして、ＤＰＤユニット１０４の係数は、数式（１９）に従って、周波数領域で解が得られる。

【0087】

図１３は、本発明の実施形態による別の代替実施形態を示す。図１３の実施形態は、図１及び１２で上述した実施形態と類似し、このため、類似の構成要素には同じ参照番号を付与し、図１３に関して追加の説明は行わない。ＴＩ ＤＡＣシステム１３００では、可変ＲＦバンドパス・フィルタ１２０２と可変ＤＳＰバンドパス・フィルタ１２１０が取り除かれる。これは、可変ＲＦバンドパス・フィルタ１２０２の複雑さを考えると、システムのコストを簡素化し、削減できる。バンドパス・フィルタ１２０２及び１２１０を取り外すと、ＡＤＣ１１４によって捕捉されて得られる狭帯域スペクトルに、両方のミキサの入力信号のイメージ成分（ｆ－ｆ_cに加えてｆ＋ｆ_c）が生じる。

【0088】

狭帯域スペクトルに、両方のミキサの入力信号のイメージ成分（ｆ－ｆ_cに加えてｆ＋ｆ_c）がある状態は、推定残存複素周波数領域エラー周波数の追加処理によって軽減できる。

【0089】

狭帯域ＡＤＣが捕捉するセグメントの夫々と、結果として生じる残存エラー波形は、次の数式（２１）及び（２２）の信号成分を含むことになろう。

【0090】

ｆ_C＝ｎ・ＢＷ_ABC, ｎ∈[０,…,Ｎ－１] （２１）

【0091】

【数22】

【0092】

よって、望ましい残存エラー波形は、数式（２３）に示すようにして、セグメントのＧ_n(ｆ)から繰り返し抽出できる。

【0093】

【数23】

【0094】

次いで、複数のセグメントをまとめると、数式（２４）に示すように、残存エラー波形を生成できる。

【0095】

【数24】

【0096】

周波数領域で残存エラー波形が得られた後、適応型（アダプティブ）ＤＰＤ係数の解を得るのに、可変バンドパス・フィルタを含んでいた狭帯域周波数掃引オプションに関して上述したものと類似する処理を利用しても良い。

【0097】

ＤＰＤ係数を適応処理するためのダウン・コンバート処理を用いた狭帯域ＡＤＣのアプローチは、他のバリエーションも可能である。そのような例の１つは、複素Ｉ／Ｑスーパー・ヘテロダイン受信回路など、その他のＲＦダウン・コンバート・アーキテクチャに、このアプローチを適応させることである。

【0098】

図１４は、ＴＩ ＤＡＣシステム１４０２を有する試験測定装置１４００の例を示す。ＴＩ ＤＡＣシステム１４０２は、上述したＴＩ ＤＡＣシステム１００、１２００又は１３００のいずれかであっても良い。試験測定装置１４００は、例えば、任意波形発生装置、任意関数発生装置又は信号源を供給する任意の試験測定装置であってもよい。

【0099】

試験測定装置１４００には、１以上のポート１４０４があり、これは、任意の電気又は光ファイバの信号伝達媒体であってもよい。ポート１４０４は、受信機、送信機やトランシーバを含んでも良い。ポート１４０４は、ＴＩ ＤＡＣシステム１４０２に結合され、これは、１つ以上のプロセッサ１４０６に接続されている。図１４では、図を簡単にするため、１つのプロセッサ１４０６だけを示しているが、当業者であれば理解できるように、単一プロセッサ１４０６ではなく、多様な形式の複数のプロセッサ１４０６を組み合わせて使用できる。

【0100】

１つ以上のプロセッサ１４０６は、メモリ１４０８から命令を実行するように構成されても良く、そのような命令に示される任意の方法や関連するステップを実行しても良い。メモリ１４０８は、プロセッサ・キャッシュ、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ソリッド・ステート・メモリ、ハード・ディスク・ドライブ、その他のメモリ形式として実現されても良い。メモリ１４０８は、データ、コンピュータ・プログラム・プロダクトびその他の命令を記憶するための媒体として機能する。例えば、１つ以上のプロセッサ１４０６は、ＴＩ ＤＡＣシステム１４０２にデジタル信号を出力し、これは、上述したようにして、ポート１４０４を通して被試験デバイスにアナログ信号として出力される。

【0101】

ユーザ入力部１４１０は、１つ以上のプロセッサ１４０６に結合される。ユーザ入力部１４１０には、キーボード、マウス、トラックボール、タッチスクリーン、その他、表示部１４１２上のＧＵＩを使ってユーザが利用できる任意の操作手段が含まれても良い。表示部１４１２は、波形、測定値その他のデータをユーザに表示する、デジタル画面、陰極線管ベースのディスプレイ、その他のモニタであっても良い。試験測定装置１４００の構成要素（コンポーネント）は、試験測定装置１４００内に統合されて描かれているが、当業者であれば、これらの構成要素のいずれかが試験測定装置１４００の外部にあっても良く、任意の従来の方法（例えば、有線や無線の通信媒体やメカニズム）で試験測定装置１４００に結合できることが理解できよう。例えば、いくつかの実施形態では、表示部１４１２が、試験測定装置１４００から遠隔にあってもよい。

【0102】

本発明の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本発明の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本発明の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

【0103】

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はそれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含むことができる。

【0104】

コンピュータ記憶媒体は、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は排除される。

【0105】

通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。

【0106】

実施例
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

【0107】

実施例１は、時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、入力デジタル信号及びエラー信号を受けて、上記入力デジタル信号及び上記エラー信号に基づいて歪んだデジタル信号を出力するように構成されたデジタル・プリ・ディストーション部と、第１サンプル・レートを有する時間インターリーブ・デジタル・アナログ・コンバータであって、該時間インターリーブ・デジタル・アナログ・コンバータの複数の時間インターリーブ・チャンネル間の不整合を補正する上記歪んだデジタル信号をアナログ信号に変換するように構成された上記時間インターリーブ・デジタル・アナログ・コンバータと、校正システムとを具え、該校正システムが、上記第１サンプル・レート以下の第２サンプル・レートを有するアナログ・デジタル・コンバータであって、上記アナログ信号を受けて、該アナログ信号をダウン・サンプリングされたデジタル信号に変換するように構成された上記アナログ・デジタル・コンバータと、上記入力デジタル信号を受けてモデル信号を出力するように構成された離散時間線形モデル・ユニットと、上記ダウン・サンプリングされたデジタル信号を上記モデル信号から引き算して、上記エラー信号を生成するように構成されたコンバイナ（結合器）とを有している。

【0108】

実施例２は、実施例１の時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、このとき、上記離散時間線形モデル・ユニットが、更に上記エラー信号を受けると共に、少なくとも１つの適応型タップと固定型タップとを有する有限インパルス応答フィルタを有している。

【0109】

実施例３は、実施例１及び２のいずれかのいずれかの時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、このとき、上記校正システムは、既知のデジタル入力信号を用いた動作前（pre-operation）校正中にイネーブルされる。

【0110】

実施例４は、実施例３の時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、未知のデジタル入力信号を使った動作中に、上記デジタル入力信号に基づいて、上記校正システムをディセーブルにするかどうかを決定するように構成されたデジタル・シグナル・プロセッサを更に具える。

【0111】

実施例５は、実施例１～４のいずれかの時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、上記デジタル・プリ・ディストーション部が、異なる次数の積を有する複数の遅延ラインを有し、該遅延ラインの夫々が上記デジタル入力信号を夫々受ける。

【0112】

実施例６は、実施例５の時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、上記デジタル・プリ・ディストーション部が、複数の第１デマルチプレクサであって、該第１デマルチプレクサの夫々は、異なる次数の積を有する複数の上記遅延ラインの出力信号夫々のためのものであって、上記第１デマルチプレクサの夫々が上記遅延ライン夫々の上記出力信号を受けて、上記時間インターリーブ・デジタル・アナログ・コンバータの上記チャンネル数と等しい個数の信号を有するデータのパラレル・ストリームを出力する複数の上記第１デマルチプレクサと、複数の第２デマルチプレクサであって、該第２デマルチプレクサの夫々が、上記エラー信号を受けて、上記時間インターリーブ・デジタル・アナログ・コンバータの上記チャンネル数と等しい個数の信号を有するエラー・データのパラレル・ストリームを出力する複数の上記第２デマルチプレクサと、複数の係数適応処理部であって、該係数適応処理部の夫々が、上記データのパラレル・ストリームの夫々と、上記エラー・データのパラレル・ストリームとを相関させ、上記時間インターリーブ・デジタル・アナログ・コンバータの上記チャンネル数と等しい個数の可変係数を出力する複数の上記係数適応処理部と、複数の第１コンバイナであって、該第１コンバイナの夫々が、上記可変係数の夫々をデータのパラレル・ストリームと結合して結合データのパラレル・ストリームにする複数の上記第１コンバイナと、複数のマルチプレクサであって、該マルチプレクサの夫々が、上記結合データのパラレル・ストリームの夫々を結合して１つの信号にするように構成される複数の上記マルチプレクサと、複数の上記マルチプレクサからの信号の夫々を結合して上記歪んだデジタル信号にするように構成された第２コンバイナとを更に有している。

【0113】

実施例７は、実施例６の時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、このとき、上記第１コンバイナが、上記可変係数と上記データのパラレル・ストリームを乗算するポイント毎の乗算器である。

【0114】

実施例８は、実施例６及び７のいずれかの時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、このとき、上記第１コンバイナは、複数の有限インパルス応答フィルタを有するＭＩＭＯである。

【0115】

実施例９は、実施例８の時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、上記係数適応処理部は、ＭＩＭＯ型係数適応処理部である。

【0116】

実施例１０は、実施例１～９のいずれかの時間インターリーブ・デジタル・アナログ・コンバータ・システムであって、このとき、上記校正システムがリアルタイムで動作する。

【0117】

実施例１１は、試験測定装置であって、実施例１～１０のいずれかの上記時間インターリーブ・デジタル・アナログ・コンバータ・システムと、上記アナログ信号を受けて、電気的又はファイバで光学的に結合された被試験デバイスに上記アナログ信号を出力するように構成されたポートとを具えている。

【0118】

実施例１２は、時間インターリーブ・デジタル・アナログ・コンバータを校正する方法であって、エラー信号に基づいて入力デジタル信号を歪めることによって歪んだデジタル信号を生成する処理と、時間インターリーブ・デジタル・アナログ・コンバータによって上記歪んだデジタル信号をアナログ信号に変換する処理と、上記アナログ信号をダウン・サンプリングされたデジタル信号に変換する処理と、上記入力デジタル信号に基づいてモデル信号を生成する処理と、上記モデル信号から上記ダウン・サンプリングされたデジタル信号を減算して上記エラー信号を生成する処理とを具えている。

【0119】

実施例１３は、実施例１２の方法であって、このとき、上記モデル信号を生成する処理が、少なくとも１つの適応型タップと固定型タップとを有する有限インパルス応答フィルタによって、上記デジタル入力信号及び上記エラー信号を処理する処理を含む。

【0120】

実施例１４は、実施例１２又は１３のいずれかの方法であって、既知のデジタル入力信号を用いた動作前の校正の間、上記方法をイネーブルする処理を更に具えている。

【0121】

実施例１５は、実施例１２～１４のいずれかの方法であって、上記デジタル入力信号に基づいて、未知のデジタル入力信号を用いた動作中に、上記方法をイネーブルする処理を更に具えている。

【0122】

実施例１６は、実施例１２～１５のいずれかの方法であって、異なる次数の積を有する複数の遅延ラインによって、上記デジタル入力信号を遅延する処理を更に具えている。

【0123】

実施例１７は、実施例１６の方法であって、複数の上記遅延ライン夫々の出力信号を夫々対応する第１デマルチプレクサで受けて、夫々対応する上記第１デマルチプレクサから、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の信号を有するデータのパラレル・ストリームを出力する処理と、複数の第２デマルチプレクサの夫々で、上記エラー信号を受けて、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の信号を有するエラー・データのパラレル・ストリームを出力する処理と、上記データのパラレル・ストリームの夫々と上記エラー・データのパラレル・ストリームの夫々とを相関させて、複数の係数適応処理部の夫々で、上記時間インターリーブ・デジタル・アナログ・コンバータのチャンネル数と等しい個数の可変係数を出力する処理と、上記可変係数の夫々と上記データのパラレル・ストリームの夫々とを結合して結合データ夫々のパラレル・ストリームにする処理と、複数のマルチプレクサの夫々で、上記結合データの夫々を、１つの信号に夫々多重化にする処理と、夫々の上記信号を上記歪んだデジタル信号に結合する処理とを更に具えている。

【0124】

実施例１８は、実施例１２～１７のいずれかの方法であって、上記アナログ信号を局部発振器からの信号と混合して混合信号を生成する処理と、上記アナログ信号をダウン・サンプリングされたデジタル信号に変換する処理の前に、上記混合信号をローパス・フィルタによってフィルタする処理とを更に具えている。

【0125】

実施例１９は、実施例１２～１８のいずれかの方法であって、上記モデル信号を局部発振器からの信号と混合して混合信号を生成する処理と、ローパス・フィルタによって上記混合信号をフィルタする処理と、上記エラー信号を生成する処理の前に、フィルタ処理混合信号をダウン・サンプリングする処理とを更に具えている。

【0126】

実施例２０は、実施例１９の方法であって、上記モデル信号を第１局所発振器からの信号と混合する処理の前に、可変バンドパス・フィルタによって上記モデル信号にフィルタをかける処理を更に具えている。

【0127】

開示された主題の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。

【0128】

加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例の状況において開示される場合、その特徴は、可能である限り、他の態様及び実施例の状況においても利用できる。

【0129】

また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

【0130】

説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の特許請求の範囲を除いて限定されるべきではない。

【符号の説明】

【0131】

１００ ＴＩ ＤＡＣシステム
１０２ デジタル入力信号
１０４ デジタル・プリ・ディストーション（ＤＰＤ）ユニット
１０６ ＤＴ線形モデル・ユニット
１０８ ＴＩ ＤＡＣ
１０９ ＴＩ ＤＡＣチャンネル
１１０ 加算器
１１２ アナログ信号
１１４ ＡＤＣ
１１６ ダウン・サンプラ
１１８ ダウン・サンプラ
１２０ コンバイナ
１２２ エラー信号
２００ １次遅延ライン
２０２ ２次遅延ライン
２０４ Ｐ次延ライン
２０６ 遅延ブロック
２０８ 適応処理ブロック
２１０ コンバイナ
５００ デマルチプレクサ
５０２ 遅延ブロック
５０４ ダウン・サンプラ
５０６ 係数適応処理ブロック
５０８ デマルチプレクサ
５１０ 乗算器
５１２ マルチプレクサ
８００ 適応処理ブロック
８０２ デマルチプレクサ
８０４ 遅延ブロック
８０６ ＭＩＭＯ係数適応処理ブロック
８０８ デマルチプレクサ
８１０ ＭＩＭＯブロック
８１２ マルチプレクサ
１２００ ＴＩ ＤＡＣシステム
１２０２ 可変ＲＦバンドパス・フィルタ
１２０４ 局部発振器
１２０６ ミキサ
１２０８ ＲＦローパス・フィルタ
１２１０ 可変ＤＳＰバンドパス・フィルタ
１２１２ 位相アライナ
１２１４ 局部発振器
１２１６ 周波数掃引制御部
１２１８ ミキサ
１２２０ ローパス・フィルタ
１３００ ＴＩ ＤＡＣシステム
１４００ 試験測定装置
１４０２ ＴＩ ＤＡＣシステム
１４０４ ポート
１４０６ プロセッサ
１４０８ メモリ
１４１０ ユーザー入力部
１４１２ 表示部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】