特許 7615198 パルス幅制御装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-07

(45)【発行日】2025-01-16

(54)【発明の名称】パルス幅制御装置及び方法

(51)【国際特許分類】

   H03K 7/08 20060101AFI20250108BHJP

【ＦＩ】

H03K7/08 Z

【請求項の数】 5

(21)【出願番号】P 2023057291

(22)【出願日】2023-03-31

(65)【公開番号】P2023156238

(43)【公開日】2023-10-24

【審査請求日】2023-03-31

(31)【優先権主張番号】63/329,942

(32)【優先日】2022-04-12

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/836,046

(32)【優先日】2022-06-09

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】500262038

【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司

【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ

(74)【代理人】

【識別番号】100165157

【弁理士】

【氏名又は名称】芝 哲央

(74)【代理人】

【識別番号】100182143

【弁理士】

【氏名又は名称】赤川 誠一

(72)【発明者】

【氏名】ライ イー－アン

(72)【発明者】

【氏名】陳 建宏

(72)【発明者】

【氏名】謝 正祥

【審査官】及川 尚人

(56)【参考文献】

【文献】特表２００６－５０６９３７（ＪＰ，Ａ）

【文献】米国特許第０４５３３８４１（ＵＳ，Ａ）

【文献】米国特許第０５０２７００７（ＵＳ，Ａ）

【文献】特表２０１２－５３０４４２（ＪＰ，Ａ）

【文献】特開平０８－３０６７９６（ＪＰ，Ａ）

【文献】特開平０７－２６４０４９（ＪＰ，Ａ）

【文献】特開平０４－１５１９６８（ＪＰ，Ａ）

【文献】特開２０００－２３２３４６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ ７／００－１１／００

(57)【特許請求の範囲】

【請求項1】

入力方形波信号を遅延させて複数の方形波信号を発生させるための方形波発生器と、
前記方形波信号における２つの方形波信号に対して、前記２つの方形波信号に対応する動作周期を有するパルス幅変調（ＰＷＭ）信号を発生させる論理演算を実行するための論理装置であって、前記論理装置は、
第１の空乏モードの高電子移動度トランジスタ（Ｄ－ＨＥＭＴ）に直列結合された第１の強化モードの高電子移動度トランジスタ（Ｅ－ＨＥＭＴ）を含む第１の論理回路であって、前記第１のＥ－ＨＥＭＴは、前記２つの方形波信号のうち、第１の範囲の動作周期を有する第１の方形波信号を受信する、第１の論理回路と、
第２のＤ－ＨＥＭＴに直列結合された第２のＥ－ＨＥＭＴを含む第２の論理回路であって、前記第２のＥ－ＨＥＭＴは、前記２つの方形波信号のうち、第２の方形波信号を受信し、前記第２の方形波信号は、前記第１の範囲の動作周期を有し、前記第１及び前記第２の方形波は、異なる立ち上がりエッジを有する、第２の論理回路と、
第３のＤ－ＨＥＭＴに直列結合された第３のＥ－ＨＥＭＴ及び第４のＥ－ＨＥＭＴを含む第３の論理回路と、を含み、
前記第１の論理回路は、前記第１の方形波に対してＮＯＴ論理演算を実行して、前記第３のＥ－ＨＥＭＴに第１の出力信号を出力し、
前記第２の論理回路は、前記第２の方形波に対して前記ＮＯＴ論理演算を実行して、前記第４のＥ－ＨＥＭＴに第２の出力信号を出力し、
第４の論理回路は、前記第３のＥ－ＨＥＭＴと前記第３のＤ－ＨＥＭＴとの間のノードに結合され、ゲート端子が前記ノードに結合された第４のＤ－ＨＥＭＴ及び第５のＥ－ＨＥＭＴを含み、
前記第３の論理回路は、ＮＡＮＤ論理演算を実行し、前記ノードに第３の出力信号を生成し、
前記第４の論理回路は、前記第３の出力信号に対して前記ＮＯＴ論理演算を実行し、前記ＰＷＭ信号を出力し、前記ＰＷＭ信号の動作周期は、前記第１の範囲よりも小さい第２の範囲にある、論理装置と、
を含み、
前記方形波発生器は、
第５のＤ－ＨＥＭＴ、第６のＥ－ＨＥＭＴ、及び、第７のＥ－ＨＥＭＴを直列に接続して構成されるＮＡＮＤゲートであって、前記第６のＥ－ＨＥＭＴのゲート端子に入力された前記方形波信号に基づいて出力信号を生成する、ＮＡＮＤゲートと、
複数のインバータを互いに接続し、前記複数のインバータの最初のインバータが受信した前記出力信号に基づいて、前記複数のインバータ間の２つの異なるノードにおいて前記複数の方形波信号を生成する、複数のインバータであって、前記複数のインバータの各々は、直列に接続されたＤ－ＨＥＭＴとＥ－ＨＥＭＴとを含む、複数のインバータと、を含み、
前記複数のインバータの最後のインバータの出力端子は、前記第７のＥ－ＨＥＭＴのゲート端子に接続されている、
論理回路システム。

【請求項2】

前記第１のＤ－ＨＥＭＴのソース端子は、前記第３のＥ－ＨＥＭＴのゲート端子に直接結合され、前記第１のＤ－ＨＥＭＴのドレイン端子及び前記第３のＤ－ＨＥＭＴのドレイン端子は、第１の供給電圧を受け取るように結合され、
前記第１のＥ－ＨＥＭＴのソース端子及び前記第４のＥ－ＨＥＭＴのソース端子は、前記第１の供給電圧よりも小さい第２の供給電圧を受け取るように結合され、
前記第１のＥ－ＨＥＭＴのドレイン端子は、前記第１のＤ－ＨＥＭＴの前記ソース端子に接続されている、請求項１に記載の論理回路システム。

【請求項3】

前記論理装置は、前記第３の論理回路と前記第４の論理回路との間に結合され、第８の強化モードの高電子移動度トランジスタ及び第６の空乏モードの高電子移動度トランジスタを含む第５の論理回路を更に含む請求項２に記載の論理回路システム。

【請求項4】

前記論理装置は、窒化ガリウム部材を含む請求項１～３の何れか一項に記載の論理回路システム。

【請求項5】

方形波発生器を使用して複数の方形波信号を発生して、入力方形波信号を遅延させる工程と、
論理装置によって、前記方形波信号における２つの方形波信号に対して論理演算を実行することで、可変動作周期変調を有するパルス幅変調信号を発生させる工程であって、
前記論理装置は、
第１の空乏モードの高電子移動度トランジスタ（Ｄ－ＨＥＭＴ）に直列結合された第１の強化モードの高電子移動度トランジスタ（Ｅ－ＨＥＭＴ）を含む第１の論理回路であって、前記第１のＥ－ＨＥＭＴは、前記２つの方形波信号のうち、第１の範囲の動作周期を有する第１の方形波信号を受信する、第１の論理回路と、
第２のＤ－ＨＥＭＴに直列結合された第２のＥ－ＨＥＭＴを含む第２の論理回路であって、前記第２のＥ－ＨＥＭＴは、前記２つの方形波信号のうちの第２の方形波信号を受信し、前記第２の方形波信号は、前記第１の範囲の動作周期を有し、前記第１及び前記第２の方形波は、異なる立ち上がりエッジを有する、第２の論理回路と、
第３のＤ－ＨＥＭＴに直列結合された第３のＥ－ＨＥＭＴ及び第４のＥ－ＨＥＭＴを含む第３の論理回路と、
前記第３のＥ－ＨＥＭＴと前記第３のＤ－ＨＥＭＴとの間のノードに結合された第４の論理回路であって、前記ノードに結合されたゲート端子を有する第４のＤ－ＨＥＭＴと第５のＥ－ＨＥＭＴを含む、第４の論理回路と、を含む工程と、
前記ＰＷＭ信号を生成する工程であって、
前記第１の論理回路によって、前記論理演算のＮＯＴ論理演算を前記第１の方形波に対して実行し、第１の出力信号を前記第３のＥ－ＨＥＭＴに出力する工程と、
前記第２の論理回路によって、前記ＮＯＴ論理演算を前記第２の方形波に対して実行し、第２の出力信号を前記第４のＥ－ＨＥＭＴに出力する工程と、
前記第３の論理回路によって、ＮＡＮＤ論理演算を実行し、前記ノードに第３の出力信号を生成する工程と、
前記第４の論理回路によって、前記第３の出力信号に対して前記ＮＯＴ論理演算を実行し、前記ＰＷＭ信号を出力し、前記ＰＷＭ信号の動作周期は、前記第１の範囲よりも小さい第２の範囲にある、前記ＰＷＭ信号を生成する工程と、
を含み、
前記方形波発生器は、
第５のＤ－ＨＥＭＴ、第６のＥ－ＨＥＭＴ、及び、第７のＥ－ＨＥＭＴを直列に接続して構成されるＮＡＮＤゲートであって、前記第６のＥ－ＨＥＭＴのゲート端子に入力された前記方形波信号に基づいて出力信号を生成する、ＮＡＮＤゲートと、
複数のインバータを互いに接続し、前記複数のインバータの最初のインバータが受信した前記出力信号に基づいて、前記複数のインバータ間の２つの異なるノードにおいて前記複数の方形波信号を生成する、複数のインバータであって、前記複数のインバータの各々は、直列に接続されたＤ－ＨＥＭＴとＥ－ＨＥＭＴとを含む、複数のインバータと、を含み、
前記複数のインバータの最後のインバータの出力端子は、前記第７のＥ－ＨＥＭＴのゲート端子に接続されている、
パルス幅変調信号の発生方法。

【発明の詳細な説明】

【背景技術】

【0001】

本開示の一実施例は、論理回路システム、論理回路装置及びパルス幅変調信号の発生方法に関し、特に、高電子移動度トランジスタを有する論理回路システム、論理回路装置及びパルス幅変調信号の発生方法である。

【0002】

窒化ガリウム（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ；ＧａＮ）高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）によるハイエンド整合ドライバ回路は、様々な回路システムの効率的な高出力を実現することができる。ここで、ＨＥＭＴは、様々な応用を有しており、個別のパワートランジスタの駆動操作も含む。

【発明の概要】

【0003】

本開示の一実施例によると、入力方形波信号を遅延させて方形波信号を発生させるための方形波発生器と、方形波信号における２つの方形波信号に対して、前記２つの方形波信号に対応する動作周期を有するパルス幅変調信号を発生させる論理演算を実行する論理装置と、を含む論理回路システムを提供する。

【0004】

本開示の一実施例によると、複数の強化モードの高電子移動度トランジスタと、複数の空乏モードの高電子移動度トランジスタと、を含み、複数の電圧入力に基づいてパルス幅変調信号を発生させるための複数の論理回路を含む論理回路装置を提供する。

【0005】

本開示の一実施例によると、方形波発生器を使用して複数の方形波信号を発生して、入力方形波信号を遅延させる工程と、方形波信号における２つの方形波信号に対して論理演算を実行することで、可変動作周期変調を有するパルス幅変調信号を発生させる工程と、を含むパルス幅変調信号の発生方法を提供する。

【図面の簡単な説明】

【0006】

図面を参照して読む場合、以下の詳細な説明から本開示の一実施例の各態様を最適に理解することができる。

【図1】本開示の各実施例による例示的なパルス幅変調（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ；ＰＷＭ）制御回路を示すブロック図である。

【図2A】本開示の各実施例による例示的な論理回路を示す電気的模式図である。

【図2B】本開示の各実施例による他の例示的な論理回路を示す電気的模式図である。

【図2C】本開示の各実施例による他の例示的な論理回路２３０を示す電気的模式図である。

【図3A】本開示の各実施例による例示的なＰＷＭ制御回路である。

【図3B】本開示の各実施例によるＰＷＭ制御回路の経時的な動作を示す一連の電圧図である。

【図4】本開示の各実施例によるＰＷＭ制御回路へ入力電圧を供給する発振器を示す例示的な模式図である。

【図5A】本開示の各実施例による他の例示的なＰＷＭ制御回路である。

【図5B】本開示の各実施例によるＰＷＭ制御回路の経時的な動作を示す一連の電圧図である。

【図6】本開示の各実施例によるＰＷＭ信号を発生させる方法を示すプロセスフローチャートである。

【発明を実施するための形態】

【0007】

以下の開示内容は、提供された目標物の異なる特性を実施するための多くの異なる実施例又は例を提供する。以下、本開示の一実施例の内容を簡略化するために、部材及びレイアウトの特定の例について説明する。勿論、これらは例に過ぎず、制限的なものではない。例えば、以下の説明では、第１の特性は第２の特性の上方又は上に形成されることは、第１の特性が第２の特性と直接接触するように形成される実施例を含むことができ、また、第１の特性が第２の特性に直接接触しないように追加の特性が第１の特性と第２の特性との間に形成されてもよい実施例を含むこともできる。なお、本開示の一実施例は、様々な例では、符号及び／又は文字を繰り返して参照することができる。この重複は単純化及び明確化を目的とし、且つそれ自体では議論された様々な実施例及び／又は構成の間の関係を示すものではない。

【0008】

なお、説明の便宜上、本明細書では、「～の下方にある」、「～の下にある」、「下部」、「～の上方にある」、「上部」などの空間相対用語を使用して、図中に示す１つの部材又は特性と１つまたはより多くの他の部材又は特性との関係を説明することができる。空間相対用語は、図に示されている方向以外、装置が使用又は操作する際に異なる方向をカバーすることができる。装置は、別の方向（９０度回転又は他の方向）を取ることができ、且つ本文に使用される空間相対記述子も同様にそれに応じて解釈されることができる。

【0009】

電界効果トランジスタ（ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；ＦＥＴ）は、電界を用いて電気装置を操作するトランジスタである。例えば窒化ガリウム（ＧａＮ）ＨＥＭＴなどのＨＥＭＴは、ＦＥＴの１種である。その一部は、高電流密度、高降伏電圧及び低動作抵抗により、ＨＥＭＴは高電力応用に適用される。例えばＧａＮ ＨＥＭＴなどのＨＥＭＴは、本明細書に記載のパルス幅変調（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ；ＰＷＭ）制御回路に使用されることを含む、様々な有用な応用を有する。一般的には、ＰＷＭ回路は、集積回路（ｉｎｔｒｇｒａｔｅｄ ｃｉｒｃｕｌｉｔ；ＩＣ）が消費する電力量を低減するために用いられる。

【0010】

ＧａＮ ＨＥＭＴは、低抵抗と、高降伏電界と、ワイドバンドギャップ（例えば、室温でＧａＮに対しては３.３６ｅＶである）と、高電流密度及び高電子ドリフト速度を含むその独特な材料特性の組み合わせにより大量の電力を輸送することができる。一般的に、ＰＷＭ回路は、ｐ型ＨＥＭＴ及びｎ型ＨＥＭＴの両方を有する一つ又は複数の論理回路を含む。しかしながら、これらのＰＷＭ回路は、依然として電力損失を受け、サイズが大きく、及び／又はそれにおける電気部材の数によりコストが高くなる懸念がある。

【0011】

本明細書に記載の回路及び方法は、ｎ型ＨＥＭＴのみを利用して論理回路システムを実施し、前記論理回路システムは更に最小から電力損失がないＰＷＭ信号を発生させることができる。例えば、図１は、本開示の各実施例による例示的ＰＷＭ制御回路１００を示すブロック図である。幾つかの実施例において、ＰＷＭ制御回路１００は、ＧａＮ集積回路（例えばＨＥＭＴ）で構成されるＧａＮ ＰＷＭ制御回路である。ＰＷＭ制御回路１００は、ｎ型論理回路１ １１０及びｎ型論理回路Ｘ １２０のような任意の数のｎ型論理回路を含むことができる。単一の電圧源（例えば、電圧源ＶＤＤ）１３０は、ＰＷＭ制御回路１００に電力を供給する。入力信号１４０は、図４に詳細に説明されたように、発振器回路からの電圧がＰＷＭ制御回路１００に供給される。ｎ型論理回路の組み合わせ（例えば、ｎ型論理回路 １ １１０及びｎ型論理回路Ｘ １２０）は、入力信号１４０を用いて変化動作周期を有する出力ＰＷＭ信号１５０を発生させる。動作周期の幅は、入力信号１４０によって制御することができる。

【0012】

図２Ａ～図２Ｃは、入力信号１４０を示し、図４に詳細に説明されたように、発振器回路からの電圧がＰＷＭ制御回路１００に供給される。本開示の各実施例による図１のＰＷＭ制御回路１００に整合された例示的な論理回路２１０、２２０、２３０を示す電気的模式図である。幾つかの実施例において、論理回路２１０、２２０、２３０はＧａＮ部材で構成される。例えば、図２Ａは、本開示の各実施例による例示的な論理回路２１０の電気的模式図である。論理回路２１０は、その入力値を取って前記入力値の反転値を出力するＮＯＴゲートである。

【0013】

論理回路２１０は、直列結合された強化モードＨＥＭＴ（ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ ＨＥＭＴ；Ｅ－ＨＥＭＴ）２１２と、空乏モードＨＥＭＴ（ｄｅｐｌｅｔｉｏｎ ｍｏｄｅ ＨＥＭＴ；Ｄ－ＨＥＭＴ）２１４で構成される。Ｅ－ＨＥＭＴ及びＤ－ＨＥＭＴは、例示的なｎ型ＨＥＭＴである。Ｅ－ＨＥＭＴは、電子をゲートに向けて吸引するために正のゲート電圧、又は電子をゲートに向けて吸引する隣接するバリア層における適切なドーピングレベルを必要とする。電子は、ゲートに向かって吸引されることにより、電流がＥ－ＨＥＭＴを流すことができる。つまり、Ｅ－ＨＥＭＴは、そのゲート端子を電圧レベルＶｔｈより高い電圧レベルにプルアップすることでオン又はイネーブルにされる。逆に、ゼロゲート－ソース電圧で、Ｄ－ＨＥＭＴはオン状態にある。つまり、Ｄ－ＨＥＭＴは、ゼロゲート－ソース電圧でオン状態にあり、且つ負のゲート電圧を印加する時にオフにされる。したがって、それは負の閾値電圧（例えば、－１.０Ｖ）を有する。図２Ａに戻り、Ｄ－ＨＥＭＴ２１４のソース／ドレイン端子は電圧源Ｖｄｄ（例えば、電圧源１３０）に結合される。Ｄ－ＨＥＭＴ２１４の他のソース／ドレイン端子及びＤ－ＨＥＭＴ２１４のゲート端子は、Ｅ－ＨＥＭＴ２１２のソース／ドレイン端子に結合される。このノードにおいて、論理回路２１０は、出力電圧ｖｏｕｔを供給する。Ｅ－ＨＥＭＴ２１２のゲート端子は、入力電圧ｖｉｎに結合される。Ｅ－ＨＥＭＴ２１２の他のソース／ドレイン端子は、電圧グランドに結合される。

【0014】

操作において、入力電圧ｖｉｎが正の電圧レベルである場合、Ｅ－ＨＥＭＴ２１２はオン又はイネーブルにされ、抵抗器として動作する。この場合、Ｄ－ＨＥＭＴ２１４はオフ又は無効にされる。後続の操作において、入力電圧ｖｉｎがほぼゼロである場合、Ｅ－ＨＥＭＴ２１２はオフ又は無効にされる。この場合、Ｄ－ＨＥＭＴ２１４は、オン又はイネーブルにされ、抵抗器として動作する。

【0015】

図２Ｂは、本開示の各実施例による他の例示的な論理回路２２０を示す電気的模式図である。論理回路２２０は、その全ての入力が論理的に高い（例えば、「１」）場合にのみ、その入力値を取り、論理的に低い（例えば、「０」）を出力するＮＡＮＤゲートである。そうでなければ、ＮＡＮＤゲートは論理的に高い（例えば、「１」）を出力する。論理回路２２０は、直列結合された２つのＥ－ＨＥＭＴ２２２、２２４とＤ－ＨＥＭＴ２２６で構成される。Ｄ－ＨＥＭＴ２２６のソース／ドレイン端子は電圧源Ｖｄｄ（例えば、電圧源１３０）に結合される。Ｄ－ＨＥＭＴ２２６の他のソース／ドレイン端子及びＤ－ＨＥＭＴ２２６のゲート端子は、Ｅ－ＨＥＭＴ２２４のソース／ドレイン端子に結合される。このノードでこそ、論理回路２２０は、出力電圧ｖｏｕｔを供給する。Ｅ－ＨＥＭＴ２２４のゲート端子は、第１の入力電圧ｖａに結合される。Ｅ－ＨＥＭＴ２２４の他のソース／ドレイン端子は、Ｅ－ＨＥＭＴ２２２のソース／ドレイン端子に結合される。Ｅ－ＨＥＭＴ２２２のゲート端子は、第２の入力電圧ｖｂに結合される。Ｅ－ＨＥＭＴ２２２の他のソース／ドレイン端子は、グランドに結合される。

【0016】

動作中に、第１の入力電圧ｖａが正の電圧レベルである場合、Ｅ－ＨＥＭＴ２２４がオン／イネーブルにされ、抵抗器として動作する。同様に、第２の入力電圧ｖｂが正の電圧レベルである場合、Ｅ－ＨＥＭＴ２２２がオン又はイネーブルにされ、抵抗器として機能する。Ｅ－ＨＥＭＴ２２２又はＥ－ＨＥＭＴ２２４がオン又はイネーブルにされる場合、Ｄ－ＨＥＭＴ２２６はオフ又は無効にされる。後続の動作において、第１の入力電圧ｖａがほぼゼロである場合、Ｅ－ＨＥＭＴ２２４はオフ又は無効にされる。同様に、第２の入力電圧ｖｂがほぼゼロである場合、Ｅ－ＨＥＭＴ２２２がオフ又は無効にされる。Ｅ－ＨＥＭＴ２２２またはＥ－ＨＥＭＴ２２４の何れかがオフ又は無効にされる場合、Ｄ－ＨＥＭＴ２２６がオン／イネーブルにされて抵抗器として動作する。

【0017】

図２Ｃは、本開示の各実施例による他の例示的な論理回路２３０を示す電気的模式図である。論理回路２３０は、その全ての入力が論理的に低い（例えば、「０」）場合にのみ、その入力値を取り、論理が高い（例えば、「１」）を出力するＮＯＲゲートである。そうでなければ、ＮＯＲゲートは論理的に低い（例えば、「０」）を出力する。論理回路２３０は、並列に結合される２つのＥ－ＨＥＭＴ２３２、２３４と、Ｅ－ＨＥＭＴ２３２と直列に結合されるＤ－ＨＥＭＴ２３６で構成される。Ｄ－ＨＥＭＴ２３６のソース／ドレイン端子は電圧源Ｖｄｄ（例えば、電圧源１３０）に結合される。Ｄ－ＨＥＭＴ２３６の他のソース／ドレイン端子及びＤ－ＨＥＭＴ２３６のゲート端子は、Ｅ－ＨＥＭＴ２３２及びＥ－ＨＥＭＴ２３４のそれぞれのソース／ドレイン端子に結合される。このノードでこそ、論理回路２３０は、出力電圧ｖｏｕｔを供給する。Ｅ－ＨＥＭＴ２３２のゲート端子は、第１の入力電圧ｖａに結合される。Ｅ－ＨＥＭＴ２３２の他のソース／ドレイン端子は、グランドに結合される。Ｅ－ＨＥＭＴ２３４のゲート端子は、第２の入力電圧ｖｂに結合される。Ｅ－ＨＥＭＴ２３４の他のソース／ドレイン端子は、グランドに結合される。

【0018】

動作中に、第１の入力電圧ｖａが正の電圧レベルである場合、Ｅ－ＨＥＭＴ２３２がオン／イネーブルにされ、抵抗器として動作する。同様に、第２の入力電圧ｖｂが正の電圧レベルである場合、Ｅ－ＨＥＭＴ２３４がオン又はイネーブルにされ、抵抗器として機能する。Ｅ－ＨＥＭＴ２３２又はＥ－ＨＥＭＴ２３４がオン又はイネーブルにされる場合、Ｄ－ＨＥＭＴ２３６はオフ又は無効にされる。後続の動作において、第１の入力電圧ｖａがほぼゼロである場合、Ｅ－ＨＥＭＴ２３２がオフ又は無効にされる。同様に、第２の入力電圧ｖｂがほぼゼロであると、Ｅ－ＨＥＭＴ２３４がオフ又は無効にされる。Ｅ－ＨＥＭＴ２３２またはＥ－ＨＥＭＴ２３４の何れかがオフ又は無効にされる場合、Ｄ－ＨＥＭＴ２３６がオンまたはイネーブルにされて抵抗器として動作する。

【0019】

図３Ａは、本開示の各実施例による例示的なＰＷＭ制御回路３００である。幾つかの実施例において、ＰＷＭ制御回路３００は、ＧａＮ部材を有するＧａＮ装置である。例えば、ＰＷＭ制御回路３００は、全てがＧａＮチップに整合された複数の論理回路３１０、３２０、３３０、３４０を含む。論理回路３１０、３２０及び３４０は、何れも先に図２Ａに示されるものと実質的に同等の部材、結合及び操作を有するＮＯＴゲートである。つまり、論理回路３１０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ３１２（Ｑｃｌｋ１ｅ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ３１４（Ｑｃｌｋ１ｄ）と、を含む。同様に、論理回路３２０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ３２２（Ｑｃｌｋｂ１ｅ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ３２４（Ｑｃｌｋｂ１ｄ）と、を含む。同様に、論理回路３４０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ３４２（Ｑｎａｎｄ３ｅ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ３４４（Ｑｎａｎｄ３ｄ）と、を含む。

【0020】

論理回路３３０は、前に図２Ｂに示されるものと実質的に同等の部材、結合及び操作を有するＮＡＮＤゲートである。つまり、論理回路３３０は、実質的にＥ－ＨＥＭＴ２２２に相当するＥ－ＨＥＭＴ３３２（Ｑｎａｎｄ２ｅ）と、実質的にＥ－ＨＥＭＴ２２４に相当するＥ－ＨＥＭＴ３３４（Ｑｎａｎｄｌｅ）と、実質的にＤ－ＨＥＭＴ２２６に相当するＤ－ＨＥＭＴ３３６（Ｑｎａｎｄ１ｄ）と、を含む。

【0021】

論理回路３１０、３２０はそれぞれ、論理回路３３０に入力電圧ｖｃｌｋ１とｖｃｌｋｂ１を供給する。続いて、論理回路３３０は、論理回路３４０に出力電圧ｖｎａｎｄを供給する。論理回路３４０は、動作周期が論理回路３１０、３２０に入力された電圧の動作周期に基づくＰＷＭ信号３５０を出力する。例えば、論理回路３１０は、論理回路３３０に結合され、且つＥ－ＨＥＭＴ３１２及びＤ－ＨＥＭＴ３１４を論理回路３３０のＥ－ＨＥＭＴ３３４のゲート端子に結合されたノードを介して出力電圧（例えば、ｖｃｌｋ１）（例えば、論理回路２２０の第１の入力電圧ｖａ）を供給する。論理回路３２０も、論理回路３３０に結合され、且つＥ－ＨＥＭＴ３２２及びＤ－ＨＥＭＴ３２４を介して論理回路３３０のＥ－ＨＥＭＴ３３２のゲート端子に結合されたノードに出力電圧（例えば、ｖｃｌｋ２）（例えば、論理回路２２０の第２の入力電圧ｖｂ）を供給する。論理回路３１０、３２０はそれぞれ、外部電圧源から入力電圧（例えば、論理回路２１０の入力電圧ｖｉｎ）ｖｎ１８、ｖｎ２５を受ける。論理回路３３０は、出力電圧（例えば、論理回路２２０の出力電圧ｖｏｕｔ）を論理回路３４０のＥ－ＨＥＭＴ３４２のゲート端子に出力する。論理回路３４０は、続いてそれぞれ論理回路３１０、３２０の入力電圧ｖｎ１８、ｖｎ２５の動作周期に基づくＰＷＭ信号１５０を出力する。

【0022】

図３Ｂは、本開示の各実施例によるＰＷＭ制御回路３００の経時的な動作を示す一連の電圧図３６０、３７０、３８０、３９０である。電圧図３６０、３７０、３８０、３９０に図示された電圧は説明する目的であり、且つ経時的な論理的に高い（例えば、「１」）又は論理的に低い（例えば、「０」）の論理振幅値の電圧を示す。電圧図３６０は、動作周期（例えば、パルス幅と時間帯の比）が約４０％～５０％である論理回路３１０の入力電圧ｖｎ１８を示す。電圧図３７０は、動作周期が約４０％～５０％である論理回路３２０の入力電圧ｖｎ２５を示す。前に述べたように、入力電圧ｖｎ１８及びｖｎ２５は一つ又は複数の外部電圧源によって供給される。２つの入力電圧ｖ１８とｖｎ２５は、論理回路３３０を介してＮＡＮＤ論理演算を用いて組み合わせられる。電圧図３８０は、論理回路３３０の出力電圧ｖｎａｎｄを図示する。前に述べたように、ＮＡＮＤゲートは、その全ての入力が論理的に高い（例えば、「１」）場合にのみ、その入力値を取り、論理的に低い（例えば、「０」）を出力する。そうでなければ、ＮＡＮＤゲートが論理的に高い（例えば、「１」）を出力する。前記操作は、電圧図３８０に示される。電圧図３９０は、論理回路３３０により出力されたＰＷＭ信号３５０を示す。電圧図３９０は、論理回路３３０が入力電圧を反転する論理演算ＮＯＴを実行するため、電圧図３８０の反転バージョンである。電圧図３９０に関連する動作周期は、約１０％～１５％である。

【0023】

図４は、本開示の各実施例によるＰＷＭ制御回路３００へ入力電圧ｖｎ１８、ｖ２５を供給する発振器４００を示す例示的な模式図である。入力電圧ｖｎ１８、ｖｎ２５は、発振器のような外部電源により供給することができる。発振器４００は、複数の論理回路４１０、４２０、４３０、４４０、４５０、及び図４に示されない入力電圧ｖｎ１８、ｖｎ２５を発生させるための追加の論理回路を含む。論理回路４１０は、前に図２Ｂに示されるものと実質的に同等の部材、結合及び操作を有するＮＡＮＤゲートである。つまり、論理回路４１０は、実質的にＥ－ＨＥＭＴ２２２に相当するＥ－ＨＥＭＴ４１２（Ｑ１ｅｂ）と、実質的にＥ－ＨＥＭＴ２２４に相当する４１４（Ｑ１ｅｂ）と、実質的にＤ－ＨＥＭＴ２２６に相当するＤ－ＨＥＭＴ４１６（Ｑ１ｄ）と、を含む。論理回路４２０、４３０、４４０、４５０は、何れも前に図２Ａに示されるものと実質的に同等の部材、結合及び操作を有するＮＯＴゲートである。つまり、論理回路４２０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ４２２（Ｑ２ｄ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ４２４（Ｑ２ｅ）を含む。同様に、論理回路４３０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ４３２（Ｑ３ｅ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ４３４（Ｑ３ｄ）と、を含む。同様に、論理回路４４０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ４４２（Ｑ４ｅ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ４４４（Ｑ４ｅ）と、を含む。それに対応して、論理回路４５０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ４５２（Ｑ３１ｅ）と、実質的にＤ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ４５４（Ｑ３１ｄ）と、を含む。

【0024】

論理回路４１０は、Ｅ－ＨＥＭＴ４１４のゲート端子において、第１の入力電圧Ｖｅｎ（例えば、論理回路２２０の第１の入力電圧ｖａ）を受ける。論理回路４２０も、Ｅ－ＨＥＭＴ４１２のゲート端子において、論理回路４５０から出力された入力電圧ｖｎ３１（例えば、論理回路２２０の第２の入力電圧ｖｂ）を受ける。論理回路４１０は、論理回路４２０に結合され、その出力電圧ｖｎ１（例えば、論理回路２２０の出力電圧ｖｏｕｔ）をＥ－ＨＥＭＴ４２２のゲート端子（例えば、論理回路２１０の入力電圧ｖｉｎ）に供給する。論理回路４２０は、論理回路４３０に結合され、その出力電圧ｖｎ２（例えば、論理回路２１０の出力電圧ｖｏｕｔ）をＥ－ＨＥＭＴ４３２のゲート端子（例えば、論理回路２１０の入力電圧ｖｉｎ）に供給する。論理回路４３０は、論理回路４４０に結合され、その出力電圧ｖｎ３（例えば、論理回路２１０の出力電圧ｖｏｕｔ）をＥ－ＨＥＭＴ４４０のゲート端子（例えば、論理回路２１０の入力電圧ｖｉｎ）に供給する。同様に、論理回路４４０は、図４に示されない他の一連の論理回路に結合され、且つ一連の連続的な点で示され、且つその出力電圧ｖｎ４（例えば、論理回路２１０の出力電圧ｖｏｕｔ）を次の結合された論理回路に供給する。このような一連の論理回路は、論理回路４５０まで継続される。論理回路４５０は、図４に図示されない論理回路に結合され、Ｅ－ＨＥＭＴ４５２のゲート端子において入力電圧ｖｎ３０を受ける。論理回路４５０は、前述のように論理回路４１０に結合され、入力電圧ｖｎ３０（例えば、論理回路２１０の出力電圧ｖｏｕｔ）を供給する。ＰＷＭ制御回路３００の所望入力波形特性に基づいて、発振器４００からの電圧は発振器４００内の一連の論理回路上の各連接点に供給することができる。例えば、入力電圧ｖｎ１８及びｖｎ２５はそれぞれ、発振器４００内の第１８個及び第２５個の論理回路から取られたものであってもよい。図３Ａ～図３Ｂに詳細に説明するように、このような電圧は、ＰＷＭ制御回路３００に供給することができる。

【0025】

しかしながら、当業者が理解できるように、発振器４００は、電圧を供給できる一例示的な回路に過ぎず、且つ任意の電圧源を利用して電圧を発生して前記電圧をＰＷＭ制御回路３００に供給することができる。なお、発振器の部材構成は、図４に示したものとは異なる可能性がある。

【0026】

図５Ａは、本開示の各実施例による他の例示的なＰＷＭ制御回路５００である。ＰＷＭ制御回路５００は、ＰＷＭ制御回路３００と類似する部材を有してもよく、且つ論理回路５１０は前記ＰＷＭ制御回路に結合される。幾つかの実施例において、ＰＷＭ制御回路５００は、ＧａＮ部材を有するＧａＮ装置である。論理回路５１０は、前に図２Ａに示されるものと実質的に同等の部材、結合及び操作を有するＮＯＴゲートである。つまり、論理回路５１０は、実質的にＥ－ＨＥＭＴ２１２に相当するＥ－ＨＥＭＴ５１２と、Ｄ－ＨＥＭＴ２１４に相当するＤ－ＨＥＭＴ５１４と、を含む。論理回路５１０は、ＰＷＭ制御回路３００から電圧ｖｎｏｔ（例えば、論理回路２１０の入力電圧ｖｉｎ）を受け、Ｅ－ＨＥＭＴ５１２及びＤ－ＨＥＭＴ５１４のソース／ドレイン端子の結合点にＰＷＭ信号５２０を出力する。図５Ａに示す実施例において、ＰＷＭ制御回路５００は、外部電圧源から異なる入力電圧ｖｎ１４、ｖｎ２９を受け、図３Ａに示すような入力電圧ｖｎ１８、ｖｎ２５ではない。幾つかの実施例において、これらの外部電圧は、図４の発振器４００のシリアル論理回路により供給することができる。

【0027】

図５Ｂは、本開示の各実施例によるＰＷＭ制御回路５００の経時的な動作を示す一連の電圧図５３０、５４０、５５０、５６０、５７０である。電圧図５３０、５４０、５５０、５６０、５７０に示された電圧は、説明する目的であり、且つ経時的な論理的に高い（例えば、「１」）又は論理的に低い（例えば、「０」）論理振幅値の電圧を示す。電圧図５３０は、動作周期（例えば、パルス幅と時間帯の比）が約４０％～５０％である論理回路３１０の入力電圧ｖｎ１４を示す。電圧図５４０は、動作周期が約４０％～５０％である論理回路３２０の入力電圧ｖｎ２９を示す。前に述べたように、入力電圧ｖｎ１４及びｖｎ２９は、一つ又は複数の外部電圧源によって供給される。２つの入力電圧ｖｎ１４とｖｎ２９は、論理回路３３０を介してＮＡＮＤ論理演算を用いて組み合わせられる。電圧図５５０は、論理回路３３０の出力電圧ｖｎａｎｄを図示する。前に述べたように、ＮＡＮＤゲートは、その全ての入力が論理的に高い（例えば、「１」）場合にのみ、その入力値を取り、論理的に低い（例えば、「０」）を出力する。そうでなければ、ＮＡＮＤゲートが論理的に高い（例えば、「１」）を出力する。前記操作は、電圧図５５０に示される。電圧図５６０は、論理回路３４０の電圧ｖｎｏｔを示す。論理回路３３０が入力電圧を反転する論理演算ＮＯＴを実行するため、電圧図５６０は、電圧図５５０の反転バージョンである。電圧図５６０に関連する動作周期は、約１５％～２０％である。電圧図５７０は、論理回路５１０により出力されたＰＷＭ信号５２０を示す。論理回路５１０が入力電圧を反転する論理演算ＮＯＴを実行するため、電圧図５７０は、電圧図５６０の反転バージョンである。電圧図５６０に関連する動作周期は、約７０％～７５％である。

【0028】

図６は、本開示の各実施例によるＰＷＭ信号を発生させる方法を示すプロセスフローチャート６００である。理解を容易にするために、ここで前に説明した構造を参照して図６を説明したが、理解すべきことは、前記方法が多くの他の構造にも適用されることである。工程６１０において、発振器４００のような方形波発生器を使用して複数の方形波信号（例えば、発振器４００の出力電圧ｖｎ１、ｖｎ２、ｖｎ３、ｖｎ４、～入力電圧ｖｎ１４、～、ｖｎ１８、～、ｖｎ２５、～、ｖｎ２９、ｖｎ３０、ｖｎ３１）を発生させて、入力方形波信号（例えば、第１の入力電圧Ｖｅｎ）を遅延させる。工程６２０において、これらの複数の方形波信号（例えば、発振器４００の出力電圧ｖｎ１、ｖｎ２、ｖｎ３、ｖｎ４、～、入力電圧ｖｎ１４、～、ｖｎ１８、～、ｖｎ２５、～、ｖｎ２９、ｖｎ３０、ｖｎ３１）における２つの方形波信号（例えば、入力電圧ｖｎ１４、ｖｎ１８及び／又はｖｎ２５、ｖｎ２９）に対して論理演算（例えば、ノット（ＮＯＴ）、又は（ＮＯＲ）又はナンド（ＮＡＮＤ））を実行することで、可変動作周期変調を有するＰＷＭ信号３５０、５２０（例えば、電圧図３９０が電圧図５７０と比較する）のようなＰＷＭ信号を発生させる。

【0029】

本明細書に記載の様々な回路及び方法の使用は、数多くの利点を提供することができる。例えば、本明細書に記載の様々な回路及び方法は、ＰＷＭ制御回路に入力電圧を供給するための鋸歯状波発生器、レベルシフタ又は比較器を必要としない。また、これらの回路及び方法は、組み立てられた相補型金酸素半導体（ＣＭＯＳ）制御集積回路（ＩＣ）とＧａＮパワーデバイスからのスイッチング損失を減少させる完全に整合する設計のために提供される。また、本明細書に記載の回路及び方法は、追加の受動部材を必要とせず、効率を向上させ、装置の大きさを最小化する。

【0030】

一実施例において、システムは、入力方形波信号を遅延させて複数の方形波信号を発生させるための方形波発生器と、これらの方形波信号における２つの方形波信号に対して、更にこれらの２つの方形波信号に対応する動作周期を有するＰＷＭ信号を発生させるための論理演算を実行する論理装置と、を含む。

【0031】

幾つかの実施例において、論理装置は、複数の強化モードの高電子移動度トランジスタと、複数の空乏モードの高電子移動度トランジスタと、を含む。

【0032】

幾つかの実施例において、論理装置は、第１の空乏モードの高電子移動度トランジスタに直列結合された第１の強化モードの高電子移動度トランジスタを含み、２つの方形波信号における第１の方形波信号を受信するための第１の論理回路と、第２の空乏モードの高電子移動度トランジスタに直列結合された第２の強化モードの高電子移動度トランジスタを含み、２つの方形波信号における第２の方形波信号を受信するための第２の論理回路と、第３の空乏モードの高電子移動度トランジスタに直列結合された第３の強化モードの高電子移動度トランジスタ及び第４の強化モードの高電子移動度トランジスタを含み、第１の論理回路と第２の論理回路に結合される第３の論理回路と、第５の強化モードの高電子移動度トランジスタ及び第４の空乏モードの高電子移動度トランジスタを含み、第３の論理回路に結合され、パルス幅変調信号を出力するための第４の論理回路と、を含む。

【0033】

幾つかの実施例において、論理装置は、第６の強化モードの高電子移動度トランジスタ及び第５の空乏モードの高電子移動度トランジスタを含み、第３の論理回路と第４の論理回路との間に結合される第５の論理回路を更に含む。

【0034】

幾つかの実施例において、強化モードの高電子移動度トランジスタ及び空乏モードの高電子移動度トランジスタは、ｎ型トランジスタである。

【0035】

幾つかの実施例において、論理演算は、ＮＯＴゲート、ＮＡＮＤゲート又はＮＯＲゲートの少なくとも一方を含む。

【0036】

幾つかの実施例において、方形波発生器は、発振器回路を含む。

【0037】

幾つかの実施例において、論理装置は、窒化ガリウム部材を含む。

【0038】

他の実施例において、装置は、複数のＥ－ＨＥＭＴ及び複数のＤ－ＨＥＭＴを含む複数の論理回路を含む。これらの論理回路は、これらの論理回路の電圧入力に基づいてＰＷＭ信号を発生させるために用いられる。

【0039】

幾つかの実施例において、論理回路の電圧入力は、一つの方形波発生器により発生された少なくとも２つの方形波を含み、且つパルス幅変調信号は少なくとも２つの方形波の動作周期に基づく動作周期信号を有する。

【0040】

幾つかの実施例において、論理回路は、空乏モードの高電子移動度トランジスタにおける第１の空乏モードの高電子移動度トランジスタに直列結合された強化モードの高電子移動度トランジスタにおける第１の強化モードの高電子移動度トランジスタを含み、電圧入力における第１の電圧入力を受信するための第１の論理回路と、空乏モードの高電子移動度トランジスタにおける第２の空乏モードの高電子移動度トランジスタに直列結合された強化モードの高電子移動度トランジスタにおける第２の強化モードの高電子移動度トランジスタを含み、電圧入力における第２の電圧入力を受信するための第２の論理回路と、空乏モードの高電子移動度トランジスタにおける第３の空乏モードの高電子移動度トランジスタに直列結合された強化モードの高電子移動度トランジスタにおける第３の強化モードの高電子移動度トランジスタ及び第４の強化モードの高電子移動度トランジスタを含み、第１の論理回路及び第２の論理回路に結合される第３の論理回路と、強化モードの高電子移動度トランジスタにおける第５の強化モードの高電子移動度トランジスタ及び空乏モードの高電子移動度トランジスタにおける第４の空乏モードの高電子移動度トランジスタを含み、第３の論理回路に結合され、パルス幅変調信号を出力するための第４の論理回路と、を含む。

【0041】

幾つかの実施例において、論理回路は、第３の論理回路と第４の論理回路との間に結合され、強化モードの高電子移動度トランジスタにおける第６の強化モードの高電子移動度トランジスタ及び空乏モードの高電子移動度トランジスタにおける第５の空乏モードの高電子移動度トランジスタを含む第５の論理回路を、更に含む。

【0042】

幾つかの実施例において、強化モードの高電子移動度トランジスタ及び空乏モードの高電子移動度トランジスタは、ｎ型トランジスタである。

【0043】

幾つかの実施例において、論理回路は、ＮＯＴゲート、ＮＡＮＤゲート又はＮＯＲゲートの少なくとも一方を含む。

【0044】

幾つかの実施例において、方形波発生器は、発振器回路を含む。

【0045】

幾つかの実施例において、論理回路は、窒化ガリウム部材を含む。

【0046】

他の実施例において、方形波発生器を使用して複数の方形波信号を発生して、入力方形波信号を遅延させる。これらの方形波信号における２つの方形波信号に対して論理演算を実行することで、可変動作周期変調を有するＰＷＭ信号を発生させる。

【0047】

幾つかの実施例において、パルス幅変調信号は、第１の論理回路と第２の論理回路により方形波を受信することと、第１の論理回路と第２の論理回路により第３の論理回路を駆動するためのクロック電圧を発生させることと、第３の論理回路により第１の論理演算を実行して第１の電圧出力を発生させることと、第４の論理回路により第１の電圧出力に対して第２の論理演算を実行することでパルス幅変調信号を発生させることと、により発生される。

【0048】

幾つかの実施例において、第１の論理回路は、第１の空乏モードの高電子移動度トランジスタに直列結合された第１の強化モードの高電子移動度トランジスタを含み、第２の論理回路は、第２の空乏モードの高電子移動度トランジスタに直列結合された第２の強化モードの高電子移動度トランジスタを含み、第３の論理回路は、第１の論理回路と第２の論理回路に結合され、且つ第３の空乏モードの高電子移動度トランジスタと直列結合された第３の強化モードの高電子移動度トランジスタ及び第４の強化モードの高電子移動度トランジスタを含み、且つ第４の論理回路は、第３の論理回路に結合され、且つ第５の強化モードの高電子移動度トランジスタ及び第４の空乏モードの高電子移動度トランジスタを含む。

【0049】

幾つかの実施例において、パルス幅変調信号はさらに、第３の論理回路と第４の論理回路との間に結合された第５の論理回路が第３の論理演算を実行することで発生される。

【0050】

上記は、いくつかの実施例の特性を概説したので、当業者が本開示の内容及び各態様をより良く理解させることができる。当業者にとって、本明細書で開示した内容は、本明細書で紹介された実施例を実行するための同一の目的、及び／又は同一の利点を達成するための他のプロセス及び構造を設計又は修正するための基礎として容易に使用されるできることを理解すべきである。当業者は、このような等価構造は本開示の精神及び範囲から逸脱するものではなく、本開示の精神及び範囲から逸脱することなく、本明細書で様々な変化、置換、及び変更を行ってもよいことが了解される。

【符号の説明】

【0051】

１００ ＰＷＭ制御回路
１１０ ｎ型論理回路１
１２０ ｎ型論理回路Ｘ
１３０ 電圧源
１４０ 入力信号
１５０ ＰＷＭ信号
２１０ 論理回路
２１２ 強化モードの高電子移動度トランジスタ（Ｅ－ＨＥＭＴ）
２１４ 空乏モードの高電子移動度トランジスタ（Ｄ－ＨＥＭＴ）
２２０ 論理回路
２２２ Ｅ－ＨＥＭＴ
２２４ Ｅ－ＨＥＭＴ
２２６ Ｄ－ＨＥＭＴ
２３０ 論理回路
２３２ Ｅ－ＨＥＭＴ
２３４ Ｅ－ＨＥＭＴ
２３６ Ｄ－ＨＥＭＴ
３００ パルス幅変調（ＰＷＭ）制御回路
３１０ 論理回路
３１２ Ｅ－ＨＥＭＴ
３１４ Ｄ－ＨＥＭＴ
３２０ 論理回路
３２２、Ｑｃｌｋｂ１ｅ Ｅ－ＨＥＭＴ
３２４、Ｑｃｌｋｂ１ｄ Ｄ－ＨＥＭＴ
３３０ 論理回路
３３２、Ｑｎａｎｄ２ｅ Ｅ－ＨＥＭＴ
３３４、Ｑｎａｎｄ１ｅ Ｅ－ＨＥＭＴ
３３６、Ｑｎａｎｄ２ｄ Ｄ－ＨＥＭＴ
３４０ 論理回路
３４２、Ｑｎａｎｄ３ｅ Ｅ－ＨＥＭＴ
３４４、Ｑｎａｎｄ３ｄ Ｄ－ＨＥＭＴ
３５０ ＰＷＭ信号
３６０ 電圧図
３７０ 電圧図
３８０ 電圧図
３９０ 電圧図
４００ 発振器
４１０ 論理回路
４１２、Ｑ１ｅｂ Ｅ－ＨＥＭＴ
４１４、Ｑ１ｅｂ Ｅ－ＨＥＭＴ
４１６、Ｑ１ｄ Ｄ－ＨＥＭＴ
４２０ 論理回路
４２２、Ｑ２ｅ Ｅ－ＨＥＭＴ
４２４、Ｑ２ｄ Ｄ－ＨＥＭＴ
４３０ 論理回路
４３２、Ｑ２ｅ Ｅ－ＨＥＭＴ
４３４、Ｑ２ｄ Ｄ－ＨＥＭＴ
４４０ 論理回路
４４２、Ｑ４ｅ Ｅ－ＨＥＭＴ
４４４、Ｑ４ｄ Ｄ－ＨＥＭＴ。
４５０ 論理回路
４５２、Ｑ３１ｅ Ｅ－ＨＥＭＴ
４５４、Ｑ３１ｄ Ｄ－ＨＥＭＴ
５００ ＰＷＭ制御回路
５１０ 論理回路
５１２ Ｅ－ＨＥＭＴ
５１４ Ｄ－ＨＥＭＴ
５２０ ＰＷＭ信号
５３０ 電圧図
５４０ 電圧図
５５０ 電圧図
５６０ 電圧図
５７０ 電圧図
６００ プロセスフローチャート
６１０ 工程
６２０ 工程
ｖａ 第１の入力電圧
ｖｂ 第２の入力電圧
Ｖｅｎ 第１の入力電圧
Ｖｄｄ 電圧源
ＶＳＳ 電圧
ｖｉｎ 入力電圧
ｖｎ１ 出力電圧
ｖｎ２ 出力電圧
ｖｎ３ 出力電圧
ｖｎ４ 出力電圧
ｖｎ１４ 入力電圧
ｖｎ１８ 入力電圧
ｖｎ２５ 入力電圧
ｖｎ２９ 入力電圧
ｖｎ３０ 入力電圧
ｖｎ３１ 入力電圧
ｖｎｏｔ 電圧
ｖｏｕｔ 出力電圧
ｖａｎｄ 電圧
ｖｎａｎｄ 出力電圧
ｖｃｌｋ１ 入力電圧
ｖｃｌｋｂ１ 入力電圧

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図4】

【図5A】

【図5B】

【図6】