特許 7617098 結晶化に耐性のあるアモルファスシリコンベースのフィルム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-08

(45)【発行日】2025-01-17

(54)【発明の名称】結晶化に耐性のあるアモルファスシリコンベースのフィルム

(51)【国際特許分類】

   H01L 21/205 20060101AFI20250109BHJP

   C23C 16/56 20060101ALI20250109BHJP

   C23C 16/24 20060101ALI20250109BHJP

   H01L 21/3065 20060101ALN20250109BHJP

【ＦＩ】

H01L21/205

C23C16/56

C23C16/24

H01L21/302 105A

【請求項の数】 15

(21)【出願番号】P 2022525764

(86)(22)【出願日】2020-10-27

(65)【公表番号】

(43)【公表日】2023-01-18

(86)【国際出願番号】 US2020057470

(87)【国際公開番号】W WO2021086822

(87)【国際公開日】2021-05-06

【審査請求日】2023-10-20

(31)【優先権主張番号】62/929,365

(32)【優先日】2019-11-01

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】アイディン， アイクト

(72)【発明者】

【氏名】ニッタラ， クリシュナ

(72)【発明者】

【氏名】ジャナキラマン， カーティック

(72)【発明者】

【氏名】ヤン， イー

(72)【発明者】

【氏名】ヘマニ， ガウタム ケー．

【審査官】河合 俊英

(56)【参考文献】

【文献】特開２０１５－１１５４３５（ＪＰ，Ａ）

【文献】特開平０７－１４２４１３（ＪＰ，Ａ）

【文献】特開２０１８－１９８２８８（ＪＰ，Ａ）

【文献】特開２０１１－０５４７１８（ＪＰ，Ａ）

【文献】特開２００８－０２７９９１（ＪＰ，Ａ）

【文献】特開２００３－０９２４１９（ＪＰ，Ａ）

【文献】特開２００２－１１８１１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／２０５

Ｃ２３Ｃ １６／５６

Ｃ２３Ｃ １６／２４

Ｈ０１Ｌ ２１／３０６５

(57)【特許請求の範囲】

【請求項1】

シリコン含有前駆体及びドーパント含有前駆体を半導体処理チャンバの処理領域に送達することであって、
ドーパントは、ホウ素、炭素、又はリンを含み、
前記ドーパント含有前駆体中のドーパント原子と、前記シリコン含有前駆体中のケイ素原子との合計に対する前記ドーパント含有前駆体中のドーパント原子の原子百分率は、５％～４０％の範囲にある、前記シリコン含有前駆体及びドーパント含有前駆体を半導体処理チャンバの処理領域に送達すること；
前記半導体処理チャンバの前記処理領域内で前記シリコン含有前駆体と前記ドーパント含有前駆体のプラズマを形成すること；
前記半導体処理チャンバの前記処理領域内に配置された基板上にシリコン－ドーパント材料を堆積すること；及び
前記基板上にアニーリングされたシリコン－ドーパント材料を形成するために、前記シリコン－ドーパント材料の熱アニーリングを実行することであって、前記アニーリングされたシリコン－ドーパント材料は、結晶シリコンを含まないか、３％未満の結晶シリコンを含む、前記熱アニーリングを実行すること
を含む堆積方法。

【請求項2】

前記ドーパントがホウ素であり、
前記原子百分率が６％～３０％の範囲にある、請求項１に記載の堆積方法。

【請求項3】

前記ドーパントが炭素である、請求項１に記載の堆積方法。

【請求項4】

前記ドーパントがリンである、請求項１に記載の堆積方法。

【請求項5】

前記シリコン－ドーパント材料の前記熱アニーリングを実行することが、少なくとも６３５℃の温度で少なくとも３０分間前記熱アニーリングを実行することを含む、請求項１から４のいずれか一項に記載の堆積方法。

【請求項6】

前記シリコン－ドーパント材料の前記熱アニーリングを実行することが、６５０℃～７５０℃の範囲の温度で前記熱アニーリングを実行することを含む、請求項５に記載の堆積方法。

【請求項7】

前記熱アニーリングを実行することが少なくとも２時間である、請求項５または６に記載の堆積方法。

【請求項8】

前記アニーリングされたシリコン－ドーパント材料が、５２０ｃｍ^－１でラマン分光ピークを示さない、請求項１から７のいずれか一項に記載の堆積方法。

【請求項9】

前記アニーリングされたシリコン－ドーパント材料が、４８０ｃｍ^－１でラマン分光ピークを示す、請求項１から８のいずれか一項に記載の堆積方法。

【請求項10】

前記熱アニーリングを実行することの前に、原子層堆積によって前記シリコン－ドーパント材料上に窒化ケイ素材料を堆積することをさらに含む、請求項１から９のいずれか一項に記載の堆積方法。

【請求項11】

前記窒化ケイ素材料を堆積することの前に、前記シリコン－ドーパント材料をパターン化することをさらに含む、請求項１０に記載の堆積方法。

【請求項12】

前記窒化ケイ素材料の下及び前記基板の上にある材料が、結晶シリコンを含まないか、３％未満の結晶シリコンを含む、請求項１０に記載の堆積方法。

【請求項13】

シリコン含有前駆体及びホウ素含有前駆体を半導体処理チャンバの処理領域に送達することであって、ドーパント含有前駆体中のドーパント原子と、前記シリコン含有前駆体中のケイ素原子との合計に対する前記ドーパント含有前駆体中のドーパント原子の原子百分率は、５％～４０％の範囲にある、前記シリコン含有前駆体及びホウ素含有前駆体を半導体処理チャンバの処理領域に送達すること；
前記半導体処理チャンバの前記処理領域内で前記シリコン含有前駆体と前記ホウ素含有前駆体のプラズマを形成すること；
前記半導体処理チャンバの前記処理領域内に配置された基板上にシリコン－ホウ素材料を堆積すること；
パターン化されたシリコン－ホウ素材料を形成するために、前記シリコン－ホウ素材料をパターン化すること；
原子層堆積によって、パターン化された前記シリコン－ホウ素材料上に窒化ケイ素材料を堆積すること；及び
アニーリングされたシリコン－ホウ素材料を形成するために、６５０℃～７５０℃の範囲の温度で前記パターン化されたシリコン－ホウ素材料の熱アニーリングを実行することであって、前記アニーリングされたシリコン－ホウ素材料は、結晶シリコンを含まないか、３％未満の結晶シリコンを含む、前記熱アニーリングを実行すること
を含む方法。

【請求項14】

前記シリコン含有前駆体がシランを含み、
かつ、前記ホウ素含有前駆体がジボランを含む、請求項１３に記載の方法。

【請求項15】

基板；
前記基板上のシリコン－ドーパント材料であって、
前記シリコン－ドーパント材料中のドーパントは、ホウ素、炭素、又はリンを含み、
前記シリコン－ドーパント材料中のドーパント原子とケイ素原子の合計に対するドーパント原子の原子百分率は５％～４０％の範囲にあり、
前記シリコン－ドーパント材料は、結晶シリコンを含まないか、３％未満の結晶シリコンを含み、
かつ、前記シリコン－ドーパント材料はパターン化されている、前記シリコン－ドーパント材料；及び
シリコン－ドーパント層上の窒化ケイ素材料
を含む、半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

関連する出願への相互参照
［０００１］この出願は、２０１９年１１月１日に出願された米国特許出願第６２／９２９，３６５号の優先権の利益を主張し、その内容は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
技術分野
［０００２］本技術は、半導体堆積プロセスに関する。より具体的には、本技術は、堆積されたアモルファスシリコン層におけるケイ素の結晶化を防止する方法に関する。

【背景技術】

【0002】

背景
［０００３］集積回路は、基板表面に複雑にパターン化された材料層を生成するプロセスによって可能になる。基板上にパターン化された材料を製造するには、露出した材料の形成と除去の制御された方法が必要である。デバイスのサイズが縮小し続けると、材料の均一性がその後の操作に影響を与える可能性がある。例えば、マスキング材料の表面均一性は、その後のエッチング均一性に影響を与える可能性がある。

【0003】

［０００４］したがって、高品質のデバイス及び構造を製造するために使用できる改善されたシステム及び方法が必要とされている。これら及び他のニーズは、本技術によって対処される。

【発明の概要】

【0004】

［０００５］堆積方法の例は、高温でのアニーリング後に発生し得る、堆積されたアモルファスシリコンフィルム中のシリコンの結晶化を防止又は低減することができる。シリコンに元素をドープすることにより、シリコンの結晶化を防ぐことができる。元素は、ホウ素、炭素、又はリンであり得る。元素の特定の濃度を超えてドーピングすると、高温で、かつ３０分以上の持続時間での実質的な結晶化が防止される。

【0005】

［０００６］実施形態は、堆積方法を含み得る。この方法は、シリコン含有前駆体及びドーパント含有前駆体を半導体処理チャンバの処理領域に送達することを含み得る。ドーパントは、ホウ素、炭素、又はリンを含み得る。ドーパント含有前駆体中のドーパント原子とシリコン含有前駆体中のケイ素原子の合計に対する、ドーパント含有前駆体中のドーパント原子の原子百分率は、５％～４０％の範囲であってよい。本方法は、半導体処理チャンバの処理領域内でシリコン含有前駆体とドーパント含有前駆体のプラズマを形成することをさらに含み得る。本方法はまた、半導体処理チャンバの処理領域内に配置された基板上にシリコン－ドーパント材料を堆積することを含み得る。さらに、本方法は、基板上にアニーリングされたシリコン－ドーパント材料を形成するために、シリコン－ドーパント材料の熱アニーリングを実行することを含み得る。アニーリングされたシリコン－ドーパント材料は、結晶シリコンを実質的に含まないことができる。

【0006】

［０００７］実施形態はまた、シリコン含有前駆体及びホウ素含有前駆体を半導体処理チャンバの処理領域に送達することを含む方法を含み得る。ドーパント含有前駆体中のドーパント原子とシリコン含有前駆体中のケイ素原子との合計に対するドーパント含有前駆体中のドーパント原子の原子百分率は、５％～４０％の範囲であってよい。本方法はまた、半導体処理チャンバの処理領域内にシリコン含有前駆体及びホウ素含有前駆体のプラズマを形成することを含み得る。本方法は、半導体処理チャンバの処理領域内に配置された基板上にシリコン－ホウ素材料を堆積させることをさらに含み得る。さらに、本方法は、シリコン－ホウ素材料をパターン化して、パターン化されたシリコン－ホウ素材料を形成することを含み得る。本方法は、パターン化されたシリコン－ホウ素材料上に原子層堆積によって窒化ケイ素材料を堆積することをさらに含み得る。さらに、本方法は、アニーリングされたシリコン－ホウ素材料を形成するために、パターン化されたシリコン－ホウ素材料の熱アニーリングを６５０℃～８５０℃の範囲の温度で実行することを含み得る。アニーリングされたシリコン－ホウ素材料は、結晶シリコンを実質的に含まないものであることができる。

【0007】

［０００８］実施形態は、半導体デバイスを含み得る。デバイスは、基板を含み得る。デバイスはまた、基板上にシリコン－ドーパント材料を含み得る。ドーパントは、ホウ素、炭素、又はリンを含み得る。シリコン－ドーパント材料中のドーパント原子とケイ素原子の合計に対するドーパント原子の原子百分率は、５％～４０％の範囲であり得る。シリコン－ドーパント材料は、結晶シリコンを実質的に含まないものであることができる。さらに、シリコン－ドーパント材料をパターン化することができる。さらに、デバイスは、シリコン－ドーパント層上に窒化ケイ素材料を含み得る。窒化ケイ素材料及びシリコン－ドーパント材料は、６５０℃～８５０℃の温度で少なくとも２時間アニーリングすることができる。

【0008】

［０００９］このような技術は、従来のシステムや技術に比べて多くの利点を提供する可能性がある。例えば、プロセスは、均一性の向上を特徴とするフィルムを製造することができる。さらに、本技術の実施形態の操作は、処理操作を容易にすることができる改善されたマスク材料を生成することができる。これら及び他の実施形態は、それらの利点及び特徴の多くと共に、以下の説明及び添付の図と併せてより詳細に説明される。

【0009】

［００１０］開示された技術の性質及び利点のさらなる理解は、明細書及び図面の残りの部分を参照することによって実現することができる。

【図面の簡単な説明】

【0010】

【図1】［００１１］本技術のいくつかの実施形態による例示的な処理チャンバの概略断面図を示している。

【図2】［００１２］本技術のいくつかの実施形態による堆積方法における例示的な操作を示している。

【図3A-3C】［００１３］図３のＡ～Ｃは、本技術のいくつかの実施形態による半導体層の処理を示している。

【図4】［００１４］本技術のいくつかの実施形態による堆積材料のラマン分光法の結果を示している。

【発明を実施するための形態】

【0011】

［００１５］図のいくつかは概略図として含まれている。これらの図は説明を目的としたものであり、特に縮尺であると述べられていない限り、縮尺であると見なされるべきではないことを理解されたい。さらに、概略図として、図は理解を助けるために提供されており、現実的な表現と比較してすべての側面又は情報を含むとは限らず、説明のために誇張された材料を含む場合がある。

【0012】

［００１６］添付の図では、同様の構成要素や機能に同じ参照ラベルが付いている場合がある。さらに、同種の様々な構成要素は、類似の構成要素を区別する文字で参照符号をたどることによって区別され得る。本明細書で第１の参照符号のみが使用される場合、説明は、文字に関係なく、同じ第１の参照符号を有する類似の構成要素の任意の１つに適用可能である。

【0013】

［００１７］半導体デバイスの処理には、高温での数時間のアニーリングが含まれる場合がある。この高温アニーリングは、堆積した半導体層でさらなる反応を引き起こす可能性がある。例えば、アモルファスシリコン層を堆積させることができる。約６５０℃の温度でアニーリングした後、シリコンの一部が結晶化する場合がある。アモルファス層でのシリコンの結晶化は、処理上の課題を提示する可能性がある。結晶シリコンはアモルファスシリコンとは異なる速度でエッチングする可能性があり、これにより不均一性が生じて後続の処理に影響を与える可能性がある。シリコンに隣接する層は、アモルファスシリコンと結晶シリコンとでは異なる方法で接着又は相互作用する可能性がある。アモルファスシリコンの問題は、特徴的な寸法が縮小するにつれて結晶化することがより重要になる。

【0014】

［００１８］ホウ素、炭素、又はリンなどのドーパントの添加は、シリコンの実質的な結晶化を防ぎ、シリコンをアモルファスに保つことが見出された。シリコンのドーピング濃度は、半導体トランジスタのソース及びドレイン領域へのシリコンのドーピングよりも大幅に高くなる可能性がある。理論に拘束されることを意図することなく、ドーパント原子はシリコン内で安定した系を形成する可能性があると考えられている。例えば、ＳｉＢ_３相は高温下で安定している可能性がある。この安定相は、結晶シリコンの形成を妨げる可能性がある。

【0015】

［００１９］図１は、本技術のいくつかの実施形態による例示的な処理チャンバ１００の断面図を示している。この図は、本技術の１つ又は複数の態様を組み込んだシステムの概要を示し、及び／又は本技術の実施形態に従って１つ又は複数の操作を実行することができるシステムの概要を示し得る。チャンバ１００又は実施される方法の追加の詳細は、以下でさらに説明され得る。チャンバ１００は、本技術のいくつかの実施形態に従ってフィルム層を形成するために利用され得るが、方法は、フィルム形成が起こり得る任意のチャンバにおいて同様に実行され得ることが理解されるべきである。処理チャンバ１００は、チャンバ本体１０２、チャンバ本体１０２の内部に配置された基板支持体１０４、及びチャンバ本体１０２と結合され、処理体積１２０内に基板支持体１０４を封入するリッドアセンブリ１０６を含んでよい。基板１０３は、開口部１２６を介して処理体積１２０に設けることができ、開口部１２６は、スリットバルブ又はドアを使用して処理するために従来の方法で密封することができる。基板１０３は、処理中に基板支持体の表面１０５上に着座させることができる。基板支持体１０４は、矢印１４５によって示されるように、基板支持体１０４のシャフト１４４を配置することができる軸１４７に沿って回転可能であることができる。あるいはまた、基板支持体１０４は、堆積プロセス中に必要に応じて回転するように持ち上げることができる。

【0016】

［００２０］プラズマプロファイル変調器１１１は、基板支持体１０４上に配置された基板１０３を横切るプラズマ分布を制御するために、処理チャンバ１００内に配置され得る。プラズマプロファイル変調器１１１は、チャンバ本体１０２に隣接して配置され得る第１の電極１０８を含むことができ、そしてチャンバ本体１０２をリッドアセンブリ１０６の他の構成要素から分離させることができる。第１の電極１０８は、リッドアセンブリ１０６の一部であり得るか、又は別個の側壁電極であり得る。第１の電極１０８は、環状又はリング状の部材であり得、リング電極であってよい。第１の電極１０８は、処理体積１２０を取り囲む処理チャンバ１００の円周の周りの連続ループであり得るか、又は必要に応じて選択された位置で不連続であり得る。第１の電極１０８はまた、有孔リング又はメッシュ電極などの有孔電極であり得るか、あるいは、例えば、二次ガス分配器などのプレート電極であり得る。

【0017】

［００２１］セラミック又は金属酸化物、例えば酸化アルミニウム及び／又は窒化アルミニウムなどの誘電体材料であり得る１つ又は複数のアイソレータ１１０ａ、１１０ｂは、第１の電極１０８に接触し、第１の電極１０８をガス分配器１１２及びチャンバ本体１０２から電気的及び熱的に分離することができる。ガス分配器１１２は、プロセス前駆体を処理体積１２０に分配するための開孔１１８を画定することができる。ガス分配器１１２は、ＲＦ発生器、ＲＦ電源、ＤＣ電源、パルスＤＣ電源、パルスＲＦ電源、又は処理チャンバと結合可能な任意の他の電源などの第１の電源１４２と結合することができる。いくつかの実施形態では、第１の電源１４２は、ＲＦ電源であり得る。

【0018】

［００２２］ガス分配器１１２は、導電性ガス分配器又は非導電性ガス分配器であってよい。ガス分配器１１２はまた、導電性及び非導電性構成要素から形成され得る。例えば、ガス分配器１１２の本体は導電性であり得るが、ガス分配器１１２のフェースプレートは非導電性であってよい。ガス分配器１１２は、例えば、図１に示されるような第１の電力源１４２によって電力を供給され得るか、又はガス分配器１１２は、いくつかの実施形態において、地面と結合され得る。

【0019】

［００２３］第１の電極１０８は、処理チャンバ１００の接地経路を制御することができる第１の調整回路１２８と結合することができる。第１の調整回路１２８は、第１の電子センサ１３０及び第１の電子コントローラ１３４を含み得る。第１の電子コントローラ１３４は、可変コンデンサ又は他の回路要素であり得るか、あるいはそれらを含み得る。第１の調整回路１２８は、１つ又は複数のインダクタ１３２であり得るか、あるいはそれらを含み得る。第１の調整回路１２８は、処理中に処理体積１２０に存在するプラズマ条件下で可変又は制御可能なインピーダンスを可能にする任意の回路であり得る。図示のいくつかの実施形態では、第１の調整回路１２８は、接地と第１の電子センサ１３０との間に並列に結合された第１の回路脚及び第２の回路脚を含み得る。第１の回路脚は、第１のインダクタ１３２Ａを含み得る。第２の回路脚は、第１の電子コントローラ１３４と直列に結合された第２のインダクタ１３２Ｂを含み得る。第２のインダクタ１３２Ｂは、第１の電子コントローラ１３４と、第１及び第２の回路脚の両方を第１の電子センサ１３０に接続するノードとの間に配置することができる。第１の電子センサ１３０は、電圧又は電流センサであることができ、第１の電子コントローラ１３４と結合することができ、これは、処理体積１２０内のプラズマ状態のある程度の閉ループ制御を可能にし得る。

【0020】

［００２４］第２の電極１２２は、基板支持体１０４と結合され得る。第２の電極１２２は、基板支持体１０４内に埋め込まれるか、又は基板支持体１０４の表面と結合され得る。第２の電極１２２は、プレート、穴あきプレート、メッシュ、ワイヤスクリーン、又は導電性要素の他の任意の分散配置であり得る。第２の電極１２２は、調整電極であることができ、例えば、基板支持体１０４のシャフト１４４に配置されている、例えば、５０オームなどの選択された抵抗を有するケーブルなどの導管１４６によって第２の調整回路１３６と結合することができる。第２の調整回路１３６は、第２の電子センサ１３８と、第２の可変コンデンサであり得る第２の電子コントローラ１４０とを有することができる。第２の電子センサ１３８は、電圧又は電流センサであることができ、第２の電子コントローラ１４０と結合されて、処理体積１２０内のプラズマ状態をさらに制御することができる。

【0021】

［００２５］バイアス電極及び／又は静電チャッキング電極であり得る第３の電極１２４は、基板支持体１０４と結合され得る。第３の電極は、インピーダンス整合回路であり得るフィルタ１４８を介して第２の電力源１５０と結合され得る。第２の電力源１５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源又はバイアス電力、あるいはこれら若しくは他の電源の組み合わせであり得る。いくつかの実施形態では、第２の電力源１５０は、ＲＦバイアス電力であり得る。

【0022】

［００２６］図１のリッドアセンブリ１０６及び基板支持体１０４は、プラズマ又は熱処理のための任意の処理チャンバと共に使用することができる。操作中、処理チャンバ１００は、処理体積１２０内のプラズマ状態のリアルタイム制御を提供することができる。基板１０３は、基板支持体１０４上に配置することができ、プロセスガスは、任意の所望のフロープランに従って、入口１１４を使用して、リッドアセンブリ１０６を通って流れることができる。ガスは、出口１５２を通って処理チャンバ１００を出ることができる。電力は、ガス分配器１１２と結合されて、処理体積１２０内にプラズマを確立することができる。いくつかの実施形態では、基板は、第３の電極１２４を使用して電気的バイアスに供することができる。

【0023】

［００２７］処理体積１２０内のプラズマにエネルギーを与えると、プラズマと第１の電極１０８との間に電位差が確立され得る。電位差はまた、プラズマと第２の電極１２２との間に確立され得る。次に、電子コントローラ１３４、１４０を使用して、２つの調整回路１２８及び１３６によって表される接地経路の流動特性を調整することができる。第１の調整回路１２８及び第２の調整回路１３６に設定点が供給されて、堆積速度及び中心から端までのプラズマ密度の均一性の独立した制御を提供することができる。電子コントローラが両方とも可変コンデンサであり得る実施形態では、電子センサは、堆積速度を最大化し、厚さの不均一性を独立して最小化するように可変コンデンサを調整することができる。

【0024】

［００２８］調整回路１２８、１３６のそれぞれは、それぞれの電子コントローラ１３４、１４０を使用して調整することができる可変インピーダンスを有することができる。電子コントローラ１３４、１４０が可変コンデンサである場合、各可変コンデンサの静電容量範囲、及び第１のインダクタ１３２Ａと第２のインダクタ１３２Ｂのインダクタンスを選択して、インピーダンス範囲を提供することができる。この範囲は、プラズマの周波数及び電圧特性に依存する可能性があり、各可変コンデンサの静電容量範囲が最小になる可能性がある。したがって、第１の電子コントローラ１３４の静電容量が最小又は最大である場合、第１の調整回路１２８のインピーダンスは高くなり得、その結果、基板支持体上に最小の空中又は横方向の及ぶ範囲を有するプラズマ形状が生ずる。第１の電子コントローラ１３４の静電容量が第１の調整回路１２８のインピーダンスを最小化する値に近づくと、プラズマの空中の及ぶ範囲は最大になり、基板支持体１０４の作業領域全体を効果的に覆うことができる。第１の電子コントローラ１３４の静電容量が最小インピーダンス設定から逸脱するにつれて、プラズマ形状がチャンバ壁から収縮する可能性があり、基板支持体の空中の及ぶ範囲が低下する可能性がある。第２の電子制御装置１４０は、同様の効果を有し得、第２の電子コントローラ１４０の静電容量が変化し得るので、基板支持体上のプラズマの空中の及ぶ範囲を増加及び減少させることができる。

【0025】

［００２９］電子センサ１３０、１３８は、閉ループでそれぞれの回路１２８、１３６を調整するために使用され得る。使用するセンサタイプに応じて、電流又は電圧の設定値を各センサに取り付けることができ、センサは、設定点からの逸脱を最小にするために、それぞれの電子コントローラ１３４、１４０への調整を決定する制御ソフトウェアを備えていてもよい。その結果、プラズマ形状が選択され、処理中に動的に制御され得る。前述の議論は、可変コンデンサである可能性がある電子コントローラ１３４、１４０に基づいているが、調整可能な特性を備えた任意の電子部品を使用して、調整可能なインピーダンスを調整回路１２８及び１３６に提供することができることは理解されるべきである。

【0026】

［００３０］図２は、シリコン－ドーパント材料を基板上に堆積させる方法２００を示している。基板は、半導体ウエハを含み得る。半導体ウエハは、シリコンウエハ又はシリコンオンインシュレータ（ＳＯＩ）ウエハを含み得る。基板は、半導体ウエハの頂部上に層を含み得る。これらの層は、シリコン層、誘電体（ＳｉＯ_２、ＳｉＮ）層、金属層、金属窒化物（例えば、ＴｉＮ）層、及びそれらの組み合わせを含み得る。層はパターン化され得る。

【0027】

［００３１］ブロック２０２において、シリコン含有前駆体及びドーパント含有前駆体は、半導体処理チャンバの処理領域に送達され得る。処理チャンバは、ＰＥＣＶＤ（プラズマ化学気相堆積法）用に構成することができる。ＰＥＣＶＤでは、ＬＰＣＶＤを含む他の堆積プロセスよりも、結晶化を回避するためにドーパントの割合を低くすることができる。ドーパントは、ホウ素、炭素、又はリンを含み得る。ドーパントは原子であり得る。ドーパントは、周期表のホウ素カラム（「第ＩＩＩ族」）、ケイ素を除く炭素カラム（「第ＩＶ族」）、窒素カラム（「第Ｖ族」）、酸素カラム（「第ＶＩ族」）、又はフッ素カラム（「第ＶＩＩ族」）（例えば、フッ素）の原子であり得る。ドーパントはまた、本明細書に記載の任意のカラム又は任意のカラム中の任意の原子を除外することができる。さらに、ドーパントは、本明細書に記載の原子の組み合わせであり得る。例として、ドーパントは、ホウ素とフッ素、ホウ素とリン、又はホウ素と炭素の組み合わせであり得る。シリコン含有前駆体中のシリコンとドーパント含有前駆体中のドーパントの合計に対する、ドーパント含有前駆体中のドーパントの原子百分率は、５％～１０％、６％～８％、１０％～２０％、２０％～３０％、２０％～２５％、２５％～３０％、３０％～３５％、３５％～４０％、４５％～４５％、４５％～５０％、又は５０％超の範囲にあり得る。

【0028】

［００３２］他のガスは、シリコン含有前駆体及びドーパント含有前駆体と共に送達され得る。他のガスには、アルゴン、ヘリウム、窒素、アンモニア、二原子水素、又は水素含有ガスが含まれ得る。

【0029】

［００３３］ブロック２０４において、シリコン含有前駆体とドーパント含有前駆体のプラズマが形成され得る。プラズマは、処理チャンバに送達される他のガスを含み得る。プラズマは、容量結合プラズマ又は誘導結合プラズマであり得る。

【0030】

［００３４］ブロック２０６において、シリコン－ドーパント材料を基板上に堆積させることができる。シリコン－ドーパント材料は、シリコン含有前駆体とドーパント含有前駆体とのプラズマ反応によって形成することができる。シリコン－ドーパント材料中のドーパント原子とケイ素原子の合計に対するドーパント原子の原子百分率は、５％～４０％、５％～１０％、６％～８％、１０％～２０％、２０％～３０％、２０％～２５％、２５％～３０％、３０％～３５％、又は３５％～４０％、４０％～４５％、４５％～５０％、又は５０％超の範囲にあることができる。

【0031】

［００３５］ドーパントはホウ素であってよい。シリコン－ドーパント材料中のホウ素の原子百分率は、５％～１０％、６％～８％、１０％～２０％、２０％～３０％、２０％～２５％、２５％～３０％、３０％～３５％、又は３５％～４０％の範囲にあってよい。ホウ素の閾値の百分率未満では、シリコンは結晶化する可能性があり、閾値の百分率以上では、シリコンはアモルファスのままである可能性がある。閾値の百分率は、アニーリングの温度と時間によって異なり得る。アニーリング温度が高いほど、閾値の百分率が高くなる可能性がある。閾値の百分率は、本明細書に開示される任意の百分率であってよい。より高い百分率では、シリコンがエッチング除去されるときにホウ素が除去されない可能性があるため、シリコン－ホウ素材料は、下流の操作（例えば、エッチング）で処理するのがより困難になる可能性がある。エッチングの難しさは、約３０％、３５％、又は４０％以上の百分率で見られ得る。ＬＰＣＶＤの代わりにＰＥＣＶＤを使用すると、調整可能性と堆積速度に利点がある。さらに、ＬＰＣＶＤでは、４５％のドーパントを含む材料は、７００℃以上のアニーリング温度である程度の結晶化を示す場合があるが、より低いドーパント濃度のＰＥＣＶＤ材料は、同じ温度で結晶化を示さない場合がある。

【0032】

［００３６］いくつかの実施形態では、ドーパントは炭素であってよい。炭素含有前駆体は、プロピレン（すなわち、Ｃ_３Ｈ_６）又は任意の適切なアルカン、アルケン、アルキン、若しくは炭化水素であり得る。シリコン－ドーパント材料中の炭素の原子百分率は、５％～１０％、６％～８％、１０％～２０％、２０％～３０％、２０％～２５％、２５％～３０％、３０％～３５％、３５％～４０％、４５％～５０％、又は５０％超の範囲であってよい。炭素の閾値の百分率未満では、シリコンは結晶化する可能性があり、閾値の百分率以上では、シリコンはアモルファスのままである可能性がある。閾値の百分率は、アニーリングの温度と時間によって異なり得る。アニーリング温度が高いほど、閾値の百分率が高くなる可能性がある。閾値の百分率は、本明細書に開示される任意の百分率であってよい。所与のアニーリング温度と時間にわたってアモルファスのままである炭素の閾値の百分率は、ホウ素の閾値の百分率よりも高くなる可能性がある。炭素の百分率が高い（例えば、３５％以上の）場合、シリコン－炭素材料は炭化ケイ素に類似している可能性がある。シリコンはより低いドーピング率でアモルファスのままである可能性があるため、ホウ素は炭素に対するドーパントとして好ましい場合がある。

【0033】

［００３７］追加の実施形態では、ドーパントはリンであってよい。リン含有前駆体は、ホスフィン（すなわち、ＰＨ_３）を含み得る。シリコン－ドーパント材料中のリンの原子百分率は、５％～１０％、６％～８％、１０％～２０％、２０％～３０％、２０％～２５％、２５％～３０％、３０％～３５％、３５％～４０％、４０％～４５％、４５％～５０％、又は５０％超の範囲であってよい。リンの閾値の百分率未満では、シリコンは結晶化する可能性があり、閾値の百分率以上では、シリコンはアモルファスのままである可能性がある。閾値の百分率は、アニーリングの温度と時間によって異なり得る。アニーリング温度が高いほど、閾値の百分率が高くなる可能性がある。閾値の百分率は、本明細書に開示される任意の百分率であってよい。所与のアニーリング温度と時間にわたってアモルファスのままである炭素の閾値の百分率は、ホウ素の閾値の百分率よりも高くなる可能性がある。シリコンはより低いドーピング率でアモルファスのままである可能性があるため、ホウ素は炭素に対するドーパントとして好ましい場合がある。より高いドーパントレベルは、下流の処理で追加の困難（例えば、欠陥、線端の粗さ、粒子）をもたらす可能性がある。

【0034】

［００３８］基板及びシリコン－ドーパント材料は、処理チャンバから除去することができる。基板及びシリコン－ドーパント材料は、別の操作（例えば、リソグラフィ、エッチング、堆積、アニール）のために装置に移動することができる。

【0035】

［００３９］ブロック２０８において、シリコン－ドーパント材料は、パターン化されたシリコン－ドーパント材料を形成するようにパターン化され得る。ブロック２０８の破線のボックスは、ブロックが方法２００において任意選択であることを示している。パターニングは、トレンチ及び／又はビアを形成するためのエッチングを含み得る。パターニングには、適切なリソグラフィ及びエッチング操作を含み得る。

【0036】

［００４０］ブロック２１０において、窒化ケイ素材料は、シリコン－ドーパント材料上に堆積され得る。ブロック２１０の破線のボックスは、ブロックが方法２００において任意選択であることを示している。堆積は、原子層堆積によるものであってよい。窒化ケイ素の堆積は、ブロック２１２で熱アニーリングを実行する前であってよい。窒化ケイ素材料の堆積は、パターン化されたシリコン－ドーパント材料の上に行うことができる。窒化ケイ素材料は、共形性に又は実質的に共形性に堆積することができる。

【0037】

［００４１］ブロック２１２において、シリコン－ドーパント材料の熱アニーリングを実行して、結晶シリコンを実質的に含まないアニーリングされたシリコン－ドーパント材料を形成することができる。実施形態では、結晶シリコンを実質的に含まないということは、３％未満、２％未満、１％未満、０．５％未満、又は０％の結晶シリコンを意味し得る。結晶シリコンを実質的に含まないシリコン－ドーパント材料は、シリコン－ドーパント材料を堆積するときに形成される連続シリコン－ドーパント層内の任意の材料を指す。結晶シリコンを実質的に含まないシリコン－ドーパント材料は、シリコン層の部分を指さず、これは、シリコンの結晶性部分の中にいくつかのアモルファスセクションを含み得る。

【0038】

［００４２］アニーリングは、少なくとも６３５℃の温度で実行できる。いくつかの実施形態では、アニーリングは、６３５℃～６５０℃、６５０℃～７００℃、７００℃～７５０℃、７５０℃～８００℃、８００℃～８５０℃、又は８５０℃超の温度であってよい。アニーリングの持続時間は少なくとも３０分であってよい。アニーリングの持続時間は、３０分～１時間、１時間～２時間、２時間～３時間、３時間～４時間、又は４時間超であってよい。

【0039】

［００４３］アニーリングされたシリコン－ドーパント材料は、５２０ｃｍ^－１又は５２０ｃｍ^－１の５％以内にラマン分光ピークを示さない場合がある。５２０ｃｍ^－１におけるピークは、結晶シリコンの存在を示している可能性がある。アニールされたシリコン－ドーパント材料は、４８０ｃｍ^－１又は４８０ｃｍ^－１の５％以内にピークを示し得る。約４８０ｃｍ^－１の広いピークは、アモルファスシリコンの存在を示している可能性がある。結晶化を示す５２０ｃｍ^－１のピークは、アモルファスシリコンを示す４８０ｃｍ^－１の広いピークよりも鋭い（より高く、より狭い）ピークである。

【0040】

［００４４］図２に示される方法は、ドーパントとしてホウ素を含み得る。例えば、方法は、シリコン含有前駆体及びホウ素含有前駆体を半導体処理チャンバの処理領域に送達することを含み得る。本方法は、半導体処理チャンバの処理領域内でシリコン含有前駆体とホウ素ント含有前駆体のプラズマを形成することをさらに含み得る。シリコン含有前駆体は、シランを含み得る。ホウ素含有前駆体は、ジボランを含み得る。本方法は、半導体処理チャンバの処理領域内に配置された基板上にシリコン－ホウ素材料を堆積させることをさらに含み得る。シリコン－ホウ素材料中のホウ素原子とケイ素原子の合計に対するホウ素原子の原子百分率は、５％～４０％の範囲であり得る。シリコン－ホウ素材料は、パターン化されたシリコン－ホウ素材料を形成するようにパターン化され得る。さらに、この方法は、パターン化されたシリコン－ホウ素材料上に原子層堆積によって窒化ケイ素材料を堆積することを含み得る。

【0041】

［００４５］本技術の実施形態は、半導体デバイスを含み得る。デバイスは、基板を含み得る。デバイスは、基板上にシリコン－ドーパント材料をさらに含み得る。ドーパントは、ホウ素、炭素、又はリンを含み得る。シリコン－ドーパント材料中のドーパント原子及びケイ素原子の合計に対するドーパント原子の原子百分率は、５％～４０％の範囲、あるいは本明細書に記載の任意の範囲であり得る。シリコン－ドーパント材料は、結晶シリコンを含まないものであることができる。シリコン－ドーパント材料をパターン化することができる。窒化ケイ素材料は、シリコン－ドーパント層上にあることができる。窒化ケイ素材料及びシリコン－ドーパント材料は、６５０℃～７５０℃の温度、あるいは本明細書に記載の任意の温度でアニーリングすることができる。窒化ケイ素材料及びシリコン－ドーパント材料は、少なくとも２時間、あるいは本明細書に記載の任意の期間アニーリングすることができる。

【0042】

［００４６］窒化ケイ素材料の下及び基板の上にある任意の材料は、結晶シリコンを含まないものであることができる。基板の上及び窒化ケイ素材料の下のシリコンはアモルファスであることができる。

【0043】

［００４７］いくつかの実施形態では、半導体デバイスは、シリコン－ドーパント材料の複数の層を含み得る。半導体デバイスは、窒化ケイ素材料の複数の層を含み得る。

【0044】

［００４８］図３Ａ、図３Ｂ、及び図３Ｃは、シリコン－ドーパント材料の複数の層を使用したプロセスフローの例を示している。図３Ａでは、層は基板３０２上にあり得る。基板３０２は、本明細書に記載の任意の基板であり得る。第１の酸化ケイ素層３０６は、基板３０２の最上部上にあってよい。第１のシリコン－ドーパント層３１０は、第１の酸化ケイ素層３０６の最上部上にあってよい。第２の酸化ケイ素層３１４は、第１のシリコン－ドーパント層３１０の最上部上にあってよい。第２のシリコン－ドーパント層３１８は、第２の酸化ケイ素層３１４の最上部上にあってよい。炭素ハードマスク層３２２は、第２のシリコン－ドーパント層３１８の最上部上にパターン化され得る。

【0045】

［００４９］第１のシリコン－ドーパント層３１０及び第２のシリコン－ドーパント層３１８は、アモルファスシリコンを含むことができるが、結晶シリコンは除外され得る。第１のシリコン－ドーパント層３１０及び第２のシリコン－ドーパント層３１８は、方法２００を含む、本明細書に開示される任意の方法によって形成され得る。図３Ａの層は、隣接する層に直接接触しているように示されている。いくつかの実施形態では、中間層は、図３Ａに示される層の間にあり得る。

【0046】

［００５０］図３Ｂにおいて、窒化ケイ素層３２６が堆積される。窒化ケイ素層３２６は、原子層堆積によって堆積することができる。窒化ケイ素層３２６を、炭素ハードマスク層３２２の上に共形性に又は実質的に共形性に堆積し得る。

【0047】

［００５１］図３Ｃは、炭素ハードマスク層３２２、第２のシリコン－ドーパント層３１８、窒化ケイ素層３２６、及び第２の酸化ケイ素層３１４をさらにエッチングした後の層を示している。第２のシリコン－ドーパント層３１８は、第２の酸化ケイ素層３１４のマスクとして機能する。第２のシリコン－ドーパント層３１８が結晶シリコン又は高過ぎるドーパント濃度を含む場合、第２のシリコン－ドーパント層３１８は均一にエッチングされない可能性がある。例えば、結晶シリコンは、より多くのラインエッジ粗さをもたらす可能性があり、また、ドーパント濃度が高過ぎると、エッチングされた構造のエッジに粗さを招くドーパント粒子が生ずる可能性がある。第２の酸化ケイ素層３１４は、構造３３０を形成するようにパターン化されている。第１の酸化ケイ素層３０６及び第１のシリコン－ドーパント層３１０は、さらにパターン化することができる。構造３３０は、下にある層をさらに処理するためのマスクとして使用することができる。

【0048】

［００５２］図４は、ホウ素の様々なドーピングレベルに対するラマン分光法の結果を示している。任意単位の強度をｙ軸に、波数（ｃｍ^－１）をｘ軸に示す。ホウ素のｋｃｐｓ（１秒当たりのキロカウント）での様々なカウントのスペクトルが示されている。蛍光Ｘ線（ＸＲＦ）で測定されたホウ素の数が多いほど、層内のホウ素の割合が高いことを示す。５４、４０、２８、１３、及び１１ｋｃｐｓのスペクトルが表示される。ＸＲＦセットアップを使用すると、５４ｋｃｐｓのカウントは約５３％のホウ素である。４３ｋｃｐｓのカウントは約４３％のホウ素である。２８ｋｃｐｓのカウントは約３５％のホウ素である。さらに、ホウ素をドーピングせず、５５０℃で堆積したアモルファスシリコンの結果が含まれている。アモルファスシリコンとシリコンとホウ素の層はすべて、６５０℃で３０分間アニーリングされる。層の厚さは３ｋＡ又は３．５ｋＡであった。

【0049】

［００５３］アモルファスシリコン、１１ｋｃｐｓのホウ素、及び１３ｋｃｐｓのホウ素のサンプルは、５２０ｃｍ^－１に鋭いピークを示した。この波長は結晶シリコンに関連している。対照的に、２８ｋｃｐｓのホウ素、４０ｋｃｐｓのホウ素、及び５４ｋｃｐｓのホウ素の試料は、５２０ｃｍ^－１にピークを示した。それに代わりに、２８ｋｃｐｓのホウ素、４０ｋｃｐｓのホウ素、及び５４ｋｃｐｓのホウ素の試料は、５２０ｃｍ^－１にピークを示さない。２８ｋｃｐｓのホウ素、４０ｋｃｐｓのホウ素、及び５４ｋｃｐｓのホウ素は、アモルファスシリコンに関連する４８０ｃｍ^－１でより広いピークを示す。

【0050】

［００５４］図４は、シリコン中のホウ素の割合が低いことと、ホウ素を含まないアモルファスシリコンが、６５０℃で３０分間アニーリングした後に結晶化することとを示している。図４は、６５０℃で３０分間アニーリングした後、より高い割合のホウ素が結晶化しないことも示している。

【0051】

［００５５］ホウ素をドープしたシリコンも、６５０℃で４時間のアニーリングで試験した。この場合も、ホウ素の数が多いほど、実質的な結晶化が見られ、アモルファスシリコン層が維持された。ホウ素数が７．５ｋｃｐｓ（ガス中のホウ素が４．２原子％［ホウ素とシリコンの合計に関して］）以下の試料は結晶化した。ホウ素数が８．６ｋｃｐｓ（ガス中５．６％）以上の試料はアモルファスのままであった。

【0052】

［００５６］ホウ素をドープしたシリコンを、７５０℃で２時間のアニーリングでさらに試験した。ホウ素数が１１ｋｃｐｓ（ガス中８．３％）以下の試料は結晶化した。ホウ素数が１２．９ｋｃｐｓ（ガス中１０．９％）以上の試料は、アモルファスのままであった。７５０℃で６時間など、追加のアニーリング温度と持続時間も試験される。

【0053】

［００５７］前述の説明では、説明の目的で、本技術の様々な実施形態の理解を提供するために多くの詳細が示されている。しかしながら、当業者には、これらの詳細のうちの一部がなくても、あるいは、追加の詳細があれば、特定の実施形態を実施できることが明らかであろう。

【0054】

［００５８］いくつかの実施形態を開示したが、当業者は、実施形態の趣旨から逸脱することなく、様々な修正、代替構造、及び等価物を使用できることが認識されるであろう。さらに、本技術を不必要にあいまいにすることを避けるために、いくつかの周知のプロセス及び要素については説明しなかった。したがって、上記の説明は、本技術の範囲を制限するものとして解釈されるべきではない。さらに、方法又はプロセスは、順次又は段階的に説明され得るが、操作は、同時に、又は記載されているものとは異なる順序で実行され得ることが理解されるべきである。

【0055】

［００５９］値の範囲が提示される場合、文脈上明らかに別段の指示がない限り、その範囲の上限と下限の間の各介在値はまた、下限の単位の最小単位まで具体的に開示されることが理解される。記載された範囲の任意の記載値又は記載されていない介在値の間の任意の狭い範囲、そしてその記載範囲のその他任意の記載された又は介在する値も包含される。これらの小さい範囲の上限と下限は、個別に範囲に含めることも除外することもでき、いずれか、どちらでもない、又は両方の制限がより狭い範囲に含まれている各範囲も本技術に含まれ、指定された範囲で特に除外された制限が適用される。記載された範囲に制限の一方又は両方が含まれる場合、含まれる制限のいずれか又は両方を除く範囲も含まれる。

【0056】

［００６０］本明細書及び添付の特許請求の範囲で使用されるように、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈上別途明示しない限り複数の指示物を含む。したがって、例えば、「前駆体」への言及は、複数のそのような前駆体への言及を含み、「層」への言及は、１つ又は複数の層、並びに当業者に知られているその等価物への言及などを含む。

【0057】

［００６１］また、「備える（ｃｏｍｐｒｉｓｅ（ｓ））」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ））」、「含有している（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ））」、及び「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数、構成要素、又はステップの存在を特定することを意図しているが、一又は複数のその他の特徴、整数、構成要素、工程、動作、又はグループの存在又は追加を除外するものではない。

【図1】

【図2】

【図3A-3C】

【図4】