特許 7627086 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-28

(45)【発行日】2025-02-05

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H10D 84/65 20250101AFI20250129BHJP

   H10D 10/40 20250101ALI20250129BHJP

【ＦＩ】

H10D84/65 W

H10D10/40 P

【請求項の数】 2

(21)【出願番号】P 2020008890

(22)【出願日】2020-01-23

(65)【公開番号】P2021118214

(43)【公開日】2021-08-10

【審査請求日】2022-11-29

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】鈴木 隆信

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開平０１－１６１７５３（ＪＰ，Ａ）

【文献】特開平１０－０７４９５８（ＪＰ，Ａ）

【文献】特開２０１４－１９２２７９（ＪＰ，Ａ）

【文献】特開２００７－２２０７９３（ＪＰ，Ａ）

【文献】特開２００３－０６００６３（ＪＰ，Ａ）

【文献】特開２００４－２０７２６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ８４／６５

Ｈ１０Ｄ １０／４０

(57)【特許請求の範囲】

【請求項1】

一導電型の半導体基板の表面に形成された逆導電型の半導体層をＩＩＬ回路部として区画する一導電型の埋込層と一導電型の第１の不純物領域からなる分離領域と、前記ＩＩＬ回路部の前記半導体基板と前記半導体層との間に形成された逆導電型の埋込層と、前記半導体層の表面から形成され前記逆導電型の埋込層に達する逆導電型の第１の不純物領域と、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域とで囲まれた前記半導体層の表面に形成された一導電型の第２の不純物領域および一導電型の第３の不純物領域と、前記一導電型の第２の不純物領域の表面に形成された逆導電型の第２の不純物領域とを備え、少なくとも前記半導体層をエミッタ、前記一導電型の第２の不純物領域をベース、前記逆導電型の第２の不純物領域をコレクタとする第１のトランジスタと、前記一導電型の第３の不純物領域をエミッタ、前記半導体層をベース、前記一導電型の第２の不純物領域をコレクタとする第２のトランジスタとを形成する半導体装置の製造方法において、
前記逆導電型の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度が低く、前記一導電型の第２の不純物領域をエミッタ、少なくとも前記逆導電型の第１の不純物領域および前記逆導電型の埋込層をベース、前記分離領域をコレクタとする寄生トランジスタがオンする場合、
前記逆導電型の第１の不純物領域を形成する際、形成条件は変更せず、前記寄生トランジスタのチャネル長となる、前記逆導電型の第１の不純物領域の幅を拡げる変更のみで、前記寄生トランジスタがオンする場合と比較して、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度を高くして前記寄生トランジスタのエミッタとベース間の不純物濃度差を大きくし、さらに、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域とが重なる寸法を長くし、前記寄生トランジスタの寄生動作を抑制することを特徴とする半導体装置の製造方法。

【請求項2】

一導電型の半導体基板の表面に形成された逆導電型の半導体層をＩＩＬ回路部およびバイポーラ回路部としてそれぞれ逆導電型の第１の半導体層と逆導電型の第２の半導体層とに区画する一導電型の埋込層と一導電型の第１の不純物領域からなる分離領域と、前記ＩＩＬ回路部の前記半導体基板と前記第１の半導体層との間に形成された逆導電型の第１の埋込層と、前記第１の半導体層の表面から形成され前記逆導電型の第１の埋込層に達する逆導電型の第１の不純物領域と、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域とで囲まれた前記第１の半導体層の表面に形成された一導電型の第２の不純物領域および一導電型の第３の不純物領域と、前記一導電型の第２の不純物領域の表面に形成された逆導電型の第２の不純物領域とを備え、少なくとも前記第１の半導体層をエミッタ、前記一導電型の第２の不純物領域をベース、前記逆導電型の第２の不純物領域をコレクタとする第１のトランジスタと、前記一導電型の第３の不純物領域をエミッタ、前記第１の半導体層をベース、前記一導電型の第２の不純物領域をコレクタとする第２のトランジスタとを形成し、前記バイポーラ回路部の前記半導体基板と前記逆導電型の第２の半導体層との間に逆導電型の第２の埋込層を前記逆導電型の第１の埋込層と同時に形成し、前記第２の半導体層の表面から形成され前記逆導電型の第２の埋込層に達する逆導電型の第３の不純物領域を前記逆導電型の第１の不純物領域と同時に形成し、前記第２の半導体層の表面に一導電型の第４の不純物領域を前記一導電型の第２の不純物領域と同時に形成し、前記一導電型の第４の不純物領域の表面に逆導電型の第４の不純物領域を前記逆導電型の第２の不純物領域と同時に形成し、少なくとも前記第２の半導体層をコレクタ、前記一導電型の第４の不純物領域をベース、前記逆導電型の第４の不純物領域をエミッタとする第３のトランジスタを形成する半導体装置の製造方法において、
前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度が低く、前記一導電型の第２の不純物領域をエミッタ、少なくとも前記逆導電型の第１の不純物領域および前記逆導電型の第１の埋込層をベース、前記分離領域をコレクタとする寄生トランジスタがオンする場合、
前記逆導電型の第１の不純物領域を形成する際、形成条件は変更せず、前記寄生トランジスタのチャネル長となる、前記逆導電型の第１の不純物領域の幅を拡げる変更のみで、前記寄生トランジスタがオンする場合と比較して、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度を高くして前記寄生トランジスタのエミッタとベース間の不純物濃度差を大きくし、さらに、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域とが重なる寸法を長くし、前記寄生トランジスタの寄生動作を抑制することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関し、特にＩＩＬ素子を備えた半導体装置の製造方法に関する。

【背景技術】

【0002】

バイポーラ半導体集積回路を構成する素子としてＩＩＬ（Integrated Injection Logic）素子を含む場合、バイポーラ素子が形成されたバイポーラ回路部とＩＩＬ素子が形成されたＩＩＬ回路部は、分離領域によって分離された半導体領域にそれぞれ形成される。

【0003】

図５に示すようにＩＩＬ回路部には、複数のコレクタを有するマルチコレクタ型のｎｐｎトランジスタＴｒ１と、ｎｐｎトランジスタＴｒ１のベースに、ベース電流を供給するためのｐｎｐトランジスタＴｒ２とが形成された構造となっている。図６は、一般的なＩＩＬ回路部と、このＩＩＬ回路部と隣接するバイポーラ回路部とを分離する分離領域の断面図である。図６に示すように、ｐ型基板１上にｎ型エピタキシャル層２が積層し、ｐ型基板１とｎ型エピタキシャル層２との間に形成されたｐ型埋込層３ａとｎ型エピタキシャル層２の表面から形成される第１のｐ型不純物領域３ｂとで形成される分離領域３により、ｎ型エピタキシャル層２が取り囲まれ、ＩＩＬ回路部が区画されている。

【0004】

このＩＩＬ回路部には、ｐ型基板１とｎ型エピタキシャル層２との間にｎ型埋込層４が形成され、ｎ型埋込層４に達してｎ型エピタキシャル層２を区画するように第１のｎ型不純物領域５が形成されている。この第１のｎ型不純物領域５によって区画されたｎ型エピタキシャル層２の表面には、第２のｐ型不純物領域が６形成され、ｐ型不純物領域６の表面に複数の第２のｎ型不純物領域７が形成されている。８はｎ型エピタキシャル層２表面に形成された第３のｐ型不純物領域となる。

【0005】

このような構造の半導体装置では、マルチコレクタ型のｎｐｎトランジスタＴｒ１は、ｎ型エピタキシャル層２がエミッタ、第２のｐ型不純物領域６がベース、第２のｎ型不純物領域７がコレクタとなる。またｐｎｐトランジスタＴｒ２は、第２のｐ型不純物領域６がコレクタ、ｎ型エピタキシャル層２がベース、第３のｐ型不純物領域８がエミッタとなる。この種の半導体装置は、例えば特許文献１に記載されている。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２００７－２２０７９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

ところでこのような構造の半導体装置の製造方法において、ｎ型埋込層４と第１のｎ型不純物領域５とを接続するため、ｎ型埋込層４はｐ型基板１上から、第１のｎ型不純物領域５はｎ型エピタキシャル層２の表面からそれぞれ不純物を拡散させている。この深さ方向の濃度プロファイルを図７に示す。図７に示すように、第１のｎ型不純物領域５とｎ型埋込層４との接続部に相当する深さに不純物濃度が低くなる領域があることがわかる。

【0008】

この不純物濃度が低くなる領域において、その不純物濃度がある程度高い場合には、第２のｐ型不純物領域６がエミッタ、第１のｎ型不純物領域５とｎ型埋込層４がベース、分離領域３がコレクタとなる寄生トランジスタの寄生動作が抑制される。

【0009】

しかしながら、この種の半導体装置では、バイポーラ回路部とＩＩＬ回路部を同時に形成するのが好ましく、ＩＩＬ回路部単独で不純物濃度を適宜設定することは難しかった。そこで、不純物濃度を最適化するためにバイポーラ回路部とＩＩＬ回路部をそれぞれ別々に製造すると製造コストが嵩んでしまうという問題点があった。本発明はこのような実情に鑑み、簡便で、製造コストの大幅な増加を招かずに寄生トランジスタの寄生動作を抑制するＩＩＬ回路部を形成することができる半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するため、本願請求項１に係る発明は、一導電型の半導体基板の表面に形成された逆導電型の半導体層をＩＩＬ回路部として区画する一導電型の埋込層と一導電型の第１の不純物領域からなる分離領域と、前記ＩＩＬ回路部の前記半導体基板と前記半導体層との間に形成された逆導電型の埋込層と、前記半導体層の表面から形成され前記逆導電型の埋込層に達する逆導電型の第１の不純物領域と、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域とで囲まれた前記半導体層の表面に形成された一導電型の第２の不純物領域および一導電型の第３の不純物領域と、前記一導電型の第２の不純物領域の表面に形成された逆導電型の第２の不純物領域とを備え、少なくとも前記半導体層をエミッタ、前記一導電型の第２の不純物領域をベース、前記逆導電型の第２の不純物領域をコレクタとする第１のトランジスタと、前記一導電型の第３の不純物領域をエミッタ、前記半導体層をベース、前記一導電型の第２の不純物領域をコレクタとする第２のトランジスタとを形成する半導体装置の製造方法において、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度が低く、前記一導電型の第２の不純物領域をエミッタ、少なくとも前記逆導電型の第１の不純物領域および前記逆導電型の埋込層をベース、前記分離領域をコレクタとする寄生トランジスタがオンする場合、前記逆導電型の第１の不純物領域を形成する際、形成条件は変更せず、前記寄生トランジスタのチャネル長となる、前記逆導電型の第１の不純物領域の幅を拡げる変更のみで、前記寄生トランジスタがオンする場合と比較して、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度を高くして前記寄生トランジスタのエミッタとベース間の不純物濃度差を大きくし、さらに、前記逆導電型の埋込層と前記逆導電型の第１の不純物領域とが重なる寸法を長くし、前記寄生トランジスタの寄生動作を抑制することを特徴とする。

【0011】

本願請求項２に係る発明は、一導電型の半導体基板の表面に形成された逆導電型の半導体層をＩＩＬ回路部およびバイポーラ回路部としてそれぞれ逆導電型の第１の半導体層と逆導電型の第２の半導体層とに区画する一導電型の埋込層と一導電型の第１の不純物領域からなる分離領域と、前記ＩＩＬ回路部の前記半導体基板と前記第１の半導体層との間に形成された逆導電型の第１の埋込層と、前記第１の半導体層の表面から形成され前記逆導電型の第１の埋込層に達する逆導電型の第１の不純物領域と、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域とで囲まれた前記第１の半導体層の表面に形成された一導電型の第２の不純物領域および一導電型の第３の不純物領域と、前記一導電型の第２の不純物領域の表面に形成された逆導電型の第２の不純物領域とを備え、少なくとも前記第１の半導体層をエミッタ、前記一導電型の第２の不純物領域をベース、前記逆導電型の第２の不純物領域をコレクタとする第１のトランジスタと、前記一導電型の第３の不純物領域をエミッタ、前記第１の半導体層をベース、前記一導電型の第２の不純物領域をコレクタとする第２のトランジスタとを形成し、前記バイポーラ回路部の前記半導体基板と前記逆導電型の第２の半導体層との間に逆導電型の第２の埋込層を前記逆導電型の第１の埋込層と同時に形成し、前記第２の半導体層の表面から形成され前記逆導電型の第２の埋込層に達する逆導電型の第３の不純物領域を前記逆導電型の第１の不純物領域と同時に形成し、前記第２の半導体層の表面に一導電型の第４の不純物領域を前記一導電型の第２の不純物領域と同時に形成し、前記一導電型の第４の不純物領域の表面に逆導電型の第４の不純物領域を前記逆導電型の第２の不純物領域と同時に形成し、少なくとも前記第２の半導体層をコレクタ、前記一導電型の第４の不純物領域をベース、前記逆導電型の第４の不純物領域をエミッタとする第３のトランジスタを形成する半導体装置の製造方法において、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度が低く、前記一導電型の第２の不純物領域をエミッタ、少なくとも前記逆導電型の第１の不純物領域および前記逆導電型の第１の埋込層をベース、前記分離領域をコレクタとする寄生トランジスタがオンする場合、前記逆導電型の第１の不純物領域を形成する際、形成条件は変更せず、前記寄生トランジスタのチャネル長となる、前記逆導電型の第１の不純物領域の幅を拡げる変更のみで、前記寄生トランジスタがオンする場合と比較して、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域との接続部の不純物濃度を高くして前記寄生トランジスタのエミッタとベース間の不純物濃度差を大きくし、さらに、前記逆導電型の第１の埋込層と前記逆導電型の第１の不純物領域とが重なる寸法を長くし、前記寄生トランジスタの寄生動作を抑制することを特徴とする。

【発明の効果】

【0012】

本発明の半導体装置の製造方法によれば、不純物領域を形成する大きさを調整することで、寄生トランジスタの寄生動作を抑制することができ、バイポーラ回路部に形成したバイポーラトランジスタに要求される特性を維持しつつ、特性の優れたＩＩＬ素子を簡便に形成することができる。また、不純物領域は、数μｍ程度の変更により効果が得られ、ＩＩＬ回路部の専有面積が増えることによる製品コストの大幅な増加を招くこともない。

【0013】

特にバイポーラ回路部のエピタキシャル層の不純物濃度を低くすることで高耐圧のバイポーラ素子を形成することと、特性の優れたＩＩＬ素子を形成することが可能となる。

【図面の簡単な説明】

【0014】

【図1】本発明の実施例の半導体装置の製造方法を説明する図である。

【図2】本発明の実施例の半導体装置の製造方法を説明する図である。

【図3】本発明の実施例の半導体装置の製造方法を説明する図である。

【図4】本発明の実施例の半導体装置の製造方法を説明する図である。

【図5】一般的なＩＩＬ回路を説明する図である。

【図6】一般的なＩＩＬ回路を備えた半導体装置を説明する図である。

【図7】一般的なＩＩＬ回路を備えた半導体装置の一部の濃度プロファイルを示す図である。

【発明を実施するための形態】

【0015】

本発明の半導体装置の製造方法は、バイポーラ素子が形成されるバイポーラ回路部とＩＩＬ素子が形成されるＩＩＬ回路部とを備える半導体装置において、ＩＩＬ回路部を形成する際に好適な製造方法である。以下、実施例について詳細に説明する。

【実施例】

【0016】

本発明の実施例について、ＩＩＬ回路部にマルチコレクタ型のｎｐｎトランジスタとｐｎｐトランジスタを形成し、バイポーラ回路部にｎｐｎトランジスタを形成する半導体装置の製造工程に従い、詳細に説明する。

【0017】

まず、ｐ型基板１上にｎ型エピタキシャル層を形成する。このとき、ＩＩＬ回路部とバイポーラ回路部とを分離する分離領域を構成するｐ型埋込層３ａと、ＩＩＬ回路部に第１のｎ型埋込層４ａと、バイポーラ回路部に第２のｎ型埋込層４ｂを形成するため、ｐ型基板１表面に所望の導電型の不純物イオンを注入しておく。ｎ型エピタキシャル層の不純物濃度は、バイポーラ回路部に形成されるｎｐｎトランジスタの耐圧に応じて設定され、一般的には、ｎｐｎトランジスタの耐圧を高くするためにｎ型エピタキシャル層の不純物濃度は低く設定される。ｎ型エピタキシャル層の成長に伴い、ｐ型基板１に注入された不純物イオンが拡散し、ｐ型埋込層３ａ、第１のｎ型埋込層４ａおよび第２のｎ型埋込層４ｂが形成される。必要に応じて、所望の不純物イオンを注入した後エピタキシャル成長を行う工程を繰り返して埋込層を形成することも可能である。

【0018】

その後、ｎ型エピタキシャル層の表面からｐ型埋込層３ａに達する第１のｐ型不純物領域３ｂを形成し、ｐ型埋込層３ａと第１のｐ型不純物領域３ｂからなる分離領域３を形成する。この分離領域３により区画されたｎ型エピタキシャル層の一部（第１のｎ型エピタキシャル層２ａ）がＩＩＬ回路部となり、分離領域３により区画されたｎ型エピタキシャル層の他の一部（第２のｎ型エピタキシャル層２ｂ）がバイポーラ回路部となる（図１）。

【0019】

次に、第１のｎ型エピタキシャル層２ａの表面から第１のｎ型埋込層４ａに達する第１のｎ型不純物領域５ａを形成して第１のｎ型エピタキシャル層２ａの一部を区画する。同時に、第２のｎ型エピタキシャル層２ｂの表面から第２のｎ型埋込層４ｂに達する第３のｎ型不純物領域５ｂを形成する（図２）。

【0020】

第１のｎ型エピタキシャル層２ａの表面に第２のｐ型不純物領域６ａと第３のｐ型不純物領域８ａを形成する。同時に、第２のｎ型エピタキシャル層２ｂの表面に第４のｐ型不純物領域６ｂを形成する。次に第２のｐ型不純物領域６ａの表面に第２のｎ型不純物領域７ａを形成する。同時に、第４のｐ型不純物領域６ｂの表面に第４のｎ型不純物領域７ｂを形成する(図３)。ここでＩＩＬ回路部に形成される第２のｐ型不純物領域６ａは、ｎｐｎトランジスタのベースとなり、このベースからエミッタ（第１のｎ型不純物領域５ａ）への注入効率を増加させるため、近接あるいは接触させて配置するのが好ましい。

【0021】

従来例で説明したように第１のｎ型不純物領域５ａと第１のｎ型埋込層４ａのそれぞれの領域の接続部に相当する深さの不純物濃度が低下すると、第２のｎ型不純物領域７ａをコレクタ、第２のｐ型不純物領域６ａをベース、第１のｎ型エピタキシャル層２ａをエミッタとする通常のｎｐｎトランジスタとともに、第２のｐ型不純物領域６ａをエミッタ、第１のｎ型エピタキシャル層２ａ、第１のｎ型不純物領域５ａおよび第１の埋込層４ａをベース、分離領域３Ａをコレクタとするｐｎｐ寄生トランジスタがオンし、寄生動作が抑制できなくなる。

【0022】

この種の半導体装置では、バイポーラ回路部とＩＩＬ回路部を同時に形成することで製造コストの削減を図っているため、第１のｎ型不純物領域５ａと第１のｎ型埋込層４ａとの接続部に相当する深さの不純物濃度を上げるためにＩＩＬ回路部の第１のｎ型不純物領域５ａとバイポーラ回路部の第３のｎ型不純物領域５ｂを別工程で形成することは避けたいところである。

【0023】

そこで本実施例では、ｎ型エピタキシャル層等の不純物濃度や厚さ等の条件によって、第１のｎ型不純物領域５ａと第１のｎ型埋込層４ａの接続部の不純物濃度が低下することによって寄生トランジスタがオンしてしまう場合に、第１のｎ型不純物領域５ａの幅（寄生トランジスタのチャネル長に相当）を拡げて、接続部近傍の不純物濃度を高くする。

【0024】

図４は、第１のｎ型不純物領域５ａを形成する際に、形成条件を同一とし、使用するマスク幅の寸法のみを変更したときに接続部の最も低い不純物濃度を示している。図４に示すように第１のｎ型不純物領域５ａの幅を拡げることで接続部の不純物濃度を上げることができる。また不純物濃度が一定となった後は、第１のｎ型不純物領域５ａと第１のｎ型埋込層４ａとが重なる寸法が増すことになる。つまり、マスク幅を拡げることで寄生トランジスタのエミッタとベース間の不純物濃度差を大きくし、さらにその長さを長くすることで寄生トランジスタの寄生動作を抑制している。その結果、寄生トランジスタの寄与をなくし、特性の優れたＩＩＬ素子を形成することが可能となる。

【0025】

図４に示す例では、第１のｎ型不純物領域の幅を５μｍ以上とすることで、安定してＩＩＬ回路部の寄生トランジスタによると考えられるリーク電流の減少が確認できた。

【0026】

一方バイポーラ回路部のｎｐｎトランジスタは、所望の耐圧が得られるように第２のｎ型エピタキシャル層２ｂ不純物濃度が設定されているため、所望の特性を得ることができる。

【0027】

以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、ＩＩＬ素子とバイポーラ素子としてｎｐｎトランジスタを同時に形成する例について説明したが、これに限定されるものではない。

【符号の説明】

【0028】

１：ｐ型基板、２：ｎ型エピタキシャル層、２ａ：第１のｎ型エピタキシャル層、２ｂ：第２のｎ型エピタキシャル層、３：分離領域、３ａ：ｐ型埋込層、３ｂ：第１のｐ型不純物領域、４：ｎ型埋込層、４ａ：第１のｎ型埋込層、４ｂ：第２のｎ型埋込層、５、５ａ：第１のｎ型不純物領域、５ｂ：第３のｎ型不純物領域、６、６ａ：第２のｐ型不純物領域、６ｂ：第４のｐ型不純物領域、７、７ａ：第２のｎ型不純物領域、７ｂ：第４のｎ型不純物領域、８、８ａ：第３のｐ型不純物領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】