特許 7630008 半導体の信頼性不良のＺ－ＰＡＴ欠陥によって導かれる統計的異常を検出するシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-05

(45)【発行日】2025-02-14

(54)【発明の名称】半導体の信頼性不良のＺ－ＰＡＴ欠陥によって導かれる統計的異常を検出するシステムおよび方法

(51)【国際特許分類】

   H01L 21/66 20060101AFI20250206BHJP

   H01L 21/02 20060101ALI20250206BHJP

【ＦＩ】

H01L21/66 A

H01L21/02 Z

H01L21/66 H

H01L21/66 J

【請求項の数】 29

(21)【出願番号】P 2023554390

(86)(22)【出願日】2022-06-02

(65)【公表番号】

(43)【公表日】2024-07-17

(86)【国際出願番号】 US2022031854

(87)【国際公開番号】W WO2022260913

(87)【国際公開日】2022-12-15

【審査請求日】2024-11-05

(31)【優先権主張番号】63/208,014

(32)【優先日】2021-06-08

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/364,221

(32)【優先日】2021-06-30

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】500049141

【氏名又は名称】ケーエルエー コーポレイション

(74)【代理人】

【識別番号】110001210

【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】プライス デビット ダブリュー

(72)【発明者】

【氏名】ラサート ロバート ジェイ

(72)【発明者】

【氏名】レノックス チェット ブイ

(72)【発明者】

【氏名】ドンゼッラ オレステ

(72)【発明者】

【氏名】ロビンソン ジョン チャールズ

【審査官】堀江 義隆

(56)【参考文献】

【文献】国際公開第２０１９／１８３００８（ＷＯ，Ａ１）

【文献】米国特許第１０７６１１２８（ＵＳ，Ｂ２）

【文献】米国特許出願公開第２０１１／００７１７８２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／００９７８６３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０２７５１８９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０３２８８６８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／０２９５９０８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／００２６８１９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０３１２７７８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／６６

Ｈ０１Ｌ ２１／０２

(57)【特許請求の範囲】

【請求項1】

システムであって、
少なくとも半導体製造特徴付けサブシステムに通信可能に結合されたコントローラであって、前記コントローラは、プログラム命令を実行するように構成された１つ以上のプロセッサを含み、前記１つ以上のプロセッサは、
欠陥誘導相関サブシステムを介して電気的試験ビンデータを受信し、前記電気的試験ビンデータは、ロット内の複数のウエハの半導体ダイデータを含み、前記電気的試験ビンデータは、試験データに対してＺ方向部分平均試験（Ｚ－ＰＡＴ）を実行するように構成された統計的異常値検出サブシステムによって生成し、電気的試験サブシステムは、半導体製造特徴付けサブシステムによる製造後にロット内の複数のウエハを試験することによって前記試験データを生成するように構成され、
前記欠陥誘導相関サブシステムを介して特徴付けデータを受信し、ロット内の複数のウエハの特徴付けデータは、ロット内の複数のウエハの製造中に半導体製造特徴付けサブシステムによって生成し、
ロット内の複数のウエハの各々における同じｘ，ｙ位置における欠陥誘導相関サブシステムを介して前記電気的試験ビンデータと前記特徴付けデータとの間の統計的相関を決定し、
前記欠陥誘導相関サブシステムを介した統計的相関に基づいて、ロット内の複数のウエハ上の欠陥データシグネチャの位置を特定する、
システム。

【請求項2】

請求項１に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
欠陥低減サブシステムを介して特徴付けデータを処理して、フィルタリングされた特徴付けデータとして特徴付けデータのサブセットを生成させ、前記欠陥低減サブシステムは、インライン欠陥部分平均テスト（Ｉ－ＰＡＴ）を実行するように構成され、前記欠陥低減サブシステムは、欠陥誘導相関サブシステムがフィルタリングされた特徴付けデータを受信する前に特徴付けデータに対してＩ－ＰＡＴを実行することによってフィルタリングされた特徴付けデータを生成するように構成される、
システム。

【請求項3】

請求項１に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
前記欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定するために、電気的試験ビンデータ上に特徴付けデータを重ね合わせ、電気的試験ビンデータ上の特徴付けデータの重ね合わせは、ロット内の複数のウエハの各々の上の同じｘ，ｙ位置で行われる、
システム。

【請求項4】

請求項１に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
前記欠陥誘導相関サブシステムを介して欠陥データシグネチャに基づいて電気的試験ビンデータ内の少なくともいくつかの半導体ダイデータを再分類する、
システム。

【請求項5】

請求項４に記載のシステムであって、
前記少なくともいくつかの半導体ダイデータは、良好なダイであるとして、または既知の電気的に故障するダイであるとして、または潜在的に電気的に故障するダイであるとして再分類される、
システム。

【請求項6】

請求項５に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
再分類された半導体ダイデータを、前記欠陥誘導相関サブシステムを介し、改善された電気的試験ビンデータとして送信し、前記改善された電気的試験ビンデータは、前記ロット内の複数のウエハのうちの他のウエハ上の既知の電気的故障ダイとして知られている同一のｘ，ｙ位置を有するロットにおける複数のウエハの内の選択されたウエハ上ので良好なダイまたは潜在的に電気的に故障しているダイのいずれかとして再分類された半導体ダイデータをインキングアウトすることについての１以上の推奨を含む、
システム。

【請求項7】

請求項６に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
再分類された半導体ダイデータを、前記欠陥誘導相関サブシステムを介して統計的異常値検出サブシステムに送信する、
システム。

【請求項8】

請求項４に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
前記電気的試験ビンデータ内の再分類された半導体ダイデータに基づいて、後続のロット内の後続の複数のウエハの製造、特徴付け、および／または試験のうちの少なくとも１つに対する１つ以上の調整を決定する、
システム。

【請求項9】

請求項８に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、１つまたは複数のプロセッサは、
後続のロット内の後続の複数のウエハの製造、特徴付け、および／または試験のうちの少なくとも１つに対する１つ以上の調整に基づいて、１つ以上の制御信号を生成する、
システム。

【請求項10】

請求項１に記載のシステムであって、
前記コントローラは、前記電気的試験サブシステムに通信可能に結合される、
システム。

【請求項11】

方法であって、
欠陥誘導相関サブシステムを介して電気的試験ビンデータを受信するステップであって、電気的試験ビンデータは、ロット内の複数のウエハの半導体ダイデータを含み、電気的試験ビンデータは、試験データに対してＺ方向部分平均試験（Ｚ－ＰＡＴ）を実行するように構成された統計的異常値検出サブシステムによって生成され、電気的試験サブシステムは、半導体製造特徴付けサブシステムによる製造後にロット内の複数のウエハを試験することによって試験データを生成するように構成されるステップと、
前記欠陥誘導相関サブシステムを介して特徴付けデータを受信するステップであって、ロット内の複数のウエハの特徴付けデータは、ロット内の複数のウエハの製造中に半導体製造特徴付けサブシステムによって生成されるステップと、
ロット内の複数のウエハの各々上の同じｘ，ｙ位置における欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定するステップと、
欠陥誘導相関サブシステムを介した統計的相関に基づいて、ロット内の複数のウエハ上の欠陥データシグネチャの位置を特定するステップと、
を含む方法。

【請求項12】

請求項１１に記載の方法であって、
欠陥低減サブシステムを介して特徴付けデータを処理して、フィルタリングされた特徴付けデータとして特徴付けデータのサブセットを生成ステップをさらに含み、前記欠陥低減サブシステムは、インライン欠陥部分平均テスト（Ｉ－ＰＡＴ）を実行するように構成され、前記欠陥低減サブシステムは、前記欠陥誘導相関サブシステムがフィルタリングされた特徴付けデータを受信する前に前記特徴付けデータに対して前記Ｉ－ＰＡＴを実行することによってフィルタリングされた特徴付けデータを生成するように構成される、
方法。

【請求項13】

請求項１１に記載の方法であって、
欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定するために特徴付けデータを電気的試験ビンデータに重ね合わせるステップであって、特徴付けデータを電気的試験ビンデータに重ね合わせるステップは、ロット内の複数のウエハの各々の上の同じｘ，ｙ位置で行われる、ステップをさらに含む、
方法。

【請求項14】

請求項１１に記載の方法であって、
前記欠陥誘導相関サブシステムを介して欠陥データシグネチャに基づいて電気的試験ビンデータ内の少なくともいくつかの半導体ダイデータを再分類するステップをさらに含む、
方法。

【請求項15】

請求項１４に記載の方法であって、
前記少なくともいくつかの半導体ダイデータは、良好なダイであるとして、または既知の電気的に故障するダイであるとして、または潜在的に電気的に故障するダイであるとして再分類される、
方法。

【請求項16】

請求項１５に記載の方法であって、
前記欠陥誘導相関サブシステムを介し、再分類された半導体ダイデータを、改善された電気的試験ビンデータとして送信するステップであって、前記改善された電気的試験ビンデータは、前記ロット内の複数のウエハのうちの他のウエハ上の既知の電気的故障ダイとして知られている同一のｘ，ｙ位置を有するロットにおける複数のウエハの内の選択されたウエハ上ので良好なダイまたは潜在的に電気的に故障しているダイのいずれかとして再分類された半導体ダイデータをインキングアウトすることについての１以上の推奨を含む、ステップをさらに含む、
方法。

【請求項17】

請求項１６に記載の方法であって、
再分類された半導体ダイデータを、欠陥誘導相関サブシステムを介して統計的異常値検出サブシステムに送信するステップをさらに含む、
方法。

【請求項18】

請求項１４に記載の方法であって、
前記電気的試験ビンデータ内の再分類された半導体ダイデータに基づいて、後続のロット内の後続の複数のウエハの製造、特徴付け、および／または試験のうちの少なくとも１つに対する１つ以上の調整を決定するステップをさらに含む、
方法。

【請求項19】

請求項１８に記載の方法であって、
後続のロット内の後続の複数のウエハの製造、特徴付け、および／または試験のうちの少なくとも１つに対する１つ以上の調整に基づいて、１つ以上の制御信号を生成するステップをさらに含む、
方法。

【請求項20】

システムであって、
半導体製造特徴付けサブシステムであって、半導体製造特徴付けサブシステムは、ロット内の複数のウエハを製作するように構成され、半導体製造特徴付けサブシステムは、ロット内の複数のウエハの製作中にロット内の複数のウエハの特徴付けデータを生成するように構成される、半導体製造特徴付けサブシステムと、
電気的試験サブシステムであって、前記電気的試験サブシステムは、前記半導体製造特徴付けサブシステムによる製造後に前記ロット内の前記複数のウエハの試験データを生成するように構成される、電気的試験サブシステムと、
少なくとも半導体製造特徴付けサブシステムに通信可能に結合されたコントローラであって、前記コントローラは、プログラム命令を実行するように構成された１つ以上のプロセッサを含み、前記１つ以上のプロセッサは、
欠陥誘導相関サブシステムを介して電気的試験ビンデータを受信し、電気的試験ビンデータは、ロット内の複数のウエハの半導体ダイデータを含み、電気的試験ビンデータは、Ｚ方向部分平均試験（Ｚ－ＰＡＴ）を実行するように構成された統計的異常値検出サブシステムによって生成される；欠陥誘導相関サブシステムを介して特徴付けデータを受信する；ロット内の複数のウエハの各々上の同じｘ，ｙ位置における欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定するステップと、そして、欠陥誘導相関サブシステムを介した統計的相関に基づいて、ロット内の複数のウエハ上の欠陥データシグネチャの位置を特定する、
システム。

【請求項21】

請求項２０に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
欠陥低減サブシステムを介して特徴付けデータを処理して、フィルタリングされた特徴付けデータとして特徴付けデータのサブセットを生成させ、前記欠陥低減サブシステムは、インライン欠陥部分平均テスト（Ｉ－ＰＡＴ）を実行するように構成され、前記欠陥低減サブシステムは、欠陥誘導相関サブシステムがフィルタリングされた特徴付けデータを受信する前に特徴付けデータに対してＩ－ＰＡＴを実行することによってフィルタリングされた特徴付けデータを生成するように構成される、
システム。

【請求項22】

請求項２０に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
前記欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定するために、電気的試験ビンデータ上に特徴付けデータを重ね合わせ、電気的試験ビンデータ上の特徴付けデータの重ね合わせは、ロット内の複数のウエハの各々の上の同じｘ，ｙ位置で行われる、
システム。

【請求項23】

請求項２０に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
前記欠陥誘導相関サブシステムを介して欠陥データシグネチャに基づいて電気的試験ビンデータ内の少なくともいくつかの半導体ダイデータを再分類する、
システム。

【請求項24】

請求項２３に記載のシステムであって、
前記少なくともいくつかの半導体ダイデータは、良好なダイであるとして、または既知の電気的に故障するダイであるとして、または潜在的に電気的に故障するダイであるとして再分類される、
システム。

【請求項25】

請求項２４に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
再分類された半導体ダイデータを、前記欠陥誘導相関サブシステムを介し、改善された電気的試験ビンデータとして送信し、前記改善された電気的試験ビンデータは、前記ロット内の複数のウエハのうちの他のウエハ上の既知の電気的故障ダイとして知られている同一のｘ，ｙ位置を有するロットにおける複数のウエハの内の選択されたウエハ上ので良好なダイまたは潜在的に電気的に故障しているダイのいずれかとして再分類された半導体ダイデータをインキングアウトすることについての１以上の推奨を含む、
システム。

【請求項26】

請求項２５に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
再分類された半導体ダイデータを、前記欠陥誘導相関サブシステムを介して統計的異常値検出サブシステムに送信する、
システム。

【請求項27】

請求項２３に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、前記１つまたは複数のプロセッサは、
前記電気的試験ビンデータ内の再分類された半導体ダイデータに基づいて、後続のロット内の後続の複数のウエハの製造、特徴付け、および／または試験のうちの少なくとも１つに対する１つ以上の調整を決定する、
システム。

【請求項28】

請求項２７に記載のシステムであって、
前記１つまたは複数のプロセッサは、以下を行わせるプログラム命令を実行するようにさらに構成され、１つまたは複数のプロセッサは、
後続のロット内の後続の複数のウエハの製造、特徴付け、および／または試験のうちの少なくとも１つに対する１つ以上の調整に基づいて、１つ以上の制御信号を生成する、
システム。

【請求項29】

請求項２０に記載のシステムであって、
前記コントローラは、前記電気的試験サブシステムに通信可能に結合される、
システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して半導体デバイスに関する。
「関連出願の参照」
本出願は、米国仮出願６３／２０８，０１４（２０２１年６月８日）に対する優先権を主張し、その全体が参照により本明細書に組み込まれる。

【背景技術】

【0002】

本開示は、概して半導体デバイスに関し、より詳細には、半導体信頼性不良（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｒｅｌｉａｂｉｌｉｔｙ ｆａｉｌｕｒｅｓ）のＺ方向部分平均試験（Ｚ－ＰＡＴ：Ｚ－ｄｉｒｅｃｔｉｏｎ Ｐａｒｔ Ａｖｅｒａｇｅ Ｔｅｓｔｉｎｇ）欠陥誘導統計的異常値検出（ｄｅｆｅｃｔ－ｇｕｉｄｅｄ ｓｔａｔｉｓｔｉｃａｌ ｏｕｔｌｉｅｒ ｄｅｔｅｃｔｉｏｎ）のためのシステムおよび方法に関する。

【0003】

半導体デバイスの製造は、典型的には、機能するデバイスを形成するために、数万以上の処理ステップを必要とする場合がある。これらの処理ステップの過程で、欠陥を識別し、および／またはデバイス上の様々なパラメータを監視するために、様々な特性測定（例えば、検査および／または計測測定）を実行することができる。電気的試験は、デバイスの機能性を検証または評価するために、種々の特徴付け測定（ｖａｒｉｏｕｓ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｍｅａｓｕｒｅｍｅｎｔｓ）の代わりに、またはそれに加えて行われてもよい。しかしながら、いくつかの検出された欠陥および計測誤差は、デバイス故障を明確に示すほど重大であり得るが、より少ない変動は、作業環境への暴露（ｅｘｐｏｓｕｒｅ）後にデバイスの早期信頼性不良を引き起こし得る。半導体デバイス（例えば、自動車用途、軍事用途、航空用途および医療用途など）の危険にさらされるユーザは、現在、パーツ・パー・ミリオン（ＰＰＭ）レベルを超えるパーツ・パー・ビリオン（ＰＰＢ）範囲内の故障率（不良率）を目指している。半導体ダイの信頼性を評価することは、自動車、軍事、航空、および医療用途における半導体デバイスの必要性が増加し続けているので、これらの業界の要件を満たすのに重要である。

【先行技術文献】

【特許文献】

【0004】

【文献】米国特許出願公開ＵＳ２０１８／０３２８８６８Ａ１公報

【文献】米国特許１０，７６１，１２８公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

したがって、信頼性欠陥（ｒｅｌｉａｂｉｌｉｔｙ ｄｅｆｅｃｔ）検出のためのシステムおよび方法を提供することが望まれる場合がある。

【課題を解決するための手段】

【0006】

本開示の１つ以上の実施形態によるシステムが開示される。例示的な一実施形態では、システムは、少なくとも半導体ファブ（製造）特徴付け（Ｆａｂ（Ｆａｂｒｉｃａｔｉｏｎ）－Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ）サブシステムに通信可能に結合されたコントローラを含む。別の例示的な実施形態では、コントローラは、１つまたは複数のプロセッサに欠陥誘導相関（ｄｅｆｅｃｔ－ｇｕｉｄｅｄ ｃｏｒｒｅｌａｔｉｏｎ）サブシステムを介して電気的試験ビンデータ（ｅｌｅｃｔｒｉｃａｌ ｔｅｓｔ ｂｉｎ ｄａｔａ）を受信させるプログラム命令を実行するように構成された１つまたは複数のプロセッサを含む。別の例示的な実施形態では、電気的試験ビンデータは、ロット内の複数のウエハの半導体ダイデータを含む。別の例示的な実施形態では、電気的試験ビンデータは、試験データに対してＺ方向部分平均試験（Ｚ－ＰＡＴ）を実行するように構成された統計的異常値検出（ｓｔａｔｉｓｔｉｃａｌ ｏｕｔｌｉｅｒ ｄｅｔｅｃｔｉｏｎ）サブシステムによって生成される。別の例示的な実施形態では、電気的試験サブシステムは、半導体製造特徴付けサブシステムによる製造後にロット内の複数のウエハを試験することによって試験データを生成するように構成される。別の例示的な実施形態では、コントローラは、１つまたは複数のプロセッサに欠陥誘導相関サブシステムを介して特徴付けデータを受信させるプログラム命令を実行するように構成された１つまたは複数のプロセッサを含む。別の例示的な実施形態では、ロット内の複数のウエハの特徴付けデータは、ロット内の複数のウエハの製造中に半導体製造特徴付けサブシステムによって生成される。別の例示的な実施形態では、コントローラは、プログラム命令を実行するように構成された１つまたは複数のプロセッサを含み、１つまたは複数のプロセッサに、ロット内の複数のウエハの各々上の同じｘ，ｙ位置における欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定させる。別の例示的な実施形態では、コントローラは、１つ又は複数のプロセッサに、欠陥誘導相関サブシステムを介した統計的相関に基づいてロット内の複数のウエハ上の欠陥データシグネチャを位置特定させるプログラム命令を実行するように構成された１つ又は複数のプロセッサを含む。

【0007】

本開示の１つ以上の実施形態による方法が開示される。例示的な一実施形態では、この方法は、欠陥誘導相関サブシステムを介して電気的試験ビンデータを受信することを含むが、これに限定されない。別の例示的な実施形態では、電気的試験ビンデータは、ロット内の複数のウエハの半導体ダイデータを含む。別の例示的な実施形態では、電気的試験ビンデータは、試験データに対してＺ方向部分平均試験（Ｚ－ＰＡＴ）を実行するように構成された統計的異常値検出サブシステムによって生成される。別の例示的な実施形態では、電気的試験サブシステムは、半導体製造特徴付けサブシステムによる製造後にロット内の複数のウエハを試験することによって試験データを生成するように構成される。別の例示的な実施形態では、この方法は、欠陥誘導相関サブシステムを介して特徴付けデータを受信することを含むが、これに限定されない。別の例示的な実施形態では、ロット内の複数のウエハの特徴付けデータは、ロット内の複数のウエハの製造中に半導体製造特徴付けサブシステムによって生成される。別の例示的な実施形態では、本方法は、限定はしないが、ロット内の複数のウエハの各々上の同じｘ，ｙ位置における欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定することを含むことができる。別の例示的な実施形態では、この方法は、欠陥誘導相関サブシステムを介した統計的相関に基づいてロット内の複数のウエハ上の欠陥データシグネチャ（ｄｅｆｅｃｔ ｄａｔａ ｓｉｇｎａｔｕｒｅ）を突き止めることを含むが、これに限定されない。

【0008】

本開示の１つ以上の実施形態によるシステムが開示される。例示的な一実施形態では、システムは、半導体製造特徴付けサブシステムを含む。別の例示的な実施形態では、半導体製造（ファブ：ファブリケーション）特徴付けサブシステムは、ロット内の複数のウエハを製造するように構成される。別の例示的な実施形態では、半導体製造特徴付けサブシステムは、ロット内の複数のウエハの製造中にロット内の複数のウエハの特徴付けデータを生成するように構成される。別の例示的な実施形態では、システムは電気的試験サブシステムを含む。別の例示的な実施形態では、電気的試験サブシステムは、半導体製造特徴付けサブシステムによる製造後にロット内の複数のウエハの試験データを生成するように構成される。別の例示的な実施形態では、システムは、少なくとも半導体製造特徴付けサブシステムに通信可能に結合されたコントローラを含む。別の例示的な実施形態では、コントローラは、１つまたは複数のプロセッサに欠陥誘導相関サブシステムを介して電気的試験ビンデータを受信させるプログラム命令を実行するように構成された１つまたは複数のプロセッサを含む。別の例示的な実施形態では、電気的試験ビンデータは、ロット内の複数のウエハの半導体ダイデータを含む。別の例示的な実施形態では、電気的試験ビンデータは、Ｚ方向部分平均試験（Ｚ－ＰＡＴ）を実行するように構成された統計的異常値検出サブシステムによって生成される。別の例示的な実施形態では、コントローラは、１つまたは複数のプロセッサに欠陥誘導相関サブシステムを介して特徴付けデータを受信させるプログラム命令を実行するように構成された１つまたは複数のプロセッサを含む。別の例示的な実施形態では、コントローラは、プログラム命令を実行するように構成された１つまたは複数のプロセッサを含み、１つまたは複数のプロセッサに、ロット内の複数のウエハの各々上の同じｘ，ｙ位置における欠陥誘導相関サブシステムを介して電気的試験ビンデータと特徴付けデータとの間の統計的相関を決定させる。別の例示的な実施形態では、コントローラは、１つ又は複数のプロセッサに、欠陥誘導相関サブシステムを介した統計的相関に基づいてロット内の複数のウエハ上の欠陥データシグネチャを位置特定させるプログラム命令を実行するように構成された１つ又は複数のプロセッサを含む。

【発明の効果】

【0009】

信頼性欠陥（ｒｅｌｉａｂｉｌｉｔｙ ｄｅｆｅｃｔ）検出のためのシステムおよび方法を提供する。
前述の概要および以下の詳細な説明の両方は、例示的および説明的なものにすぎず、特許請求される本発明を必ずしも限定するものではないことを理解されたい。明細書に組み込まれ、明細書の一部を構成する添付の図面は、本発明の実施形態を示し、全般的な説明とともに、本発明の原理を説明するのに役立つ。

【0010】

本開示の多数の利点は、添付の図面を参照することによって当業者によってよりよく理解され得る。

【図面の簡単な説明】

【0011】

【図1】図１は、本開示の１つまたは複数の実施形態による、半導体信頼性不良を検出するためのシステムのブロック図である。

【図2】図２は、本開示の１つまたは複数の実施形態による、半導体信頼性不良を検出するための方法またはプロセスにおいて実行されるステップを示す流れ図である。

【図3A】図３Ａは、本開示の１つまたは複数の実施形態による、検出された半導体信頼性不良を示すプローブマップ（ｐｒｏｂｅ ｍａｐ）である。

【図3B】図３Ｂは、本開示の１つまたは複数の実施形態による、検出および推定された半導体信頼性不良を示すプローブマップである。

【図4】図４は、本開示の１つまたは複数の実施形態による、半導体信頼性不良のＺ方向パート平均試験（Ｚ－ＰＡＴ）欠陥誘導統計的異常値検出のためのシステムのブロック図である。

【図5】図５は、本開示の１つまたは複数の実施形態による、半導体信頼性不良のＺ－ＰＡＴ欠陥誘導統計的異常値検出のための方法またはプロセスにおいて実行されるステップを示す流れ図である。

【図6A】図６Ａは、本開示の１つまたは複数の実施形態による、特徴付けデータとオーバーレイされた検出された半導体信頼性不良を示すプローブマップである。

【図6B】図６Ｂは、本開示の１つまたは複数の実施形態による、特徴付けデータとオーバーレイされた検出された半導体信頼性不良を示すプローブマップである。

【図7A】図７Ａは、本開示の１つまたは複数の実施形態による、半導体デバイスを製造、特徴付け、および／または試験するためのシステムのブロック図である。

【図7B】図７Ｂは、本開示の１つまたは複数の実施形態による、半導体デバイスを製造、特徴付け、および／または試験するためのシステムのブロック図である

【図8】図８は、本開示の１つまたは複数の実施形態による、半導体デバイスを製造、特徴付け、および／または試験するための方法またはプロセスにおいて実行されるステップを示す流れ図である。

【発明を実施するための形態】

【0012】

以下、図面を参照しながら、本開示の実施形態について以下に説明する。

【0013】

ここで、添付の図面に示される開示された主題を詳細に参照する。本開示は、特定の実施形態およびその特定の特徴に関して具体的に示され、説明されてきた。本明細書に記載される実施形態は、限定的ではなく例示的であると解釈される。本開示の精神および範囲から逸脱することなく、形態および詳細における種々の変更および修正が行われ得ることが、当業者に容易に明白となるはずである。

【0014】

半導体デバイスの製造は、典型的には、機能するデバイスを形成するために、数万以上の処理ステップを必要とする場合がある。これらの処理ステップの過程で、欠陥を識別し、および／またはデバイス上の様々なパラメータを監視するために、様々な特性測定（例えば、検査および／または計測測定）を実行することができる。電気的試験は、デバイスの機能性を検証または評価するために、種々の特徴付け測定の代わりに、またはそれに加えて行われてもよい。

【0015】

しかしながら、いくつかの検出された欠陥および計測誤差は、デバイス故障を明確に示すほど重大であり得るが、より少ない変動は、作業環境への暴露後にデバイスの早期信頼性不良を引き起こし得る。製造プロセス中に生じる欠陥は、当該分野におけるデバイスの性能に広範な影響を及ぼし得る。例えば、設計内の既知または未知の場所で発生する「キラー：ｋｉｌｌｅｒ」欠陥は、即時のデバイス故障をもたらす可能性がある。例えば、未知の位置におけるキラー欠陥は、それらが試験ギャップにおける信頼性の逃げ（ｒｅｌｉａｂｉｌｉｔｙ ｅｓｃａｐｅｓ）に対する感受性を有し、半導体デバイスが処理後に機能的に死んでいる可能性があるが、デバイスメーカーが試験における制限のためにこの決定を行うことができない場合に特に問題となり得る。別の例として、わずかな欠陥は、デバイス寿命を通してデバイスの性能にほとんどまたは全く影響を及ぼさない可能性がある。別の例として、潜在的信頼性欠陥（ＬＲＤ：ｌａｔｅｎｔ ｒｅｌｉａｂｉｌｉｔｙ ｄｅｆｅｃｔｓ）として知られる欠陥のクラスは、製造／試験中の故障につながらない場合があり、または動作中の即時のデバイス故障につながらない場合があるが、作業環境で使用されるとき、動作中のデバイスの早期寿命故障につながる場合がある。本明細書において、「製造（マニファクチャリング）プロセス」および「製造（ファブリケーション）プロセス」という用語は、本開示の目的のために、用語（例えば、「製造（マニファクチャリング）ライン」や「製造ライン（ファブリケーション）」などである）のそれぞれの変形とともに等価と見なされ得ることに留意されたい。

【0016】

半導体デバイス（例えば、自動車用途、軍事用途、航空用途および医療用途など）の危険にさらされるユーザは、現在、パーツ・パー・ビリオン（ＰＰＭ）レベルを超えるパーツ・パー・ビリオン（ＰＰＢ）範囲内の故障率を探している。半導体ダイの信頼性を評価し、信頼性不良の原因を特定することは、自動車、軍事、航空、および医療用途における半導体デバイスの必要性が増加し続けているので、これらの業界の要件を満たすのに重要である。

【0017】

品質クリティカルな役割を果たす半導体デバイスは、ウエハソート中と、個片化（ｓｉｎｇｕｌａｔｉｏｎ：シングル化）およびパッケージング後の最終試験時に再び、電気的試験を受けることができる。加えて、半導体デバイスは、所与のロット内の複数のウエハ上の同じｘ，ｙ位置で生じる系統的欠陥性を決定するように構成された方法にさらされ得る（方法を実行し得る）。従来の半導体ウエハ処理方法では、ｘおよびｙ次元はウエハ上のダイ位置を局所化し、ｚ次元（ディメンジョン）はウエハカセット内で互いの上に積み重ねられる個々のウエハを指す。

【0018】

部品平均試験（ＰＡＴ）は、主に自動車産業の厳しい要件を満たし、ますますハイエンドのモバイルデバイスを満たすのを助けるために、ほとんどの自動車半導体会社によって採用されている。信頼性の研究は、異常な電気特性を有する半導体部品が長期の品質および信頼性の問題により寄与する傾向が高いことを示している。例えば、元々は全ての製造試験に合格したが、同じ集団内の他の部分と比較して「外れ値（異常値）」と見なされ得るデバイスは、現場で故障する可能性がより高い可能性がある。ＰＡＴ方法論は、生産出荷からの除外のために、これらの外れ値を積極的に識別する。

【0019】

ＰＡＴ方法は、地理的パート平均試験（Ｇ－ＰＡＴ）（例えば、不良領域において良好なダイをテストすることを含む）、パラメータパート平均試験（Ｐ－ＰＡＴ）（例えば、これは、閾値またはノルム外であるが仕様限度内のパラメトリック信号を含む）、合成パート平均試験（Ｃ－ＰＡＴ）（例えば、これはダイ上の多数の修復を含む）、インライン欠陥部分平均テスト（Ｉ－ＰＡＴ）、およびＺ方向パート平均試験（Ｚ－ＰＡＴ）を含み得るが、それらに限定されない。本明細書では、１－ＰＡＴのためのシステムおよび方法が米国特許出願公開ＵＳ２０１８／０３２８８６８Ａ１（２０１８年１１月１５日）で説明されることに留意されたい。加えて、本明細書では、１－ＰＡＴのためのシステムおよび方法が、米国特許１０，７６１，１２８（２０２０年９月１日）ならびに米国出願１７／１０１，８５６（２０２０年１１月２３日）で説明され、両方とも、全体として本明細書に組み込まれることに留意されたい。

【0020】

Ｚ－ＰＡＴは、ｚ方向における部分平均試験を含み、伝統的に試験データのみに依存している。半導体供給業者は、同じロット内の複数のウエハ上で同じｘ，ｙ位置テストが不良である場合に、電気的に「良」テストするダイをインクアウト（ｉｎｋ ｏｕｔ）することができる。このインキングアウト（ｉｎｋｉｎｇ ｏｕｔ）または「オーバーキル：ｏｖｅｒｋｉｌｌ」は、ウエハ上の特定の位置における品質問題をもたらす多くの系統的要因が、ロット内のすべてのウエハ上のダイ位置に対して頻繁に繰り返されるという観察に基づく。

【0021】

１つの非限定的な例では、ウエハ処理ツールのチャックに付着する粒子は、その位置で前面に一貫して隆起した突起をもたらし得る。別の非限定的な例では、エッチングプロセス「デッドセンター」の問題は、ウエハの真ん中のダイが一貫してアンダーエッチングされることを含み得る。別の非限定的な例では、プロセスツールは、ウエハの縁部の周りの特定の位置に粒子を一貫して堆積させることができる。本明細書において、上記の例は例示的なものであり、ウエハ位置の系統的な問題に関して限定することを意図するものではないことに留意されたい。

【0022】

図１は、本開示の１つまたは複数の実施形態による、半導体信頼性不良を検出するためのシステム１００を示す。

【0023】

いくつかの実施形態では、システム１００は、半導体Ｆａｂ（製造）特徴付け（特性評価：ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ）サブシステム１０２を含む。以下、半導体製造特徴付けサブシステム１０２と呼ぶ。半導体製造特徴付けサブシステム１０２は、ロット内の半導体デバイス（例えば、本開示の目的のための半導体ウエハ１０４、またはウエハ１０４）の特性評価測定を実行するように構成された複数の特性評価ツールを含むことができる。例えば、複数の特徴付けツールは、半導体デバイスを特徴付けるように構成された１つ又は複数のインライン欠陥検査ツール及び／又は計量（ｍｅｔｒｏｌｏｇｙ）ツールを含むことができるが、これらに限定されない。別の例として、特徴付け測定値は、インライン欠陥検査測定値及び／又は計測測定値を含むことができるが、これらに限定されない。例えば、検査測定値は、ベースライン検査（例えば、サンプリングベースの検査）、主要な半導体デバイス層（レイヤ）でのスクリーニング検査などを含むことができる。本開示の目的のために、「特徴付け（特性評価：ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ）」は、インライン欠陥検査またはインライン計測測定のいずれかを指し得る。本明細書において、インライン欠陥検査ツール及び／又は計量ツールは、標準的な特徴付けプロセス又は非標準的な（例えば、独自の）特徴付けプロセスを実行することができることに留意されたい。

【0024】

特性評価測定（ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｍｅａｓｕｒｅｍｅｎｔｓ）は、複数の半導体製造ツールによって実行される複数の半導体製造プロセスを介して、ロット内の１つ以上の半導体デバイス（例えば、ウエハ１０４）の製造中に（例えば、ステップの前、ステップの間、および／またはステップの後である）実行されてもよい。例えば、１つ以上の半導体製造特徴付けサブシステム１０２は、１、２、．．．を含む半導体デバイスを製造するように構成された１つ以上のプロセスツールを含んでもよいが、これに限定されない。いくつかの半導体製造プロセスによって実行されるいくつかのステップ（例えば、数万回）に従ってＮ個の層（レイヤ）が製造される。

【0025】

いくつかの実施形態では、システム１００は、電気的試験サブシステム１０６を含む。半導体製造特徴付けサブシステム１０２は、ウエハ１０４及び／又はダイ材料を電気的試験サブシステム１０６に提供する。電気的試験サブシステム１０６は、ウエハ１０４のロットをプロービング（ｐｒｏｂｉｎｇ）した後のデータを含む試験データ１０９を出力するように構成することができ、プロービングされたウエハはウエハのロットとして表現される。例えば、電気的試験サブシステム１０６は、１つ以上の電気的試験ツール、１つ以上の応力試験ツール、または同等物を含んでもよいが、それらに限定されない。電気的試験サブシステム１０６は、半導体製造特徴付けサブシステム１０２を介して実行される１つ以上の半導体製造プロセスによって製造される半導体デバイスを試験するように構成され得る。本開示の目的のために、「試験：ｔｅｓｔｓ」は、製造（ファブリケーション）製造（マニファクチャリング）プロセスの終わり（例えば、電気ウエハソート（ＥＷＳ）プロセスなど）、パッケージングの終わり、および／または最終試験の終わり（例えば、バーンインプロセスおよび他の品質チェックプロセスの後）におけるデバイス機能性を電気的に評価するプロセスを指すものとして理解され得る。本明細書では、パスしない半導体ダイまたはウエハは、パスする半導体ダイまたはウエハから隔離され、および／またはさらなる試験のためにフラグが立てられてもよいことに留意されたい。ウエハのプローブされたロットを表すデータ１０９は、プローブマップの形態であってもよく、またはプローブマップを生成するために使用されてもよい。

【0026】

いくつかの実施形態では、システム１００は統計的異常値検出サブシステム１１０を含む。電気的試験サブシステム１０６は、試験データ１０９を統計的異常値検出サブシステム１１０に出力することができる。統計的異常値検出サブシステム１１０は、異常値データまたは電気的試験ビンデータ１１２を出力することができ、電気的試験ビンデータ１１２は、ロット内のウエハ１０４の半導体ダイデータを含む。例えば、統計的異常値検出サブシステム１１０は、Ｚ－ＰＡＴ方法論を含む、および／またはそれを実行するように構成され得る。別の例として、統計的異常値検出サブシステム１１０は、他のＰＡＴ方法または他の既知の統計的異常値決定技術を含む、および／または実行するように構成され得る。

【0027】

図２は、本開示の１つまたは複数の実施形態による、半導体信頼性不良を検出するための方法またはプロセス２００を示す。本明細書では、方法またはプロセス２００のステップは、図１に示すシステム１００によってすべてまたは部分的に実装され得ることに留意されたい。しかしながら、方法またはプロセス２００は、追加のまたは代替のシステムレベルの実施形態が方法またはプロセス２００のステップのすべてまたは一部を実行し得るという点で、図１に示されるシステム１００に限定されないことがさらに認識される。

【0028】

ステップ２０２において、半導体デバイスが半導体製造特徴付けサブシステムから受け取られる。いくつかの実施形態では、半導体製造特徴付けサブシステム１０２は、多数のウエハ１０４を製作するように構成される。例えば、半導体製造特徴付けサブシステム１０２は、１、２、．．．を含む半導体デバイスを製造するように構成される１つ以上のプロセスツールを含んでもよいが、それらに限定されない。いくつかの半導体製造プロセスによって実行されるいくつかのステップ（例えば、数万回）に従ってＮ個の層（レイヤ）が製造される。

【0029】

ステップ２０４において、半導体デバイスは、試験データを生成するために電気的試験サブシステムで試験される。いくつかの実施形態では、電気的試験サブシステム１０６は、ウエハ１０４のロットを受け取る。例えば、電気的試験サブシステム１０６は、電気的試験および／またはストレス試験を行って、試験データ１０９を生成してもよい。

【0030】

ステップ２０６において、試験データは統計的異常値検出サブシステムに送信される。いくつかの実施形態では、電気的試験サブシステム１０６は、試験データ１０９を統計的異常値検出サブシステム１１０に送信する。

【0031】

ステップ２０８において、試験データは、電気的試験ビンデータを生成するために統計的異常値検出サブシステムで処理される。いくつかの実施形態では、統計的異常値検出サブシステム１１０は、電気的試験サブシステム１０６から受信された試験データ１０９内のロットの他のウエハ１０４上の既知の電気的故障ダイに基づいて、ロットの選択ウエハ１０４上の推定電気的故障ダイの場所（位置）および／または系統的拡散（システマチックな広がり）を決定してもよい。

【0032】

ステップ２１０において、特徴付けデータに基づいて再分類された電気的試験ビンデータが、統計的異常値検出サブシステムを介して受信される。いくつかの実施形態では、電気的試験ビンデータ１１２内の半導体ダイデータの少なくともいくつかは、本明細書でさらに詳細に説明される、方法またはプロセス５００または８００の１つ以上のステップを使用して再分類される。本明細書では、１つまたは複数の調整は、方法またはプロセス５００または８００の実行中に新たに発見された電気的試験ビンデータ１１２および／または欠陥の再分類に基づいて、半導体デバイスの製造、特徴付け、および／またはテストのうちの少なくとも１つについて決定され得ることに留意されたい。例えば、１つ以上の調整は、半導体製造特徴付けサブシステム１０２内の構成要素へのフィードバックループにおいて提供される、製造プロセスまたは方法、特徴付けプロセスまたは方法、試験プロセスまたは方法、または同等物を修正してもよい。例えば、製造プロセスまたは方法、特徴付けプロセスまたは方法、試験プロセスまたは方法などは、方法またはプロセス５００または８００の実行中に新たに発見された電気的試験ビンデータ１１２および／または欠陥の再分類に基づいて調整することができる（例えば、１つ以上の制御信号を介して）。

【0033】

図３Ａおよび図３Ｂは、概して、本開示の１つまたは複数の実施形態による、ウエハ１０８のロットのプローブマップ３００を示す。

【0034】

ここで図３Ａを参照すると、ロット内の選択ウエハ１０８は、良品ダイ３０２および電気的故障ダイ３０４を含み、電気的故障ダイ３０４は、電気的試験ビンデータ１１２内のプローブされた問題のインジケータを含む。図３Ａに図示される非限定的実施例では、プローブマップ３００内の２４個のウエハ１０８のうちの９個（例えば、Ｗ１、Ｗ４、Ｗ６、Ｗ８、Ｗ１２、Ｗ１６、Ｗ２０、Ｗ２２、Ｗ２４）は、それぞれのウエハ上の同じｘ，ｙ位置にクラスタ化された電気的障害（不良：ｆａｉｌｉｎｇ）ダイ３０４を示す。

【0035】

ここで図３Ｂを参照すると、Ｚ－ＰＡＴは、統計的異常値検出サブシステム１１０によってウエハ１０８のロットに対して実行される。Ｚ－ＰＡＴの間、ダイ３０６は、完全なインクアウトのための閾値（例えば、これは、ファブ（製造）毎に定義され得るか、または複数のファブについて決定され得る）を含むルールセットに基づいて、既知の電気的故障ダイ３０４に対するｘ，ｙ位置におけるそれらの類似性に起因して、潜在的に電気的に故障している（不良である）ものとしてインクアウトされ得る。例えば、閾値は、電気的試験サブシステム１０６によって観察される電気的故障ダイ３０４の数に依存するオーバーキル限界を表し得る。閾値を超える場合、統計的異常値検出サブシステム１１０は、潜在的に電気的に故障しているダイ３０６が、既知の電気的に故障しているダイ３０４との関連する位置決めに起因する欠陥を含むと考えられるため、他のウエハ１０８上の既知の電気的故障ダイ３０４と同じｘ，ｙ位置で、潜在的に電気的に故障しているダイ３０６をウエハ１０８上にインクアウトすることができる。例えば、２４個のウエハ１０８のうちの残りの１５個（例えば、Ｗ２、Ｗ３、Ｗ５、Ｗ７、Ｗ９、Ｗ１０、Ｗ１１、Ｗ１３、Ｗ１４、Ｗ１５、Ｗ１７、Ｗ１８、Ｗ１９、Ｗ２１、Ｗ２３である）は、同じｘ，ｙ位置に潜在的に電気的に故障するダイ３０６を含むことができ、これはインクアウトされ得る。例えば、電気的試験サブシステム１０６は、潜在的信頼性欠陥（ＬＲＤ）であること及び／又は試験カバレッジのギャップに起因してエスケープ（逃げてしまうこと）を充分に捕捉していない場合がある。

【0036】

上記に列挙したＺ－ＰＡＴ方法は、いくつかの欠点を有する。例えば、上に列挙したＺ－ＰＡＴ法は、過剰な歩留まり損失、または過剰な死滅をもたらす可能性があり、これは、推定される故障が信頼性の故障または顧客の返却として実際に現れることが比較的珍しいことに起因するが、自動車セグメントへのリスクの悪い半導体供給者は、通常、これを犠牲にする。別の例として、上記に列挙したＺ－ＰＡＴ方法は、概して、半導体製造エンジニアが将来（または少なくとも、発生頻度を監視するためのベースラインを作成する）に起こるのを防ぐのに失敗の根底にある原因についての充分な情報を提供せず、その結果、システム１００および／または方法またはプロセス２００が反応性であり、未反応性ではないことに対する調整をもたらす。したがって、原因故障メカニズムおよび／またはこの故障メカニズムの他のウエハへの伝播への洞察を提供し得る任意の方法論は、より良好な意思決定を可能にし、したがって、オーバーキルを低減するであろう。

【0037】

本開示の実施形態は、半導体信頼性不良のＺ－ＰＡＴ欠陥誘導統計的異常値検出のためのシステムおよび方法を対象とする。本開示の実施形態はまた、同じｘ，ｙ位置における潜在的な信頼性および／またはテストギャップ欠陥を表すＺ－ＰＡＴ欠陥シグネチャの識別に関する。上記ｘ，ｙ位置は、特徴づけデータ（例えば、インライン欠陥検査データおよび／または計測（メトロジ（ｍｅｔｒｏｌｏｇｙ））データ）を用いる１つロット内の多数のウェハにおける位置である。本開示の実施形態は、統計外れ値アルゴリズムを用いる
Ｚ－ＰＡＴ欠陥シグネチャの識別に関する。本発明の実施の形態は、Ｚ－ＰＡＴ欠陥シグネチャの存在の製造エンジニアへ自動通知に関する。本開示の実施の形態は、シグネチャに空間署名解析方法を用いるＺ－ＰＡＴ欠陥の特性評価（特徴づけ）に関する。

【0038】

本開示の実施形態は、機械学習方法を用いたＺ－ＰＡＴ欠陥にシグネチャの特徴づけに関する。

【0039】

本開示の実施形態は、与えられたロット内のＺ－ＰＡＴ欠陥シグネチャの存在又は非存在に識別に関する。

【0040】

本開示の実施形態は、隣接するロットにおけるＺ－ＰＡＴ欠陥シグネチャの識別に関する。

【0041】

本開示の実施形態は、電気テストベースのＺ－ＰＡＴによって検出できなかったＺ－ＰＡＴ欠陥シグネチャ識別に関する。

【0042】

本開示の実施形態は、Ｚ－ＰＡＴ欠シグネチャを用いインパクトされたダイ／ウエハの量をより正確に取りまとめるためのオーバーキルの低下に関する。

【0043】

本開示の実施形態は、先に特徴づけられたＺ－ＰＡＴ欠陥シグネチャからの学習に基づき引き起こされる下の横たわる根（ルート）の迅速な同定に関する。

【0044】

本開示の実施形態は、記憶されたインライン欠陥データを用いて直接保証および／またはリコールされるＺ－ＰＡＴ欠陥シグネチャの遡及的識別に関する。

【0045】

図４は、本開示の１つまたは複数の実施形態による、半導体信頼性不良のＺ－ＰＡＴ欠陥誘導統計的異常値検出のためのシステム４００を示す。本明細書において、システム４００は、半導体製造業者が、早期寿命信頼性不良またはテストカバレッジギャップのリスクが高いダイをより正確に識別することを可能にし、および／または供給業者が、Ｚ－ＰＡＴ方法論を通して所与のロット内の複数のウエハ上の同じｘ，ｙ位置で生じる系統的欠陥を含むウエハからダイをより良好に配置することを可能にし得ることに留意されたい。

【0046】

いくつかの実施形態では、システム４００は、システム１００の１つまたは複数の構成要素を含む。システム４００は、半導体ウエハ１０４を製造および特徴付けるように構成された半導体製造特徴付けサブシステム１０２を含むことができる。システム４００は、ウエハ１０４を受け取り、電気的試験を実行して試験データ１０９を生成するように構成された電気的試験サブシステム１０６を含むことができる。システム４００は、Ｚ－ＰＡＴ方法の適用後に試験データ１０９を受信し、異常値データ１１２を出力するように構成された統計的異常値検出サブシステム１１０を含み得る。

【0047】

いくつかの実施形態では、システム４００は、欠陥低減サブシステム４０２を含む。欠陥低減サブシステム４０２は、複数の半導体製造ツールによって実行される複数の半導体製造プロセスを介して１つまたは複数の半導体デバイス（たとえば、ウエハ１０４）の製造中に（例えば、ステップの前、ステップの間、および／またはステップの後である）抽出された特徴付けデータ４０４（例えば、限定されないが、インライン欠陥検査測定及び／又は計測測定を含む特徴付け測定）を受信するように構成することができ、特徴付けデータ４０４はロット内のウエハ１０４の半導体ダイデータを含む。

【0048】

欠陥低減サブシステム４０２は、特徴付けデータ４０４のサブセットであるフィルタリングされた特徴付けデータ４０６（または本開示の目的のためのフィルタリングされたデータ４０６）を生成するように構成され得る。フィルタリングされた特徴付けデータ４０６は、１つまたは複数の１－ＰＡＴ方法またはプロセスを介して生成され得る。本明細書では、Ｉ－ＰＡＴ（ｉｎｌｉｎｅ ｐａｒｔ ａｖｅｒａｇｅ ｔｅｓｔｉｎｇ）のためのシステムおよび方法が米国特許出願公開ＵＳ２０１８／０３２８８６８Ａ１（２０１８年１１月１５日）で説明されることに留意されたい。加えて、本明細書では、Ｉ－ＰＡＴのためのシステムおよび方法が、米国特許１０，７６１，１２８（２０２０年９月１日）ならびに米国出願１７／１０１，８５６（２０２０年１１月２３日）で説明され、両方とも、以前に全体として本明細書に組み込まれることに留意されたい。この点に関して、欠陥低減サブシステム４０２は、本開示の目的のために、Ｉ－ＰＡＴ分析器と見なされ得る。

【0049】

いくつかの実施形態では、システム４００は、欠陥誘導相関サブシステム４０８を含む。欠陥低減サブシステム４０２は、フィルタリングされた特徴付けデータ４０６を欠陥誘導相関サブシステム４０８に出力するように構成することができる。欠陥誘導相関サブシステム４０８は、改善された電気的試験ダイビンデータ４１０（例えば、改善された半導体ダイデータを有する）を関係者（例えば、ファブエンジニア）に出力するように構成されてもよく、および／または再分類された電気的試験ダイビンデータ４１２（例えば、再分類された半導体ダイデータを用いる）を統計的異常値検出サブシステム１１０に出力するように構成されてもよい。たとえば、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、決定論的および／または統計的閾値化方法またはプロセス、空間シグネチャ分析方法またはプロセス、高度深層学習または機械学習方法またはプロセスなどを通して決定され得る。概して、機械学習技法は、教師あり学習、教師なし学習、または線形回帰、ニューラルネットワークもしくは深層ニューラルネットワーク、ヒューリスティックベースのモデルなどであるがこれらに限定されない他の学習ベースのプロセスを含むがこれらに限定されない、当技術分野で知られている任意の技法であり得る。Ｚ－ＰＡＴ欠陥シグネチャを含む改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２の出力は、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２の決定に続いて、関心のある当事者（例えば、ファブエンジニア）および／または統計的異常値検出サブシステム１１０に自動的に実行され得る。

【0050】

改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、Ｚ－ＰＡＴ欠陥シグネチャを使用して、影響を受けるダイ／ウエハの範囲をより正確に境界付けることによって、オーバーキル（やりすぎ）の低減をもたらし得ることに本明細書において留意されたい。加えて、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、所与のロット内のＺ－ＰＡＴ欠陥シグネチャの有無の識別に応答し得ることが本明細書で留意される。さらに、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、隣接するロット上のＺ－ＰＡＴ欠陥シグネチャの識別に応答し得ることが本明細書において留意される。さらに、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、電気的試験ベースのＺ－ＰＡＴによって検出されないＺ－ＰＡＴ欠陥シグネチャの識別に応答し得ることが本明細書において留意される。さらに、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、以前に特徴付けられたＺ－ＰＡＴ欠陥シグネチャからの学習に基づいて根底にある根本原因を迅速に識別するためのものであり得ることが、本明細書において留意される。さらに、改善された電気的試験ダイビンデータ４１０および／または再分類された電気的試験ダイビンデータ４１２は、記憶されたインライン欠陥データを使用して保証および／またはリコール努力を導くためのＺ－ＰＡＴ欠陥シグネチャの遡及的識別のためのものであり得ることに本明細書で留意されたい。

【0051】

本明細書において、特徴付けデータ４０４は、欠陥誘導相関サブシステム４０８が部分的に分析された特徴付けデータ４０４および／またはフィルタリングされたデータ４０６（例えば、特徴付けデータ４０４が最初に欠陥低減サブシステム４０２を通過するとき）を処理することができるように、特徴付けデータ４０４をフィルタリングするために、ファブワイド欠陥管理サブシステム４１４（例えば、ファブ歩留まり管理サブシステム）のレシピを通して実行することができることに留意されたい。

【0052】

本開示の実施形態は、半導体製造特徴付けサブシステム１０２から特徴付けデータ４０４を抽出し、フィルタリングされた特徴付けデータ４０６を生成し、欠陥誘導相関サブシステム４０８に提供する前に、欠陥低減サブシステム４０２でそれを処理することを示すが、本明細書では、特徴付けデータ４０４は、半導体製造特徴付けサブシステム１０２から欠陥誘導相関サブシステム４０８に直接生データとして提供され得ることに留意されたい。この点に関して、欠陥低減サブシステム４０２は、本開示の目的のために、システム４００の必要とされる構成要素と見なされない場合がある。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

【0053】

本開示の実施形態は、欠陥誘導相関サブシステム４０８を欠陥低減サブシステム４０２とは別個のものとして例示するが、本明細書では、欠陥誘導相関サブシステム４０８を欠陥低減サブシステム４０２に統合することができ、その逆も同様であることに留意されたい。より一般的には、本開示の実施形態は、サブシステム１０２、１０６、１１０、４０２、４０８がシステム４００内の別個のまたはスタンドアロンのサブシステムであることを示すが、本明細書では、サブシステム１０２、１０６、１１０、４０２、４０８のうちの１つまたは複数は、組み合わされたまたは統合されたサブシステムであり得ることに留意されたい。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

【0054】

図５は、本開示の１つまたは複数の実施形態による、半導体信頼性不良のＺ－ＰＡＴ欠陥誘導統計的異常値検出のための方法またはプロセス５００を示す。本明細書では、方法またはプロセス５００のステップは、図４に示すシステム４００によってすべてまたは部分的に実装され得ることに留意されたい。しかしながら、方法またはプロセス５００は、追加のまたは代替のシステムレベルの実施形態が方法またはプロセス５００のステップのすべてまたは一部を実行し得るという点で、図４に示されるシステム４００に限定されないことがさらに認識される。

【0055】

ステップ５０２において、半導体デバイスの特徴付けデータが半導体製造特徴付けサブシステムから受信される。いくつかの実施形態では、半導体製造特徴付けサブシステム１０２は、１つ以上のウエハ１０４の製造中に特徴付け測定を実行するように構成される。例えば、半導体製造特徴付けサブシステム１０２は、半導体デバイスを特徴付けるように構成される１つ以上のインライン欠陥検査および／または計量ツールを含んでもよいが、それらに限定されない。たとえば、１つまたは複数の出力は、限定はしないが、ベースライン検査（たとえば、サンプリングベースの検査）、キー半導体デバイス層におけるスクリーニング検査などを含み得る。本開示の目的のために、「特徴付け」は、インライン欠陥検査またはインライン計測測定のいずれかを指し得る。

【0056】

ステップ５０４において、特徴付けデータは、欠陥低減サブシステムを介して処理されて、フィルタリングされたデータが生成される。いくつかの実施形態では、欠陥低減サブシステム４０２は、特徴付けデータ４０４を受信し、フィルタリングされた特徴付けデータ４０６を生成し得る。欠陥低減サブシステム４０２は、１－ＰＡＴ方法論を含むか、またはそれを実行するように構成され得る。この点に関して、欠陥低減サブシステム４０２は、本開示の目的のために、Ｉ－ＰＡＴ分析器と見なされ得る。

【0057】

ステップ５０６において、フィルタリングされたデータおよび／または特徴付けデータは、欠陥誘導相関サブシステムに送信される。いくつかの実施形態では、フィルタリングされた特徴付けデータ４０６は、欠陥低減サブシステム４０２から欠陥誘導相関サブシステム４０８に伝送され、および／または特徴付けデータ４０４は、半導体製造特徴付けサブシステム１０２から欠陥誘導相関サブシステム４０８に伝送される。ステップ５０４は、フィルタリングされた特徴付けデータ４０６が欠陥誘導相関サブシステム４０８によって使用されないように、特徴付けデータ４０４が欠陥誘導相関サブシステム４０８に直接転送される場合、任意選択であり得ることに留意されたい。

【0058】

ステップ５０８では、電気的試験ビンデータが、欠陥誘導相関サブシステムによって受信される。いくつかの実施形態では、電気的試験ビンデータ１１２は、システム１００の１つ以上の構成要素によって、方法またはプロセス２００の１つ以上のステップを介して生成される。

【0059】

ステップ５１０において、電気的試験ビンデータとフィルタリングされたデータまたは特徴付けデータとの間の統計的相関が、欠陥誘導相関サブシステムを介して決定される。いくつかの実施形態では、フィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４は、欠陥誘導相関サブシステム４０８によって電気的試験ビンデータ１１２上にオーバーレイされる。例えば、フィルタリングされた特徴付けデータ４０６は、欠陥低減サブシステム４０２によって、研究中の特定のＺ－ＰＡＴ系統的故障メカニズム（例えば、電気的試験ビンデータ１１２において、）とのその関連付けに基づいて決定され得る。別の例として、全ての特徴付けデータ４０４は、電気的試験ビンデータ１１２上にオーバーレイされてもよい。

【0060】

ステップ５１２において、欠陥データシグネチャは、欠陥誘導相関サブシステムを介して統計的相関に基づいて半導体デバイス上に配置される。いくつかの実施形態では、フィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４の電気的試験ビンデータ１１２へのオーバーレイの後に統計的相関が見つかった場合、システム４００（例えば、欠陥誘導相関サブシステム４０８、またはシステム４００の他の構成要素）は、ウエハ１０４のロットが研究を受ける前および後に処理されるウエハ１０４のロット上の同様の欠陥／メトロロジーシグネチャを探す。

【0061】

ステップ５１４において、電気的試験ビンデータ内の少なくともいくつかの半導体ダイデータは、欠陥誘導相関サブシステムを介して欠陥データシグネチャに基づいて再分類される。いくつかの実施形態では、結果および適用された配置論理に応じて、システム４００（例えば、欠陥誘導相関サブシステム４０８、またはシステム４００の他の構成要素）は、検討中のダイ３０２／３０４／３０６に関連するビンを再分類する。例えば、ビンは、統計的異常値検出サブシステム１１０によって、電気的に故障しているダイ３０４に見られる故障を含むものとして確認され得る。別の例として、ビンは、統計的異常値検出サブシステム１１０によって既知の電気的に故障しているダイ３０４または潜在的に電気的に故障しているダイ３０６に見られる故障が良好なダイ３０２であることを示すように変更され得る。別の例として、ビンは、良好なダイ３０２が故障を含み得るか、または故障を含まないことを示すように変更され得、したがって、潜在的に電気的に故障しているダイ３０６または既知の電気的に故障しているダイ３０４と見なされるべきである。

【0062】

ステップ５１６において、再分類された電気的試験ビンデータは、欠陥誘導相関サブシステムを介して送信される。いくつかの実施形態では、改良された電気的試験ビンデータ４１０は、欠陥誘導相関サブシステム４０８によって、当事者（例えば、ファブエンジニア）に伝送または別様に提供される。例えば、改善された電気的試験ビンデータ４１０は、既知の電気的故障ダイ３０４と同じｘ，ｙ位置を有するダイ（例えば、良好なダイ３０２および／または潜在的に電気的障害を有するダイ３０６であると考えられる）をインクアウトするかどうかについての推奨を含むことができる。例えば、推奨は、完全なインクアウトの閾値（例えば、これは、ファブ毎に定義されてもよく、または複数のファブについて決定されてもよい）を含むルールセットに基づいて行われてもよい。

【0063】

ステップ５１８において、新しい欠陥データシグネチャが、欠陥誘導相関サブシステムを介して送信される。いくつかの実施形態では、新しい欠陥データシグネチャは、再分類された電気的試験ダイビンデータ４１２の一部として、欠陥誘導相関サブシステム４０８によって統計的異常値検出サブシステム１１０に伝送または別様に提供されてもよい。例えば、統計的異常値検出サブシステム１１０は、ウエハ１０４の後続のロットを処理するときに新しい欠陥データシグネチャを使用して、結果として得られる電気的試験ビンデータ１１２を調整することができる。別の例として、統計的異常値検出サブシステム１１０は、半導体製造特徴付けサブシステム１０２の構成要素または方法またはプロセスの調整のために、新しい欠陥データシグネチャを半導体製造特徴付けサブシステム１０２に出力することができる。本明細書では、半導体製造特徴付けサブシステム１０２は、統計的異常値検出サブシステム１１０の代わりに、またはそれに加えて、新しい欠陥データシグネチャを直接受信することができることに留意されたい。

【0064】

ステップ５２０において、統計的相関の表現が表示される。いくつかの実施形態では、電気的試験ビンデータ１１２上のフィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４のオーバーレイは、グラフィカルユーザインターフェース上に提示される。例えば、表現は、データオーバーレイおよび対応するメトリックの定量的表現（例えば、データリスト、テーブルなど）または定性的表現（例えば、グラフ、チャート、画像、ビデオなどである）であってもよい。表現は、方法またはプロセス２００および／または５００によって実行される様々なステップに対する改善についての推奨を伴ってもよい。

【0065】

図６Ａおよび図６Ｂは、概して、本開示の１つまたは複数の実施形態による、ウエハ１０８のロットのプローブマップ３００を示す。図６Ａおよび図６Ｂにおいて、フィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４は、特定の故障メカニズムについての欠陥データ６００としてプローブマップ３００上にオーバーレイされる。統計的相関は、電気的故障ダイ３０４（例えば、Ｗ１、Ｗ４、Ｗ６、Ｗ８、Ｗ１２、Ｗ１６、Ｗ２０、Ｗ２２、Ｗ２４）を有するウエハ１０８とロット内の残りのウエハ１０８の両方について、特徴付けデータ４０４と電気的試験ビンデータ１１２との間で実行される。

【0066】

ここで図６Ａを参照すると、欠陥誘導相関サブシステム４０８は、電気的試験ビンデータ１１２上の欠陥データ６００のオーバーレイに基づいて、特定の欠陥メカニズムについての１つ以上の欠陥が、影響を受けたウエハ１０８上の欠陥の根本原因である（例えば、Ｗ１、Ｗ４、Ｗ６、Ｗ８、Ｗ１２、Ｗ１６、Ｗ２０、Ｗ２２、Ｗ２４）と判定する。この非限定的な例では、欠陥誘導相関サブシステム４０８は、電気的試験サブシステムがオーバーレイに基づいてエスケープを充分に捕捉したと決定し、その結果、ダイ３０２を他のウエハ１０８上にインクオフする必要がない。

【0067】

ここで図６Ｂを参照すると、欠陥誘導相関サブシステム４０８は、電気的試験ビンデータ１１２上の欠陥データ６００のオーバーレイに基づいて、特定の欠陥メカニズムについての１つ以上の欠陥が、影響を受けたウエハ１０８上の欠陥の根本原因である（例えば、Ｗ１、Ｗ４、Ｗ６、Ｗ８、Ｗ１２、Ｗ１６、Ｗ２０、Ｗ２２、Ｗ２４）と判定する。この非限定的な例では、欠陥誘導相関サブシステム４０８は、オーバーレイに基づいて、電気的試験サブシステム１０６がエスケープを充分に捕捉しなかったこと、およびダイ３０２から他のウエハ１０８上にインクオフする必要があることを決定する。例えば、電気的試験サブシステム１０６は、潜在的信頼性欠陥（ＬＲＤ）であること及び／又は試験カバレッジのギャップに起因してエスケープを充分に捕捉していない場合がある。

【0068】

本明細書において、上記の例は、欠陥誘導相関サブシステム４０８による可能な決定の境界を表す２つの非限定的な例であることに留意されたい。例えば、欠陥誘導相関サブシステム４０８は、ウエハ１０８が対応する電気的試験ビンデータ１１２を含まないにもかかわらず、フィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４ごとに、少数のウエハ１０８のみがエスケープまたは欠陥を含むと判定することができる。しかしながら、本明細書では、システム４００および方法またはプロセス５００は、控えめに適用される場合、脱出の数にかかわらず、ウエハ１０８のロットにわたる特定の故障機構に対して同じｘ，ｙ位置でダイ３０２のセット全体にインクを付与する傾向があり得ることに留意されたい。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

【0069】

本開示の実施形態は、欠陥データ６００を、プローブマップ３００上にオーバーレイされた特定の故障メカニズムについてのフィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４のみを含むものとして示すが、オーバーレイは特定の故障メカニズムに限定されず、任意の追加の（またはすべての追加の）フィルタリングされた特徴付けデータ４０６および／または特徴付けデータ４０４がプローブマップ３００上にオーバーレイされ得ることに、本明細書において留意されたい。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

【0070】

本開示の実施形態は、電気的試験ビンデータ１１２上の欠陥データ６００のオーバーレイを示すが、本明細書では、システム４００は、電気的試験ビンデータ１１２の存在とは無関係に、ウエハ１０４にわたる欠陥性における未検出の反復空間シグネチャを事前に識別しようとするように構成され得ることに留意されたい。例えば、これは、欠陥誘導相関サブシステム４０８、欠陥低減サブシステム４０２、またはシステム４００に含まれるか、またはそれと関連付けられる歩留まり管理システムによって、またはその中で行われてもよい。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

【0071】

この点に関して、システム４００および方法またはプロセス５００は、推定される根底にある信頼性問題の一部ではない良好なダイがインクオフされる可能性がより少ないため、潜在的な歩留まり損失またはオーバーキルを低減するように構成することができ、これは潜在的に半導体供給者にとってさらなる収益をもたらす。

【0072】

さらに、システム４００および方法またはプロセス５００は、故障メカニズムの根本原因（複数のウエハ上の同じ位置の故障）に関する情報を提供し、品質エンジニアおよび／または半導体製造施設に貴重なフィードバックを提供して、処理されている将来のウエハにおける根本原因の排除を推進するように構成され得る。

【0073】

さらに、システム４００および方法またはプロセス５００は、同じ根本原因（例えば、検討中のロットの外側の他のウエハ）によって潜在的に影響を受ける他のウエハを識別することを含む、隣接するロット上のＺ－ＰＡＴシグネチャを識別するように構成されてもよく、これは、従来のＺ－ＰＡＴインキオフによって識別されないロット上のエスケープを低減することによって品質改善をもたらし得る。例えば、隣接するロット上のＺ－ＰＡＴシグネチャを識別することは、電気的試験ビンデータ１１２を通して利用可能ではない可能性がある欠陥データを介して粒度を提供することによって、その漸進的な成長／伝播のより早い段階で問題を捉えることができる。

【0074】

さらに、システム４００および方法またはプロセス５００は、ウエハプローブおよび／または最終試験によって完全に検出されない他のＺ－ＰＡＴシグネチャの事前識別のために構成され得る。

【0075】

図７Ａおよび図７Ｂは、本開示の１つまたは複数の実施形態によるシステム７００のブロック図を示す。本明細書では、システム７００は、本開示全体にわたって説明されるように、半導体デバイスおよび／または半導体デバイス上の構成要素（例えば、半導体ダイ）を製造および／または分析するための処理ステップを実行するように構成され得ることに留意されたい。さらに、本明細書では、システム７００は、本開示全体にわたって説明されるように、システム１００および／またはシステム４００のすべてまたは一部を含み得ることに留意されたい。

【0076】

いくつかの実施形態では、システム７００は、半導体製造特徴付けサブシステム１０２および電気的試験サブシステム１０６を含む。

【0077】

いくつかの実施形態では、半導体製造特徴付けサブシステム１０２は、特徴付けデータ４０４内で（またはそれとして）特徴付け測定値を出力するように構成される、１つ以上の特徴付けツールを含む。例えば、特徴付け測定は、ベースライン検査（例えば、サンプリングベースの検査）、キー半導体デバイス層でのスクリーニング検査などを含むことができるが、これらに限定されない。本開示の目的のために、「特徴付け測定」は、インライン欠陥検査および／またはインライン計測測定を指し得る。

【0078】

１つの非限定的な例では、半導体製造特徴付けサブシステム１０２は、試料７０４（例えば、ウエハ１０４）の１つまたは複数の層内の欠陥を検出するための少なくとも１つの検査ツール７０２（例えば、インライン試料分析ツール）を含むことができる。半導体製造特徴付けサブシステム１０２は、概して、任意の数またはタイプの検査ツール７０２を含み得る。例えば、検査ツール７０２は、限定はしないが、レーザ源、ランプ源、Ｘ線源、または広帯域プラズマ源などの任意の源からの光による試料７０４のインタロゲーションに基づいて欠陥を検出するように構成された光学検査ツールを含むことができる。別の例として、検査ツール７０２は、限定はしないが、電子ビーム、イオンビーム、または中性粒子ビームなどの１つまたは複数の粒子ビームによる試料７０４のインタロゲーション（尋問／検査： ｉｎｔｅｒｒｏｇａｔｉｏｎ）に基づいて欠陥を検出するように構成された粒子ビーム検査ツールを含むことができる。例えば、検査ツール７０２は、透過型電子顕微鏡（ＴＥＭ）または走査型電子顕微鏡（ＳＥＭ）を含み得る。本開示の目的のために、本明細書において、少なくとも１つの検査ツール７０２は、単一の検査ツール７０２であってもよく、又は検査ツール７０２のグループを表してもよいことに留意されたい。

【0079】

本明細書において、試料７０４は、複数の半導体ウエハのうちの半導体ウエハであってもよく、複数の半導体ウエハの各半導体ウエハは、複数の半導体製造プロセスによって実行されるいくつか（例えば、数万回）のステップに従って製造される複数の（例えば、１、２、．．．である。Ｎ数）の層を含み、複数の層の各層は、複数の半導体ダイを含むことに留意されたい。ここで、複数の半導体ダイの各半導体ダイは、複数のブロックを含む。加えて、本明細書では、サンプル７０４は、進歩したダイパッケージまたは３Ｄダイパッケージの内側の基板上にベアダイの２．５Ｄ横方向組合せで配置された複数の半導体ダイから形成された半導体ダイパッケージであり得ることに留意されたい。

【0080】

本開示の目的のために、用語「欠陥：ｄｅｆｅｃｔ」は、インライン検査ツール、計測測定外れ値、または異常であるとみなされる半導体デバイスの任意の他の物理的特性によって見出される物理的欠陥を指し得る。欠陥は、物理的、機械的、化学的、または光学的特性を含むがこれらに限定されない設計特性からの、製造された層または層内の製造されたパターンの任意の逸脱であるとみなすことができる。加えて、欠陥は、製造された半導体ダイパッケージ内の構成要素の整合または接合における任意の偏差であると見なされ得る。さらに、欠陥は、半導体ダイまたはその上の特徴に対して任意のサイズを有し得る。このようにして、欠陥は、半導体ダイ（例えば、１つ以上のパターン化されたフィーチャのスケールである）より小さくてもよく、または半導体ダイ（例えば、ウエハスケールのスクラッチまたはパターンの一部として）より大きくてもよい。例えば、欠陥は、パターニング前またはパターニング後の試料層の厚さまたは組成の偏差を含み得る。別の例として、欠陥は、パターン化されたフィーチャのサイズ、形状、向き、または位置の偏差を含み得る。別の例として、欠陥は、隣接する構造間のブリッジ（またはその欠如）、ピット、または穴等であるが、それらに限定されない、リソグラフィおよび／またはエッチングステップと関連付けられる欠陥を含み得る。別の例として、欠陥は、限定はしないが、スクラッチまたはチップなどの試料７０４の損傷部分を含み得る。例えば、欠陥の重大度（例えば、スクラッチの長さ、ピットの深さ、欠陥の測定された大きさまたは極性などである）が重要であり、考慮され得る。別の例として、欠陥は、試料７０４に導入された異物を含み得る。別の例として、欠陥は、試料７０４上の位置ずれおよび／または誤接合パッケージ構成要素であり得る。したがって、本開示における欠陥の例は、単に例示を目的として提供され、限定として解釈されるべきではないことを理解されたい。

【0081】

別の非限定的な例では、半導体製造特徴付けサブシステム１０２は、試料７０４またはその１つ以上の層の１つ以上の特性を測定するための少なくとも１つの計量ツール７０６（例えば、インライン試料分析ツール）を含むことができる。例えば、計量ツール７０６は、層厚、層組成、限界寸法（ＣＤ）、オーバーレイ、またはリソグラフィ処理パラメータ（例えば、リソグラフィステップ中の照明の強度または線量）などであるがこれらに限定されない特性を特徴付けることができる。この点に関して、計量ツール７０６は、試料７０４、試料７０４の１つまたは複数の層、または試料７０４の１つまたは複数の半導体ダイの製造に関する情報を提供することができ、この情報は、結果として得られる製造デバイスの信頼性の問題につながり得る製造欠陥の確率に関連し得る。本開示の目的のために、本明細書において、少なくとも１つの計量ツール７０６は、単一の計量ツール７０６であってもよく、又は計量ツール７０６のグループを表してもよいことに留意されたい。

【0082】

いくつかの実施形態では、半導体製造特徴付けサブシステム１０２は、少なくとも１つの半導体製造ツールまたはプロセスツール７０８を含む。本明細書では、試料７０４は、試料７０４の製作中に、１つまたは複数の検査ツール７０２と、１つまたは複数の計量ツール７０６と、１つまたは複数のプロセスツール７０８との間で移動させることができることに留意されたい。例えば、プロセスツール７０８は、限定はしないが、エッチャー、スキャナ、ステッパ、クリーナーなどを含む、当技術分野で知られている任意のツールを含むことができる。例えば、製造プロセスは、試料の表面（例えば、半導体ウエハ等である）にわたって分布する複数のダイを製造することを含むことができ、各ダイは、デバイス構成要素を形成する材料の複数のパターン形成された層を含む。各パターン化層は、材料堆積、リソグラフィ、対象のパターンを生成するためのエッチング、および／または１つ以上の露光ステップ（例えば、スキャナ、ステッパ等によって実行される）を含む一連のステップを介して、プロセスツール７０８によって形成されてもよい。別の例として、プロセスツール７０８は、半導体ダイを２．５Ｄおよび／または３Ｄ半導体ダイパッケージにパッケージングおよび／または結合するように構成された当技術分野で知られている任意のツールを含むことができる。例えば、製造プロセスは、半導体ダイおよび／または半導体ダイ上の電気構成要素を整合させることを含んでもよいが、それらに限定されない。加えて、製造プロセスは、ハイブリッド接合（例えば、ダイツーダイ、ダイツーウエハ、ウエハツーウエハなどである）はんだ、接着剤、締結具、または同等物を介して、半導体ダイおよび／または半導体ダイ上の電気構成要素を接合することを含んでもよいが、それらに限定されない。本開示の目的のために、少なくとも１つのプロセスツール７０８は、単一のプロセスツール７０８であってもよく、またはプロセスツール７０８のグループを表してもよいことに留意されたい。本明細書において、「製造（ファブリケーション）プロセス」および「製造（マニファクチャリング）プロセス」という用語は、本開示の目的のために、用語（例えば、「製造（ファブリケーション）ライン」及び「製造（マニファクチャリング）ライン」、「製造（ファブリケーション）業者「及び「製造（マニファクチャリング）業者」等である）のそれぞれの変形とともに等価と見なされ得ることに留意されたい。

【0083】

いくつかの実施形態では、システム７００は、製造されたデバイスの１つ以上の部分の機能性を試験するための電気的試験サブシステム１０６を含む。例えば、電気的試験サブシステム１０６は、試験データ１０９を生成するように構成されてもよい。本明細書において、試料７０４は、試料７０４の製造の完了後に、半導体製造特徴付けサブシステム１０２から電気的試験サブシステム１０６に移動され得ることに留意されたい。

【0084】

１つの非限定的な例では、電気的試験サブシステム１０６は、ウエハレベルで予備プロービングを完了するために、任意の数またはタイプの電気的試験ツール７１０を含むことができる。例えば、予備プロービングは、ウエハレベルで故障を強制することを試みるように設計されない。

【0085】

別の非限定的な例では、電気的試験サブシステム１０６は、製造サイクルの任意の時点で製造されたデバイスの１つまたは複数の部分の特性を試験、検査、または他の方法で特徴付けるための任意の数またはタイプの応力試験ツール７１２を含むことができる。例えば、応力試験ツール７１２は、プレバーンイン（ｐｒｅ－ｂｕｍ－ｉｎ）電気的ウエハソートおよび最終テスト（例えば、ｅ－テスト）または試料７０４（例えば、オーブンまたは他の熱源）を加熱するように構成されたポストバーンイン電気テスト、試料７０４（例えば、冷凍庫または他の冷熱源である）を冷却し、試料７０４を誤った電圧（例えば、電源）などで動作させる、ような、試験を含むことができるが、これらに限定されない。

【0086】

いくつかの実施形態では、欠陥は、半導体ダイおよび／または半導体ダイパッケージ内の対象の層に対して１つ以上のプロセスツール７０８によって実行される１つ以上の処理ステップ（例えば、リソグラフィ、エッチング、位置合わせ、接合など）の前または後に利用される、半導体製造特徴付けサブシステム１０２（例えば、検査ツール７０２、計量ツール７０６など）、電気的試験サブシステム１０６（例えば、電気的試験ツール７１０及び／又は応力試験ツール７１２等を含む）の任意の組み合わせを使用して識別される。これに関して、製造プロセスの様々な段階における欠陥検出は、インライン欠陥検出と呼ばれ得る。

【0087】

いくつかの実施形態では、システム７００はコントローラ７１４を含む。コントローラ７１４は、限定はしないが、半導体製造特徴付けサブシステム１０２（例えば、検査ツール７０２又は計量ツール７０６を含む）、電気的試験サブシステム１０６（例えば、電気的試験ツール７１０または応力試験ツール７１２を含む）などを含む、システム７００の構成要素のいずれかと通信可能に結合され得る。本明細書では、図７Ａに示される実施形態および図７Ｂに示される実施形態は、本開示の目的のために、同じシステム７００の部分または異なるシステム７００の部分と見なされ得ることに留意されたい。さらに、本明細書では、図７Ａに示すシステム７００内の構成要素および図７Ｂに示すシステム７００内の構成要素は、直接通信することができるか、またはコントローラ７１４を介して通信することができることに留意されたい。

【0088】

コントローラ７１４は、メモリ７１８（例えば、記憶媒体、記憶装置等である）上に維持されるプログラム命令を実行するように構成された１つまたは複数のプロセッサ７１６を含むことができる。コントローラ７１４は、方法またはプロセス２００、方法またはプロセス５００、および／または方法またはプロセス８００（例えば、本開示を通して記載される通りである）のステップのうちの１つまたはすべてを実行するように構成され得る。これに関して、サブシステム１１０、４０２、および／または４０８は、コントローラ７１４に記憶されてもよく、および／またはそれによって実行されるように構成されてもよい。しかしながら、本明細書では、サブシステム１１０、４０２、および／または４０８は、コントローラ７１４から分離され、コントローラ７１４（例えば、直接的に、またはコントローラ７１４に通信可能に結合されたサーバまたはコントローラを通してのいずれかで、サーバまたはコントローラは、プロセッサおよびメモリと、本開示全体を通して説明されるような他の通信可能に結合された構成要素とを含んでもよい）と通信するように構成されてもよいことに留意されたい。

【0089】

１つまたは複数のプロセッサ７１６は、当技術分野で知られている任意のプロセッサまたは処理要素を含み得る。本開示の目的のために、「プロセッサ」または「処理要素」という用語は、１つまたは複数の処理または論理要素（たとえば、１つまたは複数のグラフィックス処理ユニット（ＧＰＵ）、マイクロ処理ユニット（ＭＰＵ）、システムオンチップ（ＳｏＣ）、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）デバイス、１つまたは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または１つまたは複数のデジタル信号プロセッサ（ＤＳＰ））を有する任意のデバイスを包含するように広く定義され得る。この意味で、１つまたは複数のプロセッサ７１６は、アルゴリズムおよび／または命令（たとえば、メモリに記憶されたプログラム命令）を実行するように構成された任意のデバイスを含み得る。一実施形態では、１つまたは複数のプロセッサ７１６は、デスクトップコンピュータ、メインフレームコンピュータシステム、ワークステーション、画像コンピュータ、並列プロセッサ、ネットワークコンピュータ、または本開示全体にわたって説明されるように、システム１００、４００、および／または７００の構成要素とともに動作または動作するように構成されるプログラムを実行するように構成された任意の他のコンピュータシステムとして具現化され得る。

【0090】

メモリ７１８は、関連する１つまたは複数のプロセッサ７１６それぞれによって実行可能なプログラム命令を記憶するのに適した、当技術分野で知られている任意の記憶媒体を含み得る。例えば、メモリ７１８は、非一時的なメモリ媒体を含み得る。別の例として、メモリ７１８は、限定はしないが、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気または光メモリデバイス（たとえば、ディスク）、磁気テープ、ソリッドステートドライブなどを含み得る。さらに、メモリ７１８は、１つまたは複数のプロセッサ７１６とともに共通のコントローラハウジング内に収容され得ることに留意されたい。一実施形態では、メモリ７１８は、それぞれの１つまたは複数のプロセッサ７１６の物理的位置に対して遠隔に位置し得る。たとえば、それぞれの１つまたは複数のプロセッサ７１６は、ネットワーク（例えば、インターネット、イントラネットなど）を介してアクセス可能なリモートメモリ（たとえば、サーバ）にアクセスすることができる。

【0091】

別の実施形態では、システム７００は、コントローラ７１４に結合された（例えば、物理的に結合される、電気的に結合される、通信可能に結合されるなどである）ユーザインターフェース７２０を含む。たとえば、ユーザインターフェース７２０は、コントローラ７１４に結合された別個のデバイスであり得る。別の例として、ユーザインターフェース７２０およびコントローラ７１４は、共通または共有ハウジング内に配置され得る。しかしながら、本明細書では、コントローラ７１４は、ユーザインターフェース７２０を含む、必要とする、またはそれに結合されなくてもよいことに留意されたい。

【0092】

ユーザインターフェース７２０は、限定はしないが、１つまたは複数のデスクトップ、ラップトップ、タブレットなどを含むことができる。ユーザインターフェース７２０は、システム１００、４００、および／または７００のデータをユーザに表示するために使用されるディスプレイを含んでもよい。ユーザインターフェース７２０のディスプレイは、当技術分野で知られている任意のディスプレイを含み得る。例えば、ディスプレイは、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ベースのディスプレイ、またはＣＲＴディスプレイを含んでもよいが、それらに限定されない。当業者は、ユーザインターフェース７２０と統合可能な任意のディスプレイデバイスが、本開示における実装に好適であることを認識するはずである。別の実施形態では、ユーザは、ユーザインターフェース７２０のユーザ入力デバイスを介してユーザに表示されるデータに応答して、選択および／または命令を入力してもよい。

【0093】

本明細書では、システム１００、４００、７００のうちの１つまたは複数は、電子チップ識別（ＩＤ）タグ、マーカ、指示子などとともに動作するように構成され得ることに留意されたい。例えば、電子チップＩＤは、ウエハベースのビンデータ、特性データ（例えば、インライン欠陥検査データ及び／又は計測データ）、パッケージ化された試験データなどの相関を容易にするために割り当てられ得る。

【0094】

図８は、本開示の１つまたは複数の実施形態による、半導体デバイスを製造、特徴付け、および／または試験するためのステップを示す方法またはプロセス８００を示す。本明細書では、方法またはプロセス８００のステップは、図７Ａおよび図７Ｂに示すシステム７００によってすべてまたは部分的に実装され得ることに留意されたい。しかしながら、方法またはプロセス８００は、追加のまたは代替のシステムレベルの実施形態が方法またはプロセス８００のステップのすべてまたは一部を実行し得るという点で、図７Ａおよび図７Ｂに示されるシステム７００に限定されないことがさらに認識される。

【0095】

ステップ８０２において、半導体デバイスが製造される。いくつかの実施形態では、半導体デバイス（例えば、ウエハ１０４）は、複数の半導体製造プロセスを介して製造される。例えば、半導体製造特徴付けサブシステム１０２は、１、２、．．．を含む半導体デバイスを製造するように構成された１つ以上のプロセスツール７０８を含むことができるが、これに限定されない。いくつかの半導体製造プロセスによって実行されるいくつかのステップ（例えば、数万回）に従ってＮ個の層が製造される。

【0096】

ステップ８０４において、半導体デバイスの製造中に特徴付け測定値が取得される。いくつかの実施形態では、特徴付け測定値は、半導体製造特徴付けサブシステム１０２によって取得される。例えば、特性評価測定は、複数のプロセスツール７０８によって実行される複数の半導体製造プロセスを介して、１つまたは複数の半導体デバイス（例えば、ウエハ１０４）の製造中（例えば、ステップの前、ステップの間、および／またはステップの後である）に複数の特性評価ツール（例えば、検査ツール７０２及び／又は計量ツール７０６）によって実行することができる。

【0097】

ステップ８０６において、半導体デバイスは、電気的試験サブシステムに提供される。いくつかの実施形態では、電気的試験サブシステム１０６は、ウエハ１０４のロットを受け取る。例えば、電気的試験サブシステム１０６は、電気的試験及び／又はストレス試験を行って試験データ１０９を生成することができる。

【0098】

ステップ８０８において、特徴付け測定値は、欠陥低減サブシステムまたは欠陥誘導相関サブシステムに送信される。いくつかの実施形態では、システム７００は、方法またはプロセス５００の１つ以上のステップを介して、電気的試験ビンデータ１１２上に特徴付けデータ４０４および／またはフィルタリングされた特徴付けデータ４０６をオーバーレイするように構成される。例えば、欠陥低減サブシステム４０２は、特徴付けデータ４０４を受信し、方法またはプロセス５００の１つ以上のステップを介して、フィルタリングされた特徴付けデータ４０６を生成するように構成されてもよい（例えば、システム４００の１つ以上のコンポーネントによって実行される）。別の例として、欠陥誘導相関サブシステム４０８は、特徴付けデータ４０４および／またはフィルタリングされた特徴付けデータ４０６を受信するように構成され得る。欠陥誘導相関サブシステム４０８は、電気的試験ビンデータ１１２上に特徴付けデータ４０４および／またはフィルタリングされた特徴付けデータ４０６をオーバーレイするように構成され得る。

【0099】

ステップ８１０において、再分類された電気的試験ビンデータに基づいて調整のための制御信号が生成される。いくつかの実施形態では、電気的試験ビンデータ１１２上のオーバーレイ特徴付けデータ４０４および／またはフィルタリングされた特徴付けデータ４０６に続いて、電気的試験ビンデータ１１２の少なくともいくつかは、欠陥誘導相関サブシステム４０８によって再分類される。加えて、欠陥は、オーバーレイに基づいて欠陥誘導相関サブシステム４０８によって新たに発見され得る。本明細書では、１つまたは複数の調整は、方法またはプロセス５００または８００の実行中に新たに発見された電気的試験ビンデータ１１２および／または欠陥の再分類に基づいて、半導体デバイスの製造、特徴付け、および／または試験のうちの少なくとも１つについて決定され得ることに留意されたい。例えば、１つ以上の調整は、半導体製造特徴付けサブシステム１０２内の構成要素へのフィードバックループにおいて提供される、製造プロセスまたは方法、特徴付けプロセスまたは方法、試験プロセスまたは方法、または同等物を修正してもよい。例えば、製造プロセスまたは方法、特徴付けプロセスまたは方法、試験プロセスまたは方法などは、方法またはプロセス５００または８００の実行中に新たに発見された電気的試験ビンデータ１１２および／または欠陥の再分類に基づいて調整することができる（例えば、１つ以上の制御信号を介する）。

【0100】

調整は、フィードバックループを介して送信される（例えば、将来の半導体デバイスを調整するため）。制御信号は、再分類された電気的試験ビンデータ１１２に基づいて、システム１００または４００の構成要素および対応する方法またはプロセスを調整し得る。たとえば、改善は、システム１００の１つまたは複数の構成要素および／または方法もしくはプロセス２００のステップを調整することに向けられ得る。たとえば、改善は、半導体製造特徴付けサブシステム１０２の１つまたは複数の構成要素を調整することに向けられ得る。別の例として、改善は、システム４００の１つまたは複数の構成要素および／または方法もしくはプロセス５００のステップを調整することに向けられ得る。これに関して、製造および／または特徴付けプロセスを改善することができ、所望の品質レベル（例えば、ＰＰＢ故障率）を維持しながら、製造業者のコスト（例えば、時間、金銭などにおける）の低減につながる。

【0101】

本明細書では、方法またはプロセス２００，５００，および８００は、提供されるステップおよび／またはサブステップに限定されないことに留意されたい。方法またはプロセス２００，５００，および８００は、より多いまたはより少ないステップおよび／またはサブステップを含んでもよい。方法またはプロセス２００，５００，および８００は、ステップおよび／またはサブステップを同時に実行することができる。方法またはプロセス２００，５００，および８００は、提供された順序または提供された以外の順序を含む、ステップおよび／またはサブステップを連続的に実行することができる。したがって、上記の説明は、本開示の範囲に対する限定として解釈されるべきではなく、単なる例示として解釈されるべきである。

【0102】

本開示全体にわたって説明されるシステムおよび方法の１つの非限定的な例では、信頼性に敏感なデバイスについて、半導体製造特徴付けサブシステム１０２は、特徴付けデータ４０４を得るために、４～８のクリティカル検査ステップでスクリーニング検査を開始することができ、スクリーニング検査は、所与の半導体デバイスについて、あらゆるロットのあらゆるウエハ１０４のあらゆるダイ上で実行される。特徴付けデータ４０４は、ファブワイド欠陥管理サブシステム４１４および／または欠陥低減サブシステム４０２（例えば、Ｉ－ＰＡＴ Ａｎａｌｙｚｅｒ等である）に自動的に転送されてもよく、これは、ダイベースの欠陥性スコアに到達するように欠陥性を計量および集約してもよく、ダイベースの欠陥性スコアは、フィルタリングされた特徴付けデータ４０６として適切なファブデータベースに転送される。

【0103】

製造処理の完了後、ウエハ１０４は、電気的試験サブシステム１０６を介してウエハソートの電気的試験及び個片化を受けることができる。個片化（シングル化）後、ダイはパッケージ化され、多数の電気的およびストレス試験を受けて、試験データ１０９を生成する。全ての試験に続いて、統計的異常値アルゴリズムが、統計的異常値検出サブシステム１１０によって試験データ１０９（例えば、Ｚ－ＰＡＴが挙げられるが、これに限定されない）に適用される。Ｚ－ＰＡＴ異常値のインスタンスが統計的異常値検出サブシステム１１０によって識別されると、対応するダイの電気的試験ビンデータ１１２が、分析のために欠陥誘導相関サブシステム４０８に送られる。

【0104】

欠陥誘導相関サブシステム４０８は、電気的試験ビンデータ１１２を特徴付けデータ４０４および／またはフィルタリングされた特徴付けデータ４０６とオーバーレイすることができる。オーバーレイに基づいて、欠陥誘導相関サブシステム４０８は、電気的試験サブシステム１０６によってウエハ１０４上の電気的に故障しているダイ３０４において欠陥が正しく発見されたかどうか、電気的試験サブシステム１０６が、対応するダイを良好なダイ３０２であると宣言することによって選択されたウエハ１０４上の欠陥を見逃したかどうか、または電気的試験サブシステム１０６が、推定された電気的に故障しているダイ３０６を有するものとしてウエハ１０４を誤って特徴付けたかどうかを判定することができる。欠陥誘導相関サブシステム４０８は、インクアウトダイが有効であるか否かを判定し、その情報を関連当事者（例えば、改善された電気的試験ダイビンデータ４１０として）または少なくとも統計的異常値検出サブシステム１１０（例えば、再分類された電気的試験ダイビンデータ４１２として）に提供してもよい。

【0105】

この点に関して、本開示のシステムおよび方法は、潜在的な信頼性および／または試験ギャップ欠陥の識別を通して電気的試験および／または欠陥試験を改善しながら、増加したサンプリング（例えば、３つのウエハ／ロット、またはウエハおよびロットの他のサブセットでのロットの１０％検査とは対照的に、すべてのロット中のすべてのウエハの１００％検査）を提供し得る。本開示のシステムおよび方法は、自動車半導体デバイス製造業者がＰＰＭからＰＰＢ範囲までの信頼性不良を低減することを可能にするのに役立つ改善された洞察を提供し得る。半導体故障は、自動車製造のための１つの故障アイテムの数であり、この問題は、自動車のための半導体内容物が成長するにつれてより強くなる（例えば、自律走行及び電気自動車の実装を伴う）。同様に、信頼性の懸念も、産業、生物医学、防御、航空宇宙、ハイパースケールデータセンタなどにおいてますます重要になってきている。テストカバレッジギャップを識別することは、電気的試験方法の制限の認識をもたらし、したがって、これらの問題を軽減するためのインライン欠陥スクリーニング検査の採用を推進する。

【0106】

本開示の利点は、半導体信頼性不良のＺ－ＰＡＴ欠陥誘導統計的異常値検出のためのシステムおよび方法を対象とする。
本開示の利点はまた、同じｘ，ｙ位置における潜在的な信頼性および／またはテストギャップ欠陥を表すＺ－ＰＡＴ欠陥シグネチャの識別に関する。上記ｘ，ｙ位置は、特徴づけデータ（例えば、インライン欠陥検査データおよび／または計測（メトロジ（ｍｅｔｒｏｌｏｇｙ））データ）を用いる１つロット内の多数のウエハにおける位置である。本開示の実施形態は、統計外れ値アルゴリズムを用いる。本開示の利点は、半導体信頼性不良のＺ－ＰＡＴ欠陥誘導統計的異常値検出のためのシステムおよび方法を対象とする。本開示の利点はまた、Ｚ－ＰＡＴ欠陥シグネチャの存在の製造エンジニアへ自動通知に関する。本開示の実施の形態は、シグネチャに空間署名解析方法を用いるＺ－ＰＡＴ欠陥の特性評価（特徴づけ）に関する。本開示の利点は、機械学習方法を用いたＺ－ＰＡＴ欠陥にシグネチャの特徴づけに関する。本開示の利点は、与えられたロット内のＺ－ＰＡＴ欠陥シグネチャの存在又は非存在に識別に関する。本開示の利点は、隣接するロットにおけるＺ－ＰＡＴ欠陥シグネチャの識別に関する。本開示の利点は、電気テストベースのＺ－ＰＡＴによって検出できなかったＺ－ＰＡＴ欠陥シグネチャ識別に関する。本開示の利点は、Ｚ－ＰＡＴ欠シグネチャを用いインパクトされたダイ／ウエハの量をより正確に取りまとめるためのオーバーキルの低下に関する。本開示の利点は、先に特徴づけられたＺ－ＰＡＴ欠陥シグネチャからの学習に基づき引き起こされる下の横たわる根（ルート）の迅速な同定に関する。本開示の利点は、記憶されたインライン欠陥データを用いて直接保証および／またはリコールされるＺ－ＰＡＴ欠陥シグネチャの遡及的識別に関する。

【0107】

本明細書で説明される主題は、場合によっては、他の構成要素内に含まれる、または他の構成要素と接続される、異なる構成要素を図示する。そのような描写されたアーキテクチャは、単なる例示であり、実際には、同じ機能性を達成する多くの他のアーキテクチャが実装され得ることを理解されたい。概念的な意味では、同じ機能を達成するための構成要素の任意の配置は、所望の機能が達成されるように効果的に「関連付けられる」。したがって、特定の機能を達成するために組み合わされた本明細書の任意の２つの構成要素は、アーキテクチャまたは中間構成要素にかかわらず、所望の機能が達成されるように互いに「関連付けられる」と見なすことができる。同様に、そのように関連付けられた任意の２つの構成要素はまた、所望の機能性を達成するために、相互に「接続」または「結合」されていると見なされることができ、そのように関連付けられることが可能な任意の２つの構成要素はまた、所望の機能性を達成するために、相互に「結合可能」であると見なされることができる。結合可能な特定の例は、物理的に相互作用可能な及び／又は物理的に相互作用するコンポーネント及び／又は無線で相互作用可能な及び／又は無線で相互作用するコンポーネント及び／又は論理的に相互作用可能な及び／又は論理的に相互作用するコンポーネントを含むが、これらに限定されない。

【0108】

本開示およびその付随する利点の多くは、前述の説明によって理解されるであろうと考えられ、開示される主題から逸脱することなく、またはその物質的利点の全てを犠牲にすることなく、構成要素の形態、構造、および配置において種々の変更が行われ得ることが明白となるであろう。説明される形態は単なる説明であり、そのような変更を包含し、含むことが以下の特許請求の範囲の意図である。さらに、本発明は添付の特許請求の範囲によって定義されることを理解されたい。

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6A】

【図6B】

【図7A】

【図7B】

【図8】