特許 7630934 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-07

(45)【発行日】2025-02-18

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/322 20060101AFI20250210BHJP

   H01L 21/265 20060101ALI20250210BHJP

   H01L 21/268 20060101ALI20250210BHJP

【ＦＩ】

H01L21/322 J

H01L21/265 F

H01L21/265 602A

H01L21/268 F

【請求項の数】 12

(21)【出願番号】P 2020122341

(22)【出願日】2020-07-16

(65)【公開番号】P2021022730

(43)【公開日】2021-02-18

【審査請求日】2023-05-19

(31)【優先権主張番号】P 2019135992

(32)【優先日】2019-07-24

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】500216466

【氏名又は名称】住重アテックス株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100116274

【弁理士】

【氏名又は名称】富所 輝観夫

(72)【発明者】

【氏名】伊藤 成志

(72)【発明者】

【氏名】八木 孝秀

(72)【発明者】

【氏名】原 明人

【審査官】桑原 清

(56)【参考文献】

【文献】特開２００６－２４５３１６（ＪＰ，Ａ）

【文献】特表２００８－５１２８６８（ＪＰ，Ａ）

【文献】特開２００７－２５１１７２（ＪＰ，Ａ）

【文献】特開２００４－２８２０９３（ＪＰ，Ａ）

【文献】特開昭６３－２７１９４２（ＪＰ，Ａ）

【文献】特開２００４－０８７５９２（ＪＰ，Ａ）

【文献】特開２００９－１７７１９４（ＪＰ，Ａ）

【文献】特開２００４－２３５２５３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２２

Ｈ０１Ｌ ２１／２６５

Ｈ０１Ｌ ２１／２６８

(57)【特許請求の範囲】

【請求項1】

ＣＺ法により形成されたシリコンウェハである半導体基板に軽イオンを注入する工程と、
イオン注入後に、前記半導体基板に第１熱処理を施し、前記第１熱処理後に、前記第１熱処理より高温下で前記半導体基板に第２熱処理を施す工程と、を備え、
前記軽イオンを注入する工程における前記軽イオンの注入エネルギーは、０．４ＭｅＶより大きく、１０．５ＭｅＶより小さく、
前記第２熱処理の処理時間は、前記第１熱処理の処理時間よりも長く、
前記イオン注入、前記第１熱処理および前記第２熱処理は、前記半導体基板に半導体素子を形成する前に行われることを特徴とする半導体装置の製造方法。

【請求項2】

前記軽イオンを注入する工程における前記軽イオンの注入エネルギーは、０．４ＭｅＶより大きく、２ＭｅＶより小さいことを特徴とする請求項１に記載の半導体装置の製造方法。

【請求項3】

前記軽イオンは、水素イオンを含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。

【請求項4】

前記第１熱処理は、前記半導体基板を３００℃以上４５０℃以下の第１処理温度に加熱することを含み、前記第２熱処理は、前記半導体基板を４５０℃以上８００℃以下の第２処理温度に加熱することを含むことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。

【請求項5】

前記第２熱処理後に、前記第２熱処理より高温下で前記半導体基板に第３熱処理を施す工程をさらに備え、
前記第２熱処理の処理時間は、前記第３熱処理の処理時間よりも長いことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。

【請求項6】

前記第３熱処理は、前記半導体基板を８００℃以上１２００℃以下の第３処理温度に加熱することを含むことを特徴とする請求項５に記載の半導体装置の製造方法。

【請求項7】

前記半導体基板には、前記第２熱処理後に、または前記第３熱処理後に、深さ方向に欠陥密度分布が形成され、
前記欠陥密度分布は、注入イオンの射影飛程またはそれより浅い位置に低欠陥密度層を有するとともに、前記低欠陥密度層に対して前記半導体基板の第１主面側、第２主面側、またはそれら両側に前記低欠陥密度層よりも格子欠陥密度が高い高欠陥密度層を有することを特徴とする請求項５または６に記載の半導体装置の製造方法。

【請求項8】

前記低欠陥密度層に前記半導体素子を形成する工程をさらに備えることを特徴とする請求項７に記載の半導体装置の製造方法。

【請求項9】

前記高欠陥密度層の少なくとも一部に欠陥回復処理を施す工程をさらに備えることを特徴とする請求項７または８に記載の半導体装置の製造方法。

【請求項10】

前記欠陥回復処理が施された領域に前記半導体素子を形成する工程をさらに備えることを特徴とする請求項９に記載の半導体装置の製造方法。

【請求項11】

ＣＺ法により形成されたシリコンウェハである半導体基板に軽イオンを注入する工程と、
イオン注入後に、前記半導体基板に熱処理を施す工程と、を備え、
前記軽イオンを注入する工程における前記軽イオンの注入エネルギーは、０．４ＭｅＶより大きく、１０．５ＭｅＶより小さく、
前記熱処理は、前記熱処理後に、前記半導体基板が、前記軽イオンの注入位置を含む深さ範囲に形成された金属ゲッタリング層と、前記金属ゲッタリング層よりも浅い位置に形成され、前記金属ゲッタリング層よりも金属汚染を受けにくい層とを備えるように、前記半導体基板の温度を段々にまたは徐々に増加させるものであり、
前記イオン注入および前記熱処理は、前記半導体基板に半導体素子を形成する前に行われることを特徴とする半導体装置の製造方法。

【請求項12】

前記イオン注入および前記熱処理が施された前記半導体基板は、前記金属ゲッタリング層よりも深い位置に形成され、前記金属ゲッタリング層よりも低いゲッタリング能力を持つ更なる金属ゲッタリング層を備えることを特徴とする請求項１１に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法および半導体基板に関する。

【背景技術】

【0002】

従来、光電変換部をシリコン基板の第１面の側にまず形成し、その後に第２面の側からヘリウムイオンなどの軽元素をイオン注入し、それにより、光電変換部に混入すべきでない金属不純物を捕獲するためのゲッタリング領域を形成する光電変換装置の製造方法が知られている。この方法では、ゲッタリング領域に金属不純物を拡散により捕獲するための熱処理が、イオン注入の後に行われる（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－２９５８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明者らは、上記の光電変換装置の製造方法について検討したところ、以下の課題を認識するに至った。上記のゲッタリング領域はイオン注入によって形成され、その後の熱処理はゲッタリング領域の形成に寄与しない。ゲッタリング領域は注入イオンの射影飛程に形成される。そのため、ゲッタリング領域は基板の深さ方向においてごく薄いものとなりがちである。ゲッタリング領域が薄いほど、金属不純物がゲッタリング領域をすり抜ける可能性が高まる。また、基板に既に形成されている光電変換部またはその他の半導体素子若しくは配線層の劣化または損傷を防ぐために、熱処理の条件は低温で短時間に制限される。もしゲッタリングが不十分であれば、半導体素子領域に侵入した金属不純物はそこに残され素子の動作に悪影響を及ぼしうる。例えば光電変換部においては金属不純物はリーク電流を発生させ、これは光電変換部の白傷の原因となりうる。半導体装置の性能を高めるうえで、ゲッタリング能力の向上が望まれる。

【0005】

本発明のある態様の例示的な目的のひとつは、新たに発見したゲッタリング現象にもとづく半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

【0006】

本発明のある態様の半導体装置の製造方法は、半導体基板に軽イオンを注入する工程と、イオン注入後に、半導体基板に第１熱処理を施し、第１熱処理後に、第１熱処理より高温下で半導体基板に第２熱処理を施す工程と、を備える。イオン注入、第１熱処理および第２熱処理は、半導体基板に半導体素子を形成する前に行われる。

【0007】

本発明の別の態様は、半導体装置の製造方法である。この方法は、半導体基板に軽イオンを注入する工程と、イオン注入後に、半導体基板の深さ方向に欠陥密度分布を形成するように、半導体基板に熱処理を施す工程と、を備える。欠陥密度分布は、注入イオンの射影飛程またはそれより浅い位置に低欠陥密度層を有するとともに、低欠陥密度層に対して半導体基板の第１主面側、第２主面側、またはそれら両側に低欠陥密度層よりも格子欠陥密度が高い高欠陥密度層を有する。イオン注入および熱処理は、半導体基板に半導体素子を形成する前に行われる。

【0008】

本発明のさらに別の態様は、半導体基板である。この半導体基板は、深さ方向に欠陥密度分布をもつ半導体基板であって、低欠陥密度層と、半導体基板の第１主面を含み、深さ方向に低欠陥密度層に隣接し、低欠陥密度層よりも格子欠陥密度が高い第１高欠陥密度層と、半導体基板の第２主面を含み、深さ方向に低欠陥密度層に隣接し、低欠陥密度層よりも格子欠陥密度が高い第２高欠陥密度層と、を備える。

【0009】

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0010】

本発明によれば、新たに発見したゲッタリング現象にもとづく半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態に係る半導体基板の製造方法を示すフローチャートである。

【図2】半導体基板へのイオン注入工程を模式的に示す断面図である。

【図3】図３（ａ）は、実施の形態に係るイオン注入および熱処理が施された半導体基板を模式的に示す断面図であり、図３（ｂ）は、比較例に係る半導体基板を模式的に示す断面図である。

【図4】図４（ａ）は、半導体基板に形成された深さ方向の欠陥密度分布を観察するための加工を示す模式図であり、図４（ｂ）は、加工された半導体基板を観察して得られた光学顕微鏡写真を示す。

【図5】実施の形態に係る熱処理工程の各段階における半導体基板内の微視的な変化を模式的に示す図である。

【図6】実施の形態に係る半導体装置の製造方法を示すフローチャートである。

【図7】実施の形態に係る半導体装置を模式的に示す断面図である。

【図8】実施の形態に係る半導体基板についての二次イオン質量分析法（ＳＩＭＳ）による分析結果を示すグラフである。

【図9】図９（ａ）から図９（ｃ）は、実施の形態に係る半導体装置の製造方法を示す模式図である。

【発明を実施するための形態】

【0012】

以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の説明において参照する各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。

【0013】

図１は、実施の形態に係る半導体基板の製造方法を示すフローチャートである。まず、半導体基板が用意され、その半導体基板にイオン注入が行われ（Ｓ１０）、その後に半導体基板に熱処理が施される（Ｓ２０）。イオン注入および熱処理は、半導体基板に半導体素子を形成する前に行われる。

【0014】

詳しくは後述するが、イオン注入された半導体基板には、熱処理を経て、深さ方向に欠陥密度分布（例えば、深さ方向における例えば積層欠陥など面欠陥の密度の変化）が形成される。この欠陥密度分布は、注入イオンの射影飛程およびその近傍（または注入イオンの射影飛程よりも浅い深さ位置）に低欠陥密度層を有するとともに、低欠陥密度層に対して半導体基板の第１主面側、第２主面側、またはそれら両側に低欠陥密度層よりも格子欠陥密度が高い高欠陥密度層を有する。

【0015】

イオン注入の直後の半導体基板は、知られているように、注入イオンの射影飛程の近傍に、他の領域（すなわち射影飛程より浅い領域、および射影飛程より深い領域）に比べて、格子欠陥密度（すなわちイオン注入に起因する点欠陥（いわゆる注入欠陥）の密度）の高い領域を有する。格子欠陥密度の深さ方向分布において、格子欠陥密度のピークは、注入イオンの射影飛程よりわずかに浅い（すなわちイオンが照射される基板の主面に近い）位置に形成される。例として、格子欠陥密度のピークは、注入エネルギーが２ＭｅＶの場合、注入イオンの射影飛程より約０．５μｍ浅い位置となり、４ＭｅＶで約１μｍ浅い位置、８ＭｅＶで約３μｍ浅い位置となる。

【0016】

ところが、この半導体基板に熱処理を施すことによって、逆に、注入イオンの射影飛程の近傍（またはそれよりも浅い深さ位置）に低欠陥密度層が形成されるとともに他の領域に高欠陥密度層が形成されるという、これまで知られていない新現象を本発明者は発見した。以下に述べる実施の形態は、この画期的な新発見にもとづく。

【0017】

最初に用意する半導体基板は、一例として、チョクラルスキー（ＣＺ）法により作製されたｐ型のシリコン（Ｓｉ）ウェハである。ＣＺ－Ｓｉウェハには典型的に、微量の濃度（例えば約３０ｐｐｍａ）で酸素が含まれる。

【0018】

また、半導体基板に形成される半導体素子は、とくに限定されないが、例えば、シリコンフォトダイオードなどの光電変換素子である。この場合、半導体基板から最終的に形成される半導体装置は、例えば、Ｓｉ－ＣＭＯＳイメージセンサなどの光電変換装置である。

【0019】

図２は、半導体基板１０へのイオン注入工程（Ｓ１０）を模式的に示す断面図である。イオン注入工程においては、水素イオンを含む軽イオンが半導体基板１０に注入される。例えばサイクロトロンなどの加速器によって高エネルギーに加速されたイオンビームＢが半導体基板１０に照射される。

【0020】

イオンビームＢは、この実施の形態では、水素イオンビームであり、水素イオンは例えばプロトンである。半導体基板１０に注入される軽イオンは、水素イオンのみからなる。水素イオンの注入エネルギーは、例えば０．４ＭｅＶより大きく、１０．５ＭｅＶより小さい範囲から選択される。水素イオンの注入エネルギーは、好ましくは、例えば４．６ＭｅＶより小さく、より好ましくは、例えば２ＭｅＶより小さくてもよい。注入ドーズ量は、例えば１×１０^１１ｃｍ^－２以上１×１０^１５ｃｍ^－２以下の範囲から選択される。

【0021】

イオンビームＢは、半導体基板１０の第１主面１０ａから照射され、注入エネルギーに応じた水素イオンの射影飛程およびその近傍の深さ範囲に注入イオン含有領域１２を形成する。深さ方向に第１主面１０ａから注入イオン含有領域１２までの第１領域１４には、入射する水素イオンが通過するのみであり、深さ方向に注入イオン含有領域１２から第２主面１０ｂまでの第２領域１６には、水素イオンが達しない。よって、第１領域１４および第２領域１６には、水素イオンが実質的に含まれない。イオンビームＢは、第２主面１０ｂから半導体基板１０に照射されてもよい。

【0022】

注入イオン含有領域１２には格子欠陥が形成されるから、注入イオン含有領域１２の格子欠陥密度は、第１領域１４および第２領域１６に比べて高くなる。

【0023】

イオン注入工程では、注入イオン含有領域１２には格子欠陥が形成されるとともに、ビーム照射により半導体基板１０に与えられる熱エネルギーによって半導体基板１０が加熱されうる。加熱は格子欠陥を修復する効果をもつから、欠陥密度の減少につながる。そこで、半導体基板１０の過剰な温度上昇を避けるため、イオン注入工程では半導体基板１０が温調（例えば冷却）されてもよい。イオン注入工程は、半導体基板１０の温度が例えば３００℃以下に保たれるように半導体基板１０を冷却しながらイオンビームＢを照射することを含んでもよい。

【0024】

必要とされる場合には、イオンビームＢのビーム断面にパターンを形成するマスクが半導体基板１０の第１主面１０ａの上方に配置され、マスクパターンに対応するパターンで注入イオン含有領域１２が形成されてもよい。また、注入エネルギーを調整するためのアブソーバ（例えば、アルミホイル等の金属箔または金属板）が半導体基板１０の第１主面１０ａの上方に配置されてもよい。

【0025】

図２に示されるイオン注入工程において、水素イオンを含まない第１領域１４、第２領域１６が注入イオン含有領域１２の両側に形成されているが、これは一例にすぎない。注入イオン含有領域１２の深さは注入エネルギーに応じて決まるから、注入エネルギーを制御することによって注入イオン含有領域１２の深さが制御されてもよい。注入エネルギーをより小さくすることによって、注入イオン含有領域１２を第１主面１０ａに近づけ、さらには、第１主面１０ａを含むように注入イオン含有領域１２を形成することもできる。この場合、第１領域１４は無くなる。逆に、注入エネルギーをより大きくすることによって、第２主面１０ｂを含むように注入イオン含有領域１２を形成し、第２領域１６を無くすこともできる。

【0026】

また、注入エネルギーが異なる複数回のイオン注入が半導体基板１０に行われてもよい。例えば、第１エネルギーで半導体基板１０の第１深さにイオンを注入し、第１エネルギーより高い第２エネルギーで第１深さより深い第２深さにイオンを注入することができる。こうして、複数の注入イオン含有領域１２が半導体基板１０に形成されてもよい。複数の注入イオン含有領域１２は深さ方向に分かれていてもよい。あるいは、これら複数の注入イオン含有領域１２を深さ方向に連続させることによって、１回のイオン注入で形成される注入イオン含有領域１２よりも厚い注入イオン含有領域１２が形成されてもよい。

【0027】

再び図１を参照すると、イオン注入工程（Ｓ１０）に続いて、熱処理工程（Ｓ２０）が行われる。イオン注入された半導体基板１０に、第１熱処理（Ｓ２１）、第２熱処理（Ｓ２２）、および第３熱処理（Ｓ２３）がこの順番で行われる。半導体基板１０の温度は、イオン注入工程（Ｓ１０）、第１熱処理（Ｓ２１）、第２熱処理（Ｓ２２）、第３熱処理（Ｓ２３）と進むにつれて、段々にまたは徐々に増加される。

【0028】

第１熱処理（Ｓ２１）は、半導体基板１０をイオン注入工程に比べて高い第１処理温度に第１処理時間加熱することを含む。第１処理温度は、例えば３００℃以上４５０℃以下の範囲にあり、好ましくは、例えば４００℃以上４５０℃以下の範囲にある。第１処理時間は、例えば１時間以上２４時間以下の範囲にある。

【0029】

第２熱処理（Ｓ２２）は、半導体基板１０を第１熱処理に比べて高い第２処理温度に第２処理時間加熱することを含む。第２処理温度は、例えば４５０℃以上８００℃以下の範囲にあり、好ましくは、例えば６００℃以上７５０℃以下の範囲にある。第２処理時間は、例えば１時間以上２４時間以下の範囲にある。

【0030】

第３熱処理（Ｓ２３）は、半導体基板１０を第２熱処理に比べて高い第３処理温度に第３処理時間加熱することを含む。第３処理温度は、例えば８００℃以上１２００℃以下の範囲にあり、好ましくは、例えば９５０℃以上１２００℃以下の範囲にある。第３処理時間は、例えば１時間以上２４時間以下の範囲にある。

【0031】

第１熱処理、第２熱処理、および第３熱処理は、連続して行うことが効率的である。しかし、加熱を中断するインターバルが、第１熱処理と第２熱処理の間、または、第２熱処理と第３熱処理の間に設定されてもよい。

【0032】

これら熱処理は、大気雰囲気、真空雰囲気、または不活性ガス雰囲気など、任意の雰囲気で半導体基板１０に施されてもよい。

【0033】

図３（ａ）は、実施の形態に係るイオン注入（Ｓ１０）および熱処理（Ｓ２０）が施された半導体基板１０を模式的に示す断面図であり、図３（ｂ）は、比較例に係る半導体基板５０を模式的に示す断面図である。

【0034】

図３（ａ）に示されるように、イオン注入（Ｓ１０）および熱処理（Ｓ２０）が施された半導体基板１０は、深さ方向に欠陥密度分布（例えば、深さ方向における例えば積層欠陥など面欠陥の密度の変化）をもつ。半導体基板１０は、低欠陥密度層２２、第１高欠陥密度層２４、第２高欠陥密度層２６を備える。第１高欠陥密度層２４は、半導体基板１０の第１主面１０ａを含み、深さ方向に低欠陥密度層２２に隣接している。第２高欠陥密度層２６は、半導体基板１０の第２主面１０ｂを含み、深さ方向に低欠陥密度層２２に隣接している。第１高欠陥密度層２４および第２高欠陥密度層２６の格子欠陥密度はともに、低欠陥密度層２２の格子欠陥密度よりも高い。例えば、第１高欠陥密度層２４および第２高欠陥密度層２６の積層欠陥の密度はともに、低欠陥密度層２２の積層欠陥の密度よりも高い。

【0035】

図２との対比により理解されるように、イオン注入後の半導体基板１０に形成された注入イオン含有領域１２、第１領域１４、第２領域１６がそれぞれ、熱処理を経て、低欠陥密度層２２、第１高欠陥密度層２４、第２高欠陥密度層２６へと変化する。熱処理の条件によっては、深さ方向における各層の位置は概ね保持され、低欠陥密度層２２は注入イオン含有領域１２と同様に注入イオンの射影飛程およびその近傍にある。

【0036】

イオン注入により形成される格子欠陥密度のピークの深さは注入イオンの射影飛程よりわずかに浅い位置にあるので、低欠陥密度層２２も注入イオンの射影飛程よりわずかに浅い位置にあるかもしれない。注入エネルギーに応じて異なるが、低欠陥密度層２２は、注入イオンの射影飛程よりもわずかに浅い位置（射影飛程から例えば約５μｍ以内、または約２．５μｍ以内、または約０．５μｍ以内浅い位置）に形成されうる。

【0037】

上述のように、注入イオン含有領域１２の深さと厚さは制御されうる。したがって、注入イオン含有領域１２を深さ方向に制御することによって、低欠陥密度層２２の深さ及び／または厚さが制御されてもよい。第１領域１４または第２領域１６のいずれかが無く、注入イオン含有領域１２が半導体基板１０の一方の主面に露出される場合には、低欠陥密度層２２の片側（第１主面１０ａ側、または第２主面１０ｂ側）のみに高欠陥密度層が形成され、低欠陥密度層２２が半導体基板１０の一方の主面に露出されることになる。

【0038】

また、低欠陥密度層２２の深さ及び／または厚さは、熱処理の条件（例えば、第１熱処理、第２熱処理および第３熱処理のうち少なくとも１つの処理温度及び／または処理時間）によって、制御されうる。例えば、熱処理の条件を調整することによって、低欠陥密度層２２は、注入イオン含有領域１２とは異なる深さに形成されうる。低欠陥密度層２２の深さ位置は、注入イオンの射影飛程に比べて、例えば少なくとも５μｍまたは１０μｍ浅い位置にあってもよい。

【0039】

一方、図３（ｂ）に示される半導体基板５０には、比較のために、イオン注入（Ｓ１０）をすることなく、熱処理（Ｓ２０）のみが施されている。図３（ａ）とは対照的に、半導体基板５０は、深さ方向に全体的に一様に積層欠陥が分布している。

【0040】

図４（ａ）は、半導体基板１０に形成された深さ方向の欠陥密度分布を観察するための半導体基板１０の加工を示す模式図であり、図４（ｂ）は、加工された半導体基板１０を観察して得られた光学顕微鏡写真を示す。

【0041】

ここで、半導体基板１０は、ＣＺ法により作製されたｐ型のシリコンウェハ（６インチ）であり、水素イオン注入および熱処理が施されたものである。注入条件は、注入エネルギーを１．９ＭｅＶ、注入量を４×１０^１４ｃｍ^－２とした。熱処理条件は、第１熱処理として４２０℃で６時間、第２熱処理として７００℃で１８時間、第３熱処理として１０００℃で１０時間とした。

【0042】

図４（ａ）に示されるように、半導体基板１０に斜め研磨を施しセコエッチ液を利用して、研磨面２８に現れる欠陥分布を光学顕微鏡で観察した。

【0043】

その結果、図４（ｂ）に示される光学顕微鏡写真に見られるように、半導体基板１０には、低欠陥密度層２２、第１高欠陥密度層２４、第２高欠陥密度層２６をもつ欠陥密度分布が形成されたことが実際に確認された。第１高欠陥密度層２４、第２高欠陥密度層２６では多数の積層欠陥（図中の黒点）が観察されたのに対し、低欠陥密度層２２では積層欠陥がほとんど見られない。

【0044】

このような現象は、本発明者により新たに発見されたものであり、これまでのところ知られていない。新発見の現象であるため、そのメカニズムはまだ解明されていないが、本発明者による考察を以下に述べる。

【0045】

シリコンウェハには通例、微量の酸素が含まれている。知られているように、ウェハの内部でまず酸素析出物が形成され、次に酸素析出物の形成により発生した格子間シリコンが（１１１）面に集合し、積層欠陥に変化しうる。第１高欠陥密度層２４と第２高欠陥密度層２６はこのような既知のメカニズムで形成されたものと理解される。したがって、図４（ｂ）に示されるように、第１高欠陥密度層２４と第２高欠陥密度層２６には多数の積層欠陥が発生している。

【0046】

ところが、低欠陥密度層２２では高欠陥密度層に比べて積層欠陥が顕著に低減されている。このように積層欠陥が発生しないという事象の要因は、主として、次の２つのいずれかまたは両方によるものと考えられる。
（１）水素のイオン注入によりゲッタリング能力を有する欠陥がウェハ内部に形成され、この欠陥が酸素をゲッタリングすることによって酸素析出物が形成されない。
（２）水素のイオン注入に起因して、格子間シリコンをゲッタリングする欠陥がウェハ内部に形成され、積層欠陥への成長が起こらない。

【0047】

シリコンのように、数多の研究がなされその物性が十分に理解されていると考えられてきた材料について、図４（ｂ）に示すように明りょうに観察される未知の現象が発見されたことは画期的である。この新現象にもとづいて、欠陥密度分布を精密に制御する革新的ゲッタリング技術を確立することができると期待される。

【0048】

図５は、実施の形態に係る熱処理工程（Ｓ２０）の各段階における半導体基板１０内の微視的な変化を模式的に示す図である。上述の考察に基づいて、図５には、注入イオン含有領域１２における第１熱処理（Ｓ２１）、第２熱処理（Ｓ２２）、第３熱処理（Ｓ２３）で起こる変化を、第１領域１４、第２領域１６（すなわちイオンが注入されていない領域）と対比して示している。

【0049】

第１領域１４、第２領域１６においては、第１熱処理の間、酸素３０が局所的に集まって（酸素析出により）欠陥核３２が形成される。続いて、形成された欠陥核３２は、第２熱処理の間に成長する。さらに、第３熱処理の間には、成長した欠陥核３２から積層欠陥３４や転位ループ３６が発生する。このようにして、イオンが注入されていない領域では、熱処理を経て欠陥密度が高まっていく。

【0050】

一方、注入イオン含有領域１２においては、イオン注入により形成された格子欠陥（以下、注入欠陥３８という）が既に存在する。第１熱処理の間、酸素３０が注入欠陥３８に集まり（酸素３０が注入欠陥３８にゲッタリングされ）、酸素析出が妨げられる。第２熱処理の間にも、酸素３０が注入欠陥３８に集まる。さらに、第３熱処理の間にも、酸素３０が注入欠陥３８に集まる。このようにして、注入イオン含有領域１２では、第１熱処理から第３熱処理を通じて、酸素析出が抑えられ、積層欠陥３４や転位ループ３６が発生しにくくなる。

【0051】

第２熱処理の処理時間は、第１熱処理および第３熱処理の処理時間に比べて、第１領域１４、第２領域１６での欠陥核の成長、および注入イオン含有領域１２での注入欠陥３８による酸素ゲッタリングに影響すると予想される。そこで、第２処理時間は、第１処理時間より長くてもよい。第２処理時間は、第３処理時間より長くてもよい。それにより、第１高欠陥密度層２４（または第２高欠陥密度層２６）と低欠陥密度層２２との欠陥密度の差を大きくすることができるかもしれない。

【0052】

第１領域１４、第２領域１６における積層欠陥３４や転位ループ３６の発生は、第２熱処理の間に、実質的に完了するかもしれない。したがって、第３熱処理は、省略されてもよいかもしれない。

【0053】

図６は、実施の形態に係る半導体装置の製造方法を示すフローチャートである。図７は、実施の形態に係る半導体装置４０を模式的に示す断面図である。

【0054】

まず、図６に示されるように、図１のフローと同様に、イオン注入（Ｓ１０）と熱処理（Ｓ２０）が行われる。これにより、図３（ａ）に示されるように、半導体基板１０には、低欠陥密度層２２、第１高欠陥密度層２４、第２高欠陥密度層２６が形成される。

【0055】

続いて、除去処理（Ｓ３０）が行われる。例えば研磨、エッチングなどの物理的、または化学的、またはその他の除去処理によって、半導体基板１０から片側の高欠陥密度層（すなわち、第１高欠陥密度層２４または第２高欠陥密度層２６のいずれか）が除去され、低欠陥密度層２２が露出される。

【0056】

除去処理（Ｓ３０）は、熱処理（Ｓ２０）の後ではなく、イオン注入（Ｓ１０）の後に行われてもよい。その場合、除去処理によって第１領域１４または第２領域１６のいずれかが除去され、注入イオン含有領域１２が露出される。

【0057】

なお、上述のように、注入イオン含有領域１２の深さおよび厚さが制御されることにより、注入イオン含有領域１２が半導体基板１０のいずれかの主面に達している場合には、熱処理後に低欠陥密度層２２が露出されることになるので、除去処理は、省略されてもよい。

【0058】

次に、露出された低欠陥密度層２２に半導体素子４２が形成される（Ｓ４１）。図７に示されるように、半導体装置４０は、低欠陥密度層２２に形成された半導体素子４２（例えば光電変換部）と、低欠陥密度層２２に深さ方向に隣接し低欠陥密度層２２と反対側の主面４４を含む金属ゲッタリング層４６と、を備える。図３（ａ）に示される第１高欠陥密度層２４または第２高欠陥密度層２６のいずれかが、金属ゲッタリング層４６として利用され、金属不純物が金属ゲッタリング層４６に捕獲される。

【0059】

さらに、形成された半導体素子４２の上に配線層が形成され（Ｓ４２）、素子や配線を保護するための保護膜が形成される（Ｓ４３）。Ｓ４１～Ｓ４３の工程は、半導体プロセスにおいて「前工程」といわれる工程（Ｓ４０）である。つづいて、半導体プロセスのいわゆる後工程（Ｓ５０）がなされ、半導体製品として完成する。後工程（Ｓ５０）では、例えば、ウェハをダイシングして個片化する工程、個片化されたチップを実装基板上に接着するダイボンド工程、実装基板とチップとをワイヤボンドで結線する工程、チップを樹脂で封止する工程などが含まれる。

【0060】

既存のＣＭＯＳイメージセンサでは、白傷などノイズ対策として、金属ゲッタリング層とエピタキシャル層を用いている。金属ゲッタリング層はイオン注入によって注入イオンの射影飛程に形成されるので、深さ方向においてごく薄いものとなりがちである。ゲッタリング領域が薄いほど、金属不純物がゲッタリング領域をすり抜ける可能性が高まる等、ゲッタリング効果は限定的となりうる。エピタキシャル層は高い結晶性が得られ、ノイズ対策に有効である反面、エピタキシャル成長プロセスは高コストである。

【0061】

これに対して、実施の形態によれば、イオン注入と熱処理の組み合わせのもとで起こる新たに発見されたゲッタリング現象を利用して、注入イオンの射影飛程（及び／または、それよりも浅い位置）に低欠陥密度層２２が形成されるとともに他の深さ領域には金属ゲッタリング層４６が形成される。従来に比して金属ゲッタリング層４６は相当に厚くすることが容易であり、金属不純物のゲッタリング能力に優れるものと期待される。また、低欠陥密度層２２に半導体素子４２を形成することにより、高コストのエピタキシャル成長プロセスを不要とすることも期待され、これはコスト面でのブレークスルーにつながりうる。

【0062】

図８は、実施の形態に係る半導体基板についての二次イオン質量分析法（ＳＩＭＳ）による分析結果を示すグラフである。図８には、実施例が比較例とともに示されている。実施例では、実施の形態に係るイオン注入（図１のＳ１０）および熱処理（Ｓ２０）が施された半導体基板が用意され、この半導体基板に銅汚染を意図的に生じさせる処理が施される。注入イオンは水素であり、注入位置は、基板の２つの主面のうちイオンが照射される主面を深さ０μｍとして、この主面から４５μｍの深さである。半導体基板の汚染処理は、基板を硫酸銅溶液に浸すことによって基板内に銅を拡散させ、それにより現実に起こりうる基板の金属汚染を模擬するものである。比較例では、イオン注入（Ｓ１０）をすることなく熱処理（Ｓ２０）のみが施された半導体基板１０が用意され、同様の銅汚染処理が施されている。汚染された実施例と比較例の半導体基板それぞれについてのＳＩＭＳ分析結果が、図８には、銅（Ｃｕ）濃度を対数で縦軸とし、基板表面からの深さを横軸として示される。

【0063】

このＳＩＭＳ分析において注目すべき１つの結果は、図８の実施例に示されるように、銅濃度が高い高濃度領域５２が注入位置よりも浅い深さ範囲に形成されていることである。この実施例では、高濃度領域５２は、約２１μｍから約４９μｍの深さ範囲にあり、特に、約２８μｍから約４４μｍの深さ範囲でのピークの銅濃度は、１０^１８ｃｍ^－３に達する。これは、実施例に係る半導体基板が、高濃度領域５２にあたる深さ範囲において高いゲッタリング能力を発現し銅を蓄積した結果であると理解される。これに対して、比較例では、同じ深さ範囲での銅濃度は、１０^１５～１０^１６ｃｍ^－３にとどまり、実施例よりも二桁以上小さい。このように、実施例に係る半導体基板は、高濃度領域５２にあたる深さ範囲に、高いゲッタリング能力を持つ金属ゲッタリング層を有する。また、この金属ゲッタリング層は、比較的厚い深さ範囲に及ぶので、金属不純物がゲッタリング層を貫通して素子領域に到達する可能性は低減される。

【0064】

また、実施例では、高濃度領域５２より深い位置にも１０^１７ｃｍ^－３程度の銅濃度となる中濃度領域５４が形成されている。これに対して、比較例では、同じ深さ範囲での銅濃度は一桁小さく、１０^１６ｃｍ^－３程度である。したがって、実施例に係る半導体基板は、高濃度領域５２だけでなくそれより深い中濃度領域５４にあたる深さ範囲にも金属ゲッタリング層を有する。

【0065】

なお、この実施例では、注入位置が高濃度領域５２に含まれているが、半導体基板へのイオン注入条件と熱処理条件によっては、注入位置が高濃度領域５２と中濃度領域５４の境界に位置する場合、または注入位置が中濃度領域５４に含まれる場合もありうると考えられる。

【0066】

もう１つの注目すべき結果は、実施例では、低濃度領域５６が、高濃度領域５２よりも浅い深さ範囲、すなわち基板の最表面から高濃度領域５２までの範囲に形成されていることである。低濃度領域５６での銅濃度は、１０^１４ｃｍ^－３程度にすぎないのに対して、比較例では同じ深さ範囲での銅濃度がこれより一桁大きく、１０^１５ｃｍ^－３程度となっている。この低濃度領域５６が上述の低欠陥密度層２２に起因するか否かは現時点では未確認であるが、低欠陥密度層２２が熱処理を経て注入位置よりも浅い位置に形成された結果であると推定される。実際のところ、１０^１４ｃｍ^－３という低濃度は使用したＳＩＭＳ分析装置による銅濃度の検出下限値にあたるので、実施例の低濃度領域５６での真の銅濃度は、この測定値よりもさらに低い濃度となっている可能性もある。したがって、実施例に係る半導体基板は、低濃度領域５６にあたる深さ範囲に、金属が拡散しにくい（金属汚染を受けにくい）層を有する。よって、この層は、半導体素子を形成するための素子形成領域として利用することができる。

【0067】

以上、本発明を実施の形態にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。

【0068】

上述の実施の形態では、半導体基板に注入される水素イオンは、プロトンであるが、水素イオンは、プロトン、デュートロン、トリトン等の陽イオン、またはプロチド、デューテリド、トリチド等の陰イオン、またはこれらの混合イオンであってもよい。また、イオンビームＢは、水素イオンを含むだけではなく、他の軽元素（例えばヘリウム）またはその他の元素（例えば炭素）のイオンを含みうる。イオンビームＢは、水素イオンを含まない場合もありうる。

【0069】

実施の形態に係る半導体装置の製造方法によって製造されるデバイスは、ＣＭＯＳイメージセンサなどの光電変換装置には限られない。実施の形態に係る半導体装置の製造方法は、例えば、横型パワー半導体など他の半導体デバイスの製造に用いられてもよい。

【0070】

上述の実施の形態では、高欠陥密度層の除去処理（図６のＳ３０）が提案されているがこれに代えて、半導体装置の製造方法は、高欠陥密度層の少なくとも一部に欠陥回復処理を施す工程をさらに備えてもよい。欠陥回復処理としては、表面熱処理、例えばレーザーアニールがありうる。半導体装置の製造方法は、欠陥回復処理が施された領域に半導体素子を形成する工程をさらに備えてもよい。そうした実施の形態を図９（ａ）から図９（ｃ）を参照して以下に述べる。

【0071】

まず、イオン注入（Ｓ１０）と熱処理（Ｓ２０）が行われ、図９（ａ）に示されるように、半導体基板１０には、低欠陥密度層２２、第１高欠陥密度層２４、第２高欠陥密度層２６が形成される。欠陥回復処理においては、一例として、半導体基板１０の第１主面１０ａ（イオンビームが照射された主面）側の第１高欠陥密度層２４にレーザーアニール用のレーザー光６０が照射される。

【0072】

レーザー光６０が照射された領域では、図９（ｂ）に示されるように、少なくとも一部の格子欠陥（例えば積層欠陥）が修復（消失）される。こうして欠陥回復処理が施された領域（以下、欠陥回復層６２ともいう）は、欠陥回復処理前に比べて格子欠陥が少なくなる。この例では、欠陥回復層６２は半導体基板１０の最表面に形成される。欠陥回復層６２と低欠陥密度層２２との間には欠陥回復処理が施されていない第１高欠陥密度層２４の一部が残存し、欠陥回復層６２と低欠陥密度層２２は第１高欠陥密度層２４で互いに分離されている。欠陥回復層６２は、第１高欠陥密度層２４に比べて格子欠陥密度が低い。なお、第１高欠陥密度層２４の全体に対して欠陥回復処理が施され、欠陥回復層６２が低欠陥密度層２２と深さ方向に接続されてもよい。

【0073】

使用されるレーザー光６０の波長は、欠陥回復層６２を形成すべき深さに応じて選択されてもよい。レーザー光６０として例えば、相対的に浅い位置にある欠陥を回復させるためにグリーンレーザーが用いられてもよく、あるいは、相対的に深い位置にある欠陥を回復させるために赤外レーザーが用いられてもよい。

【0074】

グリーンレーザーアニールの場合、レーザー光６０の波長は、５００ｎｍ以上５５０ｎｍ以下の範囲内にあってもよく、より好ましくは、５２０ｎｍ以上５４０ｎｍ以下の範囲内にあってもよい。レーザー光６０の光源として、第二高調波を出力するＮｄ：ＹＡＧレーザー、Ｎｄ：ＹＬＦレーザー、Ｎｄ：ＹＶＯ４レーザー等が用いられてもよい。

【0075】

赤外レーザーアニールの場合、レーザー光６０の波長は、６９０ｎｍ以上９５０ｎｍ以下の範囲内にあってもよく、より好ましくは、８００ｎｍ以上８３０ｎｍ以下の範囲内にあってもよい。レーザー光６０の光源として、半導体レーザが用いられてもよい。

【0076】

また、欠陥回復処理は、異なる複数の波長のレーザーを同時に、または順番に照射する処理を含んでもよい。例えば、グリーンレーザーと赤外レーザーを同時に、または順番に高欠陥密度層に照射することによって、幅広い深さ範囲にわたり欠陥回復層６２を形成することができる。

【0077】

次に、図９（ｃ）に示されるように、欠陥回復層６２に半導体素子６４（例えば光電変換部）が形成される。第１高欠陥密度層２４と第２高欠陥密度層２６は、金属ゲッタリング層６６として利用されうる。なおこの実施例では低欠陥密度層２２は半導体素子の形成に利用されていない。

【0078】

続いて、図６に示される方法と同様に、半導体素子６４の上に配線層が形成され、素子や配線を保護するための保護膜が形成される。さらに、半導体プロセスの後工程がなされ、半導体製品として完成する。

【0079】

なお、半導体基板１０の第１主面１０ａにレーザー光６０を照射することに代えて、またはこれに加えて、反対側の第２主面１０ｂ側の第２高欠陥密度層２６にレーザー光６０が照射され、第２高欠陥密度層２６における少なくとも一部の格子欠陥が修復されてもよい。こうして欠陥回復処理が施された領域に半導体素子が形成されてもよい。

【符号の説明】

【0080】

１０ 半導体基板、 １０ａ 第１主面、 １０ｂ 第２主面、 １２ 注入イオン含有領域、 １４ 第１領域、 １６ 第２領域、 ２２ 低欠陥密度層、 ２４ 第１高欠陥密度層、 ２６ 第２高欠陥密度層、 ４０ 半導体装置、 ４２ 半導体素子、 ４６ 金属ゲッタリング層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】