特許 7632606 半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-10

(45)【発行日】2025-02-19

(54)【発明の名称】半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法

(51)【国際特許分類】

   H10D 30/67 20250101AFI20250212BHJP

   C23C 14/08 20060101ALI20250212BHJP

   G01N 27/414 20060101ALI20250212BHJP

   G01N 27/416 20060101ALI20250212BHJP

   H10D 30/01 20250101ALI20250212BHJP

【ＦＩ】

H01L29/78 618B

C23C14/08 N

G01N27/414 301E

G01N27/414 301K

G01N27/416 353Z

H01L29/78 618A

H01L29/78 618E

H01L29/78 625

【請求項の数】 10

(21)【出願番号】P 2023523394

(86)(22)【出願日】2022-05-09

(86)【国際出願番号】 JP2022019691

(87)【国際公開番号】W WO2022249872

(87)【国際公開日】2022-12-01

【審査請求日】2023-11-21

(31)【優先権主張番号】P 2021088679

(32)【優先日】2021-05-26

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000004112

【氏名又は名称】株式会社ニコン

(74)【代理人】

【識別番号】110000198

【氏名又は名称】弁理士法人湘洋特許事務所

(72)【発明者】

【氏名】中積 誠

【審査官】岩本 勉

(56)【参考文献】

【文献】国際公開第２０２０／１７４５４０（ＷＯ，Ａ１）

【文献】国際公開第２０１８／０２５６４７（ＷＯ，Ａ１）

【文献】特表２０１６－５１９４４３（ＪＰ，Ａ）

【文献】特開２０１６－１８９４６１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／３３６

Ｃ２３Ｃ １４／０８

Ｇ０１Ｎ ２７／４１４

Ｇ０１Ｎ ２７／４１６

(57)【特許請求の範囲】

【請求項1】

第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極とに接する半導体層と、
を有し、
前記半導体層は、５～２０ｎｍのスピネル型のＺｎＧａ_２Ｏ_４を含む第１酸化物層と、５～５０ｎｍのＩｎ、Ｇａ、及びＺｎを含む第２酸化物層とを含む、半導体装置。

【請求項2】

請求項１に記載の半導体装置であって、
前記第２酸化物層は、Ｓｎを含む、半導体装置。

【請求項3】

請求項１又は２に記載の半導体装置であって、
前記半導体層に接する絶縁層と、
前記絶縁層を介して前記半導体層と対向して設けられた第３の電極と、
を更に有し、
前記第１の電極、前記第２の電極、前記第３の電極を、それぞれ、ソース電極、ドレイン電極、ゲート電極としてトランジスタを構成する半導体装置。

【請求項4】

請求項１又は２に記載の半導体装置であって、
前記第１の電極、前記第２の電極は、前記第１酸化物層の上にある、半導体装置。

【請求項5】

請求項１又は２に記載の半導体装置を備える電子デバイス。

【請求項6】

請求項１又は２に記載の半導体装置を備えるｐＨセンサ。

【請求項7】

請求項１又は２に記載の半導体装置を備えるバイオセンサ。

【請求項8】

請求項１に記載の半導体装置の製造方法であって、
前記半導体層を形成する工程と、
前記半導体層上に導電層を形成する工程と、
前記導電層を所定のパターンに対応させてエッチングし、前記第１の電極及び前記第２の電極を形成する工程と、
を含む、半導体装置の製造方法。

【請求項9】

前記第１酸化物層を形成する工程は、１９０℃以上で行われる、請求項８に記載の半導体装置の製造方法。

【請求項10】

請求項８又は９に記載の半導体装置の製造方法により半導体装置を形成する工程を含む、電子デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、電子デバイス、ｐＨセンサ、バイオセンサ、半導体装置の製造方法、及び電子デバイスの製造方法に関する。本発明は2021年5月26日に出願された日本国特許の出願番号2021-088679の優先権を主張し、文献の参照による織り込みが認められる指定国については、その出願に記載された内容は参照により本出願に織り込まれる。

【背景技術】

【0002】

薄膜トランジスタ（ＴＦＴ）等の半導体装置に用いられる半導体材料としては、例えば、Ｉｎ、Ｇａ及びＺｎからなる酸化物（ＩＧＺＯ；Ｉｎ－Ｇａ－Ｚｎ－Ｏ）等のアモルファス酸化物が用いられている（特許文献１参照）。このような従来の半導体材料は化学的耐久性が十分ではないため、半導体装置を製造する際は、半導体材料を化学的なダメージから保護する構成を設けてエッチング工程等の処理を行っている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開３０１３－０５１４２１号公報

【発明の概要】

【0004】

本発明の第１の態様は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに接する半導体層と、を有し、前記半導体層は、５～２０ｎｍのスピネル型のＺｎＧａ_２Ｏ_４を含む第１酸化物層と、５～５０ｎｍのＩｎ、Ｇａ、及びＺｎを含む第２酸化物層とを含む、半導体装置。

【0005】

本発明の第２の態様は、第１の態様の半導体装置を備える電子デバイスである。

【0006】

本発明の第３の態様は、第１の態様の半導体装置を備えるｐＨセンサである。

【0007】

本発明の第４の態様は、第１の態様の半導体装置を備えるバイオセンサである。

【0008】

本発明の第５の態様は、半導体層を形成する工程と、半導体層上に導電性の層を形成する工程と、導電性の層を所定のパターンに対応させてエッチングし、第１の電極及び第２の電極を形成する工程と、を含む、半導体装置の製造方法である。

【0009】

本発明の第６の態様は、第５の態様の半導体装置の製造方法により半導体装置を形成する工程を含む、電子デバイスの製造方法である。

【図面の簡単な説明】

【0010】

【図1】図１は、第１の実施形態に係る半導体装置Ａの概略図である。

【図2】図２は、第２の実施形態に係る半導体装置Ｂの概略図である。

【図3】図３は、本実施形態に係る半導体装置を備えたｐＨセンサＣの概略図である。

【図4】図４は、第１の実施形態に係る半導体装置Ａの製造方法の一例を表す図である。

【図5】図５は、第２の実施形態に係る半導体装置Ｂの製造方法の一例を表す図である。

【図6】図６は、第１の実施形態に係る半導体装置Ａの特性の測定結果を表すグラフである。

【図7】図７は、１２０℃のアニール温度で後処理した各膜厚の半導体層を備える半導体装置の特性の測定結果を表すグラフである。

【図8】図８は、１５０℃のアニール温度で後処理した各膜厚の半導体層を備える半導体装置の特性の測定結果を表すグラフである。

【図9】図９は、１２０℃のアニール温度で後処理した各膜厚のＩＧＺＴＯ半導体層を備える半導体装置の特性の測定結果を表すグラフである。

【図10】図１０は、１５０℃のアニール温度で後処理したＩＧＺＴＯ半導体層を備える半導体装置の特性の測定結果を表すグラフである。

【発明を実施するための形態】

【0011】

以下、本発明を実施するための形態（以下、単に「本実施形態」という。）について詳細に説明する。以下の本実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。なお、図面中、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。

【0012】

図１は、第１の実施形態に係る半導体装置Ａの概略図である。

【0013】

図２は、第２の実施形態に係る半導体装置Ｂの概略図である。

【0014】

第１の実施形態に係る半導体装置Ａは、ボトムゲート・トップコンタクト（ＢＧＴＣ）型の半導体装置である。半導体装置Ａは、第１の電極７１と、第２の電極７２と、第１の電極と第２の電極とに接する半導体層６０と、を有する。半導体層６０は、スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）と、ＩＧＺＯ層４０（第２酸化物層）と、を含む。第１の電極７１と、第２の電極７２は、絶縁層３０の上に配置されているが、その一部は、スピネル型のＺｎＧａ_２Ｏ_４層５０の上に被さっている。ＩＧＺＯ層４０は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物の無機半導体である。

【0015】

第２の実施形態に係る半導体装置Ｂは、ボトムゲート・トップコンタクト（ＢＧＴＣ）型の半導体装置である。半導体装置Ｂは、第１の電極７１と、第２の電極７２と、第１の電極と第２の電極とに接する半導体層６０と、を有する。半導体層６０は、スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）と、ＩＧＺＴＯ層４１（第２酸化物層）と、を含む。第１の電極７１と、第２の電極７２は、絶縁層３０の上に配置されているが、その一部は、スピネル型のＺｎＧａ_２Ｏ_４層５０の上に被さっている。ＩＧＺＴＯ層４１は、Ｉｎ、Ｇａ、Ｚｎ、及びＳｎを含む酸化物の無機半導体である。

【0016】

そして、半導体装置Ａ、Ｂは、基板１０と、基板１０の上に形成された第３の電極２０と、第３の電極２０の上に形成された絶縁層３０と、を有する。第３の電極２０は、絶縁層３０を介して半導体層６０と対向して設けられている。第１の電極７１はソース電極であり、第２の電極７２はドレイン電極であり、第３の電極２０はゲート電極である。

【0017】

半導体装置Ａ、Ｂは、スピネル型のＺｎＧａ_２Ｏ_４層５０を用いることで、成膜温度が低く、成膜速度も速く、不純物が入りにくいという利点がある。加えて可撓性のある基板を使用したときであっても、簡便に製造できるという利点もある。

【0018】

従来、半導体層の保護層（パッシベーション層）として例えば酸化珪素や酸化アルミニウム等の金属酸化物膜が汎用されているが、これらは成膜温度が高いことや成膜速度が遅い等の多くの問題点を抱えている。例えば、これらの金属酸化物膜を化学気相成長法（ＣＶＤ法）によって形成する場合、成膜温度が高いこと、大がかりなＣＶＤ成膜装置が必要であること、材料ガス由来の水素や炭素といった不純物が多量に導入されてしまうこと等の問題がある。あるいは、これらの金属酸化物膜を高周波（ＲＦ）スパッタ法によって形成する場合、保護層に酸素欠損が入るため、絶縁性を低下させたり光学吸収を生じさせること等の問題がある。

【0019】

この点、半導体装置Ａ、Ｂは、保護層としてスピネル型のＺｎＧａ_２Ｏ_４層５０を用いることで、これらの問題点を一挙に解決できる。スピネル型のＺｎＧａ_２Ｏ_４層は、上述した金属酸化物膜等に比べて、比較的に容易かつ効率よく成膜できる。

【0020】

さらに半導体装置Ａ、Ｂのスピネル型のＺｎＧａ_２Ｏ_４層５０は、半導体特性を持ちながら酸や塩基などに対して極めて安定である。したがって、従来の金属酸化物膜を用いた保護層と同程度乃至それ以上の優れたパッシベーション効果を発揮するとともに、半導体装置Ａ、Ｂは、半導体特性の面でも優れている。

【0021】

またスピネル型のＺｎＧａ_２Ｏ_４層５０を用いることで、ＥＳＬ（エッチストップレイヤー）等を介さず、直接半導体層の上に電極を置くことができる。ＥＳＬを用いた場合は、ＥＳＬに電極と半導体層とをつなぐ孔を設ける必要があり、さらに２５０℃以上の高温加熱処理を施すことが必要となる。スピネル型のＺｎＧａ_２Ｏ_４層５０を用いることで、かかる処理を施す必要はなくなる。以下、半導体装置Ａ、Ｂの構成を説明する。

【0022】

基板１０の材料は、特に限定されず、公知の材料を採用することができる。具体例としては、例えば、ガラス、樹脂、シリコン、金属、合金、これらの箔等が挙げられる。これらの中でも、ガラス、樹脂、シリコン、及びこれらの組み合わせからなる群から選ばれる１種であることが好ましい。

【0023】

樹脂としては、例えば、ポリアクリレート、ポリカーボネート、ポリウレタン、ポリスチレン、セルロースポリマー、ポリオレフィン、ポリアミド、ポリイミド、ポリエステル、ポリフェニレン、ポリエチレン、ポリエチレンテレフタレート、ポリプロピレン、エチレンビニル共重合体、ポリ塩化ビニル等を使用することができる。

【0024】

スピネル型のＺｎＧａ_２Ｏ_４層５０の形成には成膜温度が高いＣＶＤ法を用いなくてもよい。よって、基板１０として耐熱温度が低い樹脂材料を用いる場合であっても、好適にスピネル型のＺｎＧａ_２Ｏ_４層５０を成膜することができる。

【0025】

また、基板１０は可撓性を有していてもよい。基板１０が可撓性を有するフィルム基板（「シート基板」と呼ばれることもある。）であれば、ロール状として連続的に成膜するロール・ツー・ロール（Roll to Roll）方式や、ロール・ツー・シート（Roll to Sheet）方式を採用することができ、製造工程の高効率化、簡略化及び歩留まり向上等が期待できる。

【0026】

ロール・ツー・ロール方式とは、ロール状のフィルム基板を巻き出して連続的に成膜し、再びロール状に巻き取る方式のことを言う。ロール・ツー・シート方式は、ロール状のフィルム基板を巻き出して連続的に成膜し、これをカッティングしてシートとする方式のことをいう。

【0027】

第３の電極２０はゲート電極である。第３の電極２０は、特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｃｕ－Ａｌ合金、Ａｌ－Ｓｉ合金、Ｍｏ－Ｗ合金、Ｎｉ－Ｐ合金等の単層、これらの積層体等が挙げられる。ゲート電極である第３の電極２０の作製方法は、特に限定されず、基板１０やゲート電極の材料を考慮した上で、適宜好適な方法を採用することができる。

【0028】

ゲート電極である第３の電極２０は、導電性シリコンでもよく、また基板１０を兼ねていてもよい。

【0029】

絶縁層３０は、特に限定されず、公知の材料を採用することができる。具体例としては、例えば、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＨｆＯ_２等の無機材料や、光硬化型樹脂、熱硬化型樹脂等が挙げられる。

【0030】

半導体層６０は、第１の電極７１と第２の電極７２に接触して形成される。第１の電極７１と、第２の電極７２は、絶縁層３０の上に配置されているが、その一部は、スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）の上に被さっている。半導体層６０は、ＺｎＧａ_２Ｏ_４層５０（第１酸化物層）と、ＩＧＺＯ層４０又はＩＧＺＴＯ層４１（第２酸化物層）とを含む。

【0031】

ＩＧＺＯ層４０は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物の無機半導体である。ＩＧＺＴＯ層４１は、Ｉｎ、Ｇａ、Ｚｎ、及びＳｎを含む酸化物の無機半導体である。

【0032】

ＩＧＺＯ層４０又はＩＧＺＴＯ層４１（第２酸化物層）は、半導体特性を一層向上させるという観点から、キャリア元素がドープされてもよい。キャリア元素としては、特に限定されず、ドーピングプロセスにおいて公知のものを採用することができる。具体例としては、水素、１価の金属、２価の金属、３価の金属等が挙げられる。これらの中でも、本実施形態では、半導体層６０には水素がドープされていることがより好ましい。

【0033】

ＩＧＺＯ層の膜厚は、５～５０ｎｍであり、好ましくは１０～４０ｎｍであり、より好ましくは１０～３０ｎｍである。ＩＧＺＴＯ層の膜厚は、５～５０ｎｍであり、好ましくは１０～４０ｎｍであり、より好ましくは１０～３０ｎｍである。

【0034】

スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）を構成するＺｎＧａ_２Ｏ_４は、比較的低温で結晶化する。また本実施形態では、スピネル型のＺｎＧａ_２Ｏ_４は、水素フリーとすることができる。すなわち、保護層は、水素がドープされていないもの、水素を実質的に含有しないものを好適に採用することができる。ここでいう「実質的に含有しない」とは、当該成分を積極的に添加しないことを意味し、不可避的に含有又は混合されることを除外するものではない。

【0035】

スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）に過度な水素が存在すると、それが不純物として半導体層６０の中にも入ってしまう、という不具合を引き起こす場合がある。例えば、水素等の不純物があると、半導体中に拡散し、Ｖ_ＴＨ（閾値電圧）シフト量が多くなってしまう。この点について、例えば、従来法によって酸化珪素等の金属酸化物膜を保護層とする場合、その原料として水素を使うため保護層に過度な水素が存在して半導体層６０の劣化を引き起こす場合があるが、本実施形態では水素を使用しなくてもよい。かかる観点から、スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）の水素含有量が、１×１０^２１ａｔｍ／ｃｃ以下であることが好ましく、１×１０^１８ａｔｍ／ｃｃ以下であることがより好ましい。この水素含有量は、二次イオン質量分析法（ＳＩＭＳ）によって測定することができる。

【0036】

スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）は、パッシベーション膜として機能させることもできる。パッシベーション膜は、ＩＧＺＯ層４０又はＩＧＺＴＯ層４１（第２酸化物層）を外部と環境遮断するものであり、水分や金属イオン等からＩＧＺＯ層４０又はＩＧＺＴＯ層４１（第２酸化物層）を保護することができる。

【0037】

スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）の膜厚は、５～２０ｎｍであり、好ましくは５～１５ｎｍあり、より好ましくは５～１０ｎｍである。

【0038】

半導体層６０の上に導電層７０を形成し、この導電層７０を所定のパターンに対応させてエッチングすることによって第１の電極７１、第２の電極７２を形成する。例えば、通常のフォトリソグラフィ工程により第１の電極７１、第２の電極７２を形成する。

【0039】

第１の電極７１をソース電極として用いる場合、ソース電極としては特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｃｕ－Ａｌ合金、Ａｌ－Ｓｉ合金、Ｍｏ－Ｗ合金、Ｎｉ－Ｐ合金等の単層、これらの積層体等が挙げられる。

【0040】

第２の電極７２をドレイン電極として用いる場合、ドレイン電極としては特に限定されず、公知のものを採用することができる。具体例としては、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ａｕ、Ｃｕ－Ａｌ合金、Ａｌ－Ｓｉ合金、Ｍｏ－Ｗ合金、Ｎｉ－Ｐ合金等の単層、これらの積層体等が挙げられる。

【0041】

本実施形態では、半導体装置Ａ、Ｂのように、第１の電極７１、第２の電極７２、第３の電極２０を、それぞれ、ソース電極、ドレイン電極、ゲート電極としたトランジスタを構成してもよい。このように本実施形態に係る半導体装置は、図１、図２に示す構成に限定されず、種々の構成を採用することができる。

【0042】

ここまで説明してきた半導体装置Ａ、Ｂは、電子伝導度等といった半導体特性に優れることはもちろん、スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）を有することで耐酸性や耐塩基性といった化学的耐性も付与できる。

【0043】

したがって、本実施形態に係る半導体装置は、ｐＨセンサやバイオセンサ等の各種センサ類をはじめ、ＴＦＴ液晶や有機ＥＬ等の電子デバイスに好適に用いることができる。以下、その例について説明する。

【0044】

＜ｐＨセンサ＞
図３は、本実施形態に係る半導体装置を備えたｐＨセンサＣの概略図である。

【0045】

ｐＨセンサＣは、例えば本実施形態に係る半導体装置を用いたｐＨセンサ（Ion-Sensitive-FET；イオン感応性電界効果型トランジスタ）である。

【0046】

ｐＨセンサＣは、本実施形態に係る半導体装置と、半導体装置の上に設けられたシリコンゴム製のプール壁８０と参照電極９０とを有している。そして、測定対象である溶液Ｓ（例えば、酸性溶液の場合は塩酸、アルカリ性溶液の場合は水酸化ナトリウム溶液等）をプール壁８０により構成されたプール内に充填し、参照電極９０との電位差を測定する。溶液ＳのｐＨは、溶液中のプロトン量に依存するので、溶液中のプロトン量を電気的に測定し、測定したプロトン量に基づいてｐＨ値を算出するのがｐＨセンサの測定原理である。

【0047】

本実施形態に係る半導体装置は、強酸や強塩基に対しても高い安定性を付与できる。そのため、これを用いたｐＨセンサは、ｐＨ１～１４といった幅広いｐＨ領域において高い安定性を示し、対象試料が強酸・強塩基であっても迅速かつ正確な測定が可能である。

【0048】

＜バイオセンサ＞
また、図示はしないが、本実施形態に係る半導体装置は、バイオセンサ（バイオセンサチップということもある。）としても用いることができる。バイオセンサは、生体起源の分子認識機構を利用した化学センサであり、生体内のｐＨ変化や酸化還元反応等の化学認識素子として用いられる。

【0049】

この点、本実施形態に係る半導体装置は、幅広いｐＨ領域において高い安定性を有するため、測定対象が強酸性や強塩基性であっても正確なセンシングが可能なバイオセンサとすることができる。例えば、特定の抗体を半導体表面に修飾させ、これに特異的なＤＮＡ等検知対象が吸着した際のプロトン量を計測するバイオセンサとすることができる。

【0050】

＜製造方法＞
図４は、第１の実施形態に係る半導体装置Ａの製造方法の一例を示す図である。図５は、第２の実施形態に係る半導体装置Ｂの製造方法の一例を示す図である。

【0051】

図４に示す製造方法は、ボトムゲート・トップコンタクト型の半導体装置Ａの製造方法である。この製造方法は、基板１０上に、スピネル型のＺｎＧａ_２Ｏ_４層５０（第１酸化物層）と、ＩＧＺＯ層４０（第２酸化物層）と、を含む半導体層６０を形成する工程と、基板１０上に導電層７０を形成する工程と、この導電層７０を所定のパターンに対応させてエッチングし、第１の電極７１及び第２の電極７２を形成する工程と、を行うものである。

【0052】

図５に示す製造方法は、ボトムゲート・トップコンタクト型の半導体装置Ｂの製造方法であり、半導体装置ＡのＩＧＺＯ層４０をＩＧＺＴＯ層４１とすること以外は、上記図４に示す製造方法と同一の工程を行うものである。

【0053】

以下、各工程を詳しく説明する。

【0054】

（第１工程）
まず、基板１０の表面上に第３の電極２０を形成する。第３の電極２０は、上述したゲート電極に対応するものである。基板１０の表面上への第３の電極２０の形成方法は、特に限定されず、基板１０や電極の材料等を考慮した上で、適宜好適な方法を採用することができる。

【0055】

（第２工程）
次に、第３の電極２０が形成された側の基板１０の表面上に絶縁層３０を形成し、第３の電極２０を絶縁層３０で被覆する。絶縁層３０の形成方法は、特に限定されず、基板１０、第３の電極２０、絶縁層３０の材料等を考慮した上で、適宜好適な方法を採用することができる。

【0056】

（第３工程）
そして、絶縁層３０の表面上に半導体層６０を形成する。半導体装置Ａを製造する場合は、半導体層６０は、ＩＧＺＯ層４０上をスピネル型のＺｎＧａ_２Ｏ_４層５０が覆うことによって形成される。半導体装置Ｂを製造する場合は、半導体層６０は、ＩＧＺＴＯ層４１上をスピネル型のＺｎＧａ_２Ｏ_４層５０が覆うことによって形成される。スピネル型のＺｎＧａ_２Ｏ_４層５０によって、外界の水分や金属イオン等から装置の内部を保護することができる。

【0057】

従来の保護層（パッシベーション層）は酸化珪素や酸化アルミニウム等の金属酸化膜を採用することが望ましいと考えられていたため、その成膜温度は４００℃以上であることが必要とされてきた。しかしながら、本実施形態に係る製造方法は、保護層として使用するスピネル型のＺｎＧａ_２Ｏ_４層５０の成膜温度が低温であり、成膜速度も速いため、簡便かつ効率よく半導体装置を製造することができる。例えば、基板１０として樹脂基板を用いる場合、その使用可能温度は、比較的低温であるため、成膜温度は低温であることが好ましい。かかる観点から、スピネル型のＺｎＧａ_２Ｏ_４層５０の成膜温度は、１９０～２５０℃であり、１９０～２１０℃であることが好ましい。

【0058】

半導体層６０を構成する層は、いずれもスパッタリング法によって形成することが好ましい。この場合、スパッタ装置を用いて形成することができ、複数のカソードを用いてもよい。スパッタリングには、１種の材料をターゲットとする一元同時スパッタを採用してもよいし、複数種の材料をターゲットとする共スパッタ（co-sputter）を採用してもよい。例えば、ＩＧＺＯ層４０又はＩＧＺＴＯ層４１の成膜で用いられるターゲットが、スピネル型のＺｎＧａ_２Ｏ_４層５０で用いられるターゲットと同一のものであれば、スパッタリング法のターゲットを共通して利用できるため、同一装置内で連続して成膜することが可能となる。

【0059】

半導体装置Ａに含まれるＩＧＺＯ層４０の成膜は、ＩｎＧａＺｎＯ_４である酸化物焼結体をターゲットとしてもよい（一元同時スパッタ）。またＩｎ_２Ｏ_３、Ｇａ_２Ｏ_３、及びＺｎＯの３種を多元同時に使用することで、組成比を傾斜させて所望の組成を持つＩＧＺＯ層となるよう制御してもよい（多元同時スパッタ、共スパッタ）。

【0060】

半導体装置Ｂに含まれるＩＧＺＴＯ層４１の成膜は、ＫＯＳ－Ｂ０２（株式会社コベルコ科研社製）をターゲットとしてもよい（一元同時スパッタ）。またＩｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＳｎＯ_２及ＺｎＯの４種を多元同時に使用することで、組成比を傾斜させて所望の組成を持つＩＧＺＴＯ層となるよう制御してもよい（多元同時スパッタ、共スパッタ）。

【0061】

例えば、ｎ型半導体材料の場合には、元素ドーピング、膜中の酸素欠損による作製が可能である。ｎ型半導体が得られる元素としては、特に限定されないが、例えば、Ａｌ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ等が挙げられる。酸素欠損を発生させる方法としては、特に限定されず公知の方法を採用することができる。具体的には、嫌酸素雰囲気下又は水素や水蒸気等の還元ガス雰囲気下で加熱処理を施すことが好ましい。例えば、スパッタガスに水素を混合した状態で成膜を行い、格子間水素によるｎ型のキャリアドーピングを行う方法が挙げられる。これらの処理は、成膜後チャンバー内で行ってもよいし、後工程として焼成してもよい。

【0062】

スピネル型のＺｎＧａ_２Ｏ_４層５０は、ガリウム亜鉛酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタを行うことにより成膜することができる。あるいは、ガリウム酸化物及び亜鉛酸化物をターゲットとして用いて共スパッタする方法や、ガリウム及び亜鉛をターゲットとして用いて共スパッタし、成膜中に反応性ガスで酸化する方法を使用してもよい。さらには、共スパッタに限らず、亜鉛酸化物とガリウム酸化物の混合物をターゲットとして用いてスパッタし、成膜中に反応ガスで酸化する方法を使用してもよい。

【0063】

スピネル型のＺｎＧａ_２Ｏ_４層５０を用いることで、半導体層６０は強酸や強塩基に対して強い耐性を発現する。そのため、製造プロセスとしては、半導体層を保護する工程等を省略することができる。

【0064】

スピネル型のＺｎＧａ_２Ｏ_４層５０の成膜温度は、膜の結晶性を向上させる観点から下限は、１９０℃以上、好ましくは２００℃以上であり、上限は、２５０℃以下、好ましくは、２１０℃以下である。なお、加熱しすぎると基板１０の表面に飛来するＺｎ粒子の蒸発を促し、ＧａとＺｎの化学量論比からのずれ（組成ずれ）が生じる場合があるが、Ｚｎ又はＺｎＯを含む焼結体ターゲットを同時放電することで、膜中のＺｎ濃度を増加させることができ、組成ずれを効果的に防止することができる。

【0065】

（第４工程）
半導体層６０の上に導電層７０を形成し、この導電層７０を所定のパターンに対応させてエッチングすることによって、第１の電極７１及び第２の電極７２を形成する工程を行う。第１の電極７１はソース電極であり、第２の電極７２はドレイン電極である。第１及び第２の電極の形成方法としては、通常のフォトリソグラフィ工程を用いることができる。この場合、半導体層６０の上に導電層７０を形成した後、導電層７０の上にレジスト層を形成し、所定のパターン光でレジスト層を露光、現像する。次いで、レジスト層の開口部から露出している導電層をエッチングすることで第１の電極７１、第２の電極７２を形成することができる。なお、レジスト層としてポジ型の材料を用いてもよいし、ネガ型の材料を用いてもよい。

【0066】

この場合、エッチング溶液は、酸性溶液であることが好ましい。通常のフォトリソグラフィ工程で使用されるレジスト材料はアルカリ性に可溶であることが多いため、酸性溶液を用いることにより、レジスト層を溶かすことなく好適に導電層をエッチングすることができる。

【0067】

以上の工程により、半導体装置Ａ、Ｂを得ることができる。なお、このようにして得られた半導体装置は、所望の装置構成とするべく、必要に応じてその他の工程を施してもよい。例えば、各部位を形成する前の前処理工程、各部位を形成した後の表面研磨工程、ダイジング工程、リードフレーム上へのマウント工程、回路形成後のパッケージングを行う組み立て工程、ワイヤーボンディング工程、モールド封入工程等を適宜採用することができる。

【実施例】

【0068】

以下の実施例及び比較例により本発明を更に詳しく説明するが、本発明は以下の実施例により何ら限定されるものではない。

【0069】

＜実施例１＞
ＺｎＧａ_２Ｏ_４（１０ｎｍ）／ＩＧＺＯ（１５ｎｍ）の半導体層を備える半導体装置Ａ

【0070】

（ＩＧＺＯ層の形成）
ｎ型比抵抗０．００１７Ω・ｃｍ以下のシリコンウエハに２００ｎｍの熱酸化膜（ＳｉＯ_２）が形成された、高電導性ｎ型シリコン基板を用意した。この基板上に、１５ｎｍのＩＧＺＯ層を形成させた。ＩＧＺＯ層は、Ｉｎ：Ｇａ：Ｚｎの原子数濃度が、２：２：１となるＩＧＺＯの焼結ターゲットを用い、ＲＦスパッタリング法により形成した。なお、成膜中の基板温度は、１０５℃とし、スパッタガスはＡｒを用いた。それと同時に反応性ガスとして酸素をＡｒに対して体積比１０％の割合で導入した。

【0071】

（スピネル型のＺｎＧａ_２Ｏ_４層の形成）
続いて、上述したＩＧＺＯ層を覆うように、１０ｎｍのスピネル型のＺｎＧａ_２Ｏ_４層を形成させ、ＺｎＧａ_２Ｏ_４／ＩＧＺＯの半導体層を得た。スピネル型のＺｎＧａ_２Ｏ_４層の形成は、ＺｎＧａ_２Ｏ_４の焼結ターゲットを用いて、ＩＧＺＯ層形成に用いたものと同じスパッタ装置により行った。なお、事前の実験結果からＺｎＧａ_２Ｏ_４がスピネル型に結晶化する好適な温度は１９０℃以上であることが分かっていた。そこで、ターゲット出力を制御してＺｎとＧａの組成比が、８：１となるようにし、２３０℃の基板加熱を行うことで、スピネル型の結晶構造のＺｎＧａ_２Ｏ_４層を形成させた。スパッタガスについては、水素を含有しないＡｒガスを用いた。それと同時に反応性ガスとして酸素をＡｒに対して体積比１０％の割合で導入した。これによって、水素や酸素欠損がないように制御した。そして、背圧１×１０^－４Ｐａ以下、成膜圧力０．２２Ｐａの条件で成膜した。

【0072】

得られたＺｎＧａ_２Ｏ_４／ＩＧＺＯの半導体層上にレジスト材料を塗布し、一般的なフォトリソグラフィ工程でレジスト材料をパターニングした後、４０℃に加熱したエッチング液（ＩＴＯ－０７：関東化学製）で約１２０秒間エッチングすることにより、半導体層をパターニングした。

【0073】

（ソース・ドレイン電極の形成）
そして、ソース・ドレイン電極となるＡｌ膜（膜厚１００ｎｍ）を、半導体層を覆うように真空蒸着法によって成膜した。このときの真空蒸着法は、抵抗加熱型の真空蒸着装置を用いて行った。

【0074】

その後、Ａｌ膜上にレジスト材料を塗布し、一般的なフォトリソグラフィ工程でレジスト材料をパターニングした後、４０℃のエッチング液（ＫＳＭＦ－１００：関東化学製）に約４０秒浸漬させてＡｌ膜をエッチングすることによりソース・ドレイン電極を形成した。

【0075】

次いで、１０５℃で、３時間、大気環境下で半導体層をアニール（アニール炉：エスペック社製安全扉付恒温機）し、図１に示す構造を有する半導体装置Ａを作製した。

【0076】

半導体装置Ａについて、伝達特性は、半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ製：４３００Ａ－ＳＣＳ）を用いて測定し、膜厚は、ＫＬＡ－Ｔｅｎｃｏｒ製Ｐ１６＋を用いて測定した。その結果を図６に示す。

【0077】

＜実施例２＞
ＺｎＧａ_２Ｏ_４（１０ｎｍ）／ＩＧＺＴＯ（１０ｎｍ）の半導体層を備える半導体装置Ｂ

【0078】

（ＩＧＺＴＯ層の形成）
ｎ型比抵抗０．００１７Ω・ｃｍ以下のシリコンウエハに２００ｎｍの熱酸化膜（ＳｉＯ_２）が形成された、高電導性ｎ型シリコン基板を用意した。この基板上に、１０ｎｍのＩＧＺＴＯ層を形成させた。ＩＧＺＴＯ層は、ＩＧＺＴＯターゲット（ＫＯＳ－Ｂ０２：株式会社コベルコ科研社製）と、Ｚｎ：Ｇａの原子数濃度が、８：１となるＺｎＧａ_２Ｏ_４の焼結ターゲットを用い、ＲＦスパッタリング法により形成した。なお、成膜中の基板温度は、１０５℃とし、スパッタガスはＡｒを用いた。それと同時に反応性ガスとして酸素をＡｒに対して体積比１０％の割合で導入した。

【0079】

（スピネル型のＺｎＧａ_２Ｏ_４層の形成）
続いて、上述したＩＧＺＴＯ層を覆うように、１０ｎｍのスピネル型のＺｎＧａ_２Ｏ_４層を形成させ、ＺｎＧａ_２Ｏ_４／ＩＧＺＴＯの半導体層を得た。ＺｎＧａ_２Ｏ_４層の形成は、ＺｎＧａ_２Ｏ_４の焼結ターゲットを用いて、ＩＧＺＯ層形成に用いたものと同じスパッタ装置により行った。ターゲット出力を制御してＺｎとＧａの組成比が、８：１となるようにし、２３０℃の基板加熱を行うことでスピネル型の結晶構造のＺｎＧａ_２Ｏ_４層を形成させた。スパッタガスについては、水素を含有しないＡｒガスを用いた。それと同時に反応性ガスとして酸素をＡｒに対して体積比１０％の割合で導入した。これによって、水素や酸素欠損がないように制御した。そして、背圧１×１０^－４Ｐａ以下、成膜圧力０．２２Ｐａの条件で成膜した。

【0080】

得られたＺｎＧａ_２Ｏ_４／ＩＧＺＴＯの半導体層のレジスト材料を塗布し、一般的なフォトリソグラフィ工程でレジスト材料をパターニングした後、４０℃に加熱したエッチング液（ＩＴＯ－０７：関東化学製）で約３分間エッチングすることにより、半導体層をパターニングした。

【0081】

（ソース・ドレイン電極の形成）
そして、ソース・ドレイン電極となるＭｏ電極（膜厚１００ｎｍ）を、半導体層を覆うように真空蒸着法によって成膜した。このときの真空蒸着法は、抵抗加熱型の真空蒸着装置を用いて行った。

【0082】

その後、Ｍｏ膜上にレジスト材料を塗布し、一般的なフォトリソグラフィ工程でレジスト材料をパターニングした後、４０℃に加熱したエッチング液（ＫＳＭＦ－１００：関東化学製）に約４０秒間浸漬させてエッチングすることにより、ソース・ドレイン電極を形成した。

【0083】

次いで、１２０℃で、３時間、大気環境下で半導体層をアニール（アニール炉：エスペック社製安全扉付恒温機）し、図２に示す構造を有する半導体装置Ｂを作製した。

【0084】

半導体装置Ｂについて、伝達特性は、半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ製：４３００Ａ－ＳＣＳ）を用いて測定し、膜厚は、ＫＬＡ－Ｔｅｎｃｏｒ製Ｐ１６＋を用いて測定した。その結果を図７に示す。

【0085】

＜実施例３～６、比較例１～３＞
膜厚の異なる半導体層を備える半導体装置の評価

【0086】

膜厚の異なる半導体層を備える半導体装置を作製し、伝達特性の評価を行った。比較例１～３は、ＺｎＧａ_２Ｏ_４層を備えていない。半導体装置の作製は、半導体層の形成条件（膜厚、ＺｎＧａ_２Ｏ_４層の有無）、エッチング条件、後処理以外は、実施例２と同様の条件で行った。設計膜厚はスパッタ時間で制御した。エッチング条件は室温で1分間の浸漬で行った。後処理は、アニール温度１２０℃、又は１５０℃で、３時間行った。膜厚は、ＫＬＡ－Ｔｅｎｃｏｒ製Ｐ１６＋を用いて測定した。伝達特性は、半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ製：４３００Ａ－ＳＣＳ）を用いて測定した。その結果を図７～図１０に示す。

【0087】

実施例３
半導体層：スピネル型のＺｎＧａ_２Ｏ_４（１０ｎｍ）／ＩＧＺＴＯ（２０ｎｍ）
アニール温度：１２０℃
測定結果：図７

【0088】

実施例４
半導体層：スピネル型のＺｎＧａ_２Ｏ_４（１０ｎｍ）／ＩＧＺＴＯ（３０ｎｍ）
アニール温度：１２０℃
測定結果：図７

【0089】

実施例５
半導体層：スピネル型のＺｎＧａ_２Ｏ_４（１０ｎｍ）／ＩＧＺＴＯ（１０ｎｍ）
アニール温度：１５０℃
測定結果：図８

【0090】

実施例６
半導体層：スピネル型のＺｎＧａ_２Ｏ_４（１０ｎｍ）／ＩＧＺＴＯ（２０ｎｍ）
アニール温度：１５０℃
測定結果：図８

【0091】

比較例１
半導体層：ＩＧＺＴＯ（１０ｎｍ）
アニール温度：１２０℃
測定結果：図９

【0092】

比較例２
半導体層：ＩＧＺＴＯ（３０ｎｍ）
アニール温度：１２０℃
測定結果：図９

【0093】

比較例３
半導体層：ＩＧＺＴＯ（１０ｎｍ）
アニール温度：１５０℃
測定結果：図１０

【0094】

図６～８に示されるとおり、実施例１～６の半導体装置は良好な半導体特性が得られていることが分かった。一方、図９、１０に示されるとおり、比較例１及び３については、大きなヒステリシスを生じているため半導体装置として適さないことが分かり、比較例２については、ゲート電極への印加電圧によらず電気的に導通しているため半導体装置として機能しないことが分かった。

【符号の説明】

【0095】

１０・・・基板、２０・・・第３の電極、３０・・・絶縁層、４０・・・ＩＧＺＯ層、４１・・・ＩＧＺＴＯ層、５０・・・スピネル型のＺｎＧａ_２Ｏ_４層、６０・・・半導体層、７０・・・導電層、７１・・・第１の電極、７２・・・第２の電極、８０・・・プール壁、９０・・・参照電極、Ａ・・・第１の半導体装置、Ｂ・・・第２の半導体装置、Ｃ・・・ｐＨセンサ、Ｓ・・・溶液

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】