特許 7648498 制御プログラム、制御方法、及びプラズマ処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-10

(45)【発行日】2025-03-18

(54)【発明の名称】制御プログラム、制御方法、及びプラズマ処理装置

(51)【国際特許分類】

   H01L 21/3065 20060101AFI20250311BHJP

【ＦＩ】

H01L21/302 101B

【請求項の数】 12

(21)【出願番号】P 2021165745

(22)【出願日】2021-10-07

(65)【公開番号】P2023056406

(43)【公開日】2023-04-19

【審査請求日】2024-03-11

(73)【特許権者】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】藤堂 颯哉

(72)【発明者】

【氏名】竹田 諒平

(72)【発明者】

【氏名】近江 宗行

(72)【発明者】

【氏名】岡本 晋

(72)【発明者】

【氏名】高良 穣二

【審査官】小▲高▼ 孔頌

(56)【参考文献】

【文献】特開２０２０－１１３７５９（ＪＰ，Ａ）

【文献】特開２０１７－０２８０９２（ＪＰ，Ａ）

【文献】特開２０２０－０９６１７６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０２２７３２６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３０６５

(57)【特許請求の範囲】

【請求項1】

プラズマ生成源にソース電力を供給し、処理対象の基板を載置する載置台にバイアス電力を供給することによってプラズマ処理を行うプラズマ処理装置の制御プログラムであって、
前記ソース電力又は前記バイアス電力のピーク間電圧値を観測し、
前記ピーク間電圧値の変動に応じて、前記ソース電力及び前記バイアス電力の比率を固定し、観測されるピーク間電圧値が初期設定値に近づくように、前記プラズマ生成源に供給するソース電力及び前記載置台に供給するバイアス電力を補正する
処理をコンピュータに実行させるための制御プログラム。

【請求項2】

前記ソース電力及び前記バイアス電力の印加時間に応じて、前記載置台の周囲に配置される外周部材に印加する直流電圧の値を補正する
処理を前記コンピュータに実行させるための請求項１に記載の制御プログラム。

【請求項3】

観測したピーク間電圧値が閾値を超えた場合、又は前記直流電圧の値を補正した場合、前記ソース電力及び前記バイアス電力を補正する
処理を前記コンピュータに実行させるための請求項２に記載の制御プログラム。

【請求項4】

前記外周部材を含むコンポーネントの交換後に実施されるシーズニング処理毎に、前記ソース電力及び前記バイアス電力の補正に用いる補正係数を校正する
処理を前記コンピュータに実行させるための請求項２又は請求項３に記載の制御プログラム。

【請求項5】

補正係数校正用のステップが埋め込まれたシーズニングレシピに基づき前記シーズニング処理を実行することにより、前記補正係数を校正する
請求項４に記載の制御プログラム。

【請求項6】

前記補正係数の校正後に前記ソース電力又は前記バイアス電力のピーク間電圧値を収集し、
収集結果に基づき、前記初期設定値を算出する
処理を前記コンピュータに実行させるための請求項４又は請求項５に記載の制御プログラム。

【請求項7】

補正後のソース電力又はバイアス電力が設定範囲を超えた場合、警告を出力する
処理を前記コンピュータに実行させるための請求項１から請求項６の何れか１つに記載の制御プログラム。

【請求項8】

プラズマ生成源にソース電力を供給し、処理対象の基板を載置する載置台にパルス電圧を印加することによってプラズマ処理を行うプラズマ処理装置の制御プログラムであって、
前記パルス電圧の電流値を観測し、
前記電流値の変動に応じて、前記ソース電力及び前記パルス電圧の比率を固定し、観測されるパルス電圧の電流値が初期設定値に近づくように、前記プラズマ生成源に供給するソース電力及び前記載置台に印加するパルス電圧を補正する
処理をコンピュータに実行させるための制御プログラム。

【請求項9】

プラズマ生成源にソース電力を供給し、処理対象の基板を載置する載置台にバイアス電力を供給することによってプラズマ処理を行うプラズマ処理装置の制御方法であって、
前記ソース電力又は前記バイアス電力のピーク間電圧値を観測し、
前記ピーク間電圧値の変動に応じて、前記ソース電力及び前記バイアス電力の比率を固定し、観測されるピーク間電圧値が初期設定値に近づくように、前記プラズマ生成源に供給するソース電力及び前記載置台に供給するバイアス電力を補正する
処理をコンピュータにより実行する制御方法。

【請求項10】

プラズマ生成源にソース電力を供給し、処理対象の基板を載置する載置台にパルス電圧を印加することによってプラズマ処理を行うプラズマ処理装置の制御方法であって、
前記パルス電圧の電流値を観測し、
前記電流値の変動に応じて、前記ソース電力及び前記パルス電圧の比率を固定し、観測されるパルス電圧の電流値が初期設定値に近づくように、前記プラズマ生成源に供給するソース電力及び前記載置台に印加するパルス電圧を補正する
処理をコンピュータにより実行する制御方法。

【請求項11】

処理対象の基板を載置する載置台と、前記載置台の周囲に配置される外周部材と、プラズマ生成源にソース電力を供給する第１電源と、前記載置台にバイアス電力を供給する第２電源と、前記外周部材に直流電圧を印加する第３電源と、制御部とを備えるプラズマ生成装置であって、
前記ソース電力又は前記バイアス電力のピーク間電圧値を観測する観測部と、
前記ピーク間電圧値の変動に応じて、前記ソース電力及び前記バイアス電力の比率を固定し、観測されるピーク間電圧値が初期設定値に近づくように、前記第１電源が供給するソース電力及び前記第２電源が供給するバイアス電力を補正する補正部と
を備え、
前記制御部は、前記補正部により補正されたソース電力及びバイアス電力を前記プラズマ生成源及び前記載置台に夫々供給するように、前記第１電源及び前記第２電源の動作を制御する
プラズマ生成装置。

【請求項12】

処理対象の基板を載置する載置台と、前記載置台の周囲に配置される外周部材と、プラズマ生成源にソース電力を供給する第１電源と、前記載置台にパルス電圧を印加する第２電源と、前記外周部材に直流電圧を印加する第３電源と、制御部とを備えるプラズマ生成装置であって、
前記パルス電圧の電流値を観測する観測部と、
前記電流値の変動に応じて、前記ソース電力及び前記パルス電圧の比率を固定し、観測されるパルス電圧の電流値が初期設定値に近づくように、前記第１電源が供給するソース電力及び前記第２電源が印加するパルス電圧を補正する補正部と
を備え、
前記制御部は、前記補正部により補正されたソース電力を前記プラズマ生成源に供給し、補正されたパルス電圧を前記載置台に印加するように、前記第１電源及び前記第２電源の動作を制御する
プラズマ生成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、制御プログラム、制御方法、及びプラズマ処理装置に関する。

【背景技術】

【0002】

プラズマ処理装置は、基板のプラズマ処理に用いられている。プラズマ処理装置のチャンバ内において、基板は、エッジリング若しくはフォーカスリングと呼ばれる外周部材によって囲まれた領域内に配置される。

【0003】

プラズマ処理装置によりプラズマ処理が実行されると、外周部材が消耗してその厚さが減少する。外周部材の厚さの減少に伴い、外周部材の上方でのシースの上端位置が低くなる。外周部材の上方でのシースの上端位置が低くなると、プラズマからのイオンが基板のエッジに対して傾斜した角度で衝突する。その結果、基板のエッジにおいて形成される開口が傾斜する。特許文献１は、基板のエッジに形成される開口の傾斜を抑制するために、外周部材に直流電圧を印加することを開示する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００７－２５８４１７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示は、チャンバ内に配置された部材の消耗に伴うプロセス特性の低下や、プラズマ処理装置におけるプロセス特性の個体差を抑制する制御プログラム、制御方法、及びプラズマ処理装置を提供する。

【課題を解決するための手段】

【0006】

本開示の一形態に係る制御プログラムは、プラズマ生成源にソース電力を供給し、処理対象の基板を載置する載置台にバイアス電力を供給することによってプラズマ処理を行うプラズマ処理装置の制御プログラムであって、前記ソース電力又は前記バイアス電力のピーク間電圧値を観測し、前記ピーク間電圧値の変動に応じて、前記ソース電力及び前記バイアス電力の比率を固定し、観測されるピーク間電圧値が初期設定値に近づくように、前記プラズマ生成源に供給するソース電力及び前記載置台に供給するバイアス電力を補正する処理をコンピュータに実行させるための制御プログラムである。

【発明の効果】

【0007】

本開示によれば、チャンバ内に配置された部材の消耗に伴うプロセス特性の低下や、プラズマ処理装置におけるプロセス特性の個体差を抑制できる。

【図面の簡単な説明】

【0008】

【図1】容量結合型のプラズマ処理装置の構成例を説明するための図である。

【図2A】エッジリングの消耗によるチルティングの変動を説明するための図である。

【図2B】エッジリングの消耗によるチルティングの変動を説明するための図である。

【図3】ＦＲＤＣ＿Ｖの補正方法を説明するグラフである。

【図4】ＬＦ＿ｐｗの補正例を説明するグラフである。

【図5】ＨＦ＿ｐｗの補正例を説明するグラフである。

【図6】実施の形態１における補正処理の実行手順を説明するフローチャートである。

【図7】補正値の出力例を示す図である。

【図8】実施の形態２における補正処理の実行手順を説明するフローチャートである。

【図9】実施の形態３における補正処理の実行手順を説明するフローチャートである。

【図10】実施の形態４における補正処理の実行手順を説明するフローチャートである。

【図11】過補正防止処理の実行手順を示すフローチャートである。

【図12】補正係数の校正手順を説明するフローチャートである。

【発明を実施するための形態】

【0009】

（実施の形態１）
以下に、プラズマ処理システムの構成例について説明する。図１は、容量結合型のプラズマ処理装置の構成例を説明するための図である。

【0010】

プラズマ処理システムは、容量結合型のプラズマ処理装置１及び制御部２を含む。容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。

【0011】

基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。

【0012】

一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源３１及び／又はＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。

【0013】

リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。エッジリングは、フォーカスリング（ＦＲ）とも呼ばれる。図１に例示したリングアセンブリ１１２は、環状のエッジリング１１２ａと、エッジリング１１２ａの周囲に配置される環状のカバーリング１１２ｂとを備える。

【0014】

また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。

【0015】

シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。

【0016】

ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。

【0017】

電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。

【0018】

一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。以下、ソースＲＦ信号のピーク間電圧は、ＨＦ＿Ｖｐｐとも表記され、ソースＲＦ電力（ソース電力）は、ＨＦ＿ｐｗとも表記される。

【0019】

第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。以下、バイアスＲＦ信号のピーク間電圧は、ＬＦ＿Ｖｐｐとも表記され、バイアスＲＦ電力（バイアス電力）は、ＬＦ＿ｐｗとも表記される。また、ソースＲＦ電力及びバイアスＲＦ電力は、これらを区別して説明がする必要がない場合、ＲＦ＿ｐｗとも表記される。

【0020】

また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のバイアスＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。

【0021】

種々の実施形態において、第１及び第２のＤＣ信号のうち少なくとも１つがパルス化されてもよい。この場合、パルス電圧のシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。パルス電圧は、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号からパルス電圧のシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、パルス電圧生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部がパルス電圧生成部を構成する場合、パルス電圧生成部は、少なくとも１つの上部電極に接続される。パルス電圧は、正の極性を有してもよく、負の極性を有してもよい。また、パルス電圧のシーケンスは、１周期内に１又は複数の正極性パルス電圧と１又は複数の負極性パルス電圧とを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。

【0022】

プラズマ処理システムは、エッジリング１１２ａに結合される可変直流電源３３を更に備えてもよい。一実施形態において、可変直流電源３３は、エッジリング１１２ａに接続され、第３のＤＣ信号を生成するように構成される。生成されたＤＣ信号は、エッジリング１１２ａに印加される。以下、エッジリング１１２ａに印加される第３のＤＣ信号の電圧は、ＦＲＤＣ＿Ｖとも表記される。

【0023】

排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。

【0024】

制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体Ｍであってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。

【0025】

次に、エッジリング１１２ａの消耗によって生じるシースの変化と、チルティング（ｔｉｌｔｉｎｇ）の発生について説明する。図２Ａ及び図２Ｂは、エッジリング１１２ａの消耗によるチルティングの変動を説明するための図である。

【0026】

図２Ａは、エッジリング１１２ａが消耗していない状態を示している。エッジリング１１２ａは、リングアセンブリ１１２の一部として基板支持部１１の環状領域１１１ｂに配置される。エッジリング１１２ａの厚みは、環状領域１１１ｂに配置されたときに、エッジリング１１２ａの上面の高さとウェハＷの上面の高さとが一致するように設計される。エッジリング１１２ａに消耗が発生していない場合、プラズマ処理中に生成されるウェハＷ上のシースとエッジリング１１２ａ上のシースとは同じ厚さとなり、段差は生じていない。

【0027】

このとき、ウェハＷ及びエッジリング１１２ａに対するイオンの照射角度は、これらの表面に対して略垂直になる。この結果、ウェハＷに形成される凹部の形状（エッチング形状）は、ウェハＷの中央領域及び周縁領域のいずれであっても略垂直となり、凹部の形状が斜めになるチルティングは発生しない。

【0028】

プラズマ処理において、エッジリング１１２ａはプラズマに曝露されて徐々に消耗する。図２Ｂは、エッジリング１１２ａが消耗した状態を示している。消耗によってエッジリング１１２ａの厚みが薄くなると、エッジリング１１２ａの上面はウェハＷの上面よりも低くなる。この結果、図２Ｂに示すように、エッジリング１１２ａの上方のシースとウェハＷの上方のシースとの間に段差が生じる。

【0029】

シースに段差が生じた結果、図中の矢符で示すように、ウェハＷの周縁領域においてイオンの照射方向が斜めになり、ウェハＷに形成される凹部の形状が斜めになるチルティングが発生する。

【0030】

上述したエッジリング１１２ａに限らず、プラズマ処理チャンバ１０内に配置されている部材の消耗に伴い、プラズマ処理装置１におけるプロセス特性は低下する。ここで、プラズマ処理チャンバ１０内に配置されている部材は、エッジリング１１２ａの他、カバーリング１１２ｂ、基板支持部１１、上部電極、プラズマ処理チャンバ１０の内壁などを含む。また、プラズマ処理チャンバ１０には個体差（機差）があり、複数のプラズマ処理装置１の間でプラズマ特性が異なる。

【0031】

これに対し、本実施形態に係るプラズマ処理システムは、プラズマ処理の実行中にプラズマ処理装置１の状態を随時監視し、各種パラメータを自律的に制御する。これにより、本実施の形態に係るプラズマ処理システムは、部材の消耗に伴うプロセス特性の低下を抑制し、複数のプラズマ処理装置１におけるプロセス特性の個体差を小さくする。以下、プラズマ処理システムの制御部２が実行する処理について説明する。

【0032】

（１）ＦＲＤＣ＿Ｖの補正
制御部２は、部材の消耗対策にＦＲＤＣ＿ＶをＲＦ印加時間に応じて補正する。図３は、ＦＲＤＣ＿Ｖの補正方法を説明するグラフである。グラフの横軸はＲＦ印加時間、縦軸はＦＲＤＣ＿Ｖを表す。ここで、ＲＦ印加時間は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂから、それぞれソースＲＦ信号及びバイアスＲＦ信号を供給している時間を表す。ＦＲＤＣ＿Ｖは、エッジリング１１２ａに印加している直流電圧値である。

【0033】

一実施形態において、制御部２は、ＲＦ印加時間が５０時間経過する都度、ＦＲＤＣ＿Ｖを所定の増加幅だけ増加させる。増加幅は、例えば、２００時間経過するまでの間は２５Ｖであり、２００時間経過後は１２．５Ｖである。なお、ＦＲＤＣ＿Ｖが上限値（例えば３００Ｖ）に達した場合、制御部２は、その上限値を維持する。ＦＲＤＣ＿Ｖを補正する時間間隔、及びＦＲＤＣ＿Ｖを補正する際の増加幅は、上記に限定されず、適宜設計することが可能である。

【0034】

（２）ＬＦ＿ｐｗの補正
ＬＦ＿Ｖｐｐは、経時変化やＦＲＤＣ＿Ｖの変動の影響を受けて上昇する。製品特性は、ＬＦ＿Ｖｐｐの上昇に伴い、悪化する場合がある。制御部２は、製品特性の悪化を抑制するために、初期Ｖｐｐに合うようにＬＦ＿ｐｗを補正する。ここで、初期Ｖｐｐは、消耗品交換後のシーズニング処理において所定時間（例えば５０時間）が経過するまでのＬＦ＿Ｖｐｐの平均値として設定される。初期Ｖｐｐは、エッジリング１１２ａなどの消耗品が交換される都度（ＲＦ印加時間が０にリセットされる都度）、制御部２によって算出されるとよい。制御部２は、ＬＦ＿Ｖｐｐの平均値に代えて、中央値や移動平均などの他の統計値を初期Ｖｐｐに用いてもよい。

【0035】

図４は、ＬＦ＿ｐｗの補正例を説明するグラフである。グラフの横軸はＲＦ印加時間、縦軸はＬＦ＿ｐｗ及びＬＦ＿Ｖｐｐを表す。ＲＦ印加時間は、シーズニング処理を終え、実際のプラズマ処理が開始されてからの経過時間を表す。ＬＦ＿ｐｗ及びＬＦ＿Ｖｐｐは適宜の基準値に対する変化率（％）として表されている。上述したように、ＬＦ＿Ｖｐｐは、経時変化やＦＲＤＣ＿Ｖの変動の影響を受けて上昇する。図４のグラフは、プラズマ処理の開始後、ＲＦ印加時間が５０時間を経過するまでの間、５０時間を経過した後、１００時間を経過するまでの間等において、ＬＦ＿Ｖｐｐが単調に増加している様子を示している。本実施形態において、制御部２は、ＬＦ＿ｐｗを補正することにより、ＬＦ＿Ｖｐｐの上昇を抑える。

【0036】

制御部２は、例えば、以下の数１で表される補正式を用いて、ＬＦ＿ｐｗを補正する。

【0037】

【数1】

【0038】

ここで、Ｃｏｒ ＬＦ＿ｐｗは、バイアス電力の現在値に対する補正量を表す。数１に示すように、バイアス電力の補正量Ｃｏｒ ＬＦ＿ｐｗは、平均ＬＦ＿Ｖｐｐ（平均Ｖｐｐ）、初期ＬＦ＿Ｖｐｐ（初期Ｖｐｐ）、Ｃｏｒ ＦＲＤＣ（ＦＲＤＣ＿Ｖの補正量）、及び補正係数α，βの関数として表される。数１の関数形は、補正量Ｃｏｒ ＬＦ＿ｐｗが負の値を取るように定められる。

【0039】

制御部２は、例えばＦＲＤＣ＿Ｖを補正したタイミングにおいて、数１に従ってＬＦ＿ｐｗを補正する。ＬＦ＿ｐｗは、補正により減算される。図４のグラフは、ＲＦ印加時間が５０時間経過する都度、ＦＲＤＣ＿Ｖを補正すると共に、ＬＦ＿ｐｗを補正した様子を示している。ＬＦ＿ｐｗは、補正により約１％ずつ段階的に減算されている。また、ＬＦ＿ｐｗの補正により、ＬＦ＿Ｖｐｐは、初期Ｖｐｐに合うように補正されている。

【0040】

図４のグラフでは、ＦＲＤＣ＿Ｖを補正するタイミングで、ＬＦ＿ｐｗを補正する例を示したが、制御部２は、ＬＦ＿Ｖｐｐを観測し、ＬＦ＿Ｖｐｐの変動が閾値を超えた場合、ＬＦ＿ｐｗを補正する構成としてもよい。閾値は、例えば初期Ｖｐｐを基に設定される。一例では、閾値は、初期Ｖｐｐ×１．００５に設定される。

【0041】

（３）ＨＦ＿ｐｗの補正
ＨＦ＿Ｖｐｐは、ＬＦ＿ｐｗの補正の影響を受けて上昇する。ＨＦ＿Ｖｐｐの上昇に伴い、製品特性は悪化する場合がある。制御部２は、製品特性の悪化を抑制するために、ＨＦ＿ｐｗを補正する。

【0042】

図５は、ＨＦ＿ｐｗの補正例を説明するグラフである。グラフの横軸はＲＦ印加時間、縦軸はＨＦ＿ｐｗ及びＨＦ＿Ｖｐｐを表す。ＲＦ印加時間は、シーズニング処理を終え、実際のプラズマ処理が開始されてからの経過時間を表す。ＨＦ＿ｐｗ及びＨＦ＿Ｖｐｐは適宜の基準値に対する変化率（％）として表されている。ＨＦ＿Ｖｐｐは、ＬＦ＿ｐｗの変動の影響を受けて上昇する。本実施形態において、制御部２は、ＨＦ＿ｐｗを補正することにより、ＨＦ＿Ｖｐｐの上昇を抑える。

【0043】

制御部２は、例えば、以下の数２で表される補正式を用いて、ＨＦ＿ｐｗを補正する。

【0044】

【数2】

【0045】

ここで、Ｃｏｒ ＨＦ＿ｐｗは、ソース電力の現在値に対する補正量を表す。数２に示すように、ソース電力の補正量Ｃｏｒ ＨＦ＿ｐｗは、Ｃｏｒ ＬＦ＿ｐｗ、及び補正係数γの関数として表される。数２の関数形は、ソース電力及びバイアス電力の比率が固定されるように定められる。

【0046】

以下、ＦＲＤＣ＿Ｖ及びＲＦ＿ｐｗの補正手順について説明する。
図６は、実施の形態１における補正処理の実行手順を説明するフローチャートである。プラズマ処理装置１においてエッジリング１１２ａを含む消耗品が交換され、処理工程を規定するレシピに従ってプロセスが開始された後、制御部２は、以下の手順を実行する。制御部２は、プラズマ処理装置１においてプロセスが開始されてからの経過時間を計時し、所定時間（例えば２５時間）が経過したか否かを判断する（ステップＳ１０１）。

【0047】

所定時間が経過していないと判断した場合（Ｓ１０１：ＮＯ）、制御部２は、ＬＦ＿Ｖｐｐの値を収集する（ステップＳ１０２）。制御部２は、収集したＬＦ＿Ｖｐｐの値を時刻に関連付けて記憶部２ａ２に記憶させ、処理をステップＳ１０１へ戻す。

【0048】

所定時間が経過したと判断した場合（Ｓ１０１：ＹＥＳ）、制御部２は、記憶部２ａ２に記憶させたＬＦ＿Ｖｐｐの値に基づき、初期Ｖｐｐを算出する（ステップＳ１０３）。制御部２は、記憶部２ａ２に記憶させたＬＦ＿Ｖｐｐの平均値を初期Ｖｐｐとして算出する。代替的に、制御部２は、記憶部２ａ２に記憶させたＬＦ＿Ｖｐｐの中央値や移動平均を初期Ｖｐｐとして算出してもよい。制御部２は、算出した初期Ｖｐｐを記憶部２ａ２に記憶させる。

【0049】

次いで、制御部２は、ＦＲＤＣ＿Ｖを補正するか否かを判断する（ステップＳ１０４）。本実施の形態では、制御部２は、ＲＦ印加時間が５０時間経過する都度ＦＲＤＣ＿Ｖを補正する。この場合、制御部２は、プロセスが開始されてから５０時間が経過したか否か、又は、前回の補正から５０時間が経過したか否かを判断することにより、ＦＲＤＣ＿Ｖを補正するか否かを判断することができる。

【0050】

ステップＳ１０４で補正すると判断した場合（Ｓ１０４：ＹＥＳ）、制御部２は、ＦＲＤＣ＿Ｖを補正する（ステップＳ１０５）。制御部２は、可変直流電源３３の動作を制御することによって、エッジリング１１２ａに印加されるＦＲＤＣ＿Ｖを所定の増加幅だけ増加させる。増加幅は、事前に記憶部２ａ２に記憶されているものとする。一例では、ＲＦ印加時間がトータルで２００時間経過するまでの間、増加幅は２５Ｖであり、２００時間経過後は１２．５Ｖである。制御部２は、ＦＲＤＣ＿Ｖを補正した後、後述のステップＳ１０７の処理を実行し、ＲＦ＿ｐｗを併せて補正する。

【0051】

ステップＳ１０４で補正しないと判断した場合（Ｓ１０４：ＮＯ）、制御部２は、ＲＦ＿ｐｗを補正するか否かを判断する（ステップＳ１０６）。制御部２は、ＬＦ＿Ｖｐｐを観測し、例えば平均ＬＦ＿Ｖｐｐが閾値を超えた場合、ＲＦ＿ｐｗを補正すると判断することができる。閾値は、例えば、ステップＳ１０３で算出された初期Ｖｐｐの１．００５倍の値に設定される。

【0052】

ステップＳ１０６でＲＦ＿ｐｗを補正しないと判断した場合（Ｓ１０６：ＮＯ）、制御部２は、ステップＳ１０９以降の処理を実行する。

【0053】

ステップＳ１０６でＲＦ＿ｐｗを補正すると判断した場合（Ｓ１０６：ＹＥＳ）、又はステップＳ１０５でＦＲＤＣ＿Ｖを補正した場合、制御部２は、ＲＦ＿ｐｗを補正する（ステップＳ１０７）。ステップＳ１０７において、制御部２は、バイアス電力及びソース電力の双方を補正する。

【0054】

制御部２は、例えば数１に基づき、現在の平均ＬＦ＿Ｖｐｐ、初期ＬＦ＿Ｖｐｐ、及びＦＲＤＣ＿Ｖの補正量に応じて、ＬＦ＿ｐｗの補正量を算出する。また、制御部２は、例えば数２に基づき、ＨＦ＿ｐｗ及びＬＦ＿ｐｗの比率を固定しながら、ＨＦ＿Ｖｐｐを維持できるように、ＨＦ＿ｐｗの補正量を算出する。制御部２は、算出したＬＦ＿ｐｗ及びＨＦ＿ｐｗの補正量に基づき、補正後のＬＦ＿ｐｗ及びＨＦ＿ｐｗの値を算出することができる。

【0055】

制御部２は、第１のＲＦ生成部３１ａを制御することにより、補正後のＨＦ＿ｐｗを満たすように、ソースＲＦ信号（ソースＲＦ電力）を生成する。生成したソースＲＦ信号（ソースＲＦ電力）は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。また、制御部２は、第２のＲＦ生成部３１ｂを制御することにより、補正後のＬＦ＿ｐｗを満たすように、バイアスＲＦ信号（バイアスＲＦ電力）を生成する。生成したバイアスＲＦ信号（バイアスＲＦ電力）は、少なくとも１つの下部電極に供給される。

【0056】

次いで、制御部２は、各種補正値を出力する（ステップＳ１０８）。制御部２が出力する補正値は、ステップＳ１０５で算出したＦＲＤＣ＿Ｖの補正値、及びステップＳ１０７で算出したＲＦ＿ｐｗの補正値を含む。制御部２は、これらの補正値を含む情報を通信インターフェース２ａ３を通じて、外部コンピュータへ出力する。外部コンピュータは、複数のプラズマ処理装置１を統括的に管理する管理サーバであってもよく、プラズマ処理装置１の管理者等が携帯する携帯端末等であってもよい。また、コンピュータ２ａが液晶ディスプレイなどの表示部を搭載している場合、制御部２は、当該表示部に上記補正値を含む情報を表示させてもよい。

【0057】

次いで、制御部２は、プロセスが終了した否かを判断する（ステップＳ１０９）。プロセスの終了はレシピに基づき判断される。プロセスが終了していないと判断した場合（Ｓ１０９：ＮＯ）、制御部２は、処理をステップＳ１０４へ戻す。プロセスが終了したと判断した場合（Ｓ１０９：ＹＥＳ）、制御部２は、本フローチャートによる処理を終了する。

【0058】

図７は、補正値の出力例を示す図である。制御部２は、ＦＲＤＣ＿Ｖ及びＲＦ＿ｐｗに対する補正値を算出した場合、図７に示すような出力項目と各項目の値とを組にした補正値テーブルを生成し、上述のステップＳ１０８で出力する。

【0059】

図７に示す補正値テーブルは、ＦＲＤＣ＿Ｖの補正に関する出力項目として、ＦＲＤＣ＿Ｃｕｒｒｅｎｔ、ＦＲＤＣ＿Ｄｅｌｔａ、及びＦＲＤＣ（Ｏｐｔｉｍｉｚｅｄ）を含む。ここで、ＦＲＤＣ＿Ｃｕｒｒｅｎｔは、現在のＦＲＤＣ＿Ｖの制御値を表す。ＦＲＤＣ＿Ｄｅｌｔａは、ＦＲＤＣ＿Ｖの補正量であり、現在の制御値からの差分を表す。ＦＲＤＣ（Ｏｐｔｉｍｉｚｅｄ）は、ＦＲＤＣ＿Ｖの補正値（補正後のＦＲＤＣ＿Ｖの制御値）を表す。

【0060】

また、図７に示す補正値テーブルは、ＬＦ＿ｐｗに関する出力項目として、ＬＦ＿Ｐｏｗｅｒ＿Ｃｕｒｒｅｎｔ、ＬＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａ、ＬＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａ（Ｐｅｃｅｎｔａｇｅ）、及びＬＦ＿Ｐｏｗｅｒ（Ｏｐｔｉｍｉｚｅｄ）を含む。ここで、ＬＦ＿Ｐｏｗｅｒ＿Ｃｕｒｒｅｎｔは、現在のＬＦ＿ｐｗの制御値を表す。ＬＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａは、ＬＦ＿ｐｗの補正量であり、現在の制御値からの差分を表す。ＬＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａ（Ｐｅｃｅｎｔａｇｅ）は、ＬＦ＿ｐｗの補正割合であり、現在の制御値に対する変化割合を表す。ＬＦ＿Ｐｏｗｅｒ（Ｏｐｔｉｍｉｚｅｄ）は、ＬＦ＿ｐｗの補正値（補正後のＬＦ＿ｐｗの制御値）を表す。

【0061】

また、図７に示す補正値テーブルは、ＨＦ＿ｐｗに関する出力項目として、ＨＦ＿Ｐｏｗｅｒ＿Ｃｕｒｒｅｎｔ、ＨＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａ、ＨＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａ（Ｐｅｃｅｎｔａｇｅ）、及びＨＦ＿Ｐｏｗｅｒ（Ｏｐｔｉｍｉｚｅｄ）を含む。ここで、ＨＦ＿Ｐｏｗｅｒ＿Ｃｕｒｒｅｎｔは、現在のＨＦ＿ｐｗの制御値を表す。ＨＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａは、ＨＦ＿ｐｗの補正量であり、現在の制御値からの差分を表す。ＨＦ＿Ｐｏｗｅｒ＿Ｄｅｌｔａ（Ｐｅｃｅｎｔａｇｅ）は、ＨＦ＿ｐｗの補正割合であり、現在の制御値に対する変化割合を表す。ＨＦ＿Ｐｏｗｅｒ（Ｏｐｔｉｍｉｚｅｄ）は、ＨＦ＿ｐｗの補正値（補正後のＨＦ＿ｐｗの制御値）を表す。

【0062】

補正値テーブルの出力項目は、図７に示されるものに限定されず、適宜設定される得る。例えば、補正値テーブルは、ＲＦ印加時間、ＦＲＤＣ＿Ｖ、ＬＦ＿Ｖｐｐ、ＬＦ＿ｐｗ、ＨＦ＿Ｖｐｐ、ＨＦ＿ｐｗなど、プロセスの実行中に計測される値を出力項目として含んでもよい。また、補正値テーブルは、初期Ｖｐｐ、補正係数α、β、γなど、補正演算に用いられるパラメータを出力項目として含んでもよい。更に、補正値テーブルは、ＦＲＤＣ＿Ｖ、ＬＦ＿Ｖｐｐ、ＬＦ＿ｐｗ、ＨＦ＿Ｖｐｐ、ＨＦ＿ｐｗなどの制御範囲（上限及び下限）を出力項目として含んでもよい。

【0063】

制御部２は、生成した補正値テーブルを通信インターフェース２ａ３より外部コンピュータへ出力してもよい。また、制御部２は、生成した補正値テーブルを表示部に表示させてもよい。

【0064】

以上のように、実施の形態１において、制御部２は、ＲＦ印加時間に応じてＦＲＤＣ＿Ｖを補正するので、エッジリング１１２ａの消耗に伴うプロセス特性の低下を抑制することができる。また、実施の形態１において、制御部２は、平均ＬＦ＿Ｖｐｐが閾値を超えた場合やＦＲＤＣ＿Ｖを補正した場合、ＲＦ＿ｐｗを補正するので、製品特性の悪化を抑制することができる。

【0065】

実施の形態１では、制御部２が補正処理を実行する構成としたが、制御部２に通信可能にされたクラウドサーバなどの外部サーバにて補正処理を実行する構成としてもよい。また、制御部２にインストールされるプログラムは、プログラム製品として提供されてもよい。

【0066】

（実施の形態２）
実施の形態２では、ソース電力のピーク間電圧（ＨＦ＿Ｖｐｐ）を観測し、ＨＦ＿Ｖｐｐの変動に応じて、ソース電力及びバイアス電力を補正する構成について説明する。
プラズマ処理システムの全体構成、プラズマ処理装置１の内部構成、制御部２の内部構成等は、実施の形態１と同様であるため、その説明を省略する。

【0067】

図８は、実施の形態２における補正処理の実行手順を説明するフローチャートである。プラズマ処理装置１においてエッジリング１１２ａを含む消耗品が交換され、処理工程を規定するレシピに従ってプロセスが開始された後、制御部２は、以下の手順を実行する。制御部２は、プラズマ処理装置１においてプロセスが開始されてからの経過時間を計時し、所定時間（例えば２５時間）が経過したか否かを判断する（ステップＳ２０１）。

【0068】

所定時間が経過していないと判断した場合（Ｓ２０１：ＮＯ）、制御部２は、ＨＦ＿Ｖｐｐの値を収集する（ステップＳ２０２）。制御部２は、収集したＨＦ＿Ｖｐｐの値を時刻に関連付けて記憶部２ａ２に記憶させ、処理をステップＳ２０１へ戻す。

【0069】

所定時間が経過したと判断した場合（Ｓ２０１：ＹＥＳ）、制御部２は、記憶部２ａ２に記憶させたＨＦ＿Ｖｐｐの値に基づき、初期Ｖｐｐを算出する（ステップＳ２０３）。制御部２は、記憶部２ａ２に記憶させたＬＦ＿Ｖｐｐの平均値を初期Ｖｐｐとして算出する。代替的に、制御部２は、記憶部２ａ２に記憶させたＬＦ＿Ｖｐｐの中央値や移動平均を初期Ｖｐｐとして算出してもよい。制御部２は、算出した初期Ｖｐｐを記憶部２ａ２に記憶させる。

【0070】

次いで、制御部２は、ＦＲＤＣ＿Ｖを補正するか否かを判断する（ステップＳ２０４）。本実施の形態では、制御部２は、ＲＦ印加時間が５０時間経過する都度ＦＲＤＣ＿Ｖを補正する。この場合、制御部２は、プロセスが開始されてから５０時間が経過したか否か、又は、前回の補正から５０時間が経過したか否かを判断することにより、ＦＲＤＣ＿Ｖを補正するか否かを判断することができる。

【0071】

ステップＳ２０４で補正すると判断した場合（Ｓ２０４：ＹＥＳ）、制御部２は、ＦＲＤＣ＿Ｖを補正する（ステップＳ２０５）。制御部２は、可変直流電源３３の動作を制御することによって、エッジリング１１２ａに印加されるＦＲＤＣ＿Ｖを所定の増加幅だけ増加させる。増加幅は、事前に記憶部２ａ２に記憶されているものとする。一例では、ＲＦ印加時間がトータルで２００時間経過するまでの間、増加幅は２５Ｖであり、２００時間経過後は１２．５Ｖである。制御部２は、ＦＲＤＣ＿Ｖを補正した後、後述のステップＳ２０７の処理を実行し、ＲＦ＿ｐｗを併せて補正する。

【0072】

ステップＳ２０４で補正しないと判断した場合（Ｓ２０４：ＮＯ）、制御部２は、ＲＦ＿ｐｗを補正するか否かを判断する（ステップＳ２０６）。制御部２は、ＨＦ＿Ｖｐｐを観測し、例えば平均ＨＦ＿Ｖｐｐが閾値を超えた場合、ＲＦ＿ｐｗを補正すると判断することができる。閾値は、例えば、ステップＳ２０３で算出された初期Ｖｐｐの１．００５倍の値に設定される。

【0073】

ステップＳ２０６でＲＦ＿ｐｗを補正しないと判断した場合（Ｓ２０６：ＮＯ）、制御部２は、ステップＳ２０９以降の処理を実行する。

【0074】

ステップＳ２０６でＲＦ＿ｐｗを補正すると判断した場合（Ｓ２０６：ＹＥＳ）、又はステップＳ２０５でＦＲＤＣ＿Ｖを補正した場合、制御部２は、ＲＦ＿ｐｗを補正する（ステップＳ２０７）。ステップＳ２０７において、制御部２は、バイアス電力及びソース電力の双方を補正する。具体的には、制御部２は、実施の形態１と同様に、ＨＦ＿ｐｗ及びＬＦ＿ｐｗの比率を固定しながら、観測されるＨＦ＿Ｖｐｐが初期設定値（初期Ｖｐｐ）に近づくようにバイアス電力及びソース電力の双方を補正する。

【0075】

制御部２は、第１のＲＦ生成部３１ａを制御することにより、補正後のＨＦ＿ｐｗを満たすように、ソースＲＦ信号（ソースＲＦ電力）を生成する。生成したソースＲＦ信号（ソースＲＦ電力）は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。また、制御部２は、第２のＲＦ生成部３１ｂを制御することにより、補正後のＬＦ＿ｐｗを満たすように、バイアスＲＦ信号（バイアスＲＦ電力）を生成する。生成したバイアスＲＦ信号（バイアスＲＦ電力）は、少なくとも１つの下部電極に供給される。

【0076】

次いで、制御部２は、各種補正値を出力する（ステップＳ２０８）。制御部２が出力する補正値は、実施の形態１と同様である。制御部２は、補正値を含む情報を通信インターフェース２ａ３を通じて、外部コンピュータへ出力する。外部コンピュータは、複数のプラズマ処理装置１を統括的に管理する管理サーバであってもよく、プラズマ処理装置１の管理者等が携帯する携帯端末等であってもよい。また、コンピュータ２ａが液晶ディスプレイなどの表示部を搭載している場合、制御部２は、当該表示部に上記補正値を含む情報を表示させてもよい。

【0077】

次いで、制御部２は、プロセスが終了した否かを判断する（ステップＳ２０９）。プロセスの終了はレシピに基づき判断される。プロセスが終了していないと判断した場合（Ｓ２０９：ＮＯ）、制御部２は、処理をステップＳ２０４へ戻す。プロセスが終了したと判断した場合（Ｓ２０９：ＹＥＳ）、制御部２は、本フローチャートによる処理を終了する。

【0078】

（実施の形態３）
上述のように、プラズマ処理装置１の下部電極にはパルス電圧が印加されてもよい。この場合、制御部２は、プラズマ処理装置１の下部電極に印加されるパルス電圧の電流値を観測し、観測した電流値の変動に応じて、ソース電力及びパルス電圧を補正すればよい。実施の形態３では、下部電極に印加されるパルス電圧の電流値の変動に応じて、ソース電力及びパルス電圧を補正する構成について説明する。
なお、プラズマ処理システムの全体構成、プラズマ処理装置１の内部構成、制御部２の内部構成等は、実施の形態１と同様であるため、その説明を省略する。

【0079】

図９は、実施の形態３における補正処理の実行手順を説明するフローチャートである。プラズマ処理装置１においてエッジリング１１２ａを含む消耗品が交換され、処理工程を規定するレシピに従ってプロセスが開始された後、制御部２は、以下の手順を実行する。制御部２は、プラズマ処理装置１においてプロセスが開始されてからの経過時間を計時し、所定時間（例えば２５時間）が経過したか否かを判断する（ステップＳ３０１）。

【0080】

所定時間が経過していないと判断した場合（Ｓ３０１：ＮＯ）、制御部２は、下部電極に印加したパルス電圧の電流値を収集する（ステップＳ３０２）。制御部２は、収集した電流値を時刻に関連付けて記憶部２ａ２に記憶させ、処理をステップＳ３０１へ戻す。

【0081】

所定時間が経過したと判断した場合（Ｓ３０１：ＹＥＳ）、制御部２は、記憶部２ａ２に記憶させた電流値に基づき、初期電流値を算出する（ステップＳ３０３）。制御部２は、記憶部２ａ２に記憶させた電流値の平均値を初期電流値として算出する。代替的に、制御部２は、記憶部２ａ２に記憶させた電流値の中央値や移動平均を初期電流値として算出してもよい。制御部２は、算出した初期電流値を記憶部２ａ２に記憶させる。

【0082】

次いで、制御部２は、ＦＲＤＣ＿Ｖを補正するか否かを判断する（ステップＳ３０４）。本実施の形態では、制御部２は、ＲＦ印加時間が５０時間経過する都度ＦＲＤＣ＿Ｖを補正する。この場合、制御部２は、プロセスが開始されてから５０時間が経過したか否か、又は、前回の補正から５０時間が経過したか否かを判断することにより、ＦＲＤＣ＿Ｖを補正するか否かを判断することができる。

【0083】

ステップＳ３０４で補正すると判断した場合（Ｓ３０４：ＹＥＳ）、制御部２は、ＦＲＤＣ＿Ｖを補正する（ステップＳ３０５）。制御部２は、可変直流電源３３の動作を制御することによって、エッジリング１１２ａに印加されるＦＲＤＣ＿Ｖを所定の増加幅だけ増加させる。増加幅は、事前に記憶部２ａ２に記憶されているものとする。一例では、ＲＦ印加時間がトータルで２００時間経過するまでの間、増加幅は２５Ｖであり、２００時間経過後は１２．５Ｖである。制御部２は、ＦＲＤＣ＿Ｖを補正した後、後述のステップＳ３０７の処理を実行し、ソース電力及びパルス電圧を併せて補正する。

【0084】

ステップＳ３０４で補正しないと判断した場合（Ｓ３０４：ＮＯ）、制御部２は、ソース電力及びパルス電圧を補正するか否かを判断する（ステップＳ３０６）。制御部２は、下部電極に印加されるパルス電圧の電流値を観測し、観測した電流値が閾値を超えた場合、ソース電力及びパルス電圧を補正すると判断することができる。閾値は、例えば、ステップＳ３０３で算出された初期電流値を基に設定される。

【0085】

ステップＳ３０６で補正しないと判断した場合（Ｓ３０６：ＮＯ）、制御部２は、ステップＳ３０９以降の処理を実行する。

【0086】

ステップＳ３０６で補正すると判断した場合（Ｓ３０６：ＹＥＳ）、又はステップＳ３０５でＦＲＤＣ＿Ｖを補正した場合、制御部２は、プラズマ生成用のソース電力と、下部電極に印加されるパルス電圧とを補正する（ステップＳ３０７）。具体的には、制御部２は、ソース電力及びパルス電圧の比率を固定しながら、観測されるパルス電圧の電流値が初期電流値に近づくようにソース電力及びパルス電圧の双方を補正する。

【0087】

制御部２は、第１のＲＦ生成部３１ａを制御することにより、補正後のＨＦ＿ｐｗを満たすように、ソースＲＦ信号（ソースＲＦ電力）を生成する。生成したソースＲＦ信号（ソースＲＦ電力）は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。また、制御部２は、第１のＤＣ生成部３２ａを制御することにより、補正後のパルス電圧を生成する。生成したパルス電圧は、少なくとも１つの下部電極に供給される。

【0088】

次いで、制御部２は、各種補正値を出力する（ステップＳ３０８）。制御部２が出力する補正値は、ステップＳ３０５で算出したＦＲＤＣ＿Ｖの補正値、及びステップＳ３０７で算出したソース電力及びパルス電圧の補正値を含む。制御部２は、これらの補正値を含む情報を通信インターフェース２ａ３を通じて、外部コンピュータへ出力する。外部コンピュータは、複数のプラズマ処理装置１を統括的に管理する管理サーバであってもよく、プラズマ処理装置１の管理者等が携帯する携帯端末等であってもよい。また、コンピュータ２ａが液晶ディスプレイなどの表示部を搭載している場合、制御部２は、当該表示部に上記補正値を含む情報を表示させてもよい。

【0089】

次いで、制御部２は、プロセスが終了した否かを判断する（ステップＳ３０９）。プロセスの終了はレシピに基づき判断される。プロセスが終了していないと判断した場合（Ｓ３０９：ＮＯ）、制御部２は、処理をステップＳ３０４へ戻す。プロセスが終了したと判断した場合（Ｓ３０９：ＹＥＳ）、制御部２は、本フローチャートによる処理を終了する。

【0090】

（実施の形態４）
実施の形態４に係るプラズマ処理装置１では、ＦＲＤＣ＿Ｖに代えて、パルス電圧をエッジリング１１２ａに印加する。例えば、プラズマ処理装置１が備える第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に対してパルス電圧を印加すると共に、エッジリング１１２ａに対してもパルス電圧を印加する。このようなプラズマ処理装置１においては、エッジリング１１２ａに印加されるパルス電圧を補正すると共に、プラズマ生成用のソース電力、及び下部電極に印加されるパルス電圧を補正してもよい。実施の形態４では、エッジリング１１２ａに印加されるパルス電圧を第１パルス電圧、下部電極に印加されるパルス電圧を第２パルス電圧と称する。

【0091】

図１０は、実施の形態４における補正処理の実行手順を説明するフローチャートである。プラズマ処理装置１においてエッジリング１１２ａを含む消耗品が交換され、処理工程を規定するレシピに従ってプロセスが開始された後、制御部２は、以下の手順を実行する。制御部２は、プラズマ処理装置１においてプロセスが開始されてからの経過時間を計時し、所定時間（例えば２５時間）が経過したか否かを判断する（ステップＳ４０１）。

【0092】

所定時間が経過していないと判断した場合（Ｓ４０１：ＮＯ）、制御部２は、第２パルス電圧の電流値を収集する（ステップＳ４０２）。制御部２は、収集した電流値を時刻に関連付けて記憶部２ａ２に記憶させ、処理をステップＳ４０１へ戻す。

【0093】

所定時間が経過したと判断した場合（Ｓ４０１：ＹＥＳ）、制御部２は、記憶部２ａ２に記憶させた電流値に基づき、初期電流値を算出する（ステップＳ４０３）。制御部２は、記憶部２ａ２に記憶させた電流値の平均値を初期電流値として算出する。代替的に、制御部２は、記憶部２ａ２に記憶させた電流値の中央値や移動平均を初期電流値として算出してもよい。制御部２は、算出した初期電流値を記憶部２ａ２に記憶させる。

【0094】

次いで、制御部２は、第１パルス電圧を補正するか否かを判断する（ステップＳ４０４）。本実施の形態では、制御部２は、ＲＦ印加時間が５０時間経過する都度、第１パルス電圧を補正する。この場合、制御部２は、プロセスが開始されてから５０時間が経過したか否か、又は、前回の補正から５０時間が経過したか否かを判断することにより、第１パルス電圧を補正するか否かを判断することができる。

【0095】

ステップＳ４０４で補正すると判断した場合（Ｓ４０４：ＹＥＳ）、制御部２は、第１パルス電圧を補正する（ステップＳ４０５）。制御部２は、第１のＤＣ生成部３２ａの動作を制御することによって、エッジリング１１２ａに印加されるパルス電圧の大きさを増加させる。増加幅は、事前に記憶部２ａ２に記憶されているものとする。制御部２は、第１パルス電圧を補正した後、後述のステップＳ４０７の処理を実行し、ソース電力及び第２パルス電圧を併せて補正する。

【0096】

ステップＳ４０４で補正しないと判断した場合（Ｓ４０４：ＮＯ）、制御部２は、ソース電力及び第２パルス電圧を補正するか否かを判断する（ステップＳ４０６）。制御部２は、下部電極に印加される第２パルス電圧の電流値を観測し、観測した電流値が閾値を超えた場合、ソース電力及び第２パルス電圧を補正すると判断することができる。閾値は、例えば、ステップＳ４０３で算出された初期電流値を基に設定される。

【0097】

ステップＳ４０６で補正しないと判断した場合（Ｓ４０６：ＮＯ）、制御部２は、ステップＳ４０９以降の処理を実行する。

【0098】

ステップＳ４０６で補正すると判断した場合（Ｓ４０６：ＹＥＳ）、又はステップＳ４０５で第１パルス電圧を補正した場合、制御部２は、ソース電力及び第２パルス電圧を補正する（ステップＳ４０７）。具体的には、制御部２は、ソース電力及び第２パルス電圧の比率を固定しながら、観測される第２パルス電圧の電流値が初期電流値に近づくようにソース電力及び第２パルス電圧の双方を補正する。

【0099】

制御部２は、第１のＲＦ生成部３１ａを制御することにより、補正後のＨＦ＿ｐｗを満たすように、ソースＲＦ信号（ソースＲＦ電力）を生成する。生成したソースＲＦ信号（ソースＲＦ電力）は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。また、制御部２は、第１のＤＣ生成部３２ａを制御することにより、補正後の第２パルス電圧を生成する。生成した第２パルス電圧は、少なくとも１つの下部電極に供給される。

【0100】

次いで、制御部２は、各種補正値を出力する（ステップＳ４０８）。制御部２が出力する補正値は、ステップＳ４０５で算出した第１パルス電圧の補正値、及びステップＳ４０７で算出したソース電力及び第２パルス電圧の補正値を含む。制御部２は、これらの補正値を含む情報を通信インターフェース２ａ３を通じて、外部コンピュータへ出力する。外部コンピュータは、複数のプラズマ処理装置１を統括的に管理する管理サーバであってもよく、プラズマ処理装置１の管理者等が携帯する携帯端末等であってもよい。また、コンピュータ２ａが液晶ディスプレイなどの表示部を搭載している場合、制御部２は、当該表示部に上記補正値を含む情報を表示させてもよい。

【0101】

次いで、制御部２は、プロセスが終了した否かを判断する（ステップＳ４０９）。プロセスの終了はレシピに基づき判断される。プロセスが終了していないと判断した場合（Ｓ４０９：ＮＯ）、制御部２は、処理をステップＳ４０４へ戻す。プロセスが終了したと判断した場合（Ｓ４０９：ＹＥＳ）、制御部２は、本フローチャートによる処理を終了する。

【0102】

（実施の形態５）
実施の形態５では、過補正防止機能について説明する。
なお、プラズマ処理装置１の構成や制御部２の構成は実施の形態１と同様であるため、その説明を省略する。

【0103】

実施の形態１において説明したように、制御部２は、平均ＬＦ＿Ｖｐｐが閾値を超えた場合やＦＲＤＣ＿Ｖを補正した場合、数１及び数２に基づいて、ＬＦ＿ｐｗ及びＨＦ＿ｐｗを補正する。しかしながら、補正量が大きいと、ソース電力やバイアス電力が低くなるので、所要のプロセス性能が発揮できない可能性がある。そこで、実施の形態５では、ＬＦ＿ｐｗ及びＨＦ＿ｐｗの補正に対し、過補正防止機能を設ける。

【0104】

図１１は、過補正防止処理の実行手順を示すフローチャートである。制御部２は、ＬＦ＿ｐｗ及びＨＦ＿ｐｗに対する補正量を算出した場合、以下の処理を実行する。

【0105】

制御部２は、ステップＳ５０１において、ＬＦ＿ｐｗに対する補正量の絶対値（｜Ｃｏｒ ＬＦ＿ｐｗ｜）が第１閾値以上であるか否かを判断する。第１閾値は、例えば、現在のＬＦ＿ｐｗの５％の値（ＬＦ＿ｐｗ×０．０５）に設定される。なお、第１閾値は、ＬＦ＿ｐｗの５％の値に限らず、適宜設定してもよい。

【0106】

制御部２は、ステップＳ５０２において、ＨＦ＿ｐｗに対する補正量の絶対値（｜Ｃｏｒ ＨＦ＿ｐｗ｜）が第２閾値以上であるか否かを判断する。第２閾値は、例えば、現在のＨＦ＿ｐｗの５％の値（ＨＦ＿ｐｗ×０．０５）に設定される。なお、第２閾値は、ＨＦ＿ｐｗの５％の値に限らず、適宜設定してもよい。

【0107】

ステップＳ５０１において、｜Ｃｏｒ ＬＦ＿ｐｗ｜が第１閾値以上であると判断した場合、又はステップＳ５０２において、｜Ｃｏｒ ＨＦ＿ｐｗ｜が第２閾値以上であると判断した場合、制御部２は、ＬＦ＿ｐｗ及びＨＦ＿ｐｗの補正を停止する（ステップＳ５０３）。この場合、ＬＦ＿ｐｗ及びＨＦ＿ｐｗが変更されずに、プロセスが継続される。

【0108】

一方、ステップＳ５０１において、｜Ｃｏｒ ＬＦ＿ｐｗ｜が第１閾値未満であると判断した場合、かつ、ステップＳ５０２において、｜Ｃｏｒ ＨＦ＿ｐｗ｜が第２閾値未満であると判断した場合、制御部２は、補正を停止させずに本フローチャートによる処理を終了する。この場合、ＬＦ＿ｐｗ及びＨＦ＿ｐｗは補正され、プロセスが継続される。

【0109】

以上のように、実施の形態５では、ＬＦ＿ｐｗ及びＨＦ＿ｐｗの補正に対し、過補正防止機能を設けることによって、ソース電力やバイアス電力の値が想定範囲よりも低くなることを防止することができる。

【0110】

（実施の形態６）
実施の形態６では、補正係数α，β，γの校正手順について説明する。
なお、プラズマ処理装置１の構成や制御部２の構成は実施の形態１と同様であるため、その説明を省略する。

【0111】

プラズマ処理装置では、一般的に、定期的に処理室内を大気に開放して、エッジリングを含むコンポーネントの交換や、処理室内の付着物の除去といった、所謂ウェットクリーニングが行われている。しかしながら、ウェットクリーニングを行った直後の処理室内の雰囲気は、量産安定時の雰囲気とは異なるため、結果として、ウェットクリーニング前後でプラズマ処理性能を変化させていた。

【0112】

このような問題点を解決するために、量産時のプラズマ処理を模擬したプラズマ処理（以下、シーズニング処理と称する）を行い、処理室内の状態を量産安定時に近づけていた。シーズニング処理では、製品用の被処理体とは異なるダミーの被処理体を用いてプラズマ処理することで、量産時のプラズマ処理を模擬することが多い。

【0113】

実施の形態６では、このシーズニング処理の手順を記述するシーズニングレシピに、補正係数α，β，γの校正用のステップを埋め込むことにより、シーズニング処理毎に補正係数を校正する。補正係数校正用のステップが埋め込まれたシーズニングレシピを含む各種レシピは、例えば、制御部２内の記憶部２ａ２に予め記憶されているものとする。

【0114】

図１２は、補正係数の校正手順を説明するフローチャートである。制御部２は、シーズニング処理の要否を判断する（ステップＳ６０１）。エッジリング１１２ａを含むプラズマ処理装置１のコンポーネントを交換したり、処理室内の付着物を除去したりするために、プラズマ処理チャンバ１０が大気に開放された場合、制御部２は、シーズニング処理を必要と判断する。シーズニング処理を不要と判断した場合（Ｓ６０１：ＮＯ）、制御部２は、本フローチャートによる処理を終了する。

【0115】

シーズニング処理を要と判断した場合（Ｓ６０１：ＹＥＳ）、制御部２は、記憶部２ａ２から補正係数校正用のステップが埋め込まれたシーズニングレシピを読み込み（ステップＳ６０２）、読み込んだシーズニングレシピに従ってシーズニング処理を実行する（ステップＳ６０３）。

【0116】

制御部２は、シーズニング処理を実行する過程で、補正係数校正用のステップに従い、補正係数α，β，γを校正する。制御部２は、例えば、補正係数校正用のステップにおいて計測されるＬＦ＿ｐｗ、ＬＦ＿Ｖｐｐ、ＨＦ＿ｐｗ、ＨＦ＿Ｖｐｐの値を解析することによって、補正係数α，β，γを校正することができる。

【0117】

補正係数校正用のステップが埋め込まれたシーズニングレシピを実行することにより、校正後の補正係数α，β，γが得られるので、制御部２は、得られた補正係数α，β，γを記憶部２ａ２に記憶させる（ステップＳ６０４）。

【0118】

なお、ステップ数が異なる複数種のシーズニングレシピが用意されている場合、シーズニングレシピ毎に、補正係数を校正する際の初期値や校正方法を異ならせてもよい。

【0119】

以上のように、実施の形態６では、シーズニング処理を実行する都度、補正係数が校正されるので、プラズマ処理装置１の機差に関わらず、適切な補正係数を用いて、ソース電力やバイアス電力を補正することができる。

【0120】

実施の形態６では、シーズニングレシピに補正係数α，β，γの校正用のステップを埋め込むことにより補正係数を校正する構成としたが、シーズニングレシピに埋め込まずに、単独で係数補正用のレシピを実施してもよい。

【0121】

今回開示された実施形態は、全ての点において例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【0122】

実施形態では、容量結合型のプラズマ処理装置１への適用例について説明したが、容量結合型に限らず、Inductively Coupled Plasma (ICP)、Radial Line Slot Antenna (RLSA)、Electron Cyclotron Resonance Plasma (ECR)、Helicon Wave Plasma (HWP)のどのタイプのプラズマ処理装置にも適用可能である。

【0123】

実施形態では、処理対象の基板の一例としてウェハＷを挙げて説明したが、処理対象の基板はウェハＷに限らず、ＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）に用いられる各種基板、プリント基板等であってもよい。

【符号の説明】

【0124】

１ プラズマ処理装置
２ 制御部
２ａ コンピュータ
２ａ１ 処理部
２ａ２ 記憶部
２ａ３ 通信インターフェース
１０ プラズマ処理チャンバ
１１ 基板支持部
２０ ガス供給部
３０ 電源
３１ ＲＦ電源
３１ａ 第１のＲＦ生成部
３１ｂ 第２のＲＦ生成部
３２ ＤＣ電源
３２ａ 第１のＤＣ生成部
３２ｂ 第２のＤＣ生成部
３３ 可変直流電源
１１２ リングアセンブリ
１１２ａ エッジリング
１１２ｂ カバーリング

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】