特許 7667599 定電圧回路及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-15

(45)【発行日】2025-04-23

(54)【発明の名称】定電圧回路及び電子機器

(51)【国際特許分類】

   G05F 1/56 20060101AFI20250416BHJP

【ＦＩ】

G05F1/56 310L

【請求項の数】 6

(21)【出願番号】P 2023563542

(86)(22)【出願日】2022-10-07

(86)【国際出願番号】 JP2022037552

(87)【国際公開番号】W WO2023095462

(87)【国際公開日】2023-06-01

【審査請求日】2024-04-15

(31)【優先権主張番号】P 2021193038

(32)【優先日】2021-11-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】504176911

【氏名又は名称】国立大学法人大阪大学

(74)【代理人】

【識別番号】110000970

【氏名又は名称】弁理士法人 楓国際特許事務所

(72)【発明者】

【氏名】三井 健司

(72)【発明者】

【氏名】兼本 大輔

【審査官】武内 大志

(56)【参考文献】

【文献】米国特許出願公開第２０１３／０２８５６３１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０１２０８７９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０１２５１２６（ＵＳ，Ａ１）

【文献】特表２０１９－５０７４２７（ＪＰ，Ａ）

【文献】特開２０１１－１３７３９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

制御素子を介して出力端側に出力された出力電圧と所定の基準電圧との誤差を差動増幅器で増幅して前記制御素子に帰還する直流帰還回路と、
前記出力電圧に重畳した交流成分を帯域選択をかけた上で増幅して前記制御素子に帰還させる交流帰還回路とを備え、
前記交流帰還回路は、
前記制御素子の入力端または出力端のいずれかに一方端が接続されたキャパシタ、及び前記キャパシタの他方端にソースが接続されたゲート接地の第１のトランジスタを含む電圧検出回路と、
前記電圧検出回路の出力信号を増幅して前記制御素子に出力する増幅回路とを備え、
前記電圧検出回路は、前記第１のトランジスタに直列接続された第２のトランジスタを備え、前記第１のトランジスタのドレインを前記第２のトランジスタのゲートに接続すると共に前記増幅回路に接続し、
前記増幅回路は、ソース接地のトランジスタ回路を含む定電圧回路。

【請求項2】

前記電圧検出回路は、前記第１のトランジスタのドレインと前記第２のトランジスタのゲートとの間に、ソースフォロア回路を備えた請求項１に記載の定電圧回路。

【請求項3】

前記増幅回路は、電流源となるカレントミラー回路を含む請求項１に記載の定電圧回路。

【請求項4】

前記増幅回路は、前記ソース接地のトランジスタ回路が複数段だけカスコード接続された回路を含む請求項１に記載の定電圧回路。

【請求項5】

加算回路を備え、
前記交流帰還回路は、容量値の異なる前記キャパシタを有する第１、第２の交流帰還回路が並列に設けられたもので、
前記加算回路は、前記第１、第２の交流帰還回路の出力信号を重畳して前記制御素子に出力する請求項１に記載の定電圧回路。

【請求項6】

請求項１～５のいずれかに記載の定電圧回路を備えた電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば低ドロップアウト電圧レギュレータLDO（Low Drop Out）を適用した定電圧回路及び電子機器に関する。

【背景技術】

【0002】

近年、バッテリー駆動のアプリケーション（デバイス）の普及に伴って定電圧回路に用いられるLDOの長時間動作の要請が高まり、低消費回路の開発が検討されている。また、デバイスを構成するアナログ回路中にはノイズに敏感な回路部もあり、スイッチングコンバータ等の電源部で発生したノイズの影響を受け易いことから、ノイズ除去性能を有するLDOの需要も高まっている。

【0003】

ところで、差動増幅器を使用したLDOでは、消費電流を低減させると、動作周波数が低域に移行してDC-DCコンバータ及びスイッチングレギュレータ等から発生するリップル（ACノイズ）の検出性能が低下して、電源電圧変動除去比（PSRR：Power Supply Rejection Ratio）特性を充分に発揮させることが難しくなることが知られている。

【0004】

従来、PSRRを効果的に機能させるために、直流電圧（DC）に対する帰還回路と交流電圧（AC）に対する帰還回路とを設け、両方の帰還回路からの帰還増幅信号を重畳して電源制御素子に帰還させることで、ACノイズも含めてPSRR特性の維持を図るようにした回路が提案されている（例えば特許文献１、非特許文献１）。図５は、特許文献１に記載の定電圧回路を示し、制御トランジスタMpの出力端に接続された直列の帰還抵抗R1,R2と、R1,R2の中点とトランジスタM5との間に設けられる、トランジスタM1B,M11,M12,M3,M4で構成された差動増幅器とを備えたDC帰還回路と、制御トランジスタMpの出力端とトランジスタM5との間に設けられる、トランジスタM2B,M21,M22,M3,M4で構成される差動増幅器と、制御トランジスタMpの出力端と差動増幅器との間に接続されるハイパスフィルタHPF（C_F，R_F）とを備えたAC帰還回路とが並列に接続されたものである。特許文献１に記載の回路では、出力電圧VoにACノイズが重畳したときには、ハイパスフィルタHPFを介してトランジスタM21、M22を動作させることで、トランジスタ（M11、M12とM21、M22と）の合成出力抵抗が約半分以下とされ、トランジスタM2B分、消費電流が増えてPSRRが広帯域化される。すなわち、DC側の差動増幅器で得られた帰還電圧にAC側の差動増幅器で増幅された帰還電圧を重畳することでPSRRの働きを高帯域に向上させている。

【0005】

図６は、非特許文献１に記載の定電圧回路を示し、制御トランジスタMpの出力端に接続された直列の帰還抵抗R11,R12と、その中点が非反転入力端子に接続され、反転入力端子に基準電圧Vrefが印加された差動増幅器（Error Amplifier）とを備えたDC帰還回路と、制御トランジスタMpの入力端に接続されたハイパスフィルタHPF（C_ff1，R_ff1）を備えると共に、その出力側に接続されたオペアンプを備えた差動増幅器H_ff(s)（Feedforward Amplifier）からなるAC帰還回路と、DC帰還回路とAC帰還回路との出力側に設けられ、両帰還信号を合成して制御トランジスタMpのゲートに導く合成回路（Summing Amplifier）とを備えたものである。非特許文献１に記載の回路では、DC側の差動増幅器で増幅された信号にAC側の増幅器H_ff(s)で増幅された信号を重畳して、負荷電流を増加させることでPSRRの働きを高帯域に向上させている。

【先行技術文献】

【特許文献】

【0006】

【文献】特許第４２３６５８６号公報

【非特許文献】

【0007】

【文献】M. El-Nozahi, A. Amer, J. Torres, K. Entesari and E. Sanchez-Sinencio, “High PSR Low Drop-Out Regulator With Feed-Forward Ripple Cancellation Technique,” IEEE J. Solid-State Circuits, vol.: 45, Issue: 3, pp. 565 - 577, March 2010.

【発明の概要】

【発明が解決しようとする課題】

【0008】

ところで、LDOに用いられるトランジスタは、出力抵抗をroとするとき、ro＝1/λI_D（但し、I_D：ドレイン電流、λ：係数）で表され、出力抵抗roとドレイン電流I_Dとが反比例の関係にあることが知られている（R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, Second Edition :Wiley-IEEE Press, 2004/11/1, pp271-,280、参照）。そして、差動増幅器を用いたLDOでは、動作の長時間化（低消費化）の目的で消費電流を低減しようとすると、出力抵抗roが大きくなることで、PSRR特性を充分に発揮させることが難しくなることから、動作の長時間化（低消費化）とPSRR性能とはトレードオフの関係にあることが分かる。

【0009】

特許文献１及び非特許文献１に記載の回路では、PSRRを高域周波数を含む広帯域に向上させるためには、差動増幅器の出力インピーダンスを下げる必要があるが、差動増幅器の出力インピーダンスは前記したように消費電流に反比例する関係にあるため、前記トレードオフとして課題が残っている。

【0010】

本発明は、上記に鑑みてなされたもので、LDOの低消費性能を維持しつつ、PSRRを高周波域を含む広帯域に向上させる定電圧回路及び電子機器を提供するものである。

【課題を解決するための手段】

【0011】

本発明に係る定電圧回路は、制御素子を介して出力端側に出力された出力電圧と所定の基準電圧との誤差を差動増幅器で増幅して前記制御素子に帰還する直流帰還回路と、前記出力電圧に重畳した交流成分を帯域選択をかけた上で増幅して前記制御素子に帰還させる交流帰還回路とを備える。前記交流帰還回路は、前記制御素子の入力端または出力端のいずれかに一方端が接続されたキャパシタ、及び前記キャパシタの他方端にソースが接続されたゲート接地の第１のトランジスタを含む電圧検出回路と、前記電圧検出回路の出力信号を増幅して前記制御素子に出力する増幅回路とを備える。前記電圧検出回路は、前記第１のトランジスタに直列接続された第２のトランジスタを備え、前記第１のトランジスタのドレインを前記第２のトランジスタのゲートに接続すると共に前記増幅回路に接続し、前記増幅回路は、ソース接地のトランジスタ回路を含むものである。

【0012】

本発明によれば、出力電圧が所定の基準電圧から外れる（誤差が生じる）と、誤差に応じた帰還信号が生成されて制御素子に導かれることで、誤差が解消される。一方、出力電圧に交流リップルである交流成分が生じると、交流成分がキャパシタを通過して、ゲート接地の第１のトランジスタを含む電圧検出回路で検出され、増幅されて出力される。このように、インピーダンスの低いソースのノードにカップリング用のコンデンサを結合し、かつ、前記第１のトランジスタのドレインを、直列接続された第２のトランジスタのゲートに接続してキャパシタに対する出力抵抗を低減させることで、差動増幅器を用いることなく、出力電圧中の交流成分が高帯域で増幅されて検出される。この結果、高帯域で増幅された電圧検出回路からの出力信号は、増幅回路のソース接地のトランジスタ回路で高い電圧利得が得られるので、さらに増幅されて制御素子に帰還され、出力電圧に重畳した交流成分が解消される。従って、低消費性能を維持しつつ、PSRRを広帯域に向上させる定電圧回路が提供できる。

【0013】

また、本発明は、定電圧回路を備えた電子機器とすることが好ましく、これによれば、定電圧回路を一体で備えた電子機器が提供できる。

【発明の効果】

【0014】

本発明によれば、LDOの低消費性能を維持しつつ、PSRRを広帯域に向上させることができる。

【図面の簡単な説明】

【0015】

【図1】本発明に係る定電圧回路の第１の実施形態を示す回路図である。

【図2】定電圧回路のシミュレーションによるPSRRの周波数特性を示す図で、図中、(1)は図１に示す回路を適用した実施例であり、(2)は図１に示す回路からAC帰還回路を除いた状態で適用した比較例である。

【図3】電圧検出回路の他の実施形態を示す回路図である。

【図4】他の実施形態を示す回路図で、（Ａ）はトランジスタMN11を増幅回路にカスコードとして追加した例、（Ｂ）はキャパシタの大きさが異なる複数の系を並列に接続した例である。

【図5】特許文献１に記載された従来の定電圧回路である。

【図6】非特許文献１に記載された従来の定電圧回路である。

【発明を実施するための形態】

【0016】

図１は、本発明に係る定電圧回路の第１の実施形態を示す回路図である。定電圧回路１は、本実施形態ではLDOで構成され、電源Vddラインと出力端Poとの間に接続された制御素子であるトランジスタMpassを備えた制御回路２と、DC帰還回路３と、AC帰還回路４とを備える。AC帰還回路４は、細い破線の枠で示す電圧検出回路４１と、その出力側（次段）の増幅回路４２とを備える。

【0017】

制御回路２のトランジスタMpassは、電源VddラインにソースSが、出力端PoにドレインDが接続されている。トランジスタMpassは、制御素子として機能するもので、ゲートGに入力される、後述する帰還電圧のレベルに応じてソースSからドレインDに流れる負荷電流Iloadを制御することで、出力電圧Voutを所定の定電圧に維持するように制御する。これにより、出力電圧Voutが所定の定電圧から外れて誤差を生じても、誤差に応じた帰還信号が生成されて出力電圧Voutが所定の定電圧に戻される。トランジスタMpassの出力端PoにはバイパスキャパシタCout（電気的直列抵抗Re含む）を有し、接地（コモン）との間に所要の負荷（デバイス）が接続されると、電源Vddから定電圧での負荷電流Iloadが供給される。

【0018】

なお、負荷（デバイス）は、主にウェアラブルデバイスであり、スマートフォン、カメラ、ビデオデッキ付きビデオカメラ、ラップトップPC、またCMOSイメージセンサ、RFモジュール、発振器（VCO、PLL）、ADCやDAC、更にはワイヤレスイヤホン、スマートグラス、無線脳波計器、IoTエッジデバイス、ネットワークカメラなど、その他の各種デバイスが想定される。また、定電圧回路１は、バッテリーに直接、あるいはスイッチングコンバータを介してアプリケーションとの間に接続してもよい。具体的には、電源Vddは、バッテリー電源でもよいし、スイッチングコンバータの出力電源でもよい。さらに、定電圧回路１は、電源とデバイスとの間に着脱可能な構造の他、デバイス側と一体構造であってもよい。

【0019】

DC帰還回路３は、出力端Poと接地（コモン）との間に直列接続された帰還抵抗R1、R2と、非反転入力端子が帰還抵抗R1、R2の中点に接続され、反転入力端子に所定の基準電圧Vrefが印加され、出力端がトランジスタMpassのゲートGに接続された演算増幅器、例えば差動増幅器OPとを備える。差動増幅器OPの詳細は、図１の右上余白部に引出線で示される破線枠内に記載されている。差動増幅器OPは、公知の回路構成が採用可能であり、ここではトランジスタMP4，MP5、MN5，MN6及び定電流源Ib1で構成されている。トランジスタMN5のゲートに帰還抵抗R1、R2の中点が接続され、トランジスタMN6のゲートに基準電圧Vrefが接続されている。そして、帰還抵抗R1、R2の中点の分圧電圧が基準電圧Vrefに一致すると、トランジスタMpassを流れる負荷電流が変化せず、出力電圧Voutが所定の定電圧で安定するように、差動増幅器OPが設計されている。上記において、MPはP型のMOSFETを、MNはN型のMOSFETを示し、以降も同様とする。

【0020】

AC帰還回路４の電圧検出回路４１は、出力端Poの出力電圧Voutに重畳的に生じるACリップルノイズを検出し、増幅するものである。電圧検出回路４１は、電源Vddと接地との間に、バイアス電圧Vbiaspに応じた定電流源として作用するトランジスタMP1、バイアス電圧Vbiasn1に応じた電流源のトランジスタMN1、及びトランジスタMN2が直列に接続されている。

【0021】

トランジスタMP1は、ソースSが電源Vddに接続され、ドレインDがトランジスタMN1のドレインDに接続されている。トランジスタMN1は、ソースSがトランジスタMN2のドレインDに接続されている。キャパシタCcapは、トランジスタMpassの出力端PoとトランジスタMN1のソースSとの間に介設されている。キャパシタCcapをトランジスタMN1のソースSに接続することで、トランジスタMN1のソースSのノードとトランジスタMN2のドレインDのノードの各出力抵抗が並列に接続される構成となり、その並列合成した出力抵抗値とキャパシタCcapの容量値とで決まるハイパスのフィルタ周波数と、電圧検知回路４１の出力抵抗と増幅回路４２の入力容量とによって決まるローパスのフィルタ周波数とで決定するバンドパスフィルタ周波数（帯域選択）に応じた交流成分が検出可能となる。すなわち、トランジスタMP1の定電流源の電流値に応じたトランジスタMN2のMOS特性に応じて高域の周波数成分を通過させるHPFが構成できる。さらに、トランジスタMN1のドレインDは、トランジスタMN2のゲートGに接続、すなわちトランジスタMN1のドレイン電圧をトランジスタMN2のゲートGに帰還させている。これによって、トランジスタMN2のドレインDの出力抵抗を低下させることができる。従って、キャパシタCcapの出力側の並列合成抵抗値は、より小さくなる。なお、電圧検出回路４１の出力インピーダンスについては後述する。

【0022】

そして、トランジスタMP1のドレインDが電圧検出回路４１の出力端として機能し、増幅回路４２のトランジスタMN3のゲートGに接続されている。電圧検出回路４１の出力端からは、トランジスタMP1である定電流源からの電流とトランジスタMN1を流れる電流との差分の電流に応じた電圧が検出電圧として出力される。

【0023】

増幅回路４２は、トランジスタMN3、MN4がソース接地増幅回路を構成し、トランジスタMP2、MP3がカレントミラー回路を構成したもので、これにより出力インピーダンスが高く、高い電圧利得が得られる。

【0024】

トランジスタMN3は、ゲートGに入力される検出電圧を電流変換し、トランジスタMP2に流す。トランジスタMP2は、トランジスタMP3とゲート電圧を共通にすることで、トランジスタMP2を流れる電流をトランジスタMP3にコピーし、その電流を、ゲート電圧Vbiasn2に固定されたトランジスタMN4の出力抵抗に足し込むことで、トランジスタMN4のドレインDの電圧として増幅している。そして、増幅された電圧信号がトランジスタMpassのゲートGに入力される。

【0025】

この結果、トランジスタMpassのゲートGには、DC帰還回路３及びAC帰還回路４から帰還した両電流に応じた電圧が重畳されて入力され、トランジスタMpassは、この入力電圧に対応した負荷電流を流して出力電圧Voutが所定の定電圧となると共に、ACリップルが抑制される。なお、上記のように、AC帰還回路４では基準電圧Vrefを利用しない構成としたので、基準電圧Vrefに変動が生じてAC帰還動作の精度などに影響が生じることのないようにしている。

【0026】

ここで、電圧検出回路４１の出力インピーダンスについて検討する。電圧検出回路４１の出力インピーダンスは、トランジスタのトランスコンダクタンスgmを用いて近似すると、約1/gmのように計算され、かつ、1/√Idに比例することが知られている（R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, Second Edition :Wiley-IEEE Press, 2004/11/1, pp271-,280、参照）。そして、出力インピーダンス1/gmと、図５、図６に示す回路における差動増幅器の出力抵抗roとを対比すると、MOSFETに20μAを流した際に、1/gm＝6.7kΩとなり、一方、ro＝5MΩ程度となることが知られている（R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, Second Edition :Wiley-IEEE Press, 2004/11/1,pp283,289、参照）。上記によれば、前記1/gmは、前記roに対して約１０００倍程度小さく、また、信号増幅率は、図５、図６の差動増幅器と同程度の特性（例えば40dB）を有し、加えてドレイン電流が低下した際の出力インピーダンスの増加は、1/√Id（すなわち平方根）で効いてくるため一般的な差動増幅器程には高くならないことから、従来のようなトレードオフの問題は生じなく、低消費の下でPSRRに対して優れた高周波特性を発揮できる。

【0027】

また、電圧検出回路４１は、キャパシタCcapをインピーダンスの低い、トランジスタMN1のソースSに結合することで、Voutに重畳するAC信号を高帯域で増幅することを可能としている。トランジスタMN1のソースSに入力されたAC信号は、ゲート接地のトランジスタMN1で増幅され、トランジスタMN2との結線により実現された低出力抵抗を受けて次段（トランジスタMN3）に出力される。

【0028】

次いで、定電圧回路１の動作を説明する。今、出力端Poの出力電圧Voutに重畳しているリップル成分に変動が発生したとすると、この変動は、キャパシタCcapを介して同相の変動分の電圧として検出され、検出電圧はトランジスタMN1で増幅される。増幅された信号は、PSRR性能を受けて高周波域の成分まで抽出され得る。抽出された信号は、次段のトランジスタMN3に出力される。次いで、ソース接地増幅回路及びカレントミラー回路を備えた増幅回路４２で増幅されて、トランジスタMP3のドレインDから出力される。出力された変動電圧信号は、トランジスタMpassのゲートGに入力されてトランジスタMpassを駆動させる。トランジスタMpassは、出力Voutに変動分が作用することで出力電圧VoutのAC成分が相殺されてリップルが抑制される。なお、DC成分の変動に関しては、DC帰還回路３を経て出力Voutを所定の定電圧に維持する。

【0029】

図２は、定電圧回路のシミュレーションによるPSRRの周波数特性を示す図で、図中、(1)は図１に示す回路を適用した実施例であり、(2)は図１に示す回路からAC帰還回路を除いた状態で適用した比較例である。それぞれ軽負荷動作時での同一レベルの変動信号に対してのシミュレーション結果である。実施例では、DC帰還回路３の差動増幅器のテール電流Ib1を50nAとし、合計消費電流を720nAとした。一方、比較例では、DC帰還回路３の差動増幅器のテール電流Ib1を250nAとし、それによって合計消費電流710nAとして、実施例とほぼ等しくなるように合わせた。

【0030】

PSRRは、比較例では、前段のスイッチングコンバータによって発生するリップル電圧は作動増幅器のカットオフ周波数に沿って低下しており、一方、実施例では、100Hzから高帯域の4KHz辺りまでの広範囲で約40dBと安定していることが分かった。従って、この帯域範囲では、実施例の方がPSRR性能を安定的に発揮できることが分かった。なお、10KHz以上の周波数域におけるPSRRは、図１のCoutとReが支配的なパラメータとなって決定する特性であり、実施例と比較例との差は小さくなっていた。一方、1KHz以下の周波数域では実施例の方が比較例に比してPSRRが低いが、軽負荷時における前段のスイッチングコンバータのスイッチング周波数は一般的に1KHzを下回ることはなく問題とはならない。このように、実施例は比較例に比して、数百Hz～10KHzという高帯域を含む広帯域でPSRRの安定乃至改善効果が確認できた。

【0031】

次に、図３は、図１に示す電圧検出回路４１の他の実施形態を示す電圧検出回路４１’である。図１では、トランジスタMN1のドレインDのドレイン電圧をトランジスタMN2のゲートGに帰還させていたが、電圧検出回路４１’では、ドレイン電圧の一部を帰還させる構成としたものである。電圧検出回路４１’は、電圧検出回路４１と比べて、直列に接続されたトランジスタMN7、MN8が付設されたものである。トランジスタMN７は、ゲート・ソース間電圧に固定のバイアスを印加して定電流源として用いる。また、トランジスタMN8は、ゲート・ソースを介して、トランジスタMN1のドレインDとトランジスタMN2のゲートGとを接続している。トランジスタMN8は、ソースフォロアとして作用し、電位を（ゲート・ソース間の）Vth分低下させてトランジスタMN2のゲートGに出力する。ところで、各トランジスタは、飽和領域で使用することで所期の動作を実現する一方、トランジスタMN１のゲートGの電圧の入力範囲は、電源Vddで律速される。その場合、回路全体のトランジスタを耐圧の高いものとすることが必要になるが、図３では、LDO部分を含む回路が動作する電源Vddを高めることが可能となる。また、図１の回路では、回路内のバイアス設計が難しくなるが、図３の回路では、より高い電源Vddが使用可能となることで回路設計がしやすくなる。このように、耐圧の高い回路部品を使用して電源Vddが高くなっても、図１と同一の動作をより高い自由度で設計可能となる。

【0032】

図４は、他の実施形態を示す回路図で、（Ａ）はトランジスタMN11を増幅回路４２’にカスコードとして追加した例、（Ｂ）はキャパシタの大きさが異なる複数の系を並列に接続した例である。

【0033】

（Ａ）に示す他の実施形態は、トランジスタMN4と直列にトランジスタMN11をカスコード接続して追加したものである。これにより、増幅回路としての出力抵抗を上げてゲインを相乗的に向上させることができる。図１の回路に対して図３（Ａ）の回路では、ゲインが概ね数百倍向上すると考えられる。

【0034】

（Ｂ）に示す、さらに他の実施形態は、キャパシタの容量が異なる複数のAC帰還回路４―１，４―２，…４―N（N：２以上）を並列に接続し、各AC帰還回路４―１，４―２，…４―Nの出力を加算回路５で重畳してトランジスタMpassのゲートGに出力するようにしたものである。キャパシタCcap1,Ccap2,…CcapNの各容量値は、それぞれのフィルタ周波数を設定する。AC帰還回路４―１，４―２，…４―Nを並列配置することで、PSRR特性を改善する周波数帯域を拡張することが可能となる。

【0035】

なお、前記実施形態における電圧検出回路４１は、図１の回路に限定されず、出力電圧Voutが入力されるキャパシタCcapの出力側のインピーダンスが低くなるように設計された他の種類の増幅回路であってもよい。また、AC帰還回路４の入力、すなわちキャパシタCcapは、制御素子として機能するトランジスタMpassの出力端（ドレインD）Poに接続する他、入力端（ソースS）に接続する態様であってもよい。さらに、増幅回路４２は、図１の回路に限定されず、カレントミラー回路を備えない、他の公知の電流源に接続されたソース接地増幅回路構成でもよい。

【0036】

また、本発明は、MOS型のトランジスタに限らず、他の種類のトランジスタでもよい。

【0037】

以上説明したように、本発明に係る定電圧回路は、制御素子を介して出力端側に出力された出力電圧と所定の基準電圧との誤差を差動増幅器で増幅して前記制御素子に帰還する直流帰還回路と、前記出力電圧に重畳した交流成分を帯域選択をかけた上で増幅して前記制御素子に帰還させる交流帰還回路とを備えることが好ましい。前記交流帰還回路は、前記制御素子の入力端または出力端のいずれかに一方端が接続されたキャパシタ、及び前記キャパシタの他方端にソースが接続されたゲート接地の第１のトランジスタを含む電圧検出回路と、前記電圧検出回路の出力信号を増幅して前記制御素子に出力する増幅回路とを備える。前記電圧検出回路は、前記第１のトランジスタに直列接続された第２のトランジスタを備え、前記第１のトランジスタのドレインを前記第２のトランジスタのゲートに接続すると共に前記増幅回路に接続し、前記増幅回路は、ソース接地のトランジスタ回路を含むものである。

【0038】

本発明によれば、出力電圧が所定の基準電圧から外れる（誤差が生じる）と、誤差に応じた帰還信号が生成されて制御素子に導かれることで、誤差が解消される。一方、出力電圧に交流リップルである交流成分が生じると、交流成分がキャパシタを通過して、ゲート接地の第１のトランジスタを含む電圧検出回路で検出され、増幅されて出力される。このように、インピーダンスの低いソースのノードにカップリング用のコンデンサを結合し、かつ、前記第１のトランジスタのドレインを、直列接続された第２のトランジスタのゲートに接続してキャパシタに対する出力抵抗を低減させることで、差動増幅器を用いることなく出力電圧中の交流成分が高帯域で増幅されて検出される。この結果、高帯域で増幅された電圧検出回路からの出力信号は、増幅回路のソース接地のトランジスタ回路で高い電圧利得が得られるので、さらに増幅されて制御素子に帰還され、出力電圧に重畳した交流成分が解消される。従って、低消費性能を維持しつつ、PSRRを広帯域に向上させる定電圧回路が提供できる。

【0039】

また、前記電圧検出回路は、前記第１のトランジスタのドレインと前記第２のトランジスタのゲートとの間に、ソースフォロア回路を備えた構成とすることが好ましい。この構成によれば、使用するトランジスタの耐圧を考慮しながら、より高圧の電源電圧が採用可能となる。

【0040】

また、前記増幅回路は、電流源となるカレントミラー回路を含むことが好ましい。この構成によれば、所望する電流源が確保できる。

【0041】

また、前記増幅回路は、前記ソース接地のトランジスタ回路が複数段だけカスコード接続された回路を含むように構成することが好ましい。この構成によれば、増幅回路としての出力抵抗を上げてゲインを相乗的に向上させることができる。

【0042】

また、本発明は、加算回路を備え、前記交流帰還回路は、容量値の異なる前記キャパシタを有する第１、第２の交流帰還回路が並列に設けられたもので、前記加算回路は、前記第１、第２の交流帰還回路の出力信号を重畳して前記制御素子に出力することが好ましい。この構成によれば、それぞれ容量値の異なるキャパシタ有する複数の交流帰還回路を並列配置することで、PSRR特性を改善する周波数帯域を拡張することが可能となる。

【0043】

また、本発明によれば、本発明の定電圧回路を一体で備えた電子機器が提供できるなど、定電圧回路の汎用性が高まる。

【符号の説明】

【0044】

１ 定電圧回路
２ 制御回路
Mpass トランジスタ（制御素子）
３ DC帰還回路（直流帰還回路）
OP 差動増幅器（演算増幅器）
４ AC帰還回路（交流帰還回路）
４１，４１’ 電圧検出回路
４２，４２’ 増幅回路
MN1 トランジスタ（第１のトランジスタ）
MN2 トランジスタ（第２のトランジスタ）
MP1～MP5,MP21,MN3～MN8,MN11,MN21 トランジスタ
Ccap,Ccap1,Ccap2,CcapN キャパシタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】