特表 2022-507935 代替プロトコルの選択

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-01-18

(54)【発明の名称】代替プロトコルの選択

(51)【国際特許分類】

   G06F 13/42 20060101AFI20220111BHJP

   G06F 13/38 20060101ALI20220111BHJP

【ＦＩ】

G06F13/42 310

G06F13/38 350

G06F13/38 320A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021529037

(86)(22)【出願日】2019-06-21

(85)【翻訳文提出日】2021-06-23

(86)【国際出願番号】 US2019038531

(87)【国際公開番号】W WO2020131160

(87)【国際公開日】2020-06-25

(31)【優先権主張番号】16/223,873

(32)【優先日】2018-12-18

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ

【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ゴードン キャルック

(72)【発明者】

【氏名】ジェラルド アール． タルボット

【テーマコード（参考）】

5B077

【Ｆターム（参考）】

5B077AA02

5B077NN02

(57)【要約】

デュアルプロトコル機能を有するリンクコントローラ、方法及びデータ処理プラットフォームが提供される。リンクコントローラは、通信リンクを介してデータレーンを提供する物理層回路と、第１のプロトコルに従って動作する第１のデータリンク層コントローラと、第２のプロトコルに従って動作する第２のデータリンク層コントローラと、を含む。マルチプレクサ／デマルチプレクサは、両方のデータリンク層コントローラを物理層回路に選択的に接続する。リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）は、物理層回路を選択的に制御して、データレーンを介して最初のトレーニングオーダードセットを送受信し、トレーニングオーダードセット内で、データレーンを介して代替プロトコルネゴシエーション情報を送受信する。代替プロトコルネゴシエーション情報を受信したことに応じて、ＬＴＳＳＭは、物理層回路を第２のデータリンク層コントローラに選択的に接続することをマルチプレクサ／デマルチプレクサに実行させる。
【選択図】図２

【特許請求の範囲】

【請求項1】

通信リンクに接続され、前記通信リンクを介してデータレーンを提供するように構成された物理層回路と、
第１のプロトコルに従って動作する第１のデータリンク層コントローラと、
第２のプロトコルに従って動作する第２のデータリンク層コントローラと、
前記第１のデータリンク層コントローラ、前記第２のデータリンク層コントローラ及び前記物理層回路に接続されたマルチプレクサ／デマルチプレクサと、
リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）と、
を備えるリンクコントローラであって、
前記ＬＴＳＳＭは、前記物理層回路を選択的に制御して、
前記データレーンを介してトレーニングオーダードセットを送受信することと、
前記トレーニングオーダードセット内で、前記データレーンを介して代替プロトコルネゴシエーション情報を送受信することと、
前記データレーンを介してデータレート情報及びリンク幅情報を送受信することと、
前記代替プロトコルネゴシエーション情報を受信したことに応じて、前記物理層回路を前記第２のデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに実行させることと、
を行うように構成されている、
リンクコントローラ。

【請求項2】

前記第１のプロトコルは、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）プロトコルであり、前記第２のプロトコルは、Ｇｅｎ－Ｚプロトコルである、
請求項１のリンクコントローラ。

【請求項3】

前記代替プロトコルネゴシエーション情報は、変更されたトレーニングオーダードセットに含まれる、
請求項２のリンクコントローラ。

【請求項4】

前記ＬＴＳＳＭは、前記物理層回路を選択的に制御して、
変更されていないトレーニングオーダードセットを受信したことに応じて、前記物理層回路を前記第１のデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに実行させる、
請求項３のリンクコントローラ。

【請求項5】

前記第２のデータリンク層コントローラに接続されたＧｅｎ－Ｚトランザクション層コントローラと、
前記第１のデータリンク層コントローラに接続されたＰＣＩｅトランザクション層コントローラと、をさらに備える、
請求項２のリンクコントローラ。

【請求項6】

前記ＬＴＳＳＭは、制御レジスタの状態に基づいて前記代替プロトコルネゴシエーション情報を送受信する、
請求項１のリンクコントローラ。

【請求項7】

周辺構成要素相互接続エクスプレス（ＰＣＩｅ）通信リンクに接続されるように構成されたリンクコントローラ回路を使用して、変更されたトレーニングオーダードセットを送受信することと、
前記変更されたトレーニングオーダードセット内で、データレーンを介して代替プロトコルネゴシエーション情報を送受信することと、
前記リンクコントローラ回路を使用して、データレート情報及びリンク幅情報を送受信することと、
前記代替プロトコルネゴシエーション情報を受信していないことに応じて、物理層回路を第１のプロトコルの第１のデータリンク層コントローラに接続することをマルチプレクサ／デマルチプレクサに選択的に実行させることと、
前記代替プロトコルネゴシエーション情報を受信したことに応じて、前記物理層回路を第２のプロトコルの第２のデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに選択的に実行させることと、
前記ＰＣＩｅ通信リンクを動作させることと、を含む、
方法。

【請求項8】

前記第１のプロトコルは、ＰＣＩｅプロトコルであり、前記第２のプロトコルは、Ｇｅｎ－Ｚプロトコルである、
請求項７の方法。

【請求項9】

前記物理層回路を前記第２のプロトコルの前記第２のデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに選択的に実行させた後に、前記通信リンクをＧｅｎ－Ｚプロトコルで動作させることをさらに含む、
請求項７の方法。

【請求項10】

前記代替プロトコルネゴシエーション情報を送受信することは、リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）の制御の下で前記物理層回路を介して実行される、
請求項７の方法。

【請求項11】

前記代替プロトコルネゴシエーション情報を送受信することは、制御レジスタの所定の状態に基づいて行われる、
請求項７の方法。

【請求項12】

中央処理装置と、
前記中央処理装置に接続されたデュアルプロトコルリンクコントローラと、
を備えるデータ処理プラットフォームであって、
前記デュアルプロトコルリンクコントローラは、
周辺構成要素相互接続エクスプレス（ＰＣＩｅ）通信リンクに接続された物理層回路と、
第１のプロトコルに従って動作するように構成された第１のデータリンク層コントローラと、
第２のプロトコルに従って動作するように構成された第２のデータリンク層コントローラと、
前記第１のデータリンク層コントローラ、前記第２のデータリンク層コントローラ及び前記物理層回路に接続されたマルチプレクサ／デマルチプレクサと、
リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）と、を備え、
前記ＬＴＳＳＭは、前記物理層回路を制御して、
（ａ）前記ＰＣＩｅ通信リンクを介してトレーニングオーダードセットを送受信し、（ｂ）前記トレーニングオーダードセット内で、前記ＰＣＩｅ通信リンクを介して代替プロトコルネゴシエーション情報を送受信し、（ｃ）前記代替プロトコルネゴシエーション情報を受信したことに応じて、前記物理層回路を前記第２のデータリンク層コントローラに接続することを前記マルチプレクサ／デマルチプレクサに実行させる、
ように構成されている、
データ処理プラットフォーム。

【請求項13】

前記第１のプロトコルは、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）プロトコルであり、前記第２のプロトコルは、Ｇｅｎ－Ｚプロトコルである、
請求項１２のデータ処理プラットフォーム。

【請求項14】

前記第２のデータリンク層コントローラに接続されたＧｅｎ－Ｚトランザクション層コントローラと、
前記第１のデータリンク層コントローラに接続されたＰＣＩｅトランザクション層コントローラと、をさらに備える、
請求項１３のデータ処理プラットフォーム。

【請求項15】

前記データ処理プラットフォームはメモリモジュールをさらに備え、
前記メモリモジュールは、
メモリと、
前記メモリに接続されたメディアコントローラと、
前記メディアコントローラ及び前記ＰＣＩｅ通信リンクに接続されたインターフェースコントローラと、を備え、
前記インターフェースコントローラは、第２のＬＴＳＳＭを含み、
前記第２のＬＴＳＳＭは、前記ＰＣＩｅ通信リンクを介してトレーニングオーダードセットを送受信し、前記トレーニングオーダードセット内で、前記ＰＣＩｅ通信リンクを介して代替プロトコルネゴシエーション情報を送受信するように動作可能である、
請求項１２のデータ処理プラットフォーム。

【請求項16】

前記第２のＬＴＳＳＭは、第２のデュアルプロトコルリンクコントローラの一部である、
請求項１５のデータ処理プラットフォーム。

【請求項17】

前記第２のＬＴＳＳＭは、第２のデュアルプロトコルリンクコントローラの一部である、
請求項１５のデータ処理プラットフォーム。

【請求項18】

前記第２のＬＴＳＳＭは、第２のデュアルプロトコルリンクコントローラの一部である、
請求項１５のデータ処理プラットフォーム。

【請求項19】

前記第２のＬＴＳＳＭは、前記Ｇｅｎ－Ｚプロトコルで動作する単一プロトコルリンクコントローラの一部である、
請求項１５のデータ処理プラットフォーム。

【請求項20】

前記中央処理装置と前記デュアルプロトコルリンクコントローラとの間に接続され、Ｇｅｎ－Ｚプロトコルメモリ要求を使用して前記メモリモジュールにアクセスするように動作可能なＧｅｎ－Ｚメモリコントローラをさらに備える、
請求項１５のデータ処理プラットフォーム。

【請求項21】

前記中央処理装置に接続され、ＰＣＩｅプロトコルを用いて前記中央処理装置と通信する周辺デバイスをさらに備える、
請求項１５のデータ処理プラットフォーム。

【請求項22】

前記ＬＴＳＳＭは、制御レジスタの所定の状態に基づいて前記代替プロトコルネゴシエーション情報を送受信する、
請求項１２のデータ処理プラットフォーム。

【発明の詳細な説明】

【背景技術】

【0001】

システム相互接続バス規格は、チップ上の様々な要素間の通信、又は、マルチチップモジュール、回路基板、サーバノード、場合によってはサーバラック全体若しくはネットワークシステムと異なる要素間の通信を提供する。例えば、一般的な周辺構成要素相互接続エクスプレス（ＰＣＩｅ又はＰＣＩ Ｅｘｐｒｅｓｓ）は、マザーボード上の要素間の相互接続を提供し、拡張カードに接続する高速シリアル拡張バスである。マルチプロセッサシステム、特に異なるチップ上の複数のプロセッサが相互接続してメモリを共有するシステムには、改善されたシステム相互接続規格が必要である。

【0002】

マルチプロセッサコンピューティングリソースと関連メモリの相互接続には、いくつかの課題がある。一般に、相互接続されたプロセッサ及びアクセラレータの数が増えると、メモリ容量の要件が増加する。さらに、新たな相互接続規格は、ＰＣＩｅ等の古い規格と互換性がない場合があり、よって、古い規格を採用する様々なシステム構成要素及び拡張デバイスが時代遅れとなり得る。

【図面の簡単な説明】

【0003】

【図1】従来技術による、ＰＣＩｅメモリモジュールを備えたデータ処理プラットフォームのブロック図である。

【図2】いくつかの実施形態による、データ処理プラットフォームのブロック図である。

【図3】いくつかの実施形態による、別のデータ処理プラットフォームのブロック図である。

【図4】従来技術のリンクトレーニングステータスステートマシン（ＬＴＳＳＭ）の動作の状態図のフロー図である。

【図5】いくつかの実施形態による、拡張ＬＴＳＳＭを使用して代替プロトコルを選択するための例示的なプロセスのフロー図である。

【図6】いくつかの実施形態による、変更されていないトレーニングオーダードセット（ordered training set）のシンボルシーケンス図である。

【図7】いくつかの実施形態による、変更されたトレーニングオーダードセットのシンボルシーケンス図である。

【発明を実施するための形態】

【0004】

以下の説明では、異なる図面において同じ符号を使用した場合には、類似又は同一の要素を示す。特に明記しない限り、「接続される／結合される（coupled）」という用語及びこれに関連する動詞の形態は、本技術分野で周知の手段による直接的接続及び間接的電気接続の両方を含み、特に明記しない限り、直接的接続の如何なる説明も、間接的電気接続の適切な形態を同様に使用する代替的な実施形態を意味する。

【0005】

リンクコントローラは、物理層回路と、第１のデータリンク層コントローラと、第２のデータリンク層コントローラと、マルチプレクサ／デマルチプレクサと、リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）と、を含む。リンクコントローラは、通信リンクに接続されており、通信リンクを介してデータレーンを提供する。第１のデータリンク層コントローラは、第１のプロトコルに従って動作し、第２のデータリンク層コントローラは、第２のプロトコルに従って動作する。マルチプレクサ／デマルチプレクサは、第１のデータリンク層コントローラ、第２のデータリンク層コントローラ及び物理層回路に接続されている。ＬＴＳＳＭは、物理層回路を選択的に制御して、データレーンを介して最初のトレーニングオーダードセット（training ordered sets）を送受信し、トレーニングオーダードセット内でデータレーンを介して代替プロトコルネゴシエーション情報を送受信する。また、ＬＴＳＳＭは、物理層回路を制御して、データレーンを介してデータレート情報及びリンク幅情報を送受信する。ＬＴＳＳＭは、代替プロトコルネゴシエーション情報を受信したことに応じて、物理層回路を第２のデータリンク層コントローラに選択的に接続することをマルチプレクサ／デマルチプレクサに実行させる。

【0006】

方法は、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）通信リンクのビットロック及びシンボルロックを確立するために、ＰＣＩｅ通信リンクに接続されたリンクコントローラ回路を使用して最初のトレーニングオーダードセットを送受信することを含む。変更されたトレーニングオーダードセットは、ＰＣＩｅ通信リンクに接続されたリンクコントローラ回路を使用して送受信される。変更されたトレーニングオーダードセット内では、代替プロトコルネゴシエーション情報がデータレーンを介して送受信される。データレート情報及びリンク幅情報もリンクコントローラ回路を使用して送信される。方法は、代替プロトコルネゴシエーション情報を受信していないことに応じて、物理層回路を第１のプロトコルの第１のデータリンク層コントローラに選択的に接続することをマルチプレクサ／デマルチプレクサに実行させる。方法は、代替プロトコルネゴシエーション情報を受信したことに応じて、方法は、物理層回路を第２のプロトコルの第２のデータリンク層コントローラに選択的に接続することをマルチプレクサ／デマルチプレクサに実行させる。その後、ＰＣＩｅ通信リンクが動作する。

【0007】

データ処理プラットフォームは、中央処理装置と、中央処理装置に接続されたデュアルプロトコルリンクコントローラと、を含む。デュアルプロトコルリンクコントローラは、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）通信リンクに接続された物理層回路と、第１のプロトコルに従って動作する第１のデータリンク層コントローラと、第２のプロトコルに従って動作する第２のデータリンク層コントローラと、第１のデータリンク層コントローラ、第２のデータリンク層コントローラ及び物理層回路に接続されたマルチプレクサ／デマルチプレクサと、を含む。リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）は、物理層回路を制御して、（ａ）ＰＣＩｅ通信リンクを介してトレーニングオーダードセットを送受信し、（ｂ）トレーニングオーダードセット内で、ＰＣＩｅ通信リンクを介して代替プロトコルネゴシエーション情報を送受信し、（ｃ）代替プロトコルネゴシエーション情報を受信したことに応じて、物理層回路を第２のデータリンク層コントローラに接続することをマルチプレクサ／デマルチプレクサに実行させる。

【0008】

図１は、従来技術による、ＰＣＩｅメモリモジュール１２０を備えたデータ処理プラットフォーム１００のブロック図である。データ処理プラットフォーム１００は、メモリコントローラ１１２と、ＰＣＩｅバス１５０に接続されたＰＣＩｅポート１１４と、を有するプロセッサ１１０を含む。データ処理プラットフォーム１００の拡張メモリは、ＰＣＩｅバス１５０に接続されたＰＣＩｅメモリモジュール１２０によって提供される。ＰＣＩｅメモリモジュール１２０は、ＰＣＩｅバス１５０と通信するメモリコントローラ１２２と、永続的なメモリストレージを提供する複数のメモリチップを含むストレージクラスメモリ（ＳＣＭ）１２４と、を含む。

【0009】

図２は、いくつかの実施形態による、データ処理プラットフォーム２００のブロック図である。プロセッサ２１０は、既存のメモリ技術及び新たなメモリ技術のメモリソリューションを強化するデータアクセス技術であるＧｅｎ－Ｚプロトコルを使用して、メモリモジュール２３０と通信する。Ｇｅｎ－Ｚプロトコルは、Ｇｅｎ－Ｚ Ｃｏｎｓｏｒｔｉｕｍ， Ｉｎｃ．によって発行されたＧｅｎ－Ｚ Ｃｏｒｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ １．０及びそれ以降の標準バージョンに含まれる。Ｇｅｎ－Ｚは、バイトアドレス指定可能な永続的なストレージクラスメモリ技術をいくつか含む様々なメモリタイプをサポートする抽象的なデバイスインターフェースを提供する。Ｇｅｎ－Ｚは、ポイントツーポイント接続から、ローカル高速バス及びスイッチドバス（switched busses）を介したローカルメモリ拡張、さらにはラックスケールソリューションまで、ファブリック接続メモリのプラットフォームを提供する。Ｇｅｎ－Ｚは、現在及び将来の様々なメモリサブシステムをサポートするために、プロセッサとそのメモリサブシステムとの間のユニバーサルインターフェースを提供する。このインターフェースにより、構成要素は、メモリセマンティック要求とアプリケーション固有のセマンティックオーバーレイを使用して通信し、意味を導き出して、タイプ固有のアクションを実行する。ホストプロセッサ２１０は、通常、ＰＣＩｅバス２２０を介してメモリモジュール２３０と通信するが、Ｇｅｎ－Ｚデバイスが接続されていることを認識し、代替プロトコルとしてＧｅｎ－Ｚプロトコルを使用して通信するようにデュアルプロトコルリンクコントローラ２０９を構成することができる。

【0010】

ホストプロセッサ２１０は、オンチップ相互接続ネットワーク２０４によって相互接続された４つのプロセッサコア２０２を含む。プロセッサコア２０２の数は単なる一例であり、様々なデータ処理プラットフォームに使用されるプロセッサコアには、多くの場合、オンチップ相互接続ネットワークに全て接続された３２個又は６４個のコア等の多くのプロセッサコアが含まれる。図示するように、オンチップ相互接続ネットワーク２０４は、各プロセッサコアを、ＰＣＩｅトラフィック用のデュアルプロトコルリンクコントローラ２０９のＰＣＩｅ入力と、メモリモジュール２３０へのメモリアクセス用のＧｅｎ－Ｚメモリコントローラ２１２と、にリンクする。本実施形態では、デュアルプロトコルリンクコントローラ２０９は、Ｇｅｎ－Ｚ代替プロトコル機能を含むように拡張されたＰＣＩｅハードウェアを含むＧｅｎ－Ｚ／ＰＣＩｅ外部ポートを含む。この機能は、仮想Ｇｅｎ－Ｚポート２０８、Ｇｅｎ－Ｚトランザクション層コントローラ２１１、Ｇｅｎ－Ｚデータリンク層コントローラ２１３、及び、Ｇｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６を介して提供される。デュアルプロトコルリンクコントローラ２０９は、ＰＣＩｅバス２２０上のＰＣＩｅ物理リンクにオーバーレイされたメモリモジュール２３０へのＧｅｎ－Ｚプロトコル相互接続を提供する。

【0011】

Ｇｅｎ－Ｚメモリコントローラ２１２は、通常、プロセッサメモリ管理ロジックを含み、要求キュー又はメモリディレクトリ等の他のロジック回路を含むことができる。Ｇｅｎ－Ｚメモリコントローラ２１２は、Ｇｅｎ－Ｚプロトコルに従ってメッセージを準備及びフォーマットするＧｅｎ－Ｚプロトコル層２０６への接続を介して、メモリ要求及び応答を送受信する。Ｇｅｎ－Ｚプロトコル層２０６は、Ｇｅｎ－Ｚポート２０８に接続されており、Ｇｅｎ－Ｚポート２０８は、デュアルプロトコルリンクコントローラ２０９のＧｅｎ－Ｚトランザクション層コントローラ２１１に接続する。

【0012】

デュアルプロトコルリンクコントローラ２０９は、Ｇｅｎ－Ｚポート２０８を介してアップストリーム方向にメモリアクセス要求を通信するために、Ｇｅｎ－Ｚポート２０８に接続されたＧｅｎ－Ｚトランザクション層コントローラ２１１を含む。Ｇｅｎ－Ｚトランザクション層コントローラ２１１は、ダウンストリーム方向にＧｅｎ－Ｚパケットを提供及び受信するために、Ｇｅｎ－Ｚデータリンク層コントローラ２１３に接続されている。Ｇｅｎ－Ｚデータリンク層コントローラ２１３は、通常、ＰＣＩｅバス２２０を介してＧｅｎ－Ｚ通信リンクを管理し、リンクセットアップを実行し、パケットを順序付けし、リンクを介したデータの流れを制御する。

【0013】

マルチプレクサ／デマルチプレクサ２１５は、Ｇｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６をＧｅｎ－Ｚデータリンク層コントローラ２１３又はＰＣＩｅデータリンク層コントローラ２１４に選択的に接続し、これにより、Ｇｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６を介したＧｅｎ－Ｚリンク又はＰＣＩｅリンクを完成させることが可能となる。Ｇｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６は、マルチプレクサ／デマルチプレクサ２１５に接続され、「ＴＸ」とラベル付けされた単方向送信ポートを介してＰＣＩｅバス２２０上で送信される信号を生成し、「ＲＸ」とラベル付けされた単方向受信ポートを介して信号を受信するように動作する。後述するように、マルチプレクサ／デマルチプレクサ２１５の動作は、リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）２１７によるデュアルプロトコルリンクコントローラ２０９の初期化中に提供される設定によって制御される。

【0014】

オンチップ相互接続２０４は、プロセッサ２０２が、デュアルプロトコルリンクコントローラ２０９を介して、ＰＣＩｅトランザクション層コントローラ２１２への接続を介してＰＣＩｅプロトコルを使用して通信するための別のパスを含む。このパスは、通常のＰＣＩｅトラフィックのために提供され、これにより、Ｇｅｎ－Ｚプロトコルで動作するメモリモジュール２３０の代替又は追加として、ＰＣＩｅ対応デバイスをＰＣＩｅバス２２０に接続することが可能になる。ＰＣＩｅデバイスは、メモリモジュール２３０によって使用されるものとは異なるＰＣＩｅバス２２０のＰＣＩｅレーンに接続され得る。ＰＣＩｅトランザクション層コントローラ２１２は、ＰＣＩｅデータリンク層コントローラ２１４に接続され、ＰＣＩｅデータリンク層コントローラ２１４は、後述するように、マルチプレクサ／デマルチプレクサ２１５を介してＧｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６に選択的に接続する。ＰＣＩｅトランザクション層コントローラ２１２及びＰＣＩｅデータリンク層コントローラ２１４は、本技術分野で知られているように動作する。

【0015】

デュアルプロトコルリンクコントローラ２０９のブロックは、ハードウェア、ファームウェア及びソフトウェアの様々な組み合わせで実装することができる。本実施形態では、デュアルプロトコルリンクコントローラ２０９は、完全にハードウェアで実装されている。別の例示的な実施形態では、Ｇｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６はハードウェアで実装され、ＰＣＩｅトランザクション層コントローラ２１２はソフトウェアで実装され、ＰＣＩｅデータリンク層コントローラ２１４は部分的にハードウェアで実装され、部分的にソフトウェアで実装される。Ｇｅｎ－Ｚプロトコル層２０６はソフトウェアで実装され、Ｇｅｎ－Ｚトランザクション層コントローラ２１１は部分的にハードウェアで実装され、部分的にソフトウェアで実装され、Ｇｅｎ－Ｚデータリンク層コントローラ２１３はハードウェアで実装される。

【0016】

メモリモジュール２３０は、ＰＣＩｅコネクタを有する拡張カードタイプモジュールであってもよく、他の拡張モジュールの形態をとってもよく、及び／又は、ホストプロセッサ２１０を搭載するマザーボードに組み込まれてもよい。メモリモジュール２３０は、高速ローカルバスを介してインターフェースコントローラ２３１に接続された１つ以上のメモリチップを有するメモリ２３４を含む。インターフェースコントローラ２３１は、メディアコントローラ２３２と、Ｇｅｎ－Ｚプロトコル層２０６と、仮想Ｇｅｎ－Ｚポート２０８と、リンクコントローラ２３３と、を含む。メディアコントローラは、通常、メモリ２３４へのメモリアクセス要求を実行する。Ｇｅｎ－Ｚプロトコル層２０６は、メディアコントローラ２３２に接続され、Ｇｅｎ－Ｚプロトコルに従ってメッセージを準備及びフォーマットする。Ｇｅｎ－Ｚプロトコル層２０６は、ダウンストリーム方向に仮想Ｇｅｎ－Ｚポート２０８に接続する。仮想Ｇｅｎ－Ｚポート２０８は、メディアコントローラ２３２からのＧｅｎ－Ｚ通信用の論理ポートとして機能し、リンクコントローラ２３３のＧｅｎ－Ｚトランザクション層コントローラ２１１に接続する。

【0017】

リンクコントローラ２３３は、Ｇｅｎ－Ｚトランザクション層コントローラ２１１と、Ｇｅｎ－Ｚデータリンク層コントローラ２１３と、Ｇｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６と、ＬＴＳＳＭ２１７と、を含み、これらは、リンクコントローラ２０９のこれらの要素と同様に動作する。しかしながら、リンクコントローラ２３３では、ＰＣＩｅトランザクション層、ＰＣＩｅデータリンク層又はマルチプレクサが使用されず、リンクコントローラ２３３は、Ｇｅｎ－Ｚプロトコルとのみ通信することが可能になる。リンクコントローラ２３３のＧｅｎ－Ｚ／ＰＣＩｅ物理層回路２１６は、ＰＣＩｅバス２２０の伝送媒体に接続され、ＰＣＩｅバス２２０を介してＧｅｎ－Ｚプロトコル通信を送受信する。ＰＣＩｅバス２２０の複数のレーンを介して実行される接続には、複数のチャネル又は単一のチャネルが使用され得る。リンクコントローラ２３３のＬＴＳＳＭ２１７は、ＰＣＩｅ ＬＴＳＳＭの機能を実行し、後述するように、Ｇｅｎ－Ｚプロトコルの使用をネゴシエートする。

【0018】

メモリモジュール２３０は、Ｇｅｎ－Ｚがメモリ中心のアーキテクチャ（memory-centric architecture）及び従来のプロセッサ中心のアーキテクチャ（processor-centric architecture）の各々をサポートしているので、メモリ中心のアーキテクチャ又は従来のプロセッサ中心のアーキテクチャで使用され得る。この例では、メモリ２３４は、ストレージクラスメモリ（ＳＣＭ）であり、不揮発性メモリ（ＮＶＭ）である。しかしながら、これらの例は限定的ではなく、多くのタイプのメモリモジュールが、本明細書で説明する技術を使用することができる。例えば、ＲＡＭメモリや、ＮＶＭとＲＡＭが混在したメモリ（例えば、ＲＡＭバッファを備えた大容量フラッシュストレージ又は３Ｄクロスポイントメモリ等）を使用することができる。

【0019】

メディアコントローラ２３２は、デュアルプロトコルリンクコントローラ２０９のポート回路の一部又は全てを備えたインターフェースコントローラチップ２３１上に統合され得る。２つのＬＴＳＳＭ２１７は、リンク初期化中に互いにネゴシエートして、Ｇｅｎ－ＺデバイスがＰＣＩｅバス２２０上に存在することをホストプロセッサ２１０に通知し、ホストプロセッサ２１０とメモリモジュール２３０との間の接続プロトコルをネゴシエートする。後述するように、このネゴシエーションは、ＰＣＩｅリンクコントローラの一部であるＬＴＳＳＭトレーニングプロセスへの追加として行われることが好ましい。

【0020】

図３は、データ処理プラットフォーム３００のブロック図である。通常、ホストプロセッサ３１０は、ＰＣＩｅバス３２０を介してメモリモジュール３３０に接続し、Ｇｅｎ－Ｚデバイスが接続されていることを認識し、これに応じて、ホストプロセッサ３１０及びメモリモジュール３３０のデュアルプロトコルリンクコントローラ３０９を構成する。ホストプロセッサ３１０は、図２のホストプロセッサ２１０と同一であり、対応する要素の符号は「２」ではなく「３」で始まる。

【0021】

メモリモジュール３３０は、ＰＣＩｅコネクタを有する拡張カードタイプモジュールであってもよいし、他の拡張モジュールの形態をとってもよいし、及び／又は、ホストプロセッサ３１０を搭載するマザーボードに組み込まれてもよい。メモリモジュール３３０は、１つ以上のメモリチップを有するメモリ３３４と、インターフェースコントローラ３３１と、を含む。インターフェースコントローラ３３１は、メディアコントローラ３３２と、ＰＣＩｅバス３２０の伝送媒体に接続されたデュアルプロトコルリンクコントローラ３０９と、を含む。ＰＣＩｅバス３２０の複数のレーンを介して実行される接続には、複数のチャネル又は単一のチャネルが使用されてもよい。

【0022】

メディアコントローラ３３２及びこれに関連するＧｅｎ－Ｚプロトコル層３０６は、Ｇｅｎ－Ｚプロトコルによって提供されるメモリセマンティック形式でフォーマットされたメモリ要求を実行し、応答するように動作する。Ｇｅｎ－Ｚは、メモリ中心のアーキテクチャ及び従来のプロセッサ中心のアーキテクチャの各々をサポートしているので、メモリモジュール３３０は、メモリ中心のアーキテクチャ又は従来のプロセッサ中心のアーキテクチャで使用することができる。この例では、メモリ３３４は、メモリモジュール２３０と同様のストレージクラスの不揮発性メモリである。

【0023】

メディアコントローラ３３２は、デュアルプロトコルリンクコントローラ３０９のポート回路の一部又は全てを備えたインターフェースコントローラチップ（３３１）上に統合され得る。デュアルプロトコルリンクコントローラ３０９は、ホストプロセッサ３１０のデュアルプロトコルリンクコントローラ３０９と同様の要素３１１，３１３，３１５，３１６，３１７，３１２，３１４を有するが、プロセッサ３１０は、そのデュアルプロトコルリンクコントローラ３０９内に完全なＰＣＩｅルートコンプレックスを含むことができる。図５に関連して後述するように、２つのＬＴＳＳＭ３１７は、リンク初期化中に互いにネゴシエートして、Ｇｅｎ－ＺデバイスがＰＣＩｅバス３２０上に存在することをホストプロセッサ３１０に通知し、ホストプロセッサ３１０とメモリモジュール３３０との間の接続プロトコルをネゴシエートする。デュアルプロトコルリンクコントローラ３０９は、通常、レジスタ設定を介して、Ｇｅｎ－Ｚプロトコル又はＰＣＩｅプロトコルの何れかの使用をネゴシエートするように構成され得る。このネゴシエーションは、ＰＣＩｅリンクコントローラの一部であるＬＴＳＳＭトレーニングプロセスへの追加として行われることが好ましい。

【0024】

図４は、従来技術のＰＣＩｅ ＬＴＳＳＭを動作させるための状態図４００のフロー図である。ＰＣＩｅ規格に規定されているように、ＬＴＳＳＭは、通常、動作の各リンクを構成及び初期化する物理層制御プロセスを提供する。ＬＴＳＳＭは、ＰＣＩｅリンクの構成及び初期化、パケット転送のサポート、リンクエラーからの回復、及び、低電力状態からのＰＣＩｅポートの再起動の機能を実行する。ＰＣＩｅリンクの構成及び初期化中、通常、図示するように、物理層回路が初期化され又はリンク層により命令されることに応じて、ＬＴＳＳＭは、最初に、レーン上のリンクパートナーの存在を検出する検出状態に移行する。ＬＴＳＳＭは、検出状態からポーリング状態に移行し、リンクパートナーがトレーニングセット１「ＴＳ１」及びトレーニングセット２「ＴＳ２」と呼ばれるシンボルの所定のオーダードセットを交換することにより、ビット及びシンボルロック、並びに、レーンの極性が確立される。これらのオーダードセットは、送信機及び受信機が、各レーンの特定の伝送媒体を介した送信機及び受信機のパフォーマンスを測定及び調整することを可能にするビットのパターンを含む。

【0025】

次に、ＬＴＳＳＭは構成状態になり、ＴＳ１及びＴＳ２のオーダードセットが再び交換され、データレート、レーンオーダー、及び、リンク幅等のパラメータが確立される。次に、ＬＴＳＳＭは、データがリンク上で転送される通常の動作状態であるＬ０になる。構成プロセスで様々なエラーが発生すると、ＬＴＳＳＭは、リカバリ状態になり得る。また、ＬＴＳＳＭは、電気アイドル状態若しくはスタンバイ状態（Ｌ０ｓ）、低電力スタンバイ／スランバー（slumber）状態（Ｌ１）、低電力スリープ状態（Ｌ２）、又は、リンクオフ状態（Ｌ３）になり得る。

【0026】

図５は、いくつかの実施形態による、拡張ＬＴＳＳＭ３１７を使用して代替プロトコルを選択するための例示的なプロセス５００のフロー図である。通常、プロセス５００は、ＰＣＩｅバス３２０のレーンの両端にあるＧｅｎ－Ｚ／ＰＣＩｅ物理層回路３１６（図３）を制御する拡張ＬＴＳＳＭ３１７によって実行される。プロセス５００は、通常、例えばコールドリセット又はホットリセット等の任意の適切なプロセスに従ってデータ処理プラットフォームが電源投入又はリセットされたときに拡張ＬＴＳＳＭ３１７が開始されるプロセスブロック５０２から開始する。また、拡張ＬＴＳＳＭ３１７は、ホストプロセッサからのコマンド（リンクスタンバイ状態から離れるコマンド等）に応じて、再起動され得る。ブロック５０４において、拡張ＬＴＳＳＭ３１７は、レーンの反対側の端部における物理層回路送信機又は受信機の存在を検出する検出状態を完了する。次に、ブロック５０６において、拡張ＬＴＳＳＭ３１７は、接続されたデバイス上で有効化された代替プロトコルをチェックする。この設定は、通常、ブートストラップＲＯＭ、特定値に設定されたピン、又は、Ｇｅｎ－Ｚデバイスレジスタで指定値を設定するための他のいくつかの適切な技術を使用して、初期化される。次に、Ｇｅｎ－Ｚデバイスは、レジスタをチェックして、Ｇｅｎ－Ｚトランザクション層プロトコル等の代替プロトコルが有効化されていることを確認する。この確認は、通信に使用する優先プロトコルを決定するためにリンクのＧｅｎ－Ｚデバイス側で実行されてもよいし、代替プロトコルがサポート又は許可されているか否かを判別するためにホストプロセッサ側で独立して実行されてもよい。ホストプロセッサでは、設定は、ＰＣＩｅルートコンプレックスによってチェックされるレジスタに記憶されてもよい。

【0027】

代替プロトコルが有効化されていない場合、プロセス５００は、ブロック５０８において通常のＰＣＩｅ ＬＴＳＳＭプロセスに進み、ブロック５１６においてポーリング状態、ブロック５１８において構成状態を完了し、ブロック５２０においてリンク構成を完了すると、ブロック５２２においてＬ０動作状態になる。ブロック５１８は、ＰＣＩｅデータリンク層コントローラ３１４をＧｅｎ－Ｚ／ＰＣＩｅ物理層回路３１６に接続するように、リンクの何れかの端部において両方のＩ／Ｏポートコントローラ３０９のマルチプレクサ／デマルチプレクサ３１５を構成してもよく、このような接続は、デフォルト状態として既に設定済みであってもよい。ＰＣＩｅプロトコルがデフォルトとして有効化されていない場合、ブロック５１８は、ブロック５１０において代替プロトコルネゴシエーション情報が交換されるのと同じ方法で、ＰＣＩｅプロトコルを識別するＰＣＩｅプロトコルネゴシエーション情報を送信することも含むことができる。

【0028】

ブロック５０８を参照して、代替プロトコルが有効化されている場合、プロセス５００はブロック５１０に進み、変更されたＴＳ１及びＴＳ２のオーダードセットを送信することによって代替プロトコルの使用をネゴシエートする。オーダードセットは、代替プロトコルがサポートされていることを示す情報をリンクのＧｅｎ－Ｚデバイス側のＴＳ１又はＴＳ２のセットに挿入するように変更される。拡張ＬＴＳＳＭ３１７は、変更されたＴＳ１及びＴＳ２のオーダードセット内で、データレーンを介して代替プロトコルネゴシエーション情報を送受信する。リンクのホストプロセッサ３１０側も同様に、Ｇｅｎ－Ｚデバイス３３０に返送されるＴＳ１又はＴＳ２のオーダードセットに確認応答情報（acknowledgement information）を挿入することによって、代替プロトコルの受諾を知らせる。

【0029】

ブロック５１２において、プロセス５００は、Ｇｅｎ－Ｚデータリンク層コントローラをＧｅｎ－Ｚ／ＰＣＩｅ物理層回路３１６に接続するように、リンクの両端にある両方のＩ／Ｏポートコントローラ３０９のマルチプレクサ／デマルチプレクサ３１５を構成する。通常、Ｇｅｎ－Ｚプロトコルが、リンクの両端、ホストプロセッサ３１０及びＧｅｎ－Ｚデバイス３３０でサポートされている場合、Ｇｅｎ－Ｚデータリンク層コントローラが使用される。リンクの何れかの端部がＰＣＩｅプロトコルのみをサポートする場合、ＰＣＩｅデータリンク層コントローラ３１４が使用される。ブロック５１４において、レーンの構成は、リンク速度、リンク幅及び他の関連パラメータをネゴシエートすることによって完了する。

【0030】

このスキームにより、システムのアプリケーション層に対して透過的な方法でＰＣＩｅ又はＧｅｎ－Ｚ通信を使用することが可能になる。また、同一の物理伝送媒体であるＰＣＩｅバス３２０のレーン（多くの場合、１６又は３２レーン）を、両プロトコルで使用することが可能になる。代替プロトコルネゴシエーションがレーン毎に行われるため、複数のレーンをＧｅｎ－Ｚプロトコル（例えば、メモリモジュール）に使用し、他のレーンをＰＣＩｅプロトコル（例えば、周辺デバイス）に使用することができる。古いＰＣＩｅデバイスはＧｅｎ－Ｚ特有のハードウェアに干渉しないため、本明細書の技術では、下位互換性も確保される。さらに、データファブリック内でこれらの技術を使用することにより、処理要素の複数のパスを、選択されたポートに到達させ、選択されたプロトコルを選択させることが可能になる。

【0031】

図６は、いくつかの実施形態による、変更されていないトレーニングオーダードセット６０２のシンボルシーケンス図である。変更されていないトレーニングセットは、通常、２つのセットで構成されており、各セットには、ＬＴＳＳＭのポーリング状態及び構成状態中にアライメント及び他のリンクパラメータを確立するためにＬＴＳＳＭによって使用される１６個のシンボルが含まれる。

【0032】

図７は、いくつかの実施形態による、変更されたトレーニングオーダードセット７０２のシンボルシーケンス図である。変更されたトレーニングオーダードセット７０２は、ＬＴＳＳＭが使用するＴＳ１又はＴＳ２のトレーニングオーダードセットの何れか又は両方の変更されたバージョンであってもよい。変更されたデータ７０４は、使用されるプロトコル（例えば、Ｇｅｎ－Ｚプロトコル等）を識別する代替リンクネゴシエーションパラメータを含む。変更されたデータは、元のＴＳ１又はＴＳ２のオーダードセットから変更された少なくとも１つのビット含む。拡張ＬＴＳＳＭ３１７は、変更されたデータについて変更されたビットの位置をチェックして、変更されたトレーニングオーダードセットを受信したか否かを判別する。

【0033】

本明細書の技術は、様々な実施形態において、高速通信リンクの利益を得るメモリモジュール又は他の周辺機器を使用する任意の適切な製品（例えば、サーバ、データ処理コンピュータ、データベースホスト）と共に使用され得る。さらに、本技術は、ＧＰＵ及びＣＰＵアーキテクチャ又はＡＳＩＣアーキテクチャ、並びに、プログラマブルロジックアーキテクチャを用いて実装されたデータプロセッサの使用に幅広く適用可能である。

【0034】

特定の実施形態について説明したが、これらの実施形態に対する様々な変更が当業者には明らかであろう。例えば、複数の代替プロトコルがリンクコントローラによって有効化され、本明細書に記載されるようにネゴシエートされてもよい。

【0035】

従って、添付の特許請求の範囲は、開示された実施形態の範囲に含まれる、開示された実施形態の全ての変更形態を包含することを意図している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【手続補正書】

【提出日】2021-07-05

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

通信リンクに接続され、前記通信リンクを介してデータレーンを提供するように構成された物理層回路と、
第１の周辺構成要素相互接続エクスプレス（ＰＣＩｅ）プロトコルに従って動作する第１のデータリンク層コントローラと、
第２のプロトコルに従って動作する第２のデータリンク層コントローラと、
前記第１のデータリンク層コントローラ、前記第２のデータリンク層コントローラ及び前記物理層回路に接続されたマルチプレクサ／デマルチプレクサと、
リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）と、
を備えるリンクコントローラであって、
前記ＬＴＳＳＭは、前記物理層回路を選択的に制御して、
前記データレーンを介してトレーニングオーダードセットを送受信することと、
前記トレーニングオーダードセット内で、前記データレーンを介して代替プロトコルネゴシエーション情報を送受信することと、
前記データレーンを介してデータレート情報及びリンク幅情報を送受信することと、
前記代替プロトコルネゴシエーション情報を受信したことに応じて、前記物理層回路を前記第２のデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに実行させることと、
を行うように構成されている、
リンクコントローラ。

【請求項2】

前記第２のプロトコルは、Ｇｅｎ－Ｚプロトコルである、
請求項１のリンクコントローラ。

【請求項3】

前記代替プロトコルネゴシエーション情報は、変更されたトレーニングオーダードセットに含まれる、
請求項２のリンクコントローラ。

【請求項4】

前記ＬＴＳＳＭは、前記物理層回路を選択的に制御して、
変更されていないトレーニングオーダードセットを受信したことに応じて、前記物理層回路を前記第１のデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに実行させる、
請求項３のリンクコントローラ。

【請求項5】

前記第２のデータリンク層コントローラに接続されたＧｅｎ－Ｚトランザクション層コントローラと、
前記第１のデータリンク層コントローラに接続されたＰＣＩｅトランザクション層コントローラと、をさらに備える、
請求項２のリンクコントローラ。

【請求項6】

前記ＬＴＳＳＭは、制御レジスタの状態に基づいて前記代替プロトコルネゴシエーション情報を送受信する、
請求項１のリンクコントローラ。

【請求項7】

中央処理装置と、
前記中央処理装置に接続されたデュアルプロトコルリンクコントローラと、
を備えるデータ処理プラットフォームであって、
前記デュアルプロトコルリンクコントローラは、
周辺構成要素相互接続エクスプレス（ＰＣＩｅ）通信リンクに接続された物理層回路と、
第１の周辺構成要素相互接続エクスプレス（ＰＣＩｅ）プロトコルに従って動作するように構成された第１のデータリンク層コントローラと、
第２の非ＰＣＩｅプロトコルに従って動作するように構成された第２のデータリンク層コントローラと、
前記第１のデータリンク層コントローラ、前記第２のデータリンク層コントローラ及び前記物理層回路に接続されたマルチプレクサ／デマルチプレクサと、
リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）と、を備え、
前記ＬＴＳＳＭは、前記物理層回路を制御して、
（ａ）前記ＰＣＩｅ通信リンクを介してトレーニングオーダードセットを送受信し、（ｂ）前記トレーニングオーダードセット内で、前記ＰＣＩｅ通信リンクを介して代替プロトコルネゴシエーション情報を送受信し、（ｃ）前記代替プロトコルネゴシエーション情報を受信したことに応じて、前記物理層回路を前記第２のデータリンク層コントローラに接続することを前記マルチプレクサ／デマルチプレクサに実行させる、
ように構成されている、
データ処理プラットフォーム。

【請求項8】

メモリモジュールをさらに備え、
前記メモリモジュールは、
メモリと、
前記メモリに接続されたメディアコントローラと、
前記メディアコントローラ及び前記ＰＣＩｅ通信リンクに接続されたインターフェースコントローラと、を備え、
前記インターフェースコントローラは、第２のＬＴＳＳＭを含み、
前記第２のＬＴＳＳＭは、前記ＰＣＩｅ通信リンクを介してトレーニングオーダードセットを送受信し、前記トレーニングオーダードセット内で、前記ＰＣＩｅ通信リンクを介して代替プロトコルネゴシエーション情報を送受信するように動作可能である、
請求項７のデータ処理プラットフォーム。

【請求項9】

前記第２のＬＴＳＳＭは、第２のデュアルプロトコルリンクコントローラの一部である、
請求項８のデータ処理プラットフォーム。

【請求項10】

前記第２のＬＴＳＳＭは、前記Ｇｅｎ－Ｚプロトコルで動作する単一プロトコルリンクコントローラの一部である、
請求項８のデータ処理プラットフォーム。

【請求項11】

周辺構成要素相互接続エクスプレス（ＰＣＩｅ）通信リンクに接続されるように構成されたリンクコントローラ回路を使用して、変更されたトレーニングオーダードセットを送受信することと、
前記変更されたトレーニングオーダードセット内で、データレーンを介して代替プロトコルネゴシエーション情報を送受信することと、
前記リンクコントローラ回路を使用して、データレート情報及びリンク幅情報を送受信することと、
前記代替プロトコルネゴシエーション情報を受信していないことに応じて、物理層回路を第１のプロトコルの第１の周辺構成要素相互接続エクスプレス（ＰＣＩｅ）データリンク層コントローラに接続することをマルチプレクサ／デマルチプレクサに選択的に実行させることと、
前記代替プロトコルネゴシエーション情報を受信したことに応じて、前記物理層回路を第２のプロトコルの第２の非ＰＣＩｅデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに選択的に実行させることと、
前記ＰＣＩｅ通信リンクを動作させることと、を含む、
方法。

【請求項12】

前記第２のプロトコルは、Ｇｅｎ－Ｚプロトコルである、
請求項１１の方法。

【請求項13】

前記物理層回路を前記第２のプロトコルの前記第２の非ＰＣＩｅデータリンク層コントローラに選択的に接続することを前記マルチプレクサ／デマルチプレクサに選択的に実行させた後に、前記通信リンクをＧｅｎ－Ｚプロトコルで動作させることをさらに含む、
請求項１１の方法。

【請求項14】

前記代替プロトコルネゴシエーション情報を送受信することは、リンクトレーニングステータスステートマシン（ＬＴＳＳＭ）の制御の下で前記物理層回路を介して実行される、
請求項１１の方法。

【請求項15】

前記代替プロトコルネゴシエーション情報を送受信することは、制御レジスタの所定の状態に基づいて行われる、
請求項１１の方法。

【国際調査報告】