特表 2022-528027 仮想ページを不連続なバッキング物理サブページに割り当てることを可能にする方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-06-08

(54)【発明の名称】仮想ページを不連続なバッキング物理サブページに割り当てることを可能にする方法

(51)【国際特許分類】

   G06F 12/1027 20160101AFI20220601BHJP

【ＦＩ】

G06F12/1027

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021530944

(86)(22)【出願日】2020-01-27

(85)【翻訳文提出日】2021-10-01

(86)【国際出願番号】 US2020015275

(87)【国際公開番号】W WO2020209925

(87)【国際公開日】2020-10-15

(31)【優先権主張番号】16/378,479

(32)【優先日】2019-04-08

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】アレクサンダー ディー． ブレスロウ

【テーマコード（参考）】

5B205

【Ｆターム（参考）】

5B205RR21

5B205UU42

(57)【要約】

デバイスは、複数の仮想ページ番号（６２１）毎に、その仮想ページ番号に関連付けられたマッピング（６５０）を記憶するアドレス変換バッファ（３０３）を備える。マッピングは、仮想ページ番号（６２２）に割り当てられた物理サブページのセットを識別し、物理サブページのセットは、物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、物理メモリ領域内の複数の連続したサブページのうち少なくとも第２の物理サブページを含まない。メモリ管理ユニットは、アドレス変換バッファに結合されており、要求された仮想サブページ番号（６０２）と、要求された仮想ページ番号（６０１）と、を受信したことに応じて、要求された仮想ページ番号に関連付けられたマッピングに基づいて、要求された仮想サブページ番号に割り当てられた物理サブページを識別する物理サブページ番号（６１２）を決定する。
【選択図】図６Ｃ

【特許請求の範囲】

【請求項1】

複数の仮想ページ番号毎に、前記仮想ページ番号に関連付けられたマッピングを記憶するように構成されたアドレス変換バッファであって、前記マッピングは、前記仮想ページ番号に割り当てられた物理サブページのセットを識別し、前記物理サブページのセットは、物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、前記物理メモリ領域内の前記複数の連続したサブページのうち少なくとも第２の物理サブページを含まない、アドレス変換バッファと、
前記アドレス変換バッファに結合されたメモリ管理ユニットであって、要求された仮想サブページ番号と、前記複数の仮想ページ番号のうち要求された仮想ページ番号と、を受信したことに応じて、前記要求された仮想ページ番号に関連付けられた前記マッピングに基づいて、前記要求された仮想サブページ番号に割り当てられた前記複数の連続したサブページのうち物理サブページを識別する物理サブページ番号を決定するように構成されたメモリ管理ユニットと、を備える、
デバイス。

【請求項2】

前記複数の仮想ページ番号毎に、前記仮想ページ番号に関連付けられた前記マッピングは、ビットベクトルを含み、前記ビットベクトルは、前記仮想ページ番号に割り当てられた前記複数の連続した物理サブページの物理サブページ毎のアサートされたビットと、前記仮想ページ番号に割り当てられていない前記物理メモリ領域内の物理サブページ毎のデアサートされたビットと、を含む、
請求項１のデバイス。

【請求項3】

前記アドレス変換バッファに結合されるＳＥＬＥＣＴ回路をさらに備え、前記ＳＥＬＥＣＴ回路は、前記複数の仮想ページ番号毎に、前記ビットベクトル内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、前記物理サブページ番号を決定するように構成されており、ｉは、前記要求された仮想サブページ番号を表す、
請求項１のデバイス。

【請求項4】

前記アドレス変換バッファは、トランスレーションルックアサイドバッファ（ＴＬＢ）であり、前記複数の仮想ページ番号毎に、推測される仮想サブページ番号を、前記推測される仮想サブページ番号に割り当てられた物理サブページを識別する事前計算された物理サブページ番号に関連付けるように構成された、事前計算された変換のフィールドをさらに含む、
請求項１のデバイス。

【請求項5】

ＳＥＬＥＣＴ回路をさらに備え、
前記ＳＥＬＥＣＴ回路は、前記要求された仮想サブページ番号を受信したことに応じて、
前記要求された仮想サブページ番号を、前記推測される仮想サブページ番号と比較することと、
前記要求された仮想サブページ番号が、前記推測される仮想サブページ番号と一致する場合に、前記事前計算された変換のフィールドから、前記事前計算された物理サブページ番号を読み出すことによって、前記物理サブページ番号を決定することと、
前記要求された仮想サブページ番号が、前記推測される仮想サブページ番号と一致しない場合に、前記マッピング及び前記要求された仮想サブページ番号に基づいて前記物理サブページ番号を計算することによって、前記物理サブページ番号を決定することと、
を行うように構成されている、
請求項１のデバイス。

【請求項6】

前記マッピングは、事前計算された仮想サブページ番号を、事前計算された物理サブページ番号に関連付ける、事前計算された変換のセットを含む、
請求項１のデバイス。

【請求項7】

前記メモリ管理ユニットに結合された空きリストをさらに備え、
前記空きリストは、１つ以上のノードのセットを含み、
前記１つ以上のノードのセット内の各ノードは、ビットベクトルを含み、部分的に空いている物理メモリ領域を識別し、
前記ビットベクトルは、前記部分的に空いている物理メモリ領域内の空きサブページの第１のサブセットと、前記部分的に空いている物理メモリ領域内の割り当て済みのサブページの第２のサブセットと、を識別する、
請求項１に記載のデバイス。

【請求項8】

複数の仮想ページ番号毎に、前記仮想ページ番号に関連付けられたマッピングを記憶することであって、前記マッピングは、前記仮想ページ番号に割り当てられた物理サブページのセットを識別し、前記物理サブページのセットは、物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、前記物理メモリ領域内の前記複数の連続したサブページのうち少なくとも第２の物理サブページを含まない、ことと、
要求された仮想サブページ番号と、前記複数の仮想ページ番号のうち要求された仮想ページ番号と、を受信したことに応じて、前記要求された仮想ページ番号に関連付けられた前記マッピングに基づいて、前記要求された仮想サブページ番号に割り当てられた前記複数の連続したサブページのうち物理サブページを識別する物理サブページ番号を決定することと、を含む、
方法。

【請求項9】

前記複数の仮想ページ番号毎に、前記仮想ページ番号に関連付けられた前記マッピングをビットベクトルとして記録することであって、前記ビットベクトルは、前記仮想ページ番号に割り当てられた前記複数の連続した物理サブページの物理サブページ毎のアサートされたビットと、前記仮想ページ番号に割り当てられていない前記物理メモリ領域内の物理サブページ毎のデアサートされたビットと、を含む、ことをさらに含む、
請求項８の方法。

【請求項10】

前記複数の仮想ページ番号毎に、前記ビットベクトル内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、前記物理サブページ番号を決定することであって、ｉは、前記要求された仮想サブページ番号を表す、ことをさらに含む、
請求項９の方法。

【請求項11】

前記複数の仮想ページ番号毎に、推測される仮想サブページ番号と、前記推測される仮想サブページ番号に割り当てられた物理サブページを識別する事前計算された物理サブページ番号と、をアドレス変換バッファの事前計算された変換のフィールドに記憶することをさらに含む、
請求項８の方法。

【請求項12】

前記要求された仮想サブページ番号を受信したことに応じて、
前記要求された仮想サブページ番号を、前記推測される仮想サブページ番号と比較することと、
前記要求された仮想サブページ番号が、前記推測される仮想サブページ番号と一致する場合に、前記事前計算された変換のフィールドから、前記事前計算された物理サブページ番号を読み出すことによって、前記物理サブページ番号を決定することと、をさらに含む、
請求項１１の方法。

【請求項13】

１つ以上のノードのセットを空きリストに記憶することであって、前記１つ以上のノードのセット内の各ノードは、ビットベクトルを含み、部分的に空いている物理メモリ領域を識別し、前記ビットベクトルは、前記部分的に空いている物理メモリ領域内の空きサブページの第１のサブセットと、前記部分的に空いている物理メモリ領域内の割り当て済みのサブページの第２のサブセットと、を識別する、ことと、
物理メモリを割り当てる要求に応じて、前記空きリスト内の前記１つ以上のノードのセットから第１のノードを選択することであって、前記空きリストは、前記要求のメモリサイズよりも大きいサイズｐに関連付けられており、選択された第１のノードで識別される前記部分的に空いている物理メモリ領域は、サイズが少なくともｐの空きメモリ容量を含む、ことと、をさらに含む、
請求項８の方法。

【請求項14】

前記物理メモリ領域のビットベクトルを計算することであって、前記ビットベクトルの各ビットは、前記物理メモリ領域内の対応するサブページが空いているか否かを示す、ことと、
新しいノードを前記第１の空きリストに追加することであって、前記新しいノードは、計算されたビットベクトルを含み、前記物理メモリ領域を識別する、ことと、
によって、前記物理サブページのセットのうち１つ以上のサブページを解放することをさらに含む、
請求項８の方法。

【請求項15】

前記複数の仮想ページ番号毎に、
前記仮想ページ番号に関連付けられた前記マッピングを記憶する前に、トランスレーションルックアサイドバッファ（ＴＬＢ）ミスに応じて、前記仮想ページ番号に基づいてページテーブルを走査して、前記ページテーブル内の前記マッピングを識別することであって、前記マッピングは、ビットベクトルとして前記ページテーブルに記憶されている、ことと、
前記マッピングを前記ページテーブルから前記ＴＬＢにコピーすることによって、前記マッピングを記憶することと、をさらに含む、
請求項８の方法。

【請求項16】

物理メモリ領域を含むメインメモリと、
前記メインメモリに結合されたプロセッサと、
複数の仮想ページ番号毎に、前記仮想ページ番号に関連付けられたマッピングを記憶するように構成されたアドレス変換バッファであって、前記マッピングは、前記仮想ページ番号に割り当てられた物理サブページのセットを識別し、前記物理サブページのセットは、前記物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、前記物理メモリ領域内の前記複数の連続したサブページのうち少なくとも第２の物理サブページを含まない、アドレス変換バッファと、
前記プロセッサ及び前記アドレス変換バッファに結合されたメモリ管理ユニットであって、要求された仮想サブページ番号と、前記複数の仮想ページ番号のうち要求された仮想ページ番号と、を受信したことに応じて、前記要求された仮想ページ番号に関連付けられた前記マッピングに基づいて、前記要求された仮想サブページ番号に割り当てられた前記複数の連続したサブページのうち物理サブページを識別する物理サブページ番号を決定するように構成されたメモリ管理ユニットと、を備える、
コンピューティングシステム。

【請求項17】

前記複数の仮想ページ番号毎に、前記仮想ページ番号に関連付けられた前記マッピングは、ビットベクトルを含み、
前記ビットベクトルは、
前記仮想ページ番号に割り当てられた前記複数の連続した物理サブページ毎のアサートされたビットと、
前記仮想ページ番号に割り当てられていない前記物理メモリ領域内の物理サブページ毎のデアサートされたビットと、を含み、
前記コンピューティングシステムは、前記アドレス変換バッファに結合されたＳＥＬＥＣＴ回路をさらに備え、
前記ＳＥＬＥＣＴ回路は、前記ビットベクトル内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、前記物理サブページ番号を決定するように構成されており、ｉは、前記要求された仮想サブページ番号を表す、
請求項１６のコンピューティングシステム。

【請求項18】

前記アドレス変換バッファは、前記複数の仮想ページ番号毎に、推測される仮想サブページ番号を、前記推測される仮想サブページ番号に割り当てられた物理サブページを識別する事前計算された物理サブページ番号に関連付けるように構成された、事前計算された変換のフィールドをさらに含み、
前記コンピューティングシステムは、ＳＥＬＥＣＴ回路をさらに備え、
前記ＳＥＬＥＣＴ回路は、
前記要求された仮想サブページ番号を、前記推測される仮想サブページ番号と比較することと、
前記要求された仮想サブページ番号が、前記推測される仮想サブページ番号と一致する場合に、前記事前計算された変換のフィールドから、前記事前計算された物理サブページ番号を読み出すことによって、前記物理サブページ番号を決定することと、
前記要求された仮想サブページ番号が、前記推測される仮想サブページ番号と一致しない場合に、前記マッピング及び前記要求された仮想サブページ番号に基づいて前記物理サブページ番号を計算することによって、前記物理サブページ番号を決定することと、
を行うように構成されている、
請求項１６のコンピューティングシステム。

【請求項19】

前記プロセッサに結合され、１つ以上のノードのセットを記憶するように構成された空きリストをさらに備え、
前記１つ以上のノードのセット内の各ノードは、ビットベクトルを含み、部分的に空いている物理メモリ領域を識別し、
前記ビットベクトルは、前記部分的に空いている物理メモリ領域内の空きサブページの第１のサブセットと、前記部分的に空いている物理メモリ領域内の割り当て済みのサブページの第２のサブセットと、を識別し、
前記プロセッサは、
前記仮想メモリページのサイズと、前記空きリストに関連付けられたサイズｐと、に基づいて、前記空きリストを選択することと、
前記空きリスト内の前記１つ以上のノードのセットから第１のノードを選択することと、
選択された第１ノード内の前記ビットベクトルに基づいて、前記仮想メモリページに割り当てるための前記物理サブページのセットを選択することであって、前記選択された第１ノードで識別される前記部分的に空いている物理メモリ領域は、サイズが少なくともｐの空きメモリ容量を含む、ことと、
によって、仮想メモリページのために前記メインメモリから物理メモリを割り当てるように構成されている、
請求項１６のコンピューティングシステム。

【請求項20】

前記プロセッサは、
前記物理メモリ領域のビットベクトルを計算することであって、前記ビットベクトルの各ビットは、前記物理メモリ領域内の対応するサブページが空いているか否かを示す、ことと、
新しいノードを空きリストに追加することであって、前記新しいノードは、計算されたビットベクトルを含み、前記物理メモリ領域を識別する、ことと、
によって、前記物理サブページのセットのうち１つ以上のサブページを解放するように構成されている、
請求項１６のコンピューティングシステム。

【発明の詳細な説明】

【背景技術】

【0001】

メモリ仮想化は、最新のコンピューティングシステムで採用されている技術であり、ソフトウェアプロセスが不連続な物理メモリ領域を単一の連続した領域としてみなすことを可能にする。コンピュータで実行されているソフトウェアプロセス又はタスクは、仮想メモリアドレスを使用してメモリにアクセスし、仮想メモリアドレスは物理メモリアドレスにマッピングされ、仮想及び物理メモリアドレス間の変換は、コンピュータ内のハードウェア及びソフトウェアによって処理される。コンピュータのオペレーティングシステムは、物理メモリの仮想メモリへの割り当てを処理し、仮想及び物理メモリアドレス間の変換は、メモリ管理ユニット（ＭＭＵ）によって自動的に実行される。

【0002】

メモリの仮想化により、プロセスを専用の仮想アドレス空間で動作させることが可能になり、プログラムコードの再配置や、相対アドレス指定によるメモリへのアクセスが不要になり、メモリ分離によるセキュリティも向上する。また、仮想メモリアドレス指定方法（virtual memory addressing methods）を使用するシステムは、メモリ階層を管理する負担をカーネルに委任し、物理メモリの断片化を隠すことによってアプリケーションプログラミングを容易にする。

【0003】

本開示は、添付図面において、限定ではなく例として示されている。

【図面の簡単な説明】

【0004】

【図1】一実施形態による、断片化した物理メモリの領域を示す図である。

【図2】一実施形態による、コンピューティングシステムを示す図である。

【図3】一実施形態による、コンピューティングデバイス内の処理ユニット及びメインメモリ内のコンポーネントを示す図である。

【図4】一実施形態による、仮想アドレスを変換するためのページテーブルウォークを示す図である。

【図5】図５Ａは、一実施形態による、ＳＥＬＥＣＴ動作を示す図であり、図５Ｂは、一実施形態による、ＲＡＮＫ動作を示す図である。

【図6A】一実施形態による、トランスレーションルックアサイドバッファ（ＴＬＢ）を使用した仮想メモリアドレスの変換を示す図である。

【図6B】一実施形態による、トランスレーションルックアサイドバッファ（ＴＬＢ）を使用した仮想メモリアドレスの変換を示す図である。

【図6C】一実施形態による、トランスレーションルックアサイドバッファ（ＴＬＢ）を使用した仮想メモリアドレスの変換を示す図である。

【図7】一実施形態による、連続した空きリスト及び断片化した空きリストを示す図である。

【図8】一実施形態による、ＳＥＬＥＣＴ関数を使用したメモリの割り当てを示す図である。

【図9】一実施形態による、メモリ割り当て及び割り当て解除処理を示すフロー図である。

【図10】一実施形態による、メモリにアクセスするための処理を示すフロー図である。

【発明を実施するための形態】

【0005】

以下の説明では、実施形態の十分な理解を提供するために、特定のシステム、コンポーネント、方法等の例のような多くの特定の詳細を記載する。しかしながら、少なくともいくつかの実施形態は、これらの特定の詳細がなくても実施され得ることが当業者には明らかであろう。他の例では、実施形態を不必要に曖昧にすることを回避するために、周知のコンポーネント又は方法は、詳細に説明されていないか、単純なブロック図形式で示されている。したがって、記載された特定の詳細は例示に過ぎない。特定の実施形態は、これらの例示的な詳細とは異なり、それでもなお、実施形態の範囲内にあると考えられる。

【0006】

仮想メモリアドレス指定を実装する最新のコンピューティングシステムは、複数の異なるメモリページサイズ（例えば、４ＫＢ、２ＭＢ、１ＧＢ）を同時に使用することができる。この設計上の決定の結果、メモリの大部分がサブスクライブ（subscribed）されているシステムでは、メモリの断片化の増加につながるメモリの割り当てを行う傾向があるので、コストのかかる頻繁なメモリのデフラグが行われない限り、より大きなメモリ領域の割り当てが困難になる。１つ以上の同時に動作しているアプリケーションが利用可能な物理メモリの大部分を消費することによりメモリが断片化すると、メモリの断片化に起因して、スーパーページ（すなわち、サポートされているページサイズのうち大きい方）を割り当てることがますます困難になる。

【0007】

図１は、一実施形態による、物理メモリ領域１０１，１１１を示す図である。メモリ領域１０１，１１１の各々は、８ページのスーパーページサイズをサポートするシステムにおいて１６個の物理ページを含む。１６ページの物理メモリ領域１０１は、領域１０１内でサブページが全く割り当てられていないので、最大で２つの８ページのスーパーページ１０２，１０３に割り当てることができる。物理メモリ領域１１１において、他のデータに割り当て済みの２つのページ１１５，１１６によって、未割り当てのスペースが断片化している。物理メモリ領域１１１は、８ページのスーパーページを割り当てるのに十分な合計容量をサブページ１１２～１１４に有しているが、連続した空きサブページ１１２～１１４のセットの何れも、スーパーページに割り当てるのに十分な大きさではない。

【0008】

一実施形態では、仮想メモリアドレス指定を実施するコンピューティングシステムは、仮想メモリアドレスを対応する物理メモリアドレスに変換するためのエントリを含むページテーブルと、ページテーブルエントリをキャッシュするトランスレーションルックアサイドバッファ（ＴＬＢ）と、を含む。ページテーブル及びＴＬＢ内のエントリは、仮想アドレスで指定可能な仮想ページ番号毎に、バッキング（backing）物理メモリ領域内の何れのサブページがその仮想ページ番号に割り当てられているかを示すマッピングをエンコードする。いくつかの実施形態では、マッピングは、仮想ページ番号をバッキングするために割り当てられた物理メモリページ内の各サブページについてアサートされたビットを有するビットベクトルとして、並びに／又は、仮想サブページ番号及びそれらに対応する物理サブページ番号の事前計算されたペアとして、記憶することができる。仮想アドレス（仮想ページ番号及び仮想サブページ番号を含む）を変換する要求は、物理領域番号と仮想ページ番号に対応するマッピングとを識別し、マッピングを使用して、仮想サブページ番号に対応する物理領域内の物理サブページ番号を決定することによって、進行する。

【0009】

ページテーブル及びＴＬＢエントリに記憶されたマッピングによって、大きな仮想スーパーページをより小さな不連続な物理サブページによってバッキングするためのメカニズムを提供することによって、デフラグを停止又は遅延させることが可能になる。オペレーティングシステムは、デフラグ動作がユーザアプリケーションのパフォーマンスに影響を与える可能性が低い場合に、コンピューティングシステムのシステム負荷が低い期間にメモリのデフラグをバッチ処理することができる。また、メモリ負荷が高い場合でも、仮想メモリの大きなセグメントを隣接する物理ページに簡単に割り当てることができる。さらに、複数の小さなページではなく、単一の仮想スーパーページによって、所定の量のメモリをアドレス指定できるので、ページテーブルの深さ（depth）が減少する。同等の物理ページサイズに対して仮想ページサイズの方が大きいので、ページテーブルウォークは、ページテーブルのより少ないレベルを走査（traverse）する。メモリ管理ユニット（ＭＭＵ）及び入出力メモリ管理ユニット（ＩＯＭＭＵ）におけるほとんどのアドレス変換キャッシュミスは、ページテーブルのリーフノードレベルで発生するので、このレベルをスキップすると、特に、ネストされたページテーブルウォークを使用する仮想化環境や、競合（contention）が多いグラフィックス処理ユニット（ＧＰＵ）において、パフォーマンスに大きな影響を与える可能性がある。

【0010】

図２は、上記のマッピング技術を実装するコンピューティングシステム２００の一実施形態を示す図である。一般に、コンピューティングシステム２００は、ラップトップ又はデスクトップコンピュータ、携帯電話、サーバ等を含むがこれらに限定されない、多くの異なるタイプのデバイスの何れかとして具現化され得る。コンピューティングシステム２００は、バス２０１を介して互いに通信可能ないくつかのコンポーネント２０２～２０８を含む。コンピューティングシステム２００において、コンポーネント２０２～２０８の各々は、バス２０１を介して直接、又は、他のコンポーネント２０２～２０８のうち１つ以上を介して、他のコンポーネント２０２～２０８の何れかと通信することが可能である。コンピューティングシステム２００のコンポーネント２０１～２０８は、ラップトップ若しくはデスクトップのシャーシ、又は、携帯電話の筐体等の単一の物理筐体に含まれる。代替の実施形態では、コンピューティングシステム２００のコンポーネントの一部は、コンピューティングシステム２００全体が単一の物理筐体内に存在しないように、周辺デバイスとして具現化され得る。

【0011】

コンピューティングシステム２００は、ユーザから情報を受信したり、ユーザに情報を提供したりするためのユーザインターフェースデバイスをさらに含む。具体的には、コンピューティングシステム２００は、キーボード、マウス、タッチスクリーン、又は、ユーザから情報を受信する他のデバイス等の入力デバイス２０２を含む。コンピューティングシステム２００は、モニタ、発光ダイオード（ＬＥＤ）ディスプレイ、液晶ディスプレイ、又は、他の出力デバイス等のディスプレイ２０５を介してユーザに情報を表示する。

【0012】

コンピューティングシステム２００は、有線又は無線ネットワークを介してデータを送受信するためのネットワークアダプタ２０７を含んでもよい。コンピューティングシステム２００は、１つ以上の周辺デバイス２０８をさらに含む。周辺デバイス２０８は、大容量記憶デバイス、位置検出デバイス、センサ、入力デバイス、又は、コンピューティングシステム２００が使用できる他のタイプのデバイスを含むことができる。

【0013】

コンピューティングシステム２００は、メインメモリ２０６に記憶された命令２０９を受信して実行する処理ユニット２０４を含む。本明細書で参照されるように、処理ユニット２０４は、中央処理装置（ＣＰＵ）パイプライン、グラフィックス処理ユニット（ＧＰＵ）、又は、仮想アドレスを使用するメモリ動作をサポートする他の計算エンジンを表す。メインメモリ２０６は、ランダムアクセスメモリ（ＲＡＭ）モジュール、読み取り専用メモリ（ＲＯＭ）モジュール、ハードディスク、他の非一時的なコンピュータ可読記憶媒体等のように、コンピューティングシステム２００によって使用されるメモリデバイスを含むコンピューティングシステム２００のメモリサブシステムの一部であってもよい。

【0014】

メインメモリ２０６に加えて、メモリサブシステムは、Ｌ２若しくはＬ３キャッシュ等のキャッシュメモリ、及び／又は、レジスタをさらに含んでもよい。そのようなキャッシュメモリ及びレジスタは、処理ユニット２０４内、又は、コンピューティングシステム２００の他のコンポーネント上に存在してもよい。

【0015】

図３は、一実施形態による、コンピューティングシステム２００の処理ユニット２０４及びメインメモリ２０６を示す図である。処理ユニット２０４は、プロセッサ３０１（例えば、ＣＰＵ、ＧＰＵ等）と、メモリ管理ユニット（ＭＭＵ）３０２と、トランスレーションルックアサイドバッファ（ＴＬＢ）３０３と、を含む。一実施形態では、処理ユニット２０４のコンポーネント３０１，３０２，３０３は、同じデバイスパッケージに含まれている。プログラム命令２０９の実行中、プロセッサ３０１は、１つ以上のメモリコントローラを介してメモリ要求を発行することによって、メインメモリ２０６に記憶されたデータにアクセスする。プロセッサ３０１は、ＭＭＵ３０２によって物理メモリアドレスに変換される仮想アドレスを使用してメモリ位置を参照する。ＭＭＵ３０２は、仮想アドレスから物理アドレスへの変換を記憶するページテーブル３１１内のエントリを使用して変換を実行する。変換は、さらにＴＬＢにキャッシュされる。一実施形態では、ＭＭＵ３０２は、ＳＥＬＥＣＴ回路３０４及びＲＡＮＫ回路３０５をさらに含み、これらは、ページテーブル３１１及び／又はＴＬＢ３０３に記憶されたマッピング（例えば、ビットベクトル、事前計算された物理アドレスのセット等）をデコードするために使用される。

【0016】

ページテーブル３１１は、メインメモリ２０６に記憶されており、アドレス変換情報をツリー、ハッシュテーブル又は連想マップデータ構造で記憶する。処理ユニット２０４は、仮想アドレスにアクセスすると、仮想アドレスから物理アドレスへの変換を、その変換がＴＬＢ３０３にないかチェックすることによって実行し、その変換がＴＬＢ３０３で利用可能でない（すなわち、ＴＬＢミスが発生した）場合、ＭＭＵ３０２はページテーブルウォークを実行する。ページテーブルウォーク中に、ＭＭＵ３０２は、変換される仮想アドレスに基づいてページテーブル３１１内のノードを走査する。ページテーブル３１１において、内部ノードとは、ページテーブル３１１内の子ノードを指すエントリを含むノードである。ページテーブル３１１内のリーフノードは、物理メモリ内のアプリケーションデータの物理ページを指すエントリを含む。リーフノードを構成するものは、ページサイズによって変わり（例えば、１ＧＢ、２ＭＢ、４ＫＢのページをそれぞれ有するｘ８６＿６４のｌｏｎｇモードのＬ３、Ｌ２、Ｌ１）、その理由は、仮想アドレスの多くがより大きなページでページオフセットされるためである。

【0017】

メモリ２０６は、空きリスト３１２のセットをさらに記憶する。空きリスト３１２は、コンピューティングシステム２００のオペレーティングシステムによって維持され、新しいデータへの割り当てに利用可能なメモリページを追跡するために使用される。メモリが割り当て解除される（すなわち、解放される）と、割り当て解除されたページは、空きリスト３１２の１つに追加される。メモリが割り当てられる場合、新しいデータを割り当てるための空きメモリページが空きリスト３１２から識別される。

【0018】

図４は、一実施形態による、ページテーブル３１１を使用した仮想メモリアドレスの物理メモリアドレスへの変換を示す図である。仮想メモリアドレス４００は、符号拡張４０１と、仮想ページ番号４０７（ルートオフセット４０２、子オフセット４０３及びリーフオフセット４０４を含む）と、仮想サブページ４０５と、サブページオフセット４０６と、を含む。仮想メモリアドレス４００内のフィールド４０２～４０６は、ルートノード４１０、子ノード４１１及びリーフノード４１２を含むページテーブル３１１内のノードを走査するために使用される。

【0019】

ページテーブル３１１内のエントリは、大きな物理メモリ領域から、部分的又は完全に分断された（すなわち、不連続な）物理サブページのセットを割り当てて、より小さな仮想スーパーページをバッキングすることを可能にする。一実施形態では、物理メモリ領域は、それがバッキングする仮想スーパーページのサイズの２倍であり、仮想及び物理サブページは同じサイズである。そのため、物理メモリ領域は、対応する仮想スーパーページの２倍のサブページを含む。したがって、物理領域内の物理サブページのうち少なくとも半分が空いている場合、空き物理サブページを使用して仮想スーパーページをバッキングすることができる。

【0020】

各ページテーブルエントリは、いくつかのアドレスフィールド（例えば、４２０～４２２）としてページテーブル３１１に記録される。一実施形態では、アドレスフィールドは、オペレーティングシステム又はＭＭＵ３０２が操作することができる追加のメタデータ又は未割り当てビットをさらに含む。一実施形態では、各ページテーブルエントリは、仮想ページの内容を記憶するために割り当てられた、より大きな物理メモリ領域内の物理サブページを識別するマッピング（例えば、ビットベクトル４２３）を含む。図４に示す例示的なアドレス変換では、２ＭＢの仮想ページサイズが６４ＫＢの物理サブページによってバッキングされる。各ページテーブルエントリ（例えば、リーフノード４１２）には、６４ビットのビットベクトル（例えば、ビットベクトル４２３）が埋め込まれており、このビットベクトルは、物理サブページ毎に、その物理サブページが２ＭＢの仮想ページ内の３２個の仮想サブページのうち何れをバッキングしているか否かを示す１ビットを含む。各仮想サブページは、２ＭＢの仮想ページに亘る仮想アドレス空間の１／３２、すなわち６４ＫＢ相当のメモリ容量を表す。換言すれば、ビットベクトル４２３は、バッキング物理メモリ領域内の６４個の６４ＫＢの物理サブページのうち何れが２ＭＢの仮想ページをバッキングするために使用されているかを識別する。したがって、ビットベクトルは、バッキング物理領域内の６４×６４ＫＢ、すなわち４ＭＢの物理メモリを追跡する。バッキング物理メモリ領域が少なくとも２ＭＢの空いている物理メモリ（すなわち、少なくとも３２個の６４ＫＢのサブページに相当）を有する場合、２ＭＢの仮想ページをバッキングするために物理メモリ領域を割り当てることができる。４ＭＢのバッキング物理領域の各物理サブページについて、その物理サブページが仮想ページに割り当てられている場合、ビットベクトル４２３内の対応するビットがアサートされる。一実施形態では、ビットはハイにアサートされ（例えば、「１」に設定され）、ローにデアサートされる（例えば、「０」に設定される）。他の実施形態では、アサートされた状態及びデアサートされた状態を表現するために、他の値又は電気的状態を使用することができる（例えば、ローでアサートされ、ハイでデアサートされる）。リーフエントリのアドレスフィールド４２２は、４ＭＢの物理メモリ領域の第０バイトを指すように設定される。一実施形態では、アドレスフィールド（例えば、４２０～４２２）は、それらが指すメモリブロックのバイトサイズの２を底とする対数（例えば、６４ＫＢの場合は１６、または４ＭＢの場合は２２）だけ左にシフトされた物理ページ番号として記憶される。例えば、アドレスフィールド４２２は、４ＭＢの物理領域の第０バイトを計算するために、４×１０２４×１０２４の２を底とする対数（すなわち、２２）だけ左にシフトされた物理領域識別子を記憶する。

【0021】

仮想メモリアドレス４００の変換では、ページテーブルベースポインタ４１３（例えば、ｘ８６システムの制御レジスタに記憶されるもの）は、ページテーブル３１１のルートノード４１０を指し、ルートオフセット４０２を使用して、ルートノード４１０からアドレス４２０を選択する。アドレス４２０は、子ノード４１１を指し、子オフセット４０３を使用してアドレス４２１を選択する。アドレス４２１は、リーフノード４１２を指し、リーフオフセット４０４を使用してアドレス４２２を選択する。アドレス４２２は、同じくリーフノード４１２に記憶されたビットベクトル４２３に関連付けられる。リーフノード４１２のアドレスフィールド４２２は、４ＭＢの物理メモリ領域の第０バイトを指し、一方、ビットベクトル４２３は、仮想ページをバッキングするために割り当てられた、指示された物理メモリ領域内の（場合によっては不連続な）物理サブページを識別する。

【0022】

仮想メモリアドレス４００において、仮想サブページフィールド４０５は、仮想ページ内の３２個の仮想サブページのうち何れかを識別するための５ビット（０から３１までの値を表す）を含む。指定された仮想サブページ４０５をバッキングしている物理サブページを特定するために、ＳＥＬＥＣＴ回路３０４によって、ビットベクトル４２３に対するＳＥＬＥＣＴ動作が実行される。

【0023】

図５Ａは、一実施形態による、ＳＥＬＥＣＴ関数の動作を示す図である。ビットベクトルｖ及びインデックスｉが与えられると、ＳＥＬＥＣＴ関数は、ゼロからカウントした場合に「１」に設定された最下位からｉ番目のビットのインデックスを返す。図５Ａに示す例では、ＳＥＬＥＣＴ関数に、１６ビットのベクトルｖ及び入力インデックス「７」が提供される。ＳＥＬＥＣＴ関数は、ビットベクトルｖの最下位から「１」のビットを、０から入力インデックス「７」までカウントする（すなわち、ビットベクトルｖの８番目の「１」のビットまでカウントする）。８番目の「１」のビットは、ビットベクトルｖ内で位置「１１」にある。したがって、ＳＥＬＥＣＴ（ｖ，７）は「１１」を返す。追加の例として、ＳＥＬＥＣＴ（０ｂ１０１０１０１０，３）は、４番目の「１」のビット（パラメータ「３」がゼロから始まるインデックスのため）がベクトルのビット位置７で発生しているので、「７」を返す。同じ入力ビットベクトルを使用すると、ＳＥＬＥＣＴ（０ｂ１０１０１０１０，０）は、最初の「１」のビットがインデックス１で発生しているので、「１」を返すことになる。

【0024】

ＳＥＬＥＣＴ回路３０４は、ビットベクトル４２３を入力ビットベクトルｖとし、仮想サブページ番号４０５の５ビットを入力インデックスとしてＳＥＬＥＣＴ関数を実行し、４ＭＢの物理メモリ領域４３０内の物理サブページ４４０のインデックスを出力する。計算された物理サブページインデックスを左にシフトして、物理サブページの第０バイトの完全な物理アドレスを計算する。６４ＫＢのサブページを有する所定の例では、計算された物理サブページインデックスは、１６だけ左にシフトされる。サブページオフセット４０６の１６ビットは、物理サブページ４４０へのバイトレベルのインデックスとして使用される。上述したアドレス変換の例では、仮想及び物理ページ、物理メモリ領域、アドレスフィールド等のサイズは例示的なものであり、代替の実施形態では異なるパラメータが可能である。

【0025】

図５Ｂは、一実施形態による、ＳＥＬＥＣＴのコンパニオン関数であるＲＡＮＫ関数の動作を示す図である。一実施形態では、ＲＡＮＫ関数は、ＲＡＮＫ回路３０５によって実行され、ＲＡＮＫ回路３０５は、ビットベクトルｖ及び入力インデックスｉが与えられた場合に、ビットベクトルｖ内のインデックスｉより前の「１」に設定されたビットの数を返す。図５Ｂに示す例では、ＲＡＮＫ関数は、入力ビットベクトルｖ及び入力インデックス「７」に対して、ビットベクトルｖのビット位置７より前で４ビットが「１」に設定されているので、「４」を返す。したがって、ＲＡＮＫ関数は、（例えば、メモリを割り当て又は割り当て解除する場合に）ビットベクトルｖによって示される割り当て済みの又は空いている物理サブページの数を特定するために使用される。

【0026】

図６Ａは、一実施形態による、いくつかの仮想メモリページのうち仮想メモリページ毎に、仮想メモリページに割り当てられた物理メモリ領域の不連続な物理サブページを識別するためのマッピングが記憶されるＴＬＢ３０３の一実施形態を示す図である。ＴＬＢ３０３は、アドレス変換に使用されるバッファであり、このバッファは、ページテーブル３１１からのエントリをキャッシュし、少なくともエントリのサブセットについて、ページテーブル３１１の関連するリーフノード（例えば、ノード４１２）からのマッピングを含む。図６Ａに示すように、ＴＬＢ３０３内のエントリ６２０は、仮想ページ番号６２１をマッピング（すなわち、ビットベクトル６２２）及び物理領域番号６２３に関連付ける。上述した例を続けると、物理領域番号６２３は、仮想ページ番号６２１によって識別される２ＭＢの仮想ページをバッキングする４ＭＢの物理メモリ領域（連続した物理サブページのセットを含む）を識別する。

【0027】

ビットベクトル６２２は、バッキング物理メモリ領域内の何れの物理サブページが仮想ページに割り当てられているかを識別する。ビットベクトルは、仮想ページに割り当てられた各物理サブページのアサートされたビットと、仮想ページ番号に割り当てられていないバッキング物理メモリ領域内の各空きサブページのデアサートされたビットと、を含む。一実施形態では、ビットベクトル６２２内のビットは、対応する物理サブページが物理メモリ領域内で順序付けられているのと同じ順序で配列される。

【0028】

ＭＭＵ３０２は、物理メモリアドレス６１０に変換される仮想メモリアドレス６００を受信すると、仮想メモリアドレス６００内の仮想ページ番号６０１を使用して、ＴＬＢ３０３においてルックアップを実行する。一致する仮想ページ番号６２１がＴＬＢ３０３で見つかった場合、ＴＬＢヒットが発生する。仮想ページ番号６２１は、ＴＬＢエントリ６２０内でビットベクトル６２２及び物理領域番号６２３に関連付けられている。ＴＬＢヒットが発生した場合、物理領域番号６２３は、物理メモリアドレス６１０の最上位ビット６１１になる。ＴＬＢエントリ６２０からのビットベクトル６２２及び仮想サブページ番号６０２は、ＴＬＢ３０３に接続されたＳＥＬＥＣＴ回路６３０への入力となる。

【0029】

ＳＥＬＥＣＴ回路６３０は、ビットベクトル６２２内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、物理サブページ番号６１２を特定し、ここで、ｉは要求された仮想サブページ番号６０２を表す。ＳＥＬＥＣＴ回路６３０は、物理アドレス６１０の中央に物理サブページ番号６１２を出力する。計算された物理サブページ番号６１２及び物理領域番号６１１（これは、仮想ページをバッキングする全てのサブページに共通である）は、物理サブページの物理アドレスを形成する。物理メモリアドレス６１０内の残りのサブページオフセットビット６１３は、仮想メモリアドレス６００内のサブページオフセットビット６０３と同じである。代替の実施形態では、これらのフィールドは並べ替えられてもよいし、不連続なビットに分割されてもよい。さらに、仮想及び物理サブページは、必ずしも同じサイズである必要はない。

【0030】

図６Ｂは、各仮想ページ番号のマッピングが事前計算された変換６２４のセットとして記憶されるＴＬＢ３０３の一実施形態を示す図である。事前計算された変換６２４の各々は、事前計算された仮想サブページ番号を事前計算された物理サブページ番号に関連付ける。一実施形態では、事前計算された物理サブページ番号は、事前計算された変換６２４の配列に記憶され、各事前計算された物理サブページ番号は、それに関連付けられた仮想サブページ番号に対応する配列６２４内のインデックスに記憶される。

【0031】

上述した例と同じパラメータを有する一実施形態では、２ＭＢのスーパーページについての仮想サブページ番号から物理サブページ番号への変換の完全なセットは、３２個の６ビットのカウンタに記憶される。仮想メモリアドレス６００が物理メモリアドレス６１０に変換される場合、仮想ページ番号６０１を使用してＴＬＢエントリ６４０のルックアップを行う。ＴＬＢエントリ６４０が見つかると（すなわち、ＴＬＢヒットが発生すると）、ＴＬＢ３０３は、仮想サブページ番号６０２を使用して、事前計算された物理サブページ番号を含む事前計算された変換のフィールド６２４にインデックスする。図６Ｂに示すように、物理サブページ番号「１５」は、仮想サブページ番号６０２によって示される配列インデックスに記憶されているので、「１５」は、物理メモリアドレス６１０内の物理サブページ番号６１２になる。物理メモリアドレス６１０内のサブページオフセット６１３は、仮想メモリアドレス６００内のサブページオフセット６０３と同じである。

【0032】

一実施形態では、ＴＬＢにＴＬＢエントリ６４０をインストールする場合又はその前に、仮想ページ６２１内の全ての仮想サブページについて変換を事前計算するために、ＳＥＬＥＣＴ動作が一度にまとめて実行される。このように、ＳＥＬＥＣＴ動作は変換毎に実行される必要がなく、ＳＥＬＥＣＴ回路はＴＬＢ３０３自体に含まれない。

【0033】

図６Ｃは、各エントリ内に仮想ページのマッピングをビットベクトル（例えば、６２２）として記憶し、さらに、仮想ページ内の仮想サブページ番号のサブセットについて事前計算された変換（例えば、６２５及び６２６）を事前計算された変換のフィールド６２４に記憶するＴＬＢ３０３の一実施形態を示す図である。一実施形態では、ＴＬＢ３０３は、将来変換される可能性のある１つ以上の仮想サブページを識別することを推測し、これらの仮想サブページの各々の物理サブページへの変換を事前計算する。

【0034】

一実施形態では、最も最近アクセスされた仮想サブページ番号が、推測される仮想サブページ番号６２５として選択され、その事前計算された推測される物理サブページ番号６２６と共に記憶される。一実施形態では、最近観察された仮想サブページ番号及びそれらに対応する物理サブページの小さな履歴（small history）が記憶される。仮想サブページ変換の履歴を使用して、次に何れの仮想サブページが変換される可能性が高いかを、例えば、履歴からアクセスストライド情報を推定することによって予測する。次いで、次の１つ以上の予想される仮想サブページ番号及びそれらに付随する物理サブページ番号が事前計算され、ＴＬＢ３０３に記憶される。

【0035】

変換される仮想メモリアドレス６００が、変換が事前計算された仮想サブページ（例えば、推測される仮想サブページ番号６２５）の何れにも一致しない仮想サブページ番号６０２を指定している場合、ＳＥＬＥＣＴ動作がＳＥＬＥＣＴ回路６３１によって実行され、上述したように、ビットベクトル６２２及び要求された仮想サブページ番号６０２に基づいて、要求された仮想サブページ番号６０２に対する正しい物理サブページ番号６１２が計算される。ＳＥＬＥＣＴ回路６３１はバイパス回路を含み、これにより、仮想サブページ番号６０２が、推測される仮想サブページ番号６２５と一致する場合に、ＳＥＬＥＣＴ回路６３１は、ＳＥＬＥＣＴ動作をバイパスし、代わりに、関連する推測される物理サブページ番号６２６を物理サブページ番号６１２として使用する。図６Ｃは、単一の推測される仮想サブページ番号６２５及びそれに対応する事前計算された物理サブページ番号６２６を単一のＴＬＢエントリ６５０に記憶するＴＬＢ３０３を示しているが、代替の実施形態は、ＴＬＢエントリ毎に複数のそのような推測される変換ペアを含むことができる。代替の実施形態では、推測される仮想サブページ番号６２５及び推測される物理サブページ番号６２６は、ＴＬＢ３０３とは別のデータ構造に記憶される。

【0036】

図７は、一実施形態による、メモリ２０６内の何れの物理メモリページが、新しいデータの割り当てに利用可能であるかを追跡するための空きリスト３１２のセットを示す図である。空きリスト３１２は、２つの空きリストのセット（すなわち、断片化していない（すなわち、連続した）メモリセグメントに関する第１の空きリストのセット７０１と、断片化したメモリセグメントに関する第２の空きリストのセット７０２）を含む。一実施形態では、空きリスト３１２は、処理ユニット２０４で実行されるオペレーティングシステムルーチンによって維持される。オペレーティングシステムは、セット７０１，７０２の各々の複数の空きリストを維持する。各リストは、異なるメモリサイズ（例えば、ｐ、２ｐ、４ｐ等）に関連付けられており、ここで、ｐはメモリページのサイズを表す。セット７０１内のｐ、２ｐ及び４ｐの空きリストは、２のべき乗で異なるサイズに関連付けられており、すなわち、セット７０１内の後続の空きリストの各々は、前の空きリストの２倍の大きさのメモリサイズに関連付けられている。メモリの割り当て要求が処理される場合、要求されたメモリの量は、物理ページ×２のべき乗の最も近いサイズに切り上げられる。決定されたサイズに対応する空きリストが識別され、その空きリストから空きメモリ領域が選択されて、割り当てが完了する。

【0037】

オペレーティングシステムは、割り当てに利用可能な連続した空きメモリの領域（すなわち、何れのデータにもまだ割り当てられていないもの）を空きリスト７０１の１つに配置する。空きリスト７０１の各々は、その空きリスト内の１つ以上の連続したメモリ領域の各々についてのノードを含み、空きリスト内の連続したメモリ領域の各々は、その空きリストに関連付けられたサイズである。例えば、ｐの空きリストのノードは、サイズｐの連続した空きメモリ領域を含み、２ｐの空きリストのノードは、サイズ２ｐの連続した空きメモリ領域を含み、以下同様である。割り当てが実行される場合、割り当てられるデータを記憶するのに十分なサイズに関連付けられた空きリストからノードが削除され、削除されたノードの空きメモリ領域が新しいデータに割り当てられる。一実施形態では、バディ割り当てシステム（buddy allocation system）を使用して、１つの空きリスト内の隣接する空きページのセットを結合し、それらを次に容量の大きい空きリストに移動させる（例えば、２つの隣接するｐサイズのセグメントが結合され、ｐの空きリストから２ｐの空きリストに移動される）。

【0038】

一実施形態では、オペレーティングシステムは、既に部分的に割り当てられている（すなわち、断片化した）メモリ領域をバッキングするための第２の空きリストのセット７０２を維持する。例えば、ほとんど空いている６４ＭＢの物理メモリの領域であるが、その６４ＭＢの領域内の２ＭＢの物理メモリの各ページが、少なくとも１つの６４ＫＢの割り当て済みのサブページを有するものは、新しいデータに割り当てるための連続した２ＭＢのページを１つも含まない。しかしながら、この６４ＭＢの物理領域は、４ＭＢの各バッキング物理領域が少なくとも半分空いている場合に不連続な物理メモリを使用して３２ＭＢの連続した仮想メモリを割り当てるために（又は、いくつかのより小さな割り当て要求のために）使用することができる。第２の空きリストのセット７０２は、例示的な断片化した６４ＭＢの領域等の断片化したメモリ領域内の利用可能なメモリを追跡する。空きリスト７０２の各々は、メモリサイズ（例えば、ｐ、２ｐ）に関連付けられ、１つ以上のノードを含み、各ノードは、関連付けられたメモリサイズの２倍を有し、少なくとも関連付けられた量の空きスペースを有する、部分的に空いている物理メモリ領域を指定する。例えば、ｐの空きリストの各ノードは、合計サイズが２ｐであって、合計空きスペースのサイズが少なくともｐである、部分的に空いているメモリ領域を指定し、２ｐの空きリストの各ノードは、合計サイズが４ｐであって、合計空きスペースのサイズが少なくとも２ｐである、部分的に空いているメモリ領域を指定する。部分的に空いている各物理メモリ領域と共に記憶されたビットベクトル（例えば、ビットベクトル７１０）は、部分的に空いている物理メモリ領域内の空き物理サブページを識別する。

【0039】

一例として、ビットベクトル７１０は、部分的に空いている物理メモリ領域７１１内の（アサートされたビットに対応する）空き物理サブページのサブセットと、（デアサートされたビットに対応する）割り当て済みの物理サブページのサブセットと、を識別する。ビットベクトル７１０において、ビットは、物理メモリ領域７１１内の対応する物理サブページと同じ順序で配列される。図７に示すように、ビットベクトル７１０は、関連付けられた物理メモリ領域７１１と共に記憶される。代替の実施形態では、複数の部分的に空いている物理メモリ領域の空きサブページを追跡する別個のグローバルビットベクトルが維持される。

【0040】

図８は、一実施形態による、仮想スーパーページをバッキングするための物理メモリ領域内の不連続な物理サブページの割り当てを示す図である。物理メモリ領域８０１は、１６個の物理サブページ０～１５を含む。これらのうち、サブページ３、５、１３は割り当て済みである。したがって、物理メモリ領域８０１に関連付けられた空きページビットベクトル８０２（又は、グローバル空きページビットベクトルのセグメント）は、割り当て済みのサブページに対応する位置３、５、１３においてデアサートされたビットを含む。ビットベクトル８０２内の残りのビット位置はアサートされており、それらに対応するサブページが空いていることを示している。

【0041】

８つのサブページを有する仮想スーパーページを割り当てるために、ＳＥＬＥＣＴ動作を実行して、物理メモリ領域８０１から割り当てる８つの空きサブページのサブセットを識別する。ＳＥＬＥＣＴ動作は、ビットベクトル８０２及びインデックス７（８つのアサートされたビットをカウントするためのもの）を入力として受け取り、インデックス９を出力する。物理メモリ領域８０１において、インデックス９以下の物理サブページ（すなわち、セグメント８５４，８５５，８５６）が、要求された仮想スーパーページをバッキングするために割り当てられる。残りの未割り当てのサブページ８５１，８５２，８５３は、空きリストに移動される。空きセグメント８５１，８５３は、２ｐの空きリスト（２ページの連続した空きセグメント用）に移動され、空きセグメント８５２は、ｐの空きリスト（１ページの空きセグメント用）に移動される。

【0042】

空きページビットベクトル８０３（又は、グローバル空きページビットベクトルのセグメント）は、新たに割り当てられたサブページに対応するビット０～２，４，６～９をデアサートするように更新される。新たに割り当てられた物理サブページに対応するビットをアサートすることにより、ビットベクトル８０４が計算される。ビットベクトル８０４が、新たに割り当てられた仮想スーパーページのページテーブルエントリに含まれ、そのページテーブルエントリが、ページテーブル３１１に追加される。一実施形態では、ビットベクトル８０４を含む仮想スーパーページのエントリは、ＴＬＢ３１１にも追加される。

【0043】

図９は、一実施形態による、コンピューティングシステム２００においてメモリの割り当て及び割り当て解除を行うための処理９００を示す図である。処理９００は、コンピューティングシステム２００内のコンポーネント（例えば、プロセッサ３０１及びＭＭＵ３０２）によって実行され、メインメモリ２０６内の物理メモリを１つ以上の仮想ページに割り当てる。

【0044】

ブロック９０１において、メモリ割り当てが要求されていない場合、割り当てが実行されず、システムは、ブロック１０００に提供されるように、既に割り当てられているメモリの使用及びアクセスを継続する。ブロック９０１において、メモリ割り当てが要求された場合、オペレーティングシステム（プロセッサ３０１によって実行されるもの）は、ブロック９０３～９１１に従って、メインメモリ２０６から物理メモリを割り当てる。ブロック９０３において、オペレーティングシステムは、割り当てられるメモリのサイズに基づいて、空きリスト３１２のうち何れかを選択する。具体的には、要求された割り当てサイズ以上の物理メモリ領域を含む空きリストが選択される。一実施形態では、割り当てられるメモリのサイズは、ページ×２のべき乗の最も近いサイズに切り上げられ、得られたサイズに関連付けられた空きリストが選択される。一実施形態では、要求された割り当てサイズｐの場合、選択された空きリストは、少なくともｐの空きメモリ容量であって、２ｐ未満の空きメモリ容量をそれぞれ含むノードを有する。その理由は、２ｐが、次に大きい空きリストに関連付けられたサイズであるためである。

【0045】

ブロック９０５において、オペレーティングシステムは、選択された空きリスト内のノードのセットから１つのノードを選択する。選択された空きリストが連続した空きリスト７０１の１つである場合、選択されたノード内の任意の物理メモリサブページを、割り当てに使用することができる。領域の未割り当てのページは、オプションで、各々のサイズに対応する空きリストに移動される。

【0046】

一実施形態では、断片化した空きリスト７０２のうち何れかから選択された断片化したメモリを使用して、割り当てが満たされる。ブロック９０７に提供されるように、ノードの１つ以上のビットベクトル（例えば、ビットベクトル７１０）に基づいて、ノードの部分的に空いている物理領域（例えば、領域７１１）の各々における空きサブページが識別され、仮想メモリページに割り当てるために選択される。具体的には、オペレーティングシステムは、ノード内の部分的に空いている物理メモリ領域に関連付けられた１つ以上のビットベクトルをチェックして、これらの領域内の空き物理サブページを識別する。オペレーティングシステムは、利用可能な空き物理サブページから、要求された仮想ページのバッキング用に割り当てるのに十分な数の空きサブページを選択する。

【0047】

一実施形態では、プロセッサ３０１は、ビットベクトルに対して演算を行い、仮想ページ内の仮想サブページの数に等しい数の設定されたビットを返す命令を使用して、この選択を容易にする。この命令は、２つのレジスタオペランド（すなわち、ビットベクトルを含む第１のレジスタと、計算結果を受け取るための第２のレジスタ）を有する。一実施形態では、ＳＥＬＥＣＴ関数を使用して、要求された仮想ページのバッキング用に割り当て可能な空きサブページを選択する。例えば、仮想ページ毎に３２個の仮想サブページがあり、物理領域（例えば、７１１）毎に６４個の物理サブページがあり、空き物理サブページ毎にビットベクトル（例えば、７１０）内に１ビットがあると仮定すると、ビットベクトルの長さは、物理領域（例えば、７１１）当たり６４ビットである。長さが６４ビットのビットベクトルｖ（例えば、７１０）がそれぞれ関連付けられた各物理メモリ領域（例えば、７１１）について、ビットベクトルｖ及び３１のインデックスを入力としてＳＥＬＥＣＴ関数が呼び出される。ＳＥＬＥＣＴ関数は、「１」に設定された３１番目のビットのビット位置インデックスを返し、このインデックスは、有効な場合は０から６３までであり、無効な場合は６４である。返されるインデックスは、要求された仮想ページ内の仮想サブページをバッキングするために部分的に空いている物理メモリ領域から割り当てられる、空き物理サブページのセットの最大の物理サブページ番号を表す。

【0048】

ブロック９０９において、オペレーティングシステムは、ページテーブルエントリをページテーブル３１１のリーフノード４１２に追加する。リーフノード４１２、子ノード４１１及びルートノード４１０は、まだ存在しなければ生成され、次のレベルの適切なノードを指すエントリがこれらの各ノードレベルに設置される。リーフノード４１２内の新しいページテーブルエントリは、アドレス４２２及びビットベクトル４２３を他のメタデータ及びＡＶＡＩＬＡＢＬＥビット（図示省略）と共に含む。ビットベクトル４２３内のアサートされたビットは、そのビットに対応する物理サブページが、ページテーブルエントリの仮想ページ内の仮想サブページの何れかをバッキングすることを示す。一実施形態では、ビットベクトル４２３は、空きリストからビットベクトル７１０をコピーし、最大の物理サブページ番号（すなわち、上述したようにＳＥＬＥＣＴ関数によって計算されるインデックス）より上のビットをマスクすることによって生成される。得られたビットベクトルは、仮想ページ番号に割り当てられた各物理サブページについてのアサートされたビットと、仮想ページ番号に割り当てられていない各物理サブページについてのデアサートされたビットと、を含む。いくつかの実施形態では、仮想ページ番号は、新たに割り当てられてからすぐにアクセスされる可能性が高いので、ビットベクトル６２２を含む新しいページテーブルエントリは、ＴＬＢ３０３にもキャッシュされる。代替の実施形態では、ビットベクトルの代わりに（又は、これに加えて）、ＴＬＢエントリに記憶されたマッピングは、図６Ｂ及び図６Ｃを参照して上述したように、仮想ページ内の仮想サブページ番号の全て（又は、一部）に関連付けられた事前計算された物理サブページ番号を含む。

【0049】

ブロック９１１において、未割り当てのままである物理メモリ領域内のサブページは、メモリ割り当てシステム（例えば、バディ（buddy）又はスラブアロケータ（slab allocator））を使用して空きリストに配置される。断片化した空きリスト７０２がサポートされている場合、断片化したメモリは、断片化した空きリスト７０２の何れかに配置される。例えば、３ＭＢのメモリが割り当て済みである４ＭＢのバッキング領域は、２ＭＢの仮想ページをバッキングすることができないが、残りの１ＭＢのメモリは、２５６ＫＢがサポートされているページサイズであると仮定すると、いくつかの２５６ＫＢの仮想ページをバッキングすることが可能であり得る。残りの空きページが空きリストに追加された後、処理９００はブロック１０００に進む。ブロック１０００において、要求された割り当てが完了し、割り当てられたメモリがアプリケーションデータを記憶するために使用される。ブロック９２１において、メモリ割り当て解除が要求されていない場合、処理９００はブロック９０１に戻る。したがって、メモリが割り当て又は割り当て解除されない間、ブロック９０１，１０００，９２１が繰り返される。

【0050】

ブロック９２１において、メモリの割り当て解除が要求された場合、オペレーティングシステムは、ブロック９２３～９２７の動作を実行することにより、以前に割り当てられた物理サブページのうち１つ以上を解放する。ブロック９２３において、オペレーティングシステムは、解放される物理サブページを含む物理メモリ領域について、断片化した空きリスト７０２の何れかに記録される新しいビットベクトルを計算する。新しいビットベクトル内の各ビットは、物理メモリ領域内の対応するサブページが空いているか又は解放される場合にアサートされ（例えば、「１」にされ）、対応するサブページが割り当てられたままとなる場合にデアサートされる（例えば、「０」にされる）。一実施形態では、解放される物理サブページを含む各物理メモリ領域について、ビットベクトルが計算される。

【0051】

ブロック９２５において、解放された物理メモリサブページを含む物理メモリ領域（例えば、領域７１１）は、各々のビットベクトル（例えば、ビットベクトル７１０）と共に、適切な断片化した空きリスト７０２内のノードに追加される。各物理メモリ領域について、関連付けられたビットベクトルでのポピュレーションカウント動作（１に設定されたビットの数をカウントする）を使用して、物理メモリ領域内の空き物理サブページの数を決定する。オペレーティングシステムは、いくつかの連続した物理メモリ領域が、合計で、その空きリストに関連付けられた要求の粒度を割り当てるのに十分な空き容量を有する場合に、それらの物理メモリ領域を空きリストに配置する。例えば、各々がサイズｐを有する２つの連続した物理メモリ領域（すなわち、合計サイズ２ｐ）は、それらが合計で少なくともｐの空きメモリ容量を有する場合、サイズｐに関連付けられた断片化した空きリストに一緒に配置される。

【0052】

いくつかの実施形態では、部分的に割り当てられた物理メモリ領域の各々のビットベクトルは、各々の物理メモリ領域と共に別々に空きリスト７０２に記憶される。代替の実施形態では、ビットベクトルは、（例えば、元のビットベクトルに関連付けられた複数の連続した物理メモリ領域からなる）より大きな物理メモリの領域に関連付けられた１つ以上のより大きなビットベクトルにマージされる。

【0053】

バディ割り当てが使用されている場合、オペレーティングシステムは、解放されたメモリ（例えば、半分しか割り当てられていないので、１６×４ＭＢ領域のうちの３２ＭＢ）を、等しいサイズ（例えば、１６×４ＭＢ）の隣接する物理メモリ領域のセットである「バディ」とマージできるか否かをチェックする。両方のセットにおいて、それらの物理サブページの少なくとも半分が空いている場合、それらは単一の要素にマージされ、次に大きい２のべき乗に関連付けられた空きリスト（例えば、３２×４ＭＢであり、各エントリは６４ＭＢの物理メモリを割り当てる）に配置される。この処理は、最大割り当て粒度サイズまで再帰的に繰り返される。あるいは、解放された物理サブページは、連続した空きリスト７０１のうち１つ以上に配置することができる。この場合、連続した空きページのセットは、２のべき乗×ページサイズのサイズを各々が有する１つ以上のセグメントに分割される。得られた各セグメントは、そのサイズに関連付けられた空きリストに追加される（例えば、サイズ２ｐを有するセグメントは２ｐの空きリストに配置される）。

【0054】

ブロック９２７において、解放されるサブページによってバッキングされる仮想ページのページテーブルエントリを更新又は削除して、割り当て解除を反映する。１つ以上の物理サブページが仮想ページに割り当てられたままとなる場合、ページテーブルエントリのビットベクトルを、解放されるサブページに対応するビットをデアサートするように更新し、割り当てられたままのサブページに対応するビットは、アサートされたままにする。物理メモリによってバッキングされなくなった仮想ページのページテーブルエントリは、ページテーブルから削除され、対応するＴＬＢエントリは全て無効化される。

【0055】

図１０は、一実施形態による、割り当てられたメモリにアクセスするための処理１０００を示す図である。処理１０００は、処理９００のブロック１０００に対応する。ブロック９０１から、メモリアクセス要求（例えば、ロード又はストア命令によるもの）が受信されていない場合、処理１０００は、処理９００のブロック９２１に進む。そうではなく、メモリアクセス要求が受信された場合、処理１０００は、ブロック１００３～１０１７に従ってメモリ要求を処理する。

【0056】

受信されたメモリ要求は、データが読み書きされる物理メモリアドレス６１０に変換される仮想メモリアドレス６００を決定する。処理ユニット２０４は、仮想メモリアドレスのエントリが既にＴＬＢ３０３にキャッシュされている場合、ＴＬＢ３０３を使用してメモリ変換を実行する。したがって、ブロック１００３に提供されるように、処理ユニット２０４内のメモリアクセスロジックは、要求された仮想アドレス６００内の要求された仮想ページ番号６０１に基づいて、ＴＬＢ３０３内でルックアップを実行する。ブロック１００５において、仮想ページ番号６０１がＴＬＢ３０３内にエントリを有している場合、ブロック１００３のＴＬＢルックアップがヒットとなり、処理１０００はブロック１００７に進む。ブロック１００７において、プロセッサ２０４は、一致するＴＬＢエントリ６５０の事前計算された変換のフィールド６２４内の仮想サブページ番号６０２のルックアップを実行する。一実施形態では、プロセッサ２０４は、仮想サブページ番号６０２を、事前計算された変換のフィールド６２４内の１つ以上の推測される仮想サブページ番号（例えば、６２５）の各々と比較する。

【0057】

ブロック１００９において、仮想サブページ番号６０２が事前計算された変換のフィールド６２４内で見つかった場合、事前計算された物理サブページ番号（例えば、６２６）が事前計算された変換のフィールド６２４から読み取られ、出力される物理メモリアドレス６１０内の物理サブページ番号６１２として使用される。ＳＥＬＥＣＴ回路６３１が存在する場合、ＳＥＬＥＣＴ回路６３１はバイパスされ、ＳＥＬＥＣＴ動作は実行されない。（図６Ａに示すように）ＴＬＢエントリが事前計算された変換のフィールドを含まない場合、又は、仮想サブページ番号６０２について事前計算された変換がない場合、処理１０００は、ブロック１００９からブロック１０１３に進む。

【0058】

ブロック１０１３において、ＳＥＬＥＣＴ回路６３１によりＳＥＬＥＣＴ動作が実行され、ＴＬＢエントリ６５０内のビットベクトル６２２に基づいて物理サブページ番号６１２が計算される。ＳＥＬＥＣＴ回路６３１は、ビットベクトル６２２及び仮想サブページ番号６０２を入力として受け取り、ビットベクトル６２２内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、物理サブページ番号６１２を決定し、ここで、ｉは、要求された仮想サブページ番号６０２を表す。ＳＥＬＥＣＴ回路６３１から出力される得られたインデックスは、要求された仮想サブページ番号６０２に割り当てられた物理サブページを識別する物理サブページ番号６１２である。

【0059】

ブロック１０１１又は１０１３に従って物理サブページ番号６１２が計算されると、処理１０００はブロック１０１５に進む。ブロック１０１５において、ＴＬＢ３０３は、ＴＬＢエントリ６５０からの物理領域番号６１１と、事前計算又は計算された物理サブページ番号６１２と、要求された仮想メモリアドレス６００のサブページオフセット６０３からコピーされたサブページオフセット６１３と、を含む物理メモリアドレス６１０を出力する。

【0060】

ブロック１００５において、ＴＬＢ３０３が、要求された仮想ページ番号４０７のエントリを含まないような仮想メモリアドレス４００が要求された場合、ＴＬＢミスが発生し、処理１０００はブロック１０２１に進む。ブロック１０２１において、仮想メモリアドレス４００内の仮想ページ番号４０７を使用してページテーブルウォークが実行され、リーフノード４１２に到達するまでページテーブル３１１の内部ノード（例えば、４１１，４１２）が走査される。ブロック１０２３に提供されるように、リーフノード４１２内のマッピング（例えば、ビットベクトル４２３）を使用して、物理サブページ番号が計算される。一実施形態では、ＴＬＢ３０３内のブロック１０１３と同様に、ページテーブルエントリ内のビットベクトル４２３を使用してＳＥＬＥＣＴ関数が実行される。

【0061】

ブロック１０２５において、要求された仮想ページ番号をページテーブルウォークから特定された物理ページ番号（アドレス４２０，４２１，４２２を結合したもの）に関連付けるＴＬＢエントリが生成される。ビットベクトル４２３は、ページテーブルエントリから新しいＴＬＢエントリにコピーされる。ブロック１０１７において、（ＴＬＢ３０３又はページテーブル３１１によって）仮想メモリアドレス６００が物理メモリアドレス６１０に変換されると、メモリ要求は、元のメモリ要求に従って、返された物理メモリアドレス６１０でメモリ２０６にアクセスする。このように、上記の処理９００，１０００の動作により、コンピューティングシステム２００は、大きな仮想スーパーページをバッキングするための断片化した不連続なメモリの割り当てをサポートする。

【0062】

デバイスは、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングを記憶するアドレス変換バッファを備える。マッピングは、仮想ページ番号に割り当てられた物理サブページのセットを識別し、物理サブページのセットは、物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、物理メモリ領域内の複数の連続したサブページのうち少なくとも第２の物理サブページを含まない。メモリ管理ユニットは、アドレス変換バッファに結合されており、要求された仮想サブページ番号と、複数の仮想ページ番号のうち要求された仮想ページ番号と、を受信したことに応じて、要求された仮想ページ番号に関連付けられたマッピングに基づいて、要求された仮想サブページ番号に割り当てられた複数の連続したサブページのうち物理サブページを識別する物理サブページ番号を決定する。

【0063】

このデバイスでは、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングは、ビットベクトルを含み、ビットベクトルは、仮想ページ番号に割り当てられた複数の連続した物理サブページの物理サブページ毎のアサートされたビットと、仮想ページ番号に割り当てられていない物理メモリ領域内の物理サブページ毎のデアサートされたビットと、を含む。

【0064】

このデバイスは、アドレス変換バッファに結合されたＳＥＬＥＣＴ回路をさらに備え、ＳＥＬＥＣＴ回路は、複数の仮想ページ番号毎に、ビットベクトル内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、物理サブページ番号を決定し、ｉは、要求された仮想サブページ番号を表す。

【0065】

このデバイスでは、アドレス変換バッファは、トランスレーションルックアサイドバッファ（ＴＬＢ）であり、複数の仮想ページ番号毎に、推測される仮想サブページ番号を、推測される仮想サブページ番号に割り当てられた物理サブページを識別する事前計算された物理サブページ番号に関連付ける、事前計算された変換のフィールドを含む。

【0066】

このデバイスは、ＳＥＬＥＣＴ回路をさらに備え、ＳＥＬＥＣＴ回路は、要求された仮想サブページ番号を受信したことに応じて、要求された仮想サブページ番号を、推測される仮想サブページ番号と比較する。要求された仮想サブページ番号が、推測される仮想サブページ番号と一致する場合に、ＳＥＬＥＣＴ回路は、事前計算された変換のフィールドから、事前計算された物理サブページ番号を読み出すことによって、物理サブページ番号を決定する。要求された仮想サブページ番号が、推測される仮想サブページ番号と一致しない場合に、ＳＥＬＥＣＴ回路は、マッピング及び要求された仮想サブページ番号に基づいて物理サブページ番号を計算することによって、物理サブページ番号を決定する。

【0067】

このデバイスでは、マッピングは、事前計算された仮想サブページ番号を、事前計算された物理サブページ番号に関連付ける、事前計算された変換のセットを含む。

【0068】

このデバイスは、メモリ管理ユニットに結合された空きリストをさらに備える。空きリストは、１つ以上のノードのセットを含む。１つ以上のノードのセット内の各ノードは、ビットベクトルを含み、部分的に空いている物理メモリ領域を識別する。ビットベクトルは、部分的に空いている物理メモリ領域内の空きサブページの第１のサブセットと、部分的に空いている物理メモリ領域内の割り当て済みのサブページの第２サブセットと、を識別する。

【0069】

方法は、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングを記憶することを含む。マッピングは、仮想ページ番号に割り当てられた物理サブページのセットを識別する。物理サブページのセットは、物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、物理メモリ領域内の複数の連続したサブページのうち少なくとも第２の物理サブページを含まない。この方法は、要求された仮想サブページ番号と、複数の仮想ページ番号のうち要求された仮想ページ番号と、を受信したことに応じて、要求された仮想ページ番号に関連付けられたマッピングに基づいて、要求された仮想サブページ番号に割り当てられた複数の連続したサブページのうち物理サブページを識別する物理サブページ番号を決定することをさらに含む。

【0070】

この方法は、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングをビットベクトルとして記録することであって、ビットベクトルは、仮想ページ番号に割り当てられた複数の連続した物理サブページ毎のアサートされたビットと、仮想ページ番号に割り当てられていない物理メモリ領域内の物理サブページ毎のデアサートされたビットと、を含む、ことをさらに含む。

【0071】

この方法は、複数の仮想ページ番号毎に、ビットベクトル内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、物理サブページ番号を決定することであって、ｉは、要求された仮想サブページ番号を表す、ことをさらに含む。

【0072】

この方法は、複数の仮想ページ番号毎に、推測される仮想サブページ番号と、推測される仮想サブページ番号に割り当てられた物理サブページを識別する事前計算された物理サブページ番号と、をアドレス変換バッファの事前計算された変換のフィールドに記憶することをさらに含む。

【0073】

この方法は、要求された仮想サブページ番号を受信したことに応じて、要求された仮想サブページ番号を、推測される仮想サブページ番号と比較することと、要求された仮想サブページ番号が、推測される仮想サブページ番号と一致する場合に、事前計算された変換のフィールドから、事前計算された物理サブページ番号を読み出すことによって、物理サブページ番号を決定することと、をさらに含む。

【0074】

この方法は、１つ以上のノードのセットを空きリストに記憶することをさらに含む。１つ以上のノードのセット内の各ノードは、ビットベクトルを含み、部分的に空いている物理メモリ領域を識別する。ビットベクトルは、部分的に空いている物理メモリ領域内の空きサブページの第１のサブセットと、部分的に空いている物理メモリ領域内の割り当て済みのサブページの第２のサブセットと、を識別する。この方法は、物理メモリを割り当てる要求に応じて、空きリスト内の１つ以上のノードのセットから第１のノードを選択することをさらに含む。空きリストは、要求のメモリサイズよりも大きいサイズｐに関連付けられている。選択された第１のノードで識別される部分的に空いている物理メモリ領域は、サイズが少なくともｐの空きメモリ容量を含む。

【0075】

この方法は、物理メモリ領域のビットベクトルを計算することによって、物理サブページのセットのうち１つ以上のサブページを解放することをさらに含む。ビットベクトルの各ビットは、物理メモリ領域内の対応するサブページが空いているか否かを示す。この方法は、新しいノードを第１の空きリストに追加することをさらに含む。新しいノードは、計算されたビットベクトルを含み、物理メモリ領域を識別する。

【0076】

この方法は、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングを記憶する前に、トランスレーションルックアサイドバッファ（ＴＬＢ）ミスに応じて、仮想ページ番号に基づいてページテーブルを走査して、ページテーブル内のマッピングを識別することをさらに含む。マッピングは、ビットベクトルとしてページテーブルに記憶される。この方法は、マッピングをページテーブルからＴＬＢにコピーすることによって、マッピングを記憶することをさらに含む。

【0077】

コンピューティングシステムは、物理メモリ領域を含むメインメモリと、メインメモリに結合されたプロセッサと、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングを記憶するアドレス変換バッファと、を備える。マッピングは、仮想ページ番号に割り当てられた物理サブページのセットを識別する。物理サブページのセットは、物理メモリ領域内の複数の連続したサブページのうち少なくとも第１の物理サブページを含み、物理メモリ領域内の複数の連続したサブページのうち少なくとも第２の物理サブページを含まない。このコンピューティングシステムは、プロセッサ及びアドレス変換バッファに結合されたメモリ管理ユニットであって、要求された仮想サブページ番号と、複数の仮想ページ番号のうち要求された仮想ページ番号と、を受信したことに応じて、要求された仮想ページ番号に関連付けられたマッピングに基づいて、要求された仮想サブページ番号に割り当てられた複数の連続したサブページのうち物理サブページを識別する物理サブページ番号を決定する、メモリ管理ユニットをさらに備える。

【0078】

このコンピューティングシステムでは、複数の仮想ページ番号毎に、仮想ページ番号に関連付けられたマッピングは、ビットベクトルを含み、ビットベクトルは、仮想ページ番号に割り当てられた複数の連続した物理サブページ毎のアサートされたビットと、仮想ページ番号に割り当てられていない物理メモリ領域内の物理サブページ毎のデアサートされたビットと、を含む。このコンピューティングシステムは、アドレス変換バッファに結合されたＳＥＬＥＣＴ回路をさらに備える。ＳＥＬＥＣＴ回路は、ビットベクトル内の最下位からｉ番目のアサートされたビットのインデックスを計算することによって、物理サブページ番号を決定し、ｉは、要求された仮想サブページ番号を表す。

【0079】

このコンピューティングシステムでは、アドレス変換バッファは、複数の仮想ページ番号毎に、推測される仮想サブページ番号を、推測される仮想サブページ番号に割り当てられた物理サブページを識別する事前計算された物理サブページ番号に関連付ける、事前計算された変換のフィールドをさらに含む。このコンピューティングシステムは、ＳＥＬＥＣＴ回路をさらに備え、ＳＥＬＥＣＴ回路は、要求された仮想サブページ番号を、推測される仮想サブページ番号と比較する。要求された仮想サブページ番号が、推測される仮想サブページ番号と一致する場合に、ＳＥＬＥＣＴ回路は、事前計算された変換のフィールドから、事前計算された物理サブページ番号を読み出すことによって、物理サブページ番号を決定する。要求された仮想サブページ番号が、推測される仮想サブページ番号と一致しない場合に、ＳＥＬＥＣＴ回路は、マッピング及び要求された仮想サブページ番号に基づいて物理サブページ番号を計算することによって、物理サブページ番号を決定する。

【0080】

このコンピューティングシステムは、プロセッサに結合され、１つ以上のノードのセットを記憶する空きリストをさらに含む。１つ以上のノードのセット内の各ノードは、ビットベクトルを含み、部分的に空いている物理メモリ領域を識別する。ビットベクトルは、部分的に空いている物理メモリ領域内の空きサブページの第１のサブセットと、部分的に空いている物理メモリ領域内の割り当て済みのサブページの第２のサブセットと、を識別する。また、プロセッサは、仮想メモリページのサイズと、空きリストに関連付けられたサイズｐと、に基づいて、空きリストを選択することと、空きリスト内の１つ以上のノードのセットから第１のノードを選択することと、選択された第１ノード内のビットベクトルに基づいて、仮想メモリページに割り当てるための物理サブページのセットを選択することと、によって、仮想メモリページのためにメインメモリから物理メモリを割り当てる。選択された第１ノードで識別される部分的に空いている物理メモリ領域は、少なくともｐの空きメモリ容量を含む。

【0081】

このコンピューティングシステムでは、プロセッサは、物理メモリ領域のビットベクトルを計算することと、新しいノードを空きリストに追加することと、によって、物理サブページのセットのうち１つ以上のサブページを解放する。ビットベクトルの各ビットは、物理メモリ領域内の対応するサブページが空いているか否かを示し、新しいノードは、計算されたビットベクトルを含み、物理メモリ領域を識別する。

【0082】

本明細書で使用される場合、「～に結合される」という用語は、直接的に、又は、１つ以上の介在するコンポーネントを介して間接的に結合されることを意味し得る。本明細書に記載された様々なバスを介して提供される何れの信号も、他の信号と時間多重化され、１つ以上の共通のバスを介して提供されてもよい。さらに、回路コンポーネント又はブロック間の相互接続は、バス又は単一の信号線として示されてもよい。各バスは、代替的には１つ以上の単一の信号線であってもよく、各単一信号線は、代替的にはバスであってもよい。

【0083】

特定の実施形態は、非一時的なコンピュータ可読記憶媒体に記憶された命令を含み得るコンピュータプログラム製品として実施され得る。これらの命令は、説明した動作を実行するように汎用プロセッサ又は専用プロセッサをプログラムするために使用され得る。コンピュータ可読記憶媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式（例えば、ソフトウェア、処理アプリケーション）で情報を記憶又は送信するための任意のメカニズムを含む。非一時的なコンピュータ可読記憶媒体は、磁気記憶媒体（例えば、フロッピー（登録商標）ディスク）、光学記憶媒体（例えば、ＣＤ－ＲＯＭ）、光磁気記憶媒体、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、消去可能プログラム可能メモリ（例えば、ＥＰＲＯＭ及びＥＥＰＲＯＭ）、フラッシュメモリ、又は、電子命令を記憶するのに適した他のタイプの媒体を含むことができるが、これらに限定されない。

【0084】

さらに、いくつかの実施形態は、コンピュータ可読記憶媒体が２つ以上のコンピュータシステムに記憶され、及び／又は、これらによって実行される分散コンピューティング環境で実施されてもよい。また、コンピュータシステム間で転送される情報は、コンピュータシステムを接続する伝送媒体を介してプル（pulled）又はプッシュ（pushed）されてもよい。

【0085】

概して、コンピュータ可読記憶媒体上に担持されたコンピューティングシステム２００及び／又はその部分を表すデータ構造は、プログラムによって読み取ることができ、コンピューティングシステム２００を含むハードウェアを製造するために直接的又は間接的に使用することができる、データベース又は他のデータ構造であってもよい。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高水準設計言語（ＨＤＬ）におけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）の記述であってもよい。記述は、記述を合成する合成ツールによって読み取られ、合成ツールは、記述を合成して、合成ライブラリからゲートのリストを含むネットリストを生成してもよい。ネットリストは、コンピューティングシステム２００を含むハードウェアの機能を表すゲートのセットを含む。次に、ネットリストは、マスクに適用される幾何学形状を記述するデータセットを生成するために配置され、ルーティングされ得る。次に、マスクを、様々な半導体製造工程において使用して、コンピューティングシステム２００に対応する１つ以上の半導体回路を生成することができる。あるいは、コンピュータ可読記憶媒体上のデータベースは、必要に応じて、ネットリスト（合成ライブラリの有無にかかわらず）、データセット、又は、グラフィックデータシステム（ＧＤＳ）ＩＩデータであってもよい。

【0086】

本明細書における方法（複数可）の動作は、特定の順序で示され、説明されているが、各方法の動作の順序は、特定の動作が逆の順序で実行され得るように、又は、特定の動作が少なくとも部分的に他の動作と同時に実行され得るように、変更され得る。他の実施形態では、別個の動作の命令又はサブ動作は、断続的及び／又は交互的であってもよい。

【0087】

上記の明細書では、その特定の例示的な実施形態を参照して、実施形態を説明した。しかしながら、添付の特許請求の範囲に記載される実施形態のより広い範囲から逸脱することなく、これらに対して様々な修正及び変更が行われ得ることは明らかである。したがって、本明細書及び図面は、限定的な意味ではなく、例示的な意味のものと考えられるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図7】

【図8】

【図9】

【図10】

【国際調査報告】