特表 2022-532679 ＲＦパワー増幅器パッケージングにおけるバイアス電圧接続

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-07-15

(54)【発明の名称】ＲＦパワー増幅器パッケージングにおけるバイアス電圧接続

(51)【国際特許分類】

   H03F 3/24 20060101AFI20220708BHJP

   H03F 1/02 20060101ALI20220708BHJP

【ＦＩ】

H03F3/24

H03F1/02 188

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021568738

(86)(22)【出願日】2020-05-15

(85)【翻訳文提出日】2022-01-06

(86)【国際出願番号】 US2020033124

(87)【国際公開番号】W WO2020236585

(87)【国際公開日】2020-11-26

(31)【優先権主張番号】16/414,955

(32)【優先日】2019-05-17

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】592054856

【氏名又は名称】ウルフスピード インコーポレイテッド

【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100109335

【弁理士】

【氏名又は名称】上杉 浩

(74)【代理人】

【識別番号】100120525

【弁理士】

【氏名又は名称】近藤 直樹

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(72)【発明者】

【氏名】チドゥララ マドゥ

(72)【発明者】

【氏名】マーベル マーヴィン

(72)【発明者】

【氏名】ウォード サイモン

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA21

5J500AA41

5J500AC54

5J500AC81

5J500AC92

5J500AF10

5J500AF16

5J500AH29

5J500AH33

5J500AK29

5J500AM08

5J500AQ04

5J500AS14

5J500AT01

5J500AT07

5J500LV08

5J500WU08

(57)【要約】

パッケージ上へのＲＦパワー増幅器回路の組み込みにおいて、少なくとも１つのバイアス電圧が、２又は３以上のピン／コネクタを介してパッケージ上の少なくとも１つの増幅器回路に結合される。詳細には、ゲート及びドレインバイアス電圧のうちの少なくとも１つが、少なくとも２つのピン／コネクタを介して１又は２以上の増幅器回路に結合される。一部の実施形態において、２又は３以上のバイアス電圧ピン／コネクタが、パッケージ上で共に接続されて、ピン／コネクタを並列に配置し、これによりピン／コネクタに関連するインダクタンスが低減される。一部の実施形態において、同じバイアス電圧に接続された２つのピン／コネクタの少なくとも１つが、ＲＦ信号ピン／コネクタの両側に配置されて、パッケージ上の信号のルーティングを簡素化して、パッケージ上の配置及びルーティングのより高い柔軟性を可能にする。
【選択図】図７

【特許請求の範囲】

【請求項1】

１又は２以上の増幅器回路（１８ａ、１８ｂ）を収容する電子回路パッケージ（３０、５０）であって、
ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子が無線周波数（ＲＦ）信号グランドに接続された第１増幅器回路（１８ａ）と、
前記第１増幅器回路のゲート端子に接続された第１ＲＦ入力コネクタ（３６ａ）と、
前記第１増幅器回路のドレイン端子に接続された第１ＲＦ出力コネクタ（４２ａ）と、
前記第１増幅器回路（１８ａ）のゲート端子に結合された第１ゲートバイアス電圧コネクタ（３２ａ）と、
前記第１増幅器回路（１８ａ）のドレイン端子に結合された第１ドレインバイアス電圧コネクタ（３８ａ）と、
前記第１ゲートバイアス電圧コネクタ（３２ａ）に接続された第２ゲートバイアス電圧コネクタ（３４ａ）及び前記第１ドレインバイアス電圧コネクタ（３８ａ）に接続された第２ドレインバイアス電圧コネクタ（４０ａ）のうちの少なくとも１つと、
を備える、ことを特徴とする電子回路パッケージ（３０、５０）。

【請求項2】

前記第１ゲートバイアス電圧コネクタ（３２ａ）及び第２ゲートバイアス電圧コネクタ（３４ａ）又は前記第１ドレインバイアス電圧コネクタ（３８ａ）及び第２ドレインバイアス電圧コネクタ（４０ａ）の前記並列接続により、１つのそれぞれのゲート又はドレインバイアス電圧コネクタと比較して、前記それぞれの実効ゲート又はドレインバイアス給電インダクタンスが低減される、
請求項１に記載のパッケージ（３０、５０）。

【請求項3】

前記第１ゲートバイアス電圧コネクタ（３２ａ）及び第２ゲートバイアス電圧コネクタ（３４ａ）が、前記第１ＲＦ入力コネクタ（３６ａ）の両側に配置される、
前記第１ドレインバイアス電圧コネクタ（３８ａ）及び第２ドレインバイアス電圧コネクタ（４０ａ）が、前記第１ＲＦ出力コネクタ（４２ａ）の両側に配置される、
ことのうちの何れか一方又は両方である、
請求項１～２の何れか１項に記載のパッケージ（３０、５０）。

【請求項4】

ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子がＲＦ信号グランドに接続された第２増幅器回路（１８ｂ）と、
前記第２増幅器回路のゲート端子に接続された第２ＲＦ入力コネクタ（３６ｂ）と、
前記第２増幅器回路のドレイン端子に接続された第２ＲＦ出力コネクタ（４２ｂ）と、
前記第２増幅器回路（１８ｂ）の前記ゲート端子に結合された第３ゲートバイアス電圧コネクタ（３２ｂ）と、
前記第２増幅器回路（１８ｂ）の前記ドレイン端子に結合された第３ドレインバイアス電圧コネクタ（３８ｂ）と、
を更に備える、請求項１～３の何れか１項に記載のパッケージ（３０、５０）。

【請求項5】

前記第３ゲートバイアス電圧コネクタに接続された第４ゲートバイアス電圧コネクタ（３４ｂ）、及び
前記第３ドレインバイアス電圧コネクタに接続された第４ドレインバイアス電圧コネクタ（４０ｂ）、
のうちの少なくとも１つを更に備える、
請求項４に記載のパッケージ（３０、５０）。

【請求項6】

前記第１ゲートバイアス電圧コネクタとＲＦ信号グランドとの間に結合された第１デカップリングキャパシタ（Ｃ_DC）と、
前記第１ドレインバイアス電圧コネクタとＲＦ信号グランドとの間に結合された第２デカップリングキャパシタ（Ｃ_DC）と、
を更に備える、請求項４～５の何れか１項に記載のパッケージ（３０、５０）。

【請求項7】

前記第３ゲートバイアス電圧コネクタ（３２ｂ）は、前記第１ゲートバイアス電圧コネクタ（３２ａ）に接続され、
前記第３ドレインバイアス電圧コネクタ（３８ｂ）は、前記第１ドレインバイアス電圧コネクタ（３８ａ）に接続される、
請求項４～６の何れか１項に記載のパッケージ（３０、５０）。

【請求項8】

前記第１ゲートバイアス電圧コネクタ（３２ａ）とＲＦ信号グランドとの間に結合された第１デカップリングキャパシタ（Ｃ_DC）と、
前記第１ドレインバイアス電圧コネクタ（３８ａ）とＲＦ信号グランドとの間に結合された第２デカップリングキャパシタ（Ｃ_DC）と、
を更に備える、請求項７に記載のパッケージ（３０、５０）。

【請求項9】

前記第１増幅器回路（１８ａ）は、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器段（１８_a1）と、ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器段（１８_a2)と、を含む第１二段増幅器を備え、
前記増幅器段（１８_a1、１８_a2）の両方の前記ソース端子は、ＲＦ信号グランドに接続され、
前記第１増幅器段（１８_a1）の前記ゲート端子は、前記第１増幅器回路（１８ａ）の前記ゲート端子であり、
前記第１増幅器段（１８_a1）の前記ドレイン端子は、前記第２増幅器段（１８_a2）の前記ゲート端子に接続され、
前記第２増幅器段（１８_a2）の前記ドレイン端子は、前記第１増幅器回路（１８ａ）の前記ドレイン端子であり、
前記第１ゲートバイアス電圧コネクタ（３２_a1）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ゲート端子に結合され、
前記第１ドレインバイアス電圧コネクタ（３８_a1）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ドレイン端子に結合され、
前記第２ゲートバイアス電圧コネクタ（３２_a2）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ゲート端子に結合され、
前記第２ドレインバイアス電圧コネクタ（３８_a2）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ドレイン端子に結合される、
請求項１～８の何れか１項に記載のパッケージ（５０）。

【請求項10】

前記第１ゲートバイアス電圧コネクタ（３２_a1）及び第２ゲートバイアス電圧コネクタ（３２_a2）は、前記第１ＲＦ入力コネクタ（３６ａ）の両側に配置される、
前記第１ドレインバイアス電圧コネクタ（３８_a1）及び第２ドレインバイアス電圧コネクタ（３８_a2）は、前記第１ＲＦ出力コネクタ（４２ａ）の両側に配置される、
のうちの少なくとも１つである、請求項９に記載のパッケージ（５０）。

【請求項11】

ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器回路（１８ｂ）を更に備え、
前記ソース端子はＲＦ信号グランドに接続され、
前記第２増幅器回路（１８ｂ）は、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器段（１８_b1）と、ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器段（１８_b2）と、を含む第２二段増幅器（１８ｂ）を備え、
前記増幅器段（１８_b1、１８_b2）の両方の前記ソース端子は、ＲＦ信号グランドに接続され、
前記第１増幅器段（１８_b1）の前記ゲート端子は、前記第２増幅器回路（１８ｂ）の前記ゲート端子であり、
前記第２増幅器段（１８_b2）の前記ドレイン端子は、前記第２増幅器回路（１８ｂ）の前記ドレイン端子であり、
前記第１増幅器段（１８_b1）の前記ドレイン端子は、前記第２増幅器段（１８_b2）の前記ゲート端子に接続されており、
前記パッケージ（５０）が更に、
前記第２増幅器回路のゲート端子に接続された第２ＲＦ入力コネクタ（３６ｂ）と、
前記第２増幅器回路のドレイン端子に接続された第２ＲＦ出力コネクタ（４２ｂ）と、
前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの一方の増幅器段の前記ゲート端子に結合された第３ゲートバイアス電圧コネクタ（３２_b1）と、
前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの他方の増幅段の前記ゲート端子に結合された第４ゲートバイアス電圧コネクタ（３２_b2）と、
前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの一方の増幅器段の前記ドレイン端子に結合された第３ドレインバイアス電圧コネクタ（３８_b1）と、
前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの他方の増幅段の前記ドレイン端子に結合された第４ドレインバイアス電圧コネクタ（３８_b2）と、
を更に備える、請求項９～１０の何れか１項に記載のパッケージ（５０）。

【請求項12】

前記第３ゲートバイアス電圧コネクタ（３２_b1）及び第４ゲートバイアス電圧コネクタ（３２_b2）は、前記第２ＲＦ入力コネクタ（３６ｂ）の両側に配置される、
前記第３ドレインバイアス電圧コネクタ（３８_b1）及び第４ドレインバイアス電圧コネクタ（３８_b2）は、前記第２ＲＦ出力コネクタ（４２ｂ）の両側に配置される、
のうちの少なくとも１つである、請求項１１に記載のパッケージ（５０）。

【請求項13】

１又は２以上の増幅器回路（１８ａ、１８ｂ）を収容する電子回路パッケージ（３０、５０）を製作する方法（１００）であって、
ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子が無線周波数（ＲＦ）信号グランドに接続される第１増幅器回路（１８ａ）を配置するステップ（１０２）と、
前記第１増幅器回路のゲート端子に第１ＲＦ入力コネクタ（３６ａ）を接続するステップ（１０４）と、
前記第１増幅器回路のドレイン端子に第１ＲＦ出力コネクタ（４２ａ）を接続するステップ（１０６）と、
前記第１増幅器回路（１８ａ）の前記ゲート端子に第１ゲートバイアス電圧コネクタ（３２ａ）を結合するステップ（１０８）と、
前記第１増幅器回路（１８ａ）の前記ドレイン端子に第１ドレインバイアス電圧コネクタ（３８ａ）を結合するステップ（１１０）と、
前記第１ゲートバイアス電圧コネクタ（３２ａ）に第２ゲートバイアス電圧コネクタ（３４ａ）を接続（１１２）するステップ（１１２）、及び前記第１ドレインバイアス電圧コネクタ（３８ｂ）に第２ドレインバイアス電圧コネクタ（４０ｂ）を接続するステップ（１１４）、のうちの少なくとも１つと、
を含む、方法（１００）。

【請求項14】

前記第１ゲートバイアス電圧コネクタ（３２ａ）及び第２ゲートバイアス電圧コネクタ（３４ａ）又は前記第１ドレインバイアス電圧コネクタ（３８ａ）及び第２ドレインバイアス電圧コネクタ（４０ａ）の並列接続により、１つのそれぞれの前記ゲート又はドレインバイアス電圧コネクタと比較して、前記それぞれの実効ゲート又はドレインバイアス給電インダクタンスが低減される、
請求項１３に記載の方法（１００）。

【請求項15】

前記第１ゲートバイアス電圧コネクタ（３２ａ）及び第２ゲートバイアス電圧コネクタ（３４ａ）が、前記第１ＲＦ入力コネクタ（３６ａ）の両側に配置される、
前記第１ドレインバイアス電圧コネクタ（３８ａ）及び第２ドレインバイアス電圧コネクタ（４０ａ）が、前記第１ＲＦ出力コネクタ（４２ａ）の両側に配置される、
のうちの何れか一方又は両方である、
請求項１３～１４の何れか１項に記載の方法（１００）。

【請求項16】

ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子がＲＦ信号グランドに接続される第２増幅器回路（１８ｂ）を配置するステップと、
前記第２増幅器回路のゲート端子に第２ＲＦ入力コネクタ（３６ｂ）を接続するステップと、
前記第２増幅器回路のドレイン端子に第２ＲＦ出力コネクタ（４２ｂ）を接続するステップと、
前記第２増幅器回路（１８ｂ）の前記ゲート端子に第３ゲートバイアス電圧コネクタ（３２ｂ）を結合するステップと、
前記第２増幅器回路（１８ｂ）の前記ドレイン端子に第３ドレインバイアス電圧コネクタ（３８ｂ）を結合するステップと、
を更に含む、請求項１３～１５の何れか１項に記載の方法（１００）。

【請求項17】

前記第３ゲートバイアス電圧コネクタ（３２ｂ）に第４ゲートバイアス電圧コネクタ（３４ｂ）を接続するステップ、及び
前記第３ドレインバイアス電圧コネクタ（３８ｂ）に第４ドレインバイアス電圧コネクタ（４０ｂ）を接続するステップ、
のうちの少なくとも１つを更に含む、請求項１６に記載の方法（１００）。

【請求項18】

前記第１ゲートバイアス電圧コネクタ（３２ａ）とＲＦ信号グランドとの間に第１デカップリングキャパシタ（Ｃ_DC）を結合するステップと、
前記第１ドレインバイアス電圧コネクタ（３８ａ）とＲＦ信号グランドとの間に第２デカップリングキャパシタ（Ｃ_DC）を結合するステップと、
を更に含む、請求項１６～１７の何れか１項に記載の方法（１００）。

【請求項19】

前記第１ゲートバイアス電圧コネクタ（３２ａ）に前記第３ゲートバイアス電圧コネクタ（３２ｂ）を接続するステップと、
前記第１ドレインバイアス電圧コネクタ（３８ａ）に前記第３ドレインバイアス電圧コネクタ（３８ｂ）を接続するステップと、
を更に含む、請求項１６～１８の何れか１項に記載の方法（１００）。

【請求項20】

前記第１増幅器回路は、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器段（１８_a1）と、ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器段（１８_a2）と、を含む第１二段増幅器を備え、
前記増幅器段（１８_a1、１８_a2）の両方の前記ソース端子は、ＲＦ信号グランドに接続され、
前記第１増幅器段（１８_a1）の前記ゲート端子は、前記第１増幅器回路（１８ａ）の前記ゲート端子であり、
前記第１増幅器段（１８_a1）の前記ドレイン端子は、前記第２増幅器段（１８_a2）の前記ゲート端子に接続され、
前記第２増幅器段（１８_a2）の前記ドレイン端子は、前記第１増幅器回路（１８ａ）の前記ドレイン端子であり、
前記方法が、
前記第１ゲートバイアス電圧コネクタ（３２_a1）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ゲート端子に結合するステップと、
前記第１ドレインバイアス電圧コネクタ（３８_a1）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ドレイン端子に結合するステップと、
第２ゲートバイアス電圧コネクタ（３２_a2）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ゲート端子に結合するステップと、
第２ドレインバイアス電圧コネクタ（３８_a2）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ドレイン端子に結合するステップと、
を更に含む、請求項１３～１９の何れか１項に記載の方法（１００）。

【請求項21】

前記第１ゲートバイアス電圧コネクタ（３２_a1）及び第２ゲートバイアス電圧コネクタ（３２_a2）は、前記第１ＲＦ入力コネクタ（３６ａ）の両側に配置される、
前記第１ドレインバイアス電圧コネクタ（３８_a1）及び第２ドレインバイアス電圧コネクタ（３８_a2）は、前記第１ＲＦ出力コネクタ（４２ａ）の両側に配置される、
のうちの少なくとも１つである、請求項２０に記載の方法（１００）。

【請求項22】

ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子がＲＦ信号グランドに接続される第２増幅器回路を配置するステップを更に含み、
前記第２増幅器回路は、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器段（１８_b1）と、ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器段（１８_b2）と、を含む第２二段増幅器を備え、
前記増幅器段（１８_b1、１８_b2）の両方の前記ソース端子は、ＲＦ信号グランドに接続され、
前記第１増幅器段（１８_b1）の前記ゲート端子は、前記第２増幅器回路（１８ｂ）の前記ゲート端子であり、
前記第２増幅器段（１８_b2）の前記ドレイン端子は、前記第２増幅器回路（１８ｂ）の前記ドレイン端子であり、
前記第１増幅器段（１８_b1）の前記ドレイン端子は、前記第２増幅器段（１８_b2）の前記ゲート端子に接続され、
前記方法が更に、
前記第２増幅器回路のゲート端子に第２ＲＦ入力コネクタ（３６ｂ）を接続するステップと、
前記第２増幅器回路のドレイン端子に第２ＲＦ出力コネクタ（４２ｂ）を接続するステップと、
第３ゲートバイアス電圧コネクタ（３２_b1）を前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの一方の増幅器段の前記ゲート端子に結合するステップと、
第４ゲートバイアス電圧コネクタ（３２_b2）を前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの他方の増幅段の前記ゲート端子に結合するステップと、
第３ドレインバイアス電圧コネクタ（３８_b1）を前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの一方の増幅器段の前記ドレイン端子に結合するステップと、
第４ドレインバイアス電圧コネクタ（３８_b2）を前記第２増幅器回路（１８ｂ）の前記第１増幅器段（１８_b1）及び第２増幅器段（１８_b2）のうちの他方の増幅段の前記ドレイン端子に結合するステップと、
を更に含む、請求項２０～２１の何れか１項に記載の方法（１００）。

【請求項23】

前記第３ゲートバイアス電圧コネクタ（３２_b1）及び第４ゲートバイアス電圧コネクタ（３２_b2）は、前記第２ＲＦ入力コネクタ（３６ｂ）の両側に配置される、
前記第３ドレインバイアス電圧コネクタ（３８_b1）及び第４ドレインバイアス電圧コネクタ（３８_b2）は、前記第２ＲＦ出力コネクタ（４２ｂ）の両側に配置される、
のうちの少なくとも１つである、請求項２２に記載の方法（１００）。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願に対する相互参照）
本出願は、２０１９年５月１７日に出願された米国特許出願第１６／４１４，９５５号に対する優先権を主張するものであり、その内容全体が引用により本明細書に組み入れられる。

【0002】

本発明は、一般にＲＦパワー増幅器回路に関し、具体的には、同じバイアス電圧に２又は３以上のピン／コネクタを接続することによってパッケージ上の増幅器回路にバイアス電圧を供給するシステム及び方法に関する。

【背景技術】

【0003】

最新の無線通信ネットワークは、無線周波数（ＲＦ）信号上に変調された音声及びデータコンテンツを、一般に固定アクセスポイント（基地局、ｅＮＢ、ｇＮＢなどとして知られる）と多数のモバイル端末（ユーザ装置又はＵＥ、タブレット、ラップトップなど）との間で伝送することによって動作する。両方向の信号伝送に、ＲＦパワー増幅器が必要である。どちらの場合も、効率性（出力電力を入力電力で除算）が重要な考慮事項である。非効率な増幅器は、消費される電力の多くを熱に変換するだけであり、動作コストが上がり、熱を排出するための物理設計が必要なので、アクセスポイントにおいては効率的なパワー増幅器が望ましい。モバイル端末内のパワー増幅器は、バッテリ電力の主要消費機器であり、充電あたりの有効な装置ライフタイムを伸ばすためには高効率が望ましい。

【0004】

増幅器は、増幅器が常にＯＮであるか又は導電が強力なポイントである圧縮においてか又はその近くで最も効率的に動作する。圧縮点未満で動作する増幅器は、出力信号が入力信号の増幅版である線形領域内で動作する。圧縮において部分的に又は全体的に動作する増幅器は、周波数／位相変調信号又はオンオフキーイング変調信号（例えばモールス信号）を、高効率の高電力で送信することができる。これらの用途において、線形性は必要なく、すなわち、増幅器は、信号上に変調された情報に影響を及ぼすことなく、信号振幅を歪めることがある。しかしながら、部分的にでも搬送波信号の振幅を変調することによって情報を符号化する通信信号には、ＡＭ情報を保持するために、高線形性で動作するためのパワー増幅器が必要である。

【0005】

例えば、様々なレベルの直交振幅変調（１６－ＱＡＭ、６４－ＱＡＭ、２５６－ＱＡＭ）など、最新の無線通信ネットワーク用に標準化された信号変調方式の多くには、増幅器が圧縮に突入する場合に発生することになる振幅変調情報の欠落を回避するために、線形増幅器が必要である。多くのそのような信号の特性は、平均信号電力は比較的低いが、信号の間欠ピークが平均と比較して高い電力を有することである。この特性は、ピーク対平均電力比（ＰＡＰＲ）として定量化される。高ＰＡＰＲ信号を伝送する単一のパワー増幅器は、稀に発生する信号ピークに合わせたサイズにする必要があるので、低効率を示すことになり、平均では非常に低い電力で作動する。すなわち、パワー増幅器は、平均的には使用されない大きい「ヘッドルーム」を含めて設計する必要がある。増幅器の動作点は圧縮点よりもかなり低いので、効率性に乏しい。これはつまり、増幅器が（モバイル端末の場合はバッテリから）消費する電力の多くが、熱として消耗されることを意味する。

【0006】

ウィリアム・ドハティ（Ｗｉｌｌｉａｍ Ｄｏｈｅｒｔｙ）が１９３６年に、高ＰＡＰＲのＡＭ無線信号を伝送する一方で、効率が改善されたパワー増幅器を設計して、この問題を解決した。図１のブロック図に表したドハティ増幅器１０は、ほとんどの信号増幅のために用いられて「主」又は「搬送波」増幅器と呼ばれることがある第１増幅器１８ａ、及び信号ピークを増幅するために用いられて「補助」又は「ピーク」増幅器と呼ばれることがある第２増幅器１８ｂを含む。本明細書では、より一般的な「第１」及び「第２」増幅器という用語を使用する。第１増幅器１８ａとしては、ＡＢ級増幅器が使用されることが多く、線形領域内であるが圧縮に近い場合（すなわち、低ヘッドルーム）は、平均信号を増幅するようにバイアスをかけることができる。信号ピークは、例えば第２増幅器１８ｂであるＣ級増幅器によって増幅され、この増幅器は、ほとんどの時間、非活性で、入力信号導通角のほんの一部でだけ線形になる必要がある。ＡＢ級又はＣ級増幅器としてのトランジスタの動作は、ゲート及びドレイン端子に印加されるバイアス電圧によって形成される。

【0007】

ドハティ増幅器の特徴は、直交波長伝送路を用いてしばしば実装されて９０度の移送シフトを有する、インピーダンスインバータ２２を通じて形成された、第１増幅器１８ａ及び第２増幅器１８ｂの出力接続である。低い入力信号電力レベルでは、第２増幅器１８ｂは非活性であり、インピーダンスインバータ２２が、第１増幅器１８ａへの高出力インピーダンスを表し、その効率を改善する。第２増幅器１８ｂが信号ピークの増幅を開始するのに伴って、出力電流が負荷インピーダンスにわたって電圧を上昇させて、インピーダンスインバータ２２がこれを第１増幅器１８ａにインピーダンスの低下として表して、入力信号電力が増加するのに伴って出力電力を上昇させることができる。これは負荷変調として知られ、その結果として、ドハティ増幅器１０が入力信号電力の範囲全体にわたって高効率を示すことになる。

【0008】

図１を参照すれば、電力分配器回路１２が、瞬間電力レベルに応答して、ＲＦ入力信号を第１増幅器１８ａと第２増幅器１８ｂとの間で分配する。移相器１４は、出力インピーダンスインバータ２２が第１増幅器１８ａの出力に印加する９０度の遅延を整合するために、第２増幅器１８ｂ入力の移相を９０度遅延させる。一部の実施形態において、電力分配器１２及び移相器１４を、直交電力分配器内で組み合わせることができ、その両方が入力信号を分割して、９０度の位相シフトを第２増幅器１８ｂ入力に印加する。入力ＲＦインピーダンス整合回路１６ａ、１６ｂが、インピーダンス整合を実行し、例えば、標準５０Ωのシステムインピーダンスを、第１増幅器１８ａ及び第２増幅器１８ｂの低入力インピーダンスに整合する。同様に、出力ＲＦインピーダンス整合回路２０ａ、２０ｂが、第１増幅器１８ａ及び第２増幅器１８ｂの出力インピーダンスを、増幅器１８ａ、１８ｂから見た負荷インピーダンスＺ_loadに整合する。この出力インピーダンス整合は、ドハティ増幅器１０の帯域幅を改善する１つの方法である。

【0009】

上述のように、ドハティ構成内の第１増幅器１８ａ及び第２増幅器１８ｂの出力は、９０度の位相遅延を有するインピーダンスインバータ２２によって接続される。インピーダンスインバータ２２は、直交波長伝送路を用いて実装されることが多い。ドハティ増幅器１０の出力は、通常はインピーダンスインバータ２２の第２増幅器１８ｂ側で、いわゆるサミングノードにおいて引き出される。インピーダンス変換器などの出力インピーダンス整合回路（ＯＭＮ）２４が、負荷インピーダンスＺ_loadを標準５０Ωシステムインピーダンスに整合する。

【0010】

図２は、ドハティ増幅器１０の簡易回路モデルであり、第１増幅器１８ａ及び第２増幅器１８ｂが、理想的な電流源としてモデル化されている。インピーダンスインバータ２２は、９０度の位相シフトを有する直交波長伝送路である。合成された出力電力がサミングノードから引き出され、負荷は、抵抗Ｒ_SUMによって表される。明確にするために、入力電力分配器１２、移相器１４、並びに入力インピーダンス整合回路１６及び出力インピーダンス整合回路２０は省いている。

【0011】

横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）又は窒化ガリウム（ＧａＮ）ＨＥＭＴデバイスなどの実際のＲＦパワー増幅器１８ａ、１８ｂは、特に１００ＭＨｚ前後などのビデオ周波数においては、必要な帯域幅にわたって歪みを生じる。この歪みを緩和する１つの公知の手法が、デカップリングキャパシタの使用である。図３Ａに、増幅器１８を入力インピーダンス整合ネットワーク１６及び出力インピーダンス整合ネットワーク２０と共に示す。図３Ａに示されているのはまた、所望の級の動作（例えば、第１増幅器１８ａに関してはＡＢ級、第２増幅器１８ｂに関してはＣ級）になるよう、トランジスタ１８にバイアスをかけるために必要なゲート及びドレインバイアス給電回路である。これらのバイアス給電回路は、ＲＦキャパシタンスＣ_RF、デカップリングキャパシタＣ_DC、及びλ／４伝送路を含む。ＲＦキャパシタンスＣ_RFは、例えば、１０～２０ｐＦ範囲とすることができ、インピーダンス整合の直交波長のための短絡回路を提供する。すなわち、ゲートバイアス給電回路では、例えば、Ｃ_RFが事実上、ＲＦ周波数における短絡回路である。デカップリングキャパシタＣ_DCは、例えば、１０μＦ範囲内とすることができ、例えば１００ＭＨｚ未満の低周波数における歪みを緩和する。

【0012】

図３Ｂに、回路パッケージ上の図３Ａの回路の実装を示す。当該技術で公知のように、回路パッケージは、１又は２以上のＲＦ増幅器回路（例えば、トランジスタ増幅器）、並びにインピーダンス整合回路、電力分配器回路などの他の回路を含むことができる。回路パッケージは、物理的、機械的、及び電気的接続を、例えばプリント基板（ＰＣＢ）に提供することによって、別の回路内に増幅器回路を組み込むことを容易にする。電子デバイスのサイズは縮小し続けているので、多くの場合、パッケージのサイズは、パッケージ上の回路をＰＣＢと接続するピン、パッド、又は類似のインタフェース素子（本明細書ではピン／コネクタ）の数及び相対的なサイズによって制限される。増幅器１８は、トランジスタ（例えば、ＬＤＭＯＳ又はＧａＮ ＨＥＭＴ）として実装される。入力ＲＦインピーダンス整合回路１６及び出力ＲＦインピーダンス整合回路２０は、パッケージ上に形成されたＬＣネットワークとして実装されるが、他の実施形態では、ＬＣ回路の一部又は全てをパッケージ外部とすることができる。キャパシタンスＣ_RF及びＣ_DCは、パッケージ外部である。λ／４伝送路は、ゲート又はドレインバイアス電圧をそれぞれのＲＦインピーダンス整合回路１６、２０に接続するボンドワイヤの給電インダクタンスＬ_Fとして表される。

【0013】

ゲート及びドレインバイアス電圧給電回路による公知の問題は、キャパシタ及びインダクタンスの組み合わせによって生じる共振が動作帯域に近いことで、線形性の改善を制限することである。従って、ドハティ増幅器の高い線形の広帯域動作に対する主な課題は、共振を動作帯域から離しておくために、バイアス電圧給電インダクタンスＬ_Fを最小限にすることである。

【0014】

別の課題は、特に通信システム内で使用される増幅器に関して、空間及び重量を最小限にすることである。空間ダイバーシティ及び空間多重化の両方が、品質を改善してデータレートを上げるために最新及び将来の無線通信ネットワークで採用される技術である。空間ダイバーシティは、異なる伝搬経路上（例えば、異なる送信／受信アンテナ）で同じ信号を送信して、フェーディング、同一チャネル干渉、及びＲＦ信号伝送の他の悪影響に対する堅牢性を高める。空間多重化もまた、複数の送信及び受信アンテナを使用し、データレートを上げるために、空間時間符号化を用いて、異なる伝搬経路上でデータの異なる部分を伝送することを指す。これらの技術はまとめて、多入力多出力又は「ＭＩＭＯ」と呼ばれる。全てのＭＩＭＯ技術の鍵は、エアインタフェースチャネルの少なくとも片側又は好ましくは両側での複数のアンテナの配備である。第４世代（４Ｇ）ネットワーク標準は、トランシーバあたり２、４、又は８本のアンテナを検討するが、しかしながら、現在定義中の第５世代（５Ｇ）ネットワークは、トランシーバあたり最高で１２８のアンテナを想定する。ＲＦ信号の伝送に用いられる各アンテナには、パワー増幅器が必要である。従って、コンパクト設計、及び同じパッケージ内へのできる限り多くの部品の組み込みが、ＲＦパワー増幅器の重要な設計上の考慮事項となる。

【0015】

特に、ドハティ増幅器の第１（「主」）トランジスタ及び第２（「補助」）トランジスタの両方を同じパッケージ上に実装する必要が生じる。そのような組み込みの課題は、デバイス自体を回路基板上に取り付けること、並びに入力ＲＦインピーダンス整合ネットワーク１６及び出力ＲＦインピーダンス整合ネットワーク２０などの回路のサポートだけではなく、パッド／ピン／コネクタの間隔及び配置からもまた生じる。ＲＦ入力リード線及び出力リード線は、他の信号接続よりも通常は幅広く、これらのサイズを縮小することは、性能にマイナスの影響を与える。従って、同じパッケージ内に組み込まれた複数の増幅器のＲＦ信号入力／出力接続は、通常はパッケージ側で隣接して配置され、他の接続（例えば、バイアス電圧）は、ＲＦ信号入力／出力接続の外側にある。

【0016】

本書の背景技術のセクションは、当業者が範囲及び有用性を理解するのを助けするために、本発明の実施形態を技術的及び運用上の関連において当てはめるために提供される。背景技術セクションにおいて記載される手法は実施することができるが、これらは必ずしも従来考案され実施された手法とは限らない。このようなものとして明示的に識別されない限り、本明細書における記載は、背景技術セクションに含まれるだけでは従来技術であるとは認められない。

【先行技術文献】

【特許文献】

【0017】

【特許文献1】米国特許出願第１６／４１４，９５５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0018】

以下は、本発明の幾つかの例示的な態様の基本的理解を提供するために本発明の簡易的な要約を提示している。この要約は、本発明の重要な要素を特定すること、及び本発明の技術的範囲を正確に説明することを意図するものではない。本概要の唯一の目的は、以下に示すより詳細な説明への前置きとして、本明細書に開示する本発明の幾つかの概念を簡単な形式で提示することにある。

【課題を解決するための手段】

【0019】

本明細書で記載され特許請求される１又は２以上の実施形態によれば、ＲＦパワー増幅器回路のパッケージ上への組み込みにおいて、少なくとも１つのバイアス電圧が、２又は３以上のピン／コネクタを介してパッケージ上の少なくとも１つの増幅器回路に結合される。詳細には、ゲート及びドレインバイアス電圧のうちの少なくとも１つが、少なくとも２つのピン／コネクタを介して１又は２以上の増幅器回路に結合される。一部の実施形態において、２又は３以上のバイアス電圧ピン／コネクタが、パッケージ上で共に接続されて、ピン／コネクタを並列に配置し、これによりピン／コネクタに関連するインダクタンスが低減される。一部の実施形態において、同じバイアス電圧に接続された２つのピン／コネクタの少なくとも１つが、ＲＦ信号ピン／コネクタの両側に配置されて、パッケージ上の信号のルーティングを簡素化して、パッケージ上の配置及びルーティングのより高い柔軟性を可能にする。

【0020】

１つの実施形態は、１又は２以上の増幅器回路を収容する電子回路パッケージに関する。パッケージは、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器回路を含む。ソース端子は、ＲＦ信号グランドに接続される。第１ＲＦ入力コネクタは、第１増幅器回路のゲート端子に接続される。第１ＲＦ出力コネクタは、第１増幅器回路のドレイン端子に接続される。第１ゲートバイアス電圧コネクタは、第１増幅器回路のゲート端子に結合される。第１ドレインバイアス電圧コネクタは、第１増幅器回路のドレイン端子に結合される。第２ゲートバイアス電圧コネクタは、第１ゲートバイアス電圧コネクタに接続され、第２ドレインバイアス電圧コネクタは、第１ドレインバイアス電圧コネクタに接続される、のうちの少なくとも１つである。

【0021】

別の実施形態は、１又は２以上の増幅器回路を収容する電子回路パッケージを製作する方法に関する。パッケージ上に第１増幅器回路を配置する。第１増幅器回路は、ソース端子、ゲート端子、及びドレイン端子を有する。ＲＦ信号グランドにソース端子を接続する。第１増幅器回路のゲート端子に第１ＲＦ入力コネクタを接続する。第１増幅器回路のドレイン端子に第１ＲＦ出力コネクタを接続する。第１増幅器回路のゲート端子に第１ゲートバイアス電圧コネクタを結合する。第１増幅器回路のドレイン端子に第１ドレインバイアス電圧コネクタを結合する。第１ゲートバイアス電圧コネクタに第２ゲートバイアス電圧コネクタを接続し、第１ドレインバイアス電圧コネクタに第２ドレインバイアス電圧コネクタを接続する、のうちの少なくとも１つである。

【0022】

本発明について、本発明の実施形態が示された添付図面を参照しながら、以下でより完全に説明する。しかしながら、本発明は、本明細書に記載された実施形態に限定されるものととらえるべきではない。むしろ、これらの実施形態は、本開示が網羅的で完全になるように、並びに本発明の範囲が当業者に十分に伝達されるように提供される。図面全体にわたって同様の数字は同様の要素を指す。

【図面の簡単な説明】

【0023】

【図1】ドハティ増幅器のブロック図である。

【図2】ドハティ増幅器の回路モデルである。

【図3A】バイアス電圧給電回路を有する増幅器のブロック図である。

【図3B】図３Ａの増幅器の回路図である。

【図4】１又は２以上の増幅器回路を収容するパッケージへのＲＦ信号の接続及びバイアス電圧接続の一実施形態を示す配線図である。

【図5】１又は２以上の増幅器回路を収容するパッケージへのＲＦ信号の接続及びバイアス電圧接続の別の実施形態を示す配線図である。

【図6】並列の２つのバイアス電圧ピン／コネクタのインダクタンスの減少を示す等価回路図である。

【図7】パッケージ上の２つの増幅器回路及びインピーダンス整合回路を示す回路図であり、複数のピン／コネクタに接続された各々へのバイアス電圧を含む。

【図8】パッケージ上の２つの増幅器回路及びインピーダンス整合回路を示す回路図であり、複数のピン／コネクタに接続された１つのみへのバイアス電圧を含む。

【図9】パッケージ上の２つの増幅器回路及びインピーダンス整合回路を示す回路図であり、両方の増幅器によって共有されるバイアス電圧を含む。

【図10】パッケージ上の２つの増幅器回路及びインピーダンス整合回路を示す回路図であり、複数のピン／コネクタに接続された１つの増幅器のみへのバイアス電圧、並びにパッケージ上に更なるデカップリングキャパシタを含む。

【図11】パッケージ上の２つの増幅器回路及びインピーダンス整合回路を示す回路図であり、両方の増幅器によって共有されるバイアス電圧及び更なるデカップリングキャパシタを含む。

【図12】パッケージ上の２つの多段増幅器及びインピーダンス整合回路の回路図であり、各増幅器段へのバイアス電圧分配を示す。

【図13】電子回路パッケージを製作する方法１００のフロー図である。

【発明を実施するための形態】

【0024】

本発明は、当然ながら、発明の基本的特徴から逸脱することなく、本明細書に具体的に記載されたものとは異なる方法で実行することができる。本実施形態は、全ての点で限定ではなく例証とみなされるべきであり、添付の特許請求の範囲の意図及び均等の範囲内に含まれる全ての変更は、範囲内に含まれることが意図される。

【0025】

簡潔且つ例証目的ので、本発明について、主に例示的な実施形態を参照することにより説明される。以下の記載では、本発明の完全な理解をもたらすために、多くの具体的な詳細が示される。しかしながら、当業者であれば、本発明は、これらの具体的な詳細に限定されずに実施可能であることは理解されるであろう。本説明において、本発明を不必要に曖昧にしないために、よく知られた方法及び構造については詳細に説明していない。

【0026】

本発明の実施形態は、パッケージ上の増幅器回路へのバイアス電圧などの信号の接続に関する。上述のように、多くの用途におけるＲＦパワー増幅器の急増に起因して、２又は３以上の増幅器回路を単一のパッケージ内にパッケージ化することが有利である。このパッケージ化の１つの特定の用途が、ドハティ増幅器の２つの増幅器回路をパッケージ上に共に組み込むことであるが、当然ながら、多くの他の増幅器回路構成を、本発明の実施形態に従って有利にパッケージ化することができる。

【0027】

パッケージは、例えば、小型のプリント基板（ＰＣＢ）、又はマルチチップモジュール（ＭＣＭ）回路基板を含むことができ、２又は３以上の増幅器が含まれ、可能であれば更なるディスクリート部品が組み込まれる。パッケージ上の回路は、カプセル化することができ、ピンを介して電気接続が設けられ、この場合は、パッケージが、従来のパッケージ化集積回路を形成する。代替的に、パッケージは、増幅器回路（及び可能であれば他の部品）がその上に取り付けられたＰＣＢ又は回路基板を含むことができ、端部にはボンディングパッドを有し、別の回路への接続は、ボンディングワイヤ又は他の公知の回路相互接続技術を介して形成される。このような全ての電気的接続を、本明細書ではまとめて「ピン／コネクタ」又は単に「コネクタ」と呼ぶが、この語は、パッケージ外部の電気信号又は電圧レベルをパッケージ上の１又はそれ以上の回路又は部品に接続するあらゆる手段を包含するように広く解釈されるべきである。

【0028】

図４及び５に、本発明の２つの実施形態を示し、ゲート又はドレインバイアス電圧のうちの少なくとも１つが、２又は３以上のピン／接続を介してパッケージ上の少なくとも１つの増幅器回路に供給される。例えば、図４には、少なくとも２つの（及び点線及び楕円で示すように任意でそれ以上の数の）ピン／コネクタを介して、第１ゲート電圧Ｖ_G1がパッケージに接続することを示す。この実施形態においては、Ｖ_G1ピン／接続のうちの少なくとも２つが、ＲＦ₁入力ピン／接続の両側に配置されている。当該技術で公知のように、ＲＦピン／接続のボンディングパッドエリアは、他の信号のためのエリアよりもかなり大きくなる。パッドの幅は、トランジスタの電力及び出力インピーダンスに応じて変わる。特に、ＲＦ電力が増加するほど、インピーダンスは低下するので、より大きいＲＦパッド幅が必要になる。対照的に、バイアス給電ピン／コネクタのボンディングパッドは電流をサポートするのに十分な幅だけで済むので、より狭くなる。

【0029】

通常、２又は３以上の増幅器回路に関して、同じタイプ（例えば、入力又は出力）のＲＦピン／接続は、パッケージの片側に隣接して配置されて、これらの間には他の信号ピン／コネクタが存在しない。しかしながら、本発明の実施形態によれば、ゲート及び／又はドレインバイアス電圧給電回路は、ＲＦ信号ピン／コネクタの両側に配置されたピン／コネクタを介してパッケージ上の増幅器回路に接続する。結果的に、１又は２以上のゲート及び／又はドレインバイアス電圧給電回路のピン／コネクタは、図４のゲートバイアス電圧のケースで図示したように、ＲＦ信号ピン／コネクタの間に配置される。この構成は、パッケージ上の１又は２以上の増幅器回路への複数のゲートバイアス電圧給電を分配する際に、パッケージ上の配線を簡素化するという利点を少なくとももたらす。

【0030】

パッケージ上の破線の回路線によって示すように、ゲートバイアス電圧Ｖ_G1を、１又は２以上の増幅器回路に、例えば、直列接続の増幅器段を含む多段増幅器回路内の複数の段に分配することができる。同様に、ドレインバイアス電圧Ｖ_D1は、少なくとも１つの、及び可能であればそれよりも多くの増幅器回路に分配される。ドレインバイアス電圧Ｖ_D1は、図４では、ただ１つのピン／接続を介して増幅器回路に接続するように示しているが、ただし点線及び楕円で示すように、付加的にＲＦ₁出力信号ピン／コネクタの両側に配置可能な複数のピン／コネクタを介して接続することができる。

【0031】

図４に、下方の増幅器回路及びその関連するピン／接続の点線の描写によって、２又は３以上の増幅器回路をパッケージ上に組み込むことができること、並びにゲート及び／又はバイアス電圧は、２又は３以上のそれぞれのピン／接続を介して更なる増幅器回路に各々接続可能であることを示す。ゲート及びドレインバイアス電圧は、それぞれＶ_G2及びＶ_D2と示され、第２増幅器回路のゲート及びドレインバイアス電圧が、第１増幅器回路に供給されるものとは異なり得ることを示す。これは、例えば、ドハティ増幅器の場合に当てはまり、主増幅器回路には、例えば、ＡＢ級動作になるようバイアスをかけ、補助又はピーク増幅器回路には、例えば、Ｃ級動作になるようバイアスをかけることができる。従って、Ｖ_G1≠Ｖ_G2又はＶ_D1≠Ｖ_D2の少なくとも１つが真である。代替的に、他の実施形態において、２又は３以上の増幅器回路に関して、両方のゲートバイアス電圧及び／又は両方のドレインバイアス電圧が、同じこともあり得る。すなわち、Ｖ_G1＝Ｖ_G2又はＶ_D1＝Ｖ_D2の少なくとも１つが真である。

【0032】

図５に、ゲート及びドレインバイアス電圧のうちの少なくとも１つが、この場合は、ドレインバイアス電圧Ｖ_D1が２又は３以上のピン／コネクタを介して１又は２以上の増幅器回路に接続されるパッケージの別の実施形態を示す。この実施形態において、ドレインバイアス電圧Ｖ_D1を１又は２以上の増幅器回路に接続する２つのピン／コネクタは、ＲＦ１出力ピン／コネクタの両側に配置される。従って、（図５の下部の点線によって示すように）パッケージ上に２又は３以上の増幅器回路がある場合には、少なくとも１つのドレインバイアス電圧ピン／コネクタが、２つのＲＦ信号出力ピン／コネクタの間に配置される。点線及び楕円によって示すように、３又はそれ以上のピン／コネクタが、同じドレインバイアス電圧Ｖ_D1に接続することができる。パッケージ上の破線の回路線によって示すように、ドレインバイアス電圧Ｖ_D1は、１又は２以上の増幅器回路に、例えば、直列接続の増幅器段を含む多段増幅器回路内の複数の段に分配することができる。

【0033】

図５に、ゲートバイアス電圧Ｖ_G1を１又は２以上の増幅器回路に接続する少なくとも１つのピン／コネクタを示す。しかしながら、点線及び楕円によって示すように、ゲートバイアス電圧Ｖ_G1は、２又は３以上のピン／コネクタを介して１又は２以上の増幅器回路に接続することができる。図４に関して上述したように、２又は３以上の増幅器回路をパッケージ上に配置することができ、各々に同じか又は別々のゲート及び／又はドレインバイアス電圧が設けられる。すなわち、Ｖ_G2はＶ_G1と同じゲートバイアス電圧とすることも又は異なることもできる。同様に、Ｖ_D1＝Ｖ_D2又はＶ_D1≠Ｖ_D2があり得る。

【0034】

図６に、２バイアス電圧ピン／コネクタの場合に、ゲート及びドレインの両方のバイアス給電インダクタンスＬ_F（図３参照）の等価回路を示す。ゲートバイアスのケースを考慮すれば、ＲＦ信号入力ピン／コネクタの両側にある２つのゲートバイアス電圧ピン／コネクタの各々は、バウンディングワイヤのインダクタンスを主に含む、ゲートバイアス給電インダクタンスＬ_Fを個別に表す。しかしながら、２つのゲートバイアス電圧ピン／コネクタがパッケージ上の共通ノードに接続されるので、これらはトポロジー的には並列で構成される。従って、パッケージから見た等価インダクタンスは、右に示されたものであり、公称でＬ_F／２又は単一ゲートバイアス電圧ピン／コネクタの特性インダクタンスの半分である。

【0035】

同様に、ＲＦ出力信号コネクタの両側に配置されたドレインバイアス電圧ピン／コネクタの並列接続のインダクタンスも、Ｌ_F／２であり、Ｌ_Fは単一ドレインバイアス電圧ピン／コネクタの特性インダクタンスである。実質的にコネクタインダクタンスを半分にすることで、本開示の実施形態は、特に１００ＭＨｚ前後のビデオ周波数では、キャパシタンスＣ_DCによる共振を所望の動作帯域から離しておく。従って、追加されるゲート及びドレインバイアス電圧ピン／コネクタは、ドハティ増幅器構成１０（図１、２）のＲＦ増幅器１８ａ、１８ｂなどのＲＦ増幅器が共にパッケージ内に組み込まれる時に、これらの広帯域線形性に貢献する。

【0036】

図７に、２つの増幅器１８ａ、１８ｂを含む回路パッケージ３０を示す。一実施形態において、増幅器は、図１のブロック図形式で及び図２の回路モデルとして示したような、ドハティ増幅器構成１０の第１増幅器１８ａ及び第２増幅器１８ｂである。しかしながら、一般に、本開示の実施形態は、同じパッケージ３０上に組み込まれた何れかの２又は３以上の増幅器１８ａ、１８ｂが、ドハティ増幅器１０として構成され動作されるかどうかに関わらず、これらの増幅器に有利に適用することができる。増幅器１８ａ、１８ｂと共に組み込まれるのは、図１、３Ａ、及び３Ｂに示したような、入力ＲＦインピーダンス整合回路１６ａ、１６ｂ及び出力ＲＦインピーダンス整合回路２０ａ、２０ｂである。

【0037】

第１ゲートバイアス電圧Ｖ_G1は、ＲＦ₁信号入力ピン／コネクタ３６ａの両側に配置された２つのピン／コネクタ３２ａ、３４ａを介してパッケージ３０に接続される。ゲートバイアス電圧ピン／コネクタ３２ａ、３２ａがパッケージ上で接続されて、ピン／コネクタ３２ａ、３２ａに関連するインダクタンスを並列に配置して、これが、実効インダクタンスを公称で半分にする。一部の実施形態において、この低減されたインダクタンスが、デカップリングキャパシタＣ_DCによる共振を、関心ある周波数から離すために有効である。ゲートバイアス電圧Ｖ_G1は、入力ＲＦインピーダンス整合回路１６ａを介して第１増幅器１８ａのゲート端子に結合される。

【0038】

同様に、第２ゲートバイアス電圧Ｖ_G2は、ＲＦ₂信号入力ピン／コネクタ３６ｂの両側に配置された２つのピン／コネクタ３２ｂ、３４ｂを介してパッケージ３０に接続される。ゲートバイアス電圧ピン／コネクタ３２ｂ、３４ｂもまた、並列であり、実効ピン／コネクタインダクタンスを半分にする。ゲートバイアス電圧Ｖ_G2は、入力ＲＦインピーダンス整合回路１６ｂを介して第２増幅器１８ｂのゲート端子に結合される。ゲートバイアス電圧Ｖ_G1、Ｖ_G2は、同じ値であることも又は異なることもできる。

【0039】

出力側では、第１ドレインバイアス電圧Ｖ_D1が、ＲＦ₁信号出力ピン／コネクタ４２ａの両側に配置された２つのピン／コネクタ３８ａ、４０ａを介してパッケージ３０に接続される。同様に、第２ドレインバイアス電圧Ｖ_D2が、ＲＦ₂信号出力ピン／コネクタ４２ｂの両側に配置された２つのピン／コネクタ３８ｂ、４０ｂを介してパッケージ３０に接続される。各ドレインバイアス電圧Ｖ_D1、Ｖ_D2は、それぞれの出力ＲＦインピーダンス整合回路２０ａ、２０ｂを介して関連する増幅器回路１８ａ、１８ｂのドレイン端子に結合される。ドレインバイアス電圧ピン３８ａ、４０ａ及び３８ｂ、４０ｂの対の各々は、パッケージ上で接続されるので、ピン／コネクタに関連するインダクタンスは並列であり、これらの値を低減する。

【0040】

同様に、第２ドレインバイアス電圧Ｖ_D2が、ＲＦ₂信号出力ピン／コネクタ４２ｂの両側に配置された２つのピン／コネクタ３８ｂ、４０ｂを介してパッケージ３０に接続される。ドレインバイアス電圧ピン／コネクタ３８ｂ、４０ｂも並列であり、実効ピン／コネクタインダクタンスを半分にする。ドレインバイアス電圧Ｖ_D2は、出力ＲＦインピーダンス整合回路２０ｂを介して第２増幅器１８ｂのドレイン端子に結合される。ドレインバイアス電圧Ｖ_D1、Ｖ_D2は、同じ値であることも又は異なることもできる。

【0041】

図７の構成は、ピン／コネクタの対３２／３４及び／又は３８／４０を並列に構成することによって、バイアス電圧ピン／コネクタのインダクタンスを低減する上で大幅な利点を与える。一部の実施形態において、特にＲＦ入力信号ピン／コネクタ３６とＲＦ出力信号ピン／コネクタ４２との間の空間が重要な場合は、第１（主）増幅器１８ａのみの共振周波数を形成することで、十分な利点を得ることができる。

【0042】

図８に、ゲート及びドレインバイアス電圧Ｖ_G1、Ｖ_D1が、複数の（この場合は２つの）ピン／コネクタ３２ａ、３４ａ、及び３８ａ、４０ａをそれぞれ介して、第１増幅器回路１８ａのみに結合される実施形態を示す。これらのピン／コネクタの対の並列のトポロジーにより、実効ゲート／ドレインバイアス電圧ピン／コネクタインダクタンス（例えば、図３Ｂでモデル化した）は、公称でＬ_F／２である。空間の制約、ドハティ増幅器１０の動作特性、又は他の理由により、第２（補助）増幅器１８ｂは、従来通りに単一のそれぞれのピン／コネクタ３４ｂ、４０ｂを介して、対応するゲート及びドレインバイアス電圧Ｖ_G2、Ｖ_D2を受け取る。バイアス電圧は、入力ＲＦインピーダンス整合回路１６ｂ及び出力ＲＦインピーダンス整合回路２０ｂを介して増幅器１８ｂのそれぞれのゲート及びドレイン端子に結合される。図３でモデル化したように、ゲート／ドレインバイアス電圧ピン／コネクタインダクタンスは、Ｌ_Fである。

【0043】

図９に、図７の実施形態と図８の実施形態との間の妥協案を示し、この場合、空間の制約は、ＲＦ信号ピン／コネクタの各対の間のただ１つのバイアス電圧ピン／コネクタにしか影響しないが、インピーダンスの減少、従って、共振形成の利点は、両方の増幅器にもたらされる。

【0044】

図９の実施形態において、ゲートバイアス電圧ＶＧ１は、３つのゲートバイアス電圧ピン／コネクタ３２ａ、３４ａ、３４ｂを介して、第１増幅器回路１８ａ及び第２増幅器回路１８ｂの両方に結合される。３つ全てのピン／コネクタ３２ａ、３４ａ、３４ｂがパッケージ上で接続されるので、３つ全てのピン／コネクタ３２ａ、３４ａ、３４ｂは、並列に構成される。従って、両方の増幅器１８ａ及び１８ｂから見た実効ゲートバイアス電圧ピン／コネクタインダクタンスは、公称でＬ_F／３である。従って、この実施形態において、両方の増幅器１８ａ、１８ｂは、図７のように２つのゲートバイアス電圧ピン／コネクタを各々が有した場合よりは少ないとしても、ＲＦ₁入力信号コネクタ３６ａとＲＦ₂入力信号コネクタ３６ｂとの間に配置されたただ１つのゲートバイアス電圧ピン／コネクタ３４ａのみの空間及びコストの制約で、より大きい帯域幅及び線形性を経験する。この構成の１つの制約は、第１増幅器１８ａ及び第２増幅器１８ｂに、同じゲートバイアス電圧値までバイアスをかける必要があることである。ドレインバイアス電圧ＶＤ１も同様に、３つのドレインバイアス電圧ピン／コネクタ３８ａ、４０ａ、４０ｂを介して、第１増幅器１８ａ及び第２増幅器１８ｂの両方のドレイン端子に結合される。これら３つのピン／コネクタ３８ａ、４０ａ、４０ｂは、パッケージ３０上で共に接続されるので、実効ドレインバイアス電圧ピン／コネクタインダクタンスは、Ｌ_F／３である。

【0045】

図１０に、図８の実施形態に類似する実施形態を示し、第１増幅器１８ａのみにゲートバイアス電圧ピン／コネクタ３２ａ、３４ａ及びドレインバイアス電圧ピン／コネクタ３８ａ、４０ａの各々２つが設けられて、第２増幅器１８ｂは、ゲート及びドレインバイアス電圧を、単一のゲートバイアス電圧ピン／コネクタ３４ｂ及びドレインバイアス電圧ピン／コネクタ４０ｂからのみ受け取る。しかしながら、図１０の実施形態では、ゲート及びドレインバイアス電圧ピン／コネクタが、パッケージ３０上で更なるデカップリングキャパシタ４４、４６にそれぞれ接続される。これにより、設計者が外部デカップリングキャパシタＣ_DC及びＲＦキャパシタＣ_RF、並びにオンチップデカップリングキャパシタ４４、４６などのキャパシタンスでバイアス電圧ピン／コネクタインダクタンスＬ_F／２の共振を形成する上で、より多くの柔軟性が与えられる。この実施形態においては、共振周波数を形成するためのこの付加的ツールは、第１（主）増幅器１８ａのみに与えられる。他の実施形態では、第２増幅器１８ｂのために、パッケージ３０上に更なるデカップリングキャパシタを付加的に追加することができる。

【0046】

図１１に、ゲートバイアス電圧Ｖ_G1が、第１増幅器１８ａ及び第２増幅器１８ｂの両方のゲート端子に、並びにパッケージ３０上のデカップリングキャパシタ４４に、３つのゲートバイアス電圧ピン／コネクタ３２ａ、３４ａ、３４ｂを介して結合される実施形態を示す。同様に、ドレインバイアス電圧Ｖ_D1が、第１増幅器１８ａ及び第２増幅器１８ｂの両方のドレイン端子に、並びにパッケージ３０上のデカップリングキャパシタ４６に、３つのドレインバイアス電圧ピン／コネクタ３８ａ、４０ａ、４０ｂを介して結合される。ここでも、３方向接続により、ゲートバイアス電圧ピン／コネクタ３２ａ、３４ａ、３４ｂ及びドレインバイアス電圧ピン／コネクタ３８ａ、４０ａ、４０ｂが並列に構成されることになるので、ゲート及びドレインバイアス電圧ピン／コネクタインダクタンスは、公称でＬ_F／３である。この実施形態において、両方の増幅器１８ａ、１８ｂは、バイアス給電インダクタンスＬ_Fの減少及び共振周波数を形成するための更なるキャパシタンスの利点を享受するが、パッケージ３０にはＲＦ₁信号コネクタとＲＦ₂信号コネクタとの間に２つのコネクタのみを追加する。図９の実施形態のように、２つの増幅器１８ａ、１８ｂは、同じゲート及びドレインバイアス電圧値の使用に制限される。

【0047】

図１２に、本発明の別の実施形態を示し、複数のバイアス電圧ピン／コネクタがバイアス電圧を増幅器回路に接続し、幾つかのバイアス電圧ピン／コネクタがＲＦ信号ピン／コネクタの間に配置される。この実施形態において、同じパッケージ５０上に２つの多段増幅器が形成される。第１多段増幅器は、第１増幅器段１８_a1及び第２増幅器段１８_a2を含む。各増幅器段１８_a1、１８_a2は、入力ＲＦインピーダンス整合回路１６_a1、１６_a2及び出力ＲＦインピーダンス整合回路２０_a1、２０_a2を含む。第１増幅器段１８_a1のドレイン端子は、第２増幅器段１８_a2のゲート端子に結合されるので、増幅器段の直列接続になる。図１２の実施形態によれば、ＲＦ₁入力信号ピン／コネクタ３６ａとＲＦ₂入力信号ピン／コネクタ３６ｂとの間に配置された第１ゲートバイアス電圧ピン／コネクタ３２_a1が、第１入力ＲＦインピーダンス整合回路１６_a1を介して、第１ゲートバイアス電圧Ｖ_G1を第１多段増幅器の第１段１８_a1のゲート端子に結合する。ＲＦ₁入力信号ピン／コネクタ３６ａ及びＲＦ₂入力信号ピン／コネクタ３６ｂの外部に配置された第２ゲートバイアス給電回路コネクタ３２_a2が、第２入力ＲＦインピーダンス整合回路１６_a2を介して、第１ゲートバイアス電圧Ｖ_G1を第１多段増幅器の第２段１８_a2のゲート端子に結合する。当然ながら、別の実施形態では、これらの２つのコネクタ３２_a1、３２_a2は、第１多段増幅器の反対の段のゲート端子に結合することができる。

【0048】

同様に、ＲＦ₁出力信号コネクタ４２ａ及びＲＦ₂出力信号コネクタ４２ｂの外部に配置された第１ドレインバイアス電圧ピン／コネクタ３８_a1が、第１出力ＲＦインピーダンス整合回路２０_a1を介して、第１ドレインバイアス電圧Ｖ_D1を第１多段増幅器の第１段１８_a1のドレイン端子に結合する。ＲＦ₁出力信号コネクタ４２ａとＲＦ₂出力信号コネクタ４２ｂとの間に配置された第２ドレインバイアス電圧ピン／コネクタ３８_a2が、第２出力ＲＦインピーダンス整合回路２０_a2を介して、第１ドレインバイアス電圧Ｖ_D1を第１多段増幅器の第２段１８_a2のドレイン端子に結合する。当然ながら、別の実施形態では、これらの２つのコネクタ３８_a1、３８_a2は、第１多段増幅器の反対の段のドレイン端子に結合することができる。

【0049】

同じパッケージ５０上に組み込まれた第２多段増幅器は、第１増幅器段１８_b1及び第２増幅器段１８_b2を含む。各増幅器段１８_b1、１８_b2は、入力ＲＦインピーダンス整合回路１６_b1、１６_b2及び出力ＲＦインピーダンス整合回路２０_b1、２０_b2を含む。第１増幅器段１８_b1のドレイン端子は、第２増幅器段１８_b2のゲート端子に結合されるので、増幅器段の直列接続になる。図１２の実施形態によれば、ＲＦ₁入力信号ピン／コネクタ３６ａ及びＲＦ₂入力信号ピン／コネクタ３６ｂの外部に配置された第３ゲートバイアス電圧ピン／コネクタ３２_b1が、第１入力ＲＦインピーダンス整合回路１６_b1を介して、第２ゲートバイアス電圧Ｖ_G2を第２多段増幅器の第１段１８_b1のゲート端子に結合する。ＲＦ₁入力信号ピン／コネクタ３６ａとＲＦ₂入力信号ピン／コネクタ３６ｂとの間に配置された第４ゲートバイアス給電回路コネクタ３２_b2が、第２入力ＲＦインピーダンス整合回路１６_b2を介して、第２ゲートバイアス電圧Ｖ_G2を第２多段増幅器の第２段１８_b2のゲート端子に結合する。当然ながら、別の実施形態では、これらの２つのコネクタ３２_b1、３２_b2は、第２多段増幅器の反対の段に結合することができる。

【0050】

同様に、ＲＦ₁出力信号ピン／コネクタ４２ａとＲＦ₂出力信号ピン／コネクタ４２ｂとの間に配置された第３ドレインバイアス電圧ピン／コネクタ３８_b1が、第１出力ＲＦインピーダンス整合回路２０_b1を介して、第２ドレインバイアス電圧Ｖ_D2を第２多段増幅器の第１段１８_b1のドレイン端子に結合する。ＲＦ₁出力信号コネクタ４２ａ及びＲＦ₂出力信号コネクタ４２ｂの外部に配置された第４ドレインバイアス電圧ピン／コネクタ３８_b2が、第２出力ＲＦインピーダンス整合回路２０_b2を介して、第２ドレインバイアス電圧Ｖ_D2を第２多段増幅器の第２段１８_b2のドレイン端子に結合する。当然ながら、別の実施形態では、これらの２つのピン／コネクタ３８_b1、３８_b2は、第２多段増幅器の反対の段のドレイン端子に結合することができる。

【0051】

図１２の実施形態において、ゲート及びドレインバイアス給電インダクタンスＬ_Fは、バイアス給電回路コネクタの関連する対をパッケージ５０上の同じノードに接続して、コネクタ（及び従って、これらの関連するボンディングワイヤのインダクタンス）を並列に配置することによっては低減されない。むしろ、この実施形態では、２又は３以上のピン／コネクタへのゲート及びドレインバイアス電圧の接続が、バイアス電圧を２つの多段増幅器の異なる段に接続するために用いられる。異なる実施形態において、Ｖ_G1及びＶ_G2は同じ電圧とすることも又は異なるバイアス電圧とすることもできる。同様に、異なる実施形態においては、Ｖ_D1＝Ｖ_D2又はＶ_D1≠Ｖ_D2である。

【0052】

図１３に、１又は２以上の増幅器回路を収容する電子回路パッケージを製作する方法１００のステップを示す。ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器回路をパッケージ上に配置して、ソース端子をＲＦ信号グランドに接続する（ブロック１０２）。第１ＲＦ入力コネクタを第１増幅器回路のゲート端子に接続する（ブロック１０４）。第１ＲＦ出力コネクタを第１増幅器回路のドレイン端子に接続する（ブロック１０６）。第１ゲートバイアス電圧コネクタを第１増幅器回路のゲート端子に結合する（ブロック１０８）。第１ドレインバイアス電圧コネクタを第１増幅器回路のドレイン端子に結合する（ブロック１１０）。以下の接続のうちの少なくとも１つを形成する：第２ゲートバイアス電圧コネクタを第１ゲートバイアス電圧コネクタに接続する（ブロック１１２）及び／又は第２ドレインバイアス電圧コネクタを第１ドレインバイアス電圧コネクタに接続する（ブロック１１４）。第１及び第２ゲートバイアス電圧コネクタ又はドレインバイアス電圧コネクタの並列接続により、１つのそれぞれのゲート又はドレインバイアス電圧コネクタと比較して、それぞれの実効ゲート又はドレインバイアス給電インダクタンスが低減される。

【0053】

本開示の実施形態は、従来技術を凌駕する多くの利点を表す。より小型の装置上に更に多くのアンテナという需要を満たすために、ＲＦパワー増幅器の密な組み込みがますます必要なので、単一パッケージ上に２又は３以上のＲＦパワー増幅器回路を組み込む必要がある。並列に配線された２又は３以上のバイアス電圧ピン／コネクタを介して増幅器回路にバイアス電圧を供給することによって、特性バイアス電圧ピン／コネクタインダクタンスＬ_Fが低減されるので、Ｌ_Fと様々なＲＦ及びデカップリングキャパシタとの間の共振を、動作周波数、特に１００ＭＨｚ前後のビデオ周波数から離すことになる。付加的に、ＲＦ入力／出力信号コネクタの両側に２又は３以上のバイアス電圧ピン／コネクタのうちの２つを配置することで、よりコンパクトなレイアウトを容易にして、パッケージ上の配線の過密が低減される。

【0054】

本明細書の「同じ（ｓａｍｅ）」「一致する（ｍａｔｃｈ）」及び「整合（ｍａｔｃｈｅｓ）」という用語は、同一、ほぼ同一、又は近似を意味することを意図しているので、幾らかの適度な量の変化は、本発明の精神から逸脱することなく想定される。「一定の（ｃｏｎｓｔａｎｔ）」という用語は、変更又は変化がない、或いは僅かな変更又は変化を意味するので、この場合も同様に、幾らかの適度な量の変化は、本発明の精神から逸脱することなく想定される。更に、「第１（ｆｉｒｓｔ）」「第２（ｓｅｃｏｎｄ）」などの用語は、様々な要素、範囲、区分を表すために用いられ、これも限定するものではない。本明細書全体にわたって同様の用語は同様の要素を指す。

【0055】

「電気的に直接接続された（ｄｉｒｅｃｔｌｙ ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｎｅｃｔｅｄ）」又は「電気的に接続された（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｎｅｃｔｅｄ）」又は単に「接続された（ｃｏｎｎｅｃｔｅｄ）」という用語は、電気的に接続された要素間の永続的な低抵抗接続、例えば、関係要素間のワイヤ接続を示す。そのような接続は、ボンドワイヤの寄生インダクタンスなどの寄生効果を有することがあるが、接続された要素の間には、部品又は要素が配置されない。対照的に、「電気的に結合された（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｕｐｌｅｄ）」又は単に「結合された（ｃｏｕｐｌｅｄ）」という用語は、電気的に結合された要素の間に、何らかの有形の方法で電気信号に影響を与えるように構成された１又は２以上の介在要素又は部品を設けることができる（必ずしもそうではないが）ことを意味する。これらの介在要素は、トランジスタ又はスイッチなどの能動素子、並びにインダクタ、キャパシタ、ダイオード、抵抗などの受動素子を含むことができる。

【0056】

「下に（ｕｎｄｅｒ）」「下方に（ｂｅｌｏｗ）」「下部の（ｌｏｗｅｒ）」「の上に（ｏｖｅｒ）」「上部の（ｕｐｐｅｒ）」などの空間的に相対的な用語は、１つの要素の第２の要素に対する位置付けを説明するための記載を容易にするために使用される。これらの用語は、図示された配向とは異なる配向に加えて、装置の異なる配向も包含することが意図される。更に、「第１（ｆｉｒｓｔ）」「第２（ｓｅｃｏｎｄ）」などの用語はまた、様々な要素、範囲、区分などを表すために用いられ、これも限定するものではない。本明細書全体にわたって、同様の語は同様の要素を指す。

【0057】

本明細書で使用するように、「有する（ｈａｖｉｎｇ）」「含まれる（ｃｏｎｔａｉｎｉｎｇ）」「含む（ｉｎｃｌｕｄｉｎｇ）」「備える（ｃｏｍｐｒｉｓｉｎｇ）」などの用語は、言及する要素又は特徴の存在を示すが、付加的な要素又は特徴を除外しない、制約のない語である。冠詞「ａ」「ａｎ」及び「ｔｈｅ」は、文脈上他の意味に明確に示されていない限り、複数並びに単数を含むことが意図される。

【0058】

当然ながら、本発明は、本発明の基本的特性から逸脱することなく、本明細書に具体的に記載したもの以外の方法で実行することができる。本実施形態は、全ての面で例証であり限定ではないとみなされるべきであり、添付の特許請求の範囲の意味及び均等範囲内に含まれる全ての変更が、範囲内に含まれることが意図される。

【符号の説明】

【0059】

１６ａ 入力ＲＦインピーダンス整合回路
１６ｂ 入力ＲＦインピーダンス整合回路
１８ａ 第１増幅器
１８ｂ 第２増幅器
２０ａ 出力ＲＦインピーダンス整合回路
２０ｂ 出力ＲＦインピーダンス整合回路
３０ パッケージ
３２ａ 第１ゲートバイアス電圧ピン／コネクタ
３２ｂ 第３ゲートバイアス電圧ピン／コネクタ
３４ａ 第２ゲートバイアス電圧ピン／コネクタ
３４ｂ 第４ゲートバイアス電圧ピン／コネクタ
３６ａ ＲＦ₁信号入力ピン／コネクタ
３６ｂ ＲＦ₂信号入力ピン／コネクタ
３８ａ 第１ドレインバイアス電圧ピン／コネクタ
３８ｂ 第３ドレインバイアス電圧ピン／コネクタ
４０ａ 第２ドレインバイアス電圧ピン／コネクタ
４０ｂ 第４ドレインバイアス電圧ピン／コネクタ
４２ａ ＲＦ₁信号出力ピン／コネクタ
４２ｂ ＲＦ₂信号出力ピン／コネクタ

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【手続補正書】

【提出日】2022-01-06

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

１又は２以上の増幅器回路（１８ａ、１８ｂ）を収容する電子回路パッケージ（３０、５０）であって、
ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子が無線周波数（ＲＦ）信号グランドに接続された第１増幅器回路（１８ａ）と、
前記第１増幅器回路のゲート端子に接続された第１ＲＦ入力コネクタ（３６ａ）と、
前記第１増幅器回路のドレイン端子に接続された第１ＲＦ出力コネクタ（４２ａ）と、
前記第１増幅器回路（１８ａ）のゲート端子に結合された第１ゲートバイアス電圧コネクタ（３２ａ）と、
前記第１増幅器回路（１８ａ）のドレイン端子に結合された第１ドレインバイアス電圧コネクタ（３８ａ）と、
前記第１ゲートバイアス電圧コネクタ（３２ａ）に接続された第２ゲートバイアス電圧コネクタ（３４ａ）であって、前記第１ゲートバイアス電圧コネクタ（３２ａ）及び第２ゲートバイアス電圧コネクタ（３４ａ）が、前記第１ＲＦ入力コネクタ（３６ａ）の両側に配置され、１つのゲートバイアス電圧コネクタと比較して、前記実効ゲートバイアス給電インダクタンスを低減する第２ゲートバイアス電圧コネクタ（３４ａ）、及び前記第１ドレインバイアス電圧コネクタ（３８ａ）に接続された第２ドレインバイアス電圧コネクタ（４０ａ）であって、前記第１ドレインバイアス電圧コネクタ（３８ａ）及び第２ドレインバイアス電圧コネクタ（４０ａ）が、前記第１ＲＦ出力コネクタ（４２ａ）の両側に配置され、１つのドレインバイアス電圧コネクタと比較して、前記実効ドレインバイアス給電インダクタンスを低減する第２ドレインバイアス電圧コネクタ（４０ａ）のうちの少なくとも１つと、
を備える、ことを特徴とする電子回路パッケージ（３０、５０）。

【請求項2】

ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子がＲＦ信号グランドに接続された第２増幅器回路（１８ｂ）と、
前記第２増幅器回路のゲート端子に接続された第２ＲＦ入力コネクタ（３６ｂ）と、
前記第２増幅器回路のドレイン端子に接続された第２ＲＦ出力コネクタ（４２ｂ）と、
前記第２増幅器回路（１８ｂ）の前記ゲート端子に結合された第３ゲートバイアス電圧コネクタ（３２ｂ）と、
前記第２増幅器回路（１８ｂ）の前記ドレイン端子に結合された第３ドレインバイアス電圧コネクタ（３８ｂ）と、
を更に備える、請求項１に記載のパッケージ（３０、５０）。

【請求項3】

前記第３ゲートバイアス電圧コネクタに接続された第４ゲートバイアス電圧コネクタ（３４ｂ）、及び
前記第３ドレインバイアス電圧コネクタに接続された第４ドレインバイアス電圧コネクタ（４０ｂ）、
のうちの少なくとも１つを更に備える、
請求項２に記載のパッケージ（３０、５０）。

【請求項4】

前記第１ゲートバイアス電圧コネクタとＲＦ信号グランドとの間に結合された第１デカップリングキャパシタ（Ｃ_DC）と、
前記第１ドレインバイアス電圧コネクタとＲＦ信号グランドとの間に結合された第２デカップリングキャパシタ（Ｃ_DC）と、
を更に備える、請求項２～３の何れか１項に記載のパッケージ（３０、５０）。

【請求項5】

前記第３ゲートバイアス電圧コネクタ（３２ｂ）は、前記第１ゲートバイアス電圧コネクタ（３２ａ）に接続され、
前記第３ドレインバイアス電圧コネクタ（３８ｂ）は、前記第１ドレインバイアス電圧コネクタ（３８ａ）に接続される、
請求項２～４の何れか１項に記載のパッケージ（３０、５０）。

【請求項6】

前記第１増幅器回路（１８ａ）は、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器段（１８_a1）と、ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器段（１８_a2)と、を含む第１二段増幅器を備え、
前記増幅器段（１８_a1、１８_a2）の両方の前記ソース端子は、ＲＦ信号グランドに接続され、
前記第１増幅器段（１８_a1）の前記ゲート端子は、前記第１増幅器回路（１８ａ）の前記ゲート端子であり、
前記第１増幅器段（１８_a1）の前記ドレイン端子は、前記第２増幅器段（１８_a2）の前記ゲート端子に接続され、
前記第２増幅器段（１８_a2）の前記ドレイン端子は、前記第１増幅器回路（１８ａ）の前記ドレイン端子であり、
前記第１ゲートバイアス電圧コネクタ（３２_a1）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ゲート端子に結合され、
前記第１ドレインバイアス電圧コネクタ（３８_a1）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ドレイン端子に結合され、
前記第２ゲートバイアス電圧コネクタ（３２_a2）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ゲート端子に結合され、
前記第２ドレインバイアス電圧コネクタ（３８_a2）は、前記第１増幅器回路（１８ａ）の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ドレイン端子に結合される、
請求項１～５の何れか１項に記載のパッケージ（５０）。

【請求項7】

１又は２以上の増幅器回路（１８ａ、１８ｂ）を収容する電子回路パッケージ（３０、５０）を製作する方法（１００）であって、
ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子が無線周波数（ＲＦ）信号グランドに接続される第１増幅器回路（１８ａ）を配置するステップ（１０２）と、
前記第１増幅器回路のゲート端子に第１ＲＦ入力コネクタ（３６ａ）を接続するステップ（１０４）と、
前記第１増幅器回路のドレイン端子に第１ＲＦ出力コネクタ（４２ａ）を接続するステップ（１０６）と、
前記第１増幅器回路（１８ａ）の前記ゲート端子に第１ゲートバイアス電圧コネクタ（３２ａ）を結合するステップ（１０８）と、
前記第１増幅器回路（１８ａ）の前記ドレイン端子に第１ドレインバイアス電圧コネクタ（３８ａ）を結合するステップ（１１０）と、
前記第１ゲートバイアス電圧コネクタ（３２ａ）に第２ゲートバイアス電圧コネクタ（３４ａ）を接続するステップ（１１２）であって、前記第１ゲートバイアス電圧コネクタ（３２ａ）及び第２ゲートバイアス電圧コネクタ（３４ａ）が、前記第１ＲＦ入力コネクタ（３６ａ）の両側に配置され、１つのゲートバイアス電圧コネクタと比較して、前記実効ゲートバイアス給電インダクタンスを低減する、ステップ（１１２）、及び前記第１ドレインバイアス電圧コネクタ（３８ａ）に第２ドレインバイアス電圧コネクタ（４０ａ）を接続するステップ（１１４）であって、前記第１ドレインバイアス電圧コネクタ（３８ａ）及び第２ドレインバイアス電圧コネクタ（４０ａ）が、前記第１ＲＦ出力コネクタ（４２ａ）の両側に配置され、１つのドレインバイアス電圧コネクタと比較して、前記実効ドレインバイアス給電インダクタンスを低減するステップ（１１４）、のうちの少なくとも１つと、
を含む、方法（１００）。

【請求項8】

ソース端子、ゲート端子、及びドレイン端子を有し、前記ソース端子がＲＦ信号グランドに接続される第２増幅器回路（１８ｂ）を配置するステップと、
前記第２増幅器回路のゲート端子に第２ＲＦ入力コネクタ（３６ｂ）を接続するステップと、
前記第２増幅器回路のドレイン端子に第２ＲＦ出力コネクタ（４２ｂ）を接続するステップと、
前記第２増幅器回路（１８ｂ）の前記ゲート端子に第３ゲートバイアス電圧コネクタ（３４ｂ）を結合するステップと、
前記第２増幅器回路（１８ｂ）の前記ドレイン端子に第３ドレインバイアス電圧コネクタ（３８ｂ）を結合するステップと、
を更に含む、請求項７に記載の方法（１００）。

【請求項9】

前記第３ゲートバイアス電圧コネクタ（３２ｂ）に第４ゲートバイアス電圧コネクタ（３４ｂ）を接続するステップ、及び
前記第３ドレインバイアス電圧コネクタ（３８ｂ）に第４ドレインバイアス電圧コネクタ（４０ｂ）を接続するステップ、
のうちの少なくとも１つを更に含む、請求項８に記載の方法（１００）。

【請求項10】

前記第１増幅器回路は、ソース端子、ゲート端子、及びドレイン端子を有する第１増幅器段（１８_a1）と、ソース端子、ゲート端子、及びドレイン端子を有する第２増幅器段（１８_a2）と、を含む第１二段増幅器を備え、
前記増幅器段（１８_a1、１８_a2）の両方の前記ソース端子は、ＲＦ信号グランドに接続され、
前記第１増幅器段（１８_a1）の前記ゲート端子は、前記第１増幅器回路（１８ａ）の前記ゲート端子であり、
前記第１増幅器段（１８_a1）の前記ドレイン端子は、前記第２増幅器段（１８_a2）の前記ゲート端子に接続され、
前記第２増幅器段（１８_a2）の前記ドレイン端子は、前記第１増幅器回路（１８ａ）の前記ドレイン端子であり、
前記方法が、
前記第１ゲートバイアス電圧コネクタ（３２_a1）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ゲート端子に結合するステップと、
前記第１ドレインバイアス電圧コネクタ（３８_a1）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの一方の増幅器段の前記ドレイン端子に結合するステップと、
第２ゲートバイアス電圧コネクタ（３２_a2）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ゲート端子に結合するステップと、
第２ドレインバイアス電圧コネクタ（３８_a2）を前記第１増幅器回路の前記第１増幅器段（１８_a1）及び第２増幅器段（１８_a2）のうちの他方の増幅段の前記ドレイン端子に結合するステップと、
を更に含む、請求項７～９の何れか１項に記載の方法（１００）。

【国際調査報告】