特表 2022-542276 ＤＲＡＭを処理する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-09-30

(54)【発明の名称】ＤＲＡＭを処理する方法

(51)【国際特許分類】

   H01L 21/8242 20060101AFI20220922BHJP

   H01L 21/3205 20060101ALI20220922BHJP

【ＦＩ】

H01L27/108 681B

H01L21/88 B

H01L21/88 M

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022505404

(86)(22)【出願日】2020-07-29

(85)【翻訳文提出日】2022-03-25

(86)【国際出願番号】 US2020043932

(87)【国際公開番号】W WO2021025907

(87)【国際公開日】2021-02-11

(31)【優先権主張番号】62/882,418

(32)【優先日】2019-08-02

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/939,361

(32)【優先日】2020-07-27

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】リウ， レクン

(72)【発明者】

【氏名】パンダ， プリヤダルシ

(72)【発明者】

【氏名】ショー， ジョナサン シー．

【テーマコード（参考）】

5F033

5F083

【Ｆターム（参考）】

5F033HH07

5F033HH18

5F033HH19

5F033HH21

5F033HH32

5F033HH33

5F033HH34

5F033KK04

5F033LL08

5F033MM13

5F033QQ08

5F033QQ09

5F033QQ10

5F033QQ59

5F033QQ61

5F033QQ73

5F033RR04

5F033RR06

5F033SS07

5F033SS11

5F033VV16

5F033WW00

5F033WW01

5F033WW02

5F033WW03

5F033XX09

5F033XX10

5F083AD00

5F083GA27

5F083JA39

5F083JA40

5F083JA56

5F083KA05

5F083PR21

5F083PR22

5F083PR33

(57)【要約】

ＤＲＡＭビット線を形成して、ラインエッジ粗さ（ＬＥＲ）及び低抵抗を改善する方法が記載される。この方法は、基板上の第１の結晶粒サイズを有するビット線金属層内に不活性種を注入して、第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層を形成することを含む。その後、膜積層体がアモルファス化ビット線金属層上に堆積される。膜積層体及びアモルファス化ビット線金属層はエッチングされて、基板上にパターン化膜積層体が形成される。基板上のパターン化膜積層体は、熱アニーリングされる。
【選択図】図４Ｃ

【特許請求の範囲】

【請求項1】

ＤＲＡＭビット線を形成する方法であって、
基板上の第１の結晶粒サイズを有するビット線金属層内に不活性種を注入して、前記第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層を形成することと、
前記アモルファス化ビット線金属層上に膜積層体を堆積することと、
前記膜積層体及び前記アモルファス化ビット線金属層をエッチングして、前記基板上にパターン化膜積層体を形成することと、
前記基板上の前記パターン化膜積層体を熱アニーリングして、前記第２の結晶粒サイズよりも大きい、前記アモルファス化ビット線金属層の第３の結晶粒サイズを形成することと、
を含む、方法。

【請求項2】

前記基板が、第１の表面材料及び第２の表面材料を含む表面と、前記基板の前記表面上のバリア層とを有し、前記第１の表面材料が酸化物を含み、前記第２の表面材料がポリシリコンを含む、請求項１に記載の方法。

【請求項3】

前記バリア層がバリア金属を含む、請求項２に記載の方法。

【請求項4】

注入することが、前記不活性種のビームライン注入又はプラズマ注入のうちの一つ又は複数を含む、請求項１に記載の方法。

【請求項5】

前記不活性種が、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、又はラドン（Ｒｎ）のうちの一つ又は複数を含む、請求項４に記載の方法。

【請求項6】

前記ビット線金属層内に注入される前記不活性種の注入量が、１×１０^１５原子／ｃｍ^２超である、請求項４に記載の方法。

【請求項7】

前記不活性種を注入する前に、前記ビット線金属層上にキャップ層を堆積することをさらに含む、請求項１に記載の方法。

【請求項8】

前記キャップ層が、約２０Åから約１００Åの範囲の厚さを有する、請求項７に記載の方法。

【請求項9】

前記キャップ層が、窒化物又は酸化物のうちの一つ又は複数を含む、請求項７に記載の方法。

【請求項10】

前記膜積層体が、窒化物層、酸化物層、炭素ハードマスク層、又は酸窒化物層から選択される一つ又は複数の層を含む、請求項１に記載の方法。

【請求項11】

前記バリア層又は前記第２の表面材料のうちの一つ又は複数をエッチングすることをさらに含む、請求項２に記載の方法。

【請求項12】

前記基板を熱アニーリングすることが、前記基板を約５００℃から約９００℃の範囲内の温度に曝露することを含む、請求項１に記載の方法。

【請求項13】

前記基板を熱アニーリングすることが、前記アモルファス化ビット線金属層の前記結晶粒サイズを、前記第２の結晶粒サイズから、前記第２の結晶粒サイズよりも大きい第３の結晶粒サイズへ増加させる、請求項１に記載の方法。

【請求項14】

前記第３の結晶粒サイズが、約５Åから約２０００Åの範囲内にある、請求項１３に記載の方法。

【請求項15】

前記ビット線金属層がルテニウムを含む、請求項１に記載の方法。

【請求項16】

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層プロセスを実施するためのクラスタツールであって、
上にポリシリコンプラグが形成された基板を受け取るように構成された中央移送ステーションであって、前記基板上で複数のＤＲＡＭビット線プロセスのうちの一つを実施するために、前記中央移送ステーションにそれぞれ独立して接続された複数の処理チャンバとの間で前記基板を移送するように構成された中央移送ステーションを備え、前記複数の処理チャンバが、
前記基板の表面から自然酸化物を除去するように構成された前洗浄チャンバと、
前記基板の前記表面上にバリア層を堆積するように構成されたバリア層堆積チャンバと、
前記基板の前記表面上にビット線金属層を堆積するように構成されたビット線金属堆積チャンバと、
前記基板の前記表面上にハードマスク層を堆積するように構成されたハードマスク堆積チャンバと、
前記基板上でアニーリングプロセスを実施するように構成されたアニーリングチャンバと、
前記基板の前記表面上にキャッピング層を堆積するように構成されたキャッピングチャンバと
を含む、クラスタツール。

【請求項17】

前記複数の処理チャンバが、前記ビット線金属層の表面内に不活性種を注入するように構成された注入チャンバをさらに含む、請求項１６に記載のクラスタツール。

【請求項18】

前記複数の処理チャンバを制御するように構成されたコントローラをさらに含む、請求項１６に記載のクラスタツール。

【請求項19】

命令を含む非一時的コンピュータ可読媒体であって、処理チャンバのコントローラによって実行されると、前記処理チャンバに、
基板上の第１の結晶粒サイズを有するビット線金属層内への不活性種の注入を制御して、前記第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層を形成する動作と、
前記アモルファス化ビット線金属層上への膜積層体の堆積を制御する動作と、
前記膜積層体及び前記アモルファス化ビット線金属層のエッチングを制御して、前記基板上にパターン化膜積層体を形成するための第３の構造体のデータを受信する動作と、
前記基板上の前記パターン化膜積層体の熱アニーリングを制御する動作と
を実施させる命令を含む、非一時的コンピュータ可読媒体。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本発明の実施形態は、電子デバイス製造の分野に関する。特に、実施形態は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層プロセスに使用される方法に関する。

【背景技術】

【0002】

［０００２］集積回路は、単一チップ上に数百万個ものトランジスタ、コンデンサ、及び抵抗器が搭載され得る複雑なデバイスへと進化を遂げている。集積回路の進化の過程において、機能密度（すなわち、チップ面積あたりの相互接続されたデバイスの数）は全体として増加している一方、形状寸法サイズ（すなわち、製造プロセスを使用して作製され得る最小の構成要素（又はライン））は減少している。

【0003】

［０００３］集積回路（ＩＣ）のサイズを縮小することにより、パフォーマンスの改善、容量の増加、及び／又はコスト削減がもたらされる。サイズを縮小するたびに、ＩＣを形成するためのより高度な技法が必要とされる。例えば、トランジスタのサイズを縮小することにより、チップ上に組み込まれるメモリ又はロジックデバイスの数を増やすことができ、容量の大きい製品の製造に役立つ。しかし、大容量化には問題がないわけではない。各デバイスのパフォーマンスを最適化する必要性は、ますます重要になっている。

【0004】

［０００４］不揮発性メモリは、デバイスに供給された電力がオフになった後、メモリセル又は要素がその状態を失わない集積回路のクラスである。２方向に磁化できるフェライトのリングで作られた初期のコンピュータメモリは、不揮発性であった。フェライトデバイスは、半導体技術がより高度な小型化のレベルへと進化するにつれて、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）やＳＲＡＭ（スタティックＲＡＭ）などのより一般的に知られている揮発性メモリのために廃止された。本明細書で使用される場合、「ダイナミックランダムアクセスメモリ」又は「ＤＲＡＭ」という用語は、コンデンサに電荷（つまり、２進数の１）又は電荷なし（つまり、２進数の０）のパケットを格納することによってデータムビットを格納するメモリセルを指す。電荷は、アクセストランジスタを介してコンデンサにゲートされ、同じトランジスタをオンにすることによって、及びトランジスタ出力の相互接続ラインに電荷パケットをダンプすることにより生成される電圧摂動を調べることによって検出される。よって、単一ＤＲＡＭセルは、一つのトランジスタと一つのコンデンサによって作られる。ＤＲＡＭデバイスは、ＤＲＡＭセルのアレイで形成される。アクセストランジスタの行はワードラインによってリンクされており、トランジスタの入力／出力はビット線によってリンクされている。歴史的に、ＤＲＡＭコンデンサは、平面ポリシリコン酸化物基板プレートコンデンサから、両方のプレートが基板の上方にある「積層体」コンデンサと、基板のエッチングされた空洞を共通プレートとして使用する「トレンチ」コンデンサに分かれた、３Ｄ構造に進化してきた。そのようなＤＲＡＭデバイスでは、低抵抗と良好なラインエッジ粗さとを同時に備えるＤＲＡＭビット線を形成することは困難である。

【0005】

［０００５］したがって、低抵抗と良好なラインエッジ粗さとを同時に備えるビット線を有するＤＲＡＭデバイスを製造する方法が必要である。

【発明の概要】

【0006】

［０００６］本開示の一つ又は複数の実施形態は、ＤＲＡＭビット線を形成する方法であって、基板上の第１の結晶粒サイズを有するビット線金属層内に不活性種を注入して、第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層を形成することと、アモルファス化ビット線金属層上に膜積層体を堆積することと、膜積層体及びアモルファス化ビット線金属層をエッチングして、基板上にパターン化膜積層体を形成することと、基板上のパターン化膜積層体を熱アニーリングすることとを含む方法を対象とする。

【0007】

［０００７］本開示の一つ又は複数の実施形態は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層プロセスを実施するためのクラスタツールを対象とする。一実施形態では、クラスタツールは、上にポリシリコンプラグが形成された基板を受け取るように、及び基板上で複数のＤＲＡＭビット線プロセスのうちの一つを実施するために中央移送ステーションにそれぞれ独立して接続された複数の処理チャンバとの間で基板を移送するように構成された中央移送ステーションを備え、複数の処理チャンバは、基板の表面から自然酸化物を除去するように構成された前洗浄チャンバと、基板の表面上にバリア層を堆積するように構成されたバリア層堆積チャンバと、基板の表面上にビット線金属層を堆積するように構成されたビット線金属堆積チャンバと、基板の表面上にハードマスク層を堆積するように構成されたハードマスク堆積チャンバとを含む。

【0008】

［０００８］本開示の一つ又は複数の実施形態は、処理チャンバのコントローラによって実行されると、処理チャンバに、基板上の第１の結晶粒サイズを有するビット線金属層内への不活性種の注入を制御して、第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層を形成する動作と、アモルファス化ビット線金属層上への膜積層体の堆積を制御する動作と、膜積層体及びアモルファス化ビット線金属層のエッチングを制御して、基板上にパターン化膜積層体を形成するための第３の構造体のデータを受信する動作と、基板上のパターン化膜積層体の熱アニーリングを制御する動作とを実施させる命令を含む、非一時的コンピュータ可読媒体を対象とする。

【0009】

［０００９］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちのいくつかの実施形態は添付の図面で例示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付図面が本開示の典型的な実施形態を例示しているにすぎず、よって本開示の範囲を限定すると見なされるべきではないことに留意されたい。

【図面の簡単な説明】

【0010】

【図1】［００１０］本明細書に記載の実施形態による方法のフロープロセス図を示す。

【図2】［００１１］一つ又は複数の実施形態による電子デバイスを示す。

【図3】［００１２］一つ又は複数の実施形態による電子デバイスを示す。

【図4A】［００１３］一つ又は複数の実施形態による電子デバイスを示す。

【図4B】［００１４］一つ又は複数の実施形態による電子デバイスを示す。

【図4C】［００１５］一つ又は複数の実施形態による電子デバイスを示す。

【図5】［００１６］本開示の一つ又は複数の実施形態によるクラスタツールシステムのブロック図を示す。

【発明を実施するための形態】

【0011】

［００１７］本開示のいくつかの例示的な実施形態を説明する前に、本開示が以下の説明で提示される構成又は処理工程の詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。

【0012】

［００１８］本明細書及び添付の特許請求の範囲で使用される際に、「基板」という用語は、プロセスが作用する表面又は表面の一部を指す。また、基板への言及は、文脈が特に明確に示さない限り、基板の一部のみを指すこともあり得ると当業者には理解されよう。さらに、基板上への堆積に対して言及がなされるとき、それは、ベア基板と、一つ又は複数の膜又は特徴部が堆積又は形成された基板との両方を意味し得る。

【0013】

［００１９］本明細書で使用される「基板」とは、製造処理中に膜処理が実行される任意の基板又は基板上に形成された材料表面のことを指す。例えば、処理が実行され得る基板表面には、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの任意の他の材料が含まれる。基板は半導体ウエハを含むが、これに限定されない。基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム（ｅビーム）硬化、及び／又はベークするために、基板は前処理プロセスに曝露され得る。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された膜処理工程のいずれもが、以下でより詳細に開示されるように、基板上に形成される下層の上で実行されてもよく、「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図される。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積された膜／層の曝露面が基板表面となる。

【0014】

［００２０］本明細書及び添付の特許請求の範囲で使用される「前駆体」、「反応物」、「反応性ガス」などの用語は、基板表面と反応し得る任意のガス種を指すために、交換可能に使用される。

【0015】

［００２１］本明細書で使用される場合、「ダイナミックランダムアクセスメモリ」又は「ＤＲＡＭ」という用語は、コンデンサに電荷（つまり、２進数の１）又は電荷なし（つまり、２進数の０）のパケットを格納することによってデータムビットを格納するメモリセルを指す。電荷は、アクセストランジスタを介してコンデンサにゲートされ、同じトランジスタをオンにすることによって、及びトランジスタ出力の相互接続ラインに電荷パケットをダンプすることにより生成される電圧摂動を調べることによって検出される。よって、単一ＤＲＡＭセルは、一つのトランジスタと一つのコンデンサによって作られる。ＤＲＡＭデバイスは、ＤＲＡＭセルのアレイで形成される。アクセストランジスタの行はワード線によってリンクされており、トランジスタの入力／出力はビット線によってリンクされている。歴史的に、ＤＲＡＭコンデンサは、平面ポリシリコン酸化物基板プレートコンデンサから、両方のプレートが基板の上方にある「積層体」コンデンサと、基板のエッチングされた空洞を共通プレートとして使用する「トレンチ」コンデンサに分かれた、３Ｄ構造に進化してきた。

【0016】

［００２２］例示的な実施形態は、例示的な実施形態（及び中間構造体）の概略図である断面図を参照して本明細書で説明される。このため、結果として、例えば、製造技法及び／又は公差の結果としての図の形状からの変化が予想される。よって、例示的な実施形態は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造から生じる形状の逸脱を含んでもよい。

【0017】

［００２３］本開示の実施形態は、ラインエッジ粗さ（ＬＥＲ）を有利に改善し、かつ抵抗を有利に低下させるように、ＤＲＡＭビット線を処理するための方法に関する。

【0018】

［００２４］図１は、本開示の一つ又は複数の実施形態による方法１０のフロー図を示す。図１を参照すると、方法１０は、工程２０で、不活性種をビット線金属層内に注入することによって開始する。工程３０では、膜積層体が堆積される。工程４０では、膜積層体がエッチングされて、パターン化膜積層体が形成される。工程５０では、パターン化膜積層体が熱アニーリングされる。

【0019】

［００２５］図２から４Ｃは、一つ又は複数の実施形態による電子デバイス１００の断面図を示す。図２及び３を参照すると、不活性種１１２は、基板上の第１の結晶粒サイズを有するビット線金属層１０７内に注入されて、第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層１０８が形成される。一つ又は複数の実施形態では、ビット線金属層１０７は、当業者に知られる任意の適切な技法によって堆積され、当業者に知られる任意の適切な材料である。一つ又は複数の実施形態では、ビット線金属層１０７は、第１の結晶粒サイズを有するルテニウムを含む。一つ又は複数の実施形態では、アモルファス化ビット線金属層１０８は、第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ルテニウムを含む。

【0020】

［００２６］一つ又は複数の実施形態では、第１の結晶粒サイズは、原子間力顕微鏡法（ＡＦＭ）によって測定された場合、約５Åから約２０Åの範囲内にある。一つ又は複数の実施形態では、第２の結晶粒サイズは、原子間力顕微鏡法（ＡＦＭ）によって測定された場合、約５Åから約２０Åの範囲内にある。一つ又は複数の実施形態では、第３の結晶粒サイズは、原子間力顕微鏡法（ＡＦＭ）によって測定された場合、約５Åから約２００Åの範囲内にある。

【0021】

［００２７］一つ又は複数の実施形態では、不活性種１１２は、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、又はラドン（Ｒｎ）のうちの一つ又は複数を含む。一つ又は複数の実施形態では、ビット線金属層１０７内に注入される不活性種１１２の注入量は、１×１０^１５原子／ｃｍ^２超である。一つ又は複数の実施形態では、不活性種１１２の注入は、不活性種１１２のビームライン注入又はプラズマ注入（ＰＬＡＤ）を含む。

【0022】

［００２８］いくつかの実施形態では、方法は、不活性種１１２を注入する前に、ビット線金属層１０７上にキャップ層１１０を堆積することをさらに含む。キャップ層１１０は、限定されないが、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、又は物理的気相堆積（ＰＶＤ）を含む、当業者に知られる任意の方法によって堆積され得る。一つ又は複数の実施形態では、キャップ層は、約２５Åから約７５Å、又は約２０Åから約８５Åを含む、約２０Åから約１００Åの範囲の厚さを有する。一つ又は複数の実施形態では、キャップ層１１０は、約２０Å、又は約３０Å、又は約４０Å、又は約５０Å、又は約６０Å、又は約７０Å、又は約８０Å、又は約９０Å、又は約１００Åの厚さを有する。一つ又は複数の実施形態では、キャップ層１１０は、窒化物又は酸化物のうちの一つ又は複数を含む。一つ又は複数の実施形態では、キャップ層１１０は、窒化ケイ素（ＳｉＮ）又は酸化ケイ素（ＳｉＯ）うちの一つ又は複数を含む。

【0023】

［００２９］一つ又は複数の実施形態では、基板１０２は、第１の表面材料１０３と第２の表面材料１０４とを含む表面を有する。一つ又は複数の実施形態では、第１の表面材料１０３は酸化物を含む。一つ又は複数の実施形態では、第２の表面材料は、ポリシリコンを含む第２の表面材料１０４を含む。一つ又は複数の実施形態では、基板１０２は、先に基板上に製造された第２の表面材料１０４としてのポリシリコンプラグ（ポリプラグ）を含む。

【0024】

［００３０］一つ又は複数の実施形態では、基板１０２は、基板１０２の上面上にバリア層１０６を含む。一つ又は複数の実施形態では、バリア層はバリア金属を含む。一つ又は複数の実施形態では、バリア層１０６は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、又は窒化タングステン（ＷＮ）のうちの一つ又は複数を含み得る。

【0025】

［００３１］図３を参照すると、膜積層体１１３が、アモルファス化ビット線金属層１０８上に配置される。一つ又は複数の実施形態では、膜積層体１１３は、窒化物層、酸化物層、炭素ハードマスク層、又は酸窒化物層から選択される一つ又は複数の層を含む。図３に示す実施形態では、膜積層体１１３は、窒化物層１１４、酸化物層１１６、炭素ハードマスク層１１８、及び酸窒化物層１２０を含む。

【0026】

［００３２］図４Ａから４Ｃを参照すると、膜積層体１１３及びアモルファス化ビット線金属層１０８はエッチングされて、基板１０２にパターン化膜積層体が形成される。

【0027】

［００３３］図４Ａを参照すると、基板は、膜積層体１１３及びアモルファス化ビット線金属層１０８がエッチングされるように、エッチングされる。一つ又は複数の実施形態では、バリア層１０６又は第２の表面材料１０４のうちの一つ又は複数が、エッチングされる。図４Ｂを参照すると、バリア層１０６がエッチングされる。図４Ｃを参照すると、一つ又は複数の実施形態では、第２の表面材料１０４がエッチングされる。第２の結晶粒サイズは小さいため、エッチングの均一性を改善し、よって、ビット線のラインエッジ粗さを縮小するのに役立つ。

【0028】

［００３４］一つ又は複数の実施形態では、基板上のパターン化膜積層体はその後、熱アニーリングされる。一つ又は複数の実施形態では、基板を熱アニーリングすることは、基板を約５００℃から約９００℃の範囲の温度に曝露することを含む。一つ又は複数の実施形態では、基板を熱アニーリングすることは、アモルファス化ビット線金属層１０８の結晶粒サイズを第２の結晶粒サイズから第２の結晶粒サイズよりも大きい第３の結晶粒サイズに増加させ、よって、より大きな結晶粒サイズは、ビット線接触抵抗Ｒｓとシート抵抗Ｒｃを縮小するのに役立つ。一つ又は複数の実施形態では、第３の結晶粒サイズは、原子間力顕微鏡法（ＡＦＭ）によって測定された場合、約５Åから約２０Åの範囲内にある。

【0029】

［００３５］一つ又は複数の実施形態では、本明細書に記載の実施形態によって製造されたデバイスは、本明細書に記載の方法によって製造されていないデバイスと比較したとき、ビット線のラインエッジ粗さが減少している。さらに、一つ又は複数の実施形態では、本明細書に記載の方法によって製造されたデバイスのビット線抵抗、Ｒｃ及びＲｓは、本明細書に記載の方法によって製造されていないデバイスのビット線抵抗よりも低い。一つ又は複数の実施形態では、ラインエッジ粗さは、計測法又はＳＥＭによって測定することができ、抵抗Ｒｃ及びＲｓは、ＤＲＡＭ又はビット線抵抗Ｒｃ及びＲｓのビット線テストモジュールの電気的性能によって測定することができる。

【0030】

［００３６］一つ又は複数の実施形態によれば、層の形成前及び／又は後に、基板には処理が施される。この処理は、同一のチャンバ内、又は一つ又は複数の別個の処理チャンバ内で実行され得る。いくつかの実施形態では、基板が、第１のチャンバから、さらなる処理のために別個の第２のチャンバに移動させられる。基板は、第１のチャンバから別個の処理チャンバへと直接的に移動させることが可能であり、又は、第１のチャンバから一つ以上の移送チャンバへと移動させ、次いで別個の処理チャンバへと移動させることが可能である。したがって、処理装置は、移送ステーションに通じている複数のチャンバを備え得る。この種の装置は「クラスタツール（ｃｌｕｓｔｅｒ ｔｏｏｌ）」又は「クラスタシステム（ｃｌｕｓｔｅｒｅｄ ｓｙｓｔｅｍ）」等と称され得る。

【0031】

［００３７］図５を参照すると、本開示のさらなる実施形態は、本明細に記載の方法を実行するための処理システム９００を対象とする。図５は、本開示の一又は複数の実施形態による基板を処理するために使用され得るシステム９００を示す。システム９００は、クラスタツールと称され得る。システム９００は、ロボット９１２を内部に備えた中央移送ステーション９１０を含む。ロボット９１２は、単一のブレードロボットとして示されているが、当業者であれば、他のロボット９１２構成が本開示の範囲内であることを認識するであろう。ロボット９１２は、中央移送ステーション９１０に接続されたチャンバ間で一つ又は複数の基板を移動させるように構成される。

【0032】

［００３８］少なくとも一つの前洗浄／バッファチャンバ９２０が、中央移送ステーション９１０に接続される。前洗浄／バッファチャンバ９２０は、ヒータ、ラジカル源、又はプラズマ源のうちの一つ又は複数を含み得る。前洗浄／バッファチャンバ９２０は、個々の半導体基板のための、又は処理用ウエハのカセットのための保持領域として使用され得る。前洗浄／バッファチャンバ９２０は、前洗浄プロセスを実行することができ、又は処理用の基板を予熱することができ、又は単に処理シーケンスのためのステージング領域であり得る。いくつかの実施形態では、中央移送ステーション９１０に接続された２つの前洗浄／バッファチャンバ９２０がある。

【0033】

［００３９］図５に示す実施形態では、前洗浄チャンバ９２０は、ファクトリインターフェース９０５と中央移送ステーション９１０との間の通過チャンバとして作用し得る。ファクトリインターフェース９０５は、基板をカセットから前洗浄／バッファチャンバ９２０へ移動させる一つ又は複数のロボット９０６を含み得る。次いで、ロボット９１２は、基板を、前洗浄／バッファチャンバ９２０からシステム９００内の他のチャンバへ移動させることができる。一つ又は複数の実施形態では、前洗浄チャンバ９２０は、基板の表面から自然酸化物を除去するように構成されている。

【0034】

［００４０］第１の処理チャンバ９３０は、中央移送ステーション９１０に接続され得る。第１の処理チャンバ９３０は、ビット線金属層上に一つ又は複数の不活性種を注入するように構成された不活性種注入チャンバとして構成され得る。基板は、隔離バルブ９１４を通過するロボット９１２によって、処理チャンバ９３０を出入りするように移動することができる。

【0035】

［００４１」処理チャンバ９４０も中央移送ステーション９１０に接続され得る。いくつかの実施形態では、処理チャンバ９４０は、基板の表面上にバリア層を堆積するように構成されたバリア層堆積チャンバを含み、処置チャンバ９４０に反応ガスの流れを提供するために一つ又は複数の反応性ガス源と流体連結して、基板上にバリア層を堆積する。基板は、隔離弁９１４を通過するロボット９１２によって、処理チャンバ９４０を出入りするように移動することができる。

【0036】

［００４２」処理チャンバ９４５も中央移送ステーション９１０に接続され得る。いくつかの実施形態では、処理チャンバ９４５は、処理チャンバ９４０と同じプロセスを実行するように構成された、処理チャンバ９４０と同じ種類のチャンバである。この構成は、処理チャンバ９４０内で発生するプロセスが、処理チャンバ９３０内のプロセスよりもはるかに長い時間を要する場合に有用であり得る。

【0037】

［００４３］他の実施形態では、処理チャンバ９４０は、基板の表面上にビット線金属層を堆積するように構成されたビット線金属堆積チャンバを含む。

【0038】

［００４４］いくつかの実施形態では、処理チャンバ９３０、９４０、９４５、および９６０のそれぞれは、処理方法のうちの様々な部分を実行するように構成される。例えば、処理チャンバ９３０は、一つ又は複数の不活性種をビット線金属層内に注入するように構成されていてもよく、処理チャンバ９４０は、基板の表面上にビット線金属層を堆積するように構成されていてもよく、処理チャンバ９４５は、計測ステーションとして、又は処理チャンバのパージを実施するように、構成されていてもよく、処理チャンバ９６０は、第２のパージプロセスを実施するように構成されていてもよい。熟練した技術者であれば、ツールの個々の処理チャンバの数と配置を変えることが可能であり、図５に示す実施形態は、１つの可能な構成を表すものに過ぎないことを理解するであろう。

【0039】

［００４５］いくつかの実施形態では、処理システム９００は、一つ又は複数の計測ステーションを含む。例えば、計測ステーションは、前洗浄／バッファチャンバ９２０の中、中央移送ステーション９１０の中、又は個々の処理チャンバのいずれかの中に配置され得る。計測ステーションは、基板を酸化環境に曝露することなく、凹部の距離の測定を可能にするシステム９００内の任意の位置にあり得る。

【0040】

［００４６］少なくとも一つのコントローラ９５０は、中央移送ステーション９１０、前洗浄／バッファチャンバ９２０、処理チャンバ９３０、９４０、９４５、又は９６０のうちの一つ又は複数に連結される。いくつかの実施形態では、個々のチャンバ又はステーションに接続された二つ以上のコントローラ９５０があり、システム９００を制御するために、主制御プロセッサが、別個のプロセッサのそれぞれに連結される。コントローラ９５０は、任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサ等のうちの一つであってもよく、これらは、様々なチャンバ及びサブプロセッサを制御するために産業環境で使用することができる。

【0041】

［００４７］少なくとも一つのコントローラ９５０は、プロセッサ９５２、プロセッサ９５２に連結されたメモリ９５４、プロセッサ９５２に連結された入出力デバイス９５６、及び様々な電子構成要素間の通信のためのサポート回路９５８を有し得る。メモリ９５４は、一時的メモリ（例えばランダムアクセスメモリ）、および非一時的メモリ（例えばストレージ）のうちの一つ又は複数を含み得る。

【0042】

［００４８］プロセッサのメモリ９５４又はコンピュータ可読媒体は、容易に入手可能なメモリのうちの一つ又は複数（ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は任意の他の形態のローカル若しくは遠隔デジタルストレージ等）であり得る。メモリ９５４は、システム９００のパラメータ及び構成要素を制御するためにプロセッサ９５２によって動作可能な命令セットを保持し得る。サポート回路９５８は、従来の様態でプロセッサを支持するためにプロセッサ９５２に連結される。回路には、例えば、キャッシュ、電源、クロック回路、入出力回路、サブシステム等が含まれ得る。

【0043】

［００４９」プロセスは、一般に、ソフトウェアルーチンとしてメモリ内に記憶されてよく、このソフトウェアルーチンは、プロセッサによって実行されると、処理チャンバに本開示のプロセスを実施させる。このソフトウェアルーチンは、プロセッサによって制御されているハードウェアから遠隔に配置されている第２プロセッサ（図示せず）によって、記憶されかつ／又は実行されてもよい。本開示の方法の一部又は全部は、ハードウェアで実施されることもある。そのため、プロセスは、ソフトウェアで実装されること、及び、コンピュータシステムを使用して、ハードウェアで、例えば特定用途向け集積回路、若しくはその他の種類のハードウェア実装として、又はソフトウェアとハードウェアとの組み合わせとして、実行されることが、可能である。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実施されるようにチャンバの動作を制御する特定用途コンピュータ（コントローラ）に変化させる。

【0044】

［００５０］いくつかの実施形態では、コントローラ９５０は、個々のプロセス又はサブプロセスを実行して本方法を実行するための一つ又は複数の構成を有する。コントローラ９５０は、中間構成要素に接続され、中間構成要素を動作させて方法の機能を実行するように構成され得る。例えば、コントローラ９５０は、ガスバルブ、アクチュエータ、モータ、スリットバルブ、減圧制御等の一つ又は複数に接続され、それらを制御するように構成され得る。

【0045】

［００５１］いくつかの実施形態のコントローラ９５０は、複数の処理チャンバと計測ステーションとの間でロボット上の基板を移動させる構造体と、基板をシステムにロードする且つ／又はシステムからアンロードする構造体と、基板を金属－有機前駆体に曝露する構造体と、基板を酸化剤に曝露して、金属－有機前駆体と反応させる構造体と、処理チャンバから金属－有機前駆体をパージする構造体と、処理チャンバから酸化剤をパージする構造体と、サイクルを繰り返す構造体とから選択される一つ又は複数の構造体を有する。

【0046】

［００５２］一つ又は複数の実施形態は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層プロセスを実施するためのクラスタツールを対象とする。一つ又は複数の実施形態では、クラスタツールは、上にポリシリコンプラグが形成された基板を受け取るように、及び基板上で複数のＤＲＡＭビット線プロセスのうちの一つを実施するために中央移送ステーションにそれぞれ独立して接続された複数の処理チャンバとの間で基板を移送するように構成された中央移送ステーションを備え、複数の処理チャンバは、基板の表面から自然酸化物を除去するように構成された前洗浄チャンバと、ビット線金属層上に一つ又は複数の不活性種を注入するように構成された注入チャンバと、基板の表面上にバリア層を堆積するように構成されたバリア層堆積チャンバと、基板の表面上にビット線金属層を堆積するように構成されたビット線金属堆積チャンバと、基板の表面上にハードマスク層を堆積するように構成されたハードマスク堆積チャンバとを含む。一つ又は複数の実施形態では、ビット線金属層はビット線金属層を含む。一つ又は複数の実施形態では、注入チャンバは、ビット線金属層の表面内へ不活性種を注入するように構成されている。

【0047】

［００５３］一つ又は複数の実施形態では、クラスタツールは、基板上でアニーリングプロセスを実施するように構成されたアニーリングチャンバと、基板の表面上にキャッピング層を堆積するように構成されたキャッピングチャンバとをさらに含む。一つ又は複数の実施形態では、クラスタツールは、複数の処理チャンバを制御するように構成されたコントローラをさらに含む。

【0048】

［００５４］一つ又は複数の実施形態は、処理チャンバのコントローラによって実行されたときに、処理チャンバに、基板上の第１の結晶粒サイズを有するビット線金属層内への不活性種の注入を制御して、第１の結晶粒サイズよりも小さい第２の結晶粒サイズを有するアモルファス化ビット線金属層を形成する動作と、アモルファス化ビット線金属層上への膜積層体の堆積を制御する動作と、膜積層体及びアモルファス化ビット線金属層のエッチングを制御して、基板上にパターン化膜積層体を形成するために第３の構造体用のデータを受信する動作と、基板上のパターン化膜積層体の熱アニーリングを制御する動作とを実施させる命令を含む、非一時的コンピュータ可読媒体を対象とする。

【0049】

［００５５］一つ又は複数の実施形態では、ビット線金属層１０７内へ不活性種を注入するために、ビームライン注入プロセスが使用される。そのような実施形態では、基板は転送され、ビームライン注入ツール内に置かれて、ビームライン注入が実行され、その後、残りの膜積層体堆積のためにクラスタシステムに戻されれる。

【0050】

［００５６］本明細書全体を通じて、「一実施形態」、「特定の実施形態」、「一つ又は複数の実施形態」、又は「実施形態」に対する言及は、その実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも一つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な箇所で登場する「一つ又は複数の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの文言は、必ずしも、本開示の同一の実施形態に言及するものではない。さらに、一つ又は複数の実施形態において特定の特徴、構造、材料、又は特性を任意の適切な態様で組み合わせてもよい。

【0051】

［００５７］本明細書の開示は特定の実施形態を参照して記載されているが、当業者であれば、記載された実施形態は、本開示の原理および用途の単なる例示にすぎないことが理解されよう。本開示の思想および範囲から逸脱することなく、本開示の方法および装置に対して様々な修正および変更を行い得ることが、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびその均等物の範囲にある修正および変更を含み得る。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図5】

【国際調査報告】