(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-10-28
(54)【発明の名称】走査型電子顕微法アプリケーション用センサモジュール
(51)【国際特許分類】
H01J 37/244 20060101AFI20221021BHJP
H01J 37/28 20060101ALI20221021BHJP
H01J 37/06 20060101ALI20221021BHJP
H01L 27/146 20060101ALI20221021BHJP
【ＦＩ】
H01J37/244
H01J37/28 B
H01J37/06 A
H01L27/146 D
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022513137
(86)(22)【出願日】2020-08-25
(85)【翻訳文提出日】2022-04-18
(86)【国際出願番号】 US2020047709
(87)【国際公開番号】W WO2021041356
(87)【国際公開日】2021-03-04
(31)【優先権主張番号】62/892,545
(32)【優先日】2019-08-28
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/000,231
(32)【優先日】2020-08-21
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】500049141
【氏名又は名称】ケーエルエー コーポレイション
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所
(72)【発明者】
【氏名】トリンプル マルセル
【テーマコード（参考）】
4M118
5C101
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA04
4M118BA05
4M118CA02
4M118DD04
4M118EA14
4M118HA25
4M118HA31
5C101AA03
5C101AA22
5C101DD09
5C101EE12
5C101EE51
5C101GG04
5C101GG05
5C101GG09
5C101GG36
5C101GG42
5C101HH11
(57)【要約】
走査型電子顕微法（ＳＥＭ）システムを開示する。本ＳＥＭシステムは、電子ビームを生成するよう構成された電子源、並びにその電子ビームで標本を横断走査しその標本にて散乱された電子を１枚又は複数枚のイメージング面上へと集束させるよう構成された一組の電子光学系を有する。本ＳＥＭシステムはその１枚又は複数枚のイメージング面に配置された第１検出器モジュールを有し、その第１検出器モジュールが、その標本からの散乱粒子例えば電子及び／又はＸ線を等価な一組の信号電荷へと変換するよう構成された多画素固体センサを有する。その多画素固体センサを、同センサの１個又は複数個の画素からの一組の信号電荷を処理するよう構成された複数個の用途特化集積回路（ＡＳＩＣ）に接続する。
【特許請求の範囲】
【請求項1】
走査型電子顕微法システムであって、電子ビームを生成するよう構成された電子源と、
前記電子ビームにより標本を横断走査しその標本にて散乱された電子を１枚又は複数枚のイメージング面上へと集束させるよう構成された一組の電子光学系と、
前記１枚又は複数枚のイメージング面に配置された第１検出器モジュールと、
を備え、前記第１検出器モジュールが、前記標本からの散乱粒子を等価な一組の信号電荷へと変換するよう構成された多画素固体センサを有し、
前記多画素固体センサが、自センサの１個又は複数個の画素からの前記一組の信号電荷を処理するよう構成された、複数個の用途特化集積回路（ＡＳＩＣ）に接続されている走査型電子顕微法システム。
【請求項2】
請求項１に記載の走査型電子顕微法システムであって、前記多画素固体センサの画素が、前記等価な信号電荷を集め等価電圧を生成する静電容量性の浮動拡散ノードと、その浮動拡散ノードの前記電圧を制御するリセット段と、前記浮動拡散ノードの前記電圧であり前記複数個のＡＳＩＣの入力に対するものを駆動する増幅器と、を備える走査型電子顕微法システム。
【請求項3】
請求項２に記載の走査型電子顕微法システムであって、前記第１検出器モジュールの前記多画素固体センサの前記画素が、その画素のリセット段に接続されており前記複数個のＡＳＩＣにより制御される第２コンタクトを、備える走査型電子顕微法システム。
【請求項4】
請求項１に記載の走査型電子顕微法システムであって、前記電子源が、第２電子ビームを生成するよう構成された多ビーム電子源を備え、前記一組の電子光学系が、更に、前記第２ビームにより前記標本を横断走査するよう構成されている走査型電子顕微法システム。
【請求項5】
請求項４に記載の走査型電子顕微法システムであって、前記一組の電子光学系が、更に、前記電子ビームに由来し前記標本にて散乱された電子を前記多画素センサの第１画素に集束させるよう、且つ前記第２電子ビームに由来し前記標本にて散乱された第２電子を前記多画素固体センサの第２画素に集束させるよう、構成されている走査型電子顕微法システム。
【請求項6】
請求項１に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、別々のウェハ上に作成された多画素固体センサ層及びＡＳＩＣ層を有し、それら多画素固体センサ層及びＡＳＩＣ層が、１００～２００μｍピッチの直接接合界面接続及びマイクロソルダバンプのうち少なくとも一方により直結されており、１個又は複数個のＡＳＩＣが基板に装着されており、且つ前記１個又は複数個のＡＳＩＣの入力及び出力のうち少なくとも１個が、ワイヤボンディングにより前記基板上の導電トレースに接続されている走査型電子顕微法システム。
【請求項7】
請求項１に記載の走査型電子顕微法システムであって、前記多画素固体センサと前記複数個のＡＳＩＣとが、スルーシリコンインタポーザ（ＴＳＩ）を介し接続されている走査型電子顕微法システム。
【請求項8】
請求項１に記載の走査型電子顕微法システムであって、前記複数個のＡＳＩＣが、更に、前記複数個のＡＳＩＣの１個又は複数個の入力及び１個又は複数個の出力を基板上のトレースに接続するスルーシリコンビア（ＴＳＶ）を備える走査型電子顕微法システム。
【請求項9】
請求項１に記載の走査型電子顕微法システムであって、更に、前記第１検出器モジュールに対し実質的にコプレーナな少なくとも１個の第２検出器モジュールを備え、前記第１検出器モジュール及び前記少なくとも１個の第２検出器モジュールが、前記電子ビーム用の開口を形成するよう構成されており、前記一組の電子光学系が、前記電子ビームを前記開口内に通すよう構成されている走査型電子顕微法システム。
【請求項10】
請求項１に記載の走査型電子顕微法システムであって、前記複数個のＡＳＩＣのうち少なくとも１個が、第１閾値及び第２閾値を格納するよう構成されたルックアップテーブル（ＬＵＴ）と、信号電荷を前記第１閾値と比較し且つ前記第２閾値と比較するよう構成された比較器と、を備え、その比較器が、各信号電荷が前記第１及び前記第２閾値の枠内にあるか否かを示す結果を生成するよう構成されている走査型電子顕微法システム。
【請求項11】
請求項１に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが１個又は複数個のスクリーンを備え、その１個又は複数個のスクリーンが低原子番号素材で形成されている走査型電子顕微法システム。
【請求項12】
請求項１に記載の走査型電子顕微法システムであって、前記低原子番号素材が、ベリリウム、炭素、硼素、マグネシウム及びアルミニウムのうち少なくとも一種類を含む走査型電子顕微法システム。
【請求項13】
請求項１に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、前記標本からの後方散乱電子を検出するよう構成されている走査型電子顕微法システム。
【請求項14】
請求項１に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、前記標本からの二次電子を検出するよう構成されている走査型電子顕微法システム。
【請求項15】
請求項１に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、前記標本からのＸ線を検出するよう構成されている走査型電子顕微法システム。
【請求項16】
走査型電子顕微法システムであって、電子ビームを生成するよう構成された電子源と、
前記電子ビームにより標本を横断走査しその標本にて散乱された電子を１枚又は複数枚のイメージング面上へと集束させるよう構成された一組の電子光学系と、
前記１枚又は複数枚のイメージング面に配置された第１検出器モジュールと、
を備え、前記第１検出器モジュールが多画素用途特化集積回路（ＡＳＩＣ）を有し、その多画素ＡＳＩＣの各画素が、前記標本にて散乱された粒子を等価電気信号へと変換するよう構成されたフォトダイオードを備え、前記多画素ＡＳＩＣの各画素が、前記等価電気信号を処理する回路を有する走査型電子顕微法システム。
【請求項17】
請求項１６に記載の走査型電子顕微法システムであって、前記電子源が、第２電子ビームを生成するよう構成された多ビーム電子源を備え、前記一組の電子光学系が、更に、前記第２ビームにより前記標本を横断走査するよう構成されている走査型電子顕微法システム。
【請求項18】
請求項１７に記載の走査型電子顕微法システムであって、前記一組の電子光学系が、更に、前記電子ビーム由来で前記標本にて散乱された電子を前記多画素センサの第１画素に集束させるよう、且つ前記第２電子ビーム由来で前記標本にて散乱された第２電子を前記多画素固体センサの第２画素に集束させるよう、構成されている走査型電子顕微法システム。
【請求項19】
請求項１６に記載の走査型電子顕微法システムであって、前記多画素用途特化集積回路（ＡＳＩＣ）が、更に、その多画素用途特化集積回路（ＡＳＩＣ）の１個又は複数個の入力及び１個又は複数個の出力を基板上のトレースに接続するスルーシリコンビア（ＴＳＶ）を備える走査型電子顕微法システム。
【請求項20】
請求項１６に記載の走査型電子顕微法システムであって、更に、前記第１検出器モジュールに対し実質的にコプレーナな少なくとも１個の第２検出器モジュールを備え、前記第１検出器モジュール及び前記少なくとも１個の第２検出器モジュールが、前記電子ビーム用の開口を形成するよう構成されており、前記一組の電子光学系が、前記電子ビームを前記開口に通すよう構成されている走査型電子顕微法システム。
【請求項21】
請求項１６に記載の走査型電子顕微法システムであって、前記ＡＳＩＣが、第１閾値及び第２閾値を格納するよう構成されたルックアップテーブル（ＬＵＴ）と、信号電荷を前記第１閾値と比較し且つ前記第２閾値と比較するよう構成された比較器と、を備え、その比較器が、各信号電荷が前記第１及び前記第２閾値の枠内にあるか否かを示す結果を生成するよう構成されている走査型電子顕微法システム。
【請求項22】
請求項１６に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが１個又は複数個のスクリーンを備え、その１個又は複数個のスクリーンが低原子番号素材で形成されている走査型電子顕微法システム。
【請求項23】
請求項２２に記載の走査型電子顕微法システムであって、前記低原子番号素材が、ベリリウム、炭素、硼素、マグネシウム及びアルミニウムのうち少なくとも一種類を含む走査型電子顕微法システム。
【請求項24】
請求項１６に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、前記標本からの後方散乱電子を検出するよう構成されている走査型電子顕微法システム。
【請求項25】
請求項１６に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、前記標本からの二次電子を検出するよう構成されている走査型電子顕微法システム。
【請求項26】
請求項１６に記載の走査型電子顕微法システムであって、前記第１検出器モジュールが、前記標本からのＸ線を検出するよう構成されている走査型電子顕微法システム。
【請求項27】
標本を検査する方法であって、走査クロック信号を生成し、
第１電子ビームを生成し、
前記走査クロック信号と同期し前記第１電子ビームを偏向させて前記標本上のあるエリアを走査し、
前記電子ビームに応じ前記標本にて生じた信号を、２個以上の画素が備わるクラスタに差し向け、
前記クラスタにより収集された電荷を、前記走査クロックに同期している第１期間にて検出することで、前記クラスタにより前記第１期間にて収集された前記電荷に対応する第１電気信号を生成し、その第１電気信号を第１ディジタル信号へと変換し、
前記クラスタにより収集された前記電荷を、前記走査クロックに同期している第２期間にて検出することで、前記第２期間にて収集された前記電荷に対応する第２電気信号を生成し、その第２電気信号を第２ディジタル信号へと変換し、但しその第２電気信号の変換を、前記第１電気信号の変換が完了する前に開始させ、且つ
前記第１ディジタル信号及び前記第２ディジタル信号を分析することで欠陥の存否を判別する方法。
【請求項28】
請求項２７に記載の方法であって、前記電荷の検出に際し前記２個以上の画素からの電荷を総和する方法。
【請求項29】
請求項２８に記載の方法であって、前記総和に際し電圧ドメイン及び電流ドメインのうち一方を総和する方法。
【請求項30】
標本を検査する方法であって、走査クロック信号を生成し、
第１電子ビームを生成し、
前記第１電子ビームを前記標本上の第１個所の方へと偏向させ、
前記第１電子ビームに応じ前記標本にて生じた信号を画素に差し向け、
前記画素により収集された電荷を検出することで、前記画素により収集された前記電荷に対応する電気信号を生成し、且つ
前記電気信号を第１閾値及び第２閾値と比較し、前記電気信号が前記第１閾値より大きく且つ前記電気信号が前記第２閾値より小さい場合に、元素の存在有りと判別する方法。
【請求項31】
請求項３０に記載の方法であって、前記第１閾値が、前記元素の特性エネルギに対応する電気信号よりも小さく、前記第２閾値が、前記元素の特性エネルギに対応する前記電気信号よりも大きい方法。
【請求項32】
請求項３０に記載の方法であって、前記元素がシリコン、アルミニウム、銅、タングステン及びチタンのうち少なくとも一種類を含む方法。
【請求項33】
請求項３０に記載の方法であって、更に、前記第１電子ビームを前記標本上の第２個所の方へと偏向させ、
前記第１電子ビームに応じ前記標本にて生じた第２信号を画素に差し向け、
前記画素により収集された第２電荷を検出することで、前記画素により収集された前記第２電荷に対応する第２電気信号を生成し、
前記第２電気信号を前記第１閾値及び前記第２閾値と比較し、前記第２電気信号が前記第１閾値より大きく且つ前記第２電気信号が前記第２閾値より小さい場合に、前記元素の存在有りと判別し、且つ
前記標本上で前記元素が存在しているところのマップを生成する方法。
【請求項34】
請求項３３に記載の方法であって、更に、前記第１及び第２電気信号を第３閾値及び第４閾値と比較し、前記第２電気信号が前記第３閾値より大きく且つ前記第２電気信号が前記第４閾値より小さい場合に、第２元素の存在有りと判別し、且つ
前記標本上で前記第１又は第２元素のうち少なくとも一方が存在しているところのマップを生成する方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は総じて走査型電子顕微法の分野に関し、より具体的には、走査型電子顕微法アプリケーション用多目的センサモジュールによる適応クラスタリング及び分散ディジタイゼーション方式の実行に関する。
【背景技術】
【0002】
［関連出願への相互参照］
本願では、Ｍａｒｃｅｌ Ｔｒｉｍｐｌを発明者とする２０１９年８月２８日付米国仮特許出願第６２／８９２５４５号に基づき優先権を主張し、参照によりその全容を本願に繰り入れる。
本願では、Ｍａｒｃｅｌ Ｔｒｉｍｐｌを発明者とする２０１９年８月２８日付米国仮特許出願第６２／８９２５４５号に基づき優先権を主張し、参照によりその全容を本願に繰り入れる。
【0003】
半導体デバイス、例えば論理デバイス及びメモリデバイスを製造する際には、通常、多数の製造プロセスを用い基板例えば半導体ウェハを処理することで、それら半導体デバイスの様々なフィーチャ（外形特徴）及び複数個の階層を形成する。半導体デバイスサイズがますます小さくなるにつれ、より秀逸な半導体デバイスとフォトマスク検査装置及びレビュー装置とを開発することが重要になっている。走査型電子顕微法（ＳＥＭ）システムはそうしたテクノロジの一つであり、それを用い標本を検査及びレビューすることができる。ＳＥＭシステムには粒子検出器が組み込まれており、それを用いることで、一次電子ビームによる標本の横断走査に応じその標本から散乱又は放射されてくる二次電子、後方散乱電子及びＸ線を検出することができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第９７６７９８６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＳＥＭシステムの効率及び正確性を改善するため、粒子（例．電子及びＸ線）センサデバイス及び方法を改善することが望まれている。
【課題を解決するための手段】
【0006】
走査型電子顕微法システムを開示する。ある例証的実施形態のシステムは、電子ビームを生成するよう構成された電子源を有する。また、ある例証的実施形態のシステムは、その電子ビームにより標本を横断走査しその標本にて散乱された電子を１枚又は複数枚のイメージング面上へと集束させるよう構成された、一組の電子光学系を有する。また、ある例証的実施形態のシステムは、その１枚又は複数枚のイメージング面に配置された第１検出器モジュールを有する。また、ある例証的実施形態では、第１検出器モジュールが、その標本からの散乱粒子を等価な一組の信号電荷へと変換するよう構成された、多画素固体センサを有する。また、ある例証的実施形態では、その多画素固体センサが、自センサの１個又は複数個の画素からの前記一組の信号電荷を処理するよう構成された、複数個の用途特化集積回路（ＡＳＩＣ）に接続される。
【0007】
付加的及び／又は代替的な走査型電子顕微法を開示する。ある例証的実施形態のシステムは、電子ビームを生成するよう構成された電子源を有する。ある例証的実施形態のシステムは、その電子ビームにより標本を横断走査しその標本にて散乱された電子を１枚又は複数枚のイメージング面上へと集束させるよう構成された、一組の電子光学系を有する。また、ある例証的実施形態のシステムは、その１枚又は複数枚のイメージング面に配置された第１検出器モジュールを有する。また、ある例証的実施形態では第１検出器モジュールが多画素用途特化集積回路（ＡＳＩＣ）を有する。また、ある例証的実施形態では、その多画素ＡＳＩＣの各画素が、その標本にて散乱された粒子を等価電気信号へと変換するよう構成されたフォトダイオードを備え、その多画素ＡＳＩＣの各画素が、その等価電気信号を処理する回路を有する。
【0008】
標本検査方法を開示する。ある例証的実施形態の方法では走査クロック信号を生成する。また、ある例証的実施形態の方法では第１電子ビームを生成する。また、ある例証的実施形態の方法では、その走査クロック信号と同期し第１電子ビームを偏向（方向転換）させてその標本上のあるエリアを走査する。また、ある例証的実施形態の方法では、その電子ビームに応じその標本にて生じた信号を、複数個の画素が備わるクラスタに差し向ける。また、ある例証的実施形態の方法では、そのクラスタにより収集された電荷を、その走査クロックに同期している第１期間にて検出することで、そのクラスタにより第１期間にて収集された電荷に対応する第１電気信号を生成し、第１電気信号を第１ディジタル信号へと変換する。また、ある例証的実施形態の方法では、そのクラスタにより収集された電荷を、その走査クロックに同期している第２期間にて検出することで、第２期間にて収集された電荷に対応する第２電気信号を生成し、第２電気信号を第２ディジタル信号へと変換し、但し第２電気信号の変換を第１電気信号の変換が完了する前に開始させる。また、ある例証的実施形態の方法では、第１ディジタル信号及び第２ディジタル信号を分析することで欠陥の存否を判別する。
【0009】
付加的及び／又は代替的な標本検査方法を開示する。ある例証的実施形態の方法では走査クロック信号を生成する。また、ある例証的実施形態の方法では第１電子ビームを生成する。また、ある例証的実施形態の方法では、第１電子ビームをその標本上の第１個所の方へと偏向させる。また、ある例証的実施形態の方法では、第１電子ビームに応じその標本にて生じた信号を画素に差し向ける。また、ある例証的実施形態の方法では、その画素により収集された電荷を検出することで、その画素により収集された電荷に対応する電気信号を生成する。また、ある例証的実施形態の方法では、その電気信号を第１閾値及び第２閾値と比較し、その電気信号が第１閾値より大きく且つその電気信号が第２閾値より小さい場合に、元素の存在有りと判別する。
【0010】
理解し得るように、前掲の概略記述及び後掲の詳細記述は共に専ら例示的且つ説明的なものであり、特許請求の範囲記載の発明を必ずしも限定するものではない。添付図面は、本明細書に組み込まれて一部分をなし、本発明の諸実施形態を描出し、概略記述と相俟ち本発明の諸原理を説明する役目を有している。
【0011】
本件技術分野に習熟した者（いわゆる当業者）であれば、添付図面を参照することによって、本件開示の数多な長所をより良好に理解できよう。
【図面の簡単な説明】
【0012】
【図1】本件開示の１個又は複数個の実施形態に係る走査型電子顕微法システムを描出する図である。
【図2A】本件開示の１個又は複数個の実施形態に係り二次電子検出器として構成されている多画素検出器モジュールを描出する図である。
【図2B】本件開示の１個又は複数個の実施形態に係り後方散乱電子及び／又はＸ線検出器として構成されている多画素検出器モジュールを描出する図である。
【図2C】本件開示の１個又は複数個の実施形態に係り多電子ビームコンフィギュレーションに従い配列されている多画素検出器モジュールを描出する図である。
【図3A】本件開示の１個又は複数個の実施形態に係りＡＳＩＣにより指定個数のチャネルに配給されるクラスタの結合を描出する図である。
【図3B】本件開示の１個又は複数個の実施形態に係りＡＳＩＣにより指定個数のチャネルに配給されるクラスタの結合を描出する図である。
【図3C】本件開示の１個又は複数個の実施形態に係りＡＳＩＣにより指定個数のチャネルに配給されるクラスタの結合を描出する図である。
【図3D】本件開示の１個又は複数個の実施形態に係りＡＳＩＣにより指定個数のチャネルに配給されるクラスタの結合を描出する図である。
【図4A】本件開示の１個又は複数個の実施形態に係りセンサ・ＡＳＩＣ間接続及び単一読出しチャネル内動作のブロック構成を描出する図である。
【図4B】本件開示の１個又は複数個の実施形態に係るセンサ画素の粗フロアプラン（平面配置）の概念的構成を描出する図である。
【図5A】本件開示の１個又は複数個の実施形態に係る検出器モジュールの実体アセンブリを描出する図である。
【図5B】本件開示の１個又は複数個の実施形態に係る検出器モジュールの実体アセンブリを描出する図である。
【図5C】本件開示の１個又は複数個の付加的及び／又は代替的実施形態に係る検出器モジュールの実体アセンブリを描出する図である。
【図5D】本件開示の１個又は複数個の付加的及び／又は代替的実施形態に係る検出器モジュールの実体アセンブリを描出する図である。
【図6A】本件開示の１個又は複数個の実施形態に係り数個のＡＳＩＣ内ＡＤＣを用いクラスタを処理する分散ディジタイゼーション方式のタイミングの概念的構成を描出する図である。
【図6B】本件開示の１個又は複数個の実施形態に係り、１個又は複数個の画素からの信号に対するサンプルアンドホールド回路の適用並びにそれに後続するその信号のアナログディジタル変換、の概念的構成を描出する図である。
【図7】本件開示の１個又は複数個の実施形態に係り読出しＡＳＩＣの画素内に設けられているアナログディジタル変換（ＡＤＣ）ユニットのブロック構成を描出する図である。
【図8】本件開示の１個又は複数個の実施形態に係る標本検査方法を示すフローチャートを描出する図である。
【図9】本件開示の１個又は複数個の付加的及び／又は代替的実施形態に係る標本検査方法を示すフローチャートを描出する図である。
【発明を実施するための形態】
【0013】
ある種の実施形態及びその具体的諸特徴との関連で本件開示を具体的に図示及び記述する。本願中で説明される諸実施形態は限定ではなく例証であるものと把握されるべきである。いわゆる当業者には直ちに察せられるべきことに、本件開示の神髄及び技術的範囲から離隔することなく形態及び細部に様々な改変及び修正を施すことができる。以下、開示されており添付図面に描かれている主題を詳細に参照する。
【0014】
本件開示の諸実施形態は、走査型電子顕微法アプリケーションに適する多目的センサモジュール及び方法であり、適応クラスタリング及び分散ディジタイゼーション方式を伴うものを指向している。
【0015】
図１には、本件開示の１個又は複数個の実施形態に係る走査型電子顕微法（ＳＥＭ）システム１００の概念的構成が描かれている。本ＳＥＭシステム１００は、検査及び／又はレビューツールとして構成することができる。その場合、本ＳＥＭシステム１００を用い欠陥に関し標本１２８をレビュー及び／又は検査すること、並びにその標本１２８及び／又は欠陥の物質的組成を解明することができる。これに代え、本ＳＥＭシステム１００を撮像式オーバレイ計量ツールとして構成することもできる。その場合、本ＳＥＭシステム１００を用い、標本１２８上に配置されているオーバレイ計量ターゲットの像を捉えることができ、そしてそれを用いその標本１２８の相次ぐ諸層間のオーバレイ誤差を求めることができる。
【0016】
実施形態のＳＥＭシステム１００は電子源１０２を有している。電子源１０２は、１本又は複数本の電子ビーム１０６を生成するのに適する何れの電子源であってもよい。電子源１０２は、１個又は複数個の電子エミッタ１０１を有するものとすることができる。例えば、その１個又は複数個の電子エミッタ１０１を単一の電子エミッタで構成してもよい。また例えば、その１個又は複数個の電子エミッタ１０１を複数個の電子エミッタで構成してもよい。その１個又は複数個の電子エミッタ１０１には、電子放出の分野で既知なあらゆる電子エミッタを含めることができる。電子源１０２は、１個又は複数個のエクストラクタ１０３を有するものとすることができる。
【0017】
実施形態のＳＥＭシステム１００は電子光学システム１１１を有しており、その電子光学システム１１１では一組の電子光学系が電子光学カラムの態で配列されている。電子光学システム１１１は、標本１２８上に電子ビーム１０６を集束させる集束光学系を１個又は複数個有するものとすることができる。電子光学システム１１１は、標本１２８をビーム１０６で横断走査するよう構成された偏向光学系を、１個又は複数個有するものとすることができる。電子光学システム１１１に設ける集束及び偏向光学系を、走査型電子顕微法の分野で既知な何れの集束及び偏向光学系としてもよい。例えば、その１個又は複数個の集束光学系のなかに、これに限られるものではないが１個又は複数個のコンデンサレンズ１０７や１個又は複数個の対物レンズ１１０を含めることができる。その１個又は複数個の偏向光学系のなかに、これに限られるものではないが１個又は複数個のデフレクタ（例．走査コイル）を含めることができる。例えば、電子光学システム１１１を、１個又は複数個のデフレクタ１０５と、１個又は複数個の下デフレクタ１０９とを、有するものとすることができる。動作時には電子源１０２にて電子ビーム１０６が生成される。その電子ビーム１０６を、電子光学システム１１１に備わる複数個の集束及び偏向光学系１０５，１０７，１０９，１１０により、可動ステージ１３０上に配置されている標本１２８上へと集束及び偏向させることができる。実施形態によっては、電子源１０２にて複数本のビームを生成し、それらを標本１２８上へと集束及び偏向させることもできる。注記されることに、電子源１０２及び電子光学カラム１１１を配列する際、単ビームコンフィギュレーションの態としても、複数個の電子源／カラムを有する多ビームコンフィギュレーションの態としてもよい。
【0018】
実施形態のシステム１００は、電子光学システム１１１内の１個又は複数個の指定個所に配置された１個又は複数個の検出器モジュールを有している。その１個又は複数個の検出器モジュール各々が、１個又は複数個の多画素固体センサを有している。例えば、検出器モジュール１２２ａ、１２２ｂ及び／又は１２２ｃそれぞれを、１個又は複数個の固体センサを有するものとすることができる。例えば、第１の多画素検出器モジュール１２２ａを標本１２８から離れたところに配置し、その検出器モジュール１２２ａに備わる１個又は複数個の多画素固体センサの検出器平面上に、その標本にて散乱され電極１２１により収集及び加速された二次電子１２９が集まるようにすることができる。また例えば、検出器モジュール１２２ｂ及び／又は１２２ｃを標本１２８の近くに配置し、これに限られるものではないがその標本１２８に発する後方散乱電子、Ｘ線及び／又はオージェ電子等の粒子（例．非常に高い立体角にてその標本から発せられる粒子）がそこに集まるようにすることができる。図１に示す通り、検出器モジュール１２２ａ～１２２ｃのうち１個又は複数個を、その電子光学カラム内に配置することができる。注記されることに、本件開示の技術的範囲は、図１に示されている位置又は個数の検出器モジュールに限定されるものではなく、何個の多画素検出器モジュール及び何通りの位置をシステム１００内に設けることもできる。
【0019】
実施形態では、検出器モジュール１２２ａ、１２２ｂ及び／又は１２２ｃに備わる多画素固体センサのうち１個又は複数個が、複数個の論理素子に接続されている。例えば、それら多画素固体センサのうち１個又は複数個を、複数個の用途特化集積回路（ＡＳＩＣ）に接続することができる。実施形態では、それら複数個の論理素子が、所与の多画素固体センサの画素群からの一組の信号電荷を処理するように構成されている。注記されることに、その１個又は複数個の検出器モジュールにて利用される論理素子は、画素群からの信号電荷を処理するのに適し本件技術分野にて既知な何れの論理素子でもよいが、単純化を目的として、ＡＳＩＣの文脈に沿い検出器モジュールにつき記述することにする。こうした構成を以て、本件開示の技術的範囲に対する限定として解すべきではない。
【0020】
図２Ａ～図２Ｃには、本件開示の１個又は複数個の実施形態に係りシステム１００内での使用に適する多画素検出器モジュールにつき、様々な構成が描かれている。図２Ａに描かれている構成の多画素検出器モジュールは、二次電子検出器としての使用に適している。図２Ｂに描かれている構成の多画素検出器モジュールは、後方散乱電子及び／又はＸ線検出器としての使用に適している。図２Ｃに描かれている構成の多画素検出器モジュールは多電子ビームシステム用であり、どの電子ビームを由来とする偏向信号もその多画素検出器モジュールにて同時検出される。
【0021】
図２Ａに示す実施形態では、多画素検出器モジュール１２２が基板キャリア２０１を有している。例えば、その基板キャリア２０１をセラミック素材入りのものとし、ＡＳＩＣにより読み取られる多画素固体センサをその上に実装することができる。基板キャリア２０１は駆動制御電圧用に一組の導電コンタクト２０３を有しており、且つそのモジュールによるデータ収集を可能とするデータ路を提供している。エリア２０２は１個のＡＳＩＣによりカバーされるエリアを表している。図２Ｂに示す例では、エリア２０２が、ＡＳＩＣ１個によりカバーされるエリアであり、４ｍｍ×４ｍｍのサイズを有していて１６×１６個の画素読出しチャネルが組み込まれうるものを、表している。注記されることに、本件開示の技術的範囲は、画素群のＡＳＩＣクラスタリングの個数、サイズ又は位置を図２Ａに示すそれにしたものに、限定されるものではない。寧ろ、注記されることに、用例の違いを踏まえ相異なるＡＳＩＣクラスタリングコンフィギュレーションを実施することができる。表１には、クラスタサイズ及びその帰結たるクラスタ変換速度が示されている。
【0022】
【表1】
【0023】
この例は、２５０μｍのセンサ画素、ＡＳＩＣ１個当たり合計１６×１６個の読取対象センサ画素、並びに各読出し画素に組み込まれていて変換速度が３ＭＨｚのデータコンバータを、用いたものである。
【0024】
図２Ａの例では８×８画素サイズのクラスタが作成されており、ＡＳＩＣ１個につき合計４個のクラスタが生成されている。こうした構成は二次電子検出器の場合にとりわけ有用たりうる。この構成におけるクラスタ毎変換速度は約２００ＭＨｚとなる。更に、ＡＳＩＣにより生成されたクラスタを下流のデータ路上で再処理し、その検出器のサブチャネルを１個又は複数個生成することができる。注記されることに、図２Ｂに描かれている例ではそのモジュールにより５個のチャネルが生成されている。
【0025】
図２Ｂに示す実施形態によれば、複数個の検出器モジュールを設けることができる。図２Ｂに示す例では複数個の検出器モジュール１２２（例．２個、３個、４個、５個、６個、Ｎ個の検出器モジュール）が１次ビーム１０６の周囲に配列され、それにより標本平面（例．ウェハ平面）付近に通過開口２０５が形成されているので、後方散乱電子及び／又はその他の粒子例えばＸ線やオージェ電子を高い立体角にて集めることができる。実施形態によっては、各検出器モジュール１２２を、その検出の目的を踏まえ別様に構成することができる。図２Ｂに示す用例では、２×２なるクラスタサイズで以て３個の検出器モジュールがかたちづくられており、そのうちある１個の検出器モジュール（右上）が、その標本により放射されるＸ線を検出しうるよう構成されている。注記されることに、その配列、個数及びクラスタサイズは前述のものに限定されない。寧ろ、注記されることに、図２Ｂに示す一組の検出器モジュールにおいて、何個のモジュール１２２をどのようなパターンに従い配列して開口２０５を形成するのでもよく、またそれらモジュールがどのようなクラスタサイズを有するのでもよい。注記されることに、４×４サイズのクラスタを用いることで、５０ＭＨｚ近いクラスタ変換速度をもたらすことができる。Ｘ線検出の場合、検出器モジュールを、これに限られるものではないが３ＭＨｚ等、低い変換速度にて各画素（例．１×１のクラスタ）を個別に読み取るよう構成してもよい。
【0026】
実施形態によっては、検出器モジュール１２２のうち１個又は複数個にスクリーン２０４を設けることができる。１個又は複数個のモジュール１２２の頂部上にスクリーン２０４を挿入することができる。そのスクリーンは低原子番号の薄手素材で形成することができる。例えば、スクリーン２０４を、これに限られるものではないが５０～１５０μｍ厚の薄手ベリリウムスクリーンで構成することができる。例えば、そのスクリーンを１００μｍ厚ベリリウムスクリーンとすることができる。また例えば、そのスクリーンを、そのセンサモジュール１２２上に直接形成された素材層で構成することができる。例えば、そのスクリーンを、これに限られるものではないが、センサモジュール１２２上に直接堆積された硼素、炭素又はアルミニウムの層を有するものと、することができる。動作時には、このスクリーン２０４は、走査中に標本にて散乱された電子を吸収する一方、走査中にその標本にて生じたＸ線の大半を通すので、より効率的な検出が実現される。スクリーン２０４は、検出器モジュールのうち１個又は複数個に付加することができ、また、恒久的に実装することや、その挿入及び抜出が可能でモジュール１２２の構成を変えうるものにすることができる。注記されることに、スクリーン２０４の利用形態は図２Ｂに示した構成に限られず、１個又は複数個のスクリーン２０４を何個の検出モジュール１２２と共に、またどのような配列に従い、利用してもよい。
【0027】
図２Ｃに示す実施形態では、検出器モジュール１２２のＡＳＩＣが４×４なるクラスタサイズで以て作成されている。注記されることに、こうした検出器モジュールを仮に多ビームコンフィギュレーションのＳＥＭシステム１００内に設けたとしたら、そのモジュールで以て、合計４００本の散乱ビームが５０ＭＨｚに近い速度にて検出されよう。
【0028】
図３Ａ～図３Ｄには、本件開示の１個又は複数個の実施形態に係りＡＳＩＣにより指定個数のチャネルに配給されるクラスタの組合せが描かれている。注記されることに、それら複数個のチャネルの形成を図３Ａ～図３Ｄに示す如く調整して、そのＳＥＭシステム１００の様々な用例向けのものとすることができる。例えば図３Ａには、１個のセンターチャネル３０１及び４個のサイドチャネル３０２ａ，３０２ｂ，３０２ｃ，３０２ｄを有する構成が描かれている。クラスタの組合せは走査中に動的に実行することができ、それによってそのモジュール１２２内でチャネルの形状及びサイズを変化させることができる。こうした特徴により、走査中における散乱ビーム１２９の変化、例えば１次ビーム１０６の合焦／離焦状態の変化や散乱ビーム１２９の放浪に対処することができる。例えば、図３Ｂのクラスタ構成を実施することで、散乱電子ビーム１２９が放浪又はドリフトしてそのモジュールの中心位置から非中心位置へと動く状況に、対処することができる。
【0029】
また例えば、図３Ｃのクラスタ構成を実施することで、大き目なセンターチャネルが必要な状況に対処することができる。また例えば、図３Ｄのクラスタ構成を実施することで、小さ目なセンターチャネルが必要な状況に対処することができる。また例えば、複数個の別々なクラスタを組み合わせて単一のセンターチャネルにすることができる。
【0030】
図４Ａには、本件開示の１個又は複数個の実施形態に係るセンサ・ＡＳＩＣ間接続及び単一読出しチャネル内動作のブロック構成が描かれている。
【0031】
実施形態では、画素１個当たり少なくとも一通りの接続で以てセンサ４０１が１個又は複数個のＡＳＩＣ４０２に付設されている。ある構成によれば、そのセンサ画素４０３を浮動拡散ノード（ＦＤ）例えば浮動拡散キャパシタで構成することで、増幅器段のゲートに接続されているボリューム内に、その画素内で生じた電荷が集まるようにすることができる。本例によれば、その増幅器段を共通電圧ＶＯＤ（電圧ドレイン）によりバイアスすることができる。その増幅器段の出力（ＯＳ）を、そのＡＳＩＣの個別の読出し画素４０４に接続して更なる処理に供することができる。実施形態によっては、そのセンサ画素内増幅器を適宜接続することで、そのソース電位が一定電圧でバイアスされ且つそのドレインにて信号が読み取られるようにすることができる。
【0032】
実施形態ではその浮動拡散ノードの電圧がリセット段により制御されている。この構成によれば、そのリセット段を単純なリセットトランジスタが備わるものとし、そのトランジスタのドレインを大域リセット電圧（ＲＤ）に接続することができる。そのリセット段を、リセットゲート（ＲＧ）を通じ制御することができる。
【0033】
実施形態によっては、そのセンサアレイの全画素にとり共通な大域信号を、そのリセットゲートにより供給することができる。
【0034】
実施形態によっては、そのセンサ層の画素のリセットゲートと、そのＡＳＩＣの各画素内のリセット回路ユニットとの間に、付加的な画素毎コンタクトを設けることができる。
【0035】
本アセンブリの上部センサ段４０１を、「走査型電子顕微鏡並びに標本検査及びレビュー方法」(Scanning electron microscope and methods of inspecting and reviewing samples)と題し２０１７年９月１９日付で発行されたＢｒｏｗｎ ｅｔ ａｌ．名義の特許文献１に記載の浮動拡散テクノロジ及び抵抗性ゲートを利用するセンサ層とすることができるので、参照によりその全容を本願に繰り入れることにする。
【0036】
実施形態によっては、読出しＡＳＩＣに付設されたセンサ層４０１の使用に代え、フォトダイオードをそのＡＳＩＣの各画素内に設けて、走査中に標本１２８から偏向粒子を検出することができる。このフォトダイオードは、１０Ｖ超の電源レールでの高電圧（ＨＶ）プロセスによる深部注入の使用により、作成することができる。
【0037】
実施形態では、読出しＡＳＩＣの画素４０４が、センサ画素からの信号を入力段で以て受け取っている。増幅器出力とその入力段との間の寄生インピーダンスを最低限に保つことで、最大限の処理速度を所与の消費電力にて達成することができる。その入力段を、その画素からの信号と隣接画素群からの信号とを総和するクラスタ総和回路により、クラスタに接続している。図４Ａには、すぐ隣にある２個の画素に対する中央の画素からの接続が示されており、また周辺にある他の画素群からの付加的入力が示されている。そのクラスタの現実的なサイズは１～１０画素の範囲内とされるべきである；但し、１画素のクラスタとは、総和がディスエーブル化され各画素が個別処理されるそれのことである（例．表１記載の例を参照）。その後は、このクラスタ信号をディジタイゼーション及び付加的処理により更に処理すればよい。そのディジタイゼーションステップには、標準的なアナログディジタル変換を、等距離量子化ステップや、図７にて詳述される多閾値化学元素サーチと共に、組み込むことができる。個別事象検出が必須なアプリケーション向けに、各事象の到来をその走査クロックで以て記録しその標本上の走査個所にその事象を割り当てるタイムスタンプユニットを、設けることもできる。注記されることに、この後処理の一部分には、各画素からのデータを各ＡＳＩＣ外に取り出すのに必要なデータストリームハンドリングが組み込まれる。画素値の総和を、ディジタイゼーション後に後処理ユニット内で実行してもよい。
【0038】
実施形態によれば、リセット回路をそのディジタイゼーションユニットによりトリガすることで、そのセンサ画素のリセットゲートの電圧を制御することができる。そのリセット回路では高電圧プロセス部品が用いられており、それによりそのリセット段に相応しい電圧を供給して機能させることができる（例．１０～３０Ｖ）。そのリセットゲートの制御を、リセットパルスにより浮動拡散をリセットする形態とすることができる。画素毎リセットにより、そのセンサ画素のダイナミックレンジを無限に拡大すること及びそのセンサ内の画素間の粒子束変動に対処することができる。そうしたリセットパルスをそのセンサの全画素に関し同期させることで、大域リセットの機能を模することができる。センサアレイ全体を通じルーティングされる大域リセットに比しかなり小さな静電容量が駆動されることから、画素毎リセットの利用によって、より低電力での非常に高速なリセットが可能となる。そのリセット回路からアナログ電圧を供給することで、浮動拡散に対する閉ループフィードバック制御を形成して、画素対画素トランジスタ変動及び熱ドリフトに対する免疫性を増強することもできる。
【0039】
図４Ｂには、本件開示の１個又は複数個の実施形態に係るセンサ画素の粗フロアプランの概念的構成が描かれている。図４Ｂに示すセンサ画素粗フロアプランでは、リセットゲート（ＲＧ）及び出力信号（ＯＳ）が読出しＡＳＩＣその他のバイアスポイントに接続されており、そのセンサ画素のリセットドレイン（ＲＤ）及び電圧ドレイン（ＶＯＤ）がそのセンサアレイ全体に亘り大域信号としてルーティングされている。諸実施形態のうち、リセットゲート（ＲＧ）がＡＳＩＣの画素毎に設けられていないものでは、リセットドレイン及び電圧ドレイン信号と同様に、そのリセットゲート（ＲＧ）をそのセンサ上でロー毎に或いは大域的にルーティングすることができる。
【0040】
【0041】
図５Ａには一実施形態に係る多画素検出器モジュールの背面外観が示されており、数個のＡＳＩＣ５０７がそのセンサに接続されている。この眺望はそれらＡＳＩＣの背面上へと向かうそれである。図５Ｂには、背面処置５０１付の多画素固体センサ５０２を有する検出器モジュール１２２の側面外観が示されている。実施形態によっては、その背面処置を硼素被覆込みのものとすることができる。実施形態ではそのセンサ層が半田バンプを介しスルーシリコンビアインタポーザ（ＴＳＩ）５０４に接続されている。その他のアセンブリ技術、例えばＤＢＩ（Direct-Bond-Interconnect；商標）を利用してもよい。約１００μｍ厚のＴＳＩでは精細なピッチ（１０μｍ～２０μｍ）を利用することができる。スルーシリコンビア５０５により、そのＴＳＩの表側をその裏側と電気的に接続することができる。ＴＳＩにおけるＴＳＶのピッチは、そのセンサ又はＡＳＩＣにおける画素ピッチよりもかなり密にすることができる。そのＴＳＩの裏側にて、複数個（例．４個以上）の金属層５０６が備わる多金属再分配層（ＲＤＬ）を用いることで、そのセンサからの様々な画素出力をＡＳＩＣ５０７の入力へとルーティングすること、またそれを様々なピッチにて行うことができる。例えば、そのセンサ層上の２５０μｍ×２５０μｍサイズ画素を、ＡＳＩＣ内の約１８０μｍ×１８０μｍサイズの画素とマッチングさせることができよう。
【0042】
図５Ｂに示す実施形態によれば、そのＡＳＩＣによりＴＳＶを体現することができ、またそのＡＳＩＣの入出力を、そのＡＳＩＣの裏側で、メカニカル基板５０９上の導電接続部に接続することができる。各ＡＳＩＣにより１６×１６画素がカバーされている場合、ＡＳＩＣ・センサ間の画素サイズ差により、アセンブリマージンとしてＡＳＩＣ間に約１ｍｍのスペースを残すことができる。
【0043】
実施形態によってはＡＳＩＣにＴＳＶが組み込まれないことがある。その場合は図５Ｃ及び図５Ｄに示す代替的アセンブリを実施すればよい。本実施形態では、そのセンサの側部にある１本のＡＳＩＣロー５１１をずらすことで、その基板への接続向けにワイヤボンディングパッドを露出させアクセス可能としている。そのセンサエリアの下方にあるＡＳＩＣ相互間での駆動信号及びデータの転送は、そのＴＳＩに対する付加的な半田接続を通じ達成することができ、またそれらはそのＴＳＩのＲＤＬ内で他のＡＳＩＣへとルーティングされることとなる。
【0044】
注記されることに、検出器モジュール１２２にて１個又は複数個のＡＳＩＣ内ＴＳＶが利用される実施形態では、そのモジュールの感応エリア内にギャップを生成することなく、無限スケーリング可能な検出器モジュールの構築を行うことができる。
【0045】
図５Ｄに示されているアセンブリは、以下の手順を用い製造することができる。
【0046】
指定厚（例．約１００μｍ）を呈するようＴＳＩ５０４を作成し、指定厚（例．約１００μｍ）までＡＳＩＣ５０７を薄化させ、薄化されていないセンサ５０２を提供すればよい。まず、ハンドルウェハ（図示せず）をセンサ５０２の表側（図５Ｄでの図示によればセンサ５０２の下側）に装着すればよい。その上で、センサ５０２の裏側を薄化させればよい。薄化後にセンサ５０２の裏側を処置すればよい。例えば、センサ５０２の裏側を硼素注入プロセスで以て処置して硼素注入層５０１を形成すればよい。その上で、ハンドルウェハ（図示せず）をセンサ５０２の裏側（図５Ｄでの図示によればセンサ５０２の上側）に装着すればよい。次いで、そのハンドルウェハをセンサ５０２の表側から除去すればよい。その上で、センサ５０２の表側を（例．半田バンプ又は直接接合（ＤＢＩ）技術で以て）１個又は複数個の接続機構５０３を介しそのＴＳＩの表側に導電接続すればよい。加えて、ＡＳＩＣ５０７を再分配層５０６で以てＴＳＩ５０４の裏側に導電接続すればよい。そして、そのハンドルウェハをセンサ５０２の裏側から除去し、そのセンサ／ＴＳＩ／ＡＳＩＣアセンブリを基板５０９に装着すればよい。そのハンドルウェハを、センサ／ＴＳＩ／ＡＳＩＣアセンブリを基板５０９に装着した後に除去するのでもよい。
【0047】
注記されることに、図５Ｂに示したアセンブリを製造する手順も、図５Ｄに示したアセンブリ向けの手順と、類似した方法に則るものとすることができる。加えて、図５Ｂのアセンブリの製造に際しては、ＡＳＩＣにＴＳＶ（スルーシリコンビア）を付設し、ハンドルウェハを用いＡＳＩＣ５０７を薄化させて基板５０９に実装し半田バンプ５１３で以てパッドと導電接続する付加的な工程を行えばよい。
【0048】
図６Ａには、本件開示の１個又は複数個の実施形態に従い、数個のＡＳＩＣ内ＡＤＣを用いクラスタを処理する分散ディジタイゼーション方式のタイミングの概念的構成６００が描かれている。注記されることに、この分散ディジタイゼーション方式では、これに限られるものではないが２５６個等、何個のＡＤＣを用いることもできる。図６Ｂには、１個又は複数個の画素からの信号に対するサンプルアンドホールド回路及びそれに後続するその信号のアナログディジタル変換の概念的構成６１０が示されている。図６Ｂに示す通り、各ディジタイザにて高速Ｓ＆Ｈ回路を用い標本走査クロックｔ１の速度でアナログ値を保持（ホールド）すること、即ち電子ビームにより標本がラスタ走査される速度にて保持することができる。その後、各ＡＤＣにて、ｔ１よりもかなり低速な変換期間ｔ２の間に、そのアナログ値をディジタル値に変換することができる。変換期間ｔ２は、標本走査の回数、並びに結合されて単一クラスタを構成する画素（ひいてはＡＤＣ）の個数に対し、無矛盾なものとする。一例としては、そのセンサの８×８画素を結合させて単一クラスタとし、６４個のＡＤＣをそのクラスタの変換に用いることができよう。この例では、３ＭＨｚなる単一の変換周波数により１９２ＭＨｚなるウェハ走査クロックをサポートすることができる。
【0049】
図７には、本件開示の１個又は複数個の実施形態に係り読出しＡＳＩＣの各画素内にあるアナログディジタル変換（ＡＤＣ）ユニット７００が描かれている。実施形態では、冒頭のＳ＆Ｈユニット内に、標本走査のクロックサイクル毎に検出器からの捕捉済信号が格納される。その上で、ＡＤＣ７００を用い、ＳＡＲ（逐次近似レジスタ）ＡＤＣ原理に従い古典的アナログディジタル変換を行うことができる。「ＡＤＣモード」では、ＤＡＣ（ディジタルアナログコンバータ）に、等距離ディジタイゼーションをもたらすバイナリサーチを踏まえ標準的な変換ステップが組み込まれた標準的な変換テーブルたるルックアップテーブル（ＬＵＴ）が、供給される。
【0050】
実施形態によれば、そのＤＡＣを、例えばシリコン、アルミニウム、銅、チタンその他、標本走査中に出現しうる化学元素の上閾値及び下閾値（エネルギ窓を定めるそれ）と等価な参照レベルが入っているルックアップテーブル（ＬＵＴ）により、駆動することもできる。各信号とそのエネルギ窓との比較の結果として、特定の化学元素の存否が判明する。このモードのことを「元素ＩＤモード」と呼ぶことができる。実施形態によれば、ＡＤＣユニット７００を、ＡＤＣモード・元素ＩＤモード間で切り換えることができる。注記されることに、ＡＤＣモード・元素ＩＤモード間切換に必要なのは、そのＡＤＣにて用いられるルックアップテーブルを異なる構成にすることだけである。そのＡＤＣユニット内に、検出すべき特定の元素それぞれに関しエネルギ窓を定める上閾値用のそれ及び下閾値用のそれを含め、複数個の比較器を設けることができる。
【0051】
図８には、本件開示の１個又は複数個の実施形態に係る標本検査方法８００のフローチャートが描かれている。本願にて注記されることに、方法８００の諸ステップはシステム１００により全て又は部分的に実施することができる。とはいえ、更なる認識によれば、本方法８００はシステム１００に限定されるものではなく、付加的又は代替的なシステムレベル実施形態にて方法８００の諸ステップの全て又は一部を実行することもできる。
【0052】
本方法のステップ８０２では走査クロック信号を生成する。本方法のステップ８０４では第１電子ビームを生成する。本方法のステップ８０６では、その走査クロック信号と同期し第１電子ビームを偏向させることで、標本上のあるエリアを走査する。本方法のステップ８０８では、その電子ビームに応じその標本にて生じた信号を、複数個の画素が備わるクラスタに差し向ける。本方法のステップ８１０では、そのクラスタにより収集された電荷を、その走査クロックに同期している第１期間にて検出することで、そのクラスタにより第１期間にて収集された電荷に対応する第１電気信号を生成し、その第１電気信号を第１ディジタル信号へと変換する。本方法のステップ８１２では、そのクラスタにより収集された電荷を、その走査クロックに同期している第２期間にて検出することで、第２期間にて収集された電荷に対応する第２電気信号を生成し、その第２電気信号を第２ディジタル信号へと変換し、但しその第２電気信号の変換を、第１電気信号の変換が完了する前に開始させる。本方法のステップ８１４では、第１ディジタル信号及び第２ディジタル信号を分析することで欠陥の存否を判別する。
【0053】
図９には、本件開示の１個又は複数個の付加的及び／又は代替的実施形態に係る標本検査方法９００のフローチャートが描かれている。本願にて注記されることに、方法９００の諸ステップはシステム１００により全て又は部分的に実施することができる。とはいえ、更なる認識によれば、本方法９００はシステム１００に限定されるものではなく、付加的又は代替的なシステムレベル実施形態にて方法９００の諸ステップの全て又は一部を実行することもできる。
【0054】
本方法のステップ９０２では走査クロック信号を生成する。本方法のステップ９０４では第１電子ビームを生成する。本方法のステップ９０６では、第１電子ビームをその標本上の第１個所の方へと偏向させる。本方法のステップ９０８では、第１電子ビームに応じその標本にて生じた信号を画素に差し向ける。本方法のステップ９１０では、その画素により収集された電荷を検出することで、その画素により収集された電荷に対応する電気信号を生成する。本方法のステップ９１２では、その電気信号を第１閾値及び第２閾値と比較し、その電気信号が第１閾値より大きく且つその電気信号が第２閾値より小さい場合に、元素の存在有りと判別する。
【0055】
翻って図１によれば、実施形態に係るシステム１００はコントローラ１４０を有している。そのコントローラ１４０を用い、電子源１０２、電子光学カラム１１１及び／又は検出器アセンブリ１２２ａ～１２２ｃに一通り又は複数通りの制御信号Ｃを供給することができる。こうすることで、コントローラ１４０によりＳＥＭシステム１００のあらゆる側面を制御することができる。実施形態におけるコントローラ１４０は、標本１２８に備わる１個又は複数個の特徴（例．欠陥、パターンフィーチャ、計量ターゲット等）を示し又はそれを包含する一通り又は複数通りの画像データ信号ＩＤ１，ＩＤ２を、検出器アセンブリ１２２ａ～１２２ｃから受け取ることができる。コントローラ１４０は、記憶媒体に格納されているプログラム命令を実行するよう構成された１個又は複数個のプロセッサを、有するものとすることができる。この場合、コントローラ１４０に備わる１個又は複数個のプロセッサにより、本件開示の随所に記載されている様々なプロセスステップの何れをも実行することができる。
【0056】
本願記載の何れの方法でも、それら方法実施形態の１個又は複数個のステップの結果をメモリ内に格納することができる。それら結果に本願記載の何れの結果が含まれていてもよいし、それら結果を本件技術分野で既知な何れの要領で格納してもよい。そのメモリには、本願記載のあらゆるメモリ、或いは本件技術分野にて既知で好適な他のあらゆる格納媒体が含まれうる。結果格納後は、そのメモリ内の諸結果にアクセスすること、それら結果を本願記載の方法又はシステム実施形態のうち任意のもので用いること、ユーザへの表示向けにフォーマットすること、別のソフトウェアモジュール、方法又はシステムにて用いること等々ができる。更に、結果格納は「恒久的」でも「半恒久的」でも「一時的」でも或いは幾ばくかの期間に亘るものでもよい。例えば、そのメモリをランダムアクセスメモリ（ＲＡＭ）としてもよく、結果がそのメモリ内に必ずしも永久には存在しないのでもよい。
【0057】
更なる熟考によれば、上述した方法の諸実施形態それぞれに、本願記載の何れの他方法（群）の何れの他ステップ（群）をも、組み込むことができる。加えて、上述した方法の諸実施形態それぞれを本願記載のシステムの何れにより実行してもよい。
【0058】
いわゆる当業者には理解し得るように、本願記載の諸部材、諸動作、諸デバイス、諸物体及びそれらに付随する議論は概念的明瞭さに資する例として用いられており、様々な構成上の修正が慮内とされている。従って、本願での用法によれば、先に説明した具体的な手本及びそれに付随する議論の意図は、それらのより一般的な分類階級の代表たることにある。一般に、どのような具体的手本の使用の意図もその分類階級の代表たることにあるので、具体的な諸部材、諸動作、諸デバイス及び諸物体が含まれていないことを限定として捉えるべきではない。
【0059】
本願で用いられている方向指示語、例えば「頂」、「底」、「上方」、「下方」、「上寄り」、「上向き」、「下寄り」、「下降」及び「下向き」の趣旨は、記述目的で相対位置を提示することにあり、絶対座標系を指定する趣旨ではない。様々な修正を記載諸実施形態になしうることはいわゆる当業者にとり明らかであろうし、本願にて規定されている一般的諸原理は他の諸実施形態にも適用することができる。
【0060】
本願におけるほぼ全ての複数形語及び／又は単数形語の使用に関し、いわゆる当業者は、文脈及び／又は用途に見合うように、複数形から単数形へ及び／又は単数形から複数形へと読み替えることができる。明瞭性のため、本願では、様々な単数形／複数形読み替えについて明示的に説明していない。
【0061】
本願記載の主題は、様々な部材が他部材内に組み込まれ又は他部材に接続・連結されることを往々にして表している。ご理解頂けるように、それら図示アーキテクチャは単なる例示であり、実のところは、他の多くのアーキテクチャを実施し同じ機能を実現することが可能である。概念的には、同じ機能を実現する部材配置は皆、その所望機能が実現されるよう有効に「連携」しているのである。従って、本願中の何れの二部材であれ特定機能を実現すべく組み合わされているものは、その所望機能が実現されるよう互いに「連携」していると見なせるのであり、アーキテクチャや介在部材の如何は問われない。同様に、何れの二部材であれそのように連携しているものはその所望機能を実現すべく互いに「接続・連結され」又は「結合され」ているとも見ることができ、また何れの二部材であれそのように連携させうるものはその所望機能を実現すべく互いに「結合可能」であるとも見ることができる。結合可能、の具体例としては、これに限られないが、部材同士が物理的に嵌合可能であり及び／又は物理的に相互作用すること、及び／又は部材同士が無線的に相互作用可能であり及び／又は無線的に相互作用すること、及び／又は部材同士が論理的に相互作用可能であり及び／又は論理的に相互作用することがある。
【0062】
更に、理解し得るように、本発明は別項の特許請求の範囲によって定義される。いわゆる当業者にはご理解頂けるように、総じて、本願特に別項の特許請求の範囲（例．別項の特許請求の範囲の本文）にて用いられる語は概ね「開放」語たる趣旨のものである（例．語「～を含んでいる」は「～を含んでいるが～に限られない」、語「～を有している」は「少なくとも～を有している」、語「～を含む」は「～を含むが～に限られない」等々と解されるべきである）。いわゆる当業者にはやはりご理解頂けるように、ある具体的個数の請求項内導入要件を意図しているのであれば、その意図がその請求項に明示されるので、そうした要件記載がなければそうした意図がないということである。例えば、理解の助けとして、後掲の添付諸請求項には、導入句「少なくとも１個」及び「１個又は複数個」の使用による請求項内要件の導入が組み込まれているものがある。しかしながら、不定冠詞「ａ」又は「ａｎ」による請求項内導入要件の導入によりその請求項内導入要件を含む個別請求項全てがその構成要件を１個しか含まない発明に限定される、といった含蓄があるかのように、そうした語句の使用を解釈すべきではないし、まさにその請求項に導入句「１個又は複数個」又は「少なくとも１個」と不定冠詞例えば「ａ」又は「ａｎ」が併存している場合でもそう解釈すべきではないし（例えば「ａ」及び／又は「ａｎ」は、通常、「少なくとも１個」又は「１個又は複数個」を意味するものと解すべきである）、またこれと同じことが定冠詞の使用による請求項内要件の導入に関しても成り立つ。加えて、ある請求項内導入要件につき具体的な個数が明示されている場合でも、いわゆる当業者には理解し得るように、通常は、少なくともその明示個数、という意味にその個数記載を解すべきである（例．他の修飾語句を欠く「２個の構成要件」なる抜き身的表現は、通常、少なくとも２個の要件或いは２個以上の要件という意味になる）。更に、「Ａ、Ｂ及びＣのうち少なくとも１個等々」に類する規約が用いられている例では、総じて、いわゆる当業者がその規約を理解するであろう感覚に従いそうした構文が企図されている（例．「Ａ、Ｂ及びＣのうち少なくとも１個を有するシステム」には、これに限られるものではないが、Ａのみ、Ｂのみ、Ｃのみ、Ａ・Ｂ双方、Ａ・Ｃ双方、Ｂ・Ｃ双方、及び／又は、Ａ・Ｂ・Ｃ三者を有するシステム等々が包含されることとなろう）。「Ａ、Ｂ又はＣのうち少なくとも１個等々」に類する規約が用いられている例では、総じて、いわゆる当業者がその規約を理解するであろう感覚に従いそうした構文が企図されている（例．「Ａ、Ｂ又はＣのうち少なくとも１個を有するシステム」には、これに限られるものではないが、Ａのみ、Ｂのみ、Ｃのみ、Ａ・Ｂ双方、Ａ・Ｃ双方、Ｂ・Ｃ双方、及び／又は、Ａ・Ｂ・Ｃ三者を有するシステム等々が包含されることとなろう）。やはりいわゆる当業者には理解し得るように、２個以上の代替的な語を提示する分離接続詞及び／又は分離接続句はほぼ全て、明細書、特許請求の範囲及び図面のうちどこにあるのかを問わず、一方の語、何れかの語、或いは双方の語を包含する可能性が考慮されているものと理解すべきである。例えば、語句「Ａ又はＢ」は、「Ａ」又は「Ｂ」又は「Ａ及びＢ」の可能性を包含するものと解されよう。
【0063】
本件開示及びそれに付随する長所の多くについては上掲の記述により理解し得るであろうし、開示されている主題から離隔することなく或いはその主要な長所全てを損なうことなく諸部材の形態、構成及び配置に様々な改変を施せることも明らかであろう。述べられている形態は単なる説明用のものであり、後掲の特許請求の範囲の意図はそうした改変を包括、包含することにある。更に、本発明を定義しているのは別項の特許請求の範囲である。
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【国際調査報告】