特表 2023-504597 複合基板のための高抵抗率ハンドル支持体を形成する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-02-06

(54)【発明の名称】複合基板のための高抵抗率ハンドル支持体を形成する方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20230130BHJP

【ＦＩ】

H01L27/12 B

H01L21/02 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022528307

(86)(22)【出願日】2020-11-25

(85)【翻訳文提出日】2022-05-16

(86)【国際出願番号】 EP2020083379

(87)【国際公開番号】W WO2021110513

(87)【国際公開日】2021-06-10

(31)【優先権主張番号】1913781

(32)【優先日】2019-12-05

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(72)【発明者】

【氏名】キム， ヤン‐ピル

(72)【発明者】

【氏名】ベルトラン， イザベル

(72)【発明者】

【氏名】ヴェイティゾウ， クリステル

(57)【要約】

【課題】複合基板のための高抵抗率ハンドル基板（１）を形成する新規な方法を提供する。
【解決手段】本発明は、複合基板のための高抵抗率ハンドル基板を形成する方法に関する。この方法は、シリコンから作製されたベース基板を準備することと、ベース基板を大気圧未満の圧力において炭素単一前駆体に曝して、ベース基板の表面に少なくとも１０ｎｍの多結晶炭化シリコン層を形成することと、炭素含有層上で多結晶電荷トラップ層を成長させることと、を含む。
【選択図】 図４

【特許請求の範囲】

【請求項1】

複合基板のための高抵抗率ハンドル基板（１）を形成する方法であって、
単結晶シリコンから作製されたベース基板（３）を準備するステップと、
前記ベース基板（３）を大気圧未満の圧力において炭素単一前駆体に曝して、前記ベース基板の表面に少なくとも１０ｎｍの多結晶炭化シリコン層（４）を形成するステップと、
前記多結晶炭化シリコン層上で多結晶電荷トラップ層（２）を成長させるステップと、
を含む、方法。

【請求項2】

前記ベース基板（３）が、１０００Ω・ｃｍを超える抵抗率を有する、請求項１に記載の方法。

【請求項3】

前記ベース基板（３）が、１０００Ω・ｃｍ未満の抵抗率を有する、請求項１に記載の方法。

【請求項4】

前記ベース基板（３）を前記炭素単一前駆体に曝す前に、シリコン真性エピタキシャル層を前記ベース基板（３）上に直接形成するステップを更に含む、請求項３に記載の方法。

【請求項5】

前記電荷トラップ層（２）が５又は１０ミクロンを超える厚みを有する、請求項１～４のいずれか一項に記載の方法。

【請求項6】

前記電荷トラップ層（２）が多結晶シリコンから作製される、請求項１～５のいずれか一項に記載の方法。

【請求項7】

前記炭素単一前駆体が、７００℃～１２００℃に含まれる温度を呈する、請求項１～６のいずれか一項に記載の方法。

【請求項8】

前記ベース基板（３）を前記炭素単一前駆体に曝す前に、前記ベース基板を少なくとも９００℃の温度で還元雰囲気に曝して、前記ベース基板（３）から自然酸化物層を除去するステップを更に含む、請求項１～７のいずれか一項に記載の方法。

【請求項9】

前記多結晶炭化シリコン層が化学量論的である、請求項１～８のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複合基板のための高抵抗率ハンドルに関する。本発明は、そのようなハンドル基板を形成する方法にも関する。

【背景技術】

【0002】

国際公開第２０１７／１４４８２１号は、ベース基板上に配設された電荷トラップ層を含む複合基板のための高抵抗率ハンドル基板について記載している。複合基板は、例えば、ハンドル基板上に転写されるシリコン薄膜を含むシリコンオンインシュレータ基板とすることができる。

【0003】

上述した文献において説明された１つの実施形態において、電荷トラップ層は、中間層及び多結晶主層から作製される。中間層は、シリコン及び炭素合金から（又は炭素から）構成され、ベース基板上に直接配設される。主層は中間層上に配設され、中間層と接触する。

【0004】

電荷トラップ層の多層構造は、例えば基板の製造中又は複合基板上の集積デバイスの製造中に、基板が高温に曝されているとき、主多結晶層の再結晶化の現象を阻止することを可能にする。トラップ層が再結晶化するとき、それが部分的なものであっても、そこに形成される基板及び集積デバイスのＲＦ（無線周波数）性能が影響を受け、これは当然ながら望ましくない。

【0005】

高抵抗率ハンドル基板を準備するために、この文献は、ベース基板を従来の堆積チャンバ内に配置することを提案している。第１の前駆体ガスの流れは、チャンバを通って進む。第１の前駆体ガスは、主多結晶層を成長させるための、シリコン含有前駆体、例えばＳｉＨ_４とすることができる。炭素を含む第２の前駆体ガスがチャンバ内に導入され、中間層を形成する。この前駆体ガスは、メタン（ＣＨ_４）、エタン（Ｃ_２Ｈ_６）、プロパン（Ｃ_３Ｈ_８）、アセチレン（Ｃ_２Ｈ_２）、エチレン（Ｃ_２Ｈ_４）…から構成することができる。

【0006】

２つの前駆体ガスが同時にチャンバ内に流れ、中間シリコン及び炭素合金層を成長させるとき、チャンバ壁に、及びベース基板が上に存在するサセプタに、堆積物が形成される危険性がある。そのような堆積物は、例えばエッチングによるチャンバの広範な清掃を要するが、これは時間がかかり、製造スループットを低減させる。そのような問題は、例えば、国際公開第２０１９／００２３７６号において文書化されている。また、シリコン及び炭素種の堆積物は粒子を生成することがあり、この粒子は、ベース基板又はハンドル基板表面に移送され、基板を更なる使用に不適切なものにすることがある。

【0007】

ホウ素のようなドーピング種は、特に、ベース基板が標準的なＣＺシリコン基板である（すなわち、高抵抗率特性を呈するように設計されていない）とき、中間層及び／又は主層に組み込むことができることも観察された。そのようなＣＺシリコン基板は、電荷トラップ層の成長中に基部ウェハ表面に向かって移ることがあるホウ素及び他のドーパントのいくらかの残留濃度を含む。電荷トラップ層内に存在するとき、ドーパントは、層の抵抗率及びハンドル基板の全体ＲＦ性能を低減させる。

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上述した欠点のうちの全て又はいくつかを克服することを目的とする。特に、本発明は、高抵抗率特性を呈し、製造が容易なハンドル基板を形成する方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

この目的を達成するために、本発明の主題は、複合基板のための高抵抗率ハンドル基板を形成する方法を提案する。本方法は、
単結晶シリコンから作製されたベース基板を準備することと、
ベース基板を大気圧未満の圧力において炭素単一前駆体（ｃａｒｂｏｎ ｓｉｎｇｌｅ ｐｒｅｃｕｒｓｏｒ）に曝して、ベース基板の表面に少なくとも１０ｎｍの多結晶炭化シリコン層を形成することと、
多結晶炭化シリコン層上で多結晶電荷トラップ層を成長させることと、
を含む。

【0010】

単独で、又は任意の技術的に達成可能な組み合わせで取り上げられる本発明の他の有利な非限定的な特徴によれば、
ベース基板は、１０００Ω・ｃｍを超える抵抗率を有し、
ベース基板は、１０００Ω・ｃｍ未満の抵抗率を有し、
方法は、ベース基板を炭素単一前駆体に曝す前に、シリコン真性エピタキシャル層をベース基板上に直接形成することを更に含み、
電荷トラップ層は５又は１０ミクロンを超える厚みを有し、
電荷トラップ層は多結晶シリコンから作製され、
炭素単一前駆体は、７００℃～１２００℃に含まれる温度を呈し、
方法は、ベース基板を炭素単一前駆体に曝す前に、ベース基板を少なくとも９００℃の温度で還元雰囲気に曝して、ベース基板から自然酸化物層を除去することを更に含み、
多結晶炭化シリコン層は化学量論的である。

【0011】

別の態様によれば、本発明は、
単結晶シリコンから作製されたベース基板と、
ベース基板の表面上に直接少なくとも１０ｎｍの厚みを呈する多結晶炭化シリコン層と、
多結晶炭化シリコン層上の多結晶電荷トラップ層と、
を含む複合基板のための高抵抗率ハンドル基板にも関する。

【0012】

任意選択で、多結晶炭化シリコン層は、１０^１４ａｔ／ｃｍ^３未満のドーパント濃度を含むことができ、高抵抗率ハンドル基板は、ベース基板及び多結晶炭化シリコン層と接触するシリコン真性エピタキシャル層を更に含むことができる。多結晶炭化シリコン層は化学量論的である。

【0013】

最終的に、本発明は、上述したような高抵抗率ハンドル基板、及びハンドル基板の上に結晶材料から作製された薄膜を含む複合基板にも関する。

【0014】

複合基板は、ハンドル基板と薄膜との間に配設された誘電層を更に含むことが有利である。

【0015】

本発明の他の特徴及び利点は、添付の図面を参照して続く本発明の詳細な説明から明らかとなるであろう。

【図面の簡単な説明】

【0016】

【図1】本発明による半導体構造のためのハンドル基板を概略的に示す。

【図2】本発明によるハンドル基板を用いた複合基板を概略的に示す。

【図3】２つのハンドル基板の一方のＳＲＰ測定である。

【図4】２つのハンドル基板の他方のＳＲＰ測定である。

【発明を実施するための形態】

【0017】

図１は、本開示の実施形態による複合基板のための高抵抗率ハンドル支持体を概略的に示す。ハンドル基板１は、標準化されたサイズ、例えば直径が２００ｍｍ若しくは３００ｍｍ、又は更には４５０ｍｍの円形ウェハの形態をとることができる。しかしながら、本発明は、これらの寸法又はこの形態に決して限定されない。

【0018】

ハンドル基板１は、通常、数百ミクロンの厚みの単結晶シリコンベース基板３を含む。シリコンベース基板は、０．５ｎｍ ＲＭＳ未満の粗さを有する平滑な表面を呈する。シリコンベース基板は、１０００Ω・ｃｍを超える、より好ましくは３０００Ω・ｃｍを超える高抵抗率を有することが好ましい。このようにして、ベース基板において動きやすい電荷、正孔又は電子の密度が限定される。ベース基板は、例えば、それ自体既知であるように、５００Ω・ｃｍを超えるか又は１０００Ω・ｃｍを超えることができる抵抗率を有する小さな格子間酸素含有量を有するＣＺ基板とすることができる。

【0019】

しかしながら、本発明は、そのような抵抗率を有するシリコンベース基板に限定されず、ベース基板が、約数百Ω・ｃｍ以下、例えば１０００Ω・ｃｍ未満若しくは５００Ω・ｃｍ未満、又は更には１０Ω・ｃｍ以下の、より一般的な抵抗率を有するときのＲＦ性能の利点も得る。

【0020】

ベース基板３が１０００又は５００Ω・ｃｍ未満のより一般的な抵抗率を有するとき、ベース基板３の上に直接配設されたシリコン真性エピタキシャル層を提供することが有利であることがある。「真性」とは、この層が意図的にドーピングされていないことを意味する。この場合、２０００Ω・ｃｍよりも高く、好ましくは２０００Ω・ｃｍ～２００００Ω・ｃｍの抵抗率を呈するようにシリコンエピタキシャル層を成長させる。上記エピタキシャル層２は、通常、２～１００ミクロンの範囲の厚みを有する。この手法は、ベース基板がシリコンから作製されているときに特に有利である。なぜなら、シリコンは、全厚みにわたって高抵抗率を呈するベース基板に関連するコスト及び利用可能性の観点における欠点なしで、適切な表面抵抗率を有する基板を提供するためである。

【0021】

ハンドル基板１は、ベース基板３上に、多結晶電荷トラップ層２も含む。電荷トラップ層の機能は、ハンドル基板１に存在することがある任意の電荷担体をトラップし、その移動性を制限することである。

【0022】

利用可能性及びコストの理由から、電荷トラップ層２は、優先的には多結晶シリコンから作製される。しかしながら、電荷トラップ層２は、別の半導体及び多結晶材料から形成されてもよく、又は別の半導体及び多結晶材料から作製された部分を含んでもよい。これは、例えば、ゲルマニウム、シリコンゲルマニウム等の場合に当てはまることがある。

【0023】

全ての場合、多結晶電荷トラップ層２は、通常３０００Ω・ｃｍを上回る高抵抗率を有する。このために、この層は意図的にドーピングされず、すなわち、立方センチメートルあたり１０ Ｅ１４ ａｔｏｍ未満のドーパント濃度を有する。この層は、抵抗率特性を改善するために、窒素又は炭素が豊富であってもよい。

【0024】

高抵抗率ハンドル基板１は、ベース基板３と多結晶電荷トラップ層２との間に介在する、少なくとも１０ｎｍの厚みの多結晶炭化シリコン層４も備える。炭化シリコンのそのような厚みは、ベース基板３に含めることができるホウ素等のドーパントの拡散に対し効率的な障壁を形成する。この層は通常、１０００Ω・ｃｍを上回る抵抗率を呈する。「炭化シリコン層」とは、層を形成するシリコン及び炭素種が、層内で化学量論的又はほぼ化学量論比率で存在することを意味する。

【0025】

このため、高抵抗率ハンドル基板１は、ベース基板３と直接接触した多結晶炭化シリコン層４、及び炭化シリコン多結晶層４上の、これと直接接触した多結晶電荷トラップ層２のベース基板３（任意選択で、シリコン真性エピタキシャル最上層を含む）からなる。この特定の実施形態において、提案された構造の特性を変更し得る他の層、特に、多結晶電荷トラップ層２内又はその下の電気絶縁層を組み込むための準備は行われない。

【0026】

多結晶電荷トラップ層２は、１ミクロンを超える、又は５ミクロンを超える、又は更には１０ミクロンを超える厚みを有することができる。この厚みがこれらの制限よりも大きいか又は小さいかに関わらず、電荷トラップ層２は、１００～１０００ナノメートルのサイズを有する粒から構成することができる。

【0027】

最終的に、図１に示すように、ハンドル基板１は、任意選択でトラップ層２上に直接誘電層５を有することができる。任意選択のこの誘電層５は、ハンドル基板１と別の基板との組み付けを容易にすることができる。誘電層５は、例えば酸化シリコン又は窒化シリコンから作製することができる。

【0028】

完全性のために、図２は、本開示によるハンドル基板１を備える複合基板を表す。この図から非常に明らかであるように、複合基板は、ハンドル基板１の上に、好ましくは結晶材料から作製された薄膜６を備える。例えば、限定ではないが、薄膜６は、シリコン等の半導体材料から作製するか、又はタンタル酸リチウム（ＬｉＴａＯ_３）、ニオブ酸リチウム（ＬｉＮｂＯ_３）、酸化リチウムアルミニウム（ＬｉＡｌＯ_３）、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸ジルコン酸鉛（ＰｂＺｒＴｉＯ_３）、ニオブ酸カリウム（ＫＮｂＯ_３）、ジルコン酸バリウム（ＢａＺｒＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）、タンタル酸カリウム（ＫＴａＯ_３）等の圧電材料から作製することができる。

【0029】

図２の構造は、ハンドル基板１から多くの方式で形成することができるが、有利には、この形成は、薄膜６をハンドル基板１上に転写するステップを含む。それ自体よく知られているように、この転写は、通例、ハンドル基板１上にドナー基板の面を組み付けることによって行う。これは、誘電層５が存在してもしなくても行うことができる。

【0030】

薄膜６が圧電材料から作製されているとき、結晶の配向は、意図された用途に従って選択される。ＬｉＴａＯ_３材料から作製されたＳＡＷフィルタの場合、３０°～６０°のＸＹ又は４０°～５０°のＸＹの配向を選択することが通例である。ＬｉＮｂＯ_３材料の場合、約１２８°ＸＹの配向を選択することが一般的である。しかし、本発明は、圧電薄膜の特定の結晶配向に決して限定されない。ドナー基板は、ドナー基板が選択された結晶配向を呈するように、強磁性材料のインゴットから取り去られていてもよい。代替的に、ドナー基板は、支持基板に組み付けられた強磁性材料の薄層を含んでもよい。

【0031】

この組付けステップの後、ドナー基板は、薄膜６を形成するために厚みを低減される。この低減ステップは、機械的又は化学的薄化によって行うことができる。この低減ステップは、例えばスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）技術の原理に従って、ドナー基板に以前に導入された脆弱域における破断によって行われてもよい。

【0032】

研磨ステップ、還元雰囲気若しくは中性雰囲気下での熱処理、又は犠牲酸化等の、薄膜６を完成させるステップは、厚みを低減させるステップと連鎖して行うことができる。

【0033】

ドナー基板が単純な基板であるとき、すなわち、集積デバイスを一切含まないとき、「絶縁体上半導体」型の複合基板が形成され、ここで、薄膜６は、本発明のハンドル基板１を含むブランク半導体の層である。次に、複合基板を、集積デバイスを形成するために用いることができる。

【0034】

ドナー基板が、表面に集積デバイスを形成するために以前に処置されているとき、この方法の終了時に、これらのデバイスを含む薄膜６が利用可能である。

【0035】

本開示のハンドル基板１の製造は特に単純であり、産業の標準的な堆積機器を用いて達成可能である。

【0036】

ベース基板３が提供され、従来の堆積チャンバ内に配置される。それ自体よく知られているように、ベース基板３は、例えば、その表面から自然酸化物の層を除去するために、堆積前に準備されてもよい。これは、チャンバ内のベース基板を、少なくとも９００℃の温度で還元雰囲気に曝すことによって行うことができる。しかしながら、このステップは必須ではなく、この酸化物は維持されてもよい。未来の熱処置によりこれを溶解により完全に消失させない限り、絶縁効果（トンネル効果によるこの層を通じた伝導）を有しないためには、１～２ｎｍは十分に微細である。

【0037】

次に、シリコンベース基板３の平坦な表面が、例えば０．０１Ｔｏｒｒ～７６０Ｔｏｒｒに含まれる大気圧未満の圧力で単一の炭素前駆体ガスに曝される。炭素前駆体ガスは、メタン（ＣＨ_４）、エタン（Ｃ_２Ｈ_６）、プロパン（Ｃ_３Ｈ_８）、アセチレン（Ｃ_２Ｈ_２）、エチレン（Ｃ_２Ｈ_４）…から構成することができる。前駆体ガスは、炭素種がベース基板表面に核を生成するように、７００℃～１２００℃に含まれる温度でチャンバ内に流し込む（又は加熱してチャンバ内に入れる）ことができる。移送ガス（Ｈ_２等）の流れを、チャンバ内に同時に導入することもできるが、炭素前駆体ガス以外の前駆体ガスはベース基板３上を流されない。炭素種が第２の前駆体の他の種と反応する反応を回避することによって、チャンバ壁上の炭素化合物の堆積が制限され、粒子生成が回避される。

【0038】

驚くべきことに、この堆積ステップが減圧された炭素分圧下（すなわち、大気圧未満）で行われるとき、この炭素種の核生成は、表面上の分離したアイランドにおいて行われることが観察された。次に、ベースウェハからのシリコン原子は、炭素アイランド内に拡散し、３Ｃ／６Ｈ及び４Ｈ型の化学量論的又はほぼ化学量論的炭素シリコンアイランドを形成する。複数のアイランドが融合して、化学量論的又はほぼ化学量論的比率の比較的厚い多結晶炭化シリコン層を形成する。炭素前駆体ガスの流れが数分にわたって維持されるとき、多結晶層の厚みが数ｎｍまで成長する。

【0039】

特定の例において、Ｃ_３Ｈ_８の炭素前駆体ガスをＨ_２と１８０ｓｃｃｍ／５ｓｌｍの比率で混合したものが導入され、チャンバ内で１０ｔｏｒｒの圧力で５分間流され、１０００℃で加熱される。次に、１０ｎｍの炭化シリコンの多結晶層４が、シリコンベース基板３の表面において観察された。

【0040】

導入部で挙げられた国際公開第２０１９／００２３７６号において文書化されたような堆積ステップが大気圧以上で実行されているとき、ベース基板３の表面において完全に異なる現象が生じている。炭素種は、ベースウェハの表面において高密度で核生成し、シリコン原子がその表面から拡散することを阻止する。次に、結晶又は部分的結晶炭素層は、３Ｃ構造においてシリコン格子と位置合わせされた表面において低速に成長する。そのような層は、１０分の堆積後に、通常、２ｎｍの厚みを呈する。

【0041】

したがって、ベース基板３上で減圧した単一炭素前駆体ガスを流すことは、多結晶炭化シリコンの比較的厚い（１０ｎｍ以上の）層を形成する非常に効果的な方法であるようである。そのような層は、その多結晶の性質に起因して、その上で成長する電荷トラップ層の多結晶特性を準備及び保持することを可能にするため、有利である。また、炭化シリコン多結晶層の比較的大きな厚みは、極めて高速に形成され、ベースウェハ３から電荷トラップ層へのドーピング種の移行を回避するための有効な拡散障壁を構築する。

【0042】

加えて、減圧下でのそのような成長方法は、炭化シリコン中間層において非常に僅かなドーパント（ホウ素等）を組み込んでいたことが観察された。測定により、そのような炭化シリコン層への１０^１４ａｔ／ｃｍ^３未満のホウ素濃度が示された。ドーピング種（ベースウェハの表面に存在するか、又はベースウェハに組み込まれることがある）は、その形成中に炭化シリコン層から外に拡散され、前駆体及び移送ガスにより堆積チャンバから廃棄されると考えられる。

【0043】

炭化シリコン多結晶層をベース基板上に成長させた後、チャンバは、従来の方式で多結晶電荷トラップ層を形成するために、約１０００℃の温度で中を通過する第２の前駆体ガス、例えばＳｉＨ_４の流れを有する。第２の前駆体ガスの循環の持続時間により、多結晶層２の厚みが決まり、この持続時間は、５ミクロン、１０ミクロン又はそれ以上の層が成長するように選択することができる。

【0044】

炭化シリコン多結晶層及び多結晶電荷トラップ層は、同じ堆積チャンバ内にｉｎ ｓｉｔｕで形成されることが有利である。これは、大気からのドーパント又は汚染物質により層の積層を汚染することを回避し、ハンドル基板１の高抵抗率特性を保持する。

【0045】

完全になるために、ハンドル基板１には、誘電層５、例えば従来の方式で堆積された酸化シリコン又は窒化シリコンを設けることができる。この絶縁体４も研磨することができる。

【0046】

ベース基板３にシリコン真性エピタキシャル層が設けられるとき、この層の形成は、炭化シリコン多結晶層の形成によりｉｎ－ｓｉｔｕで実現することができる。この手法は、堆積チャンバ内の真空破壊を回避し、このため、正味作業時間（ｒａｗ ｐｒｏｃｅｓｓｉｎｇ ｔｉｍｅ）及び全体的な方法の効率を改善する。また、この手法は、ハンドル基板が周囲雰囲気から、クリーンルーム内に存在することがある粒子又はホウ素残留物等の汚染を捕えることを防ぐ。２つの層は、別個の堆積チャンバ内で形成することもできるが、チャンバは共通移送モジュールを共有する。既に挙げた利点に加えて、別個のチャンバを用いるこの手法は、必要なチャンバ清掃のより良好な管理を可能にする。明らかに、完全に別個のチャンバ内で２つの層を形成することも可能である。

【0047】

製造方法の利点を示すために、図３は、本発明によるハンドルウェハの奥行きに沿ったＳＲＰ測定（拡散抵抗率プロファイル）を表す。その特定の測定において、ベースウェハは、（３５００Ω・ｃｍの）高抵抗率シリコンウェハであり、その上に、１０ｎｍの炭化シリコン多結晶層及び２ミクロンのシリコン多結晶電荷トラップ層を連続的に成長させた。この図から見て取ることができるように、ベース基板の上に成長した層の抵抗率は、完全な深さプロファイルについて３５００Ω・ｃｍを超える。

【0048】

図４は、この場合、４０００Ω・ｃｍの抵抗率を呈するベース基板から作製されたハンドルウェハのＳＲＰ測定を表す。この基板の上に、２ｎｍの炭素層が大気圧で形成され、したがって大部分が結晶質であり、２ミクロンのシリコン多結晶電荷トラップ層を連続して成長させた。このとき、図４から、ベース基板の上に成長させた層の抵抗率が、（１０Ω・ｃｍ未満の）ベース基板との界面に及びこの付近において低値に近づいていることが明らかである。そのような低い抵抗率は、ハンドル基板において導電性面を形成し、これはデバイスの性能に影響を及ぼす。

【0049】

この比較例は、大気圧未満の圧力で炭素単一前駆体にベース基板を曝すことの関心を明確に示す。

【0050】

当然ながら本発明は、記載の実施形態に限定されず、特許請求の範囲に定義された本発明の範囲を超えることなく実現形態の変形を行うことができる。

【図1】

【図2】

【図3】

【図4】

【国際調査報告】