特表 2023-520030 ゲート及び／又はドレイン上に炭化ケイ素貫通ビアを有するトランジスタ・ダイを使用する積層ＲＦ回路トポロジ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-05-15

(54)【発明の名称】ゲート及び／又はドレイン上に炭化ケイ素貫通ビアを有するトランジスタ・ダイを使用する積層ＲＦ回路トポロジ

(51)【国際特許分類】

   H03F 3/24 20060101AFI20230508BHJP

   H01L 25/07 20060101ALI20230508BHJP

   H01L 25/00 20060101ALI20230508BHJP

   H03F 1/02 20060101ALI20230508BHJP

【ＦＩ】

H03F3/24

H01L25/08 C

H01L25/00 B

H03F1/02 188

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022559837

(86)(22)【出願日】2021-03-11

(85)【翻訳文提出日】2022-11-18

(86)【国際出願番号】 US2021021851

(87)【国際公開番号】W WO2021202076

(87)【国際公開日】2021-10-07

(31)【優先権主張番号】63/004,766

(32)【優先日】2020-04-03

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】592054856

【氏名又は名称】ウルフスピード インコーポレイテッド

【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．

(74)【代理人】

【識別番号】110000855

【氏名又は名称】弁理士法人浅村特許事務所

(72)【発明者】

【氏名】ノーリ、バシム

(72)【発明者】

【氏名】マーベル、マーヴィン

(72)【発明者】

【氏名】リム、クワンモ、クリス

(72)【発明者】

【氏名】ムー、チャンリー

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA41

5J500AC18

5J500AC58

5J500AC75

5J500AC86

5J500AF16

5J500AH12

5J500AH24

5J500AH25

5J500AH29

5J500AH33

5J500AK29

5J500AK68

5J500AM08

5J500AM19

5J500AQ04

5J500AS14

5J500AT01

5J500LV08

5J500WU08

(57)【要約】

高周波（ＲＦ）電力増幅器デバイス・パッケージは、基板と、第１のダイの底面において基板に取り付けられた第１のダイとを含む。第１のダイは、底面と反対側の第１のダイの頂面上に頂部ゲート・コンタクト又は頂部ドレイン・コンタクトを含む。頂部ゲート・コンタクト又は頂部ドレイン・コンタクトのうちの少なくとも１つは、それぞれの導電性ビア構造によって、第１のダイの底面上のそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続される。基板の反対側の第１のダイ上にある集積相互接続構造は、第１のダイの頂部ゲート・コンタクト又は頂部ドレイン・コンタクト上の第１のコンタクト・パッドと、パッケージ・リード、第２のダイのコンタクト、インピーダンス整合回路、及び／又は高調波終端回路に接続された少なくとも１つの第２のコンタクト・パッドとを含む。

【特許請求の範囲】

【請求項1】

基板と、
複数のトランジスタ・セルを含む第１のダイであって、前記第１のダイの底面において前記基板に取り付けられ、前記底面の反対側の前記第１のダイの頂面に頂部ゲート・コンタクト又は頂部ドレイン・コンタクトを含み、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトのうちの少なくとも１つが、少なくとも１つのそれぞれの導電性ビア構造によって前記第１のダイの前記底面上の少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、第１のダイと、
前記基板の反対側の前記第１のダイ上の集積相互接続構造であって、前記第１のダイの前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクト上の第１のコンタクト・パッド、並びにパッケージ・リード、第２のダイのコンタクト、インピーダンス整合回路、及び／又は高調波終端回路に接続された少なくとも１つの第２のコンタクト・パッドを備える、集積相互接続構造と、
を備える、高周波（ＲＦ）電力増幅器デバイス・パッケージ。

【請求項2】

前記パッケージ・リードが第１のパッケージ・リードであり、前記第１のダイの前記底面上の前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが第２のパッケージ・リードに電気的に接続されている、請求項１に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項3】

前記集積相互接続構造が、前記第１のダイの前記トランジスタ・セルによって規定される回路のための前記インピーダンス整合回路の少なくとも一部を含む、請求項２に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項4】

前記第１のダイの前記トランジスタ・セルによって規定される前記回路のための前記高調波終端回路の少なくとも一部を規定する前記基板上の導電性配線であって、前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが前記導電性配線によって前記第２のパッケージ・リードに結合されている、導電性配線、
をさらに備える、請求項３に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項5】

前記集積相互接続構造の前記第１のコンタクト・パッドを上に有する前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記それぞれの導電性ビア構造によって前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、請求項４に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項6】

前記集積相互接続構造が１つ又は複数の受動電子構成要素を含む集積受動デバイス（ＩＰＤ）である、請求項１から５までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項7】

前記第１のコンタクト・パッドが、前記第１のダイの前記頂面に面する前記ＩＰＤの表面上の、前記１つ又は複数の受動電子構成要素に電気的に接続されたボンド・パッドであり、前記ボンド・パッドが前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトとの間にある導電性バンプによって前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトに接続されている、請求項６に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項8】

前記第１のダイの前記トランジスタ・セルによって規定される前記回路が高周波（ＲＦ）増幅器回路の第１の段を備え、前記第２のダイが前記ＲＦ増幅器回路の第２の段を規定するトランジスタ・セルを備える、請求項６又は７に記載の集積回路デバイス・パッケージ。

【請求項9】

前記ＩＰＤが、その導電性要素間に絶縁材料を含み、その内部に組み込まれた少なくとも１つのコンデンサを規定する、請求項６から８までのいずれか一項に記載の集積回路デバイス・パッケージ。

【請求項10】

前記第２のダイが、前記インピーダンス整合回路の前記少なくとも一部を規定する１つ又は複数のコンデンサを備える、請求項１から９までのいずれか一項に記載の集積回路デバイス・パッケージ。

【請求項11】

前記第１のダイが、前記少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに隣接する、前記基板の前記底面上のソース・コンタクトにおいて前記基板に取り付けられている、請求項１から１０までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項12】

前記少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが、底部ゲート・コンタクト及び底部ドレイン・コンタクトの両方を含み、前記ソース・コンタクトが、前記第１のダイの前記底面上の前記底部ゲート・コンタクトと前記底部ドレイン・コンタクトとの間にある、請求項１から１１までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項13】

前記第１のダイが炭化ケイ素（ＳｉＣ）上のＩＩＩ族窒化物ベースの材料を含み、前記それぞれの導電性ビア構造が炭化ケイ素貫通（ＴＳｉＣ）ビアを含む、請求項１から１２までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項14】

基板と、
複数のトランジスタ・セルを含む第１のダイであって、前記第１のダイの底面上のソース・コンタクトにおいて前記基板に取り付けられ、前記底面と反対側の前記第１のダイの頂面に頂部ゲート・コンタクト及び頂部ドレイン・コンタクトを含み、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトのうちの少なくとも１つが、それぞれの導電性ビア構造によって前記底面上のそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、第１のダイと、
を備え、
前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記第１のダイの前記頂面においてインピーダンス整合回路又は高調波終端回路のうちの一方に接続され、前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが、前記第１のダイの前記底面において前記インピーダンス整合回路又は高調波終端回路のうちのもう一方に接続されている、
高周波（ＲＦ）電力増幅器デバイス・パッケージ。

【請求項15】

前記基板の反対側の前記第１のダイ上に前記インピーダンス整合回路の少なくとも一部を備える集積相互接続構造であって、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記集積相互接続構造によって前記基板及び／又は第１のパッケージ・リードに取り付けられた第２のダイに結合されている、集積相互接続構造、
をさらに備える、請求項１４に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項16】

前記集積相互接続構造が１つ又は複数の受動電子構成要素を含む集積受動デバイス（ＩＰＤ）である、請求項１５に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項17】

前記集積相互接続構造が、
その表面上の、前記第１のダイの前記頂面に面する第１のコンタクト・パッドであって、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクト上にある、第１のコンタクト・パッドと、
その前記表面上の少なくとも１つの第２のコンタクト・パッドであって、前記第２のダイのコンタクト上にあり、及び／又は前記パッケージ・リードのうちの１つとの間の導電性バンプによって前記パッケージ・リードのうちの１つに結合されている、少なくとも１つの第２のコンタクト・パッドと、
を備える、請求項１５又は１６に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項18】

前記高調波終端回路の少なくとも一部を規定する前記基板上の導電性配線であって、前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが前記導電性配線によって第２のパッケージ・リードに結合されている、導電性配線、
をさらに備える、請求項１５から１７までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項19】

前記集積相互接続構造の前記第１のコンタクト・パッドを上に有する前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記それぞれの導電性ビア構造によって前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、請求項１７又は１８に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項20】

前記第２のダイが前記基板の反対側の前記第２のダイの表面上に少なくとも１つのコンタクトを備え、前記集積相互接続構造の前記少なくとも１つの第２のコンタクト・パッドが前記少なくとも１つのコンタクト上にあり、
前記第２のダイが１つ又は複数のコンデンサを備え、又は
前記第２のダイがＲＦ増幅器回路の段を規定する複数のトランジスタ・セルを備える、
請求項１７から１９までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、米国特許商標庁に２０２０年４月３日に出願された米国仮出願第６３／００４，７６６号からの優先権を主張し、その開示は参照により本明細書に組み込まれる。

【0002】

本開示は、集積回路デバイスに関し、より詳細には、集積回路デバイスのパッケージングのための構造を対象とする。

【背景技術】

【0003】

ＲＦ電力増幅器は、ワイヤレス通信システムの基地局などの様々な用途で使用されている。ＲＦ電力増幅器によって増幅された信号は、多くの場合、メガヘルツ（ＭＨｚ）～ギガヘルツ（ＧＨｚ）の範囲の周波数を有する変調搬送波を有する信号を含む。搬送波を変調するベースバンド信号は、典型的には、比較的低い周波数であり、用途によっては３００ＭＨｚ以上になり得る。多くのＲＦ電力増幅器設計は、増幅デバイスとして半導体スイッチング・デバイスを利用する。これらのスイッチング・デバイスの例には、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、二重拡散金属酸化膜半導体（ＤＭＯＳ：ｄｏｕｂｌｅ－ｄｉｆｆｕｓｅｄ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ：ｍｅｔａｌ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ：ｌａｔｅｒａｌｌｙ－ｄｉｆｆｕｓｅｄ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどのパワー・トランジスタ・デバイスが挙げられる。

【0004】

ＲＦ増幅器は、典型的には、半導体集積回路チップとして形成される。ほとんどのＲＦ増幅器は、シリコンで、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料（すなわち、１．４０ｅＶよりも大きいバンドギャップを有する）を使用して実装されている。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元化合物及び四元化合物も指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合した実験式を有する。

【0005】

シリコン・ベースのＲＦ増幅器は、典型的には、ＬＤＭＯＳトランジスタを使用して実装され、比較的安価な製造で高レベルの線形性を示すことができる。ＩＩＩ族窒化物ベースのＲＦ増幅器は、主に、ＬＤＭＯＳトランジスタ増幅器が固有の性能限界を有することがある高電力及び／又は高周波動作を必要とする用途において、典型的にはＨＥＭＴを使用して実装される。

【0006】

ＲＦトランジスタ増幅器は、１つ又は複数の増幅段を含むことができ、各段は、典型的には、トランジスタ増幅器として実装される。出力電力及び電流処理能力を増加させるために、ＲＦトランジスタ増幅器は、典型的には、多数の個々の「単位セル」トランジスタが電気的に並列に配置された「単位セル」構成で実装される。ＲＦトランジスタ増幅器は、単一の集積回路チップ若しくは「ダイ」として実装されてもよく、又は複数のダイを含んでもよい。複数のＲＦトランジスタ増幅器ダイが使用される場合、それらは、直列及び／又は並列に接続されることがある。

【0007】

ＲＦ増幅器は、多くの場合、基本動作周波数におけるＲＦ信号のために能動トランジスタ・ダイ（例えば、ＭＯＳＦＥＴ、ＨＥＭＴ、ＬＤＭＯＳなどを含む）とそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路と、２次及び３次高調波積などのデバイス動作中に生成され得る高調波積を少なくとも部分的に終端するように設計された高調波終端回路と、を含む。高調波積の終端は、相互変調歪み成分の生成にも影響を与える。

【0008】

ＲＦ増幅器トランジスタ・ダイ、並びにインピーダンス整合回路及び高調波終端回路は、デバイス・パッケージ内に封入されている場合がある。ダイ又はチップとは、電子回路素子が製造される半導体材料又は他の基板の小さなブロックを指す場合がある。集積回路のパッケージングとは、ダイを物理的損傷及び／又は腐食から保護し、外部回路への接続のための電気的コンタクトを支持する支持ケース又はパッケージ内に１つ若しくは複数のダイをカプセル化することを指す場合がある。集積回路デバイス・パッケージの入力及び出力インピーダンス整合回路は、典型的には、能動トランジスタ・ダイのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するＬＣネットワークを含む。ＲＦ増幅器を入力及び出力ＲＦ伝送線路、並びにバイアス電圧源などの外部回路素子に電気的に接続するために、電気的リードがパッケージから延びている場合がある。

【0009】

インピーダンス整合回路、高調波フィルタ、カプラ、バラン、及び電力結合器／分配器などの多くの機能ブロックは、集積受動デバイス（ＩＰＤ：Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）によって実現することができる。ＩＰＤは、受動電気構成要素を含み、一般に、薄膜及びフォトリソグラフィ処理などの標準的なウエハ製造技術を使用して製造される。ＩＰＤは、フリップチップ実装可能又はワイヤ・ボンディング可能な構成要素として設計することができる。ＩＰＤ用の基板は、通常、シリコン、アルミナ、又はガラスのような薄膜基板であり、これにより、能動トランジスタ・ダイを用いた製造及びパッケージングを容易にすることができる。

【0010】

ＲＦパワー・デバイスを組み立てるための一部の従来の方法は、銅、銅－モリブデン、銅積層構造（ＣＰＣ：ｃｏｐｐｅｒ，ｃｏｐｐｅｒ－ｍｏｌｙｂｄｅｎｕｍ，ｃｏｐｐｅｒ ｌａｍｉｎａｔｅ ｓｔｒｕｃｔｕｒｅ）若しくは銅フランジ上のセラミック・パッケージ又はオーバモールド・パッケージ内にトランジスタ・ダイ及び整合ネットワーク構成要素の一部（例えば、ＭＯＳコンデンサなどの事前整合コンデンサ）を組み立てることを伴う場合がある。トランジスタ・ダイ、コンデンサ、及び入力／出力リードは、金及び／又はアルミニウム・ワイヤなどのワイヤで相互接続されることがある。このような組立プロセスは、時間がかかり、シーケンシャルである場合があり（例えば、一度に１つのパッケージが接合される）、組立コストが高くなる可能性がある（例えば、金ワイヤのコスト及び高価なワイヤ・ボンド機械に起因して）。

【発明の概要】

【課題を解決するための手段】

【0011】

本開示の一部の実施例によると、高周波（ＲＦ）電力増幅器デバイス・パッケージは、基板と、第１のダイの底面において基板に取り付けられた第１のダイとを含む。第１のダイは、複数のトランジスタ・セルと、底面と反対側の第１のダイの頂面上の頂部ゲート・コンタクト又は頂部ドレイン・コンタクトとを含む。頂部ゲート・コンタクト又は頂部ドレイン・コンタクトのうちの少なくとも１つは、少なくとも１つのそれぞれの導電性ビア構造によって、第１のダイの底面上の少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続される。集積相互接続構造が、基板と反対側の第１のダイ上に設けられる。集積相互接続構造は、第１のダイの頂部ゲート・コンタクト又は頂部ドレイン・コンタクト上の第１のコンタクト・パッドと、パッケージ・リード、第２のダイのコンタクト、インピーダンス整合回路、及び／又は高調波終端回路に接続された少なくとも１つの第２のコンタクト・パッドとを含む。

【0012】

一部の実施例では、パッケージ・リードは、第１のパッケージ・リードであってもよく、第１のダイの底面上のそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトは、第２のパッケージ・リードに電気的に接続されてもよい。

【0013】

一部の実施例では、集積相互接続構造は、第１のダイのトランジスタ・セルによって規定される回路のためのインピーダンス整合回路の少なくとも一部を含むことができる。

【0014】

一部の実施例では、第１のダイのトランジスタ・セルによって規定される回路のための高調波終端回路の少なくとも一部を規定する導電性配線が基板上に設けられてもよい。それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトは、導電性配線によって第２のパッケージ・リードに結合されてもよい。

【0015】

一部の実施例では、集積相互接続構造の第１のコンタクト・パッドを上に有する頂部ゲート・コンタクト又は頂部ドレイン・コンタクトは、それぞれの導電性ビア構造によってそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されてもよい。

【0016】

一部の実施例では、集積相互接続構造は、１つ又は複数の受動電子構成要素を含む集積受動デバイス（ＩＰＤ：ｉｎｔｅｇｒａｔｅｄ ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）であってもよい。

【0017】

一部の実施例では、第１のコンタクト・パッドは、第１のダイの頂面に面するＩＰＤの表面上の、１つ又は複数の受動電子構成要素に電気的に接続されたボンド・パッドであってもよい。ボンド・パッドは、頂部ゲート・コンタクト又は頂部ドレイン・コンタクトとの間の導電性バンプによって頂部ゲート・コンタクト又は頂部ドレイン・コンタクトに接続されてもよい。

【0018】

一部の実施例では、第１のダイのトランジスタ・セルによって規定される回路は、高周波（ＲＦ）増幅器回路の第１の段であってよく、第２のダイは、ＲＦ増幅器回路の第２の段を規定するトランジスタ・セルを含んでもよい。

【0019】

一部の実施例では、ＩＰＤは、その導電性要素間に絶縁材料を含み、その内部に集積された少なくとも１つのコンデンサを規定することができる。

【0020】

一部の実施例では、第２のダイは、インピーダンス整合回路の少なくとも一部を規定する１つ又は複数のコンデンサを含むことができる。

【0021】

一部の実施例では、第１のダイは、少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに隣接する、第１のダイの底面上のソース・コンタクトにおいて基板に取り付けられてもよい。

【0022】

一部の実施例では、少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトは、底部ゲート・コンタクト及び底部ドレイン・コンタクトの両方を含んでもよい。ソース・コンタクトは、第１のダイの底面上の底部ゲート・コンタクトと底部ドレイン・コンタクトとの間にあってもよい。

【0023】

一部の実施例では、第１のダイは、ＩＩＩ族窒化物ベースの材料を含んでもよい。

【0024】

一部の実施例では、第１のダイは、炭化ケイ素（ＳｉＣ）上のＩＩＩ族窒化物ベースの材料を含むことができ、それぞれの導電性ビア構造は、炭化ケイ素貫通（ＴＳｉＣ：ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）ビアとすることができる。

【0025】

本開示の一部の実施例によると、高周波（ＲＦ）電力増幅器デバイス・パッケージは、基板と、第１のダイの底面上のソース・コンタクトにおいて基板に取り付けられた第１のダイとを含む。第１のダイは、複数のトランジスタ・セルと、底面と反対側の第１のダイの頂面における頂部ゲート・コンタクト及び頂部ドレイン・コンタクトとを含む。頂部ゲート・コンタクト又は頂部ドレイン・コンタクトのうちの少なくとも１つは、それぞれの導電性ビア構造によって底面上のそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続される。頂部ゲート・コンタクト又は頂部ドレイン・コンタクトは、第１のダイの頂面においてインピーダンス整合回路又は高調波終端回路のうちの一方に接続され、それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトは、第１のダイの底面においてインピーダンス整合回路又は高調波終端回路のうちのもう一方に接続される。

【0026】

一部の実施例では、第１のダイは、ＩＩＩ族窒化物ベースの材料を含んでもよい。

【0027】

一部の実施例では、インピーダンス整合回路の少なくとも一部を含む集積相互接続構造が、基板の反対側の第１のダイ上に設けられてもよい。頂部ゲート・コンタクト又は頂部ドレイン・コンタクトは、集積相互接続構造によって基板及び／又は第１のパッケージ・リードに取り付けられた第２のダイに結合される。

【0028】

一部の実施例では、集積相互接続構造は、１つ又は複数の受動電子構成要素を含む集積受動デバイス（ＩＰＤ）であってもよい。

【0029】

一部の実施例では、集積相互接続構造は、その表面上の第１のダイの頂面に面する第１のコンタクト・パッドであって、頂部ゲート・コンタクト又は頂部ドレイン・コンタクト上にある第１のコンタクト・パッドと、その表面上の少なくとも１つの第２のコンタクト・パッドであって、第２のダイのコンタクト上にあり、及び／又はパッケージ・リードのうちの１つとの間の導電性バンプによってパッケージ・リードのうちの１つに結合された少なくとも１つの第２のコンタクト・パッドとを含むことができる。

【0030】

一部の実施例では、高調波終端回路の少なくとも一部を規定する導電性配線が基板上に設けられてもよい。それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトは、導電性配線によって第２のパッケージ・リードに結合されてもよい。

【0031】

一部の実施例では、集積相互接続構造の第１のコンタクト・パッドを上に有する頂部ゲート・コンタクト又は頂部ドレイン・コンタクトは、それぞれの導電性ビア構造によってそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されてもよい。

【0032】

一部の実施例では、第２のダイは、基板の反対側の表面上に少なくとも１つのコンタクトを含むことができ、集積相互接続構造の少なくとも１つの第２のコンタクト・パッドは、少なくとも１つのコンタクト上にあってもよい。一部の実施例では、第２のダイは、１つ又は複数のコンデンサを含むことができる。一部の実施例では、第２のダイは、ＲＦ増幅器回路の段を規定する複数のトランジスタ・セルを含んでもよい。

【0033】

一部の実施例による他のデバイス、装置、及び／又は方法は、以下の図面及び詳細な説明を検討すると当業者には明らかになるであろう。上記の実施例のいずれか及びすべての組合せに加えて、すべてのそのような追加の実施例は、本明細書内に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護されることが意図されている。

【図面の簡単な説明】

【0034】

【図1A】本開示の一部の実施例による、積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。

【図1B】図１Ａの実施例の等価回路図である。

【図2A】本開示の一部の実施例による、積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。

【図2B】図２Ａの実施例の等価回路図である。

【図3A】本開示の一部の実施例による積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。

【図3B】図３Ａの実施例の等価回路図である。

【図4A】本開示の一部の実施例による積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。

【図4B】図４Ａの実施例の等価回路図である。

【図5A】本開示の一部の実施例による積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。

【図5B】図５Ａの実施例の等価回路図である。

【図5C】本開示の一部の実施例による、図５Ａの実施例のパッケージ・フットプリントを示す底面図である。

【図5D】本開示の一部の実施例による、図５Ｃの実施例のパッケージ・フットプリントを示す上面図である。

【図6A】本開示の一部の実施例によるＩＰＤの一例を示す平面図である。

【図6B】本開示の一部の実施例によるＩＰＤの一例を示す斜視図である。

【図7A】本開示の一部の実施例による、対向する表面上のボンド・パッド間の導電性貫通ビア接続を含む能動トランジスタ・ダイの一例を示す断面図である。

【図7B】本開示の一部の実施例による、対向する表面上のボンド・パッド間の導電性貫通ビア接続を含む能動トランジスタ・ダイの一例を示す断面図である。

【図7C】本開示の一部の実施例による、対向する表面上のボンド・パッド間の導電性貫通ビア接続を含む能動トランジスタ・ダイの一例を示す断面図である。

【図7D】図７Ａの頂部側メタライゼーション構造の一部を通って取られた断面図である。

【図8】本開示のさらなる実施例による、積層トポロジ及び導電性貫通ビア接続構造を含む熱強化集積回路デバイス・パッケージの一例を示す断面図である。

【図9】本開示のさらなる実施例による、積層トポロジ及び導電性貫通ビア接続構造を含む熱強化集積回路デバイス・パッケージの一例を示す断面図である。

【発明を実施するための形態】

【0035】

本開示の一部の実施例は、集積回路デバイス・パッケージに含まれる様々な構成要素のパラメータの組立及び最適化における難しさに起因する場合がある。例えば、一部の従来のＩＩＩ族窒化物ベースのＲＦ増幅器は、ボンド・ワイヤを使用して、トランジスタ・ダイをパッケージ・リード、インピーダンス整合回路、及び／又は高調波終端回路に接続することがある。これらのボンド・ワイヤは、ＲＦ増幅器のインピーダンス整合回路及び／又は高調波終端回路におけるインダクタのうちの一部を実装するために使用されることがある固有インダクタンスを有する。提供されるインダクタンスの量は、ボンド・ワイヤの長さ及び／又は断面積（例えば、直径）とともに変化する可能性がある。用途がより高い周波数に移行するにつれて、ボンド・ワイヤのインダクタンスは、インピーダンス整合回路及び／又は高調波終端回路のための所望の量のインダクタンスを超えることがある。非常に短く、及び／又は大きな断面積を有するボンド・ワイヤが、そのインダクタンスを適切なレベルまで減少させようとして使用されることがある。しかしながら、非常に短いボンド・ワイヤは、適所にはんだ付けすることが困難である場合があり、又は製造可能性の設計ルールに違反する場合があり、これにより、製造コストが増加する可能性があり、及び／又はデバイスの故障率が高くなる可能性がある。断面積の大きなボンド・ワイヤは、ＲＦ増幅器ダイ上により大きなゲート・ボンド・パッド及び／又はドレイン・ボンド・パッドを必要とする場合があり、これは、ＲＦ増幅器ダイの全体的なサイズを増大させる可能性がある。さらに、一部のより高い周波数の用途では、断面積の大きな非常に短いボンド・ワイヤであっても、インダクタンスが大きすぎて、整合ネットワークが、例えば、より高次（例えば、２次又は３次）の高調波を適切に終端することができないことがある。

【0036】

また、一部の受動ＲＦデバイス（例えば、本明細書では一般に受動デバイスと呼ばれる、インダクタ又はコンデンサなどの受動電子構成要素を含むＩＰＤ）の性能は、接地面への近接度に基づいて影響を受けることがある。特に、インダクタ・コイルの品質係数Ｑは、インダクタ・コイルの巻線とデバイス・パッケージの接地接続されたフランジ（又は他の接地された構造）との間の距離が短くなるとともに低下する可能性がある。しかしながら、ダイは、典型的には、外部ダイ又はデバイスへの電気的接続のために、その表面上に導電性コンタクト要素（本明細書では、コンタクト・パッド、ボンド・パッド、パッド、又はコンタクトとも呼ばれる）を有する平面構造であるため、受動構成要素と接地面との間の距離が増加すると、受動構成要素を、能動トランジスタ・ダイ（本明細書では、トランジスタ・ダイ又は能動ダイとも称される）に含まれる１つ又は複数の能動電子構成要素（例えば、トランジスタ・セルを含むパワー・トランジスタ・デバイスなどのトランジスタ）と接続するボンド・ワイヤの長さが増加する可能性がある。接続長が増加すると、特に、より高い周波数において、受動構成要素によって提供されるインピーダンス整合ネットワークの有効性が低下し又は無効になることがある。

【0037】

入力及び出力事前整合を実装するためにワイヤ・ボンド・ループを使用することがある一部の従来のＲＦパワー・デバイスとは対照的に、本開示の実施例は、高電力用途（例えば、５Ｇ又は基地局用途）向けのパッケージングされたＲＦ電力製品における構成要素の配置を提供し、構成要素間（例えば、１つ又は複数の能動トランジスタ・ダイのボンド・パッド間、及び／又は能動トランジスタ・ダイのボンド・パッドとパッケージのゲート・リード及び／又はドレイン・リードとの間などの回路レベル構成要素間）の接続は、本明細書では一般に集積相互接続構造と呼ばれ、ワイヤ・ボンドを使用せずに、層又は基板上の導電性構成要素を含む１つ若しくは複数の構造によって実装される。

【0038】

集積相互接続構造若しくはデバイス（又は「集積相互接続」）とは、一般に、層若しくは基板上に抵抗器（伝送線路を含む）、ビア、インダクタ、及び／又はコンデンサなどの集積回路を含む構造、例えば、関連する寄生誘導及び製造問題を低減及び／又は回避するためにボンド・ワイヤの代わりに使用することができる集積トレース、ビア、及び／又は回路を有する誘電体ベースの構造を指すことがある。集積相互接続は、本明細書に記載される一部の実施例では、受動デバイス（シリコン、アルミナ、若しくはガラスなどの薄膜基板を有するＩＰＤを含む）及び／又は導電性配線構造（再配線層（ＲＤＬ：ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）構造若しくは他の基板上の導電性ワイヤを含む）として実装されてもよい。上述したように、ＩＰＤは、インダクタ及び／又は他の受動電気構成要素を含み、薄膜及び／又はフォトリソグラフィ処理などの標準的な半導体処理技術を使用して製造することができる。ＩＰＤは、フリップチップ実装可能又はワイヤ・ボンディング可能な構成要素とすることができ、シリコン、アルミナ、又はガラスなどの薄膜基板を含むことができる。ＲＤＬ構造とは、導電層パターン及び／又は導電性ビアを有する基板若しくは積層体を指す。ＲＤＬ構造は、半導体処理技術を使用して、ベース材料上に導電層と絶縁層、及び／又はパターンを堆積させ、ＲＤＬ構造を通して信号を伝達するためのビア及び銅配線パターンを構造内に形成することによって製造することができる。

【0039】

集積相互接続は、本明細書に記載されるように、トランジスタ・ダイの入力、出力、及び／又は段間の接続を提供するために、並びにトランジスタ・ダイの動作に有用及び／又は必要な場合がある回路を提供するために使用することができる。例えば、集積相互接続は、能動トランジスタ・ダイとの間、及び／又はパッケージ・リードに接続された外部デバイスとの間のインピーダンス不整合を低減するように構成されたインピーダンスを提供することができる。特定の例では、能動トランジスタ・ダイのための入力及び／又は出力事前整合ネットワーク回路は、ＩＰＤなどの集積相互接続によって実装することができ、ワイヤ・ボンディングを最小限に抑えるか、又は全くなくすことができる。一部の実施例では、１つ又は複数のトランジスタ・ダイのそれぞれのコンタクトに面するそれぞれのコンタクトを含むフリップチップＩＰＤは、例えば、多段増幅器の実装において、複数のトランジスタ・ダイを相互接続するために使用することができる。すなわち、一部の実施例では、集積相互接続は、相互接続機能とインピーダンス整合／高調波終端機能の両方を提供することができ、その結果、パッケージ内のワイヤ・ボンドの使用を低減又は排除することができる。本明細書に記載されるＩＰＤは、一部の実施例では、能動構成要素を含まなくてもよい。

【0040】

一部の実施例では、能動ダイのためのインピーダンス整合ネットワークを提供するＩＰＤ（本明細書では事前整合ＩＰＤとも呼ばれる）は、トランジスタ・ダイのゲート・コンタクト・パッド及び／又はドレイン・コンタクト・パッド、並びに／或いはコンデンサ・チップの上に直接配置又は積層され、したがって、ゼロ又は非常に少ないワイヤ・ボンディングで相互接続関連損失を低減又は最小にする。また、複数のチップをバッチ・プロセスで組み立てることができ、組立時間及びコストをさらに低減する。受動構成要素と、デバイス・パッケージ・ダイ・パッドの接地接続フランジなどの取付け面との間の高さが増大又は距離が増加すると（例えば、厚さ１００μｍの能動トランジスタ・ダイの上の積層配置によってもたらされる）、接地への容量結合が低減され、したがって品質係数Ｑ（を場合によっては増大させ）に対する悪影響が低減又は最小限に抑えられ、受動構成要素の損失が低減又は最小限に抑えられ、より良好なＲＦ性能につながる可能性がある。

【0041】

受動デバイス内に、及び／又は受動デバイスの真下のパッケージの取付け面上に（例えば、特定用途向けの）追加の受動構成要素を含めることができる。例えば、一部の実施例では、入力事前整合ＩＰＤと取付け面との間に、事前整合及び／又は高調波終端のためのコンデンサ（例えば、ＭＯＳコンデンサ）を配置することができる。同様に、ビデオ帯域幅（ＶＢＷ：ｖｉｄｅｏ ｂａｎｄｗｉｄｔｈ）を改善するために、出力事前整合ＩＰＤと取付け面との間に高密度出力コンデンサを配置することができ、高密度ＶＢＷコンデンサの収容に使用するための広い領域を提供することができる。一部の実施例では、受動デバイスは、金属－絶縁体－金属（ＭＩＭ：ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｍｅｔａｌ）コンデンサなど、内部に集積されたコンデンサを含むことができる。

【0042】

本開示の実施例は、能動トランジスタ・ダイのコンタクト又はボンド・パッドのうちの１つ又は複数を、集積相互接続構造又はデバイス（例えば、フリップチップＩＰＤ）によってダイの一方の側から、及び本明細書では導電性ビア（例えば、ＳｉＣベースのトランジスタ・ダイを貫いて延在する場合は炭化ケイ素貫通（ＴＳｉＣ）ビア）とも呼ばれる導電性貫通ビア接続構造を使用してダイのもう一方の側から、同時に接続することができるトランジスタ・ダイ構成をさらに提供する。例えば、トランジスタ・ダイの底部側（例えば、パッケージ基板取付け面に隣接する）の底部コンタクト又はボンド・パッドは、パッケージ基板（例えば、ＲＤＬ層）内又はパッケージ基板上の（例えば、高調波終端のための）整合素子に接続されてもよく、一方、トランジスタ・ダイの頂部側（例えば、パッケージ基板取付け面と反対側）の頂部コンタクト又はボンド・パッドは、層又は基板上に導電性構成要素を含む１つ又は複数の構造（例えば、集積相互接続構造）に接続されてもよく、或いはその逆であってもよく、それぞれのＴＳｉＣビアが頂部コンタクトと底部コンタクトとの間に延在する。

【0043】

トランジスタ・ダイの異なる表面上のコンタクトを接続する（例えば、トランジスタ・ダイの頂面と底面のそれぞれのゲート・コンタクト間、及び／又はそれぞれのドレイン・コンタクト間に延在する）導電性ビアを設けることにより、ＲＦ信号をパッケージのゲート・リード／ドレイン・リードに接続するための追加のＩＰＤ、銅シム、及び／又はワイヤ・ボンディングの必要性を排除することができる。さらに、導電性ビアは、パッケージのゲート・リード／ドレイン・リードに接触するための複数の経路を提供し、これにより、トランジスタ・ダイの底面において（例えば、ＲＤＬ上の導電性配線によって）基板内／上での少なくとも一部のインピーダンス整合に寄与することが可能になると同時に、トランジスタ・ダイの頂面においてインピーダンス整合を行い（例えば、積層ＩＰＤによって）、基本波周波数及び／又は高調波をさらに事前整合させることが可能になる。トランジスタ・ダイの頂部及び底部における整合の寄与を組み合わせることにより、事前整合回路をより小さなスペースに集積することができ、複数の機能間でボンド・パッドのスペースを共有しなければならないことによる性能劣化を低減又は排除することができる。

【0044】

すなわち、トランジスタのボンド・パッドのスペースが、ドレイン・ワイヤとチューニング・ワイヤとの間で、又は基本波周波数を事前整合するためのワイヤ及び／若しくはＩＰＤと高調波終端のためのワイヤ及び／若しくはＩＰＤとの間で共有される一部の従来のパッケージとは対照的に、本開示の実施例は、トランジスタのボンド・パッドの１つの側面全体（例えば、頂部側）を１つの機能に専用にし、別の側面全体（例えば、ＴＳｉＣビアを介した底部側）を他の機能に専用にすることができる。例えば、能動ダイの頂部ボンド・パッドは、基本波周波数ｆ０でのインピーダンス整合専用であってもよく、一方、底部ボンド・パッドは、図に示すように、入力／出力及び高調波終端のための接続を提供することができ、又はその逆も可能である。特定の実施例では、入力及び出力での高調波終端は、ＴＳｉＣビア及び底部側ＲＤＬ上に配線されたトレースを通して達成することができるが、頂部側は、基本波周波数を事前整合するためにフリップチップＩＰＤと接続されている。代替として、同じボンド・パッド上のスペースを共有する直列ワイヤ及びシャント・ワイヤの代わりに、シャント・チューニング・ワイヤを頂部側からフリップチップＩＰＤに実装することができ、直列ドレイン接続を底部側からドレイン・リードに直接実装することができる。より一般的には、事前整合、高調波終端、及び／又はデバイス相互接続は、本明細書に記載されるような導電性貫通ビア接続と集積相互接続との組合せを使用することによって、トランジスタ・ボンド・パッドの頂部側、底部側、又は両側のいずれかから行うことができる。

【0045】

したがって、本開示の実施例は、積層チップ・トポロジと、貫通ビア接続構造を含むトランジスタ・ダイとの組合せを使用して、利得損失及び不安定性につながる可能性があるゲート・ボンド・ワイヤとドレイン・ボンド・ワイヤとの間の結合の問題を大幅に低減することができる。一部の実施例では、ゲート・ボンド・ワイヤ及び／又はドレイン・ボンド・ワイヤを排除又は低減することができ、集積相互接続（例えば、事前整合ＩＰＤ）の薄い、低プロファイル導電性トレースにより、ゲート・ボンド・ワイヤとドレイン・ボンド・ワイヤとの間の結合がほとんどなくなり、及び／又は出力ワイヤ若しくはトレースへの結合を低くすることができる。

【0046】

本開示の実施例は、５Ｇ及び基地局用途向けのＲＦ電力製品、並びにレーダ及び／又はモノリシック・マイクロ波集積回路（「ＭＭＩＣ：ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ」）タイプの用途で使用することができる。例えば、ＩＩＩ族窒化物ベースのＲＦ増幅器は、１つ又は複数のトランジスタ・ダイが、それらの関連付けられたインピーダンス整合回路及び高調波終端回路とともに、単一の集積回路ダイに実装されたＭＭＩＣデバイスとして実装することができる。

【0047】

図１Ａは、本開示の一部の実施例による、積層トポロジ及び貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図１Ａに示すように、本開示の一部の実施例は、パッケージ基板１０１の取付け面１０１ｓ上に組み立てられた少なくとも１つの導電性貫通ビア構造１０５ｖを含む能動トランジスタ・ダイ１０５と、コンデンサ・チップ又はダイ１０４（例えば、ＭＯＳコンデンサ）とを含み、集積相互接続デバイス（ＩＰＤ又は他の受動デバイス１１０ｉとして示される）が取付け面１０１ｓと反対側にあるＲＦパワー・デバイス・パッケージ１００を提供する。

【0048】

能動ダイ１０５は、例えば、ＲＦ電力増幅器を規定するパワー・トランジスタ・デバイスを含んでもよい。一部の実施例では、能動ダイ１０５は、ディスクリート多段、ＭＭＩＣ、及び／又は多経路（例えば、ドハティ）トランジスタ・デバイスを含んでもよい。導電性貫通ビア構造１０５ｖは、能動ダイ１０５の半導体層構造を貫いて物理的に延在して、その異なる側面又は表面上のコンタクト１０５ｐ（ボンド・パッドなど）を電気的に接続することができる。一部の実施例では、貫通ビア構造１０５ｖは、図７Ａ～図７Ｃの能動ダイ７０５を参照して以下でより詳細に説明するように、ＩＩＩ族窒化物ベースの半導体層構造２３０を貫通して延在する導電性ゲート・ビア２６２、導電性ドレイン・ビア２６４、及び／又は導電性ソース・ビア２６６を含むことができる。

【0049】

本明細書に記載される能動トランジスタ・ダイは、シリコンで、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料を使用して実装されてもよい。特定の実施例では、能動ダイは、窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物ベース、及び／又は炭化ケイ素（ＳｉＣ）ベースであってもよく、半導体層構造の上部に並列に接続された単位セル・トランジスタと、取付け面に隣接する半導体層構造の下面又は底面上のソース・コンタクトに隣接するゲート・コンタクト及び／又はドレイン・コンタクトとを含む。「半導体層構造」という用語は、半導体基板及び／又は半導体エピタキシャル層などの１つ若しくは複数の半導体層を含む構造を指すことがある。図１Ａでは、能動ダイ１０５は、ＳｉＣダイ上のＲＦ ＧａＮを含み、１つのコンタクト１０５ｐ（本例では、ドレイン・コンタクト）が、ダイ１０５の頂部側又は頂面と、取付け面１０１ｓに隣接するダイ１０５の底部側又は底面上のドレイン・コンタクト１０５ｐとの間の信号の電気的接続及びルーティングを行うドレイン・ビア構造１０５ｖ（本例では、炭化ケイ素貫通（ＴＳｉＣ）ビア構造）を含む。

【0050】

図１Ａの例では、基板１０１は、再配線層（ＲＤＬ）積層構造である。ＲＤＬ１０１は、半導体処理技術を使用して製造された導電層を含むことができる。しかしながら、基板１０１はそのように限定されず、例えば、基板１０１は、プリント回路板（例えば、金属トレースを有する多層プリント回路板）、導電性ビア及び／又は導電性パッドを含むセラミック基板、或いは能動ダイ１０５のための任意の他の適切な実装面であってもよいことが理解されるであろう。ＲＤＬ１０１の底部側は、取付け面１０１ｓ上の構成要素と外部回路板などの外部デバイス（図示せず）との間で電気信号を伝導するパッケージ・リード（特に、ゲート・リード１０２ｇ、ドレイン・リード１０２ｄ、及びソース・リード１０２ｓ、一括してパッケージ・リード１０２）を含む。取付け面１０１ｓは、１つ又は複数の導電性ダイ・パッド１０３を含んでもよく、これらは、一部の実施例では、パッケージ１００の構成要素のための電気的接地を提供することができる。ＲＤＬ１０１は、底部側ドレイン・ボンド・パッド１０５ｐからパッケージ１００の外部ドレイン・リード１０２ｄに信号を転送するために、信号を伝達するためのビア及び／又は多層導電性配線を含む。ＲＤＬ１０１内の信号トレースは、ソース・リード１０２ｓから十分な間隔（例えば、約５μｍよりも大きい）を有し、信号の接地への短絡及び／又は有害な寄生結合の導入を回避することができる。

【0051】

ＲＦ増幅器は、多くの場合、高電力及び／又は高周波用途で使用されるため、動作中にトランジスタ・ダイ内で高レベルの熱が生成されることがある。トランジスタ・ダイが熱くなりすぎると、ＲＦ増幅器の性能（例えば、出力電力、効率、線形性、利得など）が劣化することがあり、及び／又はトランジスタ・ダイが損傷することがある。そのため、ＲＦ増幅器は、典型的には、熱除去のために最適化又はその他の方法で構成されることがあるパッケージに取り付けられる。図１Ａの例では、ソース・リード１０２ｓは、熱伝導性（例えば、ヒートシンク）を提供する導電性熱放散構造１０３（埋め込まれた導電性スラグ又はビアとして示されている）を含み、又はそれに取り付けられている。特に、トランジスタ・ダイ１０５の下のＲＤＬ１０１のセクションは、トランジスタ・ダイ１０５のトランジスタからの熱を伝達するための銅ビアの高密度導電性アレイ１０３で充填（例えば、約８５％を超えて充填、完全に充填、又はほぼ完全に充填）されていてもよい。導電性構造１０３は、埋め込みパッケージング・プロセスにおいて、例えば埋め込み銅スラグ又はコインで充填されてもよい。トランジスタ・ダイ１０５及びコンデンサ・チップ１０４は、共晶材料、プレコート（例えば、ＡｕＳｎプレコート）、プリフォーム、焼結（例えば、Ａｇ焼結）などのダイ取付け材料１０７及び技術を用いてＲＤＬ１０１の取付け面１０１ｓに取り付けられる。

【0052】

やはり図１Ａを参照すると、能動トランジスタ・ダイ１０５とパッケージ・リード１０２との間（特に、トランジスタ・ダイ１０５の頂部側又は頂面上のコンタクト又はボンド・パッド１０５ｐとの間）の１つ又は複数の接続は、それらの間にワイヤ・ボンドを含まずに、集積相互接続１１０ｉ（本例では、ＩＰＤ１１０ｉ）及び／又は貫通ビア構造１０５ｖによって実装されている。貫通ビア構造１０５ｖによって提供される接続は、基板１０１内に１つ又は複数の導電性要素（例えば、導電性トレース又はビア）をさらに含んでもよい。受動デバイス１１０ｉによって提供される接続は、能動ダイ１０５の底部側又は底面が取り付けられる取付け面１０１ｓ又は基板１０１（にあるのではなく）と反対側にある。より詳細には、トランジスタ・ダイ１０５の頂面上のボンド・パッド１０５ｐは、ＩＰＤ１１０ｉの対向面上のボンド・パッド１１０ｐに接続され、ＩＰＤ１１０ｉのボンド・パッド１１０ｐは、導電性配線構造１１４によってゲート・リード１０２ｇに接続されている。上述したように、受動デバイス１１０ｉは、半導体若しくは他の基板上の抵抗器／伝送線路、インダクタ、及び／又はコンデンサなどの受動電子構成要素を含むことができる。貫通ビア構造１０５ｖも、何らかの直列インダクタンス及び／又は抵抗を提供することができる。

【0053】

図１Ａでは、受動デバイス１１０ｉの構成要素は、能動ダイ１０５のトランジスタ・セルによって規定される回路（例えば、ＲＦ増幅器回路）のための入力インピーダンス整合ネットワークを提供するように構成され、ＩＰＤとして示されているが、本明細書に記載される受動デバイスはこれに限定されない。入力インピーダンス整合回路は、ＲＦパワー・デバイス・パッケージ１００に入力されるＲＦ信号の基本波成分のインピーダンスを、能動ダイ１０５の入力におけるインピーダンスに整合させることができる。図１Ａの例では、ＩＰＤ１１０ｉは、基本波周波数ｆ０を事前整合するための、また、入力に存在し得る基本ＲＦ信号の高調波（例えば、２ｆ０）を終端するためのインダクタ及び伝送線路の構成を組み込む。

【0054】

図１Ａの例では、入力事前整合ネットワークのためのＩＰＤ１１０ｉは、ＩＰＤ１１０ｉの表面上にボンド・パッド１１０ｐを含むフリップチップ・デバイスである。したがって、ＩＰＤ１１０ｉは、ＩＰＤ１１０ｉのボンド・パッド１１０ｐがトランジスタ・ダイ１０５及びコンデンサ・チップ１０４のボンド・パッド１０５ｐ及び１０４ｐとそれぞれ位置合わせされるように、トランジスタ・ダイ１０５及びコンデンサ・チップ１０４の上に「フリップチップ」される。ＩＰＤ１１０ｉは、ボンド・パッド１１０ｐをボンド・パッド１０５ｐ及び１０４ｐに接続するための導電性バンプ１１１（例えば、一部の実施例ではＩＰＤ１１０に予め取り付けられた導電性エポキシ・パターン又ははんだバンプ）を含むことができる。トランジスタ・ダイ１０５の底部側ドレイン・パッド１０５ｐ上に導電性バンプ１１１を予め配置して、ＲＤＬ１０１の導電性トレース及び／又はビアを介してドレイン・パッド１０５ｐをパッケージのドレイン・リード１０２ｄに接続することもできる。

【0055】

コンデンサ・チップ１０４及びトランジスタ・ダイ１０５の頂面は、（ダイ又はコンデンサ・チップの）ウエハを研削することによって、及び／又は異なる厚さのプリフォーム１０７を使用してＩＰＤ１１０ｉの下の要素１０４及び１０５の高さを揃えることによって、同じ高さに揃えることができる。そのように、パッケージ１００は、基板１０１と集積相互接続１１０ｉとの間の（接地への電気的接続を提供することができる）取付け面１０１ｓに取り付けられた要素１０４及び１０５を有する積層構造を含む。集積相互接続１１０ｉと少なくとも１つの貫通ビア構造１０５ｖとの組合せは、要素１０４、１０５とリード１０２との間にそれぞれのボンド・ワイヤが延在することなく、要素１０４、１０５とリード１０２との間の電気的接続を提供する。パッケージング材料（プラスチック・オーバ・モールド（ＯＭＰ：ｏｖｅｒ ｍｏｌｄ）１１３として示される）は、本明細書では一般に外部デバイスと呼ばれる、パッケージ１００の外部にある回路又はデバイスに接続するためのリード１０２へのアクセスを提供すると同時に、ダイ１０５、１１０を封入又はその他の方法で保護する。オーバモールド１１３は、ダイ１０５、１１０を実質的に取り囲むことができ、プラスチック又はプラスチック・ポリマ化合物で形成され、それによって外部環境からの保護を提供することができる。オーバモールド・タイプのパッケージの利点には、パッケージの全体的な高さ又は厚さの低減、並びにリード１０２の配置及び／又は間隔に関する設計の柔軟性が含まれる。一部の実施例では、本明細書に記載されるオーバモールド・タイプのパッケージは、約４００マイクロメートル（μｍ）～約７００μｍの高さ又はＯＭＰ厚さを有することができる。他の実施例では、ダイ１０５、１１０は、ダイ１０５、１１０を取り囲むキャビティを画定し、約１４００マイクロメートル（μｍ）～約１７００μｍの高さ又は厚さを有してもよいセラミック材料を含む開放キャビティ・パッケージ（例えば、熱強化パッケージ（ｔｈｅｒｍａｌｌｙ ｅｎｈａｎｃｅｄ ｐａｃｋａｇｅ）（ＴＥＰＡＣ又はＴ３ＰＡＣ））内に含まれてもよい。

【0056】

図１Ｂは、図１Ａの実施例の等価回路図である。入力事前整合ネットワークは、ＩＰＤ１１０ｉ及び入力コンデンサ１０４によって実装され、基本波周波数ｆ０におけるＬ－Ｃ整合回路（例えば、ローパスＬ－Ｃ）、並びに高調波周波数（例えば、２ｆ０）の最適な終端のためのシャントＬインダクタンスＬｓ整合回路（例えば、ハイパスＬｓ）を提供する。入力ＩＰＤ１１０ｉの直列伝送線路１１０ｒは、トランジスタ・ダイ１０５からゲート・リード１０２ｇへの適切なインピーダンス変換を行うように選択することができる。直列伝送線路（例えば、導電性構造１１０ｒによって提供されるような）は、基板伝送線路整合ネットワークの延長として扱うことができ、電気的幅は、インピーダンス整合のための所望の特性インピーダンスを達成するように選択又は構成することができる。ドレイン・ビア１０５ｖは、トランジスタ・ダイ１０５の底部側のドレイン・コンタクト１０５ｐからドレイン・リード１０２ｄへの直列ドレイン接続を提供し、それ自体がいくらかの内部インダクタンスを含む。

【0057】

本明細書に記載されるゲート・ビア及び／又はドレイン・ビア１０５ｖによって導入される直列インダクタンスは、同等のゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤによって導入される直列インダクタンスのほんの数分の一（例えば、従来のゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤによって導入されるインダクタンスの１５～２０％程度）であってもよく、これにより、ＩＩＩ族窒化物ベースのＲＦ増幅器の様々な整合回路のための最適な直列インダクタンス量が提供され得ることが保証され得る。そのように、本明細書に記載されるゲート・ビア及び／又はドレイン・ビア１０５ｖは、トランジスタ・ダイ１０５の入力及び／又は出力におけるインピーダンス整合回路及び／又は高調波終端回路に寄与することができる。図２Ａ及び図２Ｂに示すように、さらなる寄与がパッケージ基板１０１内に提供されてもよい。

【0058】

図２Ａは、本開示の一部の実施例による、積層トポロジ及び貫通ビア構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図２Ａに示すように、ＲＦパワー・デバイス・パッケージ２００は、パッケージ基板１０１の取付け面１０１ｓ上に組み立てられた複数の貫通ビア構造１０５ｖを含む能動トランジスタ・ダイ１０５と、コンデンサ・チップ又はダイ１０４（例えば、ＭＯＳコンデンサ）とを含み、集積相互接続（ＩＰＤ又は他の受動デバイス１１０ｉとして示される）が取付け面１０１ｓと反対側にある。パッケージ２００は、図１Ａに示されるものと同様の構成要素及び接続を含むが、図２Ａの例では、ゲート・コンタクト及びドレイン・コンタクト１０５ｐが両方とも、ダイ１０５の頂部側又は頂面と、取付け面１０１ｓに隣接するダイ１０５の底部側又は底面上のゲート・コンタクト及びドレイン・コンタクト１０５ｐとの間の電気的接続及び信号のルーティングをそれぞれ提供するそれぞれの貫通ビア構造１０５ｖ（本例では、それぞれのＴＳｉＣビア構造）を含む。

【0059】

図２Ａでは、入力側の高調波終端を実装するために、トランジスタ・ダイ１０５の底部側のゲート・コンタクト１０５ｐが使用されている。底部ゲート・コンタクト１０５ｐは、追加のインダクタンス及びシャント・キャパシタンスを提供するように構成された、ＲＤＬ１０１上の導電性トレース配線１０１ｌｃｉに接触している。入力高調波のために必要とされ得るインダクタンス及び／又はキャパシタンスの量は比較的小さくてもよいため、入力高調波終端のための所望のインピーダンスは、ゲート側ビア１０５ｖによって提供されるインダクタンスとＲＤＬ１０１上及び／又は内の追加の導電性トレース配線１０１ｌｃｉ（例えば、導電性トレース及びオープンシャント・スタブ）との組合せを用いて達成することができる。したがって、入力事前整合のためのフリップチップＩＰＤ１１０ｉ及びコンデンサ・ダイ１０４は、例えば、フリップチップＩＰＤ１１０ｉの下により少ないコンデンサを有するより小さいコンデンサ・チップ１０４（図２Ｂでは単一のコンデンサＣとして示される）を使用して、基本波周波数ｆ０においてインピーダンス整合を提供するようにより具体的に構成されてもよい。すなわち、ゲート・ビア１０５ｖに起因して、頂部ゲート・コンタクト１０５ｐは、ＩＰＤ１１０ｉを介したインピーダンス整合専用であってもよく、一方、底部ゲート・コンタクト１０５ｐは、（ゲート・ビア１０５ｖのインピーダンスが入力高調波終端の一部を規定する）入力高調波終端１０１ｌｃｉのための接続を提供することができる。また、図１Ａと比較して、導電性構造１０３（例えば、銅スラグ）は、サイズが縮小され、トランジスタ・ダイ１０５の下に閉じ込められ、コンデンサ・ダイ１０４とソース・リード１０２ｓとの間に別々の接続をＲＤＬ１０１内に有する。

【0060】

図２Ｂは、図２Ａの実施例の等価回路図である。図１Ｂに示されるものと同様に、入力事前整合ネットワークは、ＩＰＤ１１０ｉ及び入力コンデンサ１０４によって実装され、基本波周波数ｆ０においてＬ－Ｃ整合回路（例えば、ローパスＬ－Ｃ）を提供する。図２Ｂでは、入力高調波終端は、パッケージ基板１０１の導電性トレース配線１０１ｌｃｉのインダクタンスＬ及びキャパシタンスＣによって提供される。ゲート・リード１０２ｇとドレイン・リード１０２ｄとの間の接続は、ＩＰＤ１１０ｉ内の直列伝送線路１１０ｒ及びドレイン・ビア１０５ｖの直列インダクタンスによってそれぞれ提供される。

【0061】

図３Ａは、本開示の一部の実施例による、積層トポロジ及び貫通ビア構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図３Ａに示すように、本開示の一部の実施例は、パッケージ基板１０１の取付け面１０１ｓ上に組み立てられた能動ダイ１０５と、コンデンサ・チップ又はダイ１０４、１０６とを含むＲＦパワー・デバイス・パッケージ３００を提供する。図２Ａと同様に、トランジスタ・ダイ１０５のゲート・コンタクト及びドレイン・コンタクト１０５ｐは両方とも、ダイ１０５の頂部側と、取付け面１０１ｓに隣接するダイ１０５の底部側のゲート・コンタクト及びドレイン・コンタクト１０５ｐとの間の電気的接続及び信号のルーティングをそれぞれ提供するそれぞれの導電性貫通ビア接続構造１０５ｖ（本例では、それぞれのＴＳｉＣビア構造）を含む。

【0062】

図３Ａのパッケージ３００は、取付け面１０１ｓと反対側の、トランジスタ・ダイ１０５の頂部側でゲート・コンタクト又はパッド及びドレイン・コンタクト又はパッド１０５ｐに接続されたそれぞれの集積相互接続（受動デバイス１１０ｉ、１１０ｏ；一括して１１０として示される）をさらに含む。特に、受動デバイス１１０の構成要素は、能動ダイ１０５のトランジスタによって規定される回路（例えば、ＲＦ増幅器回路）のための入力１１０ｉ及び出力１１０ｏインピーダンス整合ネットワークを提供するように構成され、高ＱのＩＰＤとして示されているが、本明細書に記載される受動デバイスはこれに限定されない。入力インピーダンス整合回路は、ＲＦパワー・デバイス・パッケージ３００に入力されるＲＦ信号の基本波成分のインピーダンスを、トランジスタ・ダイ１０５の頂部側のゲート・パッド１０５ｐにおけるインピーダンスに整合させることができ、出力インピーダンス整合回路は、ＲＦパワー・デバイス・パッケージ３００から出力されるＲＦ信号の基本波成分のインピーダンスを、トランジスタ・ダイ１０５の頂部側のドレイン・パッド１０５ｐに接続された回路のインピーダンスに整合させることができる。図３Ａの例では、入力及び出力事前整合ネットワークのためのＩＰＤ１１０は、ＩＰＤ１１０の表面にそれぞれのボンド・パッド１１０ｐを含むフリップチップ・デバイスであり、ＩＰＤ１１０のボンド・パッド１１０ｐが、トランジスタ・ダイ１０５及びコンデンサ・チップ１０４、１０６のボンド・パッド１０５ｐ及び１０４ｐ、１０６ｐとそれぞれ位置合わせされ、導電性バンプ１１１によってそれらに接続されるように、トランジスタ・ダイ１０５及びコンデンサ・チップ１０４、１０６の上に「フリップチップ」されている。上述したように、コンデンサ・チップ１０４、１０６及びトランジスタ・ダイ１０５の頂面は、（ダイ又はコンデンサ・チップの）ウエハを研削することによって、及び／又は異なる厚さのプリフォーム１０７を使用して要素１０４、１０５、及び１０６の高さを揃えることによって、同じ高さに揃えることができる。

【0063】

やはり図３Ａを参照すると、トランジスタ・ダイ１０５の入力及び出力の両方における高調波終端は、ゲート・ビア及びドレイン・ビア１０５ｖ、底部側コンタクト又はボンド・パッド１０５ｐ、並びにＲＤＬ１０１上のトレース配線１０１ｌｃｉ、１０１ｌｃｏによって実装されている。特に、トランジスタ・ダイ１０５のゲート・ビア１０５ｖ及び底部側のゲート・コンタクト１０５ｐは、ＲＤＬ１０１上の導電性トレース配線１０１ｌｃｉに接続され、能動ダイ１０５の入力に存在し得る基本ＲＦ信号の高調波（例えば、２ｆ０）を接地に短絡させるために追加のインダクタンス及びシャント・キャパシタンスを提供するように構成されている。同様に、トランジスタ・ダイ１０５のドレイン・ビア１０５ｖ及び底部側のドレイン・コンタクト１０５ｐは、ＲＤＬ１０１上の導電性トレース配線１０１ｌｃｏに接続され、能動ダイ１０５の出力に存在し得る基本ＲＦ信号の高調波を接地に短絡させるために追加のインダクタンス及びシャント・キャパシタンスを提供するように構成されている。

【0064】

トランジスタ・ダイ１０５の頂部側のゲート・パッド及びドレイン・パッド１０５ｐ上のフリップチップＩＰＤ１１０ｉ及び１１０ｏは、したがって、トランジスタ・ダイ１０５の入力及び出力における基本波周波数ｆ０を事前整合するために専用のものである。図２Ａの例と同様に、単一のコンデンサ１０４（例えば、ＭＯＳコンデンサ）は、入力高調波終端回路が、ゲート・ビア１０５ｖによってトランジスタ・ダイ１０５の底部側で入力に接続されたトレース配線１０１ｌｃｉによって実装されているため、トランジスタ・ダイ１０５の頂部側で入力に接続されて、インピーダンス整合回路を提供することができる。同様に、単一のコンデンサ１０６（例えば、改善されたビデオ帯域幅（ＶＢＷ）のためのＭＯＳコンデンサ又は高密度コンデンサ）は、出力高調波終端回路が、ドレイン・ビア１０５ｖによってトランジスタ・ダイ１０５の底部側で出力に接続されたトレース配線１０１ｌｃｏによって実装されているため、トランジスタ・ダイ１０５の頂部側で出力に接続されて、インピーダンス整合回路を提供することができる。すなわち、底部側コンタクト１０５ｐを高調波終端に使用することによって、頂部側コンタクト１０５ｐを基本波周波数事前整合のためだけに使用することができ、より低損失に構成することができるため、より高いＲＦ性能を提供することができる。図２Ａと同様に、導電性構造１０３（例えば、銅スラグ）は、サイズが縮小され、トランジスタ・ダイ１０５の下に閉じ込められ、コンデンサ・ダイ１０４、１０６とソース・リード１０２ｓとの間に別々の接続をＲＤＬ１０１内に有する。

【0065】

そのように、パッケージ３００は、基板１０１と集積相互接続１１０ｉ、１１０ｏとの間の（接地への電気的接続を提供することができる）取付け面１０１ｓに取り付けられた要素１０４、１０５、及び１０６を有する積層構造を含む。集積相互接続１１０ｉ、１１０ｏと貫通ビア構造１０５ｖとの組合せは、それぞれのボンド・ワイヤが要素１０４、１０５、及び１０６とリード１０２との間に延在することなく、要素１０４、１０５、及び１０６とリード１０２との間の電気的接続を提供する。特に、貫通ビア構造１０５ｖは、ゲート・コンタクト及び／又はドレイン・コンタクト１０５ｐに追加の信号配線経路を提供し、トランジスタ・ダイ１０５の入力及び出力に周波数整合トポロジを組み込む際の柔軟性を高めることができる。

【0066】

図３Ｂは、図３Ａの実施例の等価回路図である。基本波周波数ｆ０でのインピーダンス整合は、トランジスタ・ダイ１０５の頂部側で提供され、入力事前整合ネットワークは、ＩＰＤ１１０ｉ及び入力コンデンサ１０４によって実装されてＬ－Ｃ整合回路（例えば、ローパスＬ－Ｃ）を提供し、出力事前整合ネットワークは、出力コンデンサ１０６及びＩＰＤ１１０ｏによって実装されてシャントＬインダクタンスＬｓ整合回路（例えば、ハイパスＬｓ）を提供する。高調波周波数（例えば、２ｆ０）の終端は、トランジスタ・ダイ１０５の底部側で提供され、入力高調波終端は、ゲート・ビア１０５ｖと組み合わせてパッケージ基板１０１の導電性トレース配線１０１ｌｃｉのインダクタンス及びキャパシタンスによって提供され、出力高調波終端は、ドレイン・ビア１０５ｖと組み合わせてパッケージ基板１０１の導電性トレース配線１０１ｌｃｏのインダクタンス及びキャパシタンスによって提供される。入力１１０ｉ及び出力１１０ｏのＩＰＤのそれぞれにおける直列伝送線路１１０ｒは、トランジスタ・ダイ１０５の頂部側のゲート・ボンド・パッド及びドレイン・ボンド・パッド１０５ｐからゲート・リード１０２ｇ又はドレイン・リード１０２ｄへの適切なインピーダンス変換をそれぞれ提供するように選択することができる。（例えば、導電性構造１１０ｒによって提供されるような）直列伝送線路は、基板伝送線路整合ネットワークの延長として扱うことができ、電気的幅は、インピーダンス整合のための所望の特性インピーダンスを達成するように選択又は構成される。

【0067】

図４Ａは、本開示の一部の実施例による、積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図４Ａに示すように、ＲＦパワー・デバイス・パッケージ４００は、基板１０１上に組み立てられた能動トランジスタ・ダイ４０５ｉ、４０５ｏと、集積相互接続（ＩＰＤ又は他の受動デバイス４１０として示される）とを含む。図１Ａと同様に、基板１０１は、取付け面１０１ｓと、ソース・リード１０２ｓと、トランジスタ・ダイ４０５ｉ、４０５ｏのトランジスタからの熱を伝達するための熱伝導性（例えば、ヒートシンク）とを提供する導電性構造１０３（例えば、銅スラグ）として実装され、受動デバイス４１０によって提供される接続は、取付け面１０１ｓ又は基板１０１（にあるのではなく）と反対側にある。

【0068】

図４Ａの実施例では、能動ダイ４０５ｉ、４０５ｏは、２段のＧａＮベースのＲＦＩＣ製品などの多段パッケージＲＦ電力増幅器デバイス（例として２段として示される）を規定する。例えば、能動ダイ４０５ｉは、ドライバ段を実装するためのより小さいトランジスタ・ダイであってもよく、能動ダイ４０５ｏは、増幅器の出力又は最終段を実装するためのより大きなトランジスタ・ダイ４０５ｏ（例えば、ドライバ段トランジスタ・ダイ４０５ｉよりも外周が約６～８倍又は７～１０倍大きい）であってもよい。トランジスタ・ダイ４０５ｉ、４０５ｏは、ソース／熱リード１０２ｓを提供する基板１０１／導電性構造１０３の取付け面１０１ｓに取り付けられ、段間コンデンサ・チップ又はダイ４０４（例えば、１つ又は２つ以上の別々のコンデンサが１つのチップに集積されたＭＯＳ又はＭＩＭコンデンサ・チップ）がダイ４０５ｉと４０５ｏとの間の取付け面１０１ｓ上にある。（ＩＰＤ４１０を参照して説明される）段間受動デバイスは、２つのトランジスタ・ダイ４０５ｉ、４０５ｏの間、並びにコンデンサ・チップ４０４に取り付けられ、それらの間の電気的接続を提供する。

【0069】

特に、図４Ａでは、ＩＰＤ４１０は、ＩＰＤ４１０のボンド・パッド４１０ｐがトランジスタ・ダイ４０５ｉ、４０５ｏ及びコンデンサ・チップ４０４のボンド・パッド４０５ｐ及び４０４ｐと位置合わせされるように、トランジスタ・ダイ６０４ｉ、６０４ｏ及び段間整合コンデンサ・チップ４０４の上にフリップチップ実装されている。ＩＰＤ４１０のボンド・パッド４１０ｐは、ドライバのドレイン・リード４０５ｄを提供するドライバ段トランジスタ・ダイ４０５ｉの頂部側の１つ又は複数のドレイン・パッド４０５ｐと、最終ゲート・リード４０５ｇを提供する最終段トランジスタ・ダイ４０５ｏの頂部側の１つ又は複数のゲート・パッド６０５ｐとに接触することができる。ＩＰＤ４１０は、ボンド・パッド４１０ｐを、間にワイヤ・ボンドを含まずに、ボンド・パッド４０５ｐ及び４０４ｐに接続するための導電性バンプ１１１（例えば、一部の実施例ではＩＰＤ４１０に予め取り付けられた導電性エポキシ・パターン又ははんだバンプ）を含むことができる。コンデンサ・チップ４０４及びトランジスタ・ダイ４０５ｉ、４０５ｏの頂面は、ＩＰＤ４１０を使用した接続のために、（ダイ又はコンデンサ・チップの）ウエハを研削することによって、及び／又は異なる厚さのプリフォーム１０７を使用して要素４０４、４０５ｉ、４０５ｏの高さを揃えることによって、同じ高さに揃えることができる。

【0070】

多段増幅器４００では、ＩＰＤ４１０は、ドライバ段トランジスタ・ダイ４０５ｉの出力と出力段トランジスタ・ダイ４０５ｏの入力との間のインピーダンス整合を提供するように、すなわち、ドライバ・ダイ４０５ｉの負荷を最終ダイ４０５ｏの入力に整合させるように構成された段間整合回路を規定する受動構成要素を含む。２つの段４０５ｉ及び４０５ｏを参照して例示されているが、ある段の出力がそれぞれのＩＰＤ４１０によって次段の入力に接続されている複数の入力又は出力トランジスタ・ダイが取付け面１０１ｓ上に存在してもよいことが理解されるであろう。

【0071】

パッケージ・リード１０２ｇ及び１０２ｄから（取付け面１０１ｓに隣接する）ダイ４０５ｉ及び４０５ｏの底部側のゲート・ボンド・パッド及びドレイン・ボンド・パッド４０５ｐへの接続は、導電性ビア構造４０５ｖ（本例では、ＴＳｉＣビア構造）を使用してそれぞれ実装されている。特に、ドライバ段トランジスタ・ダイ４０５ｉは、ダイ４０５ｉの頂部側のゲート・パッド４０５ｐからダイ４０５ｉの底部側のゲート・パッド４０５ｐまで延在するゲート・ビア４０５ｖを含み、ダイ４０５ｉの底部側からＲＤＬ１０１上の導電性トレース４１４及び外部ゲート・リード１０２ｇへの接続を提供する。同様に、最終段トランジスタ・ダイ４０５ｏは、ダイ４０５ｏの頂部側のドレイン・パッド４０５ｐからダイ４０５ｏの底部側のドレイン・パッド４０５ｐまで延在するドレイン・ビア４０５ｖを含み、ダイ４０５ｏの底部側からＲＤＬ１０１上の導電性トレース４１４及び外部ドレイン・リード１０２ｄへの接続を提供する。

【0072】

導電性貫通ビア接続４０５ｖは、多段パッケージＲＦ電力増幅器４００の入力及び出力への低インダクタンス且つ低損失の接続を提供する。一部の実施例では、ダイ４０５ｉ及び４０５ｏの底部側の接続又はボンド・パッド４０５ｐは、ＲＦ入力リード１０２ｇ及びＲＦ出力リード１０２ｄに使用することができ、一方、ドライバ・ダイ４０５ｉの頂部側及び最終ダイ４０５ｏの頂部側の接続又はボンド・パッド４０５ｐは、高インダクタンス要素（例えば、ＤＣチョーク）に接続され、ＲＦ電力増幅器デバイス４００のＤＣバイアス供給に使用することができる。

【0073】

図４Ｂは、図４Ａの実施例の等価回路図である。図４Ｂに示すように、段間整合ネットワークは、コンデンサ４０４及び受動デバイス４１０によって実装され、ドライバ段トランジスタ・ダイ４０５ｉの出力及び最終段トランジスタ・ダイ４０５ｏの入力におけるシャントＬ事前整合ネットワークＬｓ、並びにドライバ段トランジスタ・ダイ４０５ｉと最終段トランジスタ・ダイ４０５ｏを接続する直列Ｌ－Ｃ－Ｌネットワークを提供する。このトポロジは、多段ＲＦ電力増幅器製品に広帯域応答を提供することができる。図４Ｂに示されるトランジスタ・ダイ４０５ｉと４０５ｏとの間の段間インピーダンス整合ネットワークは、一例にすぎず、本開示の実施例による２つ以上の能動ダイ間の電気的接続を提供する段間受動デバイス４１０は、他のネットワーク・トポロジを含むか、又は実装してもよいことが理解されるであろう。

【0074】

また、一部の実施例では、コンデンサ４０４は、出力ＩＰＤ４１０の下に位置しなくてもよく、代わりに、キャパシタンスを、例えば、ＭＩＭコンデンサＣとして、ＩＰＤ４１０に組み込むことができる。ＭＩＭコンデンサＣは、図５Ａ及び５Ｂの例に示すように、一部の実施例では、ＩＰＤ４１０の導電性要素のうちの１つとボンド・パッド４１０ｐのうちの１つ又は複数との間に絶縁材料を設けることによって形成されてもよい。

【0075】

図５Ａは、本開示の一部の実施例による、積層トポロジ及び導電性貫通ビア接続構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図５Ａに示すように、ＲＦパワー・デバイス・パッケージ５００は、パッケージ基板１０１上に組み立てられた能動ダイ１０５と、集積相互接続（ＩＰＤ又は他の受動デバイス１１０ｉｃ、１１０ｏ；一括して１１０として示される）とを含み、トランジスタ・ダイ１０５の入力及び出力とパッケージ・リード１０２ｇ及び１０２ｄとの間の電気的接続をそれぞれ提供する。特に、図５Ａでは、ＩＰＤ１１０ｏは、ＩＰＤ１１０ｏのボンド・パッド１１０ｐが、導電性バンプ１１１を介して（トランジスタ・ダイ１０５及びコンデンサ・チップ１０６の頂部側の）ドレイン・パッド１０５ｐ及びボンド・パッド１０６ｐと位置合わせされ、接触するように、トランジスタ・ダイ１０５及びコンデンサ・チップ１０６の上にフリップチップ実装されている。

【0076】

トランジスタ・ダイ１０５の頂部側のドレイン・パッド１０５ｐは、インピーダンス整合専用であり、トランジスタ・ダイ１０５の出力においてインピーダンス整合回路（シャントＬインダクタンスＬｓ事前整合回路として示される）を実装するように構成された受動電子構成要素を含むフリップチップＩＰＤ１１０ｏに接続されている。ドレイン・ビア１０５ｖ（例えば、ＴＳｉＣビア）は、トランジスタ・ダイ１０５の頂部側のドレイン・パッド１０５ｐと底部側のドレイン・パッド１０５ｐとを接続する。トランジスタ・ダイ１０５の底部側のドレイン・パッド１０５ｐは、ＲＤＬ１０１及び外部ドレイン・リード１０２ｄに接続され、外部ドレイン・リード１０２ｄは、ソース／熱リード１０２ｓに隣接してパッケージ５００から出る。フリップチップＩＰＤ１１０ｏの他端は、出力コンデンサ・ダイ１０６（例えば、ビデオ帯域幅（ＶＢＷ）を改善するためのＭＯＳコンデンサ又は高密度コンデンサ）に接続され（且つそれによって支持され）ている。トランジスタ・ダイ１０５の頂部側のドレイン・パッド１０５ｐ全体及びフリップチップＩＰＤ１１０ｏが、シャントＬインダクタンスＬｓへの接続を提供するために使用されているため、より低損失のインダクタンスを実現することができる。出力コンデンサ１０６の接地端は、出力接地リードＧに接続している。

【0077】

トランジスタ・ダイ１０５はまた、トランジスタ・ダイ１０５の頂面側のゲート・パッド１０５ｐと底部側のゲート・パッド１０５ｐとを接続するゲート・ビア１０５ｖ（例えば、ＴＳｉＣビア）含む。トランジスタ・ダイ１０５の底部側のゲート・パッド１０５ｐは、ＲＤＬ１０１に接続されており、ＲＤＬ１０１は、フリップチップＩＰＤ１１０ｉｃのボンド・パッド１１０ｐへの接続を提供する導電性トレースを含む。ＩＰＤ１１０ｉｃの他端は、ゲート・リード１０２ｇに接続されている。ＩＰＤ１１０ｉｃは、トランジスタ・ダイ１０５の入力においてインピーダンス整合回路を実装するように構成された受動電子構成要素を含む。図５Ａの例では、コンデンサＣ（例えば、ＭＩＭコンデンサ）は、例えば、ＩＰＤ１１０ｉｃの導電性素子のうちの１つとボンド・パッド１１０ｐのうちの１つ又は複数との間に絶縁材料を設けることによって、ＩＰＤ１１０ｉｃに組み込まれている。図２Ａと同様に、導電性構造１０３（例えば、銅スラグ）は、サイズが縮小され、トランジスタ・ダイ１０５の下に閉じ込められ、ＩＰＤ１１０ｉｃの組込みキャパシタンスＣとソース・リード１０２ｓとの間に別々の接続をＲＤＬ１０１内に有する。

【0078】

図５Ｂは、図５Ａの実施例の等価回路図である。入力事前整合ネットワークは、フリップチップＩＰＤ１１０ｉｃによって実装され、フリップチップＩＰＤ１１０ｉｃは、その内部に組み込まれた入力キャパシタンスＣとともに、基本波周波数ｆ０におけるＬ－Ｃ整合回路（例えば、ローパスＬ－Ｃ）、並びに高調波周波数（例えば、２ｆ０）の最適な終端のためのシャントＬインダクタンスＬｓ整合回路（例えば、ハイパスＬｓ）を提供する。出力事前整合ネットワークは、フリップチップＩＰＤ１１０ｏによって実装され、フリップチップＩＰＤ１１０ｏは、コンデンサ・ダイ１０６によって提供され、接地リードＧに接続された出力キャパシタンスＣとともに、シャントＬインダクタンスＬｓ整合回路（例えば、ハイパスＬｓ）を提供する。ゲート・ビア１０５ｖは、ゲート・パッド１０５ｐとＩＰＤ１１０ｉｃとの間に追加のインダクタンスを提供し、ドレイン・ビア１０５ｖは、ドレイン・パッド１０５ｐとドレイン・リード１０２ｄとの間に追加のインダクタンスを提供する。

【0079】

図５Ａ及び図５Ｂに示すように、ドレイン・リード１０２ｄは、導電性構造１０３と出力接地リードＧとの間でパッケージ５００から出ているため、本明細書に記載される実施例は、このトポロジをサポートするためのパッケージ・フットプリント５００ｆ及びＰＣＢ回路設計５１５ｉ、５１５ｏを提供する。図５Ｃは、図５Ａの実施例のパッケージ・フットプリント５００ｆを示す平面図である。図５Ｃに示すように、出力コンデンサ・ダイ１０６への接地接続は、ドレイン・リード１０２ｄを間に挟んで、ソース／熱リード１０２ｓと反対側の複数の（３つとして示される）より小さい接地リードＧによって実装されている。出力接地リードＧは、図５Ｄに示すようなＲＦ回路板などの外部回路板５１５内の、及び外部回路板５１５への対応する接地ビア５１５ｖと位置合わせすることができる。

【0080】

特に、図５Ｄは、図５Ｃのパッケージ・フットプリント５００ｆを示し、外部回路板５１５の入力整合回路板５１５ｉ及び出力整合回路板５１５ｏへの接続をさらに示す透明パッケージ５００に関する上面図である。入力及び出力整合回路板５１５ｉ、５１５ｏは、一部の実施例では、追加の能動及び／又は受動電気構成要素を含んでもよい。接地リードＧは、制約を製造するのに十分な大きさ（例えば、フットプリント５００ｆに対する表面積の観点から）であってもよいが、出力整合回路板５１５ｏの性能を実質的に劣化させない程度に十分小さくてもよい。

【0081】

図６Ａ及び図６Ｂは、それぞれ、本開示の一部の実施例による、インピーダンス整合及び集積相互接続を提供するＩＰＤ１１０、４１０の例を示す平面図及び斜視図である。図６Ａ及び図６Ｂの例では、トランジスタの適切な事前整合に必要なシャントＬインダクタンスの正確な値は、コイル・インダクタＬｓを使用して実装されている。コイル・インダクタＬｓの形状、幅、及び全体的な設計を最適化することで損失を低減することができる。コイル・インダクタＬｓの一端は、バンプ又はコンタクト・パッド１１０ｐｌ上で終わり、このバンプ又はコンタクト・パッドには、事前整合のためのコンデンサ（例えば、１０４）又はビデオ帯域幅を改善するための高密度コンデンサ（例えば、１０６）に取り付けるための導電性バンプ（例えば、１１１）を予め取り付けることができる。直列インダクタを実装するために使用される直列接続ストリップＬの幅は、トランジスタ・ダイからドレイン・リードへの所望のインピーダンス変換を行うように構成することができる。直列接続ストリップＬは、バンプ又はコンタクト・パッド１１０ｐ間に延在してもよく、基板伝送線路整合ネットワークの延長として扱うことができ、各直列接続ストリップＬの幅は、所望の特性インピーダンスを提供するように構成することができる。より一般的には、本明細書に記載される受動デバイスのいずれも、コンタクト・パッド１０５ｐ間に結合された直列接続ストリップＬを含み、又は直列接続ストリップＬを使用して実装されて、１つ若しくは複数の能動ダイ１０５のコンタクト・パッド１１０ｐ間の、及び／又は能動ダイ１０５のコンタクト・パッド１０５ｐとパッケージ・リード１０２との間の電気的接続を、コンタクト・パッド１０５ｐとパッケージ・リード１０２との間のインピーダンス変換に加えて、提供することができる。同様に、本明細書に記載される受動デバイスのいずれも、コンデンサ（例えば、コンタクト・パッド１１０ｐｌによって、内部に集積されたコンデンサ又は外部コンデンサ）に接続するように構成されたコイル・インダクタＬｓを含むことができ、又はコイル・インダクタＬｓを使用して実装されてもよい。

【0082】

図８及び図９は、本開示のさらなる実施例による積層トポロジ及び導電性貫通ビア接続構造を含む熱強化集積回路デバイス・パッケージの例を示す断面図である。図８及び図９の特徴サイズは、説明を容易にするために誇張されている。図８及び図９に示すように、ＲＦパワー・デバイス・パッケージ１１００、１２００は、図３Ａのパッケージ１００ａ、１００ｂ、及び１００ｃと同様の構成要素１０４、１０５、１０６、１１０及び接続を含むが、導電性ベース又はフランジ１１０１、１２０１上に取り付けられ、プラスチック・オーバ・モールド１１３ではなく、熱強化パッケージの蓋部材１１１３、１２１３によって保護されている。特に、図８は、本開示の実施例による熱強化パッケージの第１の実施態様（ＴＥＰＡＣパッケージ１１００と呼ばれる）を示し、図９は、本開示の実施例による熱強化パッケージの第２の実施態様（Ｔ３ＰＡＣパッケージ１２００と呼ばれる）を示す。

【0083】

図８のＴＥＰＡＣパッケージ１１００は、ベース１１０１と、蓋部材１１１３及び側壁部材１１０４を含み得る上部ハウジングと、を含むセラミック・ベースのパッケージであってもよい。蓋部材１１１３及び／又は側壁１１０４は、セラミック材料（例えば、アルミナ）を含むことができ、導電性ベース又はフランジ１１０１上の構成要素１０４、１０５、１０６、１１０を取り囲む開放キャビティを画定することができる。導電性ベース又はフランジ１１０１は、構成要素１０４、１０５、１０６、１１０のための取付け面１１０１ｓと、パッケージ１１００の外部の構成要素によって生成された熱を放散又はその他の方法で伝達するための熱伝導性（例えば、ヒートシンク）との両方を提供する。

【0084】

図９のＴ３ＰＡＣパッケージ１２００も、ベース１２０１と、蓋部材１２１３及び側壁部材１２０４を有する上部ハウジングと、を含むセラミック・ベースのパッケージであってもよい。蓋部材１２１３及び側壁１２０４は、同様に、導電性ベース又はフランジ１２０１上の構成要素１０４、１０５、１０６、１１０を取り囲む開放キャビティを画定し、導電性ベース又はフランジ１２０１は、同様に、取付け面１２０１ｓと、パッケージ１２００の外側に熱を放散又はその他の方法で伝達するための熱伝導性（例えば、ヒートシンク）との両方を提供する。パッケージ１２００において、蓋部材１２１３は、セラミック材料（例えば、アルミナ）であってもよく、側壁部材１２０４は、プリント回路板（ＰＣＢ）として示されている。

【0085】

図８及び図９において、フランジ１１０１、１２０１は、導電性材料、例えば、銅層／積層体、又はその合金若しくは金属マトリックス複合体であってもよい。一部の実施例では、フランジ１１０１は、銅－モリブデン（ＣｕＭｏ）層、ＣＰＣ（Ｃｕ／ＭｏＣｕ／Ｃｕ）、若しくは銅－タングステンＣｕＷなどの他の銅合金、及び／又は他の積層／多層構造を含むことができる。図８の例では、フランジ１１０１は、側壁１１０４及び／又は蓋部材１１１３が取り付けられたＣＰＣベースの構造として示されている。図９の例では、フランジ１２０１は、側壁１２０４及び／又は蓋部材１２１３が、例えば導電性接着剤１２０８によって取り付けられた銅－モリブデン（ＲＣＭ６０）ベースの構造として示されている。能動ダイ１０５の底部ゲート・コンタクト・パッド及びドレイン・コンタクト・パッド１０５ｐが導電性フランジ１１０１、１２０１に短絡するのを回避するために、誘電体又は他の絶縁材料層１０１がフランジ１１０１、１２０１上に堆積又はその他の方法で設けられ、（入力及び出力高調波終端のための追加のインダクタンス及び／又はシャント・キャパシタンスを提供するようにそれぞれ構成された）導電性トレース１０１ｌｃｉ及び１０１ｌｃｏが層１０１上に堆積又はその他の方法で設けられている。

【0086】

図８及び図９では、能動ダイ１０５、受動デバイス（例えば、コンデンサ・チップ１０４及び１０６）、並びに集積相互接続（一括して１１０）は、それぞれの導電性ダイ取付け材料層１０７によってフランジ１１０１、１２０１の取付け面１１０１ｓ、１２０１ｓに取り付けられている。フランジ１１０１、１２０１は、パッケージ１１００、１２００のソース・リード１０２ｓも提供する。ゲート・リード１０２ｇ及びドレイン・リード１０２ｄは、フランジ１１０１、１２０１に取り付けられた、それぞれの側壁部材１１０４、１２０４によって支持されたそれぞれの導電性配線構造１１１４、１２１４によって提供されている。

【0087】

側壁部材１１０４、１２０４の厚さは、結果として、構成要素１０４、１０５、１０６、１１０とパッケージ・リード１０２ｇ、１０２ｄとの間に、取付け面１１０１ｓ、１２０１ｓに対する高さの差をもたらすことがある。例えば、能動ダイ１０５とその上の集積相互接続１１０ｉ、１１０ｏとを合わせた高さは、取付け面１１０１ｓに対して約１００μｍである場合があるが、ゲート・リード１０２ｇ及びドレイン・リード１０２ｄは、取付け面１１０１ｓから約６３５μｍの距離だけ離間している場合がある。したがって、図８及び図９の例では、パッケージ・リード１０２ｇ、１０２ｄを取付け面１１０１ｓ、１２０１ｓ上の受動ＲＦ構成要素１０４、１０６のコンタクト・パッド１０４ｐ、１０６ｐに接続するために、それぞれのワイヤ・ボンド１４が使用されている。そのため、リード１０２ｇ上のＲＦ信号入力は、ワイヤ・ボンド１４を介して入力整合回路１１０ｉ、１０４に、そしてＲＦトランジスタ増幅器ダイ１０５のゲート端子１０５ｐに渡されてもよく、増幅された出力ＲＦ信号は、ＲＦトランジスタ増幅器ダイ１０５のドレイン端子１０５ｐから出力整合回路１１０ｏ、１０６に、そしてそこからボンド・ワイヤ１４に渡されて、リード１０２ｄを介して出力されてもよい。しかしながら、ワイヤ・ボンド１４は、他の実施例では省略されてもよく、異なる電気的接続が使用されてもよいことが理解されるであろう。

【0088】

本開示の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージは、積層相互接続構造が、一部の従来の設計と比較して、より薄い又は高さを低くしたパッケージを可能にし得るという点で、さらなる利点を提供することができる。（例えば、図１～図５に示すような）オーバモールド・パッケージの実施例では、パッケージの底部におけるパッケージ・リードの配線は、パッケージングの柔軟性も可能にする場合がある。例えば、回路板／ＰＣＢ上のトレースのレイアウトを、修正されたパッケージ・フットプリントに基づいて修正することによってパッケージ・リードの高さ及び／又は間隔の変更に対処することができる。（例えば、図８～図９に示すような）熱強化パッケージの実施例は、同様の利点を提供し得るが、標準化された寸法に対してパッケージ寸法（例えば、フランジ高さ及び／又はパッケージ・リード間隔）の変更が必要となる場合がある。

【0089】

したがって、本開示の実施例では、構成要素間（例えば、１つ又は複数の能動トランジスタ・ダイのコンタクト・パッド間、並びに／或いは能動トランジスタ・ダイのコンタクト・パッドとパッケージのゲート・リード及び／又はドレイン・リードとの間などの、回路レベルの構成要素間）の電気的接続は、ワイヤ・ボンドによってではなく、構成要素間に物理的に延在する１つ又は複数の集積相互接続構造（例えば、導電性配線構造及び／又はＩＰＤなどの受動デバイス）によって実装される。すなわち、集積相互接続は、相互接続とインピーダンス整合／高調波終端機能の両方を提供することができ、その結果、パッケージ内のワイヤ・ボンドの使用を低減又は排除することができる。

【0090】

本明細書に記載されるように、本開示の一部の実施例は、トランジスタ及びコンデンサの上に「フリップされた」ＩＰＤを使用する。ＩＰＤをパッケージの接地面（例えば、能動ダイのための取付け面も規定することができる導電性構造によって提供される）よりも必要以上に高くすることで、Ｑが高くなり、事前整合の損失が低くなる。フリップされたＩＰＤの下の空間の大部分は、典型的には出力に使用される高密度コンデンサなどのコンデンサに使用することができる。利用可能な空間においてより大きな値のコンデンサを使用することができるため、デバイスのビデオ帯域幅を改善することができる。ＲＦ信号をＩＰＤからＲＤＬ及びゲート・リード／ドレイン・リードに接続して戻すために、銅シム又はＴＳＶを有するＩＰＤを使用することができる。ＩＰＤは、基本波周波数の事前整合並びに高調波周波数の最適な終端の両方のために構成することができる。

【0091】

加えて、本明細書に記載されるトランジスタ・ダイは、能動トランジスタ・ダイの複数の側面又は表面に追加の信号配線経路を提供する導電性貫通ビア構造を含むことができる。本発明の特定の実施例によると、トランジスタ・ダイの同じ側、例えば、パッケージ基板の取付け面に隣接するダイの底面に位置するゲート・コンタクト、ドレイン・コンタクト、及び／又はソース・コンタクトを有するトランジスタ・ダイを含むＩＩＩ族窒化物ベースのＲＦ増幅器が提供される。トランジスタ・ダイは、トランジスタ・ダイの頂部側にあるゲート・バス及び／又はドレイン・バスを、トランジスタ・ダイの裏側にあるそれぞれのゲート・コンタクト及びドレイン・コンタクトに接続するために使用される１つ又は複数のゲート・ビア及び１つ又は複数のドレイン・ビアを含むことができる。導電性ビアの長さは、従来のボンド・ワイヤの長さのほんの数分の一（例えば、１０～３０％）であってもよく、したがって、ゲート・バス及びドレイン・バスとキャリア基板との間の接続のインダクタンスを大幅に低減することができる。

【0092】

図７Ａ、図７Ｂ、及び図７Ｃは、本開示の一部の実施例による、対向する表面上のボンド・パッド間に導電性貫通ビア接続を含むＩＩＩ族窒化物ベースのトランジスタ・ダイ７０５ａ、７０５ｂ、及び７０５ｃ（一括して７０５）の例を示す断面図である。トランジスタ・ダイ７０５は、本明細書に記載されるトランジスタ・ダイ１０５及び／又は４０５を表すことができる。

【0093】

ここで図７Ａ～図７Ｃを参照すると、ＩＩＩ族窒化物ベースのトランジスタ・ダイ７０５は、半導体層構造２３０を含む。複数の単位セル・トランジスタが半導体層構造２３０の上部に設けられ、ソース・コンタクト２２６が、キャリア基板、例えば、パッケージ基板１０１の取付け面１０１ｓに取り付けられるように構成された下面又は底面２１４上に設けられている。

【0094】

図７Ａ～図７Ｃの例では、トランジスタ・ダイ７０５は、上側又は頂面２１２及び下側又は底面２１４を有するＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦトランジスタ増幅器ダイである。ＲＦ増幅器ダイ７０５は、順次積層された底部側メタライゼーション構造２２０ａ、２２０ｂ、２２０ｃ（一括して２２０）、半導体層構造２３０、及び頂部側メタライゼーション構造２４０ａ、２４０ｂ、２４０ｃ（一括して２４０）を含む。半導体層構造２３０は、半導体又は絶縁基板２３２（ＳｉＣ又はサファイア基板など）上に形成された少なくともチャネル層２３４及びバリア層２３６を含むことができる。基板２３２は、成長基板であってもよく、非半導体材料で形成されている場合であっても、半導体層構造２３０の一部と考えることができる。バリア層２３６とチャネル層２３４のバンドギャップの差と、それらの間の界面での圧電効果とに起因して、チャネル層２３４とバリア層２３６との接合部において、チャネル層２３４に２次元電子ガス（２ＤＥＧ）が誘起される。

【0095】

図７Ａ～図７Ｃに示すように、頂部側メタライゼーション構造２４０は、ダイ７０５の頂面２１２上に、頂部ゲート・コンタクト又はボンド・パッド２４２と、頂部ドレイン・コンタクト又はボンド・パッド２４４とを含む。底部側メタライゼーション構造２２０は、ソース・コンタクト２２６と、１つ若しくは複数の追加のコンタクト２２２及び／又は２２４とを含むことができる。これらのコンタクト２４２、２４４、２２２、２２４、２２６のそれぞれは、例えば、露出した銅パッドを含むことができる。特に、図７Ａでは、底部側メタライゼーション構造２２０ａは、底面２１４上に、底部ゲート・コンタクト２２２と、底部ドレイン・コンタクト２２４と、それらの間の底部ソース・コンタクト２２６とを含む。図７Ｂでは、底部側メタライゼーション構造２２０ｂは、底面２１４上に底部ゲート・コンタクト２２２と、底部ソース・コンタクト２２６とを含む。図７Ｃでは、底部側メタライゼーション構造２２０ｃは、底面２１４上に底部ドレイン・コンタクト２２４と、底部ソース・コンタクト２２６とを含む。すなわち、一部の実施例では（図７Ａに示すように）、ゲート・コンタクト２２２及びドレイン・コンタクト２２４の両方が、ソース・コンタクト２２６を間に挟んでダイの底面２１４上に設けられてもよく、他の実施例では（図７Ｂ及び図７Ｃに示すように）、ゲート・コンタクト２２２又はドレイン・コンタクト２２４の一方のみが、ソース・コンタクト２２６に隣接してダイ７０５の底面上に設けられる。

【0096】

複数の導電性ビア２６２、２６４、２６６（例えば、金属めっき又は金属充填ビア）が、頂部メタライゼーション構造２４０から半導体層構造２３０の部分を貫いて延在して、底部メタライゼーション２２０への電気的接続を提供する。例えば、ダイ７０５の底面２１４上のソース・コンタクト２２６は、１つ又は複数のソース・ビア２６６によってソース・コンタクト２５６に電気的に接続されてもよい。ダイ７０５は、頂部ゲート・コンタクト２４２及び頂部ドレイン・コンタクト２４４のうちの１つ又は複数と、それぞれの底部ゲート・コンタクト２２２及び底部ドレイン・コンタクト２２４との間に延在する導電性ビア２６２及び導電性ビア２６４をさらに含むことができる。特に、図７Ａ及び図７Ｂでは、頂部ゲート・コンタクト２４２は、１つ又は複数の導電性ゲート・ビア２６２によって底部ゲート・コンタクト２２２に物理的且つ電気的に接続されてもよい。図７Ａ及び図７Ｃでは、頂部ドレイン・コンタクト２４４は、１つ又は複数の導電性ドレイン・ビア２６４によって底部ドレイン・コンタクト２２４に物理的且つ電気的に接続されてもよい。

【0097】

導電性ビア２６２、２６４、２６６は、図７Ａ～図７Ｃでは同じ断面図で見えるように示されているが、一部の実施例では、ビア２６２、２６４、２６６のうちの１つ又は複数は、互いにオフセットされていてもよい。例えば、図７Ｄの図における線Ａ－Ａ’に沿ってより容易に見られるように、３つの図示されたソース・ビア２６６は、同じ軸に沿って整列してもよいが、ゲート・ビア２６２及び／又はドレイン・ビア２６４は、３つのソース・ビア２６６が整列する軸に対してオフセットされていてもよい。導電性ゲート・ビア２６２及び導電性ドレイン・ビア２６４を導電性ソース・ビア２６６からオフセットさせることで、導電性ビア２６２、２６４、２６６間の距離を増加させることができ、これにより、機械的脆弱性に起因するダイ７０５の亀裂の可能性を低減することができる。この配置はまた、普通ならば利得損失及び／又は不安定性をもたらすことがある、様々なビア２６２、２６４、２６６間で生じる可能性がある寄生ゲート－ソース間結合及び／又は寄生ソース－ドレイン間結合を低減する。導電性ビア２６２、２６４、及び／又は２６６は、一部の実施例では、熱サイクルにおいて生じることがあるストレスを低減するために、金属めっきされていてもよい（例えば、金属充填中心ではなく、空気充填中心で）。

【0098】

一部の実施例では、頂部側メタライゼーション構造２４０は、半導体層構造２３０の上面上の１つ又は複数のそれぞれのバスによって接続されてもよい複数のゲート、ドレイン、及び／又はソース「フィンガ」を含むことができる。図７Ｄは、線Ｄ－Ｄ’に沿って、図７Ａのダイ７０５ａの頂部側メタライゼーション構造２４０の一部を通って取られた断面図である。ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２５７（及び接続バス）は、ダイ７０５ａのゲート接続電極、ドレイン接続電極、及びソース接続電極の一部をそれぞれ規定することができる。ゲート・フィンガ２５２は、Ｎｉ、Ｐｔ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどのＩＩＩ族窒化物ベースの半導体材料にショットキー・コンタクトを行うことができる材料から形成されてもよい。ドレイン・フィンガ２５４及び／又はソース・フィンガ２５７は、ＩＩＩ族窒化物ベースの材料にオーミック・コンタクトを行うことができるＴｉＡｌＮなどの金属を含むことができる。ゲート・フィンガ２５２は、ゲート・バス２４３によって互いに電気的に接続され、１つ又は複数の導電性ゲート・ビア２６２によって底部ゲート・コンタクト２２２に電気的に接続されてもよく、ドレイン・フィンガ２５４は、ドレイン・バス２４５によって互いに電気的に接続され、１つ又は複数の導電性ドレイン・ビア２６４によって底部ドレイン・コンタクト２２４に電気的に接続されてもよい。ゲート接続構造、ドレイン接続構造、及びソース接続構造を互いに分離するのを助ける１つ又は複数の誘電体層は、各要素をより良く示すために図示されていない。

【0099】

図７Ｄには、単位セル・トランジスタ２１６のうちの１つも示されている。図示するように、単位セル・トランジスタ２１６は、半導体層構造２３０の下にある部分とともに、ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２５７を含む。ゲート・フィンガ２５２は、共通のゲート・バス２４３に電気的に接続され、ドレイン・フィンガ２５４は、共通のドレイン・バス２４５に電気的に接続され、ソース・フィンガ２５７は、導電性ソース・ビア２６６及びソース・パッド２２６／２５６を介して互いに電気的に接続されているため、単位セル・トランジスタ２１６はすべて、互いに並列に電気的に接続されていることがわかる。

【0100】

本開示の実施例は、基板又は積層体（例えば、再配線層（ＲＤＬ）積層体）上に構築することができ、最新の高度化されたウエハ・レベル・パッケージング技術を使用してバッチで組み立てることができる。複数の部品を一度に構築することができ、組立時間、コスト、及び歩留まりの問題を低減することができる。加えて、ワイヤ・ボンディング・プロセスを低減又は排除することができ、時間及びコストを節約することができる。（典型的な中空又は部分的に充填されたビアは、高電力ＲＦ用途では十分効果的に熱を除去しないため）例えば、効果的に熱を除去するために高密度の銅が充填されたアレイ又は埋め込まれた銅スラグを使用して、トランジスタ・ダイによって生成された熱を効果的に除去し、パッケージの外側のヒートシンクに伝導することができる。本開示の実施例は、様々なセルラ・インフラストラクチャ（ＣＩＦＲ：ｃｅｌｌｕｌａｒ ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）ＲＦ電力製品（５Ｗ、１０Ｗ、２０Ｗ、４０Ｗ、６０Ｗ、８０Ｗ及び異なる周波数帯を含むが、これらに限定されない）、例えば、５Ｇ及び基地局用途に使用することができる。本開示の実施例は、レーダ及びモノリシック・マイクロ波集積回路（ＭＭＩＣ）タイプの用途に適用することもできる。

【0101】

本明細書では、例示的な実施例が示される添付の図面を参照して様々な実施例を説明してきた。しかしながら、これらの実施例は、異なる形態で具現化されてもよく、本明細書に記載される実施例に限定されるものとして解釈されるべきではない。むしろ、これらの実施例は、本開示が完璧且つ完全であり、当業者に発明概念を十分に伝えるように提供されている。本明細書に記載される例示的な実施例並びに包括的な原理及び特徴に対する様々な修正は、容易に明らかになるであろう。図面において、層並びに領域のサイズ及び相対的なサイズは、縮尺通りに示されておらず、場合によっては、明確にするために誇張されていることがある。

【0102】

「第１」、「第２」などの用語は、本明細書では様々な要素を説明するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「及び／又は」という用語は、関連付けられ列挙された項目の１つ又は複数の任意の及びすべての組合せを含む。

【0103】

本明細書で使用される術語は、特定の実施例のみを説明するためのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈がそうでないと明白に示さない限り、複数形を同様に含むことが意図されている。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在若しくは追加を排除しないことがさらに理解されるであろう。

【0104】

その他の方法で定義されない限り、本明細書で使用されるすべての用語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般に理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想化された又は過度に形式的な意味で解釈されないことがさらに理解されるであろう。

【0105】

層、領域、又は基板などの要素が別の要素の「上に」ある、別の要素に「取り付けられている」、又は別の要素の「上に」延在していると言及される場合、それは他の要素の直接上にあってもよく、又は介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直接上に」ある、又は「直接取り付けられている」、又は「直接上に」延在していると言及される場合、介在要素は存在しない。ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、それは他の要素に直接接続若しくは結合されていてもよく、又は介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言及される場合、介在する要素は存在しない。

【0106】

「下（ｂｅｌｏｗ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「横方向（ｌａｔｅｒａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」などの相対的な用語は、本明細書では、１つの要素、層又は領域と別の要素、層又は領域との関係を図に示されるように記述するために使用されることがある。これらの用語は、図に示されている向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。

【0107】

本発明の実施例は、本発明の理想化された実施例（及び中間構造）の概略図である断面図を参照して本明細書で説明されている。図面における層及び領域の厚さは、明確にするために誇張されていることがある。さらに、例えば、製造技術及び／又は公差の結果として、図の形状とは異なることが予想される。したがって、本発明の実施例は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造に起因する形状の逸脱を含むべきである。点線で示された要素は、図示された実施例では任意選択である場合がある。

【0108】

同様の番号は、全体を通して同様の要素を指す。したがって、同一又は類似の番号は、対応する図面で言及又は説明されていない場合であっても、他の図面を参照して説明することができる。また、参照番号で示されていない要素については、他の図面を参照して説明することができる。

【0109】

図面及び明細書において、本発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは一般的且つ説明的な意味でのみ使用されており、限定を目的としたものではなく、本発明の範囲は、以下の特許請求の範囲に記載されている。

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図5C】

【図5D】

【図6A】

【図6B】

【図7A】

【図7B】

【図7C】

【図7D】

【図8】

【図9】

【手続補正書】

【提出日】2022-11-18

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板と、
複数のトランジスタ・セルを含む第１のダイであって、前記第１のダイの底面において前記基板に取り付けられ、前記底面の反対側の前記第１のダイの頂面に頂部ゲート・コンタクト又は頂部ドレイン・コンタクトを含み、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトのうちの少なくとも１つが、少なくとも１つのそれぞれの導電性ビア構造によって前記第１のダイの前記底面上の少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、第１のダイと、
前記基板の反対側の前記第１のダイ上の集積相互接続構造であって、前記第１のダイの前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクト上の第１のコンタクト・パッド、並びにパッケージ・リード、第２のダイのコンタクト、インピーダンス整合回路、及び／又は高調波終端回路に接続された少なくとも１つの第２のコンタクト・パッドを備える、集積相互接続構造と、
を備える、高周波（ＲＦ）電力増幅器デバイス・パッケージ。

【請求項2】

前記パッケージ・リードが第１のパッケージ・リードであり、前記第１のダイの前記底面上の前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが第２のパッケージ・リードに電気的に接続されている、請求項１に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項3】

前記集積相互接続構造が、前記第１のダイの前記トランジスタ・セルによって規定される回路のための前記インピーダンス整合回路の少なくとも一部を含む、請求項２に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項4】

前記第１のダイの前記トランジスタ・セルによって規定される前記回路のための前記高調波終端回路の少なくとも一部を規定する前記基板上の導電性配線であって、前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが前記導電性配線によって前記第２のパッケージ・リードに結合されている、導電性配線、
をさらに備える、請求項３に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項5】

前記集積相互接続構造の前記第１のコンタクト・パッドを上に有する前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記それぞれの導電性ビア構造によって前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、請求項４に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項6】

前記集積相互接続構造が１つ又は複数の受動電子構成要素を含む集積受動デバイス（ＩＰＤ）である、請求項１から５までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項7】

前記第１のコンタクト・パッドが、前記第１のダイの前記頂面に面する前記ＩＰＤの表面上の、前記１つ又は複数の受動電子構成要素に電気的に接続されたボンド・パッドであり、前記ボンド・パッドが前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトとの間にある導電性バンプによって前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトに接続されている、請求項６に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項8】

前記第１のダイの前記トランジスタ・セルによって規定される前記回路が高周波（ＲＦ）増幅器回路の第１の段を備え、前記第２のダイが前記ＲＦ増幅器回路の第２の段を規定するトランジスタ・セルを備える、請求項６又は７に記載の集積回路デバイス・パッケージ。

【請求項9】

前記ＩＰＤが、その導電性要素間に絶縁材料を含み、その内部に組み込まれた少なくとも１つのコンデンサを規定する、請求項６から８までのいずれか一項に記載の集積回路デバイス・パッケージ。

【請求項10】

前記第２のダイが、前記インピーダンス整合回路の前記少なくとも一部を規定する１つ又は複数のコンデンサを備える、請求項１から９までのいずれか一項に記載の集積回路デバイス・パッケージ。

【請求項11】

前記第１のダイが、前記少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに隣接する、前記基板の前記底面上のソース・コンタクトにおいて前記基板に取り付けられている、請求項１から１０までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項12】

前記少なくとも１つのそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが、底部ゲート・コンタクト及び底部ドレイン・コンタクトの両方を含み、前記ソース・コンタクトが、前記第１のダイの前記底面上の前記底部ゲート・コンタクトと前記底部ドレイン・コンタクトとの間にある、請求項１から１１までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項13】

前記第１のダイが炭化ケイ素（ＳｉＣ）上のＩＩＩ族窒化物ベースの材料を含み、前記それぞれの導電性ビア構造が炭化ケイ素貫通（ＴＳｉＣ）ビアを含む、請求項１から１２までのいずれか一項に記載のＲＦ電力増幅器デバイス・パッケージ。

【請求項14】

基板と、
複数のトランジスタ・セルを含む第１のダイであって、前記第１のダイの底面上のソース・コンタクトにおいて前記基板に取り付けられ、前記底面と反対側の前記第１のダイの頂面に頂部ゲート・コンタクト及び頂部ドレイン・コンタクトを含み、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトのうちの少なくとも１つが、それぞれの導電性ビア構造によって前記底面上のそれぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトに電気的に接続されている、第１のダイと、
を備え、
前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記第１のダイの前記頂面においてインピーダンス整合回路又は高調波終端回路のうちの一方に接続され、前記それぞれの底部ゲート・コンタクト又は底部ドレイン・コンタクトが、前記第１のダイの前記底面において前記インピーダンス整合回路又は高調波終端回路のうちのもう一方に接続されている、
高周波（ＲＦ）電力増幅器デバイス・パッケージ。

【請求項15】

前記基板の反対側の前記第１のダイ上に前記インピーダンス整合回路の少なくとも一部を備える集積相互接続構造であって、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクトが、前記集積相互接続構造によって前記基板及び／又は第１のパッケージ・リードに取り付けられた第２のダイに結合されている、集積相互接続構造、
をさらに備え、
前記集積相互接続構造が、
その表面上の、前記第１のダイの前記頂面に面する第１のコンタクト・パッドであって、前記頂部ゲート・コンタクト又は前記頂部ドレイン・コンタクト上にある、第１のコンタクト・パッドと、
その前記表面上の少なくとも１つの第２のコンタクト・パッドであって、前記第２のダイのコンタクト上にあり、及び／又は前記パッケージ・リードのうちの１つとの間の導電性バンプによって前記パッケージ・リードのうちの１つに結合されている、少なくとも１つの第２のコンタクト・パッドと、
を備える、請求項１４に記載のＲＦ電力増幅器デバイス・パッケージ。

【国際調査報告】