IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ クリー インコーポレイテッドの特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-05-23
(54)【発明の名称】RF増幅器パッケージ
(51)【国際特許分類】
   H01L 25/04 20230101AFI20230516BHJP
   H01L 23/12 20060101ALI20230516BHJP
【FI】
H01L25/04 Z
H01L23/12 301Z
H01L23/12 501P
H01L23/12 B
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022560009
(86)(22)【出願日】2021-03-11
(85)【翻訳文提出日】2022-11-24
(86)【国際出願番号】 US2021021848
(87)【国際公開番号】W WO2021202075
(87)【国際公開日】2021-10-07
(31)【優先権主張番号】63/004,760
(32)【優先日】2020-04-03
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】592054856
【氏名又は名称】ウルフスピード インコーポレイテッド
【氏名又は名称原語表記】WOLFSPEED,INC.
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】ノーリ、バシム
(72)【発明者】
【氏名】マーベル、マーヴィン
(72)【発明者】
【氏名】リム、クワンモ クリス
(72)【発明者】
【氏名】ムー、チャンリー
(57)【要約】
集積回路デバイス・パッケージは、基板と、基板に取り付けられた能動電子構成要素を備える第1のダイと、第1のダイと外部デバイスとの間で電気信号を伝導するように構成されたパッケージ・リードと、を含む。少なくとも1つの集積相互接続構造が、基板と反対側の第1のダイ上に設けられる。少なくとも1つの集積相互接続構造は、第1のダイから、基板及び/又はパッケージ・リードのうちの少なくとも1つに取り付けられた隣接するダイまで延在し、これらのダイ間の電気的接続を提供する。関連するデバイス及び電力増幅器回路も説明される。
【特許請求の範囲】
【請求項1】
基板と、
前記基板に取り付けられた能動電子構成要素を備える第1のダイと、
前記基板と反対側の前記第1のダイ上の少なくとも1つの集積相互接続構造であって、前記第1のダイから、前記基板に取り付けられた隣接するダイまで、及び/又は少なくとも1つのパッケージ・リードに向かって延在し、これらの間の電気的接続を提供する、少なくとも1つの集積相互接続構造と、
を備える、集積回路デバイス・パッケージ。
【請求項2】
前記電気的接続がワイヤ・ボンドを含まない、請求項1に記載の集積回路デバイス・パッケージ。
【請求項3】
前記第1のダイが、前記基板と反対側の前記第1のダイの表面上の、前記能動電子構成要素のうちの1つ又は複数に電気的に接続された第1のボンド・パッドを備え、
前記少なくとも1つの集積相互接続構造が前記第1のボンド・パッド上にあるコンタクト・パッドを備える、
請求項1に記載の集積回路デバイス・パッケージ。
【請求項4】
前記少なくとも1つの集積相互接続構造が再配線層上の導電性配線パターンを含む、請求項3に記載の集積回路デバイス・パッケージ。
【請求項5】
前記少なくとも1つの集積相互接続構造が、前記第1のダイの前記能動電子構成要素によって規定される回路のためのインピーダンス整合ネットワークの少なくとも一部を構成する、請求項3に記載の集積回路デバイス・パッケージ。
【請求項6】
前記少なくとも1つの集積相互接続構造が、1つ又は複数の受動電子構成要素を備える受動デバイスを備える、請求項1から3までのいずれか一項又は5に記載の集積回路デバイス・パッケージ。
【請求項7】
前記コンタクト・パッドが、前記第1のダイの前記表面に面する前記受動デバイスの表面上の、前記1つ又は複数の受動電子構成要素に電気的に接続された第2のボンド・パッドであり、前記第2のボンド・パッドが、前記第1のボンド・パッドとの間の導電性バンプによって前記第1のボンド・パッドに接続されている、請求項3から6までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項8】
前記第1のダイの前記能動電子構成要素が第1の高周波(RF)増幅器回路を規定し、前記隣接するダイが第2のRF増幅器回路を規定する能動電子構成要素を備え、前記第1及び第2の電力増幅器回路が前記受動デバイスによって多段増幅器構成で接続されている、請求項1から7までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項9】
前記受動デバイスが、少なくとも1つのインダクタを含む集積受動デバイス(IPD)を備え、能動電子構成要素を含まない、請求項6から8までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項10】
前記IPDが、その導電性要素間に絶縁材料を含み、内部に集積された少なくとも1つのコンデンサを規定する、請求項9に記載の集積回路デバイス・パッケージ。
【請求項11】
前記隣接するダイが、1つ又は複数のコンデンサと、前記基板と反対側の前記隣接するダイの表面上にある少なくとも1つのコンデンサ・ボンド・パッドと、を備え、
前記少なくとも1つの集積相互接続構造の前記コンタクト・パッドが第1のコンタクト・パッドであり、
前記少なくとも1つの集積相互接続構造が前記少なくとも1つのコンデンサ・ボンド・パッド上にある少なくとも1つの第2のコンタクト・パッドをさらに備える、
請求項1から10までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項12】
前記少なくとも1つのパッケージ・リードがゲート・リードを含み、前記第1のボンド・パッドがゲート・パッドであり、前記隣接するダイが前記第1のダイと前記ゲート・リードとの間にあり、前記インピーダンス整合ネットワークが前記回路のための入力インピーダンス整合ネットワークを含む、請求項11に記載の集積回路デバイス・パッケージ。
【請求項13】
前記少なくとも1つのパッケージ・リードがドレイン・リードを含み、前記第1のボンド・パッドがドレイン・パッドであり、前記隣接するダイが前記第1のダイと前記ドレイン・リードとの間にあり、前記インピーダンス整合ネットワークが前記回路のための出力インピーダンス整合ネットワークを含む、請求項11に記載の集積回路デバイス・パッケージ。
【請求項14】
前記能動電子構成要素がパワー・トランジスタ・デバイスを含み、前記第1のダイがIII族窒化物及び/又は炭化ケイ素を含む、請求項1から13までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項15】
基板と、
複数のトランジスタ・セルを含む第1のダイであって、その底面上のソース・パッドにおいて前記基板に取り付けられ、その頂面に前記基板と反対側のゲート・パッド又はドレイン・パッドを含む、第1のダイと、
前記第1のダイの前記ゲート・パッド又はドレイン・パッドと外部デバイスとの間で電気信号を伝導するように構成されたパッケージ・リードと、
前記基板と反対側の前記第1のダイ上の集積相互接続構造であって、前記ゲート・パッド又はドレイン・パッド上の第1のコンタクト・パッド、並びに前記基板に取り付けられ及び/又は前記パッケージ・リードのうちの1つに結合された隣接するダイ上の少なくとも1つの第2のコンタクト・パッドを含む集積相互接続構造と、
を備える、高周波(RF)電力増幅器デバイス・パッケージ。
【請求項16】
前記集積相互接続構造が、前記第1のダイの前記ゲート・パッド又はドレイン・パッドから前記隣接するダイ及び/又は前記パッケージ・リードのうちの前記1つへの電気的接続を提供し、前記電気的接続がワイヤ・ボンドを含まない、請求項15に記載のRF電力増幅器デバイス・パッケージ。
【請求項17】
前記集積相互接続構造が、再配線層上の導電性配線パターン又は1つ若しくは複数の受動電子構成要素を含む受動デバイスを備える、請求項15又は16に記載のRF電力増幅器デバイス・パッケージ。
【請求項18】
前記集積相互接続構造が、前記第1のダイの前記トランジスタによって規定される回路のためのインピーダンス整合ネットワークの少なくとも一部を構成する、請求項17に記載のRF電力増幅器デバイス・パッケージ。
【請求項19】
前記第1のコンタクト・パッドが、前記第1のダイの前記頂面に面する前記受動デバイスの表面上の、前記1つ又は複数の受動電子構成要素に電気的に接続されたボンド・パッドであり、前記ボンド・パッドが、前記ゲート・パッド又はドレイン・パッドとの間の導電性バンプによって前記ゲート・パッド又はドレイン・パッドに接続されている、請求項18に記載のRF電力増幅器デバイス・パッケージ。
【請求項20】
前記隣接するダイが前記基板と反対側の表面上に少なくとも1つのボンド・パッドを備え、前記少なくとも1つの第2のコンタクト・パッドが前記少なくとも1つのボンド・パッド上にあり、
前記隣接するダイが1つ若しくは複数のコンデンサを含み、又は、
前記隣接するダイがRF増幅器回路の段を規定する複数のトランジスタ・セルを含む、
請求項15から19までのいずれか一項に記載のRF電力増幅器デバイス・パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
優先権主張
本出願は、米国特許商標庁に2020年4月3日に出願された米国仮出願第63/004,760号からの優先権を主張し、その開示は参照により本明細書に組み込まれる。
【0002】
本開示は、集積回路デバイスに関し、より詳細には、集積回路デバイスのパッケージングのための構造を対象とする。
【背景技術】
【0003】
RF電力増幅器は、ワイヤレス通信システムの基地局などの様々な用途で使用されている。RF電力増幅器によって増幅された信号は、多くの場合、メガヘルツ(MHz)~ギガヘルツ(GHz)の範囲の周波数を有する変調搬送波を有する信号を含む。搬送波を変調するベースバンド信号は、典型的には、比較的低い周波数であり、用途によっては300MHz以上になり得る。多くのRF電力増幅器設計は、増幅デバイスとして半導体スイッチング・デバイスを利用する。これらのスイッチング・デバイスの例には、金属酸化膜半導体電界効果トランジスタ(MOSFET:metal-oxide semiconductor field-effect transistor)、二重拡散金属酸化膜半導体(DMOS:double-diffused metal-oxide semiconductor)トランジスタ、高電子移動度トランジスタ(HEMT:high electron mobility transistor)、金属半導体電界効果トランジスタ(MESFET:metal-semiconductor field-effect transistor)、横方向拡散金属酸化膜半導体(LDMOS:laterally-diffused metal-oxide semiconductor)トランジスタなどのパワー・トランジスタ・デバイスが挙げられる。
【0004】
RF増幅器は、典型的には、半導体集積回路チップとして形成される。ほとんどのRF増幅器は、シリコンで、又は炭化ケイ素(「SiC」)及びIII族窒化物材料などのワイド・バンドギャップ半導体材料(すなわち、1.40eVよりも大きいバンドギャップを有する)を使用して実装されている。本明細書で使用される場合、「III族窒化物」という用語は、窒素と周期表のIII族の元素、通常はアルミニウム(Al)、ガリウム(Ga)、及び/又はインジウム(In)との間で形成される半導体化合物を指す。この用語は、AlGaN及びAlInGaNなどの三元化合物及び四元化合物も指す。これらの化合物は、1モルの窒素が合計1モルのIII族元素と結合した実験式を有する。
【0005】
シリコン・ベースのRF増幅器は、典型的には、LDMOSトランジスタを使用して実装され、比較的安価な製造で高レベルの線形性を示すことができる。III族窒化物ベースのRF増幅器は、主に、LDMOSトランジスタ増幅器が固有の性能限界を有することがある高電力及び/又は高周波動作を必要とする用途において、典型的にはHEMTを使用して実装される。
【0006】
RFトランジスタ増幅器は、1つ又は複数の増幅段を含むことができ、各段は、典型的には、トランジスタ増幅器として実装される。出力電力及び電流処理能力を増加させるために、RFトランジスタ増幅器は、典型的には、多数の個々の「単位セル」トランジスタが電気的に並列に配置された「単位セル」構成で実装される。RFトランジスタ増幅器は、単一の集積回路チップ若しくは「ダイ」として実装されてもよく、又は複数のダイを含んでもよい。複数のRFトランジスタ増幅器ダイが使用される場合、それらは、直列及び/又は並列に接続されることがある。
【0007】
RF増幅器は、多くの場合、基本動作周波数におけるRF信号のために能動トランジスタ・ダイ(例えば、MOSFET、HEMT、LDMOSなどを含む)とそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路と、2次及び3次高調波積などのデバイス動作中に生成され得る高調波積を少なくとも部分的に終端するように設計された高調波終端回路と、を含む。高調波積の終端は、相互変調歪み成分の生成にも影響を与える。
【0008】
RF増幅器トランジスタ・ダイ、並びにインピーダンス整合回路及び高調波終端回路は、デバイス・パッケージ内に封入されている場合がある。ダイ又はチップとは、電子回路素子が製造される半導体材料又は他の基板の小さなブロックを指す場合がある。集積回路のパッケージングとは、ダイを物理的損傷及び/又は腐食から保護し、外部回路への接続のための電気的コンタクトを支持する支持ケース又はパッケージ内に1つ若しくは複数のダイをカプセル化することを指す場合がある。集積回路デバイス・パッケージの入力及び出力インピーダンス整合回路は、典型的には、能動トランジスタ・ダイのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するLCネットワークを含む。RF増幅器を入力及び出力RF伝送線路、並びにバイアス電圧源などの外部回路素子に電気的に接続するために、電気的リードがパッケージから延びている場合がある。
【0009】
インピーダンス整合回路、高調波フィルタ、カプラ、バラン、及び電力結合器/分配器などの多くの機能ブロックは、集積受動デバイス(IPD:Integrated Passive Device)によって実現することができる。IPDは、受動電気構成要素を含み、一般に、薄膜及びフォトリソグラフィ処理などの標準的なウエハ製造技術を使用して製造される。IPDは、フリップチップ実装可能又はワイヤ・ボンディング可能な構成要素として設計することができる。IPD用の基板は、通常、シリコン、アルミナ、又はガラスのような薄膜基板であり、これにより、能動トランジスタ・ダイを用いた製造及びパッケージングを容易にすることができる。
【0010】
RFパワー・デバイスを組み立てるための一部の従来の方法は、銅、銅-モリブデン、銅積層構造(CPC:copper,copper-molybdenum,copper laminate structure)若しくは銅フランジ上のセラミック・パッケージ又はオーバモールド・パッケージ内にトランジスタ・ダイ及び整合ネットワーク構成要素の一部(例えば、MOSコンデンサなどの事前整合コンデンサ)を組み立てることを伴う場合がある。トランジスタ・ダイ、コンデンサ、及び入力/出力リードは、金及び/又はアルミニウム・ワイヤなどのワイヤで相互接続されることがある。このような組立プロセスは、時間がかかり、シーケンシャルである場合があり(例えば、一度に1つのパッケージが接合される)、組立コストが高くなる可能性がある(例えば、金ワイヤのコスト及び高価なワイヤ・ボンド機械に起因して)。
【発明の概要】
【課題を解決するための手段】
【0011】
本開示の一部の実施例によると、集積回路デバイス・パッケージは、基板と、基板に取り付けられた能動電子構成要素を備える第1のダイと、基板と反対側の第1のダイ上の少なくとも1つの集積相互接続構造と、を含む。少なくとも1つの集積相互接続構造は、第1のダイから、基板に取り付けられた隣接するダイまで、及び/又は少なくとも1つのパッケージ・リードに向かって延在し、これらの間の電気的接続を提供する。
【0012】
一部の実施例では、電気的接続は、ワイヤ・ボンドを含まなくてもよい。
【0013】
一部の実施例では、第1のダイは、基板と反対側の第1のダイの表面上の、能動電子構成要素のうちの1つ又は複数に電気的に接続された第1のボンド・パッドを含むことができる。少なくとも1つの集積相互接続構造は、第1のボンド・パッド上にあるコンタクト・パッドを含むことができる。
【0014】
一部の実施例では、少なくとも1つの集積相互接続構造は、再配線層上の導電性配線パターンであってもよい。
【0015】
一部の実施例では、少なくとも1つの集積相互接続構造は、第1のダイの能動電子構成要素によって規定される回路のためのインピーダンス整合ネットワークの少なくとも一部を含むか、又は提供することができる。
【0016】
一部の実施例では、少なくとも1つの集積相互接続構造は、1つ又は複数の受動電子構成要素を含む受動デバイスであってもよい。
【0017】
一部の実施例では、集積相互接続構造のコンタクト・パッドは、第1のダイの表面に面する受動デバイスの表面上の、1つ又は複数の受動電子構成要素に電気的に接続された第2のボンド・パッドであってもよい。第2のボンド・パッドは、第1のボンド・パッドとの間の導電性バンプによって第1のボンド・パッドに接続される。
【0018】
一部の実施例では、第1のダイの能動電子構成要素は、第1の高周波(RF:radio frequency)増幅器回路を規定することができる。隣接するダイは、第2のRF増幅器回路を規定する能動電子構成要素を含む第2の能動ダイであってもよい。第1及び第2の電力増幅器回路は、受動デバイスによって多段増幅器構成で接続されてもよい。
【0019】
一部の実施例では、受動デバイスは、少なくとも1つのインダクタを含む集積受動デバイス(IPD)であってもよい。
【0020】
一部の実施例では、IPDは、能動電子構成要素を含まなくてもよい。
【0021】
一部の実施例では、IPDは、その導電性要素間に絶縁材料を含み、内部に集積された少なくとも1つのコンデンサを規定することができる。
【0022】
一部の実施例では、隣接するダイは、1つ又は複数のコンデンサと、基板と反対側の隣接するダイの表面上にある少なくとも1つのコンデンサ・ボンド・パッドと、を含むコンデンサ・ダイであってもよい。少なくとも1つの集積相互接続構造のコンタクト・パッドは、第1のコンタクト・パッドであってもよく、少なくとも1つの集積相互接続構造は、少なくとも1つのコンデンサ・ボンド・パッド上にある少なくとも1つの第2のコンタクト・パッドをさらに含んでもよい。
【0023】
一部の実施例では、少なくとも1つのパッケージ・リードは、ゲート・リードであってもよく、第1のボンド・パッドは、ゲート・パッドであってもよい。隣接するダイは、第1のダイとゲート・リードとの間にあってもよく、インピーダンス整合ネットワークは、回路の入力インピーダンス整合ネットワークであってもよい。
【0024】
一部の実施例では、少なくとも1つのパッケージ・リードは、ドレイン・リードであってもよく、第1のボンド・パッドは、ドレイン・パッドであってもよい。隣接するダイは、第1のダイとドレイン・リードとの間にあってもよく、インピーダンス整合ネットワークは、回路の出力インピーダンス整合ネットワークであってもよい。
【0025】
一部の実施例では、能動電子構成要素は、パワー・トランジスタ・デバイスであってもよい。第1のダイは、III族窒化物及び/又は炭化ケイ素を含んでもよい。
【0026】
本開示の一部の実施例によると、高周波(RF)電力増幅器デバイス・パッケージは、基板と、底面上のソース・パッドにおいて基板に取り付けられた複数のトランジスタ・セル、及び基板と反対側のダイの頂面上のゲート・パッド又はドレイン・パッドを含む第1のダイと、第1のダイのゲート・パッド又はドレイン・パッドと外部デバイスとの間で電気信号を伝導するように構成されたパッケージ・リードと、基板と反対側の第1のダイ上の集積相互接続構造と、を含む。集積相互接続構造は、ゲート・パッド又はドレイン・パッド上の第1のコンタクト・パッドと、基板に取り付けられ及び/又はパッケージ・リードのうちの1つに結合された隣接するダイ上の少なくとも1つの第2のコンタクト・パッドと、を含む。
【0027】
一部の実施例では、集積相互接続構造は、第1のダイのゲート・パッド又はドレイン・パッドから、隣接するダイ及び/又はパッケージ・リードのうちの1つに電気的接続を提供することができる。電気的接続は、ワイヤ・ボンドを含まなくてもよい。
【0028】
一部の実施例では、集積相互接続構造は、再配線層上の導電性配線パターン又は1つ若しくは複数の受動電子構成要素を含む受動デバイスであってもよい。
【0029】
一部の実施例では、集積相互接続構造は、第1のダイのトランジスタによって規定される回路のためのインピーダンス整合ネットワークの少なくとも一部を含むか、又は提供することができる。
【0030】
一部の実施例では、集積相互接続構造の第1のコンタクト・パッドは、第1のダイの頂面に面する受動デバイスの表面上の、1つ又は複数の受動電子構成要素に電気的に接続されたボンド・パッドであってもよい。ボンド・パッドは、ゲート・パッド又はドレイン・パッドとの間の導電性バンプによって、ゲート・パッド又はドレイン・パッドに接続されてもよい。
【0031】
一部の実施例では、隣接するダイは、基板と反対側のダイの表面上の少なくとも1つのボンド・パッドを含むことができる。集積相互接続構造の少なくとも1つの第2のコンタクト・パッドは、この少なくとも1つのボンド・パッド上にあってもよい。隣接するダイは、1つ若しくは複数のコンデンサを含むコンデンサ・ダイであってもよく、又はRF増幅器回路の段を規定する複数のトランジスタ・セルを含む第2のダイであってもよい。
【0032】
一部の実施例による他のデバイス、装置、及び/又は方法は、以下の図面及び詳細な説明を検討すると当業者には明らかになるであろう。上記の実施例のいずれか及びすべての組合せに加えて、すべてのそのような追加の実施例は、本明細書内に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護されることが意図されている。
【図面の簡単な説明】
【0033】
図1A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図1B】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図1C】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図1D図1A図1B、及び図1Cの実施例の等価回路図である。
図2A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図2B】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図2C図2A及び図2Bの実施例の等価回路図である。
図3A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図3B図3Aの実施例の等価回路図である。
図4A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図4B図4Aの実施例の等価回路図である。
図5A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図5B図5Aの実施例の等価回路図である。
図5C】本開示の一部の実施例による、図5Aの実施例のパッケージ・フットプリントを示す底面図である。
図5D】本開示の一部の実施例による、図5Cの実施例のパッケージ・フットプリントを示す上面図である。
図6A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図6B】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図6C図6A及び図6Bの実施例の等価回路図である。
図7A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。
図7B図7Aの実施例の等価回路図である。
図8A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージのサブ構成要素の一例を示す断面図である。
図8B図8Aの実施例の等価回路図である。
図9A】本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージのサブ構成要素の一例を示す断面図である。
図9B図9Aの実施例の等価回路図である。
図10A】本開示の一部の実施例による高QのIPDの一例を示す平面図である。
図10B】本開示の一部の実施例による高QのIPDの一例を示す斜視図である。
図11】本開示のさらなる実施例による積層トポロジ構造を含む熱強化集積回路デバイス・パッケージの一例を示す断面図である。
図12】本開示のさらなる実施例による積層トポロジ構造を含む熱強化集積回路デバイス・パッケージの一例を示す断面図である。
図13図1Aの頂部側メータライゼーション構造の一部を通って取られた断面図である。
【発明を実施するための形態】
【0034】
本開示の一部の実施例は、集積回路デバイス・パッケージに含まれる様々な構成要素のパラメータの組立及び最適化における難しさに起因する場合がある。例えば、ダイ又はIPD(本明細書では一般に受動デバイス又は受動RFデバイスと呼ばれる)に含まれる一部の受動電子構成要素(例えば、インダクタ又はコンデンサ)の性能は、接地面への近接性に基づいて影響を受けることがある。特に、インダクタ・コイルの品質係数Qは、インダクタ・コイルの巻線と接地接続されたフランジ(又は他の接地された構造)との間の距離が短くなるとともに低下する可能性がある。しかしながら、ダイは、典型的には、外部ダイ又はデバイスへの(典型的にはボンド・ワイヤによる)電気的接続のための導電性コンタクト要素(本明細書ではコンタクト・パッド、ボンド・パッド、又はパッドとも呼ばれる)を提供する1つの表面のみを有する平面構造であるため、受動構成要素と接地面との間の距離を増加させると、能動トランジスタ・ダイ(本明細書ではトランジスタ・ダイ又は能動ダイとも呼ばれる)に含まれる1つ又は複数の能動電子構成要素(例えば、トランジスタ・セルを含むパワー・トランジスタ・デバイスなどのトランジスタ)との接続長が増加する可能性がある。接続長が増加すると、特に、より高い周波数において、受動構成要素によって提供されるインピーダンス整合ネットワークの有効性が低下する又は無効になることがある。シャント・インダクタ(「シャントL」)トポロジを使用する出力事前整合ネットワークは、長いシャントLボンド・ワイヤによって必要以上のインダクタンスが導入され、(例えば、GaNではドレイン-ソース間容量(Cds)/ワットが低くなることに部分的に起因して)約50~70fF/ワットでインピーダンス整合の品質が低下する可能性があり、これは、同様に、損失の増加及び性能の低下につながる可能性があるため、(例えば、GaNダイ製品については)困難である場合がある。入力(例えば、ゲート)ボンド・ワイヤと出力(例えば、ドレイン)ボンド・ワイヤとの間の結合も、利得損失及び不安定性につながる可能性がある。
【0035】
入力及び出力事前整合を実装するためにワイヤ・ボンド・ループを使用することがある一部の従来のRFパワー・デバイスとは対照的に、本開示の実施例は、高電力用途向けのパッケージングされたRF電力製品を提供し、構成要素間(例えば、1つ若しくは複数の能動トランジスタ・ダイのボンド・パッド間、及び/又は能動トランジスタ・ダイのボンド・パッドとパッケージのゲート・リード及び/又はドレイン・リードとの間などの回路レベルの構成要素間)の接続は、本明細書では一般に集積相互接続構造と呼ばれる、ワイヤ・ボンドを使用せずに、半導体チップ若しくはダイ(例えば、1つ若しくは複数の受動デバイス)などの層又は基板上に導電性構成要素を含む1つ若しくは複数の構造によって実装される。
【0036】
集積相互接続構造若しくはデバイス(又は「集積相互接続」)とは、一般に、層若しくは基板上に抵抗器(伝送線路を含む)、ビア、インダクタ、及び/又はコンデンサなどの集積回路を含む構造、例えば、関連する寄生誘導及び製造問題を低減及び/又は回避するためにボンド・ワイヤの代わりに使用することができる集積トレース、ビア、及び/又は回路を有する誘電体ベースの構造を指すことがある。集積相互接続は、本明細書に記載される一部の実施例では、受動デバイス(シリコン、アルミナ、若しくはガラスなどの薄膜基板を有するIPDを含む)及び/又は導電性配線構造(再配線層(RDL:redistribution layer)積層構造若しくは他の基板上の導電性ワイヤを含む)として実装されてもよい。上述したように、IPDは、インダクタ及び/又は他の受動電気構成要素を含み、薄膜及び/又はフォトリソグラフィ処理などの標準的な半導体処理技術を使用して製造することができる。IPDは、フリップチップ実装可能又はワイヤ・ボンディング可能な構成要素とすることができ、シリコン、アルミナ、又はガラスなどの薄膜基板を含むことができる。RDL構造とは、導電層パターン及び/又は導電性ビアを有する基板若しくは積層体を指す。RDL構造は、半導体処理技術を使用して、ベース材料上に導電層と絶縁層、及び/又はパターンを堆積させ、RDL構造を通して信号を伝達するためのビア及び銅配線パターンを構造内に形成することによって製造することができる。
【0037】
集積相互接続は、本明細書に記載されるように、トランジスタ・ダイの入力、出力、及び/又は段間の接続を提供するために、並びにトランジスタ・ダイの動作に有用及び/又は必要な場合がある回路を提供するために使用することができる。例えば、集積相互接続は、能動トランジスタ・ダイとの間、及び/又はパッケージ・リードに接続された外部デバイスとの間のインピーダンス不整合を低減するように構成されたインピーダンスを提供することができる。特定の例では、能動トランジスタ・ダイのための入力及び/又は出力事前整合ネットワーク回路は、IPDなどの集積相互接続によって実装することができ、ワイヤ・ボンディングを最小限に抑えるか、又は全くなくすことができる。一部の実施例では、1つ又は複数のトランジスタ・ダイのそれぞれのコンタクトに面するそれぞれのコンタクトを含むフリップチップIPDは、例えば、多段増幅器の実装において、複数のトランジスタ・ダイを相互接続するために使用することができる。すなわち、一部の実施例では、集積相互接続は、相互接続機能とインピーダンス整合/高調波終端機能の両方を提供することができ、その結果、パッケージ内のワイヤ・ボンドの使用を低減又は排除することができる。本明細書に記載されるIPDは、一部の実施例では、能動構成要素を含まなくてもよい。
【0038】
一部の実施例では、能動ダイのためのインピーダンス整合ネットワークを提供するIPD(本明細書では事前整合IPDとも呼ばれる)は、トランジスタ・ダイのゲート・パッド及び/又はドレイン・パッド、並びに/或いはコンデンサ・チップの上に直接配置又は積層されるため、相互接続関連の損失が低減又は最小限に抑えられる。受動構成要素と、デバイス・パッケージ・ダイ・パッドの接地接続フランジ又はパッケージのフランジなどの取付け面との間の高さが増大又は距離が増加すると(例えば、厚さ100μmの能動トランジスタ・ダイの上の積層配置によってもたらされる)、接地への容量結合が低減され、したがって受動構成要素の品質係数Q(を場合によっては増大させ)に対する悪影響が低減又は最小限に抑えられ(損失が最小限に抑えられ)、より良好なRF性能につながる可能性がある。また、集積相互接続(例えば、事前整合IPD)の薄い低プロファイルの導電性トレースは、出力ワイヤ又はトレースとの結合を低くすることができる。
【0039】
受動デバイス内に、及び/又は受動デバイスの真下のパッケージの取付け面上に(例えば、特定用途向けの)追加の受動構成要素を含めることができる。例えば、一部の実施例では、入力事前整合IPDと取付け面との間に、事前整合及び/又は高調波終端のためのコンデンサ(例えば、MOSコンデンサ)を配置することができる。同様に、ビデオ帯域幅(VBW:video bandwidth)を改善するために、出力事前整合IPDと取付け面との間に高密度出力コンデンサを配置することができ、高密度VBWコンデンサの収容に使用するための広い領域を提供することができる。一部の実施例では、受動デバイスは、金属-絶縁体-金属(MIM:metal-insulator-metal)コンデンサなど、内部に集積されたコンデンサを含むことができる。
【0040】
したがって、本開示の実施例は、積層チップ・トポロジを使用して、利得損失及び不安定性につながり得るゲート・ボンド・ワイヤとドレイン・ボンド・ワイヤとの間の結合の問題を大幅に低減することができる。一部の実施例では、ゲート・ボンド・ワイヤ及び/又はドレイン・ボンド・ワイヤを排除又は低減することができ、集積相互接続(例えば、入力及び/又は出力IPD)の低プロファイル導電性トレースにより、ゲート・ボンド・ワイヤとドレイン・ボンド・ワイヤとの間の結合がほとんどなくなり、及び/又は出力ワイヤ若しくはトレースへの結合を低くすることができる。また、シャントL及び直列接続インダクタンスを高QのフリップチップIPDに実装することによって、必要とされるインダクタンスを、より小さな面積で、且つ管理可能な損失で達成することができる。
【0041】
本開示の実施例は、5G及び基地局用途向けのRF電力製品、並びにレーダ及び/又はモノリシック・マイクロ波集積回路(「MMIC:monolithic microwave integrated circuit」)タイプの用途で使用することができる。例えば、III族窒化物ベースのRF増幅器は、1つ又は複数のトランジスタ・ダイが、それらの関連付けられたインピーダンス整合回路及び高調波終端回路とともに、単一の集積回路ダイに実装されたMMICデバイスとして実装することができる。
【0042】
図1Aは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図1Aに示すように、本開示の一部の実施例は、パッケージ基板101a上に組み立てられた能動ダイ105及び集積相互接続(受動デバイス110i、110o、一括して110として示される)を含むRFパワー・デバイス・パッケージ100aを提供する。図1Aの例では、基板101aは、再配線層(RDL)積層構造である。RDL101aは、半導体処理技術を使用して製造された導電層を含むことができる。しかしながら、基板101aはそのように限定されず、例えば、基板101aは、プリント回路板(例えば、金属トレースを有する多層プリント回路板)、導電性ビア及び/又は導電性パッドを含むセラミック基板、或いは能動ダイ105のための任意の他の適切な実装面であってもよいことが理解されるであろう。RDL101aの底面又は底部側は、RDL101aの取付け面101s上の構成要素と外部回路板などの外部デバイス(図示せず)との間で電気信号を伝導するパッケージ・リード(特に、ゲート・リード102g、ドレイン・リード102d、及びソース・リード102s、一括してパッケージ・リード102)を含む。取付け面101sは、1つ又は複数の導電性ダイ・パッドを含んでもよく、これらは、一部の実施例では、パッケージ100の構成要素のための電気的接地を提供することができる。RDL101aは、リード102から受動電子構成要素(1つ又は複数のMOSコンデンサ104若しくは高密度コンデンサ106を含むコンデンサ・チップなど)、並びに能動トランジスタ・ダイ105の能動電子構成要素(トランジスタなど)に信号を伝達するためのビア及び多層銅配線を含む。例えば、能動ダイ105は、例えば、RF電力増幅器を規定するパワー・トランジスタ・デバイスを含んでもよい。一部の実施例では、能動ダイ105は、ディスクリート多段、MMIC、及び/又は多経路(例えば、ドハティ)トランジスタ・デバイスを含んでもよい。
【0043】
本明細書に記載される能動トランジスタ・ダイは、シリコンで、又は炭化ケイ素(「SiC」)及びIII族窒化物材料などのワイド・バンドギャップ半導体材料を使用して実装されてもよい。特定の実施例では、能動ダイは、窒化ガリウム(GaN)などのIII族窒化物ベース、及び/又は炭化ケイ素(SiC)ベースであってもよく、半導体層構造の上部に並列に接続された単位セル・トランジスタを含む。「半導体層構造」という用語は、半導体基板及び/又は半導体エピタキシャル層などの1つ若しくは複数の半導体層を含む構造を指すことがある。図示する実施例では、能動トランジスタ・ダイは、上面上のゲート・パッド及び/又はドレイン・パッドと、取付け面に隣接する半導体層構造の下面上のソース・パッドとを含む。しかしながら、このダイ構成は、本明細書では単に例として示されおり、本明細書に記載される実施例及び/又はトポロジは、具体的に示されたもの以外のダイ構成とともに使用され得ることが理解されるであろう。
【0044】
RF増幅器は、多くの場合、高電力及び/又は高周波用途で使用されるため、動作中にトランジスタ・ダイ内で高レベルの熱が生成されることがある。トランジスタ・ダイが熱くなりすぎると、RF増幅器の性能(例えば、出力電力、効率、線形性、利得など)が劣化することがあり、及び/又はトランジスタ・ダイが損傷することがある。そのため、RF増幅器は、典型的には、熱除去のために最適化又はその他の方法で構成されることがあるパッケージに取り付けられる。図1Aの例では、ソース・リード102sは、熱伝導性(例えば、ヒートシンク)を提供する導電性構造103(埋め込まれた導電性スラグ又はビアとして示されている)を含み、又はそれに取り付けられている。特に、トランジスタ・ダイ105の下のRDL101aのセクションは、トランジスタ・ダイ105のトランジスタからの熱を伝達するための銅ビアの高密度導電性アレイ103で充填(例えば、約85%を超えて充填、完全に充填、又はほぼ完全に充填)されていてもよい。導電性構造103は、埋め込みパッケージング・プロセスにおいて、例えば埋め込み銅スラグ又はコインで充填されてもよい。トランジスタ・ダイ105及びコンデンサ・チップ104、106は、共晶材料、プレコート(例えば、AuSnプレコート)、プリフォーム、焼結(例えば、Ag焼結)などのダイ取付け材料107及び技術を用いてRDL101aの取付け面101sに取り付けられる。
【0045】
さらに図1Aを参照すると、能動トランジスタ・ダイ105(特に、トランジスタ・ダイ105の頂部側又は表面のコンタクト若しくはボンド・パッド105p)とパッケージ・リード102との間の1つ又は複数の接続は、ワイヤ・ボンドを間に含まずに、それぞれの集積相互接続、本例では、IPD110i及び110oによって実装される受動デバイスによって実装されている。受動デバイス110によって提供される接続は、能動ダイ105の底部側又は底面が取り付けられている取付け面101s又は基板101a(にあるのではなく)と反対側にある。より詳細には、基板101と反対側のトランジスタ・ダイ105の表面上のボンド・パッド105pは、トランジスタ・ダイ105に面するIPD110の表面上のボンド・パッド110pに接続され、IPDのボンド・パッド110pは、パッケージ・リード102に接続されている。上述のように、受動デバイス110は、半導体又は他の基板上に抵抗器/伝送線路、インダクタ、及び/又はコンデンサなどの受動電子構成要素を含むことができる。
【0046】
図1Aでは、受動デバイス110の構成要素は、能動ダイ105のトランジスタによって規定される回路(例えば、RF増幅器回路)のための入力110i及び出力110oインピーダンス整合ネットワークを提供するように構成され、高QのIPDとして示されているが、本明細書に記載される受動デバイスはそれに限定されない。入力インピーダンス整合回路は、RFパワー・デバイス・パッケージ100aに入力されるRF信号の基本波成分のインピーダンスを能動ダイ105の入力のインピーダンスに整合させることができ、出力インピーダンス整合回路は、RFパワー・デバイス・パッケージ100aから出力されるRF信号の基本波成分のインピーダンスを能動ダイ105の出力に接続された回路のインピーダンスに整合させることができ、入力及び/又は出力高調波終端回路は、能動ダイ105の入力及び/又は出力に存在し得る基本波RF信号の高調波を接地に短絡させるように構成されている。
【0047】
図1Aの例では、入力及び出力事前整合ネットワークのための高QのIPD110は、IPD110の表面にそれぞれのボンド・パッド110pを含むフリップチップ・デバイスである。したがって、IPD110は、IPD110の表面のボンド・パッド110pが、IPD110の表面に面するトランジスタ・ダイ105及びコンデンサ・チップ104、106の表面のボンド・パッド105p及び104p、106pとそれぞれ位置合わせされるように、トランジスタ・ダイ105及びコンデンサ・チップ104、106の上に「フリップチップ」される。IPD110は、ボンド・パッド110pをボンド・パッド105p及び104p、106pに接続するための導電性バンプ111(例えば、一部の実施例では、IPD110に予め取り付けられた導電性エポキシ・パターン又ははんだバンプ)を含むことができる。コンデンサ・チップ104、106及びトランジスタ・ダイ105の頂面は、(ダイ若しくはコンデンサ・チップの)ウエハを研削することによって、及び/又は異なる厚さのプリフォーム107を使用して素子104、105、及び106の高さを揃えることによって、同じ高さに揃えることができる。したがって、パッケージ100aは、取付け面101s(接地への電気的接続を提供することができる)に取り付けられた素子104、105、及び106を有する積層構造を基板101aと素子110との間に含む。素子110は、基板101aと反対側の、素子104、105、及び106とリード102との間の電気的接続を提供し、素子104、105、及び106とリード102との間に延びるそれぞれのボンド・ワイヤは存在しない。
【0048】
RDL101aに取り付けられた銅シム112は、IPD110からRDL101aに、そしてパッケージ100aのゲート・リード102g及びドレイン・リード102dに信号をルーティングするために使用することができる。一部の実施例では、ビア(例えば、シリコン貫通ビア(TSV:through silicon via))を含む追加のIPDを銅シム112の代わりに使用して、IPD110をゲート・リード102g及びドレイン・リード102dに接続することができる。
【0049】
パッケージング材料(プラスチック・オーバ・モールド(OMP:over mold)113として示される)は、本明細書では一般に外部デバイスと呼ばれる、パッケージ100aの外部にある回路又はデバイスに接続するためのリード102へのアクセスを提供すると同時に、ダイ105、110を封入又はその他の方法で保護する。オーバモールド113は、ダイ105、110を実質的に取り囲むことができ、プラスチック又はプラスチック・ポリマ化合物で形成され、それによって外部環境からの保護を提供することができる。オーバモールド・タイプのパッケージの利点には、パッケージの全体的な高さ又は厚さの低減、並びにリード102の配置及び/又は間隔に関する設計の柔軟性が含まれる。一部の実施例では、本明細書に記載されるオーバモールド・タイプのパッケージは、約400マイクロメートル(μm)~約700μmの高さ又はOMP厚さを有することができる。他の実施例では、ダイ105、110は、ダイ105、110を取り囲むキャビティを画定し、約1400マイクロメートル(μm)~約1700μmの高さ又は厚さを有してもよいセラミック材料を含む開放キャビティ・パッケージ(例えば、熱強化パッケージ(thermally enhanced package)(TEPAC又はT3PAC))内に含まれてもよい。
【0050】
図1Bは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの別の例を示す断面図である。図1Bに示すように、RFパワー・デバイス・パッケージ100bは、基板101b上に組み立てられた能動デバイス105及び受動デバイス110を含む。パッケージ100bは、図1Aに示す実施例と同様の構成要素及び接続を含むが、基板101bは、取付け面101sと、ソース・リード102sと、トランジスタ・ダイ105のトランジスタからの熱を伝達するための熱伝導性(例えば、ヒートシンク)とを提供する導電性構造103(例えば、銅スラグ)である。また、図1Aと比較すると、受動デバイス110のボンド・パッド110pは、銅シム112(又はTSVを有するIPD)の代わりに、集積相互接続(例えば、RDLに銅配線層を含む導電性配線構造114として示される)によってパッケージ・リード102に接続されている。代替として、一部の実施例では、受動デバイス110のボンド・パッド110pは、導電性配線構造114を間に含まずに、(例えば、それぞれのはんだバンプ111によって)パッケージ・リード102に直接接続されてもよい。図1Bの実施例は、図1Aの積層体ベースの実施例と比較して、リードフレーム・ベースとして説明されることがある。
【0051】
図1Cは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの別の例を示す断面図である。図1Cに示すように、RFパワー・デバイス・パッケージ100cは、図1Aの実施例と同様であるが、銅シム112(又はTSVを有するIPD)の代わりに、パッケージ100cは、ゲート・リード102gと反対側の及び/又はドレイン・リード102dと反対側の、第1のRDL層101aの上に取り付けられた第2のRDL層101cを含む。第2のRDL層101cの高さ又は厚さは、入力側ではトランジスタ・ダイ105及びMOSコンデンサ・チップ104のバンプ・パッド105p、104pと整列するか又は同一平面上にあり、同様に、出力側ではトランジスタ・ダイ105及びVBWコンデンサ・チップ106のバンプ・パッド105p、106pと整列するか又は同一平面上にあるコンタクト面を提供するように選択又は構成されている。したがって、入力110i及び出力110oフリップチップIPDは、第2のRDL層101bによって提供される実質的に同一平面上に配置され、トランジスタ・ダイ105のゲート・パッド及びドレイン・パッド105pを、ゲート・リード102g及びドレイン・リード102d(並びに/又はMOSコンデンサ104及びVBWコンデンサ106)と相互接続することができる。図示されていないが、異なる高さ又は厚さの構成要素のコンタクト・パッド間の所望のクリアランス又はアライメントを提供するために、追加の第2のRDL層101c及び/又は他の中間基板が取付け面101sと受動デバイス110との間に設けられてもよい。
【0052】
図1Dは、図1A図1B、及び図1Cの実施例の等価回路図である。入力事前整合ネットワークは、高QのIPD110i及び入力コンデンサ104によって実装され、基本波周波数f0におけるL-C整合回路(例えば、ローパスL-C)、並びに高調波周波数(例えば、2f0)の最適な終端のためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。出力事前整合ネットワークは、出力コンデンサ106及び高QのIPD110oによって実装され、基本波周波数f0を事前整合するためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。入力110i及び出力110o IPDのそれぞれにおける直列伝送線路110rは、トランジスタ・ダイ105からゲート・リード・102g又はドレイン・リード102dへの適切なインピーダンス変換を行うように選択することができる。直列伝送線路(例えば、導電性構造110rによって提供されるような)は、基板伝送線路整合ネットワークの延長として扱うことができ、電気的幅は、インピーダンス整合のための所望の特性インピーダンスを達成するように選択又は構成することができる。
【0053】
図2A及び図2Bは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの例を示す断面図である。図2A及び図2Bに示すように、RFパワー・デバイス・パッケージ200a及び200bはそれぞれ、パッケージ基板201上に組み立てられた能動ダイ105及び集積相互接続(IPD又は他の受動デバイス110iとして示される)を含む。パッケージ200a及び200bは、図1Bに示す実施例と同様の構成要素及び接続を含み、基板201は、取付け面201sと、ソース・リード102sと、トランジスタ・ダイ105のトランジスタからの熱を伝達するための熱伝導性(例えば、ヒートシンク)とを提供する導電性構造103(例えば、銅スラグ)として実装されている。図2A及び図2Bの実施例では、受動デバイス110は、パッケージ200a、200bの入力側でのみ使用されている。例えば、ダイ周辺部が小さく(例えば、約16mm未満の総ゲート幅)及び/又は動作周波数が低い(例えば、約2.4GHz未満の)実施態様では、トランジスタ・ダイ105の出力インピーダンスは、RF回路板と50オームに整合するのに十分に高い場合があり、その結果、パッケージ内の出力事前整合ネットワークが必要でない場合がある。このような実施態様では入力事前整合ネットワークのみが必要な場合があるため、トランジスタ・ダイ105の入力は、事前整合ネットワークを規定するIPD110i及びMOSコンデンサ104によってゲート・リード102gに電気的に接続される。
【0054】
より詳細には、トランジスタ・ダイ105及びMOSコンデンサ・チップ104の頂面のボンド・パッド105p及び104pは、ワイヤ・ボンドを間に含まずに、それぞれのはんだバンプ111によってIPD110iの対向面のボンド・パッド110pに接続されている。IPD110iのボンド・パッド110pは、導電性配線構造114、例えば、RDLの銅配線層によってゲート・リード102gに接続されている。代替として、受動デバイス110iのボンド・パッド110pは、導電性配線構造114を間に含まずに、ゲート・リード102gに直接接続することができる。トランジスタ・ダイ105の出力は、導電性配線構造(図2AではRDL214の銅配線層として、又は図2Bではワイヤ・ボンド14として示される)によってドレイン・リード102dに直接接続されている。
【0055】
図2Cは、図2A及び図2Bの実施例を表す等価回路図である。図1A及び図1Bの実施例における入力側と同様に、入力事前整合ネットワークは、高QのIPD110i及び入力コンデンサ104によって実装され、基本波周波数f0におけるL-C整合回路(例えば、ローパスL-C)、並びに1つ又は複数の高調波周波数(例えば、2f0)の最適な終端のためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。入力110i IPDにおける直列伝送線路110rは、トランジスタ・ダイ105からゲート・リード102gへの適切なインピーダンス変換を行うように選択することができる。伝送線路110rの電気的幅も、インピーダンス整合のための所望の特性インピーダンスを達成するように構成されてもよい。
【0056】
図3Aは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図3Aに示すように、RFパワー・デバイス・パッケージ300は、パッケージ基板301上に組み立てられた能動ダイ105及び集積相互接続(IPD又は他の受動デバイス110oとして示される)を含む。図1Bの実施例と同様に、基板301は、取付け面301sと、ソース・リード102sと、トランジスタ・ダイ105のトランジスタからの熱を伝達するための熱伝導性(例えば、ヒートシンク)とを提供する導電性構造103(例えば、銅スラグ)である。図3Aの実施例では、能動ダイ105及びコンデンサ・チップ106への電気的接続を提供する受動デバイス110oは、パッケージ300の出力側にのみ設けられている。より詳細には、トランジスタ・ダイ105及び高密度コンデンサ・チップ106のボンド・パッド105p及び106pは、ワイヤ・ボンドを間に含まずに、それぞれの導電性バンプ111によってIPD110oのボンド・パッド110pに接続されている。IPD110oのボンド・パッド110pは、導電性配線構造114、例えば、RDLの銅配線層によってドレイン・リード102dに接続されている。代替として、受動デバイス110oのボンド・パッド110pは、導電性配線構造114を間に含まずに、ドレイン・リード102dに直接接続することができる。
【0057】
さらに図3Aを参照すると、ゲート・リード102gと、コンデンサ・チップ104と、トランジスタ・ダイ105の入力との間の接続は、銅(又は他の導電性)配線層と、例として導電性ビア若しくはポスト314vとして示されるコンタクト・パッドとを含むRDLとして示される導電性配線構造314の形態の集積相互接続によって実装される。より詳細には、図3Aの例では、入力事前整合ネットワーク及び高調波終端のためのインダクタンスは、RDL314の銅トレース及びビアにおいて直接実装され、入力IPD110iは、省略されている。インピーダンス整合のためのインダクタンスは、導電性配線構造314において、例えば、銅配線又はコイル・トレーシングの細いストリップを使用して達成することができ、導電性ビア314vを使用して、トランジスタ・ダイ105及び入力コンデンサ・チップ104のボンド・パッド105p及び104pに接続することができる。例えば、一部の実施例では、最新の埋め込みパッケージング組立技術を使用して、細い銅トレース(例えば、幅約10ミクロン)及びビアを堆積させて、RDL314に必要な又は所望のインダクタンスを一括して提供することができる。しかしながら、RDL314のトレース並びに/或いはビアのトレース幅及び/又は間隔の公差は、IPD110と比較して制御性が低い可能性がある。
【0058】
図3Bは、図3Aの実施例を表す等価回路図である。図1A及び図1Bの実施例における出力側と同様に、出力事前整合ネットワークは、出力コンデンサ106及び高QのIPD110oによって実装され、基本波周波数f0を事前整合するためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。出力IPD110oの直列伝送線路110rは、トランジスタ・ダイ105からドレイン102dリードへの適切なインピーダンス変換を行うように選択することができる。入力事前整合ネットワークは、導電性配線構造314及び入力コンデンサ104によって実装され、基本波周波数f0におけるL-C整合回路(例えば、ローパスL-C)、並びに1つ又は複数の高調波周波数(例えば、2f0)の最適な終端のためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。導電性配線構造314に実装される直列伝送線路310rは、同様に、トランジスタ・ダイ105からゲート・リード102gへの適切なインピーダンス変換を行うように選択することができる。
【0059】
図4Aは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図4Aに示すように、RFパワー・デバイス・パッケージ400は、基板301上に組み立てられた能動ダイ105及び集積相互接続(IPD又は他の受動デバイス110ocとして示される)を含む。図3Aの実施例と同様に、基板301は、取付け面301sと、ソース・リード102sと、熱伝導性とを提供する導電性構造103(例えば、銅スラグ)である。ゲート・リード102gと、コンデンサ・チップ104と、トランジスタ・ダイ105の入力との間の接続は、導電性配線構造314によって実装され、入力事前整合ネットワーク及び高調波終端のためのインダクタンスは、配線構造314の導電性トレース及びビアにおいて直接実装される。能動ダイ105への電気的接続を提供する受動デバイス110ocは、パッケージ500の出力側にのみ設けられている。
【0060】
図4Aでは、出力コンデンサ・チップ106(例えば、ビデオ帯域幅のために使用され得る高密度コンデンサ)は、出力IPD110ocの下に位置せず、むしろ、出力コンデンサは、例えば、金属-絶縁体-金属(MIM)コンデンサCとして、フリップチップ出力IPD110ocに集積されている。MIMコンデンサCは、一部の実施例では、IPD110ocの導電性要素のうちの1つとボンド・パッド110pのうちの1つ又は複数との間に絶縁材料を設けることによって形成されてもよい。少なくとも1つの導電性ビア又はポスト410vを使用して、集積されたコンデンサの一端を、例えば導電性構造103によって提供されるようなパッケージ接地に接続する。一部の実施例では、導電性ビア410vは、RDLの銅ビアによって実装されてもよい。図4Aに示す受動デバイス110ocへのコンデンサの集積は、本明細書に記載される実施例のいずれにおいても使用することができ、フリップチップIPDプロセスが、典型的には、フリップチップIPDの下に配置されることがあるMOSコンデンサよりも損失が少ない高抵抗シリコン基板を用いて行われるため、より高いQ(より低い損失)の出力事前整合を生成することができる。高密度ビデオ帯域幅(VBW)コンデンサは、依然として、パッケージ400内の異なる位置から出力事前整合IPD110ocに接続することができる。
【0061】
図4Bは、図4Aの実施例を表す等価回路図である。出力事前整合ネットワークは、高QのIPD110oc及び集積された出力コンデンサ(例えば、MIMコンデンサCによって実装される)によって実装され、基本波周波数f0を事前整合するためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。IPD110ocによって提供される集積された出力コンデンサCは、導電性ビア410v(これ自体、ある程度の抵抗及びインダクタンスを提供する場合がある)によってパッケージ接地に接続されている。出力IPD110ocの直列伝送線路110rは、トランジスタ・ダイ105からドレイン102dリードへの適切なインピーダンス変換を行うように選択することができる。入力事前整合ネットワークは、導電性配線構造314及び入力コンデンサ104によって実装され、基本波周波数f0におけるL-C整合回路(例えば、ローパスL-C)、並びにシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供し、直列伝送線路310rは、同様に、トランジスタ・ダイ105からゲート・リード102gへの適切なインピーダンス変換を行うように選択することができる。
【0062】
図5Aは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図5Aに示すように、RFパワー・デバイス・パッケージ500は、本明細書に記載される一部の他の実施例と同様に、取付け面501sと、ソース・リード102sと、熱伝導性とを提供する導電性構造103(例えば、銅スラグ)として実装されるパッケージ基板501上に組み立てられた能動ダイ105及び集積相互接続(IPD又は他の受動デバイス110ocとして示される)を含む。同様に、ゲート・リード102gと、コンデンサ・チップ104と、トランジスタ・ダイ105の入力との間の接続は、導電性配線構造314によって実装され、入力事前整合ネットワーク及び高調波終端のためのインダクタンスは、配線構造314の導電性トレース及びビアにおいて直接実装されている。また、図4Aの実施例と同様に、能動ダイ105への電気的接続を提供する受動デバイスは、パッケージ500の出力側にのみ設けられ、内部に集積された出力コンデンサを含むフリップチップIPD110ocによって実装され、少なくとも1つの導電性ビア410v(例えば、RDLの銅ビア)は集積されたコンデンサをパッケージ接地に接続する。
【0063】
図5Aの実施例では、トランジスタ・ダイ105のドレイン・パッド105pからパッケージ・ドレイン・リード102dへの直列接続は、本例では、パッケージ・ドレイン・リード102dをソース/熱リード102sに隣接して、ソース/熱リード102sと出力コンデンサ用の接地ノードGとの間に配置することによって、(図4Aの実施例と比較して)短縮されている。したがって、図5Aの実施例は、トランジスタ・ダイ105のドレイン・パッド105pとパッケージ・ドレイン・リード102dとの間のインダクタンスを非常に低い値に低減することができるという点で有利である可能性があり、これは、例えば3GHzの動作周波数を上回る高周波動作での性能に有用及び/又は重要である可能性がある。
【0064】
図5Bは、図5Aの実施例を表す等価回路図であり、導電性配線構造314及び入力コンデンサ104によって提供される入力事前整合ネットワークに関しては図4Bの等価回路と同様であってもよい。出力事前整合ネットワークは、フリップチップIPD110ocによって実装され、このフリップチップIPD110ocは、出力コンデンサCが内部に集積された、導電性ビア410vによって接地リードGに接続されたシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。
【0065】
図5A及び図5Bに示すように、ドレイン・リード102dは、導電性構造103と出力接地リードGとの間でパッケージ500から出ているため、本明細書に記載される実施例は、このトポロジをサポートするためのパッケージ・フットプリント500f及びPCB回路設計515i、515oを提供する。図5Cは、図5Aの実施例のパッケージ・フットプリント500fを示す平面図である。図5Cに示すように、出力IPD110ocに集積された出力コンデンサCへの接地接続は、ドレイン・リード102dを間に挟んで、ソース/熱リード102sと反対側の複数の(3つとして示される)より小さい接地リードGによって実装されている。出力接地リードGは、図5Dに示すようなRF回路板などの外部回路板515内の、及び外部回路板515への対応する接地ビア515vと位置合わせすることができる。
【0066】
特に、図5Dは、図5Cのパッケージ・フットプリント500fの下面を示し、外部回路板515の入力整合回路板515i及び出力整合回路板515oへの接続をさらに示す透明パッケージ500に関する上面図である。入力及び出力整合回路板515i、515oは、一部の実施例では、追加の能動及び/又は受動電気構成要素を含んでもよい。接地リードGは、製造するのに十分な大きさ(例えば、フットプリント500fに対する表面積の観点から)であってもよいが、出力整合回路板515oの性能を実質的に劣化させない程度に十分小さくてもよい。
【0067】
図6A及び図6Bは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの例を示す断面図である。図6A及び図6Bに示すように、RFパワー・デバイス・パッケージ600a及び600bは、基板101上に組み立てられた能動ダイ605i、605o及び集積相互接続(IPD又は他の受動デバイス610として示す)を含む。図1Bと同様に、基板101は、取付け面101sと、ソース・リード102sと、トランジスタ・ダイ605i、605oのトランジスタからの熱を伝達するための熱伝導性(例えば、ヒートシンク)とを提供する導電性構造103(例えば、銅スラグ)として実装され、受動デバイス610によって提供される接続は、取付け面101s又は基板101(にあるのではなく)と反対側にある。
【0068】
図6A及び図6Bの実施例では、能動ダイ605i、605oは、多段パッケージングRF電力増幅器デバイス(例として2段として示される)を規定する。例えば、能動ダイ605iは、ドライバ段を実装するためのより小さいトランジスタ・ダイであってよく、能動ダイ605oは、増幅器の出力段又は最終段を実装するためのより大きなトランジスタ・ダイ605o(例えば、ドライバ段トランジスタ・ダイ605iよりも周辺部が約7~10倍大きい)であってよい。トランジスタ・ダイ605i、605oは、ソース/熱リード102sを提供する基板101/導電性構造103の取付け面101sに取り付けられており、段間コンデンサ・チップ604がダイ605i、605o間の取付け面101s上にある。段間受動デバイス610は、2つのトランジスタ・ダイ605i、605oに取り付けられ、これらのトランジスタ・ダイ間の電気的接続を提供する。
【0069】
特に、図6A及び図6Bに示すように、IPD610は、IPD610のボンド・パッド610pがトランジスタ・ダイ605i、605o並びにコンデンサ・チップ604のボンド・パッド605p及び604pと位置合わせされるように、トランジスタ・ダイ605i、605o及び段間整合コンデンサ・チップ604の上にフリップチップ実装されている。特に、IPD610のボンド・パッド610pは、ドライバのドレイン・リード605dを提供するドライバ段トランジスタ・ダイ605iの1つ又は複数のボンド・パッド605pと、出力ゲート・リード605gを提供する出力段トランジスタ・ダイ605oの1つ又は複数のボンド・パッド605pと、に接触することができる。IPD610は、ワイヤ・ボンドを間に含まずに、ボンド・パッド610pをボンド・パッド605p及び604pに接続するための導電性バンプ111(例えば、一部の実施例では、IPD610に予め取り付けられた導電性エポキシ・パターン又ははんだバンプ)を含むことができる。コンデンサ・チップ604及びトランジスタ・ダイ605i、605oの頂面は、IPD610を用いた接続のために、(ダイ又はコンデンサ・チップの)ウエハを研削することによって、及び/又は異なる厚さのプリフォーム107を使用することによって、要素604、605i、605oの高さを揃えることによって同じ高さに揃えることができる。
【0070】
図6A及び図6Bの多段増幅器では、IPD610は、ドライバ段トランジスタ・ダイ605iの出力と出力段トランジスタ・ダイ605oの入力との間のインピーダンス整合を行うように、すなわち、ドライバ・ダイ605iの負荷を最終ダイ605oの入力に整合させるように構成された段間整合ネットワークを規定する受動構成要素を含む。2つの段605i及び605oを参照して示されているが、ある段の出力がそれぞれのIPD610によって次段の入力に接続される複数の入力又は出力トランジスタ・ダイが取付け面101s上に存在してもよいことが理解されるであろう。パッケージ・リード102g及び102dからダイ605i及び605oのゲート及びドレインのコンタクト・パッド605pへの接続は、本明細書に記載されるように、それぞれの導電性配線構造(図6AのRDL614の銅配線層として、及び/又は図6Bのワイヤ・ボンド14として示される)によって、並びに/或いは、入力/出力インピーダンス整合回路及び/又は高調波終端回路(例えば、集積相互接続110i/110oを使用する)によって実装することができる。
【0071】
図6Cは、図6A及び図6Bの実施例を表す等価回路図である。図6Cに示すように、段間整合ネットワークは、コンデンサ604及び受動デバイス610によって実装され、ドライバ段トランジスタ・ダイ605iの出力及び最終段トランジスタ・ダイ605oの入力におけるシャントL事前整合ネットワークLs、並びにドライバ段トランジスタ・ダイ605iと最終段トランジスタ・ダイ605oとを接続する直列L-C-Lネットワークを提供する。このトポロジは、多段RF電力増幅器製品に広帯域応答を提供することができる。図6Cに示すトランジスタ・ダイ605iと605oとの間の段間インピーダンス整合ネットワークは単なる例であり、本開示の実施例による2つ以上の能動ダイ間の電気的接続を提供する段間受動デバイス610は、他のネットワーク・トポロジを含むか又は実装することができることが理解されるであろう。
【0072】
図7Aは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージの一例を示す断面図である。図7Aに示すように、RFパワー・デバイス・パッケージ700は、基板101上に組み立てられた能動ダイ605i、605o及び集積相互接続(IPD又は他の受動デバイス610cとして示される)を含む。図6Aと同様に、基板101は、取付け面101sと、ソース・リード102sと、トランジスタ・ダイ605i、605oのトランジスタからの熱を伝達するための熱伝導性(例えば、ヒートシンク)とを提供する導電性構造103(例えば、銅スラグ)として実装され、能動ダイ605i、605oは、多段パッケージングRF電力増幅器デバイスを規定する。段間受動デバイス610cは、そのボンド・パッド610pと2つのトランジスタ・ダイ605i、605oのボンド・パッド605pとの間に取り付けられ(フリップチップ実装されて示される)、これらのボンド・パッド間の電気的接続を提供する。
【0073】
図7Aでは、段間整合コンデンサ604は、段間IPD610cの下に位置せず、むしろ、コンデンサは、例えばMIMコンデンサとしてIPD610cに集積されている。1つ又は複数の導電性ビア610vは、集積コンデンサの端部を、例えば導電性構造103によって提供されるようなパッケージ接地に接続する。一部の実施例では、導電性ビア610vは、RDLの銅ビアによって実装されてもよい。そのため、IPD610cは、その内部に集積された整合コンデンサを含み、トランジスタ・ダイ605i及び605oによって実装される2つ以上の増幅器段間のインピーダンス整合を提供するように構成された段間整合ネットワークを提供する。
【0074】
図7Bは、図7Aの実施例を表す等価回路図である。図7Bに示すように、段間整合ネットワークは、図6Cの実施例と同様に、受動デバイス610cによって実装され、ドライバ段トランジスタ・ダイ605iの出力、及び最終段トランジスタ・ダイ605oの入力のそれぞれにおいてMIM又は他の集積コンデンサCを有するシャントL事前整合ネットワークLs、並びにドライバ段トランジスタ・ダイ605iと最終段トランジスタ・ダイ605oとを接続する直列L-C-Lネットワークを提供する。
【0075】
図8A及び図9Aは、本開示の一部の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージのサブ構成要素の例を示す断面図である。図8A及び図9Aに示すように、RFパワー・デバイス・パッケージ800及び900はそれぞれ、パッケージ基板201上に組み立てられた能動ダイ105及び集積相互接続(IPD又は他の受動デバイス110i、110cとして示される)を含む。パッケージ800及び900は、図2A及び2Bに示す実施例と同様の構成要素及び接続を含み、基板201は、取付け面201sと、ソース・リード102sと、熱伝導性及び一部の実施例では接地接続とを提供する導電性構造103(例えば、銅スラグ)として実装されている。受動デバイス110i、110cは、パッケージ800、900の入力側にのみ設けられ、能動ダイ105の導電性パッド105pとパッケージのゲート・リード102gとの間の電気的接続は、ワイヤ・ボンドを間に含むことなく、はんだバンプ111によって提供される。受動デバイス110i、110c(フリップチップIPDとして示される)は、図2A及び図2Bの実施例と同様に、能動ダイ105によって実装されるトランジスタ回路のための入力事前整合ネットワークを実装する。
【0076】
図8Aでは、入力整合ネットワーク用のコンデンサ・チップ104(例えば、MOSコンデンサ)が、トランジスタ・ダイ105に隣接して、IPD110iの下の取付け面101sに設けられている。トランジスタ・ダイ105及びコンデンサ・チップ104のボンド・パッド105p及び104pは、ワイヤ・ボンドを間に含まずに、それぞれのはんだバンプ111によってIPD110iのボンド・パッド110pに接続されている。
【0077】
図9Aでは、入力コンデンサは、例えば、金属-絶縁体-金属(MIM)コンデンサとしてフリップチップ入力IPD110cに集積され、1つ又は複数の導電性ビア110v(例えば、RDLの銅ビア)を使用して、集積されたコンデンサを、例えば、導電性構造103によって提供されるようなパッケージ接地に接続する。特に、集積されたMIMコンデンサの一端は、ダイの周囲の積層体に組み込まれた銅ビア110v又はピラーによって、電気的に接地された銅スラグ103に接続されてもよい。トランジスタ・ダイ105の入力側における事前整合又は高調波終端に必要なインダクタンスは、銅ビア/ピラーに部分的又は完全に組み込まれて、高Q、低損失インダクタンスを提供することができる。
【0078】
図8A及び図9Aにおいて、IPD110i、110cのボンド・パッド110pは、導電性配線構造を間に含まずに、ゲート・リード102gに直接接続されている。同様に、トランジスタ・ダイ105の出力は、ドレイン・リード102dに直接接続されてもよい。パッケージ800、900は両方とも、ドレイン・リード102d及びゲート・リード102gを、ワイヤ・ボンド又はRDLの銅配線を用いてパッケージのリードに接続することによって、パッケージングされたRF電力製品のサブ構成要素として使用することができる。ドレイン・リード102dは、パッケージの出力リードに接続する前に、(例えば、導電性配線構造(図2A及び図2Bに示すようなRDLの銅配線又はワイヤ・ボンドなど)によって、或いは図1A及び図1Bに示すようなIPDによって)追加の出力事前整合ネットワークに接続することもできる。
【0079】
図8B及び図9Bは、図8A及び図9Aの実施例をそれぞれ表す等価回路図である。図2Cの実施例と同様に、インダクタL、Lsの構成は、IPD110i、110cにおいて実装され、能動ダイ105のトランジスタ配置のためのインピーダンス事前整合ネットワークを提供する。特に、IPD110i、110c及び入力コンデンサ(図8Bの外部コンデンサ・チップ104(例えば、MOSコンデンサ)、図9Bの集積コンデンサC(例えば、MIMコンデンサ)によって実装される)は、基本波周波数f0におけるL-C整合回路(例えば、ローパスL-C)、並びに1つ又は複数の高調波周波数(例えば、2f0)の最適な終端のためのシャントLインダクタンスLs整合回路(例えば、ハイパスLs)を提供する。図9Bでは、事前整合及び高調波終端のために必要とされ得るコンデンサが、IPD110cに集積されている。
【0080】
図10A及び図10Bは、本開示の一部の実施例による、インピーダンス整合及び集積相互接続を提供する高QのIPD110、610の例をそれぞれ示す平面図及び斜視図である。図10A及び図10Bの例では、トランジスタの適切な事前整合に必要なシャントLインダクタンスの正確な値は、コイル・インダクタLsを使用して実装されている。コイル・インダクタLsの形状、幅、及び全体的な設計を最適化することで損失を低減することができる。コイル・インダクタLsの一端は、バンプ又はコンタクト・パッド110pl上で終わり、このバンプ又はコンタクト・パッドには、事前整合のためのコンデンサ(例えば、104)又はビデオ帯域幅を改善するための高密度コンデンサ(例えば、106)に取り付けるための導電性バンプ(例えば、111)を予め取り付けることができる。直列インダクタを実装するために使用される直列接続ストリップLの幅は、トランジスタ・ダイからドレイン・リードへの所望のインピーダンス変換を行うように構成することができる。直列接続ストリップLは、バンプ又はコンタクト・パッド110p間に延在してもよく、基板伝送線路整合ネットワークの延長として扱うことができ、各直列接続ストリップLの幅は、所望の特性インピーダンスを提供するように構成することができる。より一般的には、本明細書に記載される受動デバイスのいずれも、コンタクト・パッド105p間に結合された直列接続ストリップLを含み、又は直列接続ストリップLを使用して実装されて、1つ若しくは複数の能動ダイ105のコンタクト・パッド110p間の、及び/又は能動ダイ105のコンタクト・パッド105pとパッケージ・リード102との間の電気的接続を、コンタクト・パッド105pとパッケージ・リード102との間のインピーダンス変換に加えて、提供することができる。同様に、本明細書に記載される受動デバイスのいずれも、コンデンサ(例えば、コンタクト・パッド110plによって、内部に集積されたコンデンサ又は外部コンデンサ)に接続するように構成されたコイル・インダクタLsを含むことができ、又はコイル・インダクタLsを使用して実装されてもよい。
【0081】
図11及び図12は、本開示のさらなる実施例による積層トポロジ構造を含む熱強化集積回路デバイス・パッケージの例を示す断面図である。図11及び図12の特徴サイズは、説明を容易にするために誇張されている。図11及び図12に示すように、RFパワー・デバイス・パッケージ1100、1200は、図1A図1B、及び図1Cのパッケージ100a、100b、及び100cと同様の構成要素104、105、106、110及び接続を含むが、導電性ベース又はフランジ1101、1201上に取り付けられ、プラスチック・オーバ・モールド113ではなく、熱強化パッケージの蓋部材1113、1213によって保護されている。特に、図11は、本開示の実施例による熱強化パッケージの第1の実施態様(TEPACパッケージ1100と呼ばれる)を示し、図12は、本開示の実施例による熱強化パッケージの第2の実施態様(T3PACパッケージ1200と呼ばれる)を示す。
【0082】
図11のTEPACパッケージ1100は、ベース1101と、蓋部材1113及び側壁部材1104を含み得る上部ハウジングと、を含むセラミック・ベースのパッケージであってもよい。蓋部材1113及び/又は側壁1104は、セラミック材料(例えば、アルミナ)を含むことができ、導電性ベース又はフランジ1101上の構成要素104、105、106、110を取り囲む開放キャビティを画定することができる。導電性ベース又はフランジ1101は、構成要素104、105、106、110のための取付け面1101sと、パッケージ1100の外部の構成要素によって生成された熱を放散又はその他の方法で伝達するための熱伝導性(例えば、ヒートシンク)との両方を提供する。
【0083】
図12のT3PACパッケージ1200も、ベース1201と、蓋部材1213及び側壁部材1204を有する上部ハウジングと、を含むセラミック・ベースのパッケージであってもよい。蓋部材1213及び側壁1204は、同様に、導電性ベース又はフランジ1201上の構成要素104、105、106、110を取り囲む開放キャビティを画定し、導電性ベース又はフランジ1201は、同様に、取付け面1201sと、パッケージ1200の外側に熱を放散又はその他の方法で伝達するための熱伝導性(例えば、ヒートシンク)との両方を提供する。パッケージ1200において、蓋部材1213は、セラミック材料(例えば、アルミナ)であってもよく、側壁部材1204は、プリント回路板(PCB)として示されている。
【0084】
図11及び図12において、フランジ1101、1201は、導電性材料、例えば、銅層/積層体、又はその合金若しくは金属マトリックス複合体であってもよい。一部の実施例では、フランジ1101は、銅-モリブデン(CuMo)層、CPC(Cu/MoCu/Cu)、若しくは銅-タングステンCuWなどの他の銅合金、及び/又は他の積層/多層構造を含むことができる。図11の例では、フランジ1101は、側壁1104及び/又は蓋部材1113が取り付けられたCPCベースの構造として示されている。図12の例では、フランジ1201は、側壁1204及び/又は蓋部材1213が、例えば導電性接着剤1208によって取り付けられた銅-モリブデン(RCM60)ベースの構造として示されている。
【0085】
図11及び図12では、能動ダイ105、受動デバイス(例えば、コンデンサ・チップ104及び106)、並びに集積相互接続(一括して110)は、それぞれの導電性ダイ取付け材料層107によってフランジ1101、1201の取付け面1101s、1201sに取り付けられている。フランジ1101、1201は、パッケージ1100、1200のソース・リード102sも提供する。ゲート・リード102g及びドレイン・リード102dは、フランジ1101、1201に取り付けられた、それぞれの側壁部材1104、1204によって支持されたそれぞれの導電性配線構造1114、1214によって提供されている。
【0086】
側壁部材1104、1204の厚さは、結果として、構成要素104、105、106、110とパッケージ・リード102g、102dとの間に、取付け面1101s、1201sに対する高さの差をもたらすことがある。例えば、能動ダイ105とその上の集積相互接続110i、110oとを合わせた高さは、取付け面1101sに対して約100μmである場合があるが、ゲート・リード102g及びドレイン・リード102dは、取付け面1101sから約635μmの距離だけ離間している場合がある。したがって、図11及び図12の例では、パッケージ・リード102g、102dを取付け面1101s、1201s上の受動RF構成要素104、106のコンタクト・パッド104p、106pに接続するために、それぞれのワイヤ・ボンド14が使用されている。そのため、リード102g上のRF信号入力は、ワイヤ・ボンド14を介して入力整合回路110i、104に、そしてRFトランジスタ増幅器ダイ105のゲート端子105pに渡されてもよく、増幅された出力RF信号は、RFトランジスタ増幅器ダイ105のドレイン端子105pから出力整合回路110o、106に、そしてそこからボンド・ワイヤ14に渡されて、リード102dを介して出力されてもよい。しかしながら、ワイヤ・ボンド14は、他の実施例では省略されてもよく、異なる電気的接続が使用されてもよいことが理解されるであろう。
【0087】
本開示の実施例による積層トポロジ構造を含む集積回路デバイス・パッケージは、積層相互接続構造が、一部の従来の設計と比較して、より薄い又は高さを低くしたパッケージを可能にし得るという点で、さらなる利点を提供することができる。(例えば、図1図9に示すような)オーバモールド・パッケージの実施例では、パッケージの底部におけるパッケージ・リードの配線は、パッケージングの柔軟性も可能にする場合がある。例えば、回路板/PCB上のトレースのレイアウトを、修正されたパッケージ・フットプリントに基づいて修正することによってパッケージ・リードの高さ及び/又は間隔の変更に対処することができる。(例えば、図11図12に示すような)熱強化パッケージの実施例は、同様の利点を提供し得るが、標準化された寸法に対してパッケージ寸法(例えば、フランジ高さ及び/又はパッケージ・リード間隔)の変更が必要となる場合がある。
【0088】
したがって、本開示の実施例では、構成要素間(例えば、1つ又は複数の能動トランジスタ・ダイのコンタクト・パッド間、並びに/或いは能動トランジスタ・ダイのコンタクト・パッドとパッケージのゲート・リード及び/又はドレイン・リードとの間などの、回路レベルの構成要素間)の電気的接続は、ワイヤ・ボンドによってではなく、構成要素間に物理的に延在する1つ又は複数の集積相互接続構造(例えば、導電性配線構造及び/又はIPDなどの受動デバイス)によって実装される。すなわち、集積相互接続は、相互接続とインピーダンス整合/高調波終端機能の両方を提供することができ、その結果、パッケージ内のワイヤ・ボンドの使用を低減又は排除することができる。
【0089】
本明細書に記載されるように、本開示の一部の実施例は、トランジスタ及びコンデンサの上に「フリップされた」高QのIPDを使用する。IPDをパッケージの接地面(例えば、能動ダイのための取付け面も規定することができる導電性構造によって提供される)よりも必要以上に高くすることで、Qが高くなり、事前整合の損失が低くなる。フリップされたIPDの下の空間の大部分は、典型的には出力に使用される高密度コンデンサなどのコンデンサに使用することができる。利用可能な空間においてより大きな値のコンデンサを使用することができるため、デバイスのビデオ帯域幅を改善することができる。RF信号をIPDからRDL及びゲート・リード/ドレイン・リードに接続して戻すために、銅シム又はTSVを有するIPDを使用することができる。MOSコンデンサ及びトランジスタ・ダイの頂部は、ウエハ(ダイ又はコンデンサ)を同様の高さに研削することによって、又は厚さの異なるプリフォームを使用して高さを揃えることによって、同じ高さに揃えることができる。IPDは、基本波周波数の事前整合並びに1つ又は複数の高調波周波数の最適な終端の両方のために構成することができる。
【0090】
トランジスタ・ダイ(例えば、105)は、本明細書では、ゲート・パッド及びドレイン・パッド(例えば、105p)が半導体層構造の頂部側/上面にあり、ソース・パッドが底部側/下面にある例を参照して断面で示されている。一部の実施例では、トランジスタ・ダイの頂部側メータライゼーション構造は、複数のゲート、ドレイン、及び/又はソース「フィンガ」を含んでもよく、これらは、1つ又は複数のそれぞれのバスによって接続されてもよい。
【0091】
図13は、ダイ105の頂部側メータライゼーション構造の一部を通って取られた断面図であり、図1Aの線A-A’に沿っている。図13に示すように、トランジスタ・ダイ105は、半導体層構造130の上部に設けられた複数の単位セル・トランジスタ116を有する半導体層構造130を含む。ゲート・フィンガ152、ドレイン・フィンガ154、及びソース・フィンガ156(及び接続バス)は、ダイ105のゲート接続電極、ドレイン接続電極、及びソース接続電極の一部をそれぞれ規定することができる。ゲート・フィンガ152は、Ni、Pt、Cu、Pd、Cr、W及び/又はWSiNなどのIII族窒化物ベースの半導体材料にショットキー・コンタクトを行うことができる材料から形成されてもよい。ドレイン・フィンガ154及び/又はソース・フィンガ156は、III族窒化物ベースの材料にオーミック・コンタクトを行うことができるTiAlNなどの金属を含むことができる。ゲート・フィンガ152は、ゲート・バス146によって互いに電気的に接続されてもよく、ドレイン・フィンガ154は、ドレイン・バス148によって互いに電気的に接続されてもよい。ゲート接続構造、ドレイン接続構造、及びソース接続構造を互いに分離するのを助ける1つ又は複数の誘電体層は、各要素をより良く示すために図示されていない。
【0092】
図13には、単位セル・トランジスタ116のうちの1つも示されている。図示するように、単位セル・トランジスタ116は、半導体層構造130の下にある部分とともに、ゲート・フィンガ152、ドレイン・フィンガ154、及びソース・フィンガ156を含む。ゲート・フィンガ152は、共通のゲート・バス146に電気的に接続され、ドレイン・フィンガ154は、共通のドレイン・バス148に電気的に接続され、ソース・フィンガ156は、導電性ソース・ビア166及びソース・パッドを介して互いに電気的に接続されているため、単位セル・トランジスタ116はすべて、互いに並列に電気的に接続されていることがわかる。
【0093】
本開示の実施例は、基板又は積層体(例えば、再配線層(RDL)積層体)上に構築することができ、最新の高度化されたウエハ・レベル・パッケージング技術を使用してバッチで組み立てることができる。複数の部品を一度に構築することができ、組立時間、コスト、及び歩留まりの問題を低減することができる。加えて、ワイヤ・ボンディング・プロセスを低減又は排除することができ、時間及びコストを節約することができる。(典型的な中空又は部分的に充填されたビアは、高電力RF用途では十分効果的に熱を除去しないため)例えば、効果的に熱を除去するために高密度の銅が充填されたアレイ又は埋め込まれた銅スラグを使用して、トランジスタ・ダイによって生成された熱を効果的に除去し、パッケージの外側のヒートシンクに伝導することができる。本開示の実施例は、様々なセルラ・インフラストラクチャ(CIFR:cellular infrastructure)RF電力製品(5W、10W、20W、40W、60W、80W及び異なる周波数帯を含むが、これらに限定されない)、例えば、5G及び基地局用途に使用することができる。本開示の実施例は、レーダ及びモノリシック・マイクロ波集積回路(MMIC)タイプの用途に適用することもできる。
【0094】
本明細書では、例示的な実施例が示される添付の図面を参照して様々な実施例を説明してきた。しかしながら、これらの実施例は、異なる形態で具現化されてもよく、本明細書に記載される実施例に限定されるものとして解釈されるべきではない。むしろ、これらの実施例は、本開示が完璧且つ完全であり、当業者に発明概念を十分に伝えるように提供されている。本明細書に記載される例示的な実施例並びに包括的な原理及び特徴に対する様々な修正は、容易に明らかになるであろう。図面において、層並びに領域のサイズ及び相対的なサイズは、縮尺通りに示されておらず、場合によっては、明確にするために誇張されていることがある。
【0095】
「第1」、「第2」などの用語は、本明細書では様々な要素を説明するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第1の要素を第2の要素と呼ぶことができ、同様に、第2の要素を第1の要素と呼ぶことができる。本明細書で使用される場合、「及び/又は」という用語は、関連付けられ列挙された項目の1つ又は複数の任意の及びすべての組合せを含む。
【0096】
本明細書で使用される術語は、特定の実施例のみを説明するためのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、単数形「1つの(a)」、「1つの(an)」、及び「その(the)」は、文脈がそうでないと明白に示さない限り、複数形を同様に含むことが意図されている。用語「備える(comprises)」、「備えている(comprising)」、「含む(includes)」及び/又は「含んでいる(including)」は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、及び/又は構成要素の存在を指定するが、1つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び/又はそれらのグループの存在若しくは追加を排除しないことがさらに理解されるであろう。
【0097】
その他の方法で定義されない限り、本明細書で使用されるすべての用語(技術用語及び科学用語を含む)は、本発明が属する技術分野の当業者によって一般に理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想化された又は過度に形式的な意味で解釈されないことがさらに理解されるであろう。
【0098】
層、領域、又は基板などの要素が別の要素の「上に」ある、別の要素に「取り付けられている」、又は別の要素の「上に」延在していると言及される場合、それは他の要素の直接上にあってもよく、又は介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直接上に」ある、又は「直接取り付けられている」、又は「直接上に」延在していると言及される場合、介在要素は存在しない。ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、それは他の要素に直接接続若しくは結合されていてもよく、又は介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言及される場合、介在する要素は存在しない。
【0099】
「下(below)」、「上(above)」、「上部(upper)」、「下部(lower)」、「水平(horizontal)」、「横方向(lateral)」、「垂直(vertical)」などの相対的な用語は、本明細書では、1つの要素、層又は領域と別の要素、層又は領域との関係を図に示されるように記述するために使用されることがある。これらの用語は、図に示されている向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。
【0100】
本発明の実施例は、本発明の理想化された実施例(及び中間構造)の概略図である断面図を参照して本明細書で説明されている。図面における層及び領域の厚さは、明確にするために誇張されていることがある。さらに、例えば、製造技術及び/又は公差の結果として、図の形状とは異なることが予想される。したがって、本発明の実施例は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造に起因する形状の逸脱を含むべきである。点線で示された要素は、図示された実施例では任意選択である場合がある。
【0101】
同様の番号は、全体を通して同様の要素を指す。したがって、同一又は類似の番号は、対応する図面で言及又は説明されていない場合であっても、他の図面を参照して説明することができる。また、参照番号で示されていない要素については、他の図面を参照して説明することができる。
【0102】
図面及び明細書において、本発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは一般的且つ説明的な意味でのみ使用されており、限定を目的としたものではなく、本発明の範囲は、以下の特許請求の範囲に記載されている。
図1A
図1B
図1C
図1D
図2A
図2B
図2C
図3A
図3B
図4A
図4B
図5A
図5B
図5C
図5D
図6A
図6B
図6C
図7A
図7B
図8A
図8B
図9A
図9B
図10A
図10B
図11
図12
図13
【手続補正書】
【提出日】2022-11-24
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
基板と、
前記基板に取り付けられた能動電子構成要素を備える第1のダイと、
前記基板と反対側の前記第1のダイ上の少なくとも1つの集積相互接続構造であって、前記第1のダイから、前記基板に取り付けられた隣接するダイまで、及び/又は少なくとも1つのパッケージ・リードに向かって延在し、これらの間の電気的接続を提供する、少なくとも1つの集積相互接続構造と、
を備える、集積回路デバイス・パッケージ。
【請求項2】
前記電気的接続がワイヤ・ボンドを含まない、請求項1に記載の集積回路デバイス・パッケージ。
【請求項3】
前記第1のダイが、前記基板と反対側の前記第1のダイの表面上の、前記能動電子構成要素のうちの1つ又は複数に電気的に接続された第1のボンド・パッドを備え、
前記少なくとも1つの集積相互接続構造が前記第1のボンド・パッド上にあるコンタクト・パッドを備える、
請求項1に記載の集積回路デバイス・パッケージ。
【請求項4】
前記少なくとも1つの集積相互接続構造が再配線層上の導電性配線パターンを含む、請求項3に記載の集積回路デバイス・パッケージ。
【請求項5】
前記少なくとも1つの集積相互接続構造が、前記第1のダイの前記能動電子構成要素によって規定される回路のためのインピーダンス整合ネットワークの少なくとも一部を構成する、請求項3に記載の集積回路デバイス・パッケージ。
【請求項6】
前記少なくとも1つの集積相互接続構造が、1つ又は複数の受動電子構成要素を備える受動デバイスを備える、請求項1から3までのいずれか一項又は5に記載の集積回路デバイス・パッケージ。
【請求項7】
前記コンタクト・パッドが、前記第1のダイの前記表面に面する前記受動デバイスの表面上の、前記1つ又は複数の受動電子構成要素に電気的に接続された第2のボンド・パッドであり、前記第2のボンド・パッドが、前記第1のボンド・パッドとの間の導電性バンプによって前記第1のボンド・パッドに接続されている、請求項3から6までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項8】
前記第1のダイの前記能動電子構成要素が第1の高周波(RF)増幅器回路を規定し、前記隣接するダイが第2のRF増幅器回路を規定する能動電子構成要素を備え、前記第1及び第2の電力増幅器回路が前記受動デバイスによって多段増幅器構成で接続されている、請求項1から7までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項9】
前記受動デバイスが、少なくとも1つのインダクタを含む集積受動デバイス(IPD)を備え、能動電子構成要素を含ま
選択的に、前記IPDが、その導電性要素間に絶縁材料を含み、内部に集積された少なくとも1つのコンデンサを規定する、請求項6から8までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項10】
前記隣接するダイが、1つ又は複数のコンデンサと、前記基板と反対側の前記隣接するダイの表面上にある少なくとも1つのコンデンサ・ボンド・パッドと、を備え、
前記少なくとも1つの集積相互接続構造の前記コンタクト・パッドが第1のコンタクト・パッドであり、
前記少なくとも1つの集積相互接続構造が前記少なくとも1つのコンデンサ・ボンド・パッド上にある少なくとも1つの第2のコンタクト・パッドをさらに備える、
請求項1からまでのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項11】
前記少なくとも1つのパッケージ・リードがゲート・リードを含み、前記第1のボンド・パッドがゲート・パッドであり、前記隣接するダイが前記第1のダイと前記ゲート・リードとの間にあり、前記インピーダンス整合ネットワークが前記回路のための入力インピーダンス整合ネットワークを含む、請求項10に記載の集積回路デバイス・パッケージ。
【請求項12】
前記少なくとも1つのパッケージ・リードがドレイン・リードを含み、前記第1のボンド・パッドがドレイン・パッドであり、前記隣接するダイが前記第1のダイと前記ドレイン・リードとの間にあり、前記インピーダンス整合ネットワークが前記回路のための出力インピーダンス整合ネットワークを含む、請求項10に記載の集積回路デバイス・パッケージ。
【請求項13】
前記能動電子構成要素がパワー・トランジスタ・デバイスを含み、前記第1のダイがIII族窒化物及び/又は炭化ケイ素を含む、請求項1から12までのいずれか一項に記載の集積回路デバイス・パッケージ。
【請求項14】
前記集積回路デバイス・パッケージは、高周波(RF)電力増幅器デバイス・パッケージであり、
前記第1のダイが、複数のトランジスタ・セルを含、その底面上のソース・パッドにおいて前記基板に取り付けられ、その頂面に前記基板と反対側のゲート・パッド又はドレイン・パッドを含
前記集積回路デバイス・パッケージが、前記第1のダイの前記ゲート・パッド又はドレイン・パッドと外部デバイスとの間で電気信号を伝導するように構成されたパッケージ・リードをさらに備え
前記集積相互接続構造、前記ゲート・パッド又はドレイン・パッド上の第1のコンタクト・パッド、並びに前記基板に取り付けられ及び/又は前記パッケージ・リードのうちの1つに結合された隣接するダイ上の少なくとも1つの第2のコンタクト・パッドを含む、請求項1に記載の集積回路デバイス・パッケージ
【請求項15】
前記集積相互接続構造が、前記第1のダイの前記ゲート・パッド又はドレイン・パッドから前記隣接するダイ及び/又は前記パッケージ・リードのうちの前記1つへの電気的接続を提供し、前記電気的接続がワイヤ・ボンドを含まない、請求項14に記載のRF電力増幅器デバイス・パッケージ。
【国際調査報告】