特表 2023-525611 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-06-19

(54)【発明の名称】高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20230612BHJP

【ＦＩ】

H01L27/12 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022528094

(86)(22)【出願日】2021-05-18

(85)【翻訳文提出日】2022-05-13

(86)【国際出願番号】 FR2021050874

(87)【国際公開番号】W WO2021234280

(87)【国際公開日】2021-11-25

(31)【優先権主張番号】2004970

(32)【優先日】2020-05-18

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(72)【発明者】

【氏名】バートランド， イザベル

(72)【発明者】

【氏名】シュヴァルツェンバッハ， ウォルター

(72)【発明者】

【氏名】アリベール， フレデリック

(57)【要約】

本発明は、高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法であって、ｐドープされた半導体ドナー基板（１）を用意するステップと、ドナー基板上に犠牲層（１３）を形成するステップと、犠牲層（１３）を通して原子核種を注入して、ドナー基板（１）内に、転写されるべき半導体薄層（１２）を規定する脆弱化領域（１１）を形成するステップと、ドナー基板（１）から犠牲層（１３）を除去するステップと、５００Ωｃｍ以上の電気抵抗率を有する半導体キャリア基板（２）を用意するステップと、キャリア基板（２）上に電気絶縁層（２０）を形成するステップと、ドナー基板（１）をキャリア基板（２）に接合するステップと、脆弱化領域（１１）に沿ってドナー基板（１）を分離して、ドナー基板（１）からキャリア基板（２）に半導体薄層（１２）を転写するステップと、を含む方法に関する。
【選択図】 図６

【特許請求の範囲】

【請求項1】

高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法であって、
ｐドープされた半導体ドナー基板（１）を用意するステップと、
前記ドナー基板上に犠牲層（１３）を形成するステップと、
前記犠牲層（１３）を通して原子核種を注入して、前記ドナー基板（１）内に、転写されるべき半導体薄層（１２）を規定する脆弱化領域（１１）を形成するステップと、
前記注入後に、前記ドナー基板（１）から前記犠牲層（１３）を除去するステップと、
５００Ωｃｍ以上の電気抵抗率を有する半導体キャリア基板（２）を用意するステップと、
前記キャリア基板（２）上に電気絶縁層（２０）を形成するステップと、
前記ドナー基板（１）を前記キャリア基板（２）に接合するステップであり、前記半導体薄層（１２）及び前記電気絶縁層（２０）が前記接合界面にある、ステップと、
前記脆弱化領域（１１）に沿って前記ドナー基板（１）を分離して、前記ドナー基板（１）から前記キャリア基板（２）に前記半導体薄層（１２）を転写するステップと、
を含む、方法。

【請求項2】

前記犠牲層（１３）を形成するステップが、前記ドナー基板（１）の材料を酸化するステップを含む、請求項１に記載の方法。

【請求項3】

前記犠牲層（１３）を除去するステップが、前記層（１３）をウェットエッチングするステップを含む、請求項１又は２に記載の方法。

【請求項4】

前記犠牲層（１３）を除去するステップが、前記ドナー基板から、転写されるべき前記薄層（１２）の表面部分を除去するステップをさらに含む、請求項１～３のいずれか一項に記載の方法。

【請求項5】

前記ドナー基板（１）がホウ素ドープされている、請求項１～４のいずれか一項に記載の方法。

【請求項6】

前記電気絶縁層（２０）を形成するステップが、前記キャリア基板（２）上に酸化物を堆積させるステップを含む、請求項１～５のいずれか一項に記載の方法。

【請求項7】

前記電気絶縁層（２０）を形成するステップが、前記キャリア基板（２）を酸化するステップを含む、請求項１～５のいずれか一項に記載の方法。

【請求項8】

前記電気絶縁層（２０）が１０～１５０ｎｍの厚さを有する、請求項１～７のいずれか一項に記載の方法。

【請求項9】

転写された前記半導体層（１０）が４～１００ｎｍの厚さを有する、請求項１～８のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法に関する。

【背景技術】

【0002】

半導体基板内又は半導体基板上に形成された高周波電子部品は、前記基板の特性に起因する減衰現象に特に敏感である。

【0003】

このため、通常、高い電気抵抗率、すなわち５００Ωｃｍを超える電気抵抗率を有する半導体基板、特にバルクシリコン基板が使用されている。

【0004】

さらに、ＦＤＳＯＩ（「完全空乏型セミコンダクタオンインシュレータ（ｆｕｌｌｙ ｄｅｐｌｅｔｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）」という用語の頭字語）セミコンダクタオンインシュレータ基板は、バルク半導体基板の有益な代替物であるように見受けられる。ＦＤＳＯＩ基板は、順に、キャリア基板、電気絶縁層、及び半導体薄層を含み、この半導体薄層内又はこの半導体薄層上に電子部品を製造することができる。ＦＤＳＯＩ基板では、半導体層の厚さは、前記層に形成されるトランジスタの伝導チャネルの完全な空乏化を可能にするのに十分薄い。このような層は、典型的には、厚さが数十ナノメートルである。一般に酸化物からなる電気絶縁層は、通常ＢＯＸ（「埋め込み酸化物」という用語の頭字語）とも呼ばれる。ＦＤＳＯＩ基板を製造するための方法は、半導体層及び電気絶縁層の厚さに関して高い精度を達成すること、並びに基板内及び同一製造バッチ内の基板間の両方でこれらの厚さの高い均一性を達成することを目的とする。

【0005】

したがって、高周波用途では、電気抵抗率の高い半導体材料からなるキャリア基板を用いてＦＤＳＯＩ基板を形成することが有益である可能性がある。

【0006】

ＦＤＳＯＩ基板を製造するための方法は、図１Ａ～図１Ｃに概略的に示されている。本方法は、プロセス名スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）によっても知られている、ドナー基板からキャリア基板への層転写を実施する。

【0007】

図１Ａを参照すると、例えば酸化シリコン（ＳｉＯ_２）からなる電気絶縁層１０で覆われた、例えばシリコンからなるドナー基板１が用意される。

【0008】

矢印によって概略的に示されるように、電気絶縁層１０を通して、例えば水素及び／又はヘリウムイオンを用いてイオン核種注入を行い、ドナー基板１内に脆弱化領域１１を形成する。前記脆弱化領域１１は、転写されるべき薄層１２を規定する。

【0009】

図１Ｂを参照すると、このようにして注入されたドナー基板１は、接合層の機能を果たす電気絶縁層１０を介してキャリア基板２に接合される。キャリア基板２は、有利には、高い電気抵抗率を有する、例えばシリコンからなる半導体基板であってもよい。接合は、熱処理によって補足されてもよい。

【0010】

図１Ｃを参照すると、ドナー基板１は脆弱化領域１１に沿って分離され、結果として、薄層１２がキャリア基板２に転写されることになる。分離は、熱処理によって開始することができる。

【0011】

次いで、注入に関連する欠陥を修正し、前記層の自由表面を平滑化するために、転写された層に対して仕上げ処理が行われる。

【0012】

このようにして、セミコンダクタオンインシュレータ基板が得られる。

【0013】

ＦＤＳＯＩ基板の場合、転写される半導体層の目標厚さは４ｎｍ～１００ｎｍであり、目標値に対するばらつきは、本プロセスを使用して製造された各基板内で及び様々な基板間で、最大±５Åである。転写された層のこのような均一性及び非常に低い粗さは、「バッチアニール」と呼ばれる仕上げプロセスを使用して達成することができ、これは、複数の基板を同時に処理するために有利には炉内で実施される長時間の高温平滑化プロセスである。このような「バッチアニール」は、典型的には、１１５０～１２００℃の温度で数分、一般的には１５分超の持続時間実施される。この平滑化により、転写された半導体層を、その後のトランジスタの製造に適合する表面粗さのレベルにすることができる。

【0014】

しかしながら、このプロセスは、高周波用途、特に超高周波用途、すなわち３０～３００ＧＨｚの周波数帯域では有害である。この周波数帯域は「ミリ波（ｍｍＷａｖｅ）」とも呼ばれる。

【0015】

具体的には、キャリア基板は高い電気抵抗を有し、以て、弱くドープされている。したがって、キャリア基板は、一般に、ドナー基板よりも実質的に少なくドープされ（例えば、ホウ素ドープされ）、言い換えれば、転写された薄層よりも少なくドープされている。

【0016】

しかしながら、転写された薄層とキャリア基板との間のこのドーピングレベルの差に起因して、ＦＤＳＯＩ基板の仕上げ処理の高いサーマルバジェットの影響下で、並びに程度はより低いが、接合及び／又は分離のサーマルバジェットの影響下で、ホウ素原子は、電気絶縁層を通ってキャリア基板内に拡散し、電気絶縁層から延在する表面部分の電気抵抗率が減少することになる。

【0017】

ここで、この表面部分がキャリア基板内に数マイクロメートルの深さしか延在しない場合であっても、この領域における電気抵抗率の低下は、ミリ波に対して著しい電気的損失をもたらす。

【発明の概要】

【0018】

本発明の１つの目的は、高周波用途に適したＦＤＳＯＩセミコンダクタオンインシュレータ基板を製造するための方法を規定し、電気絶縁層の近くでさえキャリア基板の高い抵抗率を維持することを可能にすることである。

【0019】

この目的のために、本発明は、以下のステップ、すなわち、
ｐドープされた半導体ドナー基板を用意するステップと、
ドナー基板上に犠牲層を形成するステップと、
前記犠牲層を通して原子核種を注入し、ドナー基板内に、転写されるべき半導体薄層を規定する脆弱化領域を形成するステップと、
前記注入後に、ドナー基板から犠牲層を除去するステップと、
５００Ωｃｍ以上の電気抵抗率を有する半導体キャリア基板を用意するステップと、
キャリア基板上に電気絶縁層を形成するステップと、
ドナー基板をキャリア基板に接合するステップであって、半導体薄層及び電気絶縁層が接合界面にある、ステップと、
脆弱化領域に沿ってドナー基板を分離して、ドナー基板からキャリア基板に半導体薄層を転写するステップと、
を含む高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法を提案する。

【0020】

したがって、ドナー基板上ではなくキャリア基板上に形成された接合層を使用することによって、及び接合前にドナー基板から犠牲層を除去することによって、転写された薄層とキャリア基板との間のドーピングレベルの差にもかかわらず、接合層に含まれるドーパント原子がキャリア基板内に拡散すること、及びキャリア基板の電気抵抗率が低下することを防止する。

【0021】

さらに、接合に続くＦＤＳＯＩ基板を製造するステップは、相変わらず元のままであるため、本方法は既存の産業用製造ラインと互換性がある。

【0022】

一部の実施形態では、犠牲層を形成するステップは、ドナー基板の材料を酸化するステップを含む。

【0023】

一部の実施形態では、犠牲層を除去するステップは、前記層をウェットエッチングするステップを含む。

【0024】

任意選択で、犠牲層を除去するステップは、ドナー基板から転写される薄層の表面部分を除去するステップをさらに含むことができる。

【0025】

一部の実施形態では、ドナー基板は、ホウ素ドープされている。

【0026】

一部の実施形態では、電気絶縁層を形成するステップは、キャリア基板上に酸化物を堆積させるステップを含む。

【0027】

他の実施形態では、電気絶縁層は、キャリア基板を酸化することによって形成される。

【0028】

一部の実施形態では、電気絶縁層は、１０～１５０ｎｍの厚さを有する。

【0029】

一部の実施形態では、転写された半導体層は、４～１００ｎｍの厚さを有する。

【0030】

さらなる特徴及び利点は、添付の図面を参照して、以下の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0031】

【図1A】ドナー基板上に配置された電気絶縁層を介した原子核種の注入の概略断面図である。

【図1B】図１Ａにおける注入を受けたドナー基板のキャリア基板への接合の概略断面図である。

【図1C】図１Ｂのドナー基板からキャリア基板への薄層の転写の概略断面図である。

【図2】ドナー基板上の犠牲層の形成の概略断面図である。

【図3】犠牲層を通した図２のドナー基板への原子核種の注入の概略断面図である。

【図4】図３の注入後のドナー基板からの犠牲層の除去の概略断面図である。

【図5】キャリア基板上の電気絶縁層の形成の概略断面図である。

【図6】図４のドナー基板と図５のキャリア基板との接合の概略断面図である。

【図7】ＦＤＳＯＩ基板を形成するための、ドナー基板からキャリア基板への薄層の転写の概略断面図である。

【発明を実施するための形態】

【0032】

図面をより明確にするために、様々な層は必ずしも縮尺通りには示されていない。

【0033】

１つの図から次の図まで同一の参照符号は、同様の要素又は少なくとも同じ機能を実行する要素を表す。

【0034】

ＦＤＳＯＩ基板を製造するための方法は、ドナー基板上ではなくキャリア基板上に形成された電気絶縁層を介してドナー基板をキャリア基板に接合するように修正される。ドナー基板とは異なり、キャリア基板はドープされていないか、又は少なくとも１^Ｅ１３ａｔ／ｃｍ^３以下のｐ型ドーパント濃度を有する。したがって、電気絶縁層は、後続の熱処理中にキャリア基板内に拡散しやすい著しい濃度のドーパントを含まない。

【0035】

電気絶縁層は、注入中に原子核種が直接通り抜ける影響（「チャネリング」という用語で知られている現象）を低減するのにドナー基板の表面上で有用なままである。しかしながら、この層は、注入後、接合前に除去されるという点で犠牲的である。

【0036】

図２は、ドナー基板１上へのこのような犠牲層１３の形成を示す。

【0037】

ドナー基板は、例えばシリコンからなる単結晶半導体基板である。一般に、ドナー基板はわずかにｐドープされている。例えば、ドナー基板は、１^Ｅ１５ａｔ／ｃｍ^３以下の濃度でホウ素原子を含む。このようにドープされたドナー基板は、ドープされていないドナー基板よりも、特に、より安価で、より標準的である。

【0038】

犠牲層１３は、導電層であり、特にドナー基板１の材料の酸化物からなる。犠牲層１３は、有利には、ドナー基板１の熱酸化によって形成される。このような熱酸化は、ドナー基板の材料の表面部分を消費する。チャネリング現象を防止するために、犠牲層は、有利には４～１５０ｎｍ、好ましくは１０～４０ｎｍの厚さを有する。

【0039】

図３を参照すると、犠牲層を通してドナー基板１にイオン核種が注入される（矢印によって概略的に示される）。

【0040】

注入される核種は、通常、水素及び／又はヘリウムを含む。

【0041】

注入される核種のドーズ量及びエネルギーは、犠牲層１３と脆弱化領域１１との間に、転写されるべき薄層１２を規定するように、所定の深さで、ドナー基板１内に脆弱化領域１１を形成するように選択される。

【0042】

図３を参照すると、次いで犠牲層１３が除去される。したがって、犠牲層がドナー基板に由来するドーパントを含んでいたとしても、犠牲層は、その後の接合中には存在しない。

【0043】

犠牲層は、例えばウェットエッチングによって除去することができる。当業者は、適切なエッチング溶液を選択することができる。このエッチングは、ドナー基板の表面を十分に平滑化し、欠陥がないようにし、その後の良好な品質の接合を可能にする。

【0044】

犠牲層の除去に続いて、任意選択で、転写されるべき薄層１２の表面部分が除去されてもよい。この表面部分は、その厚さが典型的には数ナノメートル程度であり、任意の適切な手段を用いて、例えば熱酸化又は化学エッチングによって除去することができ、これにより転写された層の均一性を低下させないようにすることが可能になる。より好ましくないが、化学機械研磨を用いることもできる。

【0045】

図４を参照すると、電気絶縁層２０もキャリア基板２上に形成される。

【0046】

キャリア基板２は、例えば５００Ωｃｍ超、好ましくは１０００Ωｃｍ以上の高い電気抵抗率を有する、例えばシリコンからなる半導体基板である。

【0047】

キャリア基板は、高い格子間酸素含有量、すなわち２０ｏｌｄ ｐｐｍａを超える含有量を有するシリコン基板であるのが特に有利である（単位ｏｌｄ ｐｐｍａの定義については、Ｒｏｂｅｒｔ Ｋｕｒｔ Ｇｒａｕｐｎｅｒによる学位論文「Ａ Ｓｔｕｄｙ ｏｆ Ｏｘｙｇｅｎ Ｐｒｅｃｉｐｉｔａｔｉｏｎ ｉｎ Ｈｅａｖｉｌｙ Ｄｏｐｅｄ Ｓｉｌｉｃｏｎ」（１９８９），Ｄｉｓｓｅｒｔａｔｉｏｎｓ ａｎｄ Ｔｈｅｓｅｓ，Ｐａｐｅｒ １２１８を参照されたい）。このような基板は、一般に、略語「ＨｉＯｉ」を用いて表される。格子間酸素原子は、熱処理の影響下で析出しやすく、酸素析出物によって形成される「バルク微小欠陥（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔｓ）」（ＢＭＤ）と呼ばれる多数の欠陥を形成し、この欠陥は高温熱処理中に生成される転位をブロックし、これはキャリア基板の結晶品質を維持するのに有利である。

【0048】

実際には、このようなＨｉＯｉ基板を使用してＦＤＳＯＩ基板を製造するために、本方法は、接合前に、格子間酸素を析出させて、前記ＢＭＤを形成させるのに十分な温度でキャリア基板を熱処理するステップを含む。このような熱処理は、典型的には、１０００℃程度の温度に達する熱サイクルで１２時間かけて行われる場合がある。

【0049】

さらに、ＨｉＯｉ基板は一般に、ＦＤＳＯＩ基板には好ましくないＣＯＰ（「結晶由来粒子（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐａｒｔｉｃｌｅｓ）」という用語の頭字語）と呼ばれる多数の結晶欠陥を含む。したがって、製造方法は、キャリア基板外に酸素を拡散させることを目的とした「枯渇化（ｄｅｐｌｅｔｉｏｎ）」熱処理を含むのが有利である。実際には、この処理は、酸素が基板外に拡散することができるように、キャリア基板の表面がフリーである、すなわち酸化されていない限り、格子間酸素を析出させるための熱処理と同時に行うことができる。この場合、この析出／拡散熱処理は、キャリア基板上に電気絶縁層を形成する前に行われるべきである。

【0050】

代替として、当業者は、キャリア基板に、低い又は中程度の格子間酸素含有量、すなわち１０未満、それぞれ１０～２０ｏｌｄ ｐｐｍａの含有量を有するシリコン基板を選択してもよい。このような基板は、一般に、略語「ＬｏｗＯｉ」又は「ＭｉｄＯｉ」を用いて表される。この場合、上述の析出及び／又は拡散熱処理は必要ない。

【0051】

電気絶縁層２０は、ドナー基板１の半導体材料との良質な接合を確実にするように、有利には酸化物層である。

【0052】

電気絶縁層は、堆積プロセス、特に化学気相堆積（ＣＶＤ）によって、又はキャリア基板の酸化熱処理によって形成することができる。

【0053】

電気絶縁層２０の厚さは、好ましくは１０～１５０ｎｍである。

【0054】

図５を参照すると、ドナー基板１は、レシーバ基板２と接触して配置され、転写されるべき薄層１２及び電気絶縁層２０が接合界面にある。次いで、層２０の酸化物と層１２の半導体材料との間で分子接着接合が行われる。

【0055】

接合は、例えば酸素プラズマを用いて電気絶縁性表面を準備するプロセスによって補足されてもよい。

【0056】

上述したように、接合に続く製造ステップは、ＦＤＳＯＩ基板を製造するための既存の方法と比較して相変わらず元のままであり、したがって、本方法は、既存の産業用製造ラインと互換性があり、製品の物理的及び電気的特性に影響を及ぼさない。

【0057】

図６を参照すると、ドナー基板１は、脆弱化領域１１に沿って分離されている。それ自体既知のやり方で、前記分離は、脆弱化領域の近くに機械的応力を加えることによって、熱処理によって、又は任意の他の適切な手段によって引き起こすことができる。

【0058】

この分離が終了すると、薄層１２がドナー基板からキャリア基板に転写され、キャリア基板２、電気絶縁接合層２、及び転写された層１２を含むＦＤＳＯＩ構造が得られる（図７参照）。

【0059】

次いで、前記構造は、ＦＤＳＯＩ基板のために従来実施されている仕上げ処理を受ける。この仕上げ処理には、特に、導入部で述べたように、転写された層の熱平滑化（「バッチアニール」）が含まれる。

【0060】

一部の実施形態では、この平滑化プロセスは、ＦＤＳＯＩ構造のバッチを炉内に配置することと、周囲温度（２０℃）から１５００～１２００℃程度の温度まで温度をゆっくりと上昇させることと、次いで、数分、好ましくは１５分超の持続時間、構造をこの温度に維持することとからなる。

【0061】

接合前にドナー基板から犠牲層を除去することにより、驚くべきことに、キャリア基板へのドーパントの拡散及び最終構造の高抵抗特性の劣化を軽減することが可能になる。

【0062】

この仮説に拘束されることを望むものではないが、本発明者らは、ドナー基板上の保護酸化物層の形成が、ドナー基板と前記酸化物層との界面にドーパントが蓄積する現象の原因である可能性があり、このドーパントが、ドナー基板がキャリア基板に接合された後に拡散すると考えている。したがって、犠牲にされるこの層（及び任意選択で、下にある転写されるべき薄層の表面部分）を除去することで、このドーパントの蓄積を排除するか、又は少なくとも低減するように見える。

【0063】

この平滑化プロセスのサーマルバジェットは、構造内に存在するドーパントを拡散させるのに十分に高いが、ドナー基板内のドーパントは、キャリア基板内に拡散しないように、電気絶縁層（このようなドーパントを全く含まない）によってキャリア基板から十分に離されている。したがって、キャリア基板の電気抵抗率は、接合界面に近い部分においてさえ影響を受けない。

【0064】

したがって、このように形成されたＦＤＳＯＩ構造は、高周波用途、特にミリ波帯域において十分に機能することができる。

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】