特表 2023-543724 共有データファブリック処理クライアントリセットシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-18

(54)【発明の名称】共有データファブリック処理クライアントリセットシステム及び方法

(51)【国際特許分類】

   G06F 11/07 20060101AFI20231011BHJP

   G06F 1/24 20060101ALI20231011BHJP

【ＦＩ】

G06F11/07 196

G06F11/07 140J

G06F1/24 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023518255

(86)(22)【出願日】2021-09-24

(85)【翻訳文提出日】2023-05-08

(86)【国際出願番号】 US2021052004

(87)【国際公開番号】W WO2022067070

(87)【国際公開日】2022-03-31

(31)【優先権主張番号】17/032,301

(32)【優先日】2020-09-25

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(71)【出願人】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ

【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ヴィドヒャナサン カリヤナスンダラム

(72)【発明者】

【氏名】ベンジャミン チェン

(72)【発明者】

【氏名】アレクサンダー ジェイ． ブラノーバー

(72)【発明者】

【氏名】ジョン ペトリー

(72)【発明者】

【氏名】チェンーピン ヤン

(72)【発明者】

【氏名】ロスティスラフ キリチンスキ

【テーマコード（参考）】

5B042

【Ｆターム（参考）】

5B042KK02

(57)【要約】

共有データファブリックを含む処理システムは、第２のクライアントプロセッサを動作させながら、第１のクライアントプロセッサをリセットする。第１のクライアントプロセッサは、共有データファブリックの１つ以上のデバイスへの要求を停止するように命令される。ステータス通信は、第１のクライアントプロセッサが一時的なオフライン状態に入るように、第１のクライアントプロセッサとメモリコントローラ、第２のクライアントプロセッサ、又は、その両方との間でブロックされる。第１のクライアントプロセッサは、非コヒーレントであるものとして示されている。したがって、第１のクライアントプロセッサがリセットされる場合、リセット中又はリセット前に送信されたメッセージによるいくつかのエラー及び効率損失が防止される。
【選択図】図１

【特許請求の範囲】

【請求項1】

方法であって、
処理システムの第１のクライアントプロセッサをリセットすることであって、前記リセットすることは、前記処理システムの共有データファブリックに接続された１つ以上のデバイスへの要求を停止するように、前記第１のクライアントプロセッサに命令することと、前記第１のクライアントプロセッサと、前記共有データファブリックのメモリコントローラと、の間のステータス通信をブロックすることと、前記第１のクライアントプロセッサをリセットさせることと、によって行われる、ことと、
前記第１のクライアントプロセッサを再有効化することと、を含む、
方法。

【請求項2】

前記第１のクライアントプロセッサが要求するのを停止することは、前記第１のクライアントプロセッサが、連鎖した書き込み動作を終了し、書き込み動作を完了することを含む、
請求項１の方法。

【請求項3】

前記ステータス通信をブロックした後に、前記第１のクライアントプロセッサが前記メモリコントローラに対して非コヒーレントであることを示すことを更に含む、
請求項１又は２の方法。

【請求項4】

前記第１のクライアントプロセッサを再有効化することは、
前記第１のクライアントプロセッサと、前記メモリコントローラと、の間の前記ステータス通信を再開させることと、
前記第１のクライアントプロセッサが前記メモリコントローラに対してコヒーレントであることを示すことと、を含む、
請求項３の方法。

【請求項5】

前記ステータス通信をブロックすることにより、前記第１のクライアントプロセッサが一時的なオフライン状態になり、
前記ステータス通信を再開させることにより、前記第１のクライアントプロセッサの前記一時的なオフライン状態が終了する、
請求項４の方法。

【請求項6】

前記第１のクライアントプロセッサが前記一時的なオフライン状態になった後であって、前記第１のクライアントプロセッサが非コヒーレントであることを示す前に、前記第１のクライアントプロセッサへの残りのステータス要求が応答されるのを待機することを更に含む、
請求項５の方法。

【請求項7】

前記ステータス通信をブロックすることは、前記第１のクライアントプロセッサによるステータス応答に対するフロー制御チェックを無効化することを含み、
前記ステータス通信を再開させることは、前記第１のクライアントプロセッサによるステータス応答に対するフロー制御チェックを有効化することを含む、
請求項４の方法。

【請求項8】

前記ステータス通信をブロックすることは、前記第１のクライアントプロセッサに送信されたプローブのスプーフィングを有効化することを含み、
前記ステータス通信を再開させることは、前記第１のクライアントプロセッサに送信されたプローブのスプーフィングを無効化することを含む、
請求項４の方法。

【請求項9】

プローブのスプーフィングを有効化することは、前記第１のクライアントプロセッサと関連付けられたコヒーレントエージェントによって、前記第１のクライアントプロセッサにアドレス指定されたプローブに応じて生成された、スプーフィングされたプローブ応答を送信することを含む、
請求項８の方法。

【請求項10】

プローブのスプーフィングを有効化することは、前記第１のクライアントプロセッサと関連付けられたコヒーレントエージェントによって、前記スプーフィングされたプローブ応答を生成することを含む、
請求項９の方法。

【請求項11】

前記第１のクライアントプロセッサをリセットさせることは、前記第１のクライアントプロセッサと関連付けられたコヒーレントエージェントに対して、前記第１のクライアントプロセッサを前記共有データファブリックにおいてヒューズオフ状態を有するものとして扱うように命令することを含む、
請求項１～１０の何れかの方法。

【請求項12】

集積回路（ＩＣ）であって
並列処理ユニットと、
中央処理ユニット（ＣＰＵ）と、
データファブリックと、を備え、
前記データファブリックは、
メモリコントローラと、
コヒーレントエージェントと、を備え、
前記メモリコントローラは、
前記ＣＰＵから前記並列処理ユニットにステータス通信を送信することであって、前記ステータス通信は、パケット及びプローブを含む、ことを行うように構成されており、
前記コヒーレントエージェントは、
前記ＣＰＵをリセットすることなく、前記並列処理ユニットがリセットされることを判定することと、
前記並列処理ユニットがリセットされることを判定したことに応じて、前記メモリコントローラと、前記並列処理ユニットと、の間の前記ステータス通信をブロックすることと、
前記並列処理ユニットのリセットをトリガすることと、
を行うように構成されている、
集積回路（ＩＣ）。

【請求項13】

前記メモリコントローラは、
前記メモリコントローラと、前記並列処理ユニットと、の間のステータス通信が少なくとも特定の時間にわたってブロックされた後に、前記並列処理ユニットを非コヒーレントとしてマークするように更に構成されている、
請求項１２のＩＣ。

【請求項14】

前記コヒーレントエージェントは、
クレジットリセット信号に基づいて、前記並列処理ユニットからのクレジット利用可能信号によって示される処理クレジットの第１の数と、ゼロ処理クレジットとの間で選択するように構成されたクレジットカウンタを備え、
前記クレジットリセット信号は、前記メモリコントローラと、前記並列処理ユニットと、の間の前記ステータス通信をブロックすることの一部として送信される、
請求項１２又は１３のＩＣ。

【請求項15】

前記コヒーレントエージェントは、
前記クレジットカウンタから受信した前記並列処理ユニットの処理クレジットの指標に基づいて、前記コヒーレントエージェントの１つ以上のメモリデバイスに対して、ステータス通信を前記並列処理ユニットに送信するように命令するように構成された選択モジュールを備える、
請求項１４のＩＣ。

【請求項16】

前記コヒーレントエージェントは、
前記メモリコントローラと、前記並列処理ユニットと、の間の前記ステータス通信をブロックすることの一部として、スプーフされたプローブ応答を前記メモリコントローラに送信するように構成されたスプーフモジュールを備える、
請求項１２のＩＣ。

【請求項17】

方法であって、
少なくとも１つのグラフィック処理ユニット（ＧＰＵ）と、少なくとも１つの中央処理ユニット（ＣＰＵ）と、を備える処理システムの第１のクライアントプロセッサをリセットすることであって、前記第１のクライアントプロセッサをリセットすることは、前記第１のクライアントプロセッサと、前記処理システムのデータファブリックのメモリコントローラと、の間のステータス通信を傍受することと、前記第１のクライアントプロセッサをリセットさせることと、を含む、ことと、
前記第１のクライアントプロセッサを再有効化することと、を含む、
方法。

【請求項18】

前記第１のクライアントプロセッサの処理クレジットは、前記データファブリックに接続された１つ以上のデバイスに分配され、
前記ステータス通信を傍受することは、
前記第１のクライアントプロセッサの前記処理クレジットをワイピングすることと、
前記第１のクライアントプロセッサの前記処理クレジットを初期クレジットカウントにリセットすることと、を含む、
請求項１７の方法。

【請求項19】

前記処理システムのデータファブリックに接続された１つ以上のデバイスへの要求を停止するように前記第１のクライアントプロセッサに命令することであって、第２のクライアントプロセッサの処理クレジットが前記第１のクライアントプロセッサに割り当てられるのを防止することを含む、ことを更に含む、
請求項１７又は１８の方法。

【請求項20】

前記ステータス通信を傍受することは、前記第１のクライアントプロセッサによる応答に対するフロー制御チェックを無効化することを含む、
請求項１７～１９の何れかの方法。

【発明の詳細な説明】

【背景技術】

【0001】

共有データファブリックシステムは、場合によっては、様々な中央処理ユニット（central processing unit、ＣＰＵ）、グラフィック処理ユニット（graphic processing unit、ＧＰＵ）、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、他の並列プロセッサ、他の専用デバイス、又は、それらの任意の組み合わせを含む様々な異種処理クライアントを含む。いくつかの処理クライアントは、ＧＰＵ等のスタンドアロンである場合、他のコンポーネントにおいてエラーを引き起こすことなくシステムの動作中にリセットすることができる。なぜなら、これらのコンポーネントは、他の処理クライアントと同じコヒーレントデータファブリックを共有しないからである。しかしながら、共有データファブリックシステムでは、処理クライアントは、プローブ及びステータス要求を含むステータス通信を互いに頻繁に送信するので、ステータス通信が未処理である間に処理クライアントをリセットすることは、システム障害又はシステム性能低下等の意図しない結果を引き起こす。

【0002】

本開示は、添付の図面を参照することによってより良好に理解され、その数々の特徴及び利点が当業者に明らかになる。異なる図面における同じ符号の使用は、類似又は同一のアイテムを示す。

【図面の簡単な説明】

【0003】

【図1】いくつかの実施形態による、複数の処理クライアントを含む共有データファブリック処理システムのブロック図である。

【図2】いくつかの実施形態による、共有データファブリック処理システム内の処理クライアントをリセットする方法のフロー図である。

【図3】いくつかの実施形態による、処理クレジットを使用してパケットを処理クライアントに送信する共有データファブリック処理システムの一部のブロック図である。

【図4】いくつかの実施形態による、プローブを管理する共有データファブリック処理システムの一部のブロック図である。

【発明を実施するための形態】

【0004】

処理システムは、複数の処理クライアントを接続する共有データファブリックを含む。処理クライアントは、ステータス通信（例えば、パケット及びプローブ）を相互に及びメモリコントローラ等の処理システムの様々な他のデバイスに送信する。いくつかの実施形態では、本明細書で説明するように、処理システムは、システム全体又は他の処理クライアント（例えば、ＣＰＵ）をリセットすることなく、処理クライアントのうち第１の処理クライアント（例えば、ＧＰＵ等の並列処理ユニット）をリセットする。特に、処理システムは、第１の処理クライアントと処理システムの他のデバイスとの間のステータス通信を傍受（intercepts）、ブロック及び／又はスプーフィング（spoofs）する。その結果、第１の処理クライアントは一時的なオフライン状態に入り、第１の処理クライアントは要求にサービスを提供し続けるが、処理システムは第１の処理クライアントがオフラインであるかのようにステータス通信を送信する。最終的に、第１の処理クライアントは、様々な他のデバイスが第１の処理クライアントに代わって動作を実行しておらず、第１の処理クライアントが様々な他のデバイスにメッセージを送信することが予想されない状態に入る。その時点で、第１の処理クライアントはリセットされ、処理システムは、通信の傍受、ブロック及び／又はスプーフィングを停止する。本明細書で説明する手順により、第１の処理クライアントのリセットにもかかわらず、以下で説明する様々な潜在的なエラー、効率の損失又はその両方が回避される。

【0005】

場合によっては、第１の処理クライアント（例えば、ＧＰＵ）のナイーブリセット（naive reset）の結果として、様々な問題が発生する。例えば、ＣＰＵがプローブ要求をＧＰＵに送信し、ＧＰＵがプローブに応答する前にリセットされる場合、場合によっては、プローブに対する応答が送信されない。その結果、場合によっては、プローブ要求に対する応答が受信されない場合、ＣＰＵは潜在的に致命的なエラーを経験することになる。別の例として、ＧＰＵがリセットされる前に処理クレジットがＧＰＵに割り振られ、ＧＰＵがそれらの処理クレジットを解放しない場合、場合によっては、ＧＰＵは、リセット後にそれらの処理クレジットを認識せず、処理クレジットがシステム全体によって使用されないようにし、システム性能を低下させる。更に別の例として、ＧＰＵがリセットされる前にＧＰＵが通信（例えば、ステータス要求）をＣＰＵに送信するが、ＧＰＵがリセットされた後までＣＰＵが通信に応答しない場合、リセットされた後、ＧＰＵはもはや応答を受信しようとしていない。場合によっては、ＧＰＵは、通信を送信することを認識しない。その結果、ＧＰＵがリセットされた後に、ＧＰＵが通信に対する応答をＣＰＵから受信した場合、場合によっては、ＧＰＵは、当該通信をエラーとして登録するか、又は、その応答を別の通信に対する応答として誤って登録する。

【0006】

本明細書で説明する技術は、様々な実施形態では、様々な並列プロセッサ（例えば、ベクトルプロセッサ、グラフィックス処理ユニット（ＧＰＵ）、汎用ＧＰＵ（general-purpose GPU、ＧＰＧＰＵ）、非スカラプロセッサ、高並列プロセッサ、人工知能（artificial intelligence、ＡＩ）プロセッサ、推論エンジン、機械学習プロセッサ、他のマルチスレッド処理ユニット等）の何れかにおいて利用される。説明を容易にするために、本明細書では、ＧＰＵが使用される例示的なコンテキストを参照する。しかしながら、本明細書で説明するシステム及び技術は、別段の記載がない限り、他のタイプの並列プロセッサの使用にも等しく適用されることが理解されよう。

【0007】

図１は、少なくともいくつかの実施形態による、処理クライアントをリセットする処理システム１００を示している。処理システム１００は、処理クライアント１０４～１０６等の複数の処理クライアント、１つ以上のメモリコントローラ１０８及び１つ以上のＩ／Ｏハブ１１０を含む、処理システム１００の様々なコンポーネントを相互接続するために使用されるデータファブリック１０２を含む。各メモリコントローラ１０８自体は、システムメモリ１１２に結合され、各Ｉ／Ｏハブ１１０は、Ｉ／Ｏデバイス１１４、１１５等の１つ以上のＩ／Ｏデバイスに結合されている。

【0008】

処理クライアント１０４～１０６は、１つ以上のプロセッサコア及びローカルキャッシュ階層を含む。プロセッサコアは、例えば、ＣＰＵコア、ＧＰＵコア、ＤＳＰコア、並列プロセッサコア、又は、それらの組み合わせを含む。処理クライアントのローカルキャッシュ階層は、１つ以上のレベルのキャッシュを含む。いくつかの実施形態では、処理クライアント１０４～１０６のうち少なくとも１つは、処理クライアント１０４～１０６のうち少なくとも１つの他の処理クライアントと異なる（すなわち、処理クライアント１０４～１０６は異種である）。他の実施形態では、処理クライアント１０４～１０６は同種である。

【0009】

メモリコントローラ１０８は、対応するシステムメモリ１１２と処理システム１００の他のコンポーネントとの間のインターフェースとして動作する。したがって、処理クライアントのローカルキャッシュ階層にキャッシュされるデータは、通常、「キャッシュライン」と呼ばれるデータのブロックとして操作され、システムメモリ１１２の物理アドレスを使用してメモリ階層にアドレス指定されるか、又は、別様に配置される。キャッシュラインは、処理クライアントからのアクセス要求に応じて、メモリコントローラ１０８によってシステムメモリ１１２からアクセスされ、キャッシュラインは、処理クライアントの１つ以上のキャッシュにインストール又はキャッシュされる。同様に、変更されたデータを含むキャッシュラインが処理クライアントのローカルキャッシュ階層から追い出され、したがってシステムメモリ１１２内で更新される必要がある場合、メモリコントローラ１０８は、このライトバックプロセスを管理する。

【0010】

Ｉ／Ｏデバイス１１４、１１５は、ＤＭＡアクセス動作を使用して、ノード１０１の内外にデータを転送するように動作する。例えば、Ｉ／Ｏデバイス１１４、１１５のうち何れかは、データを受信及び送信するためにノードをネットワークに接続するためのネットワークインターフェースカード（network interface card、ＮＩＣ）、又は、処理クライアント１０４～１０６によって使用される比較的大量のデータの不揮発性記憶のためのハードディスクドライブ（hard disk drive、ＨＤＤ）若しくは他の大容量記憶デバイス等を含むことができる。少なくとも１つの実施形態では、Ｉ／Ｏハブ１１０は、Ｉ／Ｏデバイス１１４、１１５を管理し、データファブリック１０２とＩ／Ｏデバイス１１４、１１５との間のインターフェースとして機能する。例示するために、いくつかの実施形態では、Ｉ／Ｏハブ１１０は、Ｉ／Ｏデバイス１１４、１１５とデータファブリック１０２との間のＰＣＩｅインターコネクトとして動作するように、ペリフェラルコンポーネントインターコネクトエクスプレス（Peripheral Component Interconnect Express、ＰＣＩｅ）ルートコンプレックスを含む。

【0011】

データファブリック１０２は、トランスポート層１３０と、トランスポート層１３０とそれぞれの処理クライアント１０４～１０６との間のインターフェースとして動作する複数のコヒーレントエージェント１３４～１３６と、を含む。加えて、メモリコントローラ１０８は、システムメモリ１１２に対するコヒーレントエージェントとして動作する。しかしながら、他の実施形態では、メモリコントローラ１０８はデータファブリック１０２の外部に配置され、メモリコントローラ１０８及びシステムメモリ１１２のための個別のコヒーレントエージェントが含まれる。Ｉ／Ｏエージェント１４０は、Ｉ／Ｏハブ１１０及びＩ／Ｏデバイス１１４、１１５のためのコヒーレントエージェントとして動作する。更に、いくつかの実施形態では、トランスポート層１３０は、ブリッジコンポーネント（図示せず）を介して１つ以上の他のノード１４１の対応するトランスポート層に結合される。様々な実施形態では、データファブリック１０２は、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（商標）仕様又はＩｎｆｉｎｉｔｙ Ｆａｂｒｉｃ（商標）仕様等の１つ以上の標準化された相互接続仕様と互換性がある。

【0012】

一般的な動作概要として、データファブリック１０２は、処理システム１００の他のコンポーネント間で、及び、処理システム１００と他のノード１４１との間で、コマンド、データ、要求、ステータス通信及び他のシグナリングを転送する。これらのトランスポート動作の１つのそのようなサブセットは、処理クライアント１０４～１０６のうち１つ以上による使用のためにＩ／Ｏデバイス１１４、１１５によって提供されるデータの記憶である。図３を参照して以下で更に説明するように、これらのトランスポート動作の別のサブセットは、メモリコントローラ１０８又は処理クライアント（例えば、処理クライアント１０４）から別の処理クライアント（例えば、処理クライアント１０６）にパケット（例えば、読み取り要求及び応答又は書き込み要求及び応答）を送信することである。図４を参照して以下で更に説明するように、別のサブセットは、メモリコントローラ１０８又は処理クライアント（例えば、処理クライアント１０４）から別の処理クライアント（例えば、処理クライアント１０６）に送信されるプローブ等のステータス通信を含む。

【0013】

場合によっては、エラー又は障害等に起因して、処理システム１００は、処理クライアントがリセットされると判定する。様々な実施形態では、この判定は、対応するコヒーレントエージェント、メモリコントローラ１０８、リセットされる処理クライアントによって、別の処理クライアントによって、又は、別のデバイスによって行われる。上述したように、場合によっては、処理クライアントのナイーブリセットは、様々なエラー、障害又は効率の損失を引き起こす。したがって、図２を参照して以下で更に説明するように、処理クライアントのリセットと関連する問題を防止するために、様々な手順の一部又は全てがとられる。いくつかの実施形態では、処理システム１００は、処理システム１００の残りをリセットすることなく、処理クライアント１０４～１０６の何れかをリセットすることができる。他の実施形態では、処理クライアント１０４～１０６のうち１つ以上は、処理システム１００の残りの部分をリセットせずにリセットすることができない。

【0014】

図２は、いくつかの実施形態による、共有データファブリック処理システム内の処理クライアントをリセットする方法２００を示すフロー図である。方法２００は、いくつかの実施形態では、対応するコヒーレントエージェント、メモリコントローラによって、リセットされる処理クライアントの一部によって、又は、別の処理クライアントによって実施される。いくつかの実施形態では、方法４００は、コンピュータ可読記憶媒体によって記憶された１つ以上の命令に応じて１つ以上のプロセッサによって開始される。場合によっては、方法２００は、より少ないブロック（例えば、フロー制御チェックが別の理由ですでに無効化されているので、フロー制御チェックは無効化されない）又は追加のブロックを含む。

【0015】

ブロック２０２において、処理クライアントは、データファブリックへの要求を行うことを停止するように命令される。例えば、処理クライアント１０６は、メモリコントローラ１０８及びデータファブリック１０２の処理クライアント１０４への要求を行うことを停止する。場合によっては、要求を行うことを停止することは、連鎖された書き込みを終了すること、及び、要求された書き込みを終了することのうち１つ以上を含む。様々な実施形態では、この要求の停止は、クリーン要求境界と一致する。

【0016】

ブロック２０４において、処理クライアントは、処理クライアントとメモリコントローラとの間、又は、処理クライアントと処理システムの他の処理クライアント若しくはデバイスとの間で、ステータス通信並びに読み取り要求及び書き込み要求等の様々な通信が少なくとも部分的にブロック又は傍受される一時的なオフライン状態に入るように命令される。例えば、処理クライアント１０６は、一時的なオフライン状態に入る。処理クライアントが一時的なオフライン状態にある結果として、いくつかの実施形態では、他の処理クライアントからの着信コヒーレンスメッセージがサービスされ続けるが、処理クライアントは、他の処理クライアントに対してオフラインであるように見える。例示する実施形態では、ブロック２０４は、ブロック２０６～２１０を含む。

【0017】

ブロック２０６において、処理クライアントの処理クレジットがワイプされる。例えば、コヒーレントエージェント１３６によって追跡され、処理クライアントが特定の時間内に実行することができるよりも多くのタスクを処理クライアント１０６が受信することを防止するために使用される処理クレジットは、割り当てられているものとして扱われる。その結果、場合によっては、処理システム１００の他のデバイスが処理クライアント１０６にタスクを送信することが妨げられる。

【0018】

ブロック２０８において、処理クライアントのフロー制御チェックが無効にされる。例えば、処理クライアント１０６への応答及びプローブ要求に関するフロー制御チェックが無効にされる。

【0019】

ブロック２１０において、処理クライアントに送信されたプローブに対する応答のスプーフィングが有効化される。例えば、スプーフィングされたプローブ応答は、コヒーレントエージェント１３６によって生成され、処理クライアント１０４から処理クライアント１０６に送信されたプローブに応答して送信される。その結果、処理クライアント１０６に送信されるプローブに対する応答は、キャッシュミスの指標を含む。

【0020】

ブロック２１２において、処理システムは、システムからフラッシュアウトするための処理クライアントによる要求を待機する。例えば、処理システム１００は、処理クライアント１０６による読み取り要求、書き込み要求、ステータス通信、プローブ、及び、他の通信が解決されるのを待機する。様々な実施形態では、処理システムは、１０ナノ秒又は１００マイクロ秒待機する。いくつかの実施形態では、待機時間量は、システムメモリ１１２又はコヒーレントエージェント１３６のメモリ等のメモリに記憶される。

【0021】

ブロック２１４において、処理クライアントは、非コヒーレントとしてマークされる。例えば、処理クライアント１０６は、そのキャッシュがフラッシュされているので、非コヒーレントとしてマークされる。その結果、例示する実施形態では、処理クライアント１０６はもはやキャッシュヒットではないので、プローブはもはや処理クライアント１０６をターゲットとしない。いくつかの実施形態では、方法４００は、（例えば、スプーフィングされたプローブ応答を送信することによって）処理クライアント１０６をターゲットとするプローブが完了するのを待機する。

【0022】

ブロック２１６において、処理クライアントがリセットされる。例えば、場合によっては、処理クライアント１０６がリセットされ、これにより、処理クライアント１０６のインターフェースがリセット初期化状態に戻る。コヒーレントエージェント１３６は、処理クライアント１０６を、ソフトウェアヒューズオフ状態を有するものとして扱うように指示される。したがって、処理システム１００の他の部分がオンラインのままであっても、処理クライアント１０６はリセットする。いくつかの実施形態では、処理クライアントをリセットすることの一部としてヒューズオフ状態を出ることは、処理クライアントの処理クレジットの数をリセットする。

【0023】

ブロック２１８において、処理クライアントは、一時的なオフライン状態を出る。例えば、処理クライアント１０６への様々な通信は、もはやブロック又は傍受されない。例示する実施形態では、ブロック２１８は、ブロック２２０、２２２、２２３を含む。

【0024】

ブロック２２０において、処理クライアントに送信されたプローブに対する応答のスプーフィングが無効化される。例えば、スプーフィングされた応答は、処理クライアント１０６に送信されたプローブに応答してもはや送信されない。ブロック２２２において、フロー制御チェックが有効化される。ブロック２２３において、処理クライアントの処理クレジットが再解放され、処理システムの他のコンポーネントに割り当てられるために利用可能である。

【0025】

ブロック２２４において、処理クライアントは、コヒーレントとしてマークされる。その結果、場合によっては、処理システム１００内のプローブは、再び処理クライアント１０６をターゲットにする。これにより、処理クライアントがリセットされる。

【0026】

図３は、いくつかの実施形態による、図１の処理クライアント１０６においてパケットを処理するための処理クレジットの使用を示すブロック図である。例示する実施形態では、コヒーレントエージェント１３６は、クレジットカウンタ３０２、クレジット有効化モジュール３０４、選択モジュール３０６、及び、パケットメモリ３０８を含む。処理クライアント１０６は、クレジット選択モジュール３１０、パケット選択モジュール３１２、及び、パケットメモリ３１４を含む。例示する実施形態はコンポーネントの特定の構成を示すが、様々な実施形態では、コンポーネントの他の組み合わせが考えられる。更に、いくつかの実施形態では、バッファ又はリピータ等の更なるコンポーネントが考えられるが、説明を容易にするために示されていない。

【0027】

パケット選択モジュール３１２は、処理クライアント１０６のアドレス指定された部分（例えば、プロセッサコア、メモリデバイス等）にパケット３４６を送信するようにパケットメモリ３１４に命令する。いくつかの実施形態では、パケット選択モジュール３１２は、送信されるパケットを指定する。他の実施形態では、パケットメモリ３１４はキューであり、次のパケットが送信される。

【0028】

上述したように、処理クレジットは、処理クライアント１０６に割り当てられた要求を管理するために使用される。したがって、パケット選択モジュール３１２は、クレジット解放信号３４０をクレジット選択モジュール３１０に送り、解放されるクレジットの数を示す。クレジット選択モジュール３１０は、利用可能なクレジットの指標をクレジット利用可能性信号３３６としてクレジットカウンタ３０２に送信する。図２を参照して上述したように、いくつかの実施形態では、処理クライアント１０６をリセットすることは、処理クライアント１０６がリセットした後に処理クレジットを解放することを含む。初期クレジットカウント３３８は、それらの処理クレジットが使用される前に利用可能な処理クレジットの初期数を示す。クレジット選択モジュール３１０は、処理クレジットが再解放される処理クライアント１０６のリセットプロセスの一部としてアサートされるクレジットリセット信号３２０に基づいて、クレジット解放信号３４０及び初期クレジットカウント３３８をクレジット利用可能性信号３３６としてクレジットカウンタ３０２に送信することを選択する。

【0029】

クレジットカウンタ３０２は、処理クライアント１０６の利用可能な処理クレジットの数を追跡する。例示する実施形態では、処理クライアント１０６において新たに利用可能なクレジットの数を示すクレジット選択モジュール３１０からのクレジット利用可能性信号３３６に応じて、利用可能な処理クレジットの数が増やされる。選択モジュール３０６からのクレジット使用信号３２４に応じて、利用可能な処理クレジットの数が減らされる。上述したように、処理クライアント１０６のリセットの一部として、処理クライアント１０６の処理クレジットがワイプされる。いくつかの実施形態では、クレジットリセット信号３２０は、利用可能な処理クレジットがないことを示す。例示する実施形態では、クレジットリセット信号３２０は、クレジットカウンタ３０２及びクレジット選択モジュール３１０の両方に送信される。他の実施形態では、別々の信号がクレジットカウンタ３０２及びクレジット選択モジュール３１０に送信される。クレジットカウンタ３０２は、クレジットがクレジット表示３２２を介してクレジット有効化モジュール３０４に利用可能であるかどうかを示す。

【0030】

クレジット有効化モジュール３０４は、処理クレジットが利用可能であるかどうか、及び、フロー制御信号３２８が有効化されているかどうかに基づいて、パケットの処理を選択的に有効化又は無効化する。図２を参照して上述したように、いくつかの実施形態では、処理クライアントリセットプロセスの一部として生じる、クレジットが利用可能でない場合又はフロー制御信号３２８が無効にされている場合、クレジット有効化モジュール３０４は、選択許可信号３２６を介して、選択モジュール３０６が処理クライアント１０６に送信する通信（例えば、パケット又はプローブ）を選択することを許可されていることを示す。

【0031】

選択許可信号３２６に応じて、選択モジュール３０６は、パケット選択信号３３２を介して、パケットメモリ３０８が処理クライアント１０６にパケットを送信することを許可されていることを示す。いくつかの実施形態では、選択モジュール３０６は、送信されるパケットを指定する。他の実施形態では、パケットメモリ３０８はキューであり、次のパケットが送信される。加えて、選択モジュール３０６は、パケットが処理クライアント１０６に送信されていることを示すクレジット使用信号３２４をクレジットカウンタ３０２に送信する。図４を参照して以下で更に説明するように、いくつかの実施形態では、選択モジュール３０６は、他の通信（例えば、プローブ）が処理クライアント１０６に送信されることを許可されていることを更に示し、場合によっては、他の通信の許可に応じてクレジット使用信号３２４を送信する。

【0032】

着信要求は、パケット３３０としてパケットメモリ３０８に送られる。パケットメモリ３０８は、パケットがパケット３４２としてパケットメモリ３１４に送信されることを選択モジュール３０６がパケット選択信号３３２を介して示すまで、パケットを記憶する。同様に、パケットメモリ３１４は、パケット選択モジュール３１２がパケット選択信号３４４を介して、パケットが処理クライアント１０６のアドレス指定された部分（例えば、プロセッサコア、メモリデバイス等）に送信されることを示すまで、パケットを記憶する。

【0033】

図４は、いくつかの実施形態による、図１の処理クライアント１０６をアドレス指定するプローブの管理を示すブロック図である。例示する実施形態では、コヒーレントエージェント１３６は、プローブメモリ４０２、プローブ選択モジュール４０４、スプーフモジュール４０６、図３の選択モジュール３０６、及び、プローブメモリ４０８を含む。処理クライアント１０６は、プローブメモリ４１０、クライアントメモリ４１２、及び、プローブメモリ４１４を含む。例示する実施形態は、コンポーネントの特定の構成を示すが、様々な実施形態では、コンポーネントの他の組み合わせが考えられる。更に、いくつかの実施形態では、バッファ又はリピータ等の更なるコンポーネントが考えられるが、説明を容易にするために示されていない。

【0034】

プローブ４２８は、処理システム１００の別のデバイス（例えば、メモリコントローラ１０８又は処理クライアント１０４）から受信され、プローブメモリ４０８に記憶される。図３を参照して上述したように、選択モジュール３０６は、選択モジュール３０６が処理クライアント１０６に送信する通信（例えば、パケット又はプローブ）を選択することを許可されていることを示す選択許可信号３２６を受信する。例示する実施形態では、選択許可信号３２６に応じて、選択モジュール３０６は、プローブ選択信号４２７を介して、プローブメモリ４０８がプローブをプローブ４３０として処理クライアント１０６に送信することを許可されていることを示す。いくつかの実施形態では、選択モジュール３０６は、送信されるプローブを指定する。他の実施形態では、プローブメモリ４０８はキューであり、次のプローブが送信される。プローブメモリ４０８は、選択されたプローブをプローブ４３０としてプローブメモリ４１４及びスプーフモジュール４０６に送信する。

【0035】

プローブメモリ４１４は、プローブ４３０を受信し、そのプローブをプローブ４３６としてクライアントメモリ４１２に送信する。プローブ４３６は、クライアントメモリ４１２で処理され、結果として生じるプローブ応答４３４が生成され、プローブメモリ４１０に送信される。プローブメモリ４１０は、プローブ応答４３４を受信し、それをプローブ応答４３２としてプローブ選択モジュール４０４に送信する。

【0036】

図２を参照して上述したように、いくつかの実施形態では、処理クライアント１０６をリセットすることは、スプーフィングされたプローブ応答でいくつかのプローブに応答することを含む。したがって、プローブ４３０は、スプーフモジュール４０６に送信される。スプーフモジュール４０６は、プローブ４３０に応じてスプーフィングされたプローブ応答４２６を生成し、スプーフィングされたプローブ応答４２６をプローブ選択モジュール４０４に送信する。例示する実施形態では、スプーフィングされたプローブ応答４２６は、処理クライアント１０６におけるキャッシュミスを示す。しかしながら、他の実施形態では、スプーフィングされたプローブ応答４２６は、処理クライアント１０６がリセットされている等のように、他のことを示す。いくつかの実施形態では、スプーフモジュール４０６は、受信された各プローブに応じてスプーフィングされたプローブ応答を生成する。他の実施形態では、スプーフモジュール４０６は、処理クライアント１０６のリセットプロセスの一部として有効化される。

【0037】

プローブ選択モジュール４０４は、スプーフ指標（指示）４２０に基づいて、プローブ応答４３２とスプーフィングされたプローブ応答との間で選択する。例示する実施形態では、スプーフ指標４２０は、（例えば、処理クライアント１０６のリセットプロセスの一部として）プローブ応答のスプーフィングが有効化されているかどうかを示す。プローブ応答のスプーフィングが有効化されている場合、スプーフィングされたプローブ応答４２６が選択され、選択されたプローブ応答４２４として出力される。そうでない場合、プローブ応答４３２が選択され、選択されたプローブ応答４２４として出力される。プローブメモリ４０２は、選択されたプローブ応答４２４を受信し、そのプローブ応答を選択されたプローブ応答４２２として、要求元デバイス、メモリコントローラ１０８、又は、処理システム１００の別のデバイスに出力する。

【0038】

いくつかの実施形態では、上述した装置及び技術は、図１～図４を参照して説明した処理システム等の１つ以上の集積回路（integrated circuit、ＩＣ）デバイス（集積回路パッケージ又はマイクロチップとも呼ばれる）を含むシステムに実装される。電子設計自動化（electronic design automation、ＥＤＡ）及びコンピュータ支援設計（computer aided design、ＣＡＤ）ソフトウェアツールは、これらのＩＣデバイスの設計及び製造に使用することができる。これらの設計ツールは、典型的には、１つ以上のソフトウェアプログラムとして表される。１つ以上のソフトウェアプログラムは、回路を製造するための製造システムを設計するか又は適応させるためのプロセスの少なくとも一部を実行するために、１つ以上のＩＣデバイスの回路を表すコードで動作するようにコンピュータシステムを操作するための、コンピュータシステムによって実行可能なコードを含む。このコードは、命令、データ、又は、命令及びデータの組み合わせを含み得る。設計ツール又は製造ツールを表すソフトウェア命令は、典型的には、コンピューティングシステムにアクセス可能なコンピュータ可読記憶媒体に記憶される。同様に、ＩＣデバイスの設計又は製造の１つ以上の段階を表すコードは、同じコンピュータ可読記憶媒体又は異なるコンピュータ可読記憶媒体に記憶され、そこからアクセスされる。

【0039】

いくつかの実施形態では、コンピュータ可読記憶媒体は、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープ、磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）若しくはキャッシュ）、不揮発性メモリ（例えば、読取専用メモリ（ＲＯＭ）若しくはフラッシュメモリ）、又は、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体（例えば、システムＲＡＭ又はＲＯＭ）はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体（例えば、磁気ハードドライブ）はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、光学ディスク又はユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、ネットワークアクセス可能ストレージ（ＮＡＳ））は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。

【0040】

いくつかの実施形態では、上述した技術の特定の態様は、ソフトウェアを実行する処理システムの１つ以上のプロセッサによって実装される。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶されるか、別の方法で明確に具体化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、命令及び特定のデータを含んでもよく、当該命令及び特定のデータは、１つ以上のプロセッサによって実行されると、上述した技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する。非一時的なコンピュータ可読記憶媒体は、例えば、磁気又は光ディスク記憶デバイス、フラッシュメモリ等のソリッドステート記憶デバイス、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）、又は、他の不揮発性メモリデバイス（単数又は複数）等を含み得る。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈され若しくは別の方法で実行可能な他の命令形式で実装可能である。

【0041】

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

【0042】

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

【0043】

本開示内では、場合によっては、異なるエンティティ（これらは、「コンポーネント」、「ユニット」、「デバイス」等と様々に呼ばれる）が１つ以上のタスク又は動作を実行するように「構成されている」と説明又は特許請求される。この明確な語句「１つ以上のタスクを実行する」ように構成されるエンティティは、本明細書では構造（すなわち、電子回路等の物理的なもの）を指すために使用される。より具体的には、この明確な語句は、この構造が動作中に１つ以上のタスクを実行するようになっていることを示すために使用される。構造は、構造が現在動作されていなくても、何らかのタスクを実行するように「～するように構成される」と言うことができる。「データを記憶するように構成されるメモリデバイス」は、例えば、対象の集積回路が現在使用されていなくても（例えば、電源がそれに接続されない）、動作中にデータを記憶する回路を有する集積回路を包含するように意図される。したがって、いくつかのタスクを実行するように「～するように構成される」と説明又は列挙されるエンティティは、デバイス、回路、タスクを実施するために実行可能なプログラム命令を記憶するメモリ等の物理的な何かを指す。この句は、無形の何かを指すために本明細書では使用されない。更に、「～するように構成される」という用語は、「ように構成可能である」ことを意味することを意図しない。例えば、プログラムされていないフィールドプログラマブルゲートアレイは、何らかの特定の機能を果たすように「～するように構成される」とはみなされないが、プログラミング後にその機能を果たす「～するように構成可能」となり得る。加えて、構造が１つ以上のタスクを実行する「～するように構成される」と添付の特許請求の範囲に記載することは、ミーンズプラスファンクション要素を有すると解釈されることを明確に意図していない。

【図1】

【図2】

【図3】

【図4】

【手続補正書】

【提出日】2023-05-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

方法であって、
処理システムの第１のクライアントプロセッサをリセットすることであって、前記リセットすることは、前記処理システムの共有データファブリックに接続された１つ以上のデバイスへの要求を停止するように、前記第１のクライアントプロセッサに命令することと、前記第１のクライアントプロセッサと、前記共有データファブリックのメモリコントローラと、の間のステータス通信をブロックすることと、前記第１のクライアントプロセッサをリセットさせることと、によって行われる、ことと、
前記第１のクライアントプロセッサを再有効化することと、を含む、
方法。

【請求項2】

前記第１のクライアントプロセッサが要求するのを停止することは、前記第１のクライアントプロセッサが、連鎖した書き込み動作を終了し、書き込み動作を完了することを含む、
請求項１の方法。

【請求項3】

前記ステータス通信をブロックした後に、前記第１のクライアントプロセッサが前記メモリコントローラに対して非コヒーレントであることを示すことを更に含む、
請求項１又は２の方法。

【請求項4】

前記第１のクライアントプロセッサを再有効化することは、
前記第１のクライアントプロセッサと、前記メモリコントローラと、の間の前記ステータス通信を再開させることと、
前記第１のクライアントプロセッサが前記メモリコントローラに対してコヒーレントであることを示すことと、を含む、
請求項３の方法。

【請求項5】

前記ステータス通信をブロックすることにより、前記第１のクライアントプロセッサが一時的なオフライン状態になり、
前記ステータス通信を再開させることにより、前記第１のクライアントプロセッサの前記一時的なオフライン状態が終了する、
請求項４の方法。

【請求項6】

前記第１のクライアントプロセッサが前記一時的なオフライン状態になった後であって、前記第１のクライアントプロセッサが非コヒーレントであることを示す前に、前記第１のクライアントプロセッサへの残りのステータス要求が応答されるのを待機することを更に含む、
請求項５の方法。

【請求項7】

前記ステータス通信をブロックすることは、前記第１のクライアントプロセッサによるステータス応答に対するフロー制御チェックを無効化することを含み、
前記ステータス通信を再開させることは、前記第１のクライアントプロセッサによるステータス応答に対するフロー制御チェックを有効化することを含む、
請求項４の方法。

【請求項8】

前記ステータス通信をブロックすることは、前記第１のクライアントプロセッサに送信されたプローブのスプーフィングを有効化することを含み、
前記ステータス通信を再開させることは、前記第１のクライアントプロセッサに送信されたプローブのスプーフィングを無効化することを含む、
請求項４の方法。

【請求項9】

プローブのスプーフィングを有効化することは、前記第１のクライアントプロセッサと関連付けられたコヒーレントエージェントによって、前記第１のクライアントプロセッサにアドレス指定されたプローブに応じて生成された、スプーフィングされたプローブ応答を送信することを含む、
請求項８の方法。

【請求項10】

プローブのスプーフィングを有効化することは、前記第１のクライアントプロセッサと関連付けられたコヒーレントエージェントによって、前記スプーフィングされたプローブ応答を生成することを含む、
請求項９の方法。

【請求項11】

前記第１のクライアントプロセッサをリセットさせることは、前記第１のクライアントプロセッサと関連付けられたコヒーレントエージェントに対して、前記第１のクライアントプロセッサを前記共有データファブリックにおいてヒューズオフ状態を有するものとして扱うように命令することを含む、
請求項１～１０の何れかの方法。

【請求項12】

デバイスであって
並列処理ユニットと、
中央処理ユニット（ＣＰＵ）と、
データファブリックと、を備え、
前記データファブリックは、
メモリコントローラと、
コヒーレントエージェントと、を備え、
前記メモリコントローラは、
前記ＣＰＵから前記並列処理ユニットにステータス通信を送信することであって、前記ステータス通信は、パケット及びプローブを含む、ことを行うように構成されており、
前記コヒーレントエージェントは、
前記ＣＰＵをリセットすることなく、前記並列処理ユニットがリセットされることを判定することと、
前記並列処理ユニットがリセットされることを判定したことに応じて、前記メモリコントローラと、前記並列処理ユニットと、の間の前記ステータス通信をブロックすることと、
前記並列処理ユニットのリセットをトリガすることと、
を行うように構成されている、
デバイス。

【請求項13】

前記メモリコントローラは、
前記メモリコントローラと、前記並列処理ユニットと、の間のステータス通信が少なくとも特定の時間にわたってブロックされた後に、前記並列処理ユニットを非コヒーレントとしてマークするように更に構成されている、
請求項１２のデバイス。

【請求項14】

前記コヒーレントエージェントは、
クレジットリセット信号に基づいて、前記並列処理ユニットからのクレジット利用可能信号によって示される処理クレジットの第１の数と、ゼロ処理クレジットとの間で選択するように構成されたクレジットカウンタを備え、
前記クレジットリセット信号は、前記メモリコントローラと、前記並列処理ユニットと、の間の前記ステータス通信をブロックすることの一部として送信される、
請求項１２又は１３のデバイス。

【請求項15】

前記コヒーレントエージェントは、
前記クレジットカウンタから受信した前記並列処理ユニットの処理クレジットの指標に基づいて、前記コヒーレントエージェントの１つ以上のメモリデバイスに対して、ステータス通信を前記並列処理ユニットに送信するように命令するように構成された選択モジュールを備える、
請求項１４のデバイス。

【請求項16】

前記コヒーレントエージェントは、
前記メモリコントローラと、前記並列処理ユニットと、の間の前記ステータス通信をブロックすることの一部として、スプーフされたプローブ応答を前記メモリコントローラに送信するように構成されたスプーフモジュールを備える、
請求項１２のデバイス。

【請求項17】

方法であって、
少なくとも１つのグラフィック処理ユニット（ＧＰＵ）と、少なくとも１つの中央処理ユニット（ＣＰＵ）と、を備える処理システムの第１のクライアントプロセッサをリセットすることであって、前記第１のクライアントプロセッサをリセットすることは、前記第１のクライアントプロセッサと、前記処理システムのデータファブリックのメモリコントローラと、の間のステータス通信を傍受することと、前記第１のクライアントプロセッサをリセットさせることと、を含む、ことと、
前記第１のクライアントプロセッサを再有効化することと、を含む、
方法。

【請求項18】

前記第１のクライアントプロセッサの処理クレジットは、前記データファブリックに接続された１つ以上のデバイスに分配され、
前記ステータス通信を傍受することは、
前記第１のクライアントプロセッサの前記処理クレジットをワイピングすることと、
前記第１のクライアントプロセッサの前記処理クレジットを初期クレジットカウントにリセットすることと、を含む、
請求項１７の方法。

【請求項19】

前記処理システムのデータファブリックに接続された１つ以上のデバイスへの要求を停止するように前記第１のクライアントプロセッサに命令することであって、第２のクライアントプロセッサの処理クレジットが前記第１のクライアントプロセッサに割り当てられるのを防止することを含む、ことを更に含む、
請求項１７又は１８の方法。

【請求項20】

前記ステータス通信を傍受することは、前記第１のクライアントプロセッサによる応答に対するフロー制御チェックを無効化することを含む、
請求項１７～１９の何れかの方法。

【国際調査報告】