特表 2023-545695 膜を移転するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-10-31

(54)【発明の名称】膜を移転するための方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20231024BHJP

【ＦＩ】

H01L27/12 B

H01L21/02 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023520443

(86)(22)【出願日】2021-10-06

(85)【翻訳文提出日】2023-06-05

(86)【国際出願番号】 FR2021051733

(87)【国際公開番号】W WO2022079374

(87)【国際公開日】2022-04-21

(31)【優先権主張番号】2010644

(32)【優先日】2020-10-16

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(72)【発明者】

【氏名】ダラス， フランソワ‐ザビエル

(72)【発明者】

【氏名】ギスレン， ブルーノ

(57)【要約】

本発明は、空洞（１１）の上方に圧電性の膜（１４）を備えるデバイス（１０）を製作するための方法に関し、この方法は、ａ）キャリア基板の第１の面（１２）上へと開口している空洞（１１）が設けられたキャリア基板（１）を用意するステップであって、空洞（１１）が３０μｍよりも大きな横方向寸法を持っているステップと、ｂ）表面層（２２）の範囲を定めている埋め込み弱化平面（２０）が設けられたドナー基板（２）を用意するステップと、ｃ）ドナー基板（２）の前面（２１）に、５００ｎｍよりも厚い厚さ（ｅ）を持つ圧電材料から作られる強化層（１３）を堆積するステップと、ｄ）キャリア基板（１）とドナー基板（２）とを接合するステップと、ｅ）表面層（２２）と強化層（１３）とを含んでいる膜（１４）をキャリア基板（１）へ移転するために埋め込み弱化平面（２０）においてドナー基板（２）を剥離するステップとを含む。
【選択図】 図５

【特許請求の範囲】

【請求項1】

少なくとも１つの空洞（１１）の上方に圧電性の膜（１４）を備えているデバイス（１０）を製作するための方法であって、
ａ）平面（ｘ，ｙ）の全体に広がっている第１の面（１２）を有すると共に、前記第１の面（１２）上へと開口している空洞（１１）が設けられたキャリア基板（１）を用意するステップであって、前記空洞（１１）が３０μｍよりも大きな前記平面（ｘ，ｙ）内の横方向寸法を持っている、キャリア基板（１）を用意するステップと、
ｂ）ドナー基板（２）の前面（２１）を通して軽元素種を注入することによって形成された埋め込み弱化平面（２０）が設けられた前記ドナー基板（２）を用意するステップであり、前記弱化平面（２０）が表面層（２２）の範囲を定めている、ドナー基板（２）を用意するステップと、
ｃ）前記ドナー基板（２）の前記前面（２１）に、５００ｎｍよりも厚い厚さ（ｅ）を持つ圧電材料から作られる強化層（１３）を堆積するステップと、
ｄ）前記キャリア基板（１）の前記第１の面（１２）と前記強化層（１３）との間に配置されたボンディング界面（３０）において前記キャリア基板（１）とドナー基板（２）とを接合するステップと、
ｅ）ステップｄ）の後で、前記表面層（２２）と前記強化層（１３）とを含んでいる膜（１４）を前記キャリア基板（１）へ移転するように前記埋め込み弱化平面（２０）において前記ドナー基板（２）を剥離するステップであって、前記膜（１４）が前記空洞（１１）の上方に設置されている、前記ドナー基板（２）を剥離するステップと、
を含む方法。

【請求項2】

前記ドナー基板（２）が、シリコン又は炭化ケイ素から作られている、請求項１に記載の方法。

【請求項3】

前記キャリア基板（１）が、シリコンから作られている、請求項１に記載の方法。

【請求項4】

前記ドナー基板（２）が、シリコンから作られていて、前記強化層（１３）が、４５０℃より低い温度で堆積されている、請求項１に記載の方法。

【請求項5】

前記ドナー基板が、炭化ケイ素から作られていて、前記強化層（１３）が、８５０℃より低い温度で堆積されている、請求項１に記載の方法。

【請求項6】

前記注入された軽元素種が、水素イオン及び／又はヘリウムイオンである、請求項１～５のいずれか一項に記載の方法。

【請求項7】

第１の導電性層（３１）が、前記強化層（１３）と前記キャリア基板（１）との間に挟まれていて、前記第１の層（３１）が、前記強化層（１３）と直接接触していて、前記デバイス（１０）の下部電極（３１）を形成するように構成されている、請求項１～６のいずれか一項に記載の方法。

【請求項8】

ボンディング層（３２）が、前記強化層（１３）と前記キャリア基板（１）との間に挟まれていて、前記ボンディング層（３２）が前記キャリア基板（１）と直接接触している、請求項１～７のいずれか一項に記載の方法。

【請求項9】

前記ボンディング層（３２）が、酸化シリコンから作られている、請求項８に記載の方法。

【請求項10】

第２の導電性層（３３）が、前記強化層（１３）に形成されていて、前記第２の層（３３）が前記デバイス（１０）の上部電極（３３）を形成するように構成されている、請求項１～９のいずれか一項に記載の方法。

【請求項11】

剥離するステップｅ）の後に、前記表面層（２２）への少なくとも１つの機械的グラインディング操作及び／又は少なくとも１つの化学機械研磨操作及び／又は少なくとも１つの化学エッチング操作を含む、請求項１～１０のいずれか一項に記載の方法。

【請求項12】

接合するステップｄ）が、一方で前記強化層（３）が設けられた前記ドナー基板（２）と他方で前記キャリア基板（１）の前記第１の面（１２）との間の分子接着によってボンディングすることを含む、請求項１～１１のいずれか一項に記載の方法。

【請求項13】

前記表面層（２２）の自由表面上の堆積のステップが、前記表面層（２２）の厚さを厚くするためにステップｅ）の後で実行される、請求項１～１２のいずれか一項に記載の方法。

【請求項14】

３０μｍよりも大きな横方向寸法を持っている少なくとも１つの空洞が設けられたキャリア基板へ圧電性の膜（１４）を移転するように構成されたドナー基板（２）であって、
前記ドナー基板（２）に配置されていて、表面層（２２）の範囲を定めている弱化平面（２０）と、
前記表面層（２２）に配置され５００ｎｍよりも厚い厚さ（ｅ）を持っている圧電材料から作られた強化層（１３）と、
を備える、ドナー基板（２）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロエレクトロニクス及びマイクロシステムズの分野に関する。特に、本発明は、少なくとも１つの空洞の上方を変形させることができる圧電性を有する膜を備えている構造を製作するための方法に関する。

【背景技術】

【0002】

ＭＥＭＳ（微小電気機械システム）デバイスは、様々なセンサの製造において幅広い利用を見出している。これらのＭＥＭＳデバイスのうちの多くの動作原理は、空洞の上方の柔軟な膜を振動させるものである。記載が、例えば、ＰＭＵＴ（圧電マイクロマシン超音波トランスデューサ）マイクロシステムズになされることがある。動作では、物理パラメータ、例えば、音響波の伝播によって生じる膜の振動が、電気信号へと変換される（又は逆も同様であり、デバイスが受信機モードであるかエミッタモードであるかどうかに依存する）。

【0003】

空洞の上方に吊り下げられた膜を有する構造を製作するために、多数の取り組みが行われていることがある。最初の取り組みは、空洞が設けられた基板に以前に貼り付けられたＳＯＩ（シリコンオンインシュレータ）基板をバラバラにすることから成る。もう１つの取り組みは、膜の堆積のステップ及び化学侵食を通して膜を解放するステップを含む。

【0004】

犠牲堆積によって吊り下げ膜を形成することは、多数の欠点：限定されるはずの空洞内の何もない空間、解放の間に空洞の底部への膜のボンディングのリスク、部分的解放のリスク、膜上への機械的ストレスを管理することの困難さ、等がある。加えて、ＳＯＩ基板をグラインディング／化学侵食によって除去する前にＳＯＩ基板をボンディングすることによって吊り下げ型膜を形成することが、（ボンディングの瞬間に封じられる）空洞内の雰囲気のより優れた制御を可能にする。しかしながら、この作業がＳＯＩ基板の消費を必要とするという理由で、この作業は比較的費用がかかる。

【0005】

もう１つの、よりすっきりとした代替形態は、吊り下げ型膜を形成するためにスマートカット（Ｓｍａｒｔ－Ｃｕｔ）（商標）技術を使用して空洞の直接上方への層の移転を利用することから成る。

【0006】

この代替形態を用いると、大きな寸法を有する空洞の上方に膜を移転することが困難である。しかしながら、大きな寸法を有する空洞にとって、特にＰＭＵＴデバイスの動作周波数が大き過ぎず、０．１と１０ＭＨｚとの間であるように空洞が一般に数１００ミクロンの寸法があるＰＭＵＴデバイスにとって現実の必要性がある。

【0007】

フランス特許ＦＲ２７１５５０２は、スマートカットを使用して空洞を覆って吊り下げられる膜をどのように移転するかを記載している。この教示によれば、空洞を含んでいる基板がシリコンから作られるときには、空洞の寸法（Ｌｍａｘ）は、移転される膜の厚さ（ｅ０）の１０倍未満であるべきである。空洞の「寸法」により理解されるものは、基板の前面の主平面内の横方向寸法、例えば、幅、長さ、直径、等である。

【0008】

加えて、スマートカット（商標）タイプの方法を使用して移転しようとする膜の最大厚さ（ｅ０）は、ドナー基板注入エネルギーによって制限され、以て数ミクロン以上ではあり得ない。具体的に、より深い注入を可能にできる高エネルギーイオン注入（＞２５０ｋｅＶ）は、低フラックスであり、イオン注入ステップは、著しく長い時間を必要とするはずである。結果として、目標ドーズ（数１０^１６ｃｍ^－２）を注入するために、この方法は、実行することが困難であり（遅く）そして費用がかかるはずである。加えて、このような機器は、標準ではない。その結果、スマートカットを使用して得られるこのタイプの構造の空洞の最大横方向寸法は、数１０ミクロン以上にはなり得ない。

【発明の概要】

【0009】

本発明は、前述の欠点のすべて又はそのうちのいくつかを克服することを目的とする。本発明は、大きなサイズの少なくとも１つの空洞を含む基板へ圧電性の膜を移転するためにスマートカットを使用するための方法に関する。

【0010】

そのために、発明は、少なくとも１つの空洞の上方に圧電性の膜を備えているデバイスを製作するための方法に関し、前記方法は、
ａ）平面（ｘ，ｙ）の全体に広がっている第１の面を有しそして前記第１の面上へと開口している空洞が設けられたキャリア基板を用意するステップであり、前記空洞が３０μｍよりも大きい前記平面（ｘ，ｙ）内の横方向寸法を有している、キャリア基板を用意するステップと、
ｂ）ドナー基板の前面を通して軽元素種を注入することによって形成された埋め込み弱化平面が設けられた前記ドナー基板を用意するステップであり、前記弱化平面が表面層の範囲を定めている、ドナー基板を用意するステップと、
ｃ）前記ドナー基板の前記前面に、５００ｎｍよりも厚い厚さを持つ圧電材料から作られる強化層を堆積するステップと、
ｄ）前記キャリア基板の前記第１の面と前記強化層との間に配置されるボンディング界面のところで前記キャリア基板と前記ドナー基板とを接合するステップと、
ｅ）ステップｄ）の後で、前記表面層及び前記強化層を含んでいる膜を前記キャリア基板へ移転させるために前記埋め込み弱化平面において前記ドナー基板を剥離するステップであり、前記膜が前記空洞の上方に設置される、前記ドナー基板を剥離するステップと
を含む。

【0011】

単独で又はいずれかの技術的に実行可能な組み合わせで実施されてもよいこの製造方法の他の利点及び非限定的な特徴によれば、
前記ドナー基板が、シリコン又は炭化ケイ素から作られており、
前記キャリア基板が、シリコンから作られており、
前記ドナー基板が、シリコンから作られていて、前記強化層が、４５０℃よりも低い温度で堆積されており、
前記ドナー基板が、炭化ケイ素から作られていて、前記強化層が、８５０℃より低い温度で堆積されており、
前記注入された軽元素種が、水素イオン及び／又はヘリウムイオンであり、
第１の導電性層が、前記強化層と前記キャリア基板との間に挟まれていて、前記第１の層が、前記強化層と直接接触していて、前記デバイスの下部電極を形成するように構成されており、
ボンディング層が、前記強化層と前記キャリア基板との間に挟まれていて、前記ボンディング層が前記キャリア基板と直接接触していて、前記ボンディング層が酸化シリコンから好ましくは作られており、
第２の導電性層が、前記強化層上に形成されていて、前記第２の層が、前記デバイスの上部電極を形成するように構成されており、
前記方法が、剥離するステップｅ）の後で、前記表面層の少なくとも１つの機械的グラインディング操作及び／又は少なくとも１つの化学機械研磨操作及び／又は少なくとも１つの化学エッチング操作を含んでおり、
接合するステップｄ）が、一方では前記強化層が設けられた前記ドナー基板と他方では前記キャリア基板の前記第１の面との間を分子接着によりボンディングすることを含んでおり、
前記表面層の自由表面上の堆積のステップが、前記表面層の厚さを厚くするためにステップｅ）の後で実行される。

【0012】

発明のもう１つの態様によれば、発明はまた、３０μｍよりも大きな横方向寸法を持っている少なくとも１つの空洞が設けられたキャリア基板へ圧電性の膜を移転するように構成されたドナー基板にも関し、前記ドナー基板が、
前記ドナー基板（２）に配置されており、表面層の範囲を定めている弱化平面と、
前記表面層（２２）に配置され５００ｎｍよりも厚い厚さ（ｅ）を持っている圧電材料から作られた強化層と
を備える。

【図面の簡単な説明】

【0013】

発明の他の特徴及び利点は、添付の図を参照して与えられる発明の下記の詳細な説明から明らかになるであろう。

【図1】本発明にしたがって、埋め込み空洞の上方に配置された膜を移転するための方法のステップを示す図である。

【図2】本発明にしたがって、埋め込み空洞の上方に配置された膜を移転するための方法のステップを示す図である。

【図3】本発明にしたがって、埋め込み空洞の上方に配置された膜を移転するための方法のステップを示す図である。

【図4】本発明にしたがって、埋め込み空洞の上方に配置された膜を移転するための方法のステップを示す図である。

【図5】本発明にしたがって、埋め込み空洞の上方に配置された膜を移転するための方法のステップを示す図である。

【図6A】本発明による移転方法の変形形態及び他のステップを示す図である。

【図6B】本発明による移転方法の変形形態及び他のステップを示す図である。

【図6C】本発明による移転方法の変形形態及び他のステップを示す図である。

【図6D】本発明による移転方法の変形形態及び他のステップを示す図である。

【発明を実施するための形態】

【0014】

説明では、複数の図中の同じ参照符号が、同じタイプの要素に対して使用されることがある。図は、読み易さのために等尺ではない模式的な表現である。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横方向寸法に対して等尺ではなく、そして複数の層の互いに対する相対的な厚さは、図では必ずしも重視される必要がない。

【0015】

発明は、空洞１１を含んでいるキャリア基板１へ圧電性の膜１４を移転するための方法に関し（図１～図５）、前記移転方法は、大きなサイズの埋め込み空洞１１を含んでいる構造１０を製作することを目的にしている。

【0016】

発明による方法は、キャリア基板１を用意するステップ（図１参照）を含み、キャリア基板１は、ドナー基板２へ接合されるものである第１の面１２と、第１の面１２の反対の、裏面と呼ばれる第２の面１２’とを有する。非限定的な例として、キャリア基板１は、シリコン、ガラス、サファイア、等から構成されてもよい。キャリア基板１の厚さは、数１００μｍ程度のもの、典型的には、ほぼ３００ｍｍの直径を有する基板に関して７７５μｍのものであってもよい。

【0017】

キャリア基板１は、キャリア基板の第１の面１２上へと開口している複数の空洞１１を含んでいる。各々の空洞１１は、底面及び周囲壁を有する。キャリア基板１は、シリコン基板であることが好ましい。

【0018】

目標デバイス、特に目標ＭＥＭＳデバイスに依存する各々の空洞１１の幾何学的形状は、下記によって規定され、
キャリア基板１の第１の面１２（主平面（ｘ，ｙ）と呼ばれる）の平面内の空洞１１の形状、この形状は、おそらく円形、正方形、長方形又は多角形であろう、
主平面（ｘ，ｙ）内の空洞１１の横方向寸法Ｌ、前記横方向寸法Ｌは、数１０ミクロン～数ミリメートルまでおそらく変わるであろう、
主平面（ｘ，ｙ）に垂直なｚ軸に沿った空洞１１の深さ、前記深さは、数１００ナノメートル～数１０ミクロン又は数１００ミクロンまでおそらく変わるであろう。

【0019】

発明によれば、移転方法は、大きなサイズの埋め込み空洞１１を含んでいるキャリア基板１へ圧電性の膜１４を移転することを含む。「大きなサイズ」により意味されるものは、空洞１１の平面（ｘ，ｙ）内の横方向寸法Ｌが３０μｍよりも大きいことである。

【0020】

空洞１１の平面的分布、すなわち主平面（ｘ，ｙ）内の空洞の分布もまた、目標デバイスに依存し、空洞間間隔１１を規定するであろう：空洞間間隔は、数ミクロン～数１００ミクロン、又は数ミリメートルまでおそらく変わるであろう。空洞間間隔は、キャリア基板１の全表面にわたりおそらく一様で同じであろう、又は前記キャリア基板１の表面上の複数の領域同士の間で変わるであろう。

【0021】

特に、埋め込み空洞を含んでいる構造１０へと様々なタイプのデバイスを共に集積することが行われる場合に、キャリア基板１は、異なる形状、横方向寸法、深さ及び／又は平面的分布を有する空洞１１をおそらく含有するであろうことが注目されるであろう。

【0022】

様々な層（例えば、窒化シリコン、酸化シリコン、等）が、埋め込み空洞１１を含んでいる構造１０を用いて製作しようと意図されるデバイスのタイプに応じて、空洞１１の底面及び／又は壁面におそらく堆積されるであろう。

【0023】

発明による方法はさらに、キャリア基板１に接合されるものである前面２１、及び裏面２１’を有するドナー基板２を用意するステップも含む（図２参照）。

【0024】

例として、そして非限定的な方式で、ドナー基板２は、少なくとも１つの半導体材料、例えば、シリコン、炭化ケイ素、窒化ガリウム、等、又は圧電材料、例えば、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、ＰＺＴ、等をおそらく含むであろう。ドナー基板２は、シリコン基板又は炭化ケイ素（ＳｉＣ）基板であることが好ましい。

【0025】

ドナー基板２を用意するステップはさらに、表面層２２を形成するものであるドナー基板１の第１の部分とドナー基板２の残部を構成するものである第２の部分２３との間に横たわる弱化平面２０を形成するように、前面２１を通して前記ドナー基板２の中へと軽元素種を注入するステップも含む。注入される軽元素種は、水素イオン及び／又はヘリウムイオンであることが好ましい。

【0026】

第１の部分、そしてそれゆえに将来の表面層２２の厚さは、軽元素種（例えば、水素及び／又はヘリウム）の注入エネルギーに依存する。注入エネルギーは、ドナー基板２の第１の部分が約０．２ミクロン～２ミクロンまでの厚さを持つように選択されることが有利である。

【0027】

加えて、発明による方法は、ドナー基板２の前面２１に圧電性を有する材料から作られた強化層１３を堆積するステップをさらに含む（図３参照）。堆積ステップは、ドナー基板２への軽元素種のイオン注入のステップの後で実施される。層１３の厚さｅは、５００ｎｍよりも厚い。層１３の厚さｅが、１μｍ又はさらに４μｍよりも厚いことがさらにもっと好ましい。

【0028】

強化層１３は、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウムナトリウム（Ｋ_ｘＮａ_１－ｘＮｂＯ_３又はＫＮＮ）、チタン酸バリウム（ＢａＴｉＯ３）、石英、チタン酸ジルコン酸鉛又はＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）、求められる特性に応じて可変比率（例えば、７０／３０又は９０／１０）でのニオブ酸鉛マグネシウムとチタン酸鉛との混合物（ＰＭＮ－ＰＴ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムスカンジウム（ＡｌＳｃＮ）、等から選択される材料から構成されてもよい。

【0029】

強化層１３は、ＡｌＮ又はＰＺＴから作られることが好ましい。具体的に、これら２つの材料は、ＭＥＭＳ分野では最も一般的に使用されている圧電材料であると考えられている。加えて、ＡｌＮの弾性係数は、３００ＧＰａ程度のものであり、ＰＺＴの弾性係数よりも実質的に大きい。このように、ＡｌＮが強化層１３の圧電材料として選択さることがさらにもっと好ましい。

【0030】

例示的な実装形態として、強化層１３がＡｌＮから作られていて、そしてドナー基板２がほぼ５０μｍの横方向寸法を持つ空洞が設けられているシリコンから作られているときに、強化層の厚さは、好ましくは１．５μｍ以上である。強化層１３がＰＺＴから作られているもう１つの類似の例示的な実装形態によれば、そのときには、強化層１３の厚さは、７．５μｍよりも厚くなるように好ましくは選択される。

【0031】

加えて、当業者は、膜１４を移転することを上手くやるように空洞１１の横方向寸法Ｌ及び強化層１３の機械的特性（例えば、ヤング率）にしたがって強化層１３の厚さを選択することが可能であろう。

【0032】

当業者はまた、ブリスタリングを防止するようにドナー基板２の性質にしたがって強化層１３の堆積のための温度を適応させることもできるであろう。

【0033】

言い換えると、強化層１３は、大きなサーマルバジェットを有する熱処理の影響で弱化平面２０によって引き起こされることがあるブリスタリングを防止するように適応されそして構成される温度で有利には堆積される。

【0034】

具体的に、軽イオンを注入する効果は、弱化平面２０のところに欠陥（原子空孔欠陥又は格子間原子欠陥）を作り出すことである。これらの欠陥は、プレートレットと一般に呼ばれ、約１０ナノメートル程度のサイズを有する。温度の効果は、オストワルドライプニングを介してこれらの欠陥の個数の変化を引き起こすことにより、マイクロクラック又はマイクロキャビティの発生をもたらす。過飽和したときには、ドナー基板２へと注入された軽イオンは、温度の効果の下でこれらのマイクロキャビティへとガス状の形態で凝集する。大きなサーマルバジェットが加えられると、空洞は、気泡の形態で縦方向及び横方向にそのときには成長しそして合体して、前面２１にブリスタリングを生じさせる。

【0035】

１つの変形実施形態によれば、ドナー基板２がシリコンから作られる（又は軽イオンが注入されているシリコンから作られた層を含む）ときには、堆積温度は、好ましくは４５０℃よりも低い、さらにより好ましくは４００℃よりも低い。

【0036】

もう１つの変形実施形態によれば、ドナー基板２が炭化ケイ素から作られる（又は軽イオンが注入されている炭化ケイ素から作られた層を含む）ときには、堆積温度は、好ましくは８５０℃よりも低い。

【0037】

層１３は、マイクロエレクトロニクス分野における従来の方法に匹敵する当業者には知られたいずれかの技術を使用して堆積されてもよい。強化層１３が、カソードスパッタリングを使用して又はゾル－ゲル技術、化学堆積技術使用して堆積されることが好ましい。

【0038】

例として、カソードスパッタリングによる堆積は、窒化アルミニウム（ＡｌＮ）などのある種の材料に関して３００又は４００℃程度の低い堆積温度用の結晶化した圧電層を得ることを有利に可能にする。

【0039】

ＡｌＮから作られた圧電強化層１３が、発明にしたがってカソードスパッタリングを使用して堆積されることが有利である。

【0040】

加えて、ＰＺＴが、結晶化されるために、ＡｌＮの堆積に対するよりも相対的に高い温度でカソードスパッタリングを使用して堆積される。ＰＺＴの堆積のための温度は、７００℃に達することがある。

【0041】

発明の１つの実施形態によれば、ＰＺＴから作られた強化層１３は、ゾル－ゲル法を使用して堆積されてもよい。これは、化学堆積技術であり、堆積されるべき前駆体が溶剤に固体の形態で添加される。得られた溶液は、次いでドナー基板２の前面２１の全体にわたり広げられる。広げることが、スピンコーティングにより実現されてもよい。基板は、次いで、炭素鎖を切断する焼成のステップを受ける前に溶剤を蒸発させるために乾燥される。広げるステップ、乾燥するステップ及び焼成ステップのシーケンスは、得られる層の厚さを厚くするために複数回繰り返されてもよい。加えて、得られる層は、本質的に一般に非晶質であり、最終結晶化／緻密化熱処理ステップを必要とする。

【0042】

もう１つの実施形態によれば、ＰＺＴから作られる強化層１３は、低温ＭＯＣＶＤ（有機金属化学気相堆積）を使用して製作されてもよい。具体的に、この技術が、４００℃よりも低くてもよい又はさらにより低くてもよい温度で結晶状態のＰＺＴを堆積することを可能にさせることが知られている。

【0043】

発明の１つの実施形態によれば、方法は、堆積した強化層１３を修復するための熱処理を任意選択で含む。前記修復熱処理は、強化層１３を部分的に又は完全に再結晶化するように有利には働くことがある。この処理はまた、圧電層の堆積中に、前に又は後で層へと取り込まれることがある不純物を堆積した圧電層から脱ガスするため及び／又は取り除くために使用されてもよい。１つの代替形態によれば、熱処理は、堆積した層１３の結晶品質を改善するための熱アニールを含んでもよい。

【0044】

図４に図示したように、発明による方法は、キャリア基板１とドナー基板２とを接合するステップをさらに含む。キャリア基板１及びドナー基板２は、キャリア基板１の第１の面１２とドナー基板２の前面２１に配置された強化層１３との間に配置されるボンディング界面３０において接合される。

【0045】

このステップは、一方ではキャリア基板１の第１の面１２と、他方ではキャリア基板１の強化層１３との間の分子接着による直接ボンディングを含むことが有利である。先行技術では良く知られている分子接着の原理は、ここではさらに詳細には説明されないであろう。接合しようとする表面は、良い品質の接合が得られるためには非常に良い表面仕上げ（清浄度、小さな粗さ、等）でなければならないことに留意されたい。

【0046】

良い品質の接合を保証するために、接合するステップが、ドナー基板２の接合しようとする表面（ここではこの実施形態によれば強化層１３の表面）及びキャリア基板１の接合しようとする表面を、前記表面同士が接触する前に、洗浄することを含むことが有利である。例として、特にシリコン系の基板について、マイクロエレクトロニクスで使用される従来のシーケンスは、中間のリンスをともなう、オゾン洗浄、ＳＣ１洗浄（ＳＣ１は標準洗浄（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ）１の頭字語である）及びＳＣ２洗浄（ＳＣ２は標準洗浄２の頭字語である）を含む。接合しようとする表面はまた、前記表面同士の間を高いボンディングエネルギーに高めるために、接触させる前に、例えば、プラズマを使用しておそらく活性化されるであろう。

【0047】

発明による方法は、表面層２２及び強化層１３を含む膜１４をキャリア基板１へ移転するように埋め込み弱化平面２０においてドナー基板２を剥離するステップをさらに提供する。剥離することは、ドナー基板２の表面層２２と残部２３との間の埋め込み弱化平面２０において生じる（図２、図４及び図５参照）。

【0048】

加えて、剥離するステップは、当然のことながら、キャリア基板１と強化層１３が設けられたドナー基板２とを接合するステップの後で行われる。この剥離するステップは、スマートカット法による従来の剥離するステップである。

【0049】

図５に図示したように、剥離するステップの完了で、キャリア基板１へ移転された膜１４が得られる。スマートカット法は、優れた厚さ均一性を有する薄層が得られることを有利に可能にすることが思い出されるであろう。この基準は、制御された厚さを示す柔軟な膜を必要としているある種のＭＥＭＳデバイスにとって非常に有利であり得る。

【0050】

この剥離することは、数１００度と９５０℃との間の温度での熱処理中に好ましくは実行される。剥離することは、弱化平面がドナー基板２のシリコン層内に配置されるときには、７００℃よりも低い温度で行われる熱処理中に実施されることが好ましい。もう１つの実施形態によれば、剥離することは、弱化平面がドナー基板２の炭化ケイ素層内に配置されるときには、９５０℃よりも低い温度で行われる熱処理中に実施される。

【0051】

１つの実施形態によれば、剥離するステップは、代替で、機械的ストレスを用いて熱処理の後で機械的に支援されてもよい又は実行されてもよい。

【0052】

強化層１３がゾル－ゲルを使用して堆積されたＰＺＴから作られている実施形態によれば、５００と７５０℃との間の温度において実行される剥離熱処理は、ドナー基板を剥離することと堆積したＰＺＴの再結晶化を有利に可能にするであろう。言い換えると、剥離熱処理はまた、ＰＺＴ層を修復するための熱処理も含んでいる。

【0053】

膜１４がキャリア基板１へ移転された後で、剥離するステップは、結晶品質（層からの欠陥の除去）、表面品質（層２２の自由表面からの残留粗さの除去）を改善すること及び／又は表面層２２の厚さを修正することを目的とする仕上げ処理を含んでもよい。この処理は、１つ又は複数の熱処理、化学機械研磨、化学エッチ、エピタキシャル成長及び／又は追加の層の堆積をおそらく含むであろう。

【0054】

具体的に、スマートカット法を使用して移転された表面層２２の厚さが不十分であるある種のケースでは、上に述べた仕上げ処理中に、例えば、エピタキシャル成長又は他の知られた堆積方法によって表面層２２の自由表面に追加の層を堆積することによってこの厚さを増加させることが可能である（図６Ｄ参照）。追加の層は、好ましくは表面層２２と同じ性質のものである。

【0055】

発明による方法の完了で、得られたものは、大きなサイズの埋め込み空洞１１及び１つ又は複数の空洞１１の上方に（表面層２２及び強化層１３を含む）圧電性の膜１４を設けた構造１０である。

【0056】

発明による方法は、実施することが容易であり、そして大きな空洞が設けられたキャリア基板への膜の効果的な移転を有利なことに可能にし、前記空洞が３０μｍよりも大きな横方向寸法を持っている。膜は、その全体が移転され、そしてスマートカット法の利点から恩恵を受ける。具体的に、出願人は、５００ｎｍよりも厚い厚さを持っている強化層は、その性質が圧電性でありそしてドナー基板とは異なっていても、ドナー基板に強化効果を大きくすることを可能にさせることを観察した。これは、スマートカット法が大きなサイズの空洞で覆われたキャリア基板を取り扱うときに生じることがある膜のブリスタリングの問題及び／又は部分移転の問題を回避することを有利なことに可能にする。「部分移転」によって意味されるものは、膜の一部が剥離するステップの後でキャリア基板に移転されていないことである。

【0057】

加えて、発明による強化層は、圧電性のものである。このように、発明による方法は、簡潔であり、実施することが容易でありそして大きなサイズの空洞を有する基板に圧電性の膜を製作する際に効果的であり、一方でスマートカット法の利点から恩恵を受ける解決策を提供する。言い換えると、移転された膜は、制御された厚さを有し、空洞の上方に柔軟な膜を必要とするある種のＭＥＭＳデバイスとって極めて有利であり得る厚さの優れた均一性を示す。特に、得られた構造は、空洞が一般に数１００ミクロンの大きさであるＰＭＵＴデバイスを製作するために使用されてもよい。移転された膜の圧電性のものであり及びキャリア基板内の空洞の大きなサイズのものであるスマートカット法の利点のおかげで、発明による方法は、特に正確で一様な動作周波数を有するＰＭＵＴデバイスの製作のために構成された構造を得ることを可能にする。

【0058】

図６Ａに図示した１つの実施形態によれば、キャリア基板１及び／又はドナー基板２は、それらの界面の結合品質及びボンディングエネルギーを高めるために、それぞれ、第１の面１２において及び／又は強化層１３より上にボンディング層３２を含んでもよい。ボンディング層３２は、ボンディング界面３０がキャリア基板１の第１の面１２と前記ボンディング層３２との間であるように強化層１３上に好ましくは配置される（図６Ａ及び図６Ｃ参照）。ボンディング層３２は酸化シリコンから作られることが有利である。具体的に、酸化シリコンは、容易に堆積される材料でありそして直接ボンディングに匹敵する粗さが得られることを可能にする。

【0059】

ボンディング層３２が酸化シリコンから作られ、そしてＴＥＯＳ（テトラエチルオルトケイ酸塩）ＰＥＣＶＤを使用して形成されることが好ましい。ボンディング層の堆積の後で、酸化物層は、上に説明したように、直接ボンディングステップのための酸化物層を準備するために、平坦化されそして次いで洗浄されてもよい。

【0060】

ボンディングを向上させるように構成された層３２に加えて、追加の層が、特に強化層１３において設けられてもよい。これらの層の配置、性質及び機能は、下記に詳細に説明されるであろう。

【0061】

図６Ｂに図示した１つの実施形態によれば、第１の導電性層３１が強化層１３とキャリア基板１との間に挟まれる。第１の層３１は、強化層１３と直接接触しており、発明による方法の完了で製作されるデバイス１０の下部電極３１を形成するように構成される。

【0062】

第１の層３１は、強化層１３を堆積するステップの後で堆積されてもよい。この層３１は、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）、モリブデン又はアルミニウム（Ａｌ）から作られてもよい。加えて、第１の層３１は、マイクロエレクトロニクスの分野では従来の方法に匹敵する当業者には知られているいずれかの技術を使用して製作されてもよい。下部電極３１は、互いに組み合わせられた櫛の形態を有利には取ってもよい。

【0063】

例として、第１の層３１は、ＰＶＤ（物理気相堆積）を使用して堆積されてもよい。堆積は、（４５０℃よりも低い）低温で好ましくは実行される。層３１の堆積に関して、密着層及び／又は拡散バリア層もまた設けられてもよい。密着層は、特に、層３１が金属的な性質のものである場合に、ドナー基板２上の層３１の堆積の品質を向上させるように働く。加えて、拡散バリア層は、可能性のある後の技術的ステップ中に最終構造への金属の拡散を防止することを有利には可能にする。

【0064】

１つの実施形態によれば、層３１が直接ボンディングに匹敵する（十分なレベルの粗さ）ときに、層３１は、キャリア基板１に直接にボンディングされてもよい（例えば、Ａｕ／Ａｕ直接ボンディング）。このケースでは、熱圧着ボンディングもまた想定され得る。

【0065】

ボンディング層３２が上に説明したように使用される発明の１つの実施形態によれば、ボンディング層３２が第１の層３１に堆積されてもよい。

【0066】

図６Ｂに図示したもう１つの実施形態によれば、第２の導電性層３３が表面層２２に形成される。第２の層３２は、表面層２２と直接接触しており、発明による方法の完了で製作されるデバイス１０の上部電極３２を形成するように構成される。

【0067】

第２の層３３は、剥離するステップの後で（図６Ｂ参照）又は強化層１３の堆積の前に（図６Ｃ参照）堆積されてもよい。この層３３は、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）、モリブデン又はアルミニウム（Ａｌ）から作られてもよい。

【0068】

図６Ｃに図示したように、層３３は、剥離するステップの後で、表面層２２と強化層１３との間に挟まれるように強化層１３の堆積の前に堆積されることが好ましい。この実施形態によれば、電極３１及び３３は、有利には埋め込まれ、そしてそれゆえに、電極が望まれない酸化又は悪化をほとんど受けないように不動態化される。

【0069】

加えて、第２の層３３は、層３１と同じ方法で、言い換えると、マイクロエレクトロニクス分野における従来方法に匹敵する当業者には知られたいずれかの技術を使用して製作されてもよい。さらにその上、層３１及び３３は、数ナノメートル～数１０ナノメートルまでの範囲にわたる厚さを持ってもよい。

【0070】

発明はまた、大きなサイズの空洞１１を含むキャリア基板１へ圧電性の膜１４を移転するように構成されたドナー基板２にも関する（図１から図５）。

【0071】

図３に図示したように、ドナー基板２は、少なくとも１つの半導体材料、例えば、シリコン、炭化ケイ素、窒化ガリウム、等、又は圧電材料、例えば、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、ＰＺＴ、等を含むバルク基板を含む。ドナー基板２は、シリコン基板又は炭化ケイ素（ＳｉＣ）基板であることが好ましい。

【0072】

発明によるドナー基板は、表面層２２を形成するものであるドナー基板１の第１の部分とドナー基板２の残部を作るものである第２の部分２３との間に横たわる弱化平面２０が設けられる。弱化平面は、前記ドナー基板２中へと軽元素種を注入することにより形成される。注入される軽元素種は、水素イオン及び／又はヘリウムイオンであることが好ましい。

【0073】

さらにその上、ドナー基板２は、ドナー基板２の前面２１に配置された圧電性の強化層１３が設けられる。層１３の厚さは、５００ｎｍよりも厚い。層１３の厚さｅは、１μｍ又はさらに４μｍよりも厚いことがさらにもっと好まれる。

【0074】

強化層１３は、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウムナトリウム（Ｋ_ｘＮａ_１－ｘＮｂＯ_３若しくはＫＮＮ）、チタン酸バリウム（ＢａＴｉＯ３）、石英、チタン酸ジルコン酸鉛若しくはＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）、求められる特性に応じて可変比率（例えば、７０／３０若しくは９０／１０）でのニオブ酸鉛マグネシウムとチタン酸鉛（ＰＭＮ－ＰＴ）との混合物、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムスカンジウム（ＡｌＳｃＮ）、等から選択される材料を含んでもよい。

【0075】

強化層１３は、ＡｌＮ又はＰＺＴから作られることが好ましい。

【0076】

層１３は、マイクロエレクトロニクス分野における従来の方法に匹敵する当業者には知られているいずれかの技術を使用して堆積されてもよい。強化層１３は、カソードスパッタリングを使用して又は化学堆積技術であるゾル－ゲル技術を使用して堆積されることが好ましい。

【0077】

発明によるドナー基板は、強化層１３と表面層２２とにより形成された膜１４を大きなサイズの空洞１１が設けられたキャリア基板１へ移転するように有利には構成される（図５参照）。発明によるドナー基板２は、膜の良好で効果的な移転を容易にする強化性と、このような材料を必要とするデバイス、特にＰＭＵＴデバイスを製作するための圧電性との両方を提供する膜の移転を有利なことに可能にする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【国際調査報告】