特表 2023-546304 抵抗スイッチングポリマー膜および製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-02

(54)【発明の名称】抵抗スイッチングポリマー膜および製造方法

(51)【国際特許分類】

   H10B 63/00 20230101AFI20231026BHJP

   H10N 70/20 20230101ALI20231026BHJP

   H10N 70/00 20230101ALI20231026BHJP

   H10N 99/00 20230101ALI20231026BHJP

【ＦＩ】

H10B63/00

H10N70/20

H10N70/00 Z

H10N99/00

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021568570

(86)(22)【出願日】2021-10-20

(85)【翻訳文提出日】2022-01-13

(86)【国際出願番号】 US2021055733

(87)【国際公開番号】W WO2022087055

(87)【国際公開日】2022-04-28

(31)【優先権主張番号】17/078,509

(32)【優先日】2020-10-23

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(71)【出願人】

【識別番号】507335687

【氏名又は名称】ナショナル ユニヴァーシティー オブ シンガポール

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ワン， シンコー

(72)【発明者】

【氏名】スディジョノ， ジョン

(72)【発明者】

【氏名】ゴン， シャオ

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083JA32

5F083JA36

5F083JA37

5F083JA38

5F083JA39

5F083JA40

5F083JA42

5F083JA60

(57)【要約】

抵抗スイッチングポリマー膜を含むデバイスが、記載されている。抵抗スイッチングポリマー膜を含むデバイスを製造する方法もまた、記載されている。

【特許請求の範囲】

【請求項1】

第１の導電性材料、
第２の導電性材料、ならびに
前記第１の導電性材料と前記第２の導電性材料を分離する抵抗スイッチングポリマー膜であって、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの１つ以上を含む抵抗スイッチングポリマー膜、
を含むデバイス。

【請求項2】

前記抵抗スイッチングポリマー膜が、１ｎｍから１００ｎｍの範囲の厚さを有する、請求項１に記載のデバイス。

【請求項3】

前記抵抗スイッチングポリマー膜が、その両側間に異なる電圧を印加するときに、高抵抗状態および低抵抗状態を有する、請求項１に記載のデバイス。

【請求項4】

前記高抵抗状態と前記低抵抗状態の比が、１０^１から１０^８の範囲にある、請求項３に記載のデバイス。

【請求項5】

前記低抵抗状態および前記低抵抗状態の各抵抗状態が、－２００℃から２００℃の範囲の温度で、１０^２秒から１０^１０秒の範囲の持続時間の間、保持される、請求項３に記載のデバイス。

【請求項6】

前記第１の導電性材料および前記第２の導電性材料のうちの１つ以上が、１ｎｍから１００ｎｍの範囲の厚さを有する、請求項１に記載のデバイス。

【請求項7】

前記第１の導電性材料および前記第２の導電性材料のうちの１つ以上が、ＴｉＮ、ＴａＮ、Ｔｉ、Ｎｉ、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｔ、ＺｒＮ_ｘ、Ｒｕ、Ｐｄ、ｐ型ドープされたＳｉ、ｎ型ドープされたＳｉ、ｐ型またはｎ型ドープされたＧｅ、酸化インジウムスズ（ＩＴＯ）、ＳｒＲｕＯ_３、カーボンナノチューブ、グラフェン、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ（３－アルキルチオフェン）、およびそれらの誘導体のうちの１つ以上を含む、請求項１に記載のデバイス。

【請求項8】

前記デバイスが、１つ以上の誘電体膜をさらに含み、前記１つ以上の誘電体膜が、前記抵抗スイッチングポリマー膜と、前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つとの間に配置される、請求項１に記載のデバイス。

【請求項9】

前記１つ以上の誘電体膜が、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、またはそれらの組み合わせを含む、請求項８に記載のデバイス。

【請求項10】

基板をさらに含み、請求項１の前記デバイスが、前記基板上に取り付けられ、前記基板が、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、ポリエチレンナフタレート、またはそれらの組み合わせを含む、請求項１に記載のデバイス。

【請求項11】

双安定または多安定電気デバイスである、請求項１に記載のデバイス。

【請求項12】

抵抗変化型メモリ（ＲＲＡＭ）デバイスである、請求項１に記載のデバイス。

【請求項13】

前記第１の導電性材料、前記第２の導電性材料、および前記抵抗スイッチングポリマー膜のうちの１つ以上が、透明である、請求項１に記載のデバイス。

【請求項14】

分子層堆積（ＭＬＤ）プロセスによって抵抗スイッチングポリマー膜を堆積させる方法であって、
第１の堆積前駆体を基板処理領域に流して、基板上に化合物層を形成することと、
前記基板処理領域から前記第１の堆積前駆体を除去することと、
前記基板処理領域で前記化合物層を第２の堆積前駆体と反応させて、前記基板上に前記抵抗スイッチングポリマー膜を形成することと、
前記基板処理領域から前記第２の堆積前駆体を除去することと、
を含み、
前記第１の堆積前駆体は、以下の第１の式で表され、
Ｘ１－Ｒ１－Ｘ２
式中、
Ｒ１は、アルキル基、芳香族基、およびシクロアルキル基のうちの１つ以上を含み、
Ｘ１は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの１つ以上を含み、
Ｘ２は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの１つ以上を含み、
前記第２の堆積前駆体は、以下の第２の式で表され、
Ｙ１－Ｒ２－Ｙ２
式中、
Ｒ２は、アルキル基、芳香族基、およびシクロアルキル基のうちの１つ以上を含み、
Ｙ１は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの１つ以上を含み、
Ｙ２は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの１つ以上を含む、方法。

【請求項15】

前記第１の堆積前駆体が、テレフタロイルクロリド、テレフタルアルデヒド、および１，４－フェニレンジイソシアネートからなる群から選択される、請求項１４に記載の方法。

【請求項16】

前記第２の堆積前駆体が、エチレンジアミン、トリス（２－アミノエチル）アミン、フェニレンジアミン、および１，４－ジアミノシクロヘキサンからなる群から選択される、請求項１４に記載の方法。

【請求項17】

前記抵抗スイッチングポリマー膜が１ｎｍから１００ｎｍの範囲の厚さを有するまで、前記分子層堆積（ＭＬＤ）プロセスが繰り返される、請求項１４に記載の方法。

【請求項18】

前記方法が、１℃から２００℃の範囲の温度で実行される、請求項１４に記載の方法。

【請求項19】

デバイスを形成する方法であって、
基板上の第１の導電性材料をパターニングすることと、
前記第１の導電性材料上の抵抗スイッチングポリマー膜であって、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの１つ以上を含む抵抗スイッチングポリマー膜をクロスパターニングすることと、
前記抵抗スイッチングポリマー膜上に第２の導電性材料を堆積させることと、
を含む方法。

【請求項20】

前記方法が、１つ以上の誘電体膜を堆積させることをさらに含み、前記誘電体膜が、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、またはそれらの組み合わせを含む、請求項１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本開示の実施形態は、電子デバイスに関し、詳細には、抵抗スイッチングポリマー膜を含む電子デバイスおよび製造方法に関する。

【背景技術】

【0002】

［０００２］半導体業界は、次世代のデータストレージ技術を追求する上で多くの課題に直面している。従来のＳｉベースのデータストレージ技術が、広く探求されてきた。焦点は、より高速で、より高密度で、より低電力のデータストレージデバイスにある。

【0003】

［０００３］デバイス性能を向上させる１つの方法は、ナノスケールのフィーチャを使用することである。フィーチャは、より高いアスペクト比（例えば５：１よりも大きい）によって特徴付けられ得る。このようなフィーチャには、複数のリソグラフィステップや高性能材料の統合などの複雑な製造ステップが必要である。ただし、このアプローチは、理論的および実際的な制限に直面している。例えば、堆積は、フィーチャの上部でおよび側壁に沿って起こり得るので、堆積が続くと、フィーチャ内の側壁の間を含めてフィーチャをピンチオフし、フィーチャ内にボイドを生成する可能性がある。これは、デバイス性能と後続の処理工程に影響を与える可能性がある。メモリデバイス、例えば抵抗変化型メモリ（ＲＲＡＭ）または他の双安定／多安定電気デバイスなどの電子デバイスの製造において、ポリマー膜の厚さ、組成、形態および共形性のうちの１つ以上のより正確な制御を可能にする材料および方法を提供する必要がある。

【発明の概要】

【0004】

［０００４］本開示の一態様は、第１の導電性材料、第２の導電性材料、および第１の導電性材料と第２の導電性材料を分離する抵抗スイッチングポリマー膜を含むデバイスに関する。いくつかの実施形態の抵抗スイッチングポリマー膜は、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの１つ以上を含む。

【0005】

［０００５］本開示の別の態様は、分子層堆積（ＭＬＤ）プロセスによって抵抗スイッチングポリマー膜を堆積する方法に関する。いくつかの実施形態の方法は、第１の堆積前駆体を基板処理領域に流して、基板上に化合物層を形成することと、基板処理領域から第１の堆積前駆体を除去することと、基板処理領域で化合物層を第２の堆積前駆体と反応させて、基板上に抵抗スイッチング膜を形成することと、基板処理領域から第２の堆積前駆体を除去することと、を含む。

【0006】

［０００６］本開示の別の態様は、デバイスを形成する方法に関する。いくつかの実施形態の方法は、基板上で第１の導電性材料をパターニングすることと、第１の導電性材料上で抵抗スイッチングポリマー膜をクロスパターニングすることと、抵抗スイッチングポリマー膜上に第２の導電性材料を堆積させることと、を含む。いくつかの実施形態の抵抗スイッチングポリマー膜は、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの１つ以上を含む。

【0007】

［０００７］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明が、添付の図面にいくつかが示されている実施形態を参照することによって行われ得る。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、本開示は、他の同等に有効な実施形態を認めることができることに留意されたい。

【図面の簡単な説明】

【0008】

【図1】本開示の一実施形態による、抵抗スイッチングポリマー膜を含むデバイスの概略図を示す。

【図2】本開示の一実施形態による方法を示すフローチャートである。

【発明を実施するための形態】

【0009】

［００１０］本発明のいくつかの例示的な実施形態を説明する前に、本発明は、以下の説明に記載される構造またはプロセスステップの詳細に限定されないことを理解されたい。本発明は、他の実施形態が可能であり、様々な方法で実施または実行することができる。

【0010】

［００１１］本明細書で使用される場合、「基板」または「基板表面」は、膜処理が実行される基板の任意の部分または基板上に形成された材料表面の任意の部分を指す。例えば、処理を実行できる基板表面には、用途に応じて、シリコン、酸化シリコン、窒化シリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、ならびに金属、金属窒化物、金属合金、およびその他の導電性材料などの他の材料が含まれる。基板には、半導体ウェハが含まれるが、これに限定されない。基板は、前処理プロセスに曝露されて、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、および／またはベークすることができる。直接に基板自体の表面への膜処理に加えて、本開示では、開示される膜処理ステップのいずれも、より詳細に以下で開示されるように、基板上に形成された下層に対しても実行することができ、「基板表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、例えば、膜／層または部分的な膜／層が基板表面上に堆積された場所では、新しく堆積された膜／層の露出面が、基板になる。

【0011】

［００１２］本明細書で使用される場合、「原子層堆積」、「分子層堆積」または「周期的堆積」は、基板上に材料の層を堆積するための２つ以上の反応性化合物の順次的曝露を含むプロセスを指す。

【0012】

［００１３］本明細書で使用される場合、「可撓性」という用語は、壊れることなく曲がるまたはねじれることができる種を伴う物質を意味するために、交換可能に使用される。

【0013】

［００１４］本明細書および添付の特許請求の範囲で使用される場合、「反応性化合物」、「反応性ガス」、「反応種」、「前駆体」、「プロセスガス」、「堆積前駆体」などの用語は、表面反応（例えば、化学吸着、酸化、還元、付加環化）において基板または基板上の材料と反応することができる種を伴う物質を意味するために、交換可能に使用される。基板、または基板の一部が、処理チャンバの反応ゾーンに導入される２つ以上の反応性化合物に順次曝露される。

【0014】

［００１５］本明細書で使用される場合、「金属」は、銅、コバルト、ニッケル、タングステン、ルテニウム、クロム、鉄、白金、金、銀、モリブデン、ガリウムおよびインジウムを含む、金属、金属合金、金属酸化物、金属窒化物、またはそれらの組み合わせを指す。

【0015】

［００１６］本明細書で使用される場合、「金属表面」は、金属で形成された基板の任意の部分または材料表面の任意の部分を指す。金属表面は、前処理プロセスに曝露されて、基板を研磨、コーティング、ドープ、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、および／またはベークすることができる。直接に金属表面自体への前処理に加えて、本開示では、開示される金属表面処理のいずれも、より詳細に以下で開示されるように、下層金属表面に対しても実行することができ、「金属表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、例えば、膜／層または部分的な膜／層が金属表面上に堆積された場所では、新しく堆積された膜／層の露出面が、金属表面になる。

【0016】

［００１７］本明細書で使用される場合、「誘電体表面」または「誘電体膜」は、誘電体材料で形成された基板の任意の部分または材料表面の任意の部分を指す。誘電体材料の非限定的な例には、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３が含まれる。誘電体表面は、前処理プロセスに曝露されて、基板を研磨、コーティング、ドープ、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、および／またはベークすることができる。直接に誘電体表面自体への前処理に加えて、本開示では、開示される誘電体表面処理のいずれも、より詳細に以下で開示されるように、下層金属表面に対しても実行することができ、「誘電体表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、例えば、膜／層または部分的な膜／層が金属表面上に堆積された場所では、新しく堆積された膜／層の露出面が、金属表面になる。

【0017】

［００１８］本開示の実施形態は、第１の導電性材料、第２の導電性材料、および第１の導電性材料と第２の導電性材料を分離する抵抗スイッチングポリマー膜を含むデバイスを提供する。１つ以上の実施形態では、メモリデバイス、例えば、抵抗変化型メモリ（ＲＲＡＭ）または他の双安定／多安定電気デバイスなどの電子デバイスおよびそれらの製造方法が提供される。いくつかの実施形態では、方法は、ポリマー膜の厚さ、組成、形態、および共形性のうちの１つ以上のより正確な制御を提供する。いくつかの実施形態では、方法は、デバイスのスケーリングを提供し、堆積プロセスは、低温で、例えば、室温（例えば、２５℃）から１５０℃で実施することができる。１つ以上の実施形態では、抵抗スイッチングポリマー膜は、１ｎｍから１００ｎｍの範囲の厚さを有する。

【0018】

［００１９］いくつかの実施形態の抵抗スイッチングポリマー膜は、抵抗スイッチングポリマー膜の両側間に異なる電圧を印加するときに、高抵抗状態および低抵抗状態を有する。高抵抗状態と低抵抗状態の比は、いくつかの実施形態では、１０^１から１０^８の範囲である。また、１つ以上の実施形態によれば、各抵抗状態（低抵抗状態および低抵抗状態）は、－２００°Ｃから２００°Ｃの範囲の温度で、１０^２秒から１０^１０秒の範囲の持続時間の間、保持される。

【0019】

［００２０］いくつかの実施形態では、デバイスの第１の導電性材料および第２の導電性材料のうちの１つ以上が、１ｎｍから１００ｎｍの範囲の厚さを有する。第１の導電性材料および第２の導電性材料のうちの１つ以上が、ＴｉＮ、ＴａＮ、Ｔｉ、Ｎｉ、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｔ、ＺｒＮ_ｘ、Ｒｕ、Ｐｄ、ｐ型またはｎ型ドープされたＳｉ、ｐ型ドープされたＧｅまたはｎ型ドープされたＧｅ、酸化インジウムスズ（ＩＴＯ）、ＳｒＲｕＯ_３、カーボンナノチューブ、グラフェン、導電性ポリマーのうちの１つ以上を含む。導電性ポリマーは、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ（３－アルキルチオフェン）およびそれらの誘導体のうちの１つ以上を含む。

【0020】

［００２１］いくつかの実施形態のデバイスは、１つ以上の誘電体膜をさらに含む。いくつかの実施形態の誘電体膜は、抵抗スイッチングポリマー膜と第１の導電性材料との間、または抵抗スイッチングポリマー膜と第２の導電性材料との間に配置される。いくつかの実施形態の誘電体膜は、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、またはそれらの組み合わせを含む。

【0021】

［００２２］いくつかの実施形態では、デバイスは、基板をさらに含み、特定の実施形態では、デバイスは、基板上に取り付けられる。いくつかの実施形態の基板は、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、ポリエチレンナフタレート、またはそれらの組み合わせを含む。

【0022】

［００２３］１つ以上の実施形態のデバイスは、双安定または多安定電気デバイスである。いくつかの実施形態のデバイスは、抵抗変化型メモリ（ＲＲＡＭ）デバイスである。いくつかの実施形態のデバイスは、第１の導電性材料、第２の導電性材料、および抵抗スイッチングポリマー膜のうちの１つ以上が可撓性および／または透明である。

【0023】

［００２４］１つ以上の実施形態によれば、現在の半導体製造プロセスと適合性のある、低いプロセス温度で実施することができる完全ドライプロセスが提供される。このプロセスは、高アスペクト比の構造に膜を堆積させるために利用できる。高アスペクト比は、５：１～２０：１、６：１～２０：１、７：１～２０：１、８：１～２０：１、９：１～２０：１、１０：１～２０：１、５：１～１５：１、６：１～１５：１、７：１～１５：１、８：１～１５：１、９：１～１５：１、１０：１～１５：１、５：１～１０：１、６：１～１０：１、７：１～１０：１、８：１～１０：１、または９：１～１０：１の範囲である。１つ以上の実施形態は、大きなメモリウィンドウ（例えば、オン／オフ＞１０^５）を備えたデバイスの製造を提供する。いくつかの実施形態では、異なる金属電極を用いた異なるスイッチング動作が提供され、マルチレベルの抵抗状態が提供される。いくつかの実施形態では、良好なスイッチング耐久性および保持力を有するデバイスが提供される。

【0024】

［００２５］１つ以上の実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、ポリビニリデンクロリドまたは誘導体、ポリスチレンまたは誘導体、ポリエチレンまたは誘導体、ポリイミドまたは誘導体、ポリメチルメタクリレート（ＰＭＭＡ）または誘導体、ポリエチルメタクリレート（ＰＥＭＡ）または誘導体、ポリブチルメタクリレート（ＰＢＭＡ）または誘導体、炭化ポリフルフリルアルコールまたは誘導体、ポリアセチレンまたは誘導体、ポリベンゼンまたは誘導体、ポリアニリンまたは誘導体、ポリテトラブチルスズまたは誘導体、ポリビニルフルオリドまたは誘導体、ポリカーボネート－グラファイト複合体または誘導体、ポリアクリロニトリル（ＰＡＮ）または誘導体、およびそれらの組み合わせを含む。いくつかの実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、およびそれらの組み合わせを含む。

【0025】

［００２６］この方法の１つ以上の実施形態では、第１の導電性材料および第２の導電性材料は、それぞれ第１の電極および第２の電極を含む。この方法のいくつかの実施形態では、各電極（第１の電極および第２の電極）は、金属、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせを含む。金属には、金属、金属合金、金属酸化物、金属窒化物、またはそれらの組み合わせが含まれる。電極の非限定的な例には、ＴｉＮ、ＴａＮ、Ｔｉ、Ｎｉ、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｔ、ＺｒＮ_ｘ、Ｒｕ、Ｐｄ、ｐ型またはｎ型ドープされたＳｉ、ｐ型ドープされたＳｉまたはｎ型ドープされたＧｅ、酸化インジウムスズ（ＩＴＯ）、ＳｒＲｕＯ_３、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせが含まれる。導電性ポリマーの非限定的な例には、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ（３－アルキルチオフェン）およびそれらの誘導体のうちの１つ以上が含まれる。

【0026】

［００２７］いくつかの実施形態では、デバイスは、双安定または多安定電気デバイスである。いくつかの実施形態では、デバイスは、抵抗変化型メモリ（ＲＲＡＭ）デバイスである。１つ以上の実施形態では、第１の導電性材料、第２の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの１つ以上が、可撓性および／または透明である。１つ以上の実施形態では、第１の導電性材料、第２の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの１つ以上が、可撓性である。１つ以上の実施形態では、第１の導電性材料、第２の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの１つ以上が、透明である。

【0027】

［００２８］図２を参照すると、本開示の実施形態は、堆積プロセスによって抵抗スイッチングポリマー膜を堆積する方法２００を提供する。１つ以上の実施形態の堆積プロセスは、分子層堆積（ＭＬＤ）プロセス、化学気相堆積プロセス、またはプラズマ化学気相堆積プロセスを含む。特定の実施形態では、堆積プロセスは、分子層堆積（ＭＬＤ）プロセスである。この方法のいくつかの実施形態では、堆積プロセスは、２１０で第１の堆積前駆体を基板処理領域に流して、２２０で化合物層を形成することを含む。方法２００は、２３０で基板処理領域から第１の堆積前駆体を除去し、２４０で化合物層を第２の堆積前駆体と基板処理領域で反応させて、２５０で抵抗スイッチング膜を形成することを、さらに含む。この方法は、２６０で基板処理領域から第２の前駆体を除去することをさらに含む。

【0028】

［００２９］第１の堆積前駆体は、以下の第１の式で表すことができる。
Ｘ１－Ｒ１－Ｘ２
ここで、Ｒ１は、アルキル基、芳香族基およびシクロアルキル基のうちの１つ以上を含み、
Ｘ１は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含み、
Ｘ２は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含む。

【0029】

［００３０］いくつかの実施形態の第１の堆積前駆体は、テレフタロイルクロリド、テレフタルアルデヒドおよび１，４－フェニレンジイソシアネートからなる群から選択される。

【0030】

［００３１］第２の堆積前駆体は、以下の第２の式で表すことができる。
Ｙ１－Ｒ２－Ｙ２
ここで、Ｒ２は、アルキル基、芳香族基およびシクロアルキル基のうちの１つ以上を含み、
Ｙ１は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含み、
Ｙ２は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含む。

【0031】

［００３２］いくつかの実施形態の第２の堆積前駆体は、エチレンジアミン、トリス（２－アミノエチル）アミン、フェニレンジアミン、および１，４－ジアミノシクロヘキサンからなる群から選択される。

【0032】

［００３３］いくつかの実施形態の分子層堆積（ＭＬＤ）プロセスは、抵抗スイッチング膜が１ｎｍから１００ｎｍの範囲の厚さを有するまで繰り返される。いくつかの実施形態の方法は、１℃から２００℃の範囲の温度で実行される。

【0033】

［００３４］この方法のいくつかの実施形態では、２６０で、堆積プロセスが、少なくとも１回繰り返される。この方法のいくつかの実施形態では、デバイスの抵抗スイッチングポリマー膜が、０．１ｎｍ～２００ｎｍ、０．１ｎｍ～１８０ｎｍ、０．１ｎｍ～１６０ｎｍ、０．１ｎｍ～１４０ｎｍ、０．１ｎｍ～１２０ｎｍ、０．１ｎｍ～１００ｎｍ、０．１ｎｍ～８０ｎｍ、０．１ｎｍ～６０ｎｍ、０．１ｎｍ～４０ｎｍ、０．１ｎｍ～２０ｎｍ、０．１ｎｍ～１０ｎｍ、１ｎｍ～２００ｎｍ、１ｎｍ～１８０ｎｍ、１ｎｍ～１６０ｎｍ、１ｎｍ～１４０ｎｍ、１ｎｍ～１２０ｎｍ、１ｎｍ～１００ｎｍ、１ｎｍ～８０ｎｍ、１ｎｍ～６０ｎｍ、１ｎｍ～４０ｎｍ、１ｎｍ～２０ｎｍ、１ｎｍ～１０ｎｍ、５ｎｍ～２００ｎｍ、５ｎｍ～１８０ｎｍ、５ｎｍ～１６０ｎｍ、５ｎｍ～１４０ｎｍ、５ｎｍ～１２０ｎｍ、５ｎｍ～１００ｎｍ、５ｎｍ～８０ｎｍ、５ｎｍ～６０ｎｍ、５ｎｍ～４０ｎｍ、５ｎｍ～２０ｎｍ、５ｎｍ～１０ｎｍ、１０ｎｍ～２００ｎｍ、１０ｎｍ～１８０ｎｍ、１０ｎｍ～１６０ｎｍ、１０ｎｍ～１４０ｎｍ、１０ｎｍ～１２０ｎｍ、１０ｎｍ～１００ｎｍ、１０ｎｍ～８０ｎｍ、１０ｎｍ～６０ｎｍ、１０ｎｍ～４０ｎｍ、または１０ｎｍ～２０ｎｍの範囲の厚さを有するまで、堆積プロセスが繰り返される。

【0034】

［００３５］この方法のいくつかの実施形態では、堆積プロセスは、１℃～５００℃、１℃～４００℃、１℃～３００℃、１℃～２００℃、または１℃～１００℃の範囲の温度で実行される。

【0035】

［００３６］この方法のいくつかの実施形態では、抵抗スイッチングポリマー膜は、分子層堆積（ＭＬＤ）によって堆積される。この方法のいくつかの実施形態では、分子層堆積（ＭＬＤ）は、第１の堆積前駆体を基板処理領域に流して、化合物層を形成することと、第１の堆積前駆体を基板処理領域から除去することと、化合物層を基板処理領域で第２の堆積前駆体と反応させて、抵抗スイッチング膜を形成することと、基板処理領域から第２の堆積前駆体を除去することと、を含む。第１の堆積前駆体の除去または第２の堆積前駆体の除去は、吸引、パージ、またはその両方によって達成される。

【0036】

［００３７］この方法のいくつかの実施形態では、分子層堆積（ＭＬＤ）は、少なくとも１回繰り返される。この方法のいくつかの実施形態では、分子層堆積（ＭＬＤ）プロセスは、デバイスの抵抗スイッチングポリマー膜が本明細書で提供される範囲の厚さを有するまで、繰り返される。

【0037】

［００３８］この方法のいくつかの実施形態では、分子層堆積（ＭＬＤ）は、１℃～５００℃、１℃～４００℃、１℃～３００℃、１℃～２００℃、または１℃～１００℃の範囲の温度で実行される。

【0038】

［００３９］この方法のいくつかの実施形態では、第１の堆積前駆体は、以下の第１の式によって表される。
Ｘ１－Ｒ１－Ｘ２
ここで、
Ｒ１は、アルキル基、芳香族基およびシクロアルキル基のうちの１つ以上を含み、
Ｘ１は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含み、
Ｘ２は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含む。

【0039】

［００４０］この方法のいくつかの実施形態において、第１の堆積前駆体は、テレフタロイルクロリド、テレフタルアルデヒドおよび１，４－フェニレンジイソシアネートからなる群から選択される。

【0040】

［００４１］この方法のいくつかの実施形態では、第２の堆積前駆体は、以下の第１の式によって表される。
Ｙ１－Ｒ１－Ｙ２
ここで、
Ｒ１は、アルキル基、芳香族基およびシクロアルキル基のうちの１つ以上を含み、
Ｙ１は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含み、
Ｙ２は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの１つ以上を含む。

【0041】

［００４２］この方法のいくつかの実施形態では、第２の堆積前駆体は、エチレンジアミン、トリス（２－アミノエチル）アミン、フェニレンジアミン、および１，４－ジアミノシクロヘキサンからなる群から選択される。

【0042】

［００４３］いくつかの実施形態では、基板処理領域は、基板の中心検出および配向、デガッシング、アニーリング、堆積、および／またはエッチングを含む様々な機能を実行する複数のチャンバを備えるモジュラーシステム内にある。１つ以上の実施形態によれば、モジュラーシステムは、少なくとも第１の処理チャンバおよび中央移送チャンバを含む。中央移送チャンバは、処理チャンバおよびロードロックチャンバの間で基板を行き来させることができるロボットを収納することができる。移送チャンバは、通常、真空状態に維持され、基板をあるチャンバから別のチャンバに、および／またはクラスタツールの前端に配置されたロードロックチャンバに行き来させるための中間段階を提供する。本開示に適合させることができる２つの周知のモジュラーシステムは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣｅｎｔｕｒａ（登録商標）およびＥｎｄｕｒａ（登録商標）である。しかしながら、チャンバの正確な配置および組み合わせは、本明細書に記載されるようなプロセスの特定のステップを実行する目的のために変更され得る。使用できる他の処理チャンバには、分子層堆積（ＭＬＤ）、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、エッチング、前洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、デガス、配向、ヒドロキシル化、その他の基板プロセスが含まれるが、これらに限定されない。モジュラーシステムの処理チャンバ内でプロセスを実行することにより、次の膜を堆積させる前の酸化なしで、大気中の不純物による基板の表面汚染を回避することができる。

【0043】

［００４４］１つ以上の実施形態によれば、基板は、絶えず真空または「ロードロック」状態にあり、あるチャンバから次のチャンバに移動されるときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧の下で「ポンプダウン」される。不活性ガスが、処理チャンバまたは移送チャンバ内に存在してもよい。いくつかの実施形態において、不活性ガスは、反応物（例えば、反応物）の一部または全てをパージまたは除去するために使用される。１つ以上の実施形態によれば、反応物（例えば、反応物、堆積前駆体）が処理チャンバから移送チャンバおよび／または追加の処理チャンバに移動するのを防ぐために、不活性ガスが、処理チャンバの出口に注入される。したがって、不活性ガスの流れは、チャンバの出口でカーテンを形成する。

【0044】

［００４５］基板は、単一の基板堆積チャンバ内で処理することができ、そこでは、単一の基板が、ロードされ、処理され、そしてアンロードされ、その後に別の基板が処理される。基板はまた、コンベヤシステムと同様に、連続的に処理することもでき、そこでは、複数の基板が、チャンバの第１の部分に個別にロードされ、チャンバを通って移動し、チャンバの第２の部分からアンロードされる。チャンバおよび関連するコンベヤシステムの形状は、直線経路または曲線経路を形成することができる。さらに、処理チャンバは、複数の基板が中心軸の周りを移動し、カルーセル経路全体を通して堆積、エッチング、アニーリング、洗浄などのプロセスに曝露されるカルーセルであってもよい。

【0045】

［００４６］処理中、基板は、加熱または冷却することができる。そのような加熱または冷却は、基板支持体の温度を変化させること、および加熱または冷却されたガスを基板に流すことを含むがこれらに限定されない任意の適切な手段によって、達成することができる。いくつかの実施形態では、基板支持体は、基板温度を伝導的に変化させるように制御することができるヒーター／クーラーを含む。１つ以上の実施形態では、使用されているガス（反応性ガスまたは不活性ガスのいずれか）が、基板温度を局所的に変化させるように加熱または冷却される。いくつかの実施形態では、ヒーター／クーラーは、基板温度を対流的に変化させるために、チャンバ内に基板に隣接して配置される。

【0046】

［００４７］基板は、処理中に静止することも、または回転することもできる。回転する基板は、連続的にまたは離散的なステップで（基板軸の周りに）回転させることができる。例えば、基板は、プロセス全体を通して回転させてもよいし、または基板は、異なる反応性ガスまたはパージガスへの曝露と曝露の間に少量だけ回転させることもできる。処理中に（連続的または段階的に）基板を回転させると、例えばガス流の形状の局所的な変動の影響を最小限に抑えることで、より均一な堆積またはエッチングを生成するのに役立つ。

【0047】

［００４８］空間的堆積プロセスでは、堆積前駆体を含む反応性ガスが、処理チャンバ内の異なる処理領域に流される。異なる処理領域は、反応性ガスが混合しないように、隣接する処理領域から分離されている。基板を処理領域間で移動させて、基板を個別に反応性ガスに曝露することができる。基板の移動中、基板の異なる部分、または基板上の材料の異なる部分は、基板上の任意の所与の点が実質的に１つより多い反応性ガスに同時に曝露されないように、２つ以上の反応性ガスに曝露される。当業者によって理解されるように、基板のごく一部が、処理チャンバ内のガスの拡散のために複数の反応性ガスに同時に曝露される可能性があるが、特に断りがない限り、同時曝露は意図されていない。

【0048】

［００４９］空間的堆積プロセスの別の態様では、反応性ガスは、同時に反応ゾーンに供給されるが、不活性ガスカーテンおよび／または真空カーテンによって分離される。ガスカーテンは、処理チャンバに入る不活性ガスの流れと処理チャンバから出る真空ストリームの流れの組み合わせにすることができる。基板は、基板上の任意の所与の点が１つの反応性ガスのみに曝露されるように、ガス供給装置に対して移動する。

【0049】

［００５０］本明細書で使用される場合、「パルス」または「ドーズ」は、プロセスチャンバに断続的または非連続的に導入される、ある量のソースガスを指す。各パルス内の特定の化合物の量が、パルスの持続時間に応じて、時間の経過とともに変化してもよい。特定のプロセスガスは、単一の化合物または２つ以上の化合物の混合物／組み合わせを含み得る。

【0050】

［００５１］時間領域堆積プロセスのいくつかの実施形態では、各反応性ガスへの曝露は、各化合物が基板表面に付着および／または基板表面で反応し、次に処理チャンバからパージされることを可能にするために、時間遅延によって分離される。反応性ガスは、引き続く曝露と曝露の間に処理チャンバをパージすることによって、混合するのが防止される。

【0051】

［００５２］いくつかの実施形態の時間領域堆積プロセスの別の態様では、反応性ガスのパルス間に時間遅延が存在する。各時間遅延の間に、アルゴンなどのパージガスが、処理チャンバに導入されて、反応ゾーンをパージするか、または他の仕方で反応ゾーンから残留反応性ガスまたは反応生成物もしくは副生成物を除去する。残留反応性ガスまたは反応生成物もしくは副生成物は、ガス流またはパージプロセスとの組み合わせなしに、それらを基板堆積領域からポンプで排出することによって除去されてもよい。ポンピングは、吸引を適用することによって実行することができる。いくつかの実施形態では、残留反応性ガスまたは反応生成物もしくは副生成物は、パージ、パージ‐ポンピング、ポンピング‐パージ、ポンピング、またはそれらの組み合わせを１回以上行うことによって除去することができる。あるいは、パージガスは、反応性ガスのパルス間の時間遅延の間にパージガスのみが流れるように、堆積プロセス全体にわたって連続的に流れることができる。あるいは、反応性ガスは、その間にパージガスのパルスがあるように、複数回、パルス化される。

【0052】

［００５３］各パルス／ドーズの持続時間は可変であり、例えば、処理チャンバの容積容量ならびにそれに連結された真空システムの能力に対応するように、調整することができる。さらに、反応性ガスのドーズ時間は、反応性ガスの流量、プロセスガスの温度、制御弁のタイプ、使用されるプロセスチャンバのタイプ、ならびに基板に吸着するプロセスガスの成分の能力に応じて、変化し得る。ドーズ時間はまた、形成される層のタイプおよび形成されるデバイスの形状に基づいて変化し得る。ドーズ時間は、基板の実質的に全表面に吸着／化学吸着し、その上にプロセスガス成分の層を形成するのに十分な量の化合物を提供するのに十分長くなければならない。

【0053】

［００５４］本開示の実施形態は、抵抗スイッチングポリマー膜を備えたデバイスを作製するための方法を提供する。デバイスは、第１の導電性材料、第２の導電性材料、および第１の導電性材料と第２の導電性材料を分離する抵抗スイッチングポリマー膜を含む。デバイスのいくつかの実施形態は、基板をさらに含む。デバイスのいくつかの実施形態では、デバイスは、基板上に取り付けられる。この方法は、基板上の第１の導電性材料をパターニングすることと、第１の導電性材料上の抵抗ポリマー膜をクロスパターニングすることと、抵抗スイッチングポリマー膜上に第２の導電性材料を堆積させることと、を含む。

【0054】

［００５５］本明細書に記載の方法およびデバイスのいくつかの実施形態では、基板は、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、ポリエチレンナフタレート、またはそれらの組み合わせを含む。

【0055】

［００５６］本明細書に記載の方法およびデバイスのいくつかの実施形態では、基板は、誘電体膜を含む。誘電体膜の非限定的な例は、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、またはそれらの組み合わせを含む。

【0056】

［００５７］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、ポリビニリデンクロリドまたは誘導体、ポリスチレンまたは誘導体、ポリエチレンまたは誘導体、ポリイミドまたは誘導体、ポリメチルメタクリレート（ＰＭＭＡ）または誘導体、ポリエチルメタクリレート（ＰＥＭＡ）または誘導体、ポリブチルメタクリレート（ＰＢＭＡ）または誘導体、炭化ポリフルフリルアルコールまたは誘導体、ポリアセチレンまたは誘導体、ポリベンゼンまたは誘導体、ポリアニリンまたは誘導体、ポリテトラブチルスズまたは誘導体、ポリビニルフルオリドまたは誘導体、ポリカーボネート－グラファイト複合体または誘導体、ポリアクリロニトリル（ＰＡＮ）または誘導体、およびそれらの組み合わせを含む。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、およびそれらの組み合わせを含む。

【0057】

［００５８］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、抵抗スイッチングポリマー膜は、抵抗スイッチングポリマー膜の両側間に異なる電圧を印加するときに、少なくとも２つの抵抗状態を有する。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、抵抗スイッチングポリマー膜の両側間に異なる電圧を印加するときに、高抵抗状態および低抵抗状態を有する。方法およびデバイスのいくつかの実施形態では、高抵抗状態と低抵抗状態の比は、１０^１～１０^１０、１０^１～１０^９、１０^１～１０^８、１０^１～１０^７、１０^１～１０^６、１０^１～１０^５、１０^１～１０^４、１０^１～１０^３、１０^１～１０^２、１０^２～１０^１０、１０^２～１０^９、１０^２～１０^８、１０^２～１０^７、１０^２～１０^６、１０^２～１０^５、１０^２～１０^４、１０^２～１０^３、１０^３～１０^１０、１０^３～１０^９、１０^３～１０^８、１０^３～１０^７、１０^３～１０^６、１０^３～１０^５、１０^３～１０^４、１０^４～１０^１０、１０^４～１０^９、１０^４～１０^８、１０^４～１０^７、１０^４～１０^６、または１０^４～１０^５の範囲にある。

【0058】

［００５９］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、抵抗スイッチングポリマー膜は、－２５０°Ｃ～２５０°Ｃ、－２００°Ｃ～２５０°Ｃ、－１５０°Ｃ～２５０°Ｃ、－１００°Ｃ～２５０°Ｃ、－５０°Ｃ～２５０°Ｃ、０°Ｃ～２５０°Ｃ、５０°Ｃ～２５０°Ｃ、１００°Ｃ～２５０°Ｃ、１５０°Ｃ～２５０°Ｃ、２００°Ｃ～２５０°Ｃ、－２５０°Ｃ～２００°Ｃ、－２００°Ｃ～２００°Ｃ、－１５０°Ｃ～２００°Ｃ、－１００°Ｃ～２００°Ｃ、－５０°Ｃ～２００°Ｃ、０°Ｃ～２００°Ｃ、５０°Ｃ～２００°Ｃ、１００°Ｃ～２００°Ｃ、１５０°Ｃ～２００°Ｃ、－２５０°Ｃ～１５０°Ｃ、－２００°Ｃ～１５０°Ｃ、－１５０°Ｃ～１５０°Ｃ、－１００°Ｃ～１５０°Ｃ、－５０°Ｃ～１５０°Ｃ、０°Ｃ～１５０°Ｃ、５０°Ｃ～１５０°Ｃ、１００°Ｃ～１５０°Ｃ、－２５０°Ｃ～１００°Ｃ、－２００°Ｃ～１００°Ｃ、－１５０°Ｃ～１００°Ｃ、－１００°Ｃ～１００°Ｃ、－５０°Ｃ～１００°Ｃ、０°Ｃ～１００°Ｃ、５０°Ｃ～１００°Ｃ、－２５０°Ｃ～５０°Ｃ、－２００°Ｃ～５０°Ｃ、－１５０°Ｃ～５０°Ｃ、－１００°Ｃ～５０°Ｃ、－５０°Ｃ～５０°Ｃ、または０°Ｃ～５０°Ｃの範囲の温度で、１０^１秒～１０^１０秒、１０^１秒～１０^９秒、１０^１秒～１０^８秒、１０^１秒～１０^７秒、１０^１秒～１０^６秒、１０^１秒～１０^５秒、１０^１秒～１０^４秒、１０^１秒～１０^３秒、１０^１秒～１０^２秒、１０^２秒～１０^１０秒、１０^２秒～１０^９秒、１０^２秒～１０^８秒、１０^２秒～１０^７秒、１０^２秒～１０^６秒、１０^２秒～１０^５秒、１０^２秒～１０^４秒、１０^２秒～１０^３秒、１０^３秒～１０^１０秒、１０^３秒～１０^９秒、１０^３秒～１０^８秒、１０^３秒～１０^７秒、１０^３秒～１０^６秒、１０^３秒～１０^５秒、１０^３秒～１０^４秒、１０^４秒～１０^１０秒、１０^４秒～１０^９秒、１０^４秒～１０^８秒、１０^４秒～１０^７秒、１０^４秒～１０^６秒、または１０^４秒～１０^５秒の範囲の持続時間の間、低抵抗状態を保持する。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、２０℃～５０℃の温度範囲で、１０^２秒～１０^４秒の範囲の持続時間の間、低抵抗状態を保持する。

【0059】

［００６０］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、抵抗スイッチングポリマー膜は、－２５０°Ｃ～２５０°Ｃ、－２００°Ｃ～２５０°Ｃ、－１５０°Ｃ～２５０°Ｃ、－１００°Ｃ～２５０°Ｃ、－５０°Ｃ～２５０°Ｃ、０°Ｃ～２５０°Ｃ、５０°Ｃ～２５０°Ｃ、１００°Ｃ～２５０°Ｃ、１５０°Ｃ～２５０°Ｃ、２００°Ｃ～２５０°Ｃ、－２５０°Ｃ～２００°Ｃ、－２００°Ｃ～２００°Ｃ、－１５０°Ｃ～２００°Ｃ、－１００°Ｃ～２００°Ｃ、－５０°Ｃ～２００°Ｃ、０°Ｃ～２００°Ｃ、５０°Ｃ～２００°Ｃ、１００°Ｃ～２００°Ｃ、１５０°Ｃ～２００°Ｃ、－２５０°Ｃ～１５０°Ｃ、－２００°Ｃ～１５０°Ｃ、－１５０°Ｃ～１５０°Ｃ、－１００°Ｃ～１５０°Ｃ、－５０°Ｃ～１５０°Ｃ、０°Ｃ～１５０°Ｃ、５０°Ｃ～１５０°Ｃ、１００°Ｃ～１５０°Ｃ、－２５０°Ｃ～１００°Ｃ、－２００°Ｃ～１００°Ｃ、－１５０°Ｃ～１００°Ｃ、－１００°Ｃ～１００°Ｃ、－５０°Ｃ～１００°Ｃ、０°Ｃ～１００°Ｃ、５０°Ｃ～１００°Ｃ、－２５０°Ｃ～５０°Ｃ、－２００°Ｃ～５０°Ｃ、－１５０°Ｃ～５０°Ｃ、－１００°Ｃ～５０°Ｃ、－５０°Ｃ～５０°Ｃ、または０°Ｃ～５０°Ｃの範囲の温度で、１０^１秒～１０^１０秒、１０^１秒～１０^９秒、１０^１秒～１０^８秒、１０^１秒～１０^７秒、１０^１秒～１０^６秒、１０^１秒～１０^５秒、１０^１秒～１０^４秒、１０^１秒～１０^３秒、１０^１秒～１０^２秒、１０^２秒～１０^１０秒、１０^２秒～１０^９秒、１０^２秒～１０^８秒、１０^２秒～１０^７秒、１０^２秒～１０^６秒、１０^２秒～１０^５秒、１０^２秒～１０^４秒、１０^２秒～１０^３秒、１０^３秒～１０^１０秒、１０^３秒～１０^９秒、１０^３秒～１０^８秒、１０^３秒～１０^７秒、１０^３秒～１０^６秒、１０^３秒～１０^５秒、１０^３秒～１０^４秒、１０^４秒～１０^８秒、１０^４秒～１０^７秒、１０^４秒～１０^６秒、または１０^４秒～１０^５秒の範囲の持続時間の間、高抵抗状態を保持する。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、２０℃～５０℃で、１０^２秒～１０^４秒の範囲の持続時間の間、高抵抗状態を保持する。

【0060】

［００６１］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、第１の導電性材料および第２の導電性材料は、それぞれ第１の電極および第２の電極を含む。方法およびデバイスのいくつかの実施形態では、各電極（第１の電極および第２の電極）は、金属、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせを含む。金属には、金属、金属合金、金属酸化物、金属窒化物、またはそれらの組み合わせが含まれる。電極の非限定的な例には、ＴｉＮ、ＴａＮ、Ｔｉ、Ｎｉ、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｔ、ＺｒＮ_ｘ、Ｒｕ、Ｐｄ、ｐ型またはｎ型ドープされたＳｉ、ｐ型またはｎ型ドープされたＧｅ、酸化インジウムスズ（ＩＴＯ）、ＳｒＲｕＯ_３、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせが含まれる。導電性ポリマーの非限定的な例には、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ（３－アルキルチオフェン）およびそれらの誘導体のうちの１つ以上が含まれる。

【0061】

［００６２］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、第１の導電性材料の厚さは、１ｎｍ～２００ｎｍ、１ｎｍ～１８０ｎｍ、１ｎｍ～１６０ｎｍ、１ｎｍ～１４０ｎｍ、１ｎｍ～１２０ｎｍ、１ｎｍ～１００ｎｍ、１ｎｍ～８０ｎｍ、１ｎｍ～６０ｎｍ、１ｎｍ～４０ｎｍ、１ｎｍ～２０ｎｍ、１ｎｍ～１０ｎｍ、５ｎｍ～２００ｎｍ、５ｎｍ～１８０ｎｍ、５ｎｍ～１６０ｎｍ、５ｎｍ～１４０ｎｍ、５ｎｍ～１２０ｎｍ、５ｎｍ～１００ｎｍ、５ｎｍ～８０ｎｍ、５ｎｍ～６０ｎｍ、５ｎｍ～４０ｎｍ、５ｎｍ～２０ｎｍ、５ｎｍ～１０ｎｍ、１０ｎｍ～２００ｎｍ、１０ｎｍ～１８０ｎｍ、１０ｎｍ～１６０ｎｍ、１０ｎｍ～１４０ｎｍ、１０ｎｍ～１２０ｎｍ、１０ｎｍ～１００ｎｍ、１０ｎｍ～８０ｎｍ、１０ｎｍ～６０ｎｍ、１０ｎｍ～４０ｎｍ、または１０ｎｍ～２０ｎｍの範囲である。

【0062】

［００６３］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、第２の導電性材料の厚さは、１ｎｍ～２００ｎｍ、１ｎｍ～１８０ｎｍ、１ｎｍ～１６０ｎｍ、１ｎｍ～１４０ｎｍ、１ｎｍ～１２０ｎｍ、１ｎｍ～１００ｎｍ、１ｎｍ～８０ｎｍ、１ｎｍ～６０ｎｍ、１ｎｍ～４０ｎｍ、１ｎｍ～２０ｎｍ、１ｎｍ～１０ｎｍ、５ｎｍ～２００ｎｍ、５ｎｍ～１８０ｎｍ、５ｎｍ～１６０ｎｍ、５ｎｍ～１４０ｎｍ、５ｎｍ～１２０ｎｍ、５ｎｍ～１００ｎｍ、５ｎｍ～８０ｎｍ、５ｎｍ～６０ｎｍ、５ｎｍ～４０ｎｍ、５ｎｍ～２０ｎｍ、５ｎｍ～１０ｎｍ、１０ｎｍ～２００ｎｍ、１０ｎｍ～１８０ｎｍ、１０ｎｍ～１６０ｎｍ、１０ｎｍ～１４０ｎｍ、１０ｎｍ～１２０ｎｍ、１０ｎｍ～１００ｎｍ、１０ｎｍ～８０ｎｍ、１０ｎｍ～６０ｎｍ、１０ｎｍ～４０ｎｍ、または１０ｎｍ～２０ｎｍの範囲である。

【0063】

［００６４］方法およびデバイスの１つ以上の実施形態は、１つ以上の誘電体膜をさらに含む。方法およびデバイスのいくつかの実施形態では、１つ以上の誘電体膜は、抵抗スイッチングポリマー膜と第１の導電性材料の間、抵抗スイッチングポリマー膜と第２の導電性材料の間、またはその両方に配置される。誘電体膜の非限定的な例は、ＳｉＯ_ｘ、Ｓｉ_ｘＮ_ｙ、Ｓｉ、ＳｉＯＮ、Ｇｅ、ＩＴＯ、ＡｌＯ_ｘ、ＨｆＯ_ｘ、ＺｒＯ_２、ＴｉＯ_ｘ、ＴｉＮ、Ｔａ_ｘＯ_５、Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、ＡｌＮ、ＭｇＯ、ＣａＦ_２、ＬｉＦ、ＳｒＯ、ＳｉＣ、ＢａＯ、ＨｆＳｉＯ_４、ＬａＡｌＯ_３、Ｎｂ_２Ｏ_５、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＣａＣｕ_３Ｔｉ_４Ｏ_１２、ＬｉＮｂＯ_３、ＢａＴｉＯ_３、ＬｉＮｂＯ_３、ＫＮｂＯ_３、またはそれらの組み合わせを含む。

【0064】

［００６５］本明細書に記載の方法およびデバイスの１つ以上の実施形態では、誘電体膜の厚さは、１ｎｍ～２００ｎｍ、１ｎｍ～１８０ｎｍ、１ｎｍ～１６０ｎｍ、１ｎｍ～１４０ｎｍ、１ｎｍ～１２０ｎｍ、１ｎｍ～１００ｎｍ、１ｎｍ～８０ｎｍ、１ｎｍ～６０ｎｍ、１ｎｍ～４０ｎｍ、１ｎｍ～２０ｎｍ、１ｎｍ～１０ｎｍ、５ｎｍ～２００ｎｍ、５ｎｍ～１８０ｎｍ、５ｎｍ～１６０ｎｍ、５ｎｍ～１４０ｎｍ、５ｎｍ～１２０ｎｍ、５ｎｍ～１００ｎｍ、５ｎｍ～８０ｎｍ、５ｎｍ～６０ｎｍ、５ｎｍ～４０ｎｍ、５ｎｍ～２０ｎｍ、５ｎｍ～１０ｎｍ、１０ｎｍ～２００ｎｍ、１０ｎｍ～１８０ｎｍ、１０ｎｍ～１６０ｎｍ、１０ｎｍ～１４０ｎｍ、１０ｎｍ～１２０ｎｍ、１０ｎｍ～１００ｎｍ、１０ｎｍ～８０ｎｍ、１０ｎｍ～６０ｎｍ、１０ｎｍ～４０ｎｍ、または１０ｎｍ～２０ｎｍの範囲である。

【0065】

［００６６］図１は、抵抗スイッチングポリマー膜１０４を含むデバイス１００を示している。デバイス１００は、基板１０１、基板上の誘電体膜１０２、誘電体膜上の第１の電極１０３、第１の電極１０３上の抵抗スイッチングポリマー膜１０４、および抵抗スイッチングポリマー膜１０４上の第２の電極１０５を含む。いくつかの実施形態では、基板１０１は、Ｓｉを含む。いくつかの実施形態では、誘電体膜１０２は、ＳｉＯ_２を含む。いくつかの実施形態では、第１の電極１０３は、ＴｉＮを含む。いくつかの実施形態では、第１の電極は、５０ｎｍの厚さを有する。いくつかの実施形態では、抵抗スイッチングポリマー膜は、分子層堆積（ＭＬＤ）プロセスによって堆積される。いくつかの実施形態では、第２の電極は、ＰｔまたはＡｇを含む。いくつかの実施形態では、第２の電極は、電子ビーム蒸着プロセスによって堆積される。

【0066】

［００６７］方法およびデバイスのいくつかの実施形態では、第１の導電性材料、第２の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの１つ以上が、可撓性および／または透明である。方法およびデバイスのいくつかの実施形態では、第１の導電性材料、第２の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの１つ以上が、可撓性である。方法およびデバイスのいくつかの実施形態では、第１の導電性材料、第２の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの１つ以上が、透明である。

【0067】

［００６８］この方法のいくつかの実施形態では、抵抗スイッチングポリマー膜の１つ以上が、分子層堆積、グロー放電重合、真空熱蒸着、溶液からの堆積、電子ビーム堆積、γ線照射重合、熱重合、等温浸漬技法またはプラズマ重合を含むプロセスによって形成される。

【0068】

［００６９］本開示の一態様では、一般に、プロセスは、コントローラまたはプロセッサによって実行されると、基板処理チャンバに本明細書に記載の本開示のプロセスを実行させるソフトウェアルーチンとして、メモリに格納される。ソフトウェアルーチンはまた、第１のコントローラまたはプロセッサによって制御されているハードウェアから離れて配置されている第２のコントローラまたはプロセッサ（図示せず）によって、格納および／または実行されてもよい。本開示の方法の一部または全てが、ハードウェアで実行されてもよい。したがって、プロセスは、ソフトウェアに実装されて、コンピュータシステムを使用して実行されてもよいし、例えば、特定用途向け集積回路もしくは他のタイプのハードウェア実装としてハードウェアに実装されてもよいし、またはソフトウェアとハードウェアの組み合わせとして実装されてもよい。ソフトウェアルーチンは、プロセッサまたはコントローラによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバの動作を制御する専用コンピュータ（コントローラ）に変換する。基板処理チャンバのコントローラによって実行されると、基板処理チャンバに抵抗スイッチング膜を生成させる命令を含む、本明細書に記載の１つ以上のプロセスの工程を実行するための命令は、非一時的なコンピュータ可読媒体に格納することができる。

【0069】

［００７０］実施例

【0070】

［００７１］以下の非限定的な例は、本開示の１つ以上の実施形態による原理を示している。

【0071】

［００７２］ＴｉＮ／抵抗スイッチングポリアミド膜／Ｐｔを有するＲＲＡＭデバイス

【0072】

［００７３］ＲＲＡＭデバイスが、抵抗スイッチングポリアミド膜を使用して作製された。この方法は、基板上に第１の電極をパターニングすること、抵抗スイッチングポリアミド膜をクロスパターニングすること、および第２の電極を堆積することを含んだ。基板は、Ｓｉ／ＳｉＯ_２から成っていた。第１の電極は、ＴｉＮであった。第１の電極の厚さは、５０ｎｍであった。

【0073】

［００７４］ポリアミド膜は、分子層堆積（ＭＬＤ）プロセスによって堆積された。分子層堆積（ＭＬＤ）プロセスは、第１の堆積前駆体であるテレフタロイルクロリドを基板処理領域に流して、化合物層を形成することと、基板処理領域からテレフタロイルクロリドを除去することと、第２の堆積前駆体であるエチレンジアミンを基板処理領域で化合物層と反応させて、抵抗スイッチングポリアミド膜を形成することと、基板処理領域からエチレンジアミンを除去することと、抵抗スイッチングポリアミド膜の厚さが１０ｎｍになるまで、このプロセスを繰り返すことと、を含んだ。第２の電極は、Ｐｔであった。第２の電極の厚さは、６０ｎｍであった。

【0074】

［００７５］ＴｉＮおよびＰｔ電極と、電極間に挟まれた抵抗スイッチングポリアミド膜とを備えたデバイスは、１００μＡの低いコンプライアンス電流で１０^５を超える非常に大きなメモリウィンドウ、少なくとも１００回のスイッチングサイクルにわたる優れた安定性、および３時間以上の堅牢なデータ保持を示した。高抵抗状態と低抵抗状態のバイポーラ電流対電圧曲線は、４．４ｘ１０^５の高抵抗状態と低抵抗状態の比を示した。ポリアミド膜のマルチレベル電流（ＭＬＣ）特性が、１μＡ、１０μＡ、２０μＡ、４０μＡ、および１００μＡのコンプライアンス電流で記録およびグラフ化された。ＣＣを１μＡから１００μＡまで変化させることにより、２ビット（２^２＝４）のマルチレベル状態が得られることが、テストで実証された。サイクル間の均一性特性がテストされ、１００回のスイッチングサイクルにわたる抵抗スイッチングポリアミド膜の再現性が示された。さらに、この膜は、ＨＲＳ状態とＬＲＳ状態の両方において、より大きなメモリウィンドウ（＞１０^５）で３時間以上の堅牢なデータ保持特性を示した。

【0075】

［００７６］ＴｉＮ／抵抗スイッチングポリアミド膜／Ａｇを有するＲＲＡＭデバイス

【0076】

［００７７］ＲＲＡＭデバイスが、抵抗スイッチングポリアミド膜を使用して作製された。この方法は、基板表面上に第１の電極をパターニングすること、抵抗スイッチングポリアミド膜をクロスパターニングすること、および第２の電極を堆積することを含んだ。基板表面は、Ｓｉ／ＳｉＯ_２から成っていた。第１の電極は、ＴｉＮであった。第１の電極の厚さは、５０ｎｍであった。ポリアミド膜は、分子層堆積（ＭＬＤ）プロセスによって堆積された。分子層堆積（ＭＬＤ）プロセスは、第１の堆積前駆体であるテレフタロイルクロリドを基板処理領域に流して、化合物層を形成することと、基板処理領域からテレフタロイルクロリドを除去することと、第２の堆積前駆体であるエチレンジアミンを基板処理領域で化合物層と反応させて、抵抗スイッチングポリアミド膜を形成することと、基板処理領域からエチレンジアミンを除去することと、抵抗スイッチングポリアミド膜の厚さが１０ｎｍになるまで、このプロセスを繰り返すことと、を含んだ。第２の電極は、Ａｇであった。第２の電極の厚さは、６０ｎｍであった。バイポーラ電流対電圧曲線が生成され、Ａｇ電極とＴｉＮ電極の間に抵抗スイッチングポリアミド膜が挟まれたデバイスは、１０μＡの低いコンプライアンス電流で５ｘ１０^２を超える非常に大きなメモリウィンドウを示すことが示された。ポリアミド膜は、低抵抗状態と高抵抗状態を有することが観察され、高抵抗状態と低抵抗状態の比は５ｘ１０^２であることが観察された。デバイスは低電流で動作し、コンプライアンス電流は１０μＡであり、電圧は１Ｖ未満であった。

【0077】

［００７８］ＴｉＮ／抵抗スイッチングポリアゾメチン膜／Ａｇを有するＲＲＡＭデバイス

【0078】

［００７９］ＲＲＡＭデバイスが、抵抗スイッチングポリアゾメチン膜を使用して作製された。この方法は、基板表面上に第１の電極をパターニングすること、抵抗スイッチングポリアゾメチン膜をクロスパターニングすること、および第２の電極を堆積することを含んだ。基板表面は、Ｓｉ／ＳｉＯ_２から成っていた。第１の電極は、ＴｉＮであった。第１の電極の厚さは、５０ｎｍであった。ポリアミド膜は、分子層堆積（ＭＬＤ）プロセスによって堆積された。分子層堆積（ＭＬＤ）プロセスは、第１の堆積前駆体であるテレフタルアルデヒドを基板処理領域に流して、化合物層を形成することと、基板処理領域からテレフタルアルデヒドを除去することと、第２の堆積前駆体であるエチレンジアミンを基板処理領域で化合物層と反応させて、抵抗スイッチングポリアゾメチン膜を形成することと、基板処理領域からエチレンジアミンを除去することと、抵抗スイッチングポリアゾメチン膜の厚さが３ｎｍになるまで、このプロセスを繰り返すことと、を含んだ。第２の電極は、Ａｇであった。第２の電極の厚さは、６０ｎｍであった。

【0079】

［００８０］バイポーラ電流対電圧曲線が生成され、デバイスは１ｍＡのコンプライアンス電流で１０^４を超える非常に大きなメモリウィンドウを持っていることが示された。ポリアミド膜は、低抵抗状態と高抵抗状態を有することが観察され、高抵抗状態と低抵抗状態の比は１０^４であることが観察された。デバイスは、１ｍＡのコンプライアンス電流で動作した。デバイスは、少なくとも６０回のスイッチングサイクルで安定していることが観察された。

【0080】

［００８１］本明細書全体を通して「一実施形態」、「特定の実施形態」、「１つ以上の実施形態」または「実施形態」への言及は、実施形態に関連して説明された特定の特徴、構造、材料、または特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な場所での「１つ以上の実施形態において」、「特定の実施形態において」、「一実施形態において」または「実施形態において」などの句の出現は、必ずしも本開示の同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、材料、または特性は、１つ以上の実施形態において任意の適切な方法で組み合わせることができる。

【0081】

［００８２］本明細書の開示は、特定の実施形態を参照して説明されてきたが、これらの実施形態は、本開示の原理および適用の単なる例示であることが理解されるべきである。本開示の精神および範囲から逸脱することなく、本開示の方法および装置に様々な修正および変形を行うことができることが、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびそれらの同等物の範囲内にある修正および変形を含むことが意図される。

【図1】

【図2】

【国際調査報告】