特表 2023-546871 ＣＶＤ膜の欠陥を分析するためのシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-08

(54)【発明の名称】ＣＶＤ膜の欠陥を分析するためのシステム及び方法

(51)【国際特許分類】

   H01L 21/66 20060101AFI20231031BHJP

   H01L 21/316 20060101ALI20231031BHJP

   H01L 21/31 20060101ALI20231031BHJP

   H01L 21/318 20060101ALI20231031BHJP

   G01N 23/2251 20180101ALI20231031BHJP

【ＦＩ】

H01L21/66 J

H01L21/316 X

H01L21/31 B

H01L21/318 B

G01N23/2251

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023522931

(86)(22)【出願日】2021-10-11

(85)【翻訳文提出日】2023-06-06

(86)【国際出願番号】 US2021054356

(87)【国際公開番号】W WO2022081450

(87)【国際公開日】2022-04-21

(31)【優先権主張番号】17/070,751

(32)【優先日】2020-10-14

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】パンディット， マンダー ビー．

(72)【発明者】

【氏名】ツァイ， マン－ピン

(72)【発明者】

【氏名】リ， ウェンホイ

(72)【発明者】

【氏名】チアン， マイケル

(72)【発明者】

【氏名】ジャ， プラケット

(72)【発明者】

【氏名】レン， ジンミン

【テーマコード（参考）】

2G001

4M106

5F045

5F058

【Ｆターム（参考）】

2G001AA03

2G001BA07

2G001CA03

2G001DA09

2G001HA13

2G001KA03

2G001LA11

4M106BA02

4M106CA38

4M106DB05

4M106DB18

4M106DH24

4M106DH33

4M106DJ27

4M106DJ38

5F045AA08

5F045AB32

5F045AB33

5F045AF02

5F045AF04

5F045DP03

5F045DQ17

5F045EB03

5F045EF05

5F045EH06

5F045EH14

5F045EH20

5F045EK07

5F045EM05

5F045GB11

5F045GB15

5F058BB01

5F058BB02

5F058BC02

5F058BC04

5F058BC08

5F058BF02

5F058BF36

5F058BH01

(57)【要約】

本技術の実施形態は、基板処理チャンバにおいて基板上に半導体材料の膜を堆積させることを含む半導体処理方法を含みうる。堆積された膜は、走査型電子顕微鏡によって、基板の約２個以上の非連続領域において欠陥のサンプリングが行われうる。検出され、特徴付けられる欠陥には、約１０ｎｍ以下のサイズのものが含まれうる。方法は、基板の約２個以上の非連続領域における欠陥のサンプリングに基づいて、堆積された膜における欠陥の総数を計算することをさらに含みうる。少なくとも１つの堆積パラメータは、計算の結果として調整されうる。少なくとも１つの堆積パラメータの調整は、半導体材料の膜の堆積における欠陥の総数を削減することができる。
【選択図】図３

【特許請求の範囲】

【請求項1】

基板処理チャンバ内の基板上に半導体材料の膜を堆積させることと、
走査型電子顕微鏡を用いて、堆積された前記膜の欠陥を、前記基板の約２個以上の非連続領域においてサンプリングすることであって、前記欠陥は、約１０ｎｍ以下のサイズによって特徴付けられる、欠陥をサンプリングすることと、
前記基板の前記約２個以上の非連続領域における欠陥の前記サンプリングに基づいて、堆積された前記膜における欠陥の総数を計算することと、
堆積温度、堆積圧力、前記基板処理チャンバ内の前記基板とシャワーヘッドとの間の間隔量、及び２つ以上の堆積前駆体の流量比から選択される少なくとも１つの堆積パラメータを調整することであって、半導体材料の前記膜の堆積における欠陥の前記総数を削減する、少なくとも１つの堆積パラメータを調整することと、
を含む、半導体処理方法。

【請求項2】

前記少なくとも１つの堆積パラメータを前記調整することが、前記半導体材料の後続の堆積される膜における欠陥の前記総数を約８０％以上削減する、請求項１に記載の半導体処理方法。

【請求項3】

半導体材料のサンプリングされた前記膜は、計算された欠陥の総数が約１０，０００以上であることによって特徴付けられ、前記少なくとも１つの堆積パラメータの前記調整は、前記半導体材料の後続の堆積される膜における前記計算された欠陥の総数を約２０００以下に削減する、請求項１に記載の半導体処理方法。

【請求項4】

前記少なくとも１つの堆積パラメータを前記調整することが、前記半導体材料の後続の堆積される膜における平均表面粗さを約５０％以上削減する、請求項１に記載の半導体処理方法。

【請求項5】

堆積された前記膜において欠陥がサンプリングされる前記非連続領域は、約５μｍ以上である視野によって特徴付けられる、請求項１に記載の半導体処理方法。

【請求項6】

半導体材料の前記膜が堆積される前記基板が、平坦な基板である、請求項１に記載の半導体処理方法。

【請求項7】

半導体材料の堆積された前記膜が、シリコン含有誘電体材料を含む、請求項１に記載の半導体処理方法。

【請求項8】

半導体材料の堆積された前記膜が、約５０Å以下の厚さであることによって特徴付けられる、請求項１に記載の半導体処理方法。

【請求項9】

基板処理チャンバ内の基板上に酸化ケイ素膜を堆積させることであって、前記酸化ケイ素膜は、約５０Å以下の厚さによって特徴付けられる、酸化ケイ素膜を堆積させることと、
走査型電子顕微鏡を用いて、堆積された前記酸化ケイ素膜の欠陥を、前記基板の約２個以上の非連続領域においてサンプリングすることであって、前記欠陥は、約１０ｎｍ以下のサイズによって特徴付けられる、欠陥をサンプリングすることと、
堆積温度、堆積圧力、前記基板処理チャンバ内の前記基板とシャワーヘッドとの間の間隔量、及び２つ以上の堆積前駆体の流量比から選択される少なくとも１つの堆積パラメータを調整することであって、前記酸化ケイ素膜の後続の堆積でサンプリングされる欠陥の数を削減する、少なくとも１つの堆積パラメータを調整することと、
を含む、半導体処理方法。

【請求項10】

堆積された前記酸化ケイ素層は、前記欠陥の前記サイズを大きくするオーバー層が存在しない状態で、欠陥のサンプリングが行われる、請求項９に記載の半導体処理方法。

【請求項11】

堆積された前記酸化ケイ素層は、前記酸化ケイ素層の堆積後アニールの前に、欠陥のサンプリングが行われる、請求項９に記載の半導体処理方法。

【請求項12】

前記基板の約２個以上の非連続領域は、前記基板の平坦な領域である、請求項９に記載の半導体処理方法。

【請求項13】

サンプリングされた前記酸化ケイ素膜は、欠陥の総数が約２０，０００以上であることによって特徴付けられ、前記少なくとも１つの堆積パラメータの前記調整は、後続の堆積される酸化ケイ素膜における欠陥の総数を約１０００以下に削減する、請求項９に記載の半導体処理方法。

【請求項14】

前記少なくとも１つの堆積パラメータの前記調整は、堆積圧力を下げることと、非シリコン含有前駆体に対するシリコン含有前駆体の流量比を上げることとを含む、請求項９に記載の半導体処理方法。

【請求項15】

堆積チャンバ内の基板上に半導体材料の膜を堆積させる前記堆積チャンバと、
走査型電子顕微鏡を含む欠陥サンプリングユニットであって、半導体材料の堆積された前記膜を有する前記基板を受け取り、前記基板の約２個以上の非連続領域において、堆積された前記膜の欠陥について前記基板をサンプリングするよう動作可能である、欠陥サンプリングユニットと、
前記堆積チャンバと電子的に通信し、堆積温度、堆積圧力、基板処理チャンバ内の前記基板とシャワーヘッドとの間の間隔量、及び２つ以上の堆積前駆体の流量比から選択される１つ又は複数の堆積パラメータを制御する制御ユニットであって、前記欠陥サンプリングユニットによって検出される半導体材料の堆積された前記膜における欠陥の数に応答して、半導体材料の前記膜の後続の堆積が、より少ない欠陥数を有するように、前記堆積パラメータの少なくとも１つを調整する、制御ユニットと、
を備える、半導体処理システム。

【請求項16】

前記欠陥サンプリングユニットによってサンプリングされる半導体材料の前記膜における前記欠陥は、約１０ｎｍ以下のサイズによって特徴付けられる、請求項１５に記載の半導体処理システム。

【請求項17】

前記欠陥サンプリングユニットによって欠陥のサンプリングが行われる前記非連続領域は、約５μｍ以上の視野によって特徴付けられる、請求項１５に記載の半導体処理システム。

【請求項18】

前記欠陥サンプリングユニットは、前記基板の周囲に互いに等間隔に配置された約１０個以上の非連続領域において前記基板をサンプリングする、請求項１５に記載の半導体処理システム。

【請求項19】

前記基板の約２個以上の前記非連続領域は、前記基板の平坦な領域である、請求項１５に記載の半導体処理システム。

【請求項20】

前記欠陥サンプリングユニットは、前記欠陥サンプリングユニットによって検出されるサンプリングされた欠陥の数に基づいて、前記基板上の堆積された前記膜における欠陥の総数を計算するプログラマブルロジックをさらに備え、前記制御ユニットは、前記欠陥サンプリングユニットの前記プログラマブルロジックによって計算された欠陥の前記総数に応答して、前記堆積パラメータの少なくとも１つを調整する、請求項１５に記載の半導体処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
［０００１］ 本願は、「ＳＹＳＴＥＭＳ ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＡＮＡＬＹＺＩＮＧ ＤＥＦＥＣＴＳ ＩＮ ＣＶＤ ＦＩＬＭＳ」と題されて、２０２０年１０月１４日に出願された米国非仮出願第１７／０７０，７５１号の利益及び優先権を主張し、その内容はあらゆる目的のために参照によりその全体が本明細書に組み込まれるものとする。

【0002】

技術分野
［０００２］ 本技術は、半導体システム、処理、及び方法に関する。より具体的には、本技術は、化学気相堆積によって形成された膜の欠陥を検出・分析する半導体システム及び方法に関する。

【背景技術】

【0003】

［０００３］ 集積回路は、基板表面上に複雑にパターニングされた材料層を形成する処理によって可能になる。チップの性能、消費電力、面積／コストの向上は常に求められている。半導体製造プロセスにおける化学気相堆積（ＣＶＤ）技法は、半導体デバイス、層、及び集積回路ラインの小型化に中心的な役割を担ってきた。集積回路上のフィーチャが小さくなるにつれ、フィーチャを形作る堆積及びＣＶＤ材料の処理における小さな欠陥は、半導体デバイスの品質及びコストに影響を及ぼす要因、とりわけ、デバイスの動作、寿命、性能、及び歩留まりにとって、さらに重要になっている。

【0004】

［０００４］ 計測を処理システムやチャンバに組み込むことは、チップの特性及び歩留まりを向上させうる。しかしながら、半導体デバイスのサイズ及びデバイスの欠陥が小さくなるにつれて、計測によって欠陥を検出することはさらに難しくなっている。多くの場合、より小さな欠陥を検出するためには、計測システム及び方法がより厳密に基板フィーチャに焦点を当てる必要があり、基板の関連するすべての領域を検査するための時間と複雑さが増大する可能性がある。

【0005】

［０００５］ このように、ＣＶＤ材料の堆積及び処理におけるより小さな欠陥を測定し、必要に応じてＣＶＤパラメータを調整するためには、リアルタイムで分析結果を提供するように使用できる、改良された計測システム及び方法が必要になっている。上記の必要性及びその他の必要性は、本技術によって対処される。

【発明の概要】

【0006】

［０００６］ 本技術は、化学気相堆積（ＣＶＤ）を使用して半導体基板上に堆積した膜の欠陥をサンプリングするシステム及び方法の実施形態を含む。実施形態において、システム及び方法は、ＣＶＤ材料の選択された部分を走査型電子顕微鏡で走査して、約１０ｎｍ未満の大きさの欠陥を検出することを含みうる。欠陥のサンプリングは、ＣＶＤ材料の表面全体の欠陥の総数を計算する分析に組み込むことができる。分析結果は、ＣＶＤ処理で発生する欠陥の数を減らすために、１つ又は複数の堆積パラメータを調整するように使用することができる。いくつかの実施形態では、これらの調整は、ＣＶＤシステム内の１つ又は複数のコントローラへの入力を通じて、手動制御なしで行われうる。

【0007】

［０００７］ 本技術の実施形態は、基板処理チャンバ内で基板上に半導体材料の膜を堆積させることを含む、半導体処理方法を含みうる。堆積された膜は、走査型電子顕微鏡を用いて、基板の約２個以上の非連続領域において欠陥のサンプリングが行われうる。検出され、特徴付けられる欠陥には、約１０ｎｍ以下のサイズのものが含まれうる。方法は、基板の約２個以上の非連続領域における欠陥のサンプリングに基づいて、堆積された膜における欠陥の総数を計算することをさらに含みうる。少なくとも１つの堆積パラメータは、計算の結果として調整されうる。堆積パラメータは、堆積温度、堆積圧力、基板処理チャンバ内の基板とシャワーヘッドの間隔量、２種類以上の堆積前駆体の流量比、から選択されうる。少なくとも１つの堆積パラメータの調整は、半導体材料の膜の堆積における欠陥の総数を減少させることができる。

【0008】

［０００８］ 追加の実施形態では、少なくとも１つの堆積パラメータの調整は、半導体材料の後続の堆積される膜における欠陥の総数を約８０％以上削減することができる。さらに追加の実施形態では、半導体材料のサンプリングされた膜は、計算された欠陥の総数が約１０，０００以上であることによって特徴付けられ、少なくとも１つの堆積パラメータの調整は、半導体材料の後続の堆積される膜において計算された欠陥の総数を約２０００以下に削減しうる。さらなる実施形態では、少なくとも１つの堆積パラメータの調整は、半導体材料の後続の堆積される膜における平均表面粗さを、５０％以上削減する。なおもさらなる実施形態では、堆積された膜において欠陥がサンプリングされる非連続領域は、約５μｍ以上の視野によって特徴付けられうる。さらに別の実施形態では、半導体材料の膜が堆積される基板は、平坦な基板であってもよい。さらに追加の実施形態では、堆積された膜は、シリコン含有誘電体材料を含んでもよい。別の追加の実施形態では、半導体材料の堆積された膜は、約５０Å以下の厚さによって特徴付けられうる。

【0009】

［０００９］ 本技術の実施形態は、基板処理チャンバ内で基板上に酸化ケイ素の膜を堆積させることを含む半導体処理方法も含みうる。実施形態では、酸化ケイ素膜は、約５０Å以下の厚さによって特徴付けられる。方法は、堆積された酸化ケイ素膜の欠陥を、走査型電子顕微鏡を用いて、基板の約２個以上の非連続領域でサンプリングすることをさらに含みうる。実施形態では、欠陥は、約１０ｎｍ以下のサイズによって特徴付けられる。方法は、堆積温度、堆積圧力、基板処理チャンバ内の基板とシャワーヘッドとの間の間隔量、及び２つ以上の堆積前駆体の流量比から選択される少なくとも１つの堆積パラメータを調整することをさらに含みうる。実施形態では、少なくとも１つの堆積パラメータの調整は、酸化ケイ素膜の後続の堆積においてサンプリングされる欠陥の数を削減する。

【0010】

［００１０］ 追加の実施形態では、堆積された酸化ケイ素層は、欠陥のサイズを増大させるオーバー層がない状態で、欠陥についてのサンプリングが行われる。さらに追加の実施形態では、堆積された酸化ケイ素層は、酸化ケイ素層の堆積後のアニールの前に、欠陥についてのサンプリングが行われる。さらなる実施形態では、サンプリングされる基板の約２個以上の非連続領域は、基板の平面領域であってよい。さらに別の実施形態では、サンプリングされた酸化ケイ素膜は、欠陥の総数が約２０，０００以上であることによって特徴付けられ、少なくとも１つの堆積パラメータの調整は、酸化ケイ素の後続の堆積される膜における欠陥の総数を約１０００以下に削減する。さらに追加の実施形態では、欠陥の数を減らすために調整される堆積パラメータは、堆積圧力を下げること、及び非シリコン含有前駆体に対するシリコン含有前駆体の流量比を上げることを含みうる。

【0011】

［００１１］ 本技術の実施形態は、堆積チャンバ内の基板上に半導体材料の膜を堆積する堆積チャンバを含む半導体処理システムをさらに含みうる。システムは、走査型電子顕微鏡を含む欠陥サンプリングユニットをさらに含みうる。実施形態では、欠陥サンプリングユニットは、半導体材料の堆積された膜を有する基板を受け取り、基板の約２個以上の非連続領域において、堆積された膜の欠陥について基板をサンプリングするように動作可能であってよい。追加の実施形態では、システムは、堆積温度、堆積圧力、基板処理チャンバ内の基板とシャワーヘッドとの間の間隔量、及び２つ以上の堆積前駆体の流量比から選択される１つ又は複数の堆積パラメータを制御するために、堆積チャンバと電子通信する制御ユニットを含みうる。制御ユニットは、欠陥サンプリングユニットによって検出された半導体材料の堆積された膜の欠陥の数に応答して、半導体材料の後続の堆積される膜の欠陥の数が減少するように、堆積パラメータの少なくとも１つを調整しうる。

【0012】

［００１２］ 追加の実施形態では、欠陥サンプリングユニットによってサンプリングされる半導体材料の膜中の欠陥は、約１０ｎｍ以下のサイズによって特徴付けられうる。さらなる実施形態では、欠陥サンプリングユニットによって欠陥についてサンプリングされる非連続領域は、約５μｍ以上の視野によって特徴付けられうる。さらに別の実施形態では、欠陥サンプリングユニットは、基板の周囲で互いに等間隔に配置された約１０個以上の非連続領域で基板をサンプリングしうる。追加の実施形態では、基板のサンプリングされた非連続領域は、平面領域であってもよい。いくつかの実施形態では、欠陥サンプリングユニットは、欠陥サンプリングユニットによって検出されたサンプリングされた欠陥の数に基づいて、基板上の堆積された膜における欠陥の総数を計算するプログラマブルロジックをさらに含みうる。実施形態では、制御ユニットは、欠陥サンプリングユニットのプログラマブルロジックによって計算された欠陥の総数に応答して、堆積パラメータの少なくとも１つを調整することができる。

【0013】

［００１３］ このような技術は、従来のシステム及び技法よりも多数の利点を提供しうる。システム及び処理方法の実施形態は、サイズが約１０ｎｍ以下でありうる堆積された膜の欠陥の検出及び分析を提供しうる。また、このシステム及び方法は、従来の計測技法を使用するよりも高い精度と短い時間で、基板全体のこれらの小さな欠陥の総数を計算することができる。これらの実施形態及びその他の実施形態は、その多くの利点や特徴と共に、以下の記述及び添付の図面により詳細に説明されている。

【0014】

［００１４］ 開示された技術の性質及び利点は、本明細書の残りの部分と図面を参照することによってさらに理解を深めることができる。

【図面の簡単な説明】

【0015】

【図1】本技術の実施形態による、例示的な処理システムの上面図である。

【図2】本技術のいくつかの実施形態による、例示的な処理チャンバの概略断面図である。

【図3】本技術のいくつかの実施形態による、欠陥分析・修正方法における例示的な操作を示す。

【図4】本技術のいくつかの実施形態による、例示的な制御システムを示すブロック図である。

【図5】本技術の実施形態による、非連続的な基板サンプリング領域の例示的な分布を示す。

【図6】本技術のいくつかの実施形態による、特定されたいくつかの１０ｎｍ以下の欠陥を有する堆積された膜の例示的なＳＥＭ画像を示す。

【発明を実施するための形態】

【0016】

［００２１］ いくつかの図面は、概略図として含まれている。図面は例示を目的としており、縮尺どおりであると明記されていない限り、縮尺どおりであるとみなしてはならないことを理解されたい。さらに、図面は、概略図として理解を助けるために提供されており、現実的な描写に比べてすべての態様又は情報を含まない場合があり、例示を目的として強調された素材を含むことがある。

【0017】

［００２２］ 添付の図面では、類似の構成要素及び／又は特徴は、同じ参照符号を有しうる。更に、同じ種類の様々な構成要素は、類似の構成要素間を区別する文字により、参照符号に従って区別することができる。本明細書において第１の参照符号のみが使用される場合、その記載は、文字に関わりなく、同じ第１の参照符号を有する類似の構成要素のうちのいずれにも適用可能である。

【0018】

［００２３］ 本技術は、半導体基板上の堆積された膜の欠陥を検出するシステム及び処理方法を含む。システム及び方法の実施形態は、走査型電子顕微鏡を用いたＣＶＤ堆積膜の約１０ｎｍ以下の欠陥を検出するための計測操作を含む。計測操作の実施形態はさらに、約２個以上の非連続領域における欠陥について基板をサンプリングし、サンプリングデータを使用して、基板上に堆積した膜における欠陥の総数を計算することを含みうる。サンプリングデータ及び計算された欠陥の総数を用いて、膜の後続の堆積がより少ない欠陥を有するように、１つ又は複数の堆積パラメータを調整することができる。

【0019】

［００２４］ 本技術は、半導体基板上に堆積した膜の欠陥を検出するための従来技術におけるいくつかの問題を解決する。従来の計測技法では、分析層の上にさらに材料を堆積させることによって、欠陥のサイズを増大させることが多かった。計測機器で小さな欠陥を検出するためには、分析層の初期の欠陥のサイズを拡大する必要がある。例えば、約１０ｎｍ以下の分析層に形成された欠陥は、追加層の堆積によって、約２倍以上の大きさ、或いはそれ以上に拡大されることがある。拡大された欠陥は、例えば、原子間力顕微鏡を使用して、分析層の上に堆積した追加層の平均粗さを特徴付ける従来の計測技法によって検出することができる。

【0020】

［００２５］ これら従来の技法では、小さな欠陥を検出可能なサイズに拡大するための追加層の堆積によって、時間と複雑さが増すことになる。追加堆積は、分析層ではなく追加層に起因する欠陥ももたらす。加えて、原子間力顕微鏡システムでは、基板上で同時に採取できるサンプルの数に制限があることが多い。このため、欠陥の検出、及び堆積された膜全体での欠陥の総数の決定に、さらに時間がかかる場合がある。

【0021】

［００２６］ 本技術の実施形態は、走査型電子顕微鏡を用いて、基板の２個以上の非連続領域における堆積された膜の表面を画像化し、膜中の欠陥の総数を計算することにより、従来技術のこれらの課題及びその他の課題を克服する。実施形態では、非連続領域は、横方向に約５μｍ以上の視野を有し、欠陥のサイズを拡大するための追加の膜を必要とせずに、堆積された膜で約１０ｎｍ以下のサイズの欠陥を検出できる可能性がある。実施形態では、ほぼ同時に、又は同時に非連続領域をサンプリングすることが可能で、分析膜を順次サンプリングする従来の計測技法と比較してサンプリング時間を短縮することができる。さらなる実施形態では、欠陥サンプリングデータは、堆積された膜の欠陥の総数を計算するために使用されうる。さらに別の実施形態では、膜中の欠陥の総数の計算は、膜を堆積させるために使用される堆積パラメータのセットと相関しうる。堆積パラメータの１つ又は複数を調整し、膜分析を繰り返して、パラメータの変更が欠陥の数にどのように影響するかを判断することができる。実施形態では、この反復分析及び調整技法は、膜堆積処理における欠陥の総数を削減する方法を提供する。

【0022】

［００２７］ 図１は、本技術の実施形態による、堆積チャンバ、エッチングチャンバ、ベーキングチャンバ、及び硬化チャンバの処理システム１００の一実施形態の上面図を示す。図では、一対の前面開口一体型ポッド１０２が、ロボットアーム１０４によって工場インターフェース１０３内に受け取られ、タンデム部１０９ａ～１０９ｃに配置された基板処理チャンバ１０８ａ～１０８ｆの１つに入れられる前に低圧保持領域１０６に入れられる様々なサイズの基板を供給する。第２のロボットアーム１１０は、基板ウエハを保持エリア１０６から基板処理チャンバ１０８ａ～１０８ｆに搬送して戻すために使用されうる。各基板処理チャンバ１０８ａ～１０８ｆは、周期的層堆積、原子層堆積、化学気相堆積、物理的気相堆積、エッチング、予洗浄、ガス抜き、配向、及びその他の基板処理に加えて、本明細書に記載の乾式エッチング処理を含むいくつかの基板処理操作を実行するように装備されうる。

【0023】

［００２８］ 基板処理チャンバ１０８ａ～１０８ｆは、基板ウエハ上に任意の数の金属又は誘電体材料を堆積、アニーリング、硬化及び／又はエッチングするための１つ又は複数のシステム構成要素を含みうる。一構成では、２対の処理チャンバ（例えば、１０８ｃ～１０８ｄ及び１０８ｅ～１０８ｆ）が、基板上に材料を堆積するために使用されてもよく、第３の対の処理チャンバ（例えば、１０８ａ～１０８ｂ）が、堆積された材料をエッチングするために使用されてもよい。別の構成では、３対のチャンバ（例えば、１０８ａ～１０８ｆのすべて）が、基板上の材料層をエッチングするように構成されうる。説明した処理のいずれか１つ又は複数は、異なる実施形態で示した製造システムから分離された１つ又は複数のチャンバで実施することができる。システム１００によって、誘電体膜のための堆積チャンバ、エッチングチャンバ、アニールチャンバ、及び硬化チャンバのさらなる構成が検討されていることが理解されよう。本開示全体を通して説明される任意の数の構造又は層は、システム１００などのシステム、又は半導体製造が実行されうる任意の他の処理システムに組み込まれる１つ又は複数のチャンバにおいて形成されうる。

【0024】

［００２９］ 加えて、処理システム１００は、欠陥検出システム（図示せず）と通信可能に連結されうる処理装置１７０を含みうる。欠陥検出システムは、いくつかの異なる構成要素を含んでもよく、いくつかの実施形態では、処理チャンバ１０８ａ～１０８ｆの１つ又は複数を通して処理されている基板の領域のＳＥＭ画像を得るための走査型電子顕微鏡を含んでもよい。処理装置１７０は、コンピュータ、サーバ、又は他の計算装置であってもよい。いくつかの実施形態では、処理装置１７０は、欠陥検出器システムの内部処理ユニットと同様に、半導体処理システムサーバの一部であってもよく、システムサーバと通信可能であってもよい。連結は、実施形態において有線又は無線であってもよく、以下で詳細に説明されるように、処理及び解釈のためにコンピュータに撮像データを提供することができる。処理装置１７０は、記載されている構成要素のいずれかを制御するための１つ又は複数のプロセッサを有することができる。プロセッサは、メモリ及び他のストレージ機能又はネットワーク機能と通信可能に連結されることがある。処理装置１７０は、ニューラルネットワーク機能を含んでもよい。処理装置１７０の特定の態様は、以下でより詳細に説明される。

【0025】

［００３０］ クラスタツールは、多くの場合、基板を一連のチャンバに連続的に通過させて処理する操作を行うことにより、いくつかの基板を処理する。処理のレシピとシーケンスは、通常、マイクロプロセッサコントローラにプログラムされ、クラスタツールによる各基板の処理を指示、制御、モニタすることができる。いくつかの実施形態では、マイクロプロセッサコントローラは、処理装置１７０に統合される。いくつかの実施形態では、処理装置１７０は、欠陥検出システムによって決定される膜の堆積において計算された欠陥の総数に基づいて、ウエハを均一にするための是正処置などの指示を提供してもよい。

【0026】

［００３１］ 図２は、本技術のいくつかの実施形態による例示的な処理チャンバ２００の断面図である。本図は、本技術の１つ又は複数の態様を組み込んだシステム、及び／又は本技術の実施形態による１つ又は複数の操作を実行しうるシステムの概要を示しうる。チャンバ２００又は実行される方法の追加の詳細については、以下でさらに説明される。チャンバ２００は、本技術のいくつかの実施形態に従って膜層を形成するために利用されうるが、方法は、膜形成が起こりうる任意のチャンバにおいて同様に実行されうることを理解されたい。処理チャンバ２００は、チャンバ本体２０２と、チャンバ本体２０２の内部に配置された基板支持体２０４と、チャンバ本体２０２に連結され、処理空間２２０内の基板支持体２０４を囲むリッドアセンブリ２０６とを含みうる。基板２０３は、スリットバルブ又はドアを用いて、従来は処理のために封止されうる開口部２２６を介して処理空間２２０に提供されてもよい。基板２０３は、処理中に基板支持体の表面２０５に静置されうる。基板支持体２０４は、矢印２４５で示すように、基板支持体２０４のシャフト２４４が位置する軸２４７に沿って、回転可能であってもよい。代替的に、基板支持体２０４は、堆積処理中に必要に応じて回転するように持ち上げられてもよい。

【0027】

［００３２］ プラズマプロファイル調整器（ｐｌａｓｍａ ｐｒｏｆｉｌｅ ｍｏｄｕｌａｔｏｒ）２１１は、基板支持体２０４上に配置された基板２０３にわたるプラズマ分布を制御するため、処理チャンバ２００に配置されてもよい。プラズマプロファイル調整器２１１は、チャンバ本体２０２に隣接して配置され、チャンバ本体２０２をリッドアセンブリ２０６の他の構成要素から分離することができる第１の電極２０８を含みうる。第１の電極２０８は、リッドアセンブリ２０６の一部であってよく、別個の側壁電極であってもよい。第１の電極２０８は、環状又はリング状の部材であってよく、リング電極とすることができる。第１の電極２０８は、処理空間２２０を取り囲んでいる処理チャンバ２００の周縁に沿った連続ループであってよく、又は、所望に応じて選択された場所において不連続であってもよい。また、第１の電極２０８は、例えば、穿孔リング又はメッシュ電極などの有孔電極であってよく、例えば、２次ガス分配器などのプレート電極であってもよい。

【0028】

［００３３］ セラミック又は金属酸化物などの誘電体材料、例えば酸化アルミニウム及び／又は窒化アルミニウムでありうる１つ又は複数のアイソレータ２１０ａ、２１０ｂは、ガス分配器２１２及びチャンバ本体２０２に対して、第１の電極２０８を電気的及び熱的に、接触及び分離させうる。ガス分配器２１２は、処理前駆体を処理空間２２０へ分配するための開孔２１８を画定しうる。ガス分配器２１２は、ＲＦ発生器、ＲＦ電源、ＤＣ電源、パルスＤＣ電源、パルスＲＦ電源、又は処理チャンバと連結されうる任意の他の電源など、第１の電力源２４２と連結されうる。いくつかの実施形態では、第１の電力源２４２は、ＲＦ電源であってよい。

【0029】

［００３４］ ガス分配器２１２は、導電性ガス分配器又は非導電性ガス分配器であってよい。また、ガス分配器２１２は、導電性及び非導電性の構成要素で形成されてもよい。例えば、ガス分配器２１２の本体は導電性であるが、一方、ガス分配器２１２のフェイスプレートは非導電性であってもよい。ガス分配器２１２は、図２に示されるような第１の電力源２４２などによって電力供給されてもよく、又はガス分配器２１２は、いくつかの実施形態では、接地されてもよい。

【0030】

［００３５］ 第１の電極２０８は、処理チャンバ２００の接地経路を制御しうる第１の同調回路２２８と連結されうる。第１の同調回路２２８は、第１の電子センサ２３０と、第１の電子コントローラ２３４とを含みうる。第１の電子コントローラ２３４は、可変キャパシタ又は他の回路素子であってよく、又はそれらを含んでもよい。第１の同調回路２２８は、１つ又は複数のインダクタ２３２であってよく、又はそれらを含んでもよい。第１の同調回路２２８は、処理中に処理空間２２０内に存在するプラズマ条件下で可変又は制御可能なインピーダンスを可能にする任意の回路であってもよい。図示されるようないくつかの実施形態では、第１の同調回路２２８は、接地と第１の電子センサ２３０との間に並列に連結される第１の回路脚部（ｃｉｒｃｕｉｔ ｌｅｇ）及び第２の回路脚部を含みうる。第１の回路脚部は、第１のインダクタ２３２Ａを含みうる。第２の回路脚部は、第１の電子制御装置２３４と直列に連結された第２のインダクタ２３２Ｂを含みうる。第２のインダクタ２３２Ｂは、第１の電子コントローラ２３４と、第１及び第２の回路脚部の両方を第１の電子センサ２３０に接続するノードとの間に配置されうる。第１の電子センサ２３０は、電圧又は電流センサであってもよく、第１の電子コントローラ２３４と連結されてもよく、処理空間２２０内のプラズマ状態の閉ループをある程度制御することができる。

【0031】

［００３６］ 第２の電極２２２は、基板支持体２０４と連結されることがある。第２の電極２２２は、基板支持体２０４内に埋め込まれてよく、基板支持体２０４の表面と連結されてもよい。第２の電極２２２は、プレート、穿孔プレート、メッシュ、ワイヤスクリーン、又は導電性素子の任意の他の分散配置であってもよい。第２の電極２２２は、同調電極であってよく、基板支持体２０４のシャフト２４４内に配置される、例えば５０オームの選択された抵抗を有するケーブルなどの導管２４６によって、第２の同調回路２３６と連結されることがある。第２の同調回路２３６は、第２の電子センサ２３８、第２の可変キャパシタでありうる第２の電子コントローラ２４０を有してもよい。第２の電子センサ２３８は、電圧センサ又は電流センサであってよく、かつ、処理空間２２０内のプラズマ条件に対してさらなる制御を行うために、第２の電子コントローラ２４０に連結されることがある。

【0032】

［００３７］ バイアス電極及び／又は静電チャッキング電極であってもよい第３の電極２２４は、基板支持体２０４に連結されることがある。第３の電極は、インピーダンス整合回路であってもよいフィルタ２４８を介して、第２の電力源２５０と連結されることがある。第２の電力源２５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源又はバイアス電力、或いは、これら又は他の電源の組み合わせであってもよい。いくつかの実施形態では、第２の電力源２５０は、ＲＦバイアス電力であってもよい。

【0033】

［００３８］ 図２のリッドアセンブリ２０６及び基板支持体２０４は、プラズマ処理又は熱処理向けの任意の処理チャンバと共に使用されうる。操作では、処理チャンバ２００は、処理空間２２０内のプラズマ状態をリアルタイムで制御することができる。基板２０３は、基板支持体２０４上に配置されてもよく、処理ガスは、任意の所望のフロー計画に従って、注入口２１４を使用してリッドアセンブリ２０６を介して流されてもよい。ガスは、排出口２５２を介して処理チャンバ２００を出ることができる。電力は、処理空間２２０内にプラズマを確立するために、ガス分配器２１２と連結されることがある。基板は、いくつかの実施形態では、第３の電極２２４を使用して電気バイアスに曝されうる。

【0034】

［００３９］ 処理空間２２０内のプラズマに通電すると、プラズマと第１の電極２０８との間に電位差が確立されうる。プラズマと第２の電極２２２との間に電位差が確立されることもある。次に、電子コントローラ２３４、２４０を使用して、２つの同調回路２２８及び２３６によって表される接地経路のフロー特性を調整することができる。第１の同調回路２２８と第２の同調回路２３６に設定点が与えられ、堆積速度と、中心から端部までのプラズマ密度の均一性との独立制御がもたらされる。電子コントローラが両方とも可変キャパシタである実施形態では、電子センサは、堆積速度を最大化し、厚さ不均一性を最小化するように、可変キャパシタを独立して調整することができる。

【0035】

［００４０］ 同調回路２２８、２３６の各々は、それぞれの電子コントローラ２３４、２４０を使用して調整されうる可変インピーダンスを有することができる。電子コントローラ２３４、２４０が可変キャパシタである場合、可変キャパシタのそれぞれの容量範囲、及び第１のインダクタ２３２Ａ及び第２のインダクタ２３２Ｂのインダクタンスは、インピーダンス範囲を提供するように選択されうる。この範囲は、プラズマの周波数特性及び電圧特性に依存する場合があり、各可変キャパシタの容量範囲に最小値を有する場合がある。したがって、第１の電子コントローラ２３４の静電容量が最小又は最大であるとき、第１の同調回路２２８のインピーダンスは高くなり、基板支持体上の空中カバレッジ又は横方向カバレッジが最小であるプラズマ形状をもたらすことがある。第１の電子コントローラ２３４の静電容量が第１の同調回路２２８のインピーダンスを最小化する値に近づくと、プラズマの空中カバレッジは最大に達し、基板支持体２０４の全作業領域を効果的に覆うことができる。第１の電子制御装置２３４の静電容量が最小インピーダンス設定から外れると、プラズマ形状がチャンバ壁から収縮し、基板支持体の空中カバレッジが低下することがある。第２の電子制御装置２４０は、第２の電子制御装置２４０の静電容量が変更されうるので、基板支持体上のプラズマの空中カバレッジを増加及び減少させる、同様の効果を有することができる。

【0036】

［００４１］ 電子センサ２３０、２３８は、閉ループでそれぞれの回路２２８、２３６を調整するために使用されうる。使用されるセンサの種類に応じて、電流又は電圧のための設定点は各センサに取り付けられており、センサには、各々対応する電子コントローラ２３４、２４０に対する調整を判断して設定点からの逸脱を最小限にする制御ソフトウェアが設けられる。その結果、処理時にプラズマの形状を選択し、動的に制御することができる。前述の記載は、可変キャパシタであってもよい電子コントローラ２３４、２４０に基づいているが、調整可能な特性を有する任意の電子構成要素を使用して、調整可能なインピーダンスを有する同調回路２２８、２３６が提供されうることを理解されたい。

【0037】

［００４２］ 図３は、本技術の実施形態による、基板上に堆積された膜の欠陥を分析し、削減するための方法３００における例示的な操作を示す。方法３００は、いくつかの実施形態では、膜堆積及び欠陥サンプリング前の操作を含みうる。例えば、分析膜の堆積の前に、基板には、１つ又は複数の堆積及び／又はエッチング操作、並びに任意の平坦化又は他の処理操作の実行することができる。方法３００は、手動でのやりとりを制限するために、システム内で自動的に実行され、手動操作よりも高い効率及び精度を提供することができる多数の操作を含みうる。

【0038】

［００４３］ 実施形態では、方法３００は、操作３０５で基板上に膜を堆積させることを含みうる。いくつかの実施形態では、膜は、化学気相堆積処理によって堆積されうる。さらなる実施形態では、堆積された膜は、誘電体材料、とりわけ、酸化ケイ素、ドープされた酸化ケイ素、ケイ素－炭素－酸化物、窒化ケイ素のうちの１つ又は複数を含む誘電体膜になりうる。なおもさらなる実施形態では、堆積された膜は、約２０Å以上、約３０Å以上、約５０Å以上、約１００Å以上、約１５０Å以上、約２００Å以上、又はそれ以上の厚さを有することがある。

【0039】

［００４４］ 追加の実施形態では、膜が堆積される基板は、平坦であるか、部分的に構造化され且つ部分的に平坦であるか、或いは基板特徴部で全体的に構造化されている場合がある。実施形態では、部分的に又は完全に構造化された基板は、基板特徴部の中でもとりわけ、トレンチ、ステップ、間隙、及び開口部などの基板特徴部を含みうる。基板特徴部は、基板に形成された１つ又は複数の半導体デバイス構造の一部又は全部であってもよい。実施形態では、基板は、基板材料の中でもとりわけ、ケイ素、ドープされたケイ素、炭化ケイ素、ヒ化ガリウム、及び窒化ガリウムなどの１つ又は複数の材料からなるベア基板ウエハを含みうる。さらなる実施形態では、基板は、ベア基板ウエハ上に形成された１つ又は複数の材料の層を含みうる。実施形態では、１つ又は複数の層は、他の材料の中でもとりわけ、導電性材料、及び電気絶縁性の誘電体材料を独立して含みうる。

【0040】

［００４５］ さらなる実施形態では、方法３００は、操作３１０で、堆積された膜を欠陥についてサンプリングすることを含みうる。サンプリングは、膜が堆積される基板上の１つ又は複数の領域で行われうる。実施形態では、サンプリングは、基板の約２つ以上の領域で行われうる。さらなる実施形態では、基板上のサンプリングされる領域の数は、約５以上、約１０以上、約２０以上、約３０以上、約４０以上、約５０以上、約６０以上、約７０以上、約８０以上、約９０以上、約１００以上、約１２０以上、約１５０以上、約２００以上、又はそれ以上を含みうる。なおもさらなる実施形態では、２つ以上のサンプリングされた領域は、非連続であってもよい。サンプリングパターンの一実施形態を、以下の図５に示す。

【0041】

［００４６］ 実施形態では、サンプルリングされた各領域の表面は、領域の画像を生成するため走査型電子顕微鏡によって走査されてもよい。追加の実施形態では、サンプリングされた各領域は、約１μｍ以上、約２μｍ以上、約３μｍ以上、約４μｍ以上、約５μｍ以上、又はそれ以上の視野にわたって走査されうる。さらに追加の実施形態では、視野の形状は、他の形状の中でもとりわけ、円形、楕円形、正方形、又は長方形であってよい。図６に、５μｍの視野にわたる堆積された膜の正方形のサンプリング領域の例を示す。

【0042】

［００４７］ サンプリングされた領域は、堆積された膜の１つ又は複数の欠陥を含みうる。実施形態では、本技術は、サンプリングされた領域の画像の分析から、約１０ｎｍ以下のサイズを有する欠陥を特定しうる。さらなる実施形態では、特定される欠陥は、約９ｎｍ以下、約８ｎｍ以下、約７ｎｍ以下、約６ｎｍ以下、約５ｎｍ以下、又はそれ以下のサイズを有することがある。また、分析済み膜の欠陥のサイズを大きくする膜を分析済み膜上に追加で堆積させることにより、欠陥を拡大せずに検出することもできる。実施形態では、サンプリングされた領域において検出されうる、約１０ｎｍ以下のサイズによって特徴付けられる小さな欠陥の数は、約１個以上、約２個以上、約５個以上、約１０個以上、又はそれ以上になりうる。

【0043】

［００４８］ 実施形態では、欠陥は、基板の表面プロファイルに沿って信号強度を測定することによって検出されうる。さらなる実施形態では、表面プロファイルは、欠陥からの信号強度が基板の平均表面粗さよりも高いことを示す基板の側面プロファイルであってもよい。実施形態では、基板表面からの平均信号強度に対する欠陥からの信号強度は、約１０％以上、約１５％以上、約２０％以上、約２５％以上、約３０％以上、約３５％以上、約４０％以上、約４５％以上、約５０％以上、約７５％以上、約１００％以上、又はそれ以上でありうる。さらに別の実施形態では、信号は、ＳＥＭ装置によって基板の表面から散乱される電子を検出することによって生成されうる。

【0044】

［００４９］ 追加の実施形態では、ＳＥＭ画像をピクセル色又は強度変化に相関する値に変換することによって、サンプリングされた領域内の欠陥を特定することができる。この操作は、ＳＥＭ画像から収集したピクセル値を強度変化プロットに変換する処理装置を使用して行うことができる。さらなる実施形態では、ＳＥＭ画像は、各ピクセルの輝度が０から２５５までの８ビット値に変換され、０が最も暗く、２５５が最も明るいとするグレースケールイメージとしてマッピングされる場合がある。実施形態では、アルゴリズムは、グレースケール画像に対する平均輝度を計算し、さらに平均輝度値を使用して、欠陥の表示のための輝度の最小閾値を較正することができる。なおもさらなる実施形態では、アルゴリズムは、閾値を超える輝度値を有するピクセルに隣接するピクセルを分析して、明るいピクセルが検出アーチファクトを表すか基板表面の実際の欠陥を表すかを決定しうる。処理装置は、ピクセル値データを参照ライブラリデータと比較することをさらに採用してもよい。いくつかの実施形態では、参照ライブラリデータは、本技術の実施形態による欠陥検出システムから取得されたデータを使用して、継続的に更新され、改良されることがある。

【0045】

［００５０］ 方法３００の実施形態は、堆積された膜の欠陥の総数を、操作３１５で計算することをさらに含みうる。実施形態では、この操作は、操作３１０でサンプリングされた領域の各々において欠陥を検出し、その数を計数することと、検出された欠陥の数から外挿して、堆積された膜の欠陥の総数を計算することとを含みうる。実施形態では、計算された欠陥の総数は、約１個以上、約２個以上、約５個以上、約１０個以上、約２５個以上、約５０個以上、約７５個以上、約１００個以上、約１２５個以上、約１５０個以上、約１７５個以上、約２００個以上、約５００個以上、約１０００個以上、約５０００個以上、約１００００個以上、約１５０００個以上、約２００００個以上、又はそれ以上になりうる。

【0046】

［００５１］ 方法３００の実施形態では、方法は、操作３２０で、膜の後続の堆積において１つ又は複数の堆積パラメータを調整することも含みうる。１つ又は複数の堆積パラメータは、堆積温度、堆積圧力、基板処理領域内の基板とシャワーヘッドとの間の間隔量、及び２つ以上の堆積前駆体の流量比を含みうる。膜のプラズマ化学気相堆積を含む実施形態では、１つ又は複数の堆積パラメータは、堆積プラズマのための他の調整可能なパラメータの中でもとりわけ、堆積プラズマを生成するために使用される電力、及び堆積プラズマを生成するために使用される電力の周波数をさらに含みうる。

【0047】

［００５２］ 方法３００の実施形態では、操作３２５での１つ又は複数の堆積パラメータの調整に続いて、後続の膜を堆積させることができる。後続の堆積される膜では、本技術の実施形態を使用して、欠陥について分析された先行する堆積された膜と比較して、欠陥の総数が減少しうる。実施形態では、後続の堆積される膜は、先行する堆積された膜とは異なる基板上に堆積されてもよい。さらなる実施形態では、先行する堆積された膜と比較して、後続の堆積される膜において計算された欠陥の総数は、約９５％以下、約９０％以下、約８０％以下、約７０％以下、約６０％以下、約５０％以下、約４０％以下、約３０％以下、約２０％以下、約１０％以下、約５％以下になりうる。なおもさらなる実施形態では、先行する堆積された膜と比較して、後続の堆積される膜において計算される欠陥の総数が、約１０，０００個以下、約５０００個以下、約２５００個以下、約１５００個以下、約１０００個以下、又はそれ以下になりうる。

【0048】

［００５３］ 本技術の実施形態では、方法は、堆積された膜を、膜中の計算された欠陥の総数に基づいて、合格又は不合格として「フラグを立てる」ことをさらに含みうる。次に処理装置は、オプションにより、１つ又は複数の堆積パラメータを１つ又は複数調整すること、などの修正操作を提供することができる。追加の実施形態では、処理装置は、フラグ付きの堆積された膜に基づいて出力を生成するためのモデルを提供することができるニューラルネットワークを含んでもよい。モデルは、ＢＫＭアルゴリズムに基づいてよく、又は、シフトアンドアッドアルゴリズムに基づいてもよい。処理装置は、参照ライブラリデータベースを拡張するため、データを継続的に更新することができる。処理装置は、是正措置を提供するため、堆積された膜の逸脱並びに傾向を認識するように訓練することができる。実施形態では、偏差は、１つ又は複数の堆積パラメータに相関しうる。さらなる実施形態では、逸脱は、他の基板特性の中でもとりわけ、応力、撓み、厚さなどの基板の１つ又は複数の特性に相関しうる。是正措置には、個別の措置、又は、参照ライブラリのデータからの逸脱を示す傾向に基づく処理パラメータに関する措置が含まれうる。いくつかの実施形態では、個別の修正は、１つ又は複数の特定された逸脱に基づき、特定のウエハ又は一連のウエハをその後の生産から除外するためタグ付けすることなど、ウエハ拒絶を含みうる。参照ライブラリのデータから強度が徐々に逸脱することを示す傾向は、処理レシピを増強する必要性があること、及び／又はチャンバの洗浄、及び／又はシャワーヘッド又は他の構成要素の交換が推奨されることを示唆している場合がある。識別された傾向は、処理の効率を大きく向上させる可能性がある。所定の間隔でチャンバを洗浄するのではなく、データの傾向から逸脱が認められるまで洗浄を延期することもある。これにより、定期的な洗浄の間隔を延ばしたり、許容範囲外の処理によって基板が失われる前に洗浄の必要性を確認することができる。また、適格性検査や部品メンテナンスの頻度を減らすことで、チャンバの稼働率を向上させることができる。

【0049】

［００５４］ 図４は、本技術のいくつかの実施形態による不均一性制御のための例示的な処理システム４００を描いたブロック図である。図示のように、システム４００は、欠陥検出装置４６５を含みうる。欠陥検出装置は、欠陥サンプリングデータを受信するように構成されてもよい。いくつかの実施形態では、処理システム４００は、図１に描かれたシステム１００及び／又はその構成要素のいずれかであるか、これらに類似している、これらを含む、或いは、これらの中に含まれることがある。追加の実施形態では、処理システム４００は、システム１００から分離されていてもよい。

【0050】

［００５５］ システム４００は、欠陥検出装置４６５に通信可能に連結された処理装置４７０をさらに含みうる。処理装置４７０は、欠陥検出装置４６５によって受信されたＳＥＭ画像を翻訳し、ピクセル色及び強度データを変換及び分析し、ピクセル変動データを参照ライブラリデータと比較し、参照ライブラリデータからの１つ又は複数の逸脱を特定し、特定された逸脱に基づいて是正措置を提供するように構成されうる。処理装置４７０は、本技術の実施形態の態様を実装するのに適した任意の種類の演算装置を含みうる。演算装置の例としては、ワークステーション、サーバ、ラップトップ、デスクトップ、タブレットコンピュータ、携帯装置、スマートフォン、汎用グラフィックス処理ユニットなどの専用演算装置又は汎用演算装置があり、これらはすべて図４の範囲に包含される。処理装置４７０は、フィードフォワード認識のためのデータセットを継続的に拡張するための、上述のようなニューラルネットワークを含みうる。

【0051】

［００５６］ いくつかの実施形態では、処理装置４７０は、以下のデバイス、すなわち、プロセッサ４０８、メモリ４１０、入出力（Ｉ／Ｏ）ポート４１２、Ｉ／Ｏ構成要素４１４、及び電源４１６を、直接的に及び／又は間接的に連結するバス４０６を含みうる。任意の数の追加構成要素、異なる構成要素、及び／又は構成要素の組み合わせも、処理装置４７０に含まれうる。Ｉ／Ｏ構成要素４１４は、ユーザに情報を提示するように構成されたプレゼンテーション構成要素、例えば、ディスプレイ装置、スピーカ、印刷装置など、及び／又は、例えば、マイク、ジョイスティック、衛星アンテナ、スキャナ、プリンタ、無線装置、キーボード、ペン、音声入力装置、タッチ入力装置、タッチスクリーン装置、双方向ディスプレイ装置、マウスなどの入力構成要素を含みうる。バス４０６は、例えば、アドレスバス、データバス、或いは、これら又は他の構成要素のいくつかの組み合わせなど、１つ又は複数のバスでありうるものを表す。同様に、いくつかの実施形態では、処理装置４７０は、いくつのプロセッサ４０８、いくつかのメモリ構成要素４１０、いくつかのＩ／Ｏポート４１２、いくつかのＩ／Ｏ構成要素４１４、及び／又はいくつかの電源４１６を含みうる。さらに、これらの構成要素又はその組み合わせは、いくつかの演算装置に分散及び／又は重複して配置される可能性がある。いくつかの実施形態では、プロセッサ４０８は、ピクセル変動データをメモリ４１０にロードして、ピクセル変動データと参照ライブラリのデータとを比較することができる。

【0052】

［００５７］ いくつかの実施形態では、メモリ４１０は、揮発性メモリ及び／又は不揮発性メモリの形態のコンピュータ可読媒体を含み、取り外し可能、取り外し不可、又はこれらの組み合わせであってよい。媒体の例としては、ランダムアクセスメモリ（ＲＡＭ）、読出専用メモリ（ＲＯＭ）、電子的に消去可能なプログラマブル読出専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、光学又はホログラフィック媒体、磁気カセット、磁気テープ、磁気ディスクストレージ又は他の磁気ストレージ装置、データ伝送、及び／又は、例えば、量子状態メモリなどの情報を記憶し、演算装置によってアクセスできる他の任意の媒体が挙げられる。実施形態では、メモリ４１０は、プロセッサ４０８に、本明細書で説明されるシステム構成要素の実施形態の態様を実装させるため、及び／又は本明細書で説明される方法及び手順の実施形態の態様を実行させるためのコンピュータ実行可能命令４１８を格納しうる。

【0053】

［００５８］ コンピュータ実行可能命令４１８は、例えば、処理装置４７０に関連する１つ又は複数のプロセッサ４０８によって実行可能なプログラム構成要素などの、コンピュータコード、機械使用可能命令などを含みうる。例えば、実施形態では、コンピュータ実行可能命令４１８は、堆積された膜の小さな欠陥を特定し、削減するための、及び本技術の実施形態の態様を実施するための、任意の数の異なる態様を容易にするように構成されたアプリケーションを、１つ又は複数のプロセッサ４０８に開始させるように構成されうる。プログラム構成要素は、様々な言語、開発キット、フレームワークなどを含む、任意の数の異なるプログラミング環境を使用してプログラムすることができる。本明細書で企図される機能の一部又は全部は、ハードウェア及び／又はファームウェアで実装されてもよい。

【0054】

［００５９］ 図４に示す例示的なシステム４００は、本技術の実施形態の使用範囲又は機能性についての制限を示唆することを意図していない。例示的なシステム４００はまた、そこに例示された任意の単一の構成要素又は構成要素の組み合わせに関連する任意の依存性又は要件を有すると解釈されるべきではない。さらに、図４に描かれた様々な構成要素は、実施形態において、そこに描かれた他の構成要素の様々な構成要素、及び／又は図示されていない構成要素と統合されてもよく、そのすべてが本技術に包含されると考えられる。

【0055】

［００６０］ 上述のように、図５は、本技術の実施形態による非連続サンプリング領域５０２の分布を有する基板５００を概略的に示す。図示した実施形態では、円形状の基板の中心にあるサンプリング領域の周囲に、放射状に４２個のサンプリング領域５０２が配置されている。５０個のサンプリング領域は、中央のサンプリング領域を中心として、３つ同心グループで放射状に配置されている。中心のサンプリング領域に最も近い第１のグループには、８つの非連続のサンプリング領域がある。第１のグループと中心サンプリング領域から最も遠い第３のグループとの間にある第２のグループには、１４個のサンプリング領域が非連続に存在する。中心サンプリング領域から最も遠い第３のグループには、１９個の非連続なサンプリング領域がある。追加の実施形態では、サンプリング領域の総数が、約５０以上、約６０以上、約７０以上、約８０以上、約９０以上、約１００以上、又はそれ以上であってもよい。さらに追加の実施形態では、サンプリング領域の総数が、中心サンプリング領域の周りに同心円状に配置されてもよく、同心円の数は、約３以上、約４以上、約５以上、約６以上、約７以上、約８以上、約９以上、約１０以上、又はそれ以上であってもよい。

【0056】

［００６１］ 図６は、本技術の実施形態によるサンプリング領域のＳＥＭ画像６００を示す。図示した実施形態では、ＳＥＭ画像の視野は、正方形状の画像の一辺が５μｍである。ＳＥＭ画像６００は、１０ｎｍ未満のサイズを有する８つの識別された欠陥を含む。上述のように、ＳＥＭ画像をいくつかのピクセルからなるグレースケール画像としてマッピングすることにより、画像背景から欠陥を検出することができる。実施形態では、各ピクセルには、０が最も暗く、２５５が最も明るい、０から２５５までの８ビットの輝度値が割り当てられうる。さらなる実施形態では、欠陥は、グレースケール画像に対して計算された背景値を超える輝度値を有するピクセルとして検出されうる。いくつかの実施形態では、アルゴリズムは、欠陥ピクセルが検出アーチファクトであるか、基板の表面上の実際の欠陥であるかを決定するために、欠陥ピクセルを取り囲むピクセルの追加の計算を含みうる。さらに追加の実施形態では、アルゴリズムは、欠陥の存在を強調するために、グレースケール画像及びＳＥＭ画像６００のうちの少なくとも一方に印を表示することができる。

【0057】

［００６２］ 本技術の実施形態では、堆積された膜中の１０ｎｍ以下の小さなサイズの欠陥について効率的に分析することができる。堆積された膜を支持する基板から採取した欠陥データを用いて、膜中の小さなサイズの欠陥の総数を計算することができる。測定及び計算された欠陥データは、後続の堆積される膜が分析済みの膜よりも少ない欠陥を有するように、後続の膜堆積における１つ又は複数の堆積パラメータを調整するために使用されうる。これらのシステム及び方法の実施形態は、材料の追加堆積で小さな欠陥を拡大すること、又は、時間のかかる複雑な原子間力顕微鏡を使用することなく、この分析を行うことができる。実施形態では、システム及び方法は、数回の反復的な膜堆積分析及び調整を行い、元々の堆積された膜よりも著しく欠陥の少ない膜を作製する堆積処理を開発することができる。

【0058】

［００６３］ １つ又は複数の計算装置又は構成要素は、コンピュータ可読形式でレンダリングされたソフトウェア命令にアクセスすることによって、本明細書に記載された所望の機能の一部を提供するように適合されうる。計算装置は、例えば、欠陥検出システムなど、本技術の１つ又は複数の構成要素の操作のための信号を処理すること又は信号にアクセスすることができる。ソフトウェアが使用される場合、任意の適切なプログラミング、スクリプト、又は他の種類の言語又は言語の組み合わせが、記載された処理を実行するために使用されうる。しかしながら、ソフトウェアは独占的に使用する必要はなく、或いは全く使用する必要もない。例えば、上述の本技術のいくつかの実施形態は、特定用途向け回路に限定されるものではないが、ハードワイヤードロジック又は他の回路によって実装することもできる。コンピュータで実行されるソフトウェアとハードワイヤードロジック又は他の回路との組み合わせも好適であろう。

【0059】

［００６４］ 本技術のいくつかの実施形態は、先に説明した１つ又は複数の操作を実行するように適合された１つ又は複数の適切な計算装置によって実行されうる。上述のように、このような装置は、装置に組み込まれうる少なくとも１つのプロセッサによって実行されると、少なくとも１つのプロセッサに本技術の１つ又は複数の態様を実施させるコンピュータ可読命令を具現化する１つ又は複数のコンピュータ可読媒体にアクセスすることができる。追加的に又は代替的に、計算装置は、説明された１つ又は複数の方法又は操作を実施するために装置を動作可能にする回路を含むことができる。

【0060】

［００６５］ 任意の適切なコンピュータ可読媒体又は媒体は、限定するものではないが、ディスケット、ドライバ、及び他の磁気ベースの記憶媒体、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、又はこれらの変種などのディスクを含む光記憶媒体、フラッシュメモリ、ＲＡＭ、ＲＯＭ、及び他のメモリデバイスなどを含む、本技術の１つ又は複数の態様を実装又は実行するために使用することができる。

【0061】

［００６６］ 上記の記載では、説明を目的として、本技術の様々な実施形態の理解を促すために、数々の詳細が提示されている。しかしながら、当業者には、これらの詳細のうちの一部がなくても、或いは、追加の詳細があれば、特定の実施形態を実施できることが明らかであろう。

【0062】

［００６７］ いくつかの実施形態を開示したが、当業者は、実施形態の主旨から逸脱することなく、様々な修正例、代替構造物、及び均等物を使用できることが認識されよう。さらに、いくつかの周知の処理及び要素は、本技術を不必要に不明瞭にすることを避けるために説明されていない。したがって、上記の説明は、本技術の範囲を限定するものと見なすべきではない。

【0063】

［００６８］ 値の範囲が提供されている場合、文脈上そうでないと明示されていない限り、当然ながら、その範囲の上限値と下限値との間の各介在値は、下限値の最も小さい単位まで具体的に開示されている。任意の記載値又は記載された範囲内にある記載されていない介在値の間の、任意の狭い範囲、そしてその記載された範囲内のその他任意の記載された又は介在する値も包含される。これら小さい範囲の上限及び下限は、その範囲に個々に含まれ、又はその範囲から除外される場合があり、小さい範囲に限界値のいずれかが含まれる、どちらも含まれない、又は両方が含まれる各範囲もまた、記載された範囲における明確に除外される任意の限界値を条件として、この技術範囲に包含される。記載された範囲に１つ又は両方の限界値が含まれる場合、これらの含有限界値のいずれか又は両方を除外する範囲もまた含まれる。

【0064】

［００６９］ 本明細書及び特許請求の範囲で使用される単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が他のことを明らかに示していない限り、複数の参照対象を含む。したがって、例えば、「ある層」への言及は、複数のそのような層を含み、「材料」への言及は、当業者に既知の１つ又は複数の材料及びその均等物への言及を含む。

【0065】

［００７０］ また、「備える（ｃｏｍｐｒｉｓｅ（ｓ））」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ））」、「含有している（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ））」、及び「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数値、構成要素、又は操作の存在を特定することを意図しているが、１つ又は複数のその他の特徴、整数値、構成要素、操作、動作、或いはグループの存在又は追加を除外するものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】