特表 2023-552994 プログラム可能な誤り訂正コードの符号化及び復号論理

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-20

(54)【発明の名称】プログラム可能な誤り訂正コードの符号化及び復号論理

(51)【国際特許分類】

   H03M 13/47 20060101AFI20231213BHJP

   G06F 11/10 20060101ALI20231213BHJP

【ＦＩ】

H03M13/47

G06F11/10 648

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023533832

(86)(22)【出願日】2021-12-07

(85)【翻訳文提出日】2023-06-20

(86)【国際出願番号】 US2021062201

(87)【国際公開番号】W WO2022125545

(87)【国際公開日】2022-06-16

(31)【優先権主張番号】17/116,952

(32)【優先日】2020-12-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ロス ヴィー． ラ フェトラ

【テーマコード（参考）】

5J065

【Ｆターム（参考）】

5J065AB01

5J065AC03

5J065AD03

5J065AE06

5J065AG02

5J065AH01

(57)【要約】

メモリモジュールは、特定のＥＣＣ実装に対して構成可能なる論理要素を含む。本明細書で使用される場合、「ＥＣＣ実装」という用語は、例えば、誤り検出の結果を使用して誤り訂正を実行し、任意の誤りが後で識別及び訂正され得るようにデータを符号化する、誤り検出及びその後の処理を実行するためのＥＣＣ機能を指す。このアプローチは、メモリモジュール又はコンピューティングデバイスが、要求がホスト間で往復して送信されることを必要とせずに、特定のＥＣＣ実装に構成されることを可能にする。
【選択図】図２

【特許請求の範囲】

【請求項1】

方法であって、
構成可能な論理要素のセットにおいて、誤り訂正コード（ＥＣＣ）実装のために前記構成可能な論理要素のセットにおいてマスクするビットを定義する構成命令を受信することと、
前記構成可能な論理要素のセットにおいて、前記ＥＣＣ実装に従って符号化又は復号されるデータを受信することと、
データ又は前記構成命令に従ってマスクされたコード語ビットを有する前記構成可能な論理要素のセットを使用して、前記ＥＣＣ実装を実行することと、を含む、
方法。

【請求項2】

前記構成命令は、前記ＥＣＣ実装に対応するＧ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、データを符号化することを含み、前記データを符号化することは、特定のデータ値について、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記データ値に対する複数のチェックビット値を決定することと、
前記特定のデータ値に対するコード語を生成及び記憶することであって、前記コード語は、前記データ値のデータ及び前記複数のチェックビットを含む、ことと、
を実行することを含む、
請求項１の方法。

【請求項3】

前記複数のチェックビット値を決定することは、前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語に前記Ｇ行列を乗算して前記複数のチェックビットを生成することを含む、
請求項２の方法。

【請求項4】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語からシンドローム列を計算することと、
前記シンドローム列に一致する前記Ｈ行列の特定の列を識別し、これに応じて、前記Ｈ行列の前記特定の列に対応する前記コード語の値に誤りが存在すると決定することと、
を含む、
請求項１の方法。

【請求項5】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記Ｈ行列のシンボルセットごとに、第１の行のセットに対応する第１の値のセットと第２の行のセットに対応する第２の値のセットとの比のセットを記憶することと、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、シンドロームを計算することと、
前記第１の行のセットに対応する前記シンドロームの第１の部分が、特定のシンボルセットについての比と、前記第２の行のセットに対応する前記シンドロームの第２の部分との積に等しいと決定し、これに応じて、前記特定のシンボルセットに対応する前記データの部分が誤りを含むと決定することと、
を含む、
請求項１の方法。

【請求項6】

前記コード語を復号することは、
前記シンドロームの前記第１の部分と、前記特定のシンボルに対する前記第１の行のセットに対応する前記第１の値のセットとの商を計算することによって、前記誤りの大きさを決定することと、
前記誤りの大きさと、前記誤りを含むと決定された前記コード語の部分と、を使用して、前記データを訂正することと、
を含む、
請求項５の方法。

【請求項7】

前記構成可能な論理要素は、コード語をメモリに記憶する前にプロセッサによって生成されたデータの符号化、又は、前記メモリに記憶された前記コード語の復号を実行することによって、メモリモジュールに対して前記ＥＣＣ実装を提供するように構成されている、
請求項１の方法。

【請求項8】

前記構成可能な論理要素は、ネットワークを介して送信又は受信されるデータに対して前記ＥＣＣ実装を提供するように構成されている、
請求項１の方法。

【請求項9】

装置であって、
構成可能な論理要素のセットを備え、
前記構成可能な論理要素のセットは、誤り訂正コード（ＥＣＣ）実装のために前記構成可能な論理要素のセットにおいてマスクするビットを定義する構成命令に従って構成されており、
前記構成可能な論理要素のセットは、前記構成命令に従って前記構成可能な論理要素のセット内のデータ又はコード語ビットをマスクすることによって、前記ＥＣＣ実装を実行するように構成されている、
装置。

【請求項10】

前記構成命令は、前記ＥＣＣ実装に対応するＧ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、データを符号化することを含み、前記データを符号化することは、特定のデータ値について、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記データ値に対する複数のチェックビット値を決定することと、
前記特定のデータ値に対するコード語を生成及び記憶することであって、前記コード語は、前記データ値のデータ及び前記複数のチェックビットを含む、ことと、
を実行することを含む、
請求項１０の装置。

【請求項11】

前記複数のチェックビット値を決定することは、前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語に前記Ｇ行列を乗算して前記複数のチェックビットを生成することを含む、
請求項１０の装置。

【請求項12】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語からシンドローム列を計算することと、
前記シンドローム列に一致する前記Ｈ行列の特定の列を識別し、これに応じて、前記Ｈ行列の前記特定の列に対応する前記コード語の値に誤りが存在すると決定することと、
を含む、
請求項９の装置。

【請求項13】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記データを復号することは、
前記Ｈ行列のシンボルセットごとに、第１の行のセットに対応する第１の値のセットと第２の行のセットに対応する第２の値のセットとの比のセットを記憶することと、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、シンドロームを計算することと、
前記第１の行のセットに対応する前記シンドロームの第１の部分が、特定のシンボルセットについての比と、前記第２の行のセットに対応する前記シンドロームの第２の部分との積に等しいと決定し、これに応じて、前記特定のシンボルセットに対応する前記コード語の部分が誤りを含むと決定することと、
を含む、
請求項９の装置。

【請求項14】

前記コード語を復号することは、
前記シンドロームの前記第１の部分と、前記特定のシンボルに対する前記第１の行のセットに対応する前記第１の値のセットとの商を計算することによって、前記誤りの大きさを決定することと、
前記誤りの大きさと、前記誤りを含むと決定された前記コード語の部分と、を使用して、前記データを訂正することと、
を含む、
請求項１３の装置。

【請求項15】

前記構成可能な論理要素は、コード語をメモリに記憶する前にプロセッサによって生成されたデータの符号化、又は、前記メモリに記憶されたコード語の復号を実行することによって、メモリモジュールに対して前記ＥＣＣ実装を提供するように構成されている、
請求項９の装置。

【請求項16】

前記構成可能な論理要素は、ネットワークを介して送信又は受信されるデータに対して前記ＥＣＣ実装を提供するように構成されている、
請求項９の装置。

【請求項17】

メモリモジュールであって、
誤り訂正コード（ＥＣＣ）実装に従って符号化されたデータを記憶するメモリと、
前記メモリに記憶されたデータに対して演算を実行し、前記メモリに追加のデータを書き込むように構成されたプロセッサと、
誤り訂正コード（ＥＣＣ）実装のために構成可能な論理要素のセットにおいてマスクするビットを定義する構成命令に従って構成された構成可能な論理要素のセットと、を備え、
前記構成可能な論理要素のセットは、前記メモリへの書き込みの前又は前記プロセッサによる読み出しの前に、前記構成命令に従って前記構成可能な論理要素のセット内のビットをマスクすることによって前記ＥＣＣ実装を実行するように構成されている、
メモリモジュール。

【請求項18】

前記構成命令は、前記ＥＣＣ実装に対応するＧ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、データを符号化することを含み、前記データを符号化することは、特定のデータ値について、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記データ値に対する複数のチェックビット値を決定することと、
前記特定のデータ値に対するコード語を生成及び記憶することであって、前記コード語は、前記データ値のデータ及び前記複数のチェックビットを含む、ことと、
を実行することを含む、
請求項１７のメモリモジュール。

【請求項19】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語からシンドローム列を計算することと、
前記シンドローム列に一致する前記Ｈ行列の特定の列を識別し、これに応じて、前記Ｈ行列の前記特定の列に対応する前記コード語の値に誤りが存在すると決定することと、
を含む、
請求項１７のメモリモジュール。

【請求項20】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記Ｈ行列のシンボルセットごとに、第１の行のセットに対応する第１の値のセットと第２の行のセットに対応する第２の値のセットとの比のセットを記憶することと、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、シンドロームを計算することと、
前記第１の行のセットに対応する前記シンドロームの第１の部分が、特定のシンボルセットについての比と、前記第２のセットの行に対応する前記シンドロームの第２の部分との積に等しいと決定し、これに応じて、前記特定のシンボルセットに対応する前記コード語の部分が誤りを含むと決定することと、
前記シンドロームの前記第１の部分と、前記特定のシンボルに対する前記第１の行のセットに対応する前記第１の値のセットとの商を計算することによって、前記誤りの大きさを決定することと、
前記誤りの大きさと、前記誤りを含むと決定された前記コード語の部分と、を使用して、前記コード語を訂正することと、
を含む、
請求項１７のメモリモジュール。

【発明の詳細な説明】

【背景技術】

【0001】

このセクションに記載されているアプローチは、遂行され得るアプローチであるが、必ずしも以前に着想又は遂行されたアプローチではない。したがって、別段の指示がない限り、このセクションに記載されたアプローチの何れも、単にこのセクションに含まれることによって、従来技術として適格であると仮定すべきではない。更に、このセクションに記載されたアプローチの何れも、単にこのセクションに含まれることによって、よく理解されている、日常的である又は従来的であると仮定すべきではない。

【0002】

誤り訂正コード（Error Correction Code、ＥＣＣ）メモリモジュールは、内部データ破損を検出及び訂正するためにＥＣＣエンジンを実装する。従来のＥＣＣメモリモジュールの制限の１つは、特定のＥＣＣ実装が製造業者によって構成され、製造業者のアプローチに対して独自仕様となる傾向があることである。したがって、製造業者がホストを特定のＥＣＣ実装で構成する場合、データにアクセスする任意のメモリコントローラは、同じＥＣＣ実装で構成されなければならない。本明細書で使用される場合、「ホスト」という用語は、中央処理ユニット（Central Processing Unit、ＣＰＵ）、グラフィックス処理ユニット（Graphics Processing Unit、ＧＰＵ）、メモリコントローラ等の任意のタイプの処理要素を指す。例えば、プロセッサインメモリ（Processor-In-Memory、ＰＩＭ）ベースのメモリモジュールが、内部誤り検出及び訂正のために及び訂正できない破損データを識別するために結果ビットを使用する場合、ＰＩＭベースのメモリモジュール及びホストは、同じレベルの誤り保護を保証し、結果ビットの一貫性のない使用を回避するために、同一のＥＣＣ実装を使用しなければならない。これは、ＰＩＭベースのメモリモジュールが複数のホストで使用するように設計される場合があるが、例えば、システムオンチップ（System-on-a-Chip、ＳｏＣ）のホスト設計者又は会社は、それらが使用している、独自仕様であり得るＥＣＣ実装をＰＩＭベースのメモリベンダが知ることを望まない場合があるので、問題である。同様に、ＰＩＭベースのメモリモジュールを使用する利点は、データがＰＩＭベースのメモリモジュールから外部プロセッサに転送される必要がないので、データが処理され得る速度である。したがって、メモリモジュールに記憶されたデータを復号するためにＥＣＣを実装するように構成され得るプログラム可能なメモリモジュールが必要とされている。

【0003】

加えて、符号化されたデータを受信する任意のプロセスが、元のエンコーダに要求を送り返すことなくデータを復号することができることが望ましい場合がある。例えば、ネットワークを介して符号化されたデータを受信するコンピューティングデバイスは、ネットワークを介して送信デバイスに要求を送信することなく、データに対して誤りチェックを実行することができることによって改善され得る。したがって、従来のＥＣＣメモリモジュールの代わりに又はそれに加えて、ＥＣＣ実装を実装するように構成することができるシステムが必要である。

【0004】

実施形態は、添付の図面の図において、限定としてではなく例として示され、同様の符号は同様の要素を指す。

【図面の簡単な説明】

【0005】

【図1A】メモリ構成を示すブロック図である。

【図1B】ＥＣＣエンコーダ及び／又はデコーダ１６０の構成可能な論理要素の一例を示す図である。

【図2】ＥＣＣエンコーダ又はデコーダをプログラミングするためのアプローチを示すフロー図である。

【図3A】ＥＣＣ実装を構成するためにＨ行列を使用する例を示す図である。

【図3B】ＥＣＣ実装を構成するためにＧ行列を使用する例を示す図である。

【図3C】特定のデータ値を符号化する例を示す図である。

【図3D】記憶されたコード語を復号する例を示す図である。

【図3E】マルチビット誤りを識別するために記憶されたコード語を復号する例を示す図である。

【発明を実施するための形態】

【0006】

以下の説明では、説明の目的のために、実施形態の十分な理解を提供するために、多くの具体的な詳細が記載される。しかしながら、これらの具体的な詳細なしに実施形態が実施され得ることが当業者には明らかであろう。他の例では、実施形態を不必要に不明瞭にすることを避けるために、周知の構造及びデバイスがブロック図で示されている。

【0007】

Ｉ．概要
ＩＩ．アーキテクチャ
ＩＩＩ．一般化されたエンコーダ／デコーダ
ＩＶ．動作概要
Ｖ．符号化
ＶＩ．復号
Ｉ．概要

【0008】

メモリモジュールは、特定のＥＣＣ実装に一致するようにプログラムすることができる１つ以上の汎用ＥＣＣエンジンを含む。本明細書で使用される場合、「ＥＣＣ実装」という用語は、例えば、誤り検出の結果を使用して誤り訂正を実行し、訂正することができない破損データを符号化する等の誤り検出及びその後の処理を実行するためのＥＣＣ機能を指す。

【0009】

汎用ＥＣＣエンジンを提供することによって、メモリモジュールは、任意の特定のＥＣＣ実装に事前にプログラムされることなく、ＥＣＣ実装を実装するように構成することができる。これは、異なるＥＣＣ実装をサポートする異なるホストデバイスとペアにされ得るＰＩＭベースのメモリモジュールにおいて特に有益であり得る。メモリモジュールは、ホストによって使用されるＨ行列等のＥＣＣ実装を定義する入力を受信するように構成される。メモリモジュールが、メモリモジュールに記憶されるデータを符号化するか又はメモリモジュールに記憶されたデータを復号する要求を受信する場合、メモリモジュールは、メモリモジュールの論理要素の選択的使用を通じてよってＥＣＣ実装を実行する。

【0010】

ＩＩ．アーキテクチャ
図１Ａは、メモリ構成１００を示すブロック図である。メモリ構成１００は、ホスト１１０及びメモリモジュール１２０を含む。ホスト１１０及びメモリモジュール１２０は、メモリバス１３０を介して通信可能に結合されている。本明細書で使用される場合、「バス」という用語は、ワイヤ、導体及び／又は無線通信リンク等の任意のタイプの有線又は無線結合を指す。加えて、実施形態は、本明細書においてバスのコンテキストで説明されるが、実施形態は、バス自体に限定されず、シリアルリンク及び容量性／誘導性結合等の他の形態のメモリ接続に適用可能である。実施形態は、説明のために単一のメモリモジュール１２０のコンテキストで図に示され、本明細書で説明されるが、実施形態は、図１のＭ個のメモリモジュール等の任意の数のメモリモジュールを有するメモリ構成に適用可能である。

【0011】

ホストは、メモリモジュール１２０にデータを書き込み、そこからデータを受信する。ホストは、誤り訂正が実行されることなくメモリから直接、又は、誤り訂正コード（ＥＣＣ）エンコーダ及び／又はデコーダ１６０からデータを取得するように構成され得る。メモリ構成１００は、説明のために図に示されず、本明細書で説明されない他の要素を含み得る。

【0012】

例えばＤＲＡＭメモリモジュールであり得るメモリモジュール１２０は、Ｎ個のＰＩＭユニット（ＰＩＭユニット１～ＰＩＭユニットＮ）を有するメモリアレイを含む。各ＰＩＭユニットは、メモリ１５０、ＥＣＣエンコーダ及び／又はデコーダ１６０、並びに、プロセッサ１７０を含む。メモリモジュールは、バッファ及びデコーダ等の他の要素を含むことができ、これらの要素は、説明のために図に示されず、本明細書で説明されない。ＰＩＭユニットは、ローカルレジスタ等のような、算術演算を実行するための処理論理及びストレージを含む。実施形態は、ＰＩＭベースのメモリモジュールのコンテキストで図に示され、本明細書で説明されるが、実施形態は、この文脈に限定されず、非ＰＩＭベースのメモリモジュールに適用可能である。

【0013】

メモリモジュール１２０は、複数の論理要素を含み得る。論理要素は、論理演算を実行するように構成されたハードウェア構成要素を含む。例示的な論理要素は、ＡＮＤゲート、ＯＲゲート、ＮＯＲゲート、ＮＡＮＤゲート、ＸＯＲゲート、及び、ＸＮＯＲゲートを含む。論理要素は、電子スイッチとして働くダイオード又はトランジスタを使用することによって等のように、ハードウェアで実装され得る。

【0014】

図１Ｂは、ＥＣＣエンコーダ及び／又はデコーダ１６０の構成可能な論理要素の一例を示している。「構成可能な論理要素」又は「構成可能な論理ブロック」は、本明細書で使用される場合、特定のゲートにおいて特定のビットを設定することによって異なるＥＣＣ実装に構成され得るハードウェア論理の固定セットを指す。図１Ｂの例は、構成可能なＥＣＣエンコーダ及び／又はデコーダとして使用され得る構成可能な論理要素の一実施形態である。他のオプションは、様々なレベルでマルチプレクサを使用する方式を含んでもよい。図１Ｂの実施形態では、複数のＡＮＤゲートが、何れのデータビットがＸＯＲゲートを通過するかを決定する。図１ＢのＡＮＤ論理要素の各々は、構成命令を通じて設定されるビットを含む。本明細書で使用される場合、データビットを「マスクする」ことは、ビットを「０」に設定することに対応し、これは、ＡＮＤゲートの場合、入力値がＸＯＲゲートに通過しないようにさせ、一方、マスクされていないデータビットは、「１」に設定されたビットに対応し、それにより、入力値は、ＡＮＤゲートを通過してＸＯＲゲートに渡される。ＥＣＣエンコーダ及び／又はデコーダ１６０は、本明細書で更に説明されるように、パリティチェック行列（parity check matrix、Ｈ行列）及び／又は生成行列（generator matrix、Ｇ行列）に従ってマスクされ得る。

【0015】

ＩＩＩ．一般化されたエンコーダ／デコーダ
一実施形態によれば、メモリモジュール１２０は、ＥＣＣ実装のための一般化されたエンコーダ及び／又はデコーダを用いて構成される。本明細書で使用される場合、「一般化されたエンコーダ及び／又はデコーダ」という用語は、ＥＣＣ実装のためにデータを符号化する及び／又はＥＣＣ実装のためにデータを復号するプログラム可能な処理論理を指す。一般化されたエンコーダ及び／又はデコーダは、ＥＣＣ実装に特有の情報を用いて符号化される限り、複数のＥＣＣ実装の何れかを用いて実装され得るようにプログラム可能である。エンコーダ及び／又はデコーダを実装するためのエンジンは、特定の実装に応じて変化し得るいくつかの異なる方法で実装され得る。例としては、ＣＰＵ、ＧＰＵ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）及び他のタイプの処理論理を挙げることができるが、これらに限定されない。ＥＣＣエンジンは、高帯域幅メモリ３（High Bandwidth Memory-3、ＨＢＭ３）メモリモジュール内のオンダイＥＣＣエンジン等のように、メモリモジュール１２０の内部にある任意のＥＣＣ能力を増強し得る。

【0016】

ＥＣＣエンコーダ及び／又はデコーダ１６０は、メモリ１５０からアクセスされているデータがプロセッサ１７０によって使用される前に復号され、プロセッサ１７０によって生成されたデータがメモリ１５０に記憶される前に符号化され得るように、メモリ１５０とプロセッサ１７０との間に実装され得る。図１Ａにおいて、メモリモジュールの各々は、ＰＩＭユニット内のＥＣＣエンコーダ及び／又はデコーダを通して実装される論理要素のためのマスキング命令を含む。他の実施形態では、マスキング命令は個別に記憶され、論理要素をマスクするために使用され得る。追加的又は代替的に、複数のＰＩＭユニットは、マスキング命令の単一のセットへのアクセスを共有してもよい。別の例として、マルチレイヤメモリモジュールが、レイヤごとに１セットのマスキング命令を用いて構成されてもよい。

【0017】

本明細書では「ホスト」とも呼ばれるホスト処理要素は、特定のＥＣＣ実装のためにマスクすべき複数の論理要素を識別するマスキング命令を提供することによって、一般化されたエンコーダ／デコーダをプログラムする。例えば、ホストは、特定のＥＣＣ実装で使用されるＨ行列に対応するデータを提供し得る。メモリモジュールは、Ｈ行列に基づいて、アクティブ化する論理要素、及び、アクティブ化しない又はマスクする論理要素を識別し得る。例えば、ＦＰＧＡ、ＥＰＲＯＭ等は、特定のＨ行列、及び、データを符号化又は復号するためにＨ行列をどのように使用するかに関する命令を用いてプログラムされ得る。別の例として、ホストは、ＰＩＭユニット又はマイクロコントローラによる実行のために、メモリモジュールに、特定の実装のためのＨ行列を定義するデータを提供し得る。マスキング命令は、ＰＩＭコマンドを処理するために使用されるＰＩＭユニットの処理論理によって、ＰＩＭユニット内の個別の処理論理、又は、ＰＩＭユニット内のマイクロコントローラによって処理される。

【0018】

本明細書で説明されるマスキング命令及び任意の追加のＥＣＣ実装命令は、図１に示されるようなメモリモジュール１２０のメモリアレイ、すなわちバンクに記憶され得る。あるいは、命令は、ＰＩＭユニットに、又は、個別のデバイスに記憶されてもよい。マスキング命令及び任意の追加のＥＣＣ実装命令は、任意のタイプ又は形態の命令であり得る。例えば、命令は、ソースコード、例えばレジスタ転送言語（Register Transfer Language、ＲＴＬ）命令、構文解析されたソースコード、コンパイルされたコード（例えばオブジェクトコード）、又は、実行可能コード（例えばバイナリコード）の形態であってもよい。命令の別の例示的な形態は、Ｖｅｒｉｌｏｇ及びＶＨＤＬ等のような、ＦＰＧＡで使用されるハードウェア記述言語である。ホストは、ソースコードをコンパイルして、記憶され実行されるＰＩＭモジュールに提供される実行可能コードを生成し得る。代替的に、ホストは、ソースコードをＰＩＭ又はマイクロコントローラに提供してもよく、ＰＩＭ又はマイクロコントローラは、ソースコードをコンパイルして、記憶及び実行される実行可能コードを生成する。したがって、ソースコードからの実行可能コードの生成は、ホスト又はメモリモジュールにおいて実行され得る。

【0019】

ＥＣＣエンコーダ及び／又はデコーダは、プロセッサからメモリに書き込まれた全てのデータを符号化し、プロセッサによってメモリから読み出された全てのデータを復号するように構成され得る。プロセッサによってメモリからアクセスされ、メモリに記憶されるデータを自動的に符号化及び復号することによって、メモリモジュールは、復号を引き起こすか又は符号化されたデータを検出するための特殊コマンドを必要とせずに、メモリに記憶されたデータが正常に復号され得ることを確実にすることによって、システムの性能を改善する。

【0020】

一実施形態によれば、一般化されたＥＣＣエンコーダ／デコーダは、ＰＩＭユニット内のプロセッサとメモリとの間でＥＣＣ処理を実行する。例えば、ＥＣＣエンコーダ／デコーダは、ＰＩＭユニットのメモリからデータを受信し、データに対して誤りチェックを実行し、結果をＰＩＭユニットのプロセッサに提供するように構成された構成可能な論理ブロックであってもよい。逆に、ＥＣＣエンコーダ／デコーダは、ＰＩＭユニットのプロセッサから新しいデータを受信し、新しいデータをチェックビットで符号化し、符号化されたデータをメモリに記憶させるように構成されてもよい。別の実施形態では、ＥＣＣエンコーダ／デコーダは、ネットワークを介してデータを受信し、データを利用するか又はデータをストレージに送信する前に、データに対して誤り訂正及び／又は符号化を実行するように構成され得る。

【0021】

一実施形態によれば、一般化されたエンコーダ／デコーダは、異なるＥＣＣ実装を用いて実装されるように構成される。異なるＥＣＣ実装は、ホストマシンによって使用される独自仕様のエンコーダ／デコーダを含み得る。一般化されたエンコーダ／デコーダは、ＥＣＣ実装によって使用される特定のＨ行列を用いてＥＣＣをプログラムすることによって、特定のＥＣＣ実装に合わせて構成され得る。これは、ホストマシンによって使用されるＥＣＣの正確な実装が異なる場合であっても、一般化されたエンコーダ／デコーダが異なるシステムに適合されることを可能にする。

【0022】

ＩＶ．動作概要
本明細書で説明される一般化されたエンコーダ／デコーダは、ＥＣＣ実装のためにアクティブ化する論理要素を識別するために構成情報を使用することによって、ハードウェアを通して実装され得る。他の実施形態は、デジタル的にプログラムされた計算を通じてソフトウェアで同様の論理プロセスを実装し得る。

【0023】

図２は、ＥＣＣエンコーダ及び／又はデコーダを実装するためのアプローチを示すフロー図である。ステップ２０２～２０８は、構成可能な論理要素を使用して、保存前にデータを符号化する方法を含む。ステップ２０２において、構成可能な論理ブロックが、ＥＣＣ実装に従って構成される。例えば、構成可能な論理ブロックは、複数のＸＯＲゲートを備えるＸＯＲツリーを備え得る。構成可能な論理ブロックは、構成命令のセットに従って、ＸＯＲツリー内のＸＯＲゲートにつながる複数のＡＮＤゲート内のデータビットをマスクするように構成され得る。命令は、マスクすべきＡＮＤゲートのビットを直接示し得る。追加的又は代替的に、命令は、ＡＮＤゲートの何れのビットをマスクすべきかを決定するためにメモリモジュールが使用するバイナリ又はシンボル行列を備え得る。特定のビットをマスクしてＥＣＣ実装に一致させるための実施形態について、本明細書で更に説明する。

【0024】

図３Ａは、ＥＣＣ実装を構成するためにＨ行列を使用する例を示している。Ｈ行列３０２は、データからコード語を生成する線形関数を表す、ホストデバイスから受信されたＨ行列を含む。図３Ａに示されるＨ行列は、ＧＦ（２^３）表現、α、及び、バイナリ表現を含む。本明細書で説明される方法は、バイナリ行列に関して説明されるが、同じ方法が、任意のＨ行列に適用され得る。列０～１７は、データを表し、列１８～２３は、チェックビットを表す。Ｈ行列を使用して、システムは、構成可能な論理要素のＡＮＤゲートにおいてマスクされていないデータビット及びマスクされたデータビットを含むＨ行列ＸＯＲゲート入力３０４を生成する。Ｈ行列ＸＯＲゲート入力３０４の形式は、明確な例を提供するために、Ｈ行列と等価な形式で示されている。実施形態において、Ｈ行列ＸＯＲゲート入力３０４の形式は、ＸＯＲゲートにつながるＡＮＤゲートにおけるデータビットが構成命令に従ってマスクされるＸＯＲツリーを含む。データビットのマスキングを通して構成されると、Ｈ行列ＸＯＲゲート入力３０４は、次いで、符号化されたデータに対して誤り訂正を実行するために利用され得る。

【0025】

図３Ｂは、ＥＣＣ実装を構成するためにＧ行列を使用する例を示している。Ｇ行列３０３は、既知の技術を使用してＨ行列から導出され得る及び／又はホストデバイスによって提供され得るＧ行列を含む。図３Ｂに示されるＧ行列は、ＧＦ（２^３）表現、α、及び、バイナリ表現を含む。本明細書で説明される方法は、バイナリ行列に関して説明されるが、同じ方法が、任意のＧ行列に適用され得る。Ｇ行列を使用して、システムは、構成可能な論理要素のＡＮＤゲートにおいてマスクされていないデータビット及びマスクされたデータビットを含むＧ行列ＸＯＲゲート入力３０５を生成する。Ｇ行列ＸＯＲゲート入力３０５の形式は、明確な例を提供するために、Ｇ行列と等価な形式で示されている。実施形態において、Ｇ行列ＸＯＲゲート入力３０５の形式は、ＸＯＲゲートにつながるＡＮＤゲートにおけるデータビットが構成命令に従ってマスクされるＸＯＲツリーを含む。構成されると、Ｇ行列ＸＯＲゲート入力３０５は、次いで、符号化されるべきデータに対するチェックビットを生成するために利用され得る。

【0026】

ステップ２０４において、構成可能なブロックは、符号化されるべきデータを受信する。例えば、ＰＩＭモジュールは、ホストプロセッサへの接続を必要とせずにメモリへの読み出し及び書き込みを可能にするプロセッサを備える。プロセッサが記憶されたデータを用いて計算を完了する場合、プロセッサは、結果をメモリに記憶する。結果を記憶する前に、メモリモジュールは、データを、ＥＣＣエンコーダを通して渡し、ＥＣＣエンコーダに、本明細書で説明する方法を使用して結果を符号化させ得る。

【0027】

実施形態は、ＰＩＭストレージへの要求及びデータの取り出しについて説明されるが、本明細書で説明されるシステム及び方法は、個別のデバイスによって符号化されたデータを記憶又は受信する任意のシステムに適用され得る。例えば、コンピューティングデバイスがネットワークを介して符号化された情報を受信した場合、コンピューティングデバイスは、本明細書で説明する方法を使用して、追加の要求が符号化デバイスに送信されることを必要とせずに、取り出し中にデータに対して誤り訂正を実行することができる。

【0028】

一実施形態では、コンピューティングデバイスは、複数の誤り訂正コード実装を用いて構成される。コンピューティングデバイスがネットワークを介して符号化されたデータを受信する場合、コンピューティングデバイスは、データの送信者に基づいて又はデータとともに送信された追加情報に基づいて等のように、データに適用される誤り訂正コード実装を識別し得る。コンピューティングデバイスは、識別された誤り訂正コード実装を使用してデータを復号し得る。加えて、データが個別のデバイスに送り返される場合、コンピューティングデバイスは、個別のデバイスに対応する誤り訂正コード実装を識別し、誤り訂正コード実装を使用してデータを符号化し得る。

【0029】

ステップ２０６において、データは、構成可能な論理ブロックを通過してチェックビットを生成する。例えば、構成可能な論理要素は、Ｇ行列に従ってマスクされたビット及びマスクされていないビットを用いて構成され得る。データは、チェックビットを生成するために、マスクされていないＡＮＤゲートに対応するデータがＸＯＲゲートに進む状態で、構成可能な論理要素を通過させられ得る。

【0030】

ステップ２０８において、データは、チェックビットをデータに付加することによって符号化され、メモリに記憶される。構成可能な論理要素を使用する符号化方式は、本明細書で更に説明される。

【0031】

ステップ２１０～２１６は、構成可能な論理要素を使用して、使用前にデータに対して誤り訂正を実行する方法を含む。ステップ２１０において、構成可能な論理ブロックは、ＥＣＣ実装に従って構成される。例えば、構成可能な論理ブロックは、複数のＸＯＲゲートを備えるＸＯＲツリーを備え得る。構成可能な論理ブロックは、構成命令のセットに従って、ＸＯＲツリー内のＸＯＲゲートにつながる複数のＡＮＤゲート内のデータビットをマスクするように構成され得る。命令は、マスクすべきＡＮＤゲートのビットを直接示し得る。追加的又は代替的に、命令は、ＡＮＤゲートの何れのビットをマスクすべきかを決定するためにメモリモジュールが使用するバイナリ又はシンボル行列を備え得る。特定のビットをマスクしてＥＣＣ実装に一致させるための実施形態について、本明細書で更に説明する。

【0032】

ステップ２１２において、構成可能な論理ブロックは、復号されるべきデータを受信する。例えば、ＰＩＭモジュールは、ホストプロセッサへの接続を必要とせずにメモリへの読み出し及び書き込みを可能にするプロセッサを備える。ＰＩＭのメモリに記憶されたデータがホストプロセッサによって生成され、こうして特定のＥＣＣ実装で符号化された場合、ＰＩＭのプロセッサは、データに対して１つ以上の動作を実行するために、メモリからデータを要求し得る。実際の例として、ＰＩＭは、ホストによってメモリに書き込まれたデータを使用してシミュレーションを実行し、次いで、シミュレーションの結果をメモリに記憶するように構成され得る。シミュレーションを実行するためにデータをプロセッサに送信する前に、メモリモジュールは、データを、ＥＣＣデコーダを通して渡し、本明細書で説明する方法を使用してＥＣＣデコーダにデータを復号させ得る。

【0033】

ステップ２１４において、データは、構成可能な論理ブロックを通過してシンドロームを生成する。例えば、構成可能な論理要素は、Ｈ行列に従ってマスクされたビット及びマスクされていないビットを用いて構成され得る。データは、シンドロームを生成するために、マスクされていないＡＮＤゲートに対応するデータがＸＯＲゲートに進む状態で、構成可能な論理要素を通過させられ得る。

【0034】

ステップ２１６において、シンドロームを使用して誤り訂正が実行され、訂正されたデータがプロセッサに提供される。例えば、シンドロームは、誤りが訂正され得るように、誤り位置及び大きさを識別するために使用され得る。構成可能な論理要素を使用する復号方式は、本明細書で更に説明される。

【0035】

Ｖ．符号化
一実施形態では、ＥＣＣ実装は、メモリに記憶されるべき新しいデータを符号化することを含む。符号化は、データをメモリに記憶するためのプロセッサからの要求に応じて、及び／又は、他の符号化されたデータとともに記憶されるべきデータを、ネットワークを介して受信することに応じて、実行され得る。

【0036】

一実施形態では、データを符号化することは、特定のＥＣＣ実装に従って構成された構成可能な論理要素を使用して、特定のデータ値に対して複数のチェックビットを決定することを含む。チェックビットは、特定のデータ値のビットに付加されて、特定のデータ値のためのコード語を生成し得る。次いで、コード語がメモリに記憶され得る。一実施形態では、ＥＣＣエンコーダは、データ値に対応するビットを構成可能な論理要素を通して送信することによって複数のチェックビット値を決定し、それによって行列乗算を生成する。例えば、ＥＣＣエンコーダは、Ｈ行列に従ってビットが設定された複数のＡＮＤゲートを含み得る。データ値からデータビットを受信するＡＮＤゲートのみがデータビットをＸＯＲゲートに送信するので、データ値のビットに対応しない列は、ＸＯＲゲートに対応する行の値を計算するためにデータビットをＸＯＲゲートに与えない。したがって、特定のデータ値が、０番目のビット及び２番目のビットに「１」を含む場合、ＥＣＣエンコーダは、０番目の列及び２番目の列のＡＮＤゲートからＸＯＲゲートにビットを送信するだけでよい。

【0037】

図３Ｃは、特定のデータ値を符号化する例を示している。図３Ｃの例では、システムは、Ｇ行列を使用してデータ値に対するチェックビットを計算する。他の実施形態では、システムは、Ｈ行列を使用し、データ値が論理要素を介して乗算される場合に計算されたシンドロームを０になるようにさせるチェックビット列の値を計算し得る。

【0038】

図３Ｃにおいて、データ値３０６は、符号化されるべきデータ値のバイナリ表現を含む。データ値３０６は、論理要素において符号化されたＧ行列によって乗算される。Ｇ行列ＸＯＲゲート入力３０５の各円は、マスクされていないビットを有するＡＮＤゲートに対応する。したがって、円を有さないゲートを通過する任意のビットは、ＸＯＲゲートに渡されない。データ値３０６がＧ行列ＸＯＲゲート入力３０５を通過する場合、データ値３０６の各データビット（１）は、対応する列のＡＮＤゲートを通過し、それによって符号化ＸＯＲゲート入力３０８を生成する。符号化ＸＯＲゲート入力３０４は、データビットが通過する各ゲートを含む。データビットは、第１及び第３の列においてのみ「１」に設定されているため、符号化ＸＯＲゲート入力３０８では、Ｇ行列ＸＯＲゲート入力３０５の第１及び第３の列のみが示されている。

【0039】

符号化ＸＯＲゲート入力３０８の残りのビットがＸＯＲゲートを通過した後、それらはチェックビット３１０を生成する。例えば、第１の行は、ＡＮＤゲートを通過した２つのビットを含み、それによって、それらがＸＯＲゲートを通過する場合に０を生成する。同様に、行２及び行５は、２つのビットを含み、それによって、それらがそれぞれのＸＯＲゲートを通過する場合に０を生成する。行３及び行４の各々は、ＸＯＲゲートを通過する単一のビットを有し、したがって１を生成し、行６は、ＸＯＲゲートを通過するビットを有さない。したがって、最終チェックビット３１０は、（０ ０ ０ １ １ ０ ０）を含む。次いで、チェックビット３１０がデータ値３０６に付加されて、符号化されたコード語３１２を生成する。

【0040】

上記の説明は、チェックビット値を生成するために使用される行列乗算のハードウェア実装を提供する。行列乗算は、以下のように計算され得る。

【0041】

【数1】

ここで、Ｇ_ｉｊは、ｉ番目の行及びｊ番目の列に対するＧ行列の値であり、Ｄは、ｊ番目の列に対するデータ値であり、Ｃ_ｉは、ｉ番目の行に対するチェックビット値であり、Ｋは、列の総数であり、Ｒは、Ｇ行列の行の数である。上記の行列乗算は、同じ結果に対してシンボル空間又はバイナリ空間において実行され得る。

【0042】

ＶＩ．復号
一実施形態では、ＥＣＣ実装は、ＥＣＣデコーダで受信されたデータを復号することを含む。復号は、メモリモジュールに記憶された記憶データにアクセスするためのプロセッサからの要求に応じて、及び／又は、ネットワークを介して符号化されたデータを受信することに応じて、実行され得る。データを復号することは、記憶されたコード語を使用して、コード語の１つ以上のビットにおける誤りを識別し、コード語のビットを調整して誤りを修正することを含み得る。

【0043】

一実施形態では、ＥＣＣデコーダは、最初に、特定のＥＣＣ実装に従って構成された構成可能な論理要素を使用してシンドローム列を計算する。次いで、システムは、シンドローム列を構成可能な論理要素に対応する各列と比較して、シンドロームに一致する列を識別する。システムは、シンドロームに一致する列が誤りを含むと決定する。バイナリ実装では、誤りの値は常に１であり、したがって、列が識別されると、ビットを修正することができる。

【0044】

図３Ｄは、記憶されたコード語を復号する例を示している。図３Ｄにおいて、コード語３１４は、誤りを含むＥＣＣ実装を使用して符号化されたデータを含む。符号化と同様に、コード語３１４は、論理要素において符号化されたＨ行列によって乗算される。Ｈ行列ＸＯＲゲート入力３０４の各円は、マスクされていないビットを有するＡＮＤゲートに対応する。コード語３１４は、符号化ステップで生成されたチェックビットを含むので、チェックビットは、チェックビットに対応する列を含むＨ行列を使用して構成された構成可能な論理要素を介して加えて供給される。こうして、復号ＸＯＲゲート入力３１６は、結果として生じるシンドロームを計算するためにビットが通過する５つの列を含む。メモリモジュールは、シンドローム３１８をＨ行列ＸＯＲゲート入力３０４の列と比較する。シンドローム３１８が第２、第４及び第５の行に１を含むので、メモリモジュールは、第２、第４及び第５の行の列を検索する。シンドローム３１８は、Ｈ行列ＸＯＲゲート入力３０４の第５列に一致する。したがって、コード語３１４の第５のビットが誤りを含む。メモリモジュールは、誤り値によってビットを変更することによってコード語を訂正することができる。したがって、第５の列の１が０に置き換えられる。

【0045】

上記の説明は、シンドロームを計算するために使用される行列乗算のハードウェア実装を提供する。行列乗算は、以下のように計算され得る。

【0046】

【数2】

ここで、Ｈ_ｉｊは、ｉ番目の行及びｊ番目の列に対するＨ行列の値であり、Ｄは、コード語のｊ番目の列に対するデータ値であり、Ｓ_ｉは、ｉ番目の行に対するシンドローム値であり、Ｎは、列の総数であり、Ｒは、Ｈ行列の行の数である。上記の行列乗算は、同じ結果に対してシンボル空間又はバイナリ空間において実行され得る。

【0047】

図３Ｄの実施形態は、単一ビット誤りを識別し、修正する方法を表している。こうして、シンドロームをＨ行列の列に一致させることは、同じ位置にシンドロームと同じ値を有するＨ行列の列を識別することによって実行することができる。計算されたシンドロームが０値のみの列である場合、メモリモジュールは、コード語内に誤りが存在しないと決定し得る。計算されたシンドロームが、Ｈ行列内の何れの列にも一致しない列である場合、メモリモジュールは、コード語がマルチビット又はマルチシンボル誤りを含むと決定し得る。

【0048】

マルチビット誤りの場合、システムは、シンボル表記を利用して、同じシンボル内のシングルビット誤り又はマルチビット誤りの何れかを識別し得る。本明細書で使用されるシンボルは、３ビット等の複数のビットのセットを指す。例えば、図３ＡにおけるＨ行列の第１の表現は、１を含む第１の行及びαのべき乗を含む第２の行によって示されるシンボルの２つの行を含み、その各値は３ビットシンボルを含む。シンボルに対応する３×３行列は、２つの３ビットシンボルの乗算の表現を含むことができ、そのうちの１つは、行列に符号化される定数を含む。例えば、第１の３行及び第１の３列は、Ｄ_０と１との第１の乗算に対応し、第２の３行及び第１の３列は、Ｄ_０とα^１との第１の乗算に対応し、ここで、Ｄ_０は、第１のデータシンボル（３ビット）である。

【0049】

一実施形態では、復号は、シンボル空間において、第１の行の各列が１のシンボル値を含むＨ行列を使用して実行される。例えば、図３ＡのＨ行列において、第１の３行に対する３列の各繰り返しセットは、対角線に１を、他の場所に０を有する対角線行列を含む。行の値が各列に対して１である場合、シンドロームは誤りを含む。したがって、図３Ｄのシンドローム３１８における第１の３つの値Ｓ_０＝０１０は、誤りを含む。誤りは、各シンボル列に適用されて、シンドロームがシンボルに一致するときを決定し得る。各シンボル列に誤りを適用することは、Ｈ行列のシンボルに対応するＡＮＤゲートのセットに誤りを通過させることと、ＸＯＲゲートを通して結果を計算することと、を含み得る。

【0050】

実際の例として図３Ｄを使用すると、０１０の誤りがＨ行列ＸＯＲゲート入力３０４の３つの列の第１のセットによって乗算される場合、第２の列のみがＡＮＤゲートを通過するデータビットを受信する。第２の列は、第２及び第６の行にセットビットを含むので、ＸＯＲゲートは（０１０００１）の値を計算する。これは、（０１０１１０）のシンドロームと一致しないので、システムは、次の列のセットをチェックし得る。０１０の誤りがＨ行列ＸＯＲゲート入力３０４の列の第２のセットによって乗算される場合、第５の列のみがＡＮＤゲートを通過するデータビットを受信する。第５の列は、第２、第４及び第５の行にセットビットを含むので、ＸＯＲゲートは、シンドロームに一致する（０１０１１０）の値を計算する。したがって、誤りは第５の列にある。

【0051】

図３Ｅは、マルチビット誤りを識別するために記憶されたデータを復号する例を示している。誤りが１１０を含む場合、メモリモジュールは、第１の２つの列を保持し、それを誤りと比較する。例えば、コード語を第４及び第５の列に誤りを含むように変更すると（したがって、コード語の第１の６つの値は１０１１１０である）、計算されたシンドロームは（１１０１１１）を含むことになる。１１０の誤りが第１のシンボル、すなわちＨ行列ＸＯＲゲート入力３０４の第１の３つの列に適用される場合、第１及び第２の列が残り、（１１００１１）の値を生成する。この値はシンドロームと一致しないので、メモリモジュールは次のシンボルに移動する。第２のシンボル、すなわちＨ行列ＸＯＲゲート入力３０４の第２の３つの列に１１０を適用すると、第４及び第５の列が残り、これは、ＸＯＲゲートを介して結合される場合、シンドロームに一致する（１１０１１１）の値を生成する。したがって、システムは、誤りが第２のシンボルに存在すると決定し、誤り値１１０を第２のシンボルに適用することは、誤りが第４及び第５の列にあることを示す。

【0052】

一般的なシナリオでは、システムは、Ｈ行列のｎ番目の行とＨ行列の複数の他の行との間の比を使用して誤り位置を計算するように構成され得る。これらの比は、事前に計算され、以下の式を使用してＥＣＣ実装のために記憶され得る。

【0053】

【数3】

ここで、Ｉ_ｉｊは、特定の行及び特定の列についての比率値であり、Ｈ_ｉｊは、特定の行及び特定の列におけるＨ行列の値であり、Ｈ_ｎｊは、ｎ番目の行におけるＨ行列の値である。上記のように、Ｈ_ｎｊが全ての行に対して「１」である場合、比は、特定の列及び行に対するＨ行列の値に等しい。Ｈ行列の複数の行からＨ_ｎｊであるように選択された行は、何れかの行であり得る。一実施形態では、Ｈ_ｎｊに対して選択された行が列に「０」を含む場合、システムは、比の計算が不定にならないように、その列のＨ_ｎｊに対して異なる行を選択する。

【0054】

誤りの位置を計算するために、システムは、各列（ｊ）をテストして、列（ｊ）の全ての行について以下の式が真であるかどうかを決定し得る。
Ｓ_ｉ＝Ｉ_ｉｊ＊Ｓ_ｎ
ここで、Ｓ_ｉは、ｉ番目の行に対するシンドローム値であり、Ｓ_１ｎは、Ｈ_ｎｊに使用されるのと同じ行に対するシンドローム値である。したがって、第１の列について、Ｈ_ｎｊが第２の行である場合、Ｓ_ｎは、ｎ番目の行に対するシンドローム値になる。加えて、第２の列について、Ｈ_ｎｊが第６の行である場合、Ｓ_ｎは、第６の行に対するシンドローム値になる。特定の列について、シンドローム値と各行の比との積がその行に対するシンドローム値に等しい場合、システムは、誤りが特定の列に存在すると決定し得る。

【0055】

さらに、システムは、シンドロームの値を使用して誤りの大きさを計算し得る。このステップは、誤りの位置の計算の前、後、又は、それと並行して実行されてもよい。誤り値は、以下のように計算され得る。
Ｅ_ｊ＝Ｓ_ｎ＊Ｈ_ｎｊ ^－１
ここで、Ｅ_ｊは、誤りである。Ｓ_ｎ及びＨ_ｎｊ ^－１に使用される行は、誤りの位置の計算に使用される同じ行であってもよく、及び／又は、誤り算出式においてＳ_ｎ及びＨ_ｎｊ ^－１に同じ行が使用される限り、異なる行であってもよい。Ｈ_ｎｊ ^－１の値は、実装前に各列に対して事前計算され得る。加えて、値は、各列に対して同じものを使用してもよく、又は、列間で行を変えてもよい。システムは、各列のＨ_ｎｊ ^－１に何れの行が使用されているかを示すデータを記憶し得る。

【0056】

誤り値及び誤り位置が分かると、システムは、誤り値を誤り位置に適用することによって誤りを訂正し得る。システムが誤りの位置を識別するために上記の計算を実行し、全ての行について上記の式を満たす計算がない場合、システムは、コード語がマルチシンボル誤りを含むと決定し得る。概して、上述した方法は、初期ＥＣＣコードが検出することができる任意の誤りを検出することができ、任意の単一シンボル誤りを訂正することができる。本明細書で説明する方法は、任意の線形ブロックコードに関して実行することができる。

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【手続補正書】

【提出日】2023-08-04

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

方法であって、
構成可能な論理要素のセットにおいて、誤り訂正コード（ＥＣＣ）実装のために前記構成可能な論理要素のセットにおいてマスクするビットを定義する構成命令を受信することと、
前記構成可能な論理要素のセットにおいて、前記ＥＣＣ実装に従って符号化又は復号されるデータを受信することと、
データ又は前記構成命令に従ってマスクされたコード語ビットを有する前記構成可能な論理要素のセットを使用して、前記ＥＣＣ実装を実行することと、を含む、
方法。

【請求項2】

前記構成命令は、前記ＥＣＣ実装に対応するＧ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、データを符号化することを含み、前記データを符号化することは、特定のデータ値について、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記データ値に対する複数のチェックビット値を決定することと、
前記特定のデータ値に対するコード語を生成及び記憶することであって、前記コード語は、前記データ値のデータ及び前記複数のチェックビットを含む、ことと、
を実行することを含む、
請求項１の方法。

【請求項3】

前記複数のチェックビット値を決定することは、前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語に前記Ｇ行列を乗算して前記複数のチェックビットを生成することを含む、
請求項２の方法。

【請求項4】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語からシンドローム列を計算することと、
前記シンドローム列に一致する前記Ｈ行列の特定の列を識別し、これに応じて、前記Ｈ行列の前記特定の列に対応する前記コード語の値に誤りが存在すると決定することと、
を含む、
請求項１の方法。

【請求項5】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記Ｈ行列のシンボルセットごとに、第１の行のセットに対応する第１の値のセットと第２の行のセットに対応する第２の値のセットとの比のセットを記憶することと、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、シンドロームを計算することと、
前記第１の行のセットに対応する前記シンドロームの第１の部分が、特定のシンボルセットについての比と、前記第２の行のセットに対応する前記シンドロームの第２の部分との積に等しいと決定し、これに応じて、前記特定のシンボルセットに対応する前記データの部分が誤りを含むと決定することと、
を含む、
請求項１の方法。

【請求項6】

メモリモジュールであって、
誤り訂正コード（ＥＣＣ）実装に従って符号化されたデータを記憶するメモリと、
前記メモリに記憶されたデータに対して演算を実行し、前記メモリに追加のデータを書き込むように構成されたプロセッサと、
前記ＥＣＣ実装のために構成可能な論理要素のセットにおいてマスクするビットを定義する構成命令に従って構成された構成可能な論理要素のセットと、を備え、
前記構成可能な論理要素のセットは、前記メモリへの書き込みの前又は前記プロセッサによる読み出しの前に、前記構成命令に従って前記構成可能な論理要素のセット内のビットをマスクすることによって前記ＥＣＣ実装を実行するように構成されている、
メモリモジュール。

【請求項7】

前記構成命令は、前記ＥＣＣ実装に対応するＧ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、データを符号化することを含み、前記データを符号化することは、特定のデータ値について、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記データ値に対する複数のチェックビット値を決定することと、
前記特定のデータ値に対するコード語を生成及び記憶することであって、前記コード語は、前記データ値のデータ及び前記複数のチェックビットを含む、ことと、
を実行することを含む、
請求項６のメモリモジュール。

【請求項8】

前記複数のチェックビット値を決定することは、前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語に前記Ｇ行列を乗算して前記複数のチェックビットを生成することを含む、
請求項７のメモリモジュール。

【請求項9】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、前記コード語からシンドローム列を計算することと、
前記シンドローム列に一致する前記Ｈ行列の特定の列を識別し、これに応じて、前記Ｈ行列の前記特定の列に対応する前記コード語の値に誤りが存在すると決定することと、
を含む、
請求項６のメモリモジュール。

【請求項10】

前記構成命令は、前記ＥＣＣ実装に対応するＨ行列に従って、前記論理要素においてマスクするビットを定義することを含み、
前記ＥＣＣ実装を実行することは、コード語を復号することを含み、前記コード語を復号することは、
前記Ｈ行列のシンボルセットごとに、第１の行のセットに対応する第１の値のセットと第２の行のセットに対応する第２の値のセットとの比のセットを記憶することと、
前記構成命令に従ってビットがマスクされた前記論理要素を使用して、シンドロームを計算することと、
前記第１の行のセットに対応する前記シンドロームの第１の部分が、特定のシンボルセットについての比と、前記第２のセットの行に対応する前記シンドロームの第２の部分との積に等しいと決定し、これに応じて、前記特定のシンボルセットに対応する前記コード語の部分が誤りを含むと決定することと、
前記シンドロームの前記第１の部分と、前記特定のシンボルに対する前記第１の行のセットに対応する前記第１の値のセットとの商を計算することによって、前記誤りの大きさを決定することと、
前記誤りの大きさと、前記誤りを含むと決定された前記コード語の部分と、を使用して、前記コード語を訂正することと、
を含む、
請求項６のメモリモジュール。

【請求項11】

前記コード語を復号することは、
前記シンドロームの前記第１の部分と、前記特定のシンボルに対する前記第１の行のセットに対応する前記第１の値のセットとの商を計算することによって、前記誤りの大きさを決定することと、
前記誤りの大きさと、前記誤りを含むと決定された前記コード語の部分と、を使用して、前記データを訂正することと、
を含む、
請求項１０のメモリモジュール。

【請求項12】

前記構成可能な論理要素は、コード語をメモリに記憶する前にプロセッサによって生成されたデータの符号化、又は、前記メモリに記憶された前記コード語の復号を実行することによって、メモリモジュールに対して前記ＥＣＣ実装を提供するように構成されている、
請求項６のメモリモジュール。

【請求項13】

前記構成可能な論理要素は、ネットワークを介して送信又は受信されるデータに対して前記ＥＣＣ実装を提供するように構成されている、
請求項６のメモリモジュール。

【国際調査報告】