特表 2024-501997 画像センサの形成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-17

(54)【発明の名称】画像センサの形成方法

(51)【国際特許分類】

   H01L 31/10 20060101AFI20240110BHJP

   H01L 27/146 20060101ALI20240110BHJP

【ＦＩ】

H01L31/10 A

H01L27/146 A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023539762

(86)(22)【出願日】2021-12-22

(85)【翻訳文提出日】2023-08-22

(86)【国際出願番号】 US2021064840

(87)【国際公開番号】W WO2022146822

(87)【国際公開日】2022-07-07

(31)【優先権主張番号】17/137,593

(32)【優先日】2020-12-30

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】チェン， タイチョウ パポ

【テーマコード（参考）】

4M118

5F149

【Ｆターム（参考）】

4M118AA10

4M118AB01

4M118BA06

4M118CA40

4M118CB13

4M118EA01

4M118EA14

4M118FA27

4M118GC20

5F149AB02

5F149CB01

5F149CB05

5F149CB11

5F149CB14

5F149DA01

5F149EA07

5F149GA04

5F149HA05

5F149HA07

5F149XB36

(57)【要約】

キャビティプロファイル及び誘起応力を活用した画像センサの形成方法である。幾つかの実施形態では、本方法は、基板内に、画像センサのセンサピクセル構造を受け入れるように構成されたキャビティプロファイルを有するキャビティを形成することと、キャビティ内に少なくとも１つのパッシベーション層を形成することと、キャビティ内の少なくとも１つのパッシベーション層のうちの１つの層の少なくとも一部の上に少なくとも１つの光学層を形成することとを含む。少なくとも１つの光学層は、少なくとも、センサピクセル構造のピクセル間光学的分離を提供するように構成される。本方法は更に、キャビティ内のセンサピクセル構造の少なくとも１つの光学層上にセンサピクセル構造を形成することを含み、キャビティプロファイルは、センサピクセル構造上の応力を制御するように構成される。
【選択図】図１０

【特許請求の範囲】

【請求項1】

画像センサの形成方法であって、
基板上にキャビティを形成することであって、前記キャビティはキャビティプロファイルを有し、且つ、前記画像センサのセンサピクセル構造を受け入れるように構成される、キャビティを形成することと、
前記キャビティ内に少なくとも１つのパッシベーション層を形成することと、
前記キャビティ内の前記少なくとも１つのパッシベーション層のうちの１つの層の少なくとも一部の上に少なくとも１つの光学層を形成することであって、前記少なくとも１つの光学層は、少なくとも、前記センサピクセル構造のピクセル間光学的分離を提供するように構成される、光学層を形成することと、
前記キャビティ内の前記センサピクセル構造の前記少なくとも１つの光学層上に前記センサピクセル構造を形成することと
を含み、
前記キャビティプロファイルは、前記センサピクセル構造上の応力を制御するように構成される、方法。

【請求項2】

原子層堆積（ＡＬＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、又は分子線エピタキシ（ＭＢＥ）プロセスを用いて前記センサピクセル構造を形成することと、
前記センサピクセル構造を結晶化することと
を更に含む、請求項１に記載の方法。

【請求項3】

前記少なくとも１つのパッシベーション層又は前記少なくとも１つの光学層は、前記キャビティ内に共形に堆積される、請求項１に記載の方法。

【請求項4】

前記画像センサは、前記キャビティ内に光学層によって分離された複数の積層センサピクセル構造を含む、請求項１に記載の方法。

【請求項5】

前記少なくとも１つの光学層は、分布ブラッグ反射器（ＤＢＲ）ミラー層又はＤＢＲフィルタ層を含む、請求項１に記載の方法。

【請求項6】

前記センサピクセル構造を形成する前に、前記キャビティ内に電荷パッシベーション層を堆積させることであって、前記電荷パッシベーション層は、前記センサピクセル構造の仕事関数又は電界を変化させることによって、前記画像センサの量子効率を高めるように構成される、電荷パッシベーション層を堆積させること
を更に含む、請求項１に記載の方法。

【請求項7】

前記キャビティ内への前記センサピクセル構造の形成前又は後に、前記センサピクセル構造に印加される応力の量を調整することであって、前記応力の量を調整することにより、前記センサピクセル構造の量子効率が高まる、応力の量を調整すること
を更に含む、請求項１に記載の方法。

【請求項8】

前記応力の量は、基板とは異なる材料の少なくとも１つの分離構造を前記キャビティの外部の前記キャビティの横に配置することによって調整され、前記応力の量は更に、外部分離構造の材料選択を前記基板とは異なる材料に変えることによって調整される、請求項７に記載の方法。

【請求項9】

前記少なくとも１つの分離構造は、前記基板とは異なる材料で間隙充填された少なくとも１つのシャロートレンチ分離構造又は少なくとも１つのディープトレンチ分離構造である、請求項８に記載の方法。

【請求項10】

前記応力の量は、前記センサピクセル構造の形成前又は後に、硬化プロセス、ドーパントの注入、又はアニールプロセスによって調整される、請求項７に記載の方法。

【請求項11】

基板材料を露出させるために、前記キャビティの底部をエッチングすることと、
エピタキシャル成長プロセスを用いて前記キャビティ内に前記センサピクセル構造を形成することと
を更に含む、請求項１に記載の方法。

【請求項12】

前記キャビティ内に、光学層によって分離された複数の積層センサピクセル構造を形成することと、
前記画像センサの片側でのみ、前記複数の積層センサピクセル構造の各々に複数の電気コンタクトビアを形成することと
を更に含む、請求項１に記載の方法。

【請求項13】

前記少なくとも１つの光学層は、金属材料又は誘電体材料で形成される、請求項１に記載の方法。

【請求項14】

画像センサの形成方法であって、
基板上にハードマスクパターンを形成することと、
前記ハードマスクパターンに基づいて前記基板内に少なくとも１つのキャビティをエッチングすることであって、前記少なくとも１つのキャビティはキャビティプロファイルを有し、且つ、前記画像センサのセンサピクセル構造を受け入れるように構成される、キャビティをエッチングすることと、
前記基板から前記ハードマスクパターンを除去することと、
前記少なくとも１つのキャビティ内に少なくとも１つの共形パッシベーション層を形成することと、
前記少なくとも１つのキャビティ内の前記少なくとも１つの共形パッシベーション層の少なくとも一部の上に、少なくとも１つの共形光学層を形成することであって、前記少なくとも１つの共形光学層は、少なくとも、前記センサピクセル構造のピクセル間光学的分離を提供するように構成される、共形光学層を形成することと、
前記少なくとも１つのキャビティ内の前記センサピクセル構造の前記少なくとも１つの共形光学層上に前記センサピクセル構造を形成することと
を含む方法。

【請求項15】

原子層堆積（ＡＬＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスを用いて前記センサピクセル構造を形成することと、
前記センサピクセル構造を結晶化することと
を更に含む、請求項１４に記載の方法。

【請求項16】

前記キャビティプロファイルを変更することによって、前記センサピクセル構造に印加される応力の量を調整することであって、前記応力の量を調整することにより、前記センサピクセル構造の量子効率が高まる、応力の量を調整すること
を更に含む、請求項１４に記載の方法。

【請求項17】

前記センサピクセル構造を形成する前に、電荷パッシベーション層を形成することであって、前記電荷パッシベーション層は、前記センサピクセル構造の量子効率を高めるように構成される、電荷パッシベーション層を形成すること
を更に含む、請求項１４に記載の方法。

【請求項18】

実行されると、画像センサの形成方法を実行させる命令をその上に記憶した非一過性コンピュータ可読媒体であって、前記方法は、
基板内にキャビティを形成することであって、前記キャビティは、キャビティプロファイルを有し、且つ、前記画像センサのセンサピクセル構造を受け入れるように構成される、基板内にキャビティを形成することと、
前記キャビティ内に少なくとも１つのパッシベーション層を形成することと、
前記キャビティ内の前記少なくとも１つのパッシベーション層上に少なくとも１つの光学層を形成することであって、前記少なくとも１つの光学層は、少なくとも、前記センサピクセル構造のピクセル間光学的分離を提供するように構成される、光学層を形成することと、
前記キャビティ内の前記センサピクセル構造の前記少なくとも１つの光学層上に前記センサピクセル構造を形成することと
を含む、非一過性コンピュータ可読媒体。

【請求項19】

前記キャビティプロファイルは、量子効率を高めるために前記センサピクセル構造上の応力を制御するように構成される、請求項１８に記載の非一過性コンピュータ可読媒体。

【請求項20】

前記少なくとも１つの光学層のうちの１つは、前記センサピクセル構造に光学的分離を提供するように構成された分布ブラッグ反射器（ＤＢＲ）である、請求項１８に記載の非一過性コンピュータ可読媒体。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本原理の実施形態は、概して半導体製造に関する。

【背景技術】

【0002】

［０００２］フォトダイオードは、一般に、ピクセルを形成するために異なるエネルギーレベルにおける多数（時には３０以上）のドーパント処理を必要とする注入技法を用いて構築される。このような複雑なドーパントプロセスは、スループットが低く、製造単位当たりのコストが高くなる。したがって、本発明者は、製造スループットを劇的に向上させ、ＣＭＯＳワークフロー等のより多くのワークフローと互換性があり、製造コストを大幅に削減し、優れた性能をもたらすフォトダイオードの形成方法を提供した。

【発明の概要】

【0003】

［０００３］本明細書では、画像センサの形成方法が提供される。

【0004】

［０００４］幾つかの実施形態では、画像センサの形成方法は、基板上にキャビティを形成することであって、キャビティはキャビティプロファイルを有し、且つ、画像センサのセンサピクセル構造を受け入れるように構成される、基板上にキャビティを形成することと、キャビティ内に少なくとも１つのパッシベーション層を形成することと、キャビティ内の少なくとも１つのパッシベーション層のうちの１つの層の少なくとも一部の上に少なくとも１つの光学層を形成することであって、少なくとも１つの光学層は、少なくとも、センサピクセル構造のピクセル間光学的分離を提供するように構成される、キャビティ内の少なくとも１つのパッシベーション層のうちの１つの層の少なくとも一部の上に少なくとも１つの光学層を形成することと、キャビティ内のセンサピクセル構造の少なくとも１つの光学層上にセンサピクセル構造を形成することを含むことができ、キャビティプロファイルは、センサピクセル構造上の応力を制御するように構成される。

【0005】

［０００５］幾つかの実施形態では、本方法は更に、原子層堆積（ＡＬＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、又は分子線エピタキシ（ＭＢＥ）プロセスを用いてセンサピクセル構造を形成することと、センサピクセル構造を結晶化することとを含むことができ、少なくとも１つのパッシベーション層又は少なくとも１つの光学層は、キャビティ内に共形に堆積され、画像センサは、キャビティ内に光学層によって分離された複数の積層センサピクセル構造を含み、少なくとも１つの光学層は、分布ブラッグ反射器（ＤＢＲ）ミラー層又はＤＢＲフィルタ層を含む。本方法は更に、センサピクセル構造を形成する前に、キャビティ内に電荷パッシベーション層を堆積させることであって、電荷パッシベーション層は、センサピクセル構造の仕事関数又は電界を変化させることによって、画像センサの量子効率を高めるように構成される、センサピクセル構造を形成する前に、キャビティ内に電荷パッシベーション層を堆積させることと、キャビティ内へのセンサピクセル構造の形成前又は後に、センサピクセル構造に印加される応力の量を調整することであって、応力の量を調整することにより、センサピクセル構造の量子効率が高まる、キャビティ内へのセンサピクセル構造の形成前又は後に、センサピクセル構造に印加される応力の量を調整することとを含むことができ、応力の量は、基板とは異なる材料の少なくとも１つの分離構造をキャビティの外部のキャビティの横に配置することによって調整され、応力の量は更に、外部分離構造の材料選択を基板とは異なる材料に変えることによって調整され、少なくとも１つの分離構造は、基板とは異なる材料で間隙充填された少なくとも１つのシャロートレンチ分離構造又は少なくとも１つのディープトレンチ分離構造であり、応力の量は、センサピクセル構造の形成前又は後に、硬化プロセス、ドーパントの注入、又はアニールプロセスによって調整される。本方法は更に、基板材料を露出させるために、キャビティの底部をエッチングすることと、エピタキシャル成長プロセスを用いてキャビティ内にセンサピクセル構造を形成することと、キャビティ内に、光学層によって分離された複数の積層センサピクセル構造を形成することと、画像センサの片側でのみ、複数の積層センサピクセル構造の各々に複数の電気コンタクトビアを形成することとを含むことができ、及び／又は少なくとも１つの光学層は、金属材料又は誘電体材料で形成される。

【0006】

［０００６］幾つかの実施形態では、画像センサの形成方法は、基板上にハードマスクパターンを形成することと、ハードマスクパターンに基づいて基板内に少なくとも１つのキャビティをエッチングすることであって、少なくとも１つのキャビティはキャビティプロファイルを有し、画像センサのセンサピクセル構造を受け入れるように構成される、ハードマスクパターンに基づいて基板内に少なくとも１つのキャビティをエッチングすることと、基板からハードマスクパターンを除去することと、少なくとも１つのキャビティ内に少なくとも１つの共形パッシベーション層を形成することと、少なくとも１つのキャビティ内の少なくとも１つの共形パッシベーション層の少なくとも一部の上に、少なくとも１つの共形光学層を形成することであって、少なくとも１つの共形光学層は、少なくとも、センサピクセル構造のピクセル間光学的分離を提供するように構成される、少なくとも１つのキャビティ内の少なくとも１つの共形パッシベーション層の少なくとも一部の上に、少なくとも１つの共形光学層を形成することと、少なくとも１つのキャビティ内のセンサピクセル構造の少なくとも１つの共形光学層上にセンサピクセル構造を形成することとを含み得る。

【0007】

［０００７］幾つかの実施形態では、本方法は更に、原子層堆積（ＡＬＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスを用いてセンサピクセル構造を形成することと、センサピクセル構造を結晶化することと、キャビティプロファイルを変更することによって、センサピクセル構造に印加される応力の量を調整することであって、応力の量を調整することにより、センサピクセル構造の量子効率が高まる、キャビティプロファイルを変更することによって、センサピクセル構造に印加される応力の量を調整すること、及び／又はセンサピクセル構造を形成する前に、電荷パッシベーション層を形成することであって、電荷パッシベーション層は、センサピクセル構造の量子効率を高めるように構成される、センサピクセル構造を形成する前に、電荷パッシベーション層を形成することを含み得る。

【0008】

［０００８］幾つかの実施形態では、実行されると、画像センサの形成方法を実行させる命令をその上に記憶した非一過性コンピュータ可読媒体が提供され、本方法は、基板内にキャビティを形成することであって、キャビティは、キャビティプロファイルを有し、画像センサのセンサピクセル構造を受け入れるように構成される、基板内にキャビティを形成することと、キャビティ内に少なくとも１つのパッシベーション層を形成することと、キャビティ内の少なくとも１つのパッシベーション層上に少なくとも１つの光学層を形成することであって、少なくとも１つの光学層は、少なくとも、センサピクセル構造のピクセル間光学的分離を提供するように構成される、キャビティ内の少なくとも１つのパッシベーション層上に少なくとも１つの光学層を形成することと、キャビティ内のセンサピクセル構造の少なくとも１つの光学層上にセンサピクセル構造を形成することとを含み得る。

【0009】

［０００９］幾つかの実施形態では、本方法は更に、キャビティプロファイルが、量子効率を高めるためにセンサピクセル構造上の応力を制御するように構成される、及び／又は、少なくとも１つの光学層のうちの１つが、センサピクセル構造の光学的分離を提供するように構成された分布ブラッグ反射器（ＤＢＲ）であることを含み得る。

【0010】

［００１０］その他の更なる実施形態を以下に開示する。

【0011】

［００１１］添付の図面に示す本原理の例示的な実施形態を参照することにより、上記に要約し、以下により詳細に説明する本原理の実施形態を理解することができる。しかし、添付の図面は本原理の典型的な実施形態を単に示すものであり、したがって、範囲を限定するものと見なすべきではなく、本原理は他の等しく有効な実施形態も許容しうる。

【図面の簡単な説明】

【0012】

【図1】本原理の幾つかの実施形態に係る、異なるキャビティプロファイルを有するキャビティを示す断面図である。

【図2】本原理の幾つかの実施形態に係る、パッシベーション層がキャビティ内部に形成されたキャビティを示す断面図である。

【図3】本原理の幾つかの実施形態に係る、パッシベーション層上に形成されたＤＢＲ層を有するキャビティを示す断面図である。

【図4】本原理の幾つかの実施形態に係る、露出した底面を有するキャビティを示す断面図である。

【図5】本原理の幾つかの実施形態に係る、電荷パッシベーション層を有するキャビティを示す断面図である。

【図6】本原理の幾つかの実施形態に係る、堆積によって形成されたセンサピクセル構造を示す断面図である。

【図7】本原理の幾つかの実施形態に係る、エピタキシャル成長又は他の堆積技法によって形成されたセンサピクセル構造を示す断面図である。

【図8】本原理の幾つかの実施形態に係る、外部分離構造によって囲まれたキャビティを示す断面図である。

【図9】本原理の幾つかの実施形態に係る、外部分離構造によって囲まれた複数のキャビティを示す断面図である。

【図10】本原理の幾つかの実施形態に係る、積層センサピクセル構造を有する画像センサを示す断面図である。

【図11】本原理の幾つかの実施形態に係る画像センサの形成方法である。

【図12】本原理の幾つかの実施形態に係る、基板材料に形成されたキャビティを示す図である。

【図13】本原理の幾つかの実施形態に係る、基板上のモールド層に形成されたキャビティを示す図である。

【0013】

［００２５］理解を容易にするために、可能な限り、図面共通の同一要素を示すのに同一の参照番号を使用している。図面は縮尺どおりには描かれておらず、わかりやすくするために簡略化されている場合がある。一実施形態の要素及び特徴は、更に詳述することなく、他の実施形態に有益に組み込まれ得る。

【発明を実施するための形態】

【0014】

［００２６］本方法は、画像センサの性能及びスケーラビリティを向上させながら、簡略化された製造ワークフローで画像センサを形成することを可能にする。本方法は、画像センサ材料形成、組成工学、表面安定化処理、仕事関数工学、及び／又は応力工学のすべてを、１つの単一ワークフローステップに、又は統合ワークフローステップに組み合わせる。本方法は、材料工学、デバイスアーキテクチャ、及びデバイス設計を統合することにより、同種材料又は異種材料デバイスの製造を可能にする。複数のステップを必要とする従来の方法と比較すると、本方法は、非常に簡素化された製造フローで新しいタイプのデバイス構造を可能にする見込みがある。また、本方法は、格子不整合、ウエハの反り、及び異種材料デバイス構造のその他の問題に対処しながら、製造中のデバイス構造及び材料への損傷を低減させるという利点もある。本方法は、ミラー、フィルタ、電荷、仕事関数、及び／又は分離工学的手法を単一ステップに、あるいは簡略化したステップに組み合わせる。本方法は、センサの量子効率工学の新たなプロセスを提供し、また、エミッタとセンサを同じウエハ上に統合することを可能にする。既存の画像センサ製造ワークフローでは、シリコン基板にドーパントを注入してセンサを形成する。注入は、繰り返し（時には３０回以上）の注入ステップを必要とする、長く面倒なプロセスになり得る。注入はシリコン基板上で行われるため、センサのピクセル構造はドープされたシリコンの変形であることに制限される。本原理の方法は、センサピクセル構造の形成に新しい材料を導入することを可能にし、性能とスループットを同時に向上させる。

【0015】

［００２７］例示的な方法１１００を、図１～図１０、図１２、及び図１３を参照しながら図１１に示す。ブロック１１０２において、基板上に１又は複数のキャビティが形成される。本明細書で使用する「基板上に形成される」という表現は、基板の上面のモールド材料の層に形成されるキャビティと同様に、基板材料にエッチングされるキャビティを含む。幾つかの実施形態では、基板はシリコン系材料等であってよい。幾つかの実施形態では、１又は複数のキャビティ１２０４は、図１２の図１２００Ａに示すように、パターニングされたハードマスク１２０６を使用することによって基板１２０２上に形成され得る。エッチングプロセスを使用することによって、基板１２０２はエッチング除去され、図１２の図１２００Ｂのように、１又は複数のキャビティ１２０４が基板１２０２に形成される。次いで、図１２の図１２００Ｃに示すように、基板１２０２に１又は複数のキャビティ１２０４を残したまま、パターニングされたハードマスク１２０６が除去される。パターニングされたハードマスク１２０６を、選択的堆積を支持するために保持し、センサピクセル構造形成後に除去することもできる。幾つかの実施形態では、１又は複数のキャビティ１３０４は、図１３の図１３００Ａに示すように、基板１３０２上にモールド層１３０８を最初に堆積させることによって形成され得る。パターニングされたハードマスク１３０６及びモールド層１３０８を、１つの層として組み合わせることもできる。次に、図１３の図１３００Ｂに示すように、エッチングプロセスを使用して、基板１３０２上のモールド層１３０８に１又は複数のキャビティ１３０４が形成される。次いで、図１３の図１３００Ｃに示すように、基板１３０２上に１又は複数のキャビティ１３０４を残したまま、パターニングされたハードマスク１３０６が除去される。幾つかの実施形態では、モールド層１３０８は、図１３の図１３００Ｄに示すように、かつ以下に説明するように、エミッタピクセル構造１３１０の形成後に除去され得る。

【0016】

［００２８］図１の図１００Ａ、図１００Ｂ、図１００Ｃ、及び図１００Ｄに示すように、キャビティ工学を使用して、キャビティ１０４Ａ～１０４Ｄの内部に形成されるセンサピクセル構造に作用する応力の量に影響を及ぼし得るキャビティプロファイルに基づいてキャビティを成形することができる。基板材料の内部又はモールド層の内部（本明細書では、基板材料又はモールド層を、簡潔にするために「キャビティ層」と称する）に異なる材料が形成される場合、格子不整合、応力記憶効果（基板材料のキャビティ又はモールド層のキャビティアプローチで見られる）、及びキャビティプロファイルに起因して、異なる材料に応力及び歪みが誘発される。ここで、「応力」は、簡潔にするために、応力及び歪み（圧縮力及び引張力）の両方を包含するものとして使用される。図１００Ａでは、キャビティ層１０２に形成されたキャビティ１０４Ａは、センサピクセル構造全体にわたって均一な量の応力及び／又は電荷層からの電界を示し得る平行壁１０６Ａを有する。図１００Ｂでは、キャビティ１０４Ｂは、キャビティ１０４Ｂの底部１１０Ｂよりもキャビティ１０４Ｂの最上部１０８Ｂ付近の方が近い角度のついた壁１０６Ｂを有し、これは、センサピクセル構造の下部の電荷層からの下向きの応力及び／又は仕事関数／電界の増加と、センサピクセル構造の上部の電荷層からの内向きの応力及び／又は仕事関数／電界の増加とを示し得る。図１００Ｃでは、キャビティ１０４Ｃは、キャビティ１０４Ｃの最上部１０８Ｃよりもキャビティ１０４Ｃの底部１１０Ｃ付近の方が近い角度のついた壁１０６Ｃを有し、これは、センサピクセル構造の下部の電荷層からの下向きの応力及び／又は仕事関数／電界の減少、及びセンサピクセル構造の上部の電荷層からの内向きの応力及び／又は仕事関数／電界の減少を示し得る。図１００Ｄでは、キャビティ１０４Ｄは、キャビティ１０４Ｄの上部に内向きの角度のついた壁１１２Ｄを有し、底部１１０Ｄ付近のキャビティ１０４Ｄの下部に外向きの角度のついた壁１１４Ｄを有し、これは、上部の電荷層からの内向きの応力及び／又は仕事関数／電界の増加と、外向きの角度のついた壁１１４Ｄによって打ち消され得る下部の電荷層からの下向きの応力及び／又は仕事関数／電界とを示し得る。キャビティ工学を使用して、ピクセル及び構造上の電荷層からの応力及び／又は仕事関数／電界に影響を与え、またセンサピクセル構造をスケーリングすることができる。また、キャビティ工学を使用して、集中的な処理の必要性が低いキャビティを選択及び設計することによって、製造プロセスを合理化することもできる。当業者であれば、センサピクセル構造内の電荷層からの応力及び／又は仕事関数／電界も、分離工学（後述）によって影響を受けることも理解できる。キャビティの壁の形状及び角度は、キャビティ近傍の外部分離構造の材料選択及び処理と合わせて、キャビティ内の応力及び／又は仕事関数／電界の量及び位置に影響を及ぼし、両方を用いて応力の量を調整することができる。また、形状及び角度により、３次元的な応力及び／又は仕事関数／電界工学が可能となり、異なるピクセル位置における量子効率の向上、及び変調が促進される。角度のついたキャビティ表面の使用例は、限定を意味するものではない。当業者であれば、キャビティを形成する表面は、角度がついていてよい、及び／又は湾曲していてよいことも理解するであろう。

【0017】

［００２９］以下の説明では、簡略化のために、平行な壁を有するキャビティプロファイルを有するキャビティが使用されるが、平行な壁を有するキャビティは、いかなる方法においても限定を意味するものではない。ブロック１１０４において、図８の図８００に示すように、キャビティ層８０２に形成された少なくとも１つのキャビティの近傍に、少なくとも１つの画像センサの外部分離構造がオプションとして形成される。ここで、「外部」という用語は、キャビティの壁内に存在しない分離構造に対して使用される。外部分離構造８０６は、キャビティ８０４内に形成されるセンサピクセル構造に作用する応力の量を調整するために使用される。外部分離構造８０６は、キャビティ８０４にセンサピクセル構造を形成する前及び／又は後に形成することができる（例えば、以下のブロック１１１８を参照）、あるいは全く必要でない場合もあるため、ブロック１１０４はオプションである。外部分離構造は、例えば、シャロートレンチ分離（ＳＴＩ）構造及び／又はディープトレンチ分離（ＤＴＩ）構造であってよいが、これらに限定されない。キャビティ８０４がモールド層に形成される場合、モールド層の材料は、外部分離構造とみなされ、キャビティ８０４に続いて形成されるセンサピクセル構造に様々な応力レベル及び力の方向を生じさせるように調整（例えば、誘電体又は金属材料、ドーパント、アニールプロセス等の材料選択）され得る（以下の応力工学の例を参照）。幾つかの実施形態では、モールド層は、エミッタピクセル構造上に様々な応力レベルを生じさせるために、部分的に除去され得る（例えば、非限定的な例である図１３の図１３００Ｄの上部除去１３１２又は側部除去１３１４等を参照）、又は完全に除去され得る（例えば、図１３の図１３００Ｄの完全に除去１３１６）。

【0018】

［００３０］ブロック１１０６において、応力工学がオプションとして実行される。上述したように、応力工学は、キャビティのセンサピクセル構造の形成前及び／又は形成後に実行され得る。応力工学は、センサピクセル構造の量子効率を高めることによってセンサピクセル構造の性能を高めるために、センサピクセル構造への応力を変化させることを含む。量子効率とは、センサピクセル構造に入射した光子のうち、電子に変換される割合のことである。センサピクセル構造の応力工学は、トレンチ又は他の分離構造を間隙充填するために使用される材料の選択を用いて、センサピクセル構造に作用する応力の量に更に影響を与えることもできる。応力は、圧縮応力又は引張応力となるように設計することができる。応力の量はまた、外部分離構造の材料の硬化、外部分離構造の材料内へのドーパントの注入、及び／又は外部分離構造の材料のアニール等によって、更に影響を与える又は調整することができる。センサピクセル構造に作用する応力の量を調整するために利用可能な多数の方法（上述のキャビティ工学を活用することを含む）により、他の方法では達成不可能な無限レベルの応力制御（応力の量、応力方向等）が可能になり、画像センサに実質的に高い性能をもたらす。図９の図９００に示すように、応力工学に利用可能な別の技法は、キャビティ層９０２に形成された複数のキャビティ９０４Ａ～Ｃの周囲に外部分離構造９０６を配置することである。外部分離構造９０６に最も近いキャビティ９０４Ａ、９０４Ｃのセンサピクセル構造の応力の量は、外部分離構造９０６から最も遠いキャビティ９０４Ｂのセンサピクセル構造とは異なったやり方で調整される。外部分離構造の外側のキャビティ９０８は、外部分離構造からの距離が離れるにつれて、外部分離構造によって提供される応力制御の効果が減少する。

【0019】

［００３１］ブロック１１０８において、図２の図２００に示すように、基板２０２のキャビティ２０４内にパッシベーション層２１６が形成される。幾つかの実施形態では、パッシベーション層２１６は、キャビティの壁２０６及び底部２１０上に形成される共形層である。パッシベーション層２１６は、約１０Ａから約２００Ａの厚さを有し得る。パッシベーション層２１６は、ドーパント又は高誘電率材料で構成されていてよい。キャビティ形成後、キャビティの表面には一般に、キャビティ形成に使用されたプロセスに起因する結晶損傷が見られる。結晶損傷又は欠陥は、画像センサに光が入射していなくても電気信号（ダークノイズ）を発生させる可能性がある。パッシベーション層は、誤った電気信号（ダークノイズ）を安定化処理して又は組み換えて打ち消す役割を果たし、画像センサの信号対ノイズ比性能を向上させる。

【0020】

［００３２］ブロック１１１０において、図３の図３００に示すように、キャビティ２０２内に少なくとも１つの光学層が形成される。幾つかの実施形態では（図３に示すように）、光学層３１８がパッシベーション層２１６上に形成される。図１０の図１０００に示すように、幾つかの実施形態では、複数の光学層１００４Ａ～Ｂが、積層センサピクセル構造（以下参照）において異なるセンサピクセル構造に到達しないように異なる波長を分離してフィルタリングするために、複数のセンサピクセル構造１００２Ａ～Ｃ上に形成され得る。光学層３１８は、約５０ｎｍから約２００ｎｍの厚さを有し得る。光学層３１８は、キャビティ２０４内に形成されたセンサピクセル構造の光学的分離を提供するための反射光学層及び／又はフィルタ（バンドパスフィルタ等であるが、これらに限定されない）として機能し得る。幾つかの実施形態では、光学層３１８は、電荷パッシベーション及び／又は更なる分離機能をも提供するために、注入又はドーピングを通して増強され得る。幾つかの実施形態では、光学層３１８は、誘電体及び／又は金属材料で構成されていてよい。幾つかの実施形態では、光学層３１８は、分布ブラッグ反射器（ＤＢＲ）層を形成し得る。ＤＢＲ層は、異なる屈折率を有する異なる材料の層を交互に重ねることによって光波長に影響を与える。光波は各層の境界で反射する。異なる層構成を使用して、ミラーとして完全な光反射を提供することもできる、あるいはフィルタとして特定の波長でのみの光反射を提供することもできる。幾つかの実施形態では、光学層３１８は、光学フィルタとして機能するＤＢＲフィルタ層を形成し得る。ＤＢＲフィルタ層を使用して、特定の波長の光を反射させる一方で、他の波長の光を通過させることができる。ＤＢＲフィルタ層は、ＲＧＢ（赤／緑／青）画像センサに見られる積層センサピクセル構造（例えば、図１０参照）と組み合わせて、異なる波長を通過又は反射させるバンドパスフィルタとして使用することができる。ＤＢＲ層は、ＡＬＤ又はＣＶＤ堆積プロセスを用いて堆積させる、又はエピタキシャル成長させることができる。

【0021】

［００３３］ブロック１１１２において、図４の図４００に示すように、キャビティ２０４の底部２１０がオプションでエッチングされて、キャビティの底部から全ての堆積物が除去され、図５の図５００に示すように、電荷パッシベーション層５０２がオプションとしてキャビティ２０４の底部２１０上に形成される。キャビティ２０４の底部２１０は、後続のセンサピクセル構造形成プロセスがエピタキシャル成長を使用する場合、基板材料を露出させるためにエッチングされ得る。エッチングは、基板材料の結晶構造への損傷を引き起こす可能性があり、電荷パッシベーション層５０２を使用して、エッチングプロセスからの損傷を修正することができる。電荷パッシベーション層５０２は、結晶欠陥を安定化処理する又は最小限に抑える一方で、センサピクセル構造の仕事関数に影響を与える電荷を担持して画像センサの量子効率を高めるという二重の機能を果たす。

【0022】

［００３４］ブロック１１１４において、少なくとも１つのセンサピクセル構造がキャビティ２０４に形成される。図６の図６００に示す幾つかの実施形態では、センサピクセル構造６０２は、例えば、ＡＬＤ堆積、ＣＶＤ堆積、又はエピタキシャル成長プロセスによって、共形な方法で形成される。「層」６０４Ａ～Ｅは、本原理の方法を実行することによって得られるセンサピクセル構造６０２の内部構造に対する組成制御を表すものである。例えば、「層」６０４Ａ～Ｅの境界は、ドーパント勾配遷移等であってよい。「層」の数は多くても少なくてもよく、５つの層は、いかなる方法でも限定することを意味するものではなく、センサピクセル構造の内部構造が別個の層を有することを暗示するものでもない。センサピクセル構造６０２が堆積によって堆積されるとき、様々な速度及び密度の様々なドーパントガスを使用して、単一の堆積プロセス中に高い制御で堆積材料をドープすることができ、画像センサの性能を向上させながらスループットを劇的に高める。

【0023】

［００３５］図７の図７００に示すように、幾つかの実施形態では、センサピクセル構造７０２が、例えば、分子線エピタキシ（ＭＢＥ）プロセスを用いたエピタキシャル成長、又は他の堆積技法、又は選択的堆積プロセス等によって非共形的に形成される。「層」７０４Ａ～Ｅは、本原理の方法を実行することによって得られるセンサピクセル構造７０２の内部構造に対する組成制御を表すものである。例えば、「層」７０４Ａ～Ｅの境界は、ドーパント勾配遷移等であってよい。「層」の数は多くても少なくてもよく、５つの層は、いかなる方法でも限定することを意味するものではなく、センサピクセル構造の内部構造が別個の層を有することを暗示するものでもない。センサピクセル構造７０２は、エピタキシャル成長又は選択的堆積プロセスによって形成されるため、様々な速度及び密度の様々なドーパントガスを使用して、単一のエピタキシャル成長又は選択的堆積プロセス中に高い制御で堆積材料をドープすることができ、画像センサの性能を向上させながらスループットを劇的に高めることができる。幾つかの実施形態では、図１０の図１０００に示すように、複数のセンサピクセル構造１００２Ａ～Ｃが単一のキャビティに形成され得る。幾つかの実施形態では、センサピクセル構造の形成中に更なる応力工学技法が実行され得る。センサピクセル構造の形成中、ピクセル構造内の応力を増加／減少させるように材料又はドーパントを選択することができる。幾つかの実施形態では、パッシベーション、ＤＢＲミラー／フィルタ、分離、及び仕事関数を、センサピクセル構造の形成中に単一のプロセスとして達成することができ、コストを削減しながらスループット及び性能を向上させる。裏側照明（ＢＳＩ）方式を採用する場合、キャビティ層２０２を研磨（例えば、化学機械研磨（ＣＭＰ））して、キャビティ層２０２の底部の第１の部分７２０Ａ又は第２の部分７２０Ｂを除去し、層５０２をエッチング停止として有する層７０４Ａを露出させる、又は電荷パッシベーション層５０２を露出させた後に、残りの光学層製造を続ける。

【0024】

［００３６］ブロック１１１６において、オプションとして、センサピクセル構造に対して結晶化プロセスが実行される。センサピクセル構造がエピタキシャル成長ではなくキャビティに堆積された場合、センサピクセル構造は、センサピクセル構造の性能を阻害する非結晶形態である可能性がある。堆積したセンサピクセル構造に対して結晶化プロセスを実行することにより、センサピクセル構造の結晶の転位密度又は欠陥密度を低減させることができ、より高性能の画像センサが得られる。結晶化プロセスは、センサピクセル構造を高熱及び高圧にさらすことを含み得る。例えば、温度は約４００℃から約１２００℃の範囲であってよく、圧力は約１Ｔｏｒｒから約７６０Ｔｏｒｒの範囲であってよく、持続時間は数ナノ秒から約１時間の範囲であってよい。エピタキシャル成長によって成長したセンサピクセル構造は、画像センサの性能を向上させるための結晶化を必要としないため、結晶化プロセスはオプションである。

【0025】

［００３７］ブロック１１１８において、図８の図８００に示すように、少なくとも１つの画像センサの外部分離構造が、キャビティ層８０２に形成された少なくとも１つのキャビティの近傍にオプションで形成される。外部分離構造は、ブロック１１０４に記載したように、外部分離構造がセンサピクセル構造形成の前に予め形成されている場合、オプションであり得る。幾つかの実施形態では、外部分離構造は、センサピクセル構造の形成の前と後の両方に形成することができ、異なるタイプの外部分離構造（例えば、同じ又は異なる材料／処理を用いたシャロートレンチとディープトレンチの組み合わせ等）が使用され得る。上述したように、「外部」という用語は、キャビティ８０４の壁内に存在しない分離構造に使用される。外部分離構造８０６は、キャビティ８０４内に形成されるセンサピクセル構造に作用する応力の量を調整するために使用される。外部分離構造８０６は、例えば、シャロートレンチ分離（ＳＴＩ）構造及び／又はディープトレンチ分離（ＤＴＩ）構造等であり得るが、これらに限定されない。キャビティ８０４がモールド層に形成される場合、モールド層の材料は外部分離構造とみなすことができ、キャビティ８０４に続いて形成されるセンサピクセル構造に様々な応力レベル及び力の方向を生じさせるように調整（例えば、誘電体又は金属材料、ドーパント、アニールプロセス等の材料選択）され得る（以下の応力工学の例を参照）。幾つかの実施形態では、モールド層を部分的又は完全に除去して、センサピクセル構造に様々な応力レベルを生じさせることができる。

【0026】

［００３８］ブロック１１２０において、応力工学がオプションで実行される。上述したように、応力工学は、キャビティにセンサピクセル構造を形成する前及び／又は形成した後に実行され得る。センサピクセル構造の応力工学は、センサピクセル構造に作用する応力の量に更に影響を与えるために、トレンチ又は他の分離構造を間隙充填するために使用される材料の選択も利用し得る。応力の量はまた、外部分離構造の材料を硬化させること、外部分離構造の材料内にドーパントを注入すること、及び／又は外部分離構造の材料をアニールすること等によって、更に影響を与える又は調整することができる。センサピクセル構造に作用する応力の量を調整するために利用可能な多数の方法（上述のキャビティ工学を活用することを含む）により、他の方法では達成不可能な微細レベルの応力制御が可能になり、画像センサから実質的に高い性能が得られる。図９に示すように、応力工学に利用可能な別の技法は、キャビティ層９０２に形成された複数のキャビティ９０４Ａ～Ｃの周囲に外部分離構造９０６を配置することである。外部分離構造９０６に最も近いキャビティ９０４Ａ、９０４のセンサピクセル構造の応力の量は、外部分離構造９０６から最も遠いキャビティ９０４Ｂのセンサピクセル構造とは異なったやり方で調整される。外部分離構造の外側のキャビティ９０８は、外部分離構造からの距離が離れるにつれて、外部分離構造によって提供される応力制御の効果が減少する。

【0027】

［００３９］ブロック１１２２において、図１０の図１０００に示すように、画像センサの信号読み出しのために、ビアがオプションで形成される。複数の積層センサピクセル構造１００２Ａ～Ｃを利用する幾つかの実施形態では、ビアが貫通して延びる全てのセンサピクセル構造からの電気的分離１００８を有するビア１００６Ａ～Ｂの形成を可能にするために、基礎となるセンサピクセル構造のうちの１又は複数にビア通路がエッチングされ得る。ビア１００６Ａ～Ｃは、更なる集積プロセスに利用可能な片面コンタクトの能力を提供する。

【0028】

［００４０］本原理に係る実施形態は、ハードウェア、ファームウェア、ソフトウェア、又はそれらの任意の組み合わせで実装され得る。実施形態はまた、１又は複数のコンピュータ可読媒体を使用して記憶された命令として実装することができ、この命令は、１又は複数のプロセッサによって読み取られ、実行され得る。コンピュータ可読媒体は、マシン（例えば、コンピューティングプラットフォーム又は１又は複数のコンピューティングプラットフォーム上で実行される「仮想マシン」）によって読み取り可能な形態で情報を記憶又は送信するための任意の機構を含み得る。例えば、コンピュータ可読媒体は、任意の適切な形態の揮発性又は不揮発性メモリを含み得る。幾つかの実施形態では、コンピュータ可読媒体は、非一過性コンピュータ可読媒体を含み得る。

【0029】

［００４１］上記は本原理の実施形態を対象としたものであるが、本原理の他の及び更なる実施形態を、その基本的範囲から逸脱することなく考案することが可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【国際調査報告】