特表 2024-504169 高電圧ダブラストリングに沿って電圧分布を最適化するシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-30

(54)【発明の名称】高電圧ダブラストリングに沿って電圧分布を最適化するシステム

(51)【国際特許分類】

   H02M 7/10 20060101AFI20240123BHJP

   H02M 7/04 20060101ALI20240123BHJP

【ＦＩ】

H02M7/10 Z

H02M7/04 A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023544500

(86)(22)【出願日】2021-12-16

(85)【翻訳文提出日】2023-09-19

(86)【国際出願番号】 US2021063809

(87)【国際公開番号】W WO2022164528

(87)【国際公開日】2022-08-04

(31)【優先権主張番号】17/159,658

(32)【優先日】2021-01-27

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】モガヴィーラ， ヴァス

【テーマコード（参考）】

5H006

【Ｆターム（参考）】

5H006CA07

5H006CB04

5H006CC01

5H006HA06

5H006HA83

5H006HA84

(57)【要約】

高電圧電源が開示される。高電圧電源は、一次巻線、及び１つ又は複数の二次巻線を備えている。一実施形態では、単一の二次巻線が使用され、高電圧ダブラ回路は、キャパシタストリング及びダイオードストリングを備えている。別の実施形態では、複数の二次巻線が使用され、高電圧ダブラ回路は、直列に配置された複数の低電圧ダブラ回路を備えている。高電圧ダブラ回路におけるキャパシタにわたってより均一な電圧の分配をするために、１つ又は複数のシールドが、プリント基板上に配置されている。特定の実施形態では、高電圧シールドが、高電圧出力に配置され、低電圧シールドが、高電圧ダブラ回路のより低電圧端に配置されている。１つ又は複数の中間シールドが、高電圧ダブラ回路において配置され得る。
【選択図】図２

【特許請求の範囲】

【請求項1】

高電圧電源であって、
一次巻線、
第１の端部及び第２の端部を有する二次巻線、並びに
プリント基板であって、
直列に配置された複数のキャパシタを備えたキャパシタストリングであって、当該キャパシタストリングにおける第１のキャパシタの負端がより低い電圧にあり、当該キャパシタストリングにおける最後のキャパシタの正端が高電圧出力にある、キャパシタストリングと、
直列に配置された複数のダイオードを備えたダイオードストリングであって、当該ダイオードストリングにおける第１のダイオードのアノードが、前記より低い電圧に接続され、前記ダイオードストリングにおける最後のダイオードのカソードが、前記高電圧出力に接続され、前記第１の端部が、前記キャパシタストリングの中間点に電気的に接続され、前記第２の端部が、前記ダイオードストリングの中間点に電気的に接続される、ダイオードストリングと、
前記最後のキャパシタの前記正端に配置され、かつ、前記高電圧出力に電気的に接続された高電圧シールドと
を備えたプリント基板
を備え、シールドが、前記プリント基板の１つ又は複数の層に配置されたワイドトレースを含む、高電圧電源。

【請求項2】

前記第１のキャパシタの前記負端に配置され、かつ、前記より低い電圧に電気的に接続された低電圧シールドをさらに備えている、請求項１に記載の高電圧電源。

【請求項3】

前記高電圧シールド及び前記低電圧シールドが、それぞれ、４０ｍｍと１００ｍｍとの間の長さ及び３ｍｍと１０ｍｍとの間の幅を有する信号トレースを備えている、請求項２に記載の高電圧電源。

【請求項4】

前記高電圧シールド及び前記低電圧シールドが、前記プリント基板において前記キャパシタストリングと同じ側に配置されている、請求項２に記載の高電圧電源。

【請求項5】

前記高電圧シールド及び前記低電圧シールドが、前記プリント基板において前記キャパシタストリングの反対側に配置されている、請求項２に記載の高電圧電源。

【請求項6】

前記キャパシタストリングにおける２つの隣接するキャパシタ間に配置され、かつ、前記２つの隣接するキャパシタを接続するトレースに電気的に接続された中間シールドをさらに備えている、請求項１に記載の高電圧電源。

【請求項7】

前記中間シールドが、前記キャパシタストリングの前記中間点に配置されている、請求項６に記載の高電圧電源。

【請求項8】

前記キャパシタストリングにおいて２つの異なる隣接するキャパシタの間に配置された第２の中間シールドをさらに備えている、請求項６に記載の高電圧電源。

【請求項9】

前記第１のキャパシタにわたる電圧が、前記最後のキャパシタにわたる電圧の１０％以内である、請求項１に記載の高電圧電源。

【請求項10】

高電圧電源であって、
一次巻線、
複数の二次巻線であって、それぞれ第１の端部及び第２の端部を有する複数の二次巻線、並びに
プリント基板であって、
第１の端部でより低い電圧を有し、第２の端部で高電圧出力を有する高電圧ダブラ回路を形成するために直列に配置された複数の低電圧ダブラ回路であって、各低電圧ダブラ回路が、正端及び負端を有し、直列に配置された第１のキャパシタ及び第２のキャパシタと、直列に配置された第１のダイオード及び第２のダイオードとを備え、前記第１のキャパシタの正端が、前記第１のダイオードのカソードに電気的に接続され、当該低電圧ダブラ回路の前記正端を備え、前記第２のキャパシタの負端が、前記第２のダイオードのアノードに電気的に接続され、当該低電圧ダブラ回路の前記負端を備え、それぞれの二次巻線の第１の端部が、前記第１のキャパシタと前記第２のキャパシタとを接続するトレースに電気的に接続され、前記二次巻線の前記第２の端部が、前記第１のダイオードと前記第２のダイオードとを接続するトレースに電気的に接続されている、複数の低電圧ダブラ回路と、
前記高電圧ダブラ回路の前記第２の端部に配置され、かつ、前記高電圧出力に電気的に接続された高電圧シールドと
を備えたプリント基板
を備え、シールドが、前記プリント基板の１つ又は複数の層に配置されたワイドトレースを含む、高電圧電源。

【請求項11】

前記高電圧ダブラ回路の前記第１の端部に配置され、かつ、前記より低い電圧に電気的に接続された低電圧シールドをさら備えている、請求項１０に記載の高電圧電源。

【請求項12】

前記高電圧シールド及び前記低電圧シールドが、それぞれ、４０ｍｍと１００ｍｍとの間の長さ及び３ｍｍと１０ｍｍとの間の幅を有する信号トレースを備えている、請求項１１に記載の高電圧電源。

【請求項13】

前記高電圧シールド及び前記低電圧シールドが、前記プリント基板において前記高電圧ダブラ回路と同じ側に配置されている、請求項１１に記載の高電圧電源。

【請求項14】

前記高電圧シールド及び前記低電圧シールドが、前記プリント基板において前記高電圧ダブラ回路の反対側に配置されている、請求項１１に記載の高電圧電源。

【請求項15】

２つの隣接する低電圧ダブラ回路の間に配置された中間シールドをさらに備えている、請求項１０に記載の高電圧電源。

【請求項16】

前記中間シールドが、前記高電圧ダブラ回路の中間点に配置されている、請求項１５に記載の高電圧電源。

【請求項17】

２つの異なる隣接する低電圧ダブラ回路の間に配置された第２の中間シールドをさらに備えている、請求項１５に記載の高電圧電源。

【請求項18】

前記第１の端部に最も近く配置された第１の低電圧ダブラ回路の電圧が、前記第２の端部に最も近く配置された最後の低電圧ダブラ回路にわたる電圧の１０％以内である、請求項１０に記載の高電圧電源。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年１月２７日に出願された米国特許出願第１７／１５９，６５８号の優先権を主張し、その開示全体が本明細書中での参照により援用される。

【0002】

本開示の実施形態は、プリント基板の２次巻線における高電圧ダブラストリングに沿って電圧を均一に分配するシステムを対象としている。

【背景技術】

【0003】

絶縁鉄心変圧器（ＩＣＴ）高圧電源は、ＡＣ電圧から高圧ＤＣ出力を生成する一般的な方法である。入力ＡＣ電圧は、一次巻線と通じている。

【0004】

特定の実施形態では、単一の二次巻線がある。この二次巻線は、一次巻線の巻数に対する二次巻線の巻数の比に等しい係数を入力電圧に乗算する。電圧の整流と倍増は、ダイオードとキャパシタを備えた電圧ダブラ回路（ｖｏｌｔａｇｅ ｄｏｕｂｌｅｒ ｃｉｒｃｕｉｔ）を使って行われる。典型的に、電圧ダブラ器は、電圧を蓄える２つのキャパシタ、及びそれぞれ電流を一方向にしか流さない２つのダイオードを備える。キャパシタは直列に配置され、結果的に電圧は倍になる。コスト及び高電圧定格のため、２つのダイオードと２つのキャパシタを使用するよりも、多数の低電圧定格のダイオードとキャパシタが直列に配置される場合がある。例えば、定格１０００Ｖのキャパシタを２つ使うより、定格１００Ｖのキャパシタが２０個直列に配置され得る。ダイオードも同様に構成され得る。

【0005】

他の実施形態では、複数の二次巻線があり、それぞれが専用の電圧ダブラ回路を備えている。電圧ダブラ回路は直列に配置され、所望のより高い直流電圧を生成する。

【0006】

各実施形態では、理想的には、同じ電圧がシステム内の各キャパシタによって蓄えられる。つまり、望ましい出力電圧が２０００Ｖであり、２０個のキャパシタがある場合、理想的には、これらのキャパシタの各々に１００Ｖの電位があることになる。しかし、実際には、浮遊キャパシタンスが各キャパシタに影響するため、あるキャパシタは理想的な電圧よりも低い電圧を蓄え、他のキャパシタは理想的な電圧よりも高い電圧を蓄えざるを得ない。同様に、幾つかのダイオードにかかる電圧は、他のダイオードにかかる電圧よりも大きい場合がある。

【0007】

キャパシタとダイオードにわたってこのように不均一な電圧分布が生じることにより、これらの構成要素に電圧ストレスがかかり、結果的に構成要素の早期損傷が引き起こされる可能性がある。

【0008】

したがって、これらの構成要素間の電圧均一性を改善するシステムと方法があれば有利であろう。さらに、このアプローチが低コストで実施しやすいものであれば有益である。

【発明の概要】

【0009】

高電圧電源が開示される。高電圧電源は、一次巻線、及び１つ又は複数の二次巻線を備えている。一実施形態では、単一の二次巻線が使用され、高電圧ダブラ回路は、キャパシタストリング及びダイオードストリングを備えている。別の実施形態では、複数の二次巻線が使用され、高電圧ダブラ回路は、直列に配置された複数の低電圧ダブラ回路を備えている。高電圧ダブラ回路におけるキャパシタにわたってより均一な電圧の分配をするために、１つ又は複数のシールドが、プリント基板上に配置されている。特定の実施形態では、高電圧シールドが、高電圧出力に配置され、低電圧シールドが、高電圧ダブラ回路のより低い電圧端に配置されている。１つ又は複数の中間シールドが、高電圧ダブラ回路において配置され得る。

【0010】

一実施形態によれば、高電圧電源が開示される。高電圧電源は、一次巻線、第１の端部及び第２の端部を有する二次巻線、並びにプリント基板を備えており、プリント基板は、直列に配置された複数のキャパシタを備えたキャパシタストリングであって、キャパシタストリングにおける第１のキャパシタの負端がより低い電圧にあり、キャパシタストリングにおける最後のキャパシタの正端が高電圧出力にある、キャパシタストリングと、直列に配置された複数のダイオードを備えたダイオードストリングであって、ダイオードストリングにおける第１のダイオードのアノードが、より低い電圧に接続され、ダイオードストリングにおける最後のダイオードのカソードが、高電圧出力に接続され、第１の端部が、キャパシタストリングの中間点に電気的に接続され、第２の端部が、ダイオードストリングの中間点に電気的に接続される、ダイオードストリングと、最後のキャパシタの正端に配置され、かつ、高電圧出力に電気的に接続された高電圧シールドとを備え、シールドが、プリント基板の１つ又は複数の層に配置されたワイドトレースを含む。特定の実施形態では、高電圧電源は、第１のキャパシタの負端に配置され、かつ、より低い電圧に電気的に接続された低電圧シールドを備えている。特定の実施形態では、高電圧シールド及び低電圧シールドは、それぞれ、４０ｍｍと１００ｍｍとの間の長さ及び３ｍｍと１０ｍｍとの間の幅を有する信号トレースを備えている。特定の実施形態では、高電圧シールド及び低電圧シールドは、プリント基板においてキャパシタストリングと同じ側に配置されている。特定の実施形態では、高電圧シールド及び低電圧シールドは、プリント基板においてキャパシタストリングの反対側に配置されている。特定の実施形態では、高電圧電源は、キャパシタストリングにおける２つの隣接するキャパシタ間に配置され、かつ、２つの隣接するキャパシタを接続するトレースに電気的に接続された中間シールドを備えている。特定の実施形態では、中間シールドは、キャパシタストリングの中間点に配置されている。特定の実施形態では、高電圧電源は、キャパシタストリングにおいて２つの異なる隣接するキャパシタの間に配置された第２の中間シールドを備えている。特定の実施形態では、第１のキャパシタにわたる電圧は、最後のキャパシタにわたる電圧の１０％以内である。

【0011】

別の実施形態によれば、高電圧電源が開示される。高電圧電源は、一次巻線、複数の二次巻線であって、それぞれ第１の端部及び第２の端部を有する複数の二次巻線、並びに
プリント基板を備えており、プリント基板は、第１の端部でより低い電圧を有し、第２の端部で高電圧出力を有する高電圧ダブラ回路を形成するために直列に配置された複数の低電圧ダブラ回路であって、各低電圧ダブラ回路が、正端及び負端を有し、直列に配置された第１のキャパシタ及び第２のキャパシタと、直列に配置された第１のダイオード及び第２のダイオードとを備え、第１のキャパシタの正端が、第１のダイオードのカソードに電気的に接続され、低電圧ダブラ回路の正端を備え、第２のキャパシタの負端が、第２のダイオードのアノードに電気的に接続され、低電圧ダブラ回路の負端を備え、それぞれの二次巻線の第１の端部が、第１のキャパシタと第２のキャパシタとを接続するトレースに電気的に接続され、二次巻線の第２の端部が、第１のダイオードと第２のダイオードとを接続するトレースに電気的に接続されている、複数の低電圧ダブラ回路と、高電圧ダブラ回路の第２の端部に配置され、かつ、高電圧出力に電気的に接続された高電圧シールドとを備え、シールドが、プリント基板の１つ又は複数の層に配置されたワイドトレースを含む。特定の実施形態では、高電圧電源は、高電圧ダブラ回路の第１の端部に配置され、かつ、より低い電圧に電気的に接続された低電圧シールドを備えている。幾つかの実施形態では、高電圧シールド及び低電圧シールドは、それぞれ、４０ｍｍと１００ｍｍとの間の長さ及び３ｍｍと１０ｍｍとの間の幅を有する信号トレースを備えている。特定の実施形態では、高電圧シールド及び低電圧シールドは、高電圧ダブラ回路においてプリント基板と同じ側に配置されている。特定の実施形態では、高電圧シールド及び低電圧シールドは、高電圧ダブラ回路においてプリント基板の反対側に配置されている。特定の実施形態では、高電圧電源は、２つの隣接する低電圧ダブラ回路の間に配置された中間シールドをさらに備えている。特定の実施形態では、中間シールドが、高電圧ダブラ回路の中間点に配置されている。特定の実施形態では、高電圧電源は、２つの異なる隣接する低電圧ダブラ回路の間に配置された第２の中間シールドを備えている。特定の実施形態では、第１の端部に最も近く配置された第１の低電圧ダブラ回路にわたる電圧が、第２の端部に最も近く配置された最後の低電圧ダブラ回路にわたる電圧の１０％以内である。

【0012】

本開示をより良く理解するために、添付の図面を参照する。これらの図面は、参照により本明細書に組み込まれる。

【図面の簡単な説明】

【0013】

【図1】一実施形態に係る、電圧の不均一性が補正された高電圧電源を示す代表的な概略図である。

【図2】一実施形態に係る、図１の高電圧電源のレイアウトを示す。

【図3】一実施形態に係る、電圧の不均一性が補正された高電圧電源を示す代表的な概略図である。

【図4】一実施形態に係る、図３の高電圧電源のレイアウトを示す。

【図5】一実施形態に係る、シールドの配置、寸法、及び数を決定するプロセスを示す。

【図6】先行技術と比較した高電圧電源における素子の電圧分布を示す。

【発明を実施するための形態】

【0014】

本開示は、ＩＣＴ高電圧ＤＣ電力電源における複数のキャパシタ及びダイオードにわたって、より均一な電圧分布を形成するためのシステム及び方法を説明する。

【0015】

図１は、電圧ダブラ回路１の第１の実施形態を示し、外部電源１０、一次巻線２０、及び単一の二次巻線３０がある。電圧ダブラ回路１の構成要素は、プリント基板上に配置される。プリント基板は、複数の層を有する従来のプリント基板であってもよく、導電層がＦＲ４などの絶縁材料によって互いから分離されている。特定の実施形態では、プリント基板は、２つの導電層、すなわち、上面及び底面を含み得る。電気トレースが、プリント基板のこれらの層に配置され得る。ビアが、上面のトレースと底面のトレースを接続するように使用され得る。これらの電気トレースは、プリント基板上に配置された様々な構成要素を電気的に接続するために使用される。他の実施形態では、２つ以上の導電層があってもよい。

【0016】

電圧ダブラ回路１は、キャパシタストリングを更に備えている。ストリングは、直列に配置されたキャパシタ１００ａ、１００ｂ、１００ｃ、１００ｄなどの複数のキャパシタ１００を備えている。キャパシタは、それぞれ同じキャパシタンスと電圧定格を有し得る。キャパシタストリングの第１の端部は、接地され得るより低い電圧に接続され、キャパシタストリングの第２の端部は、高電圧出力１５０である。電圧ダブラ回路１は、ダイオードのストリングをさらに備えている。ダイオードストリングは、さらに直列に配置されたダイオード１１０ａ、１１０ｂ、１１０ｃ、１１０ｄなどの複数のダイオード１１０を備えている。ダイオードストリングの第１の端部は、より低い電圧に接続され、ダイオードストリングの第２の端部は、高電圧出力１５０である。あるダイオードのカソードは、ダイオードストリングにおける隣接するダイオードのアノードに接続されている。したがって、第１のダイオードのアノードは、より低い電圧に接続され、ダイオードストリングにおける最後のダイオードのカソードは、高電圧出力１５０に接続されている。ＡＣサイクルの正側部分では、ダイオード１１０ａ、１１０ｂが、中間点と高電圧出力１５０の間に配置されたキャパシタ１００ａ、１００ｂを導通させ、荷電する。ＡＣサイクルの負側部分の間、ダイオード１１０ｃ、１１０ｄが、中間点と低電圧との間に配置されたキャパシタ１００ｃ、１００ｄを導通させ、荷電する。したがって、各ダイオードのカソードは、そのダイオードのアノードよりも高い電圧にある。さらに、ダイオード１１０ａは、ダイオード１１０ｂよりも高電圧である。同様に、ダイオード１１０ｃは、ダイオード１１０ｄよりも高電圧にある。

【0017】

特定の実施形態では、ダイオード１１０とキャパシタ１００の数は等しい。他の実施形態では、ダイオード１１０とキャパシタ１００の数は異なっていてもよい。中間点の両側のダイオードとキャパシタが同数であるように、キャパシタ１００とダイオード１１０の数は偶数であってもよい。二次巻線３０の第１の端部は、キャパシタストリングの中間点に電気的に接続されている。二次巻線３０の第２の端部は、ダイオードストリングの中間点に電気的に接続されている。中間点は、中間点と第２の端部との間に配置されているのと同数のキャパシタ１００（及びダイオード１１０）が、第１の端部と中間点との間に配置されていることを示す。

【0018】

図１には、４つのキャパシタ１００ａ、１００ｂ、１００ｃ、１００ｄと、４つのダイオード１１０ａ、１１０ｂ、１１０ｃ、１１０ｄとが示されているが、本開示は、この実施形態に限定されるものではない。むしろ、キャパシタ１００及びダイオード１１０の数は、本開示によって限定されない。さらに、キャパシタ１００とダイオード１１０の数は同じである必要はない。

【0019】

電圧ダブラ回路１がプリント基板上に配置されているため、電圧ダブラ回路１の各トレースと異なる電圧の他のトレースとの間には固有のキャパシタンスが存在し得る。これらの浮遊キャパシタンスは、図１に浮遊キャパシタ１２０ａ、１２０ｂ、１２０ｃとして図示されている。これらの浮遊キャパシタ１２０ａ、１２０ｂ、１２０ｃは、物理的な構成要素ではないことに留意されたい。むしろ、図１は、主題をよりよく説明するために、浮遊キャパシタンスを実際の構成要素として表現している。図示していないが、各ダイオード１１０に、関連付けられた浮遊キャパシタンスがある。

【0020】

現実において、浮遊キャパシタ１２０ａ、１２０ｂ、１２０ｃは、各キャパシタ１００ａ、１００ｂ、１００ｃ、１００ｄに蓄積される電圧に影響を与える。実際に、電流がキャパシタストリングを流れる際、少量の電流が各トレースから分流し、対応する浮遊キャパシタを通過する。したがって、キャパシタ１００ａには、キャパシタ１００ｂを流れる電流よりも、わずかに多くの電流が流れる場合がある。このため、より多くの電圧がキャパシタ１００ｂよりもキャパシタ１００ａの方に蓄積され得る。同様に、より多くの電流がキャパシタ１００ｃよりもキャパシタ１００ｂを流れる場合がある。

【0021】

この浮遊キャパシタンスを補正するために、現システムは、１つ又は複数のシールド１３０を利用する。シールド１３０は、プリント基板の１つ又は複数の層に堆積されたワイドトレース（ｗｉｄｅ ｔｒａｃｅ）である。シールドは、典型的なトレースより大きな幅及び／又は長さを有し得る。例えば、シールドは、電圧に接続された長方形のトレースであってもよい。例えば、特定の実施形態では、シールド１３０が、プリント基板の上面又は底面に配置され得る。特定の実施形態では、シールド１３０は、上面又は底面の両方に配置されてもよい。シールド１３０は、電圧に電気的に接続されている。例えば、図１では、３つのシールド１３０がある。高電圧シールド１３０ａが、キャパシタストリングの上部に配置され、高電圧出力１５０に電気的に接続されている。

【0022】

高電圧シールド１３０ａの大きさに起因して、電圧ダブラ回路１の他のトレースとの容量結合が生じる。例えば、高電圧シールド１３０ａとキャパシタ１００ａのより低い電圧端との間に容量結合がある。このキャパシタンスは、シールドキャパシタ１４０ａとして表される。高電圧シールド１３０ａとキャパシタストリングにおける他のトレースの幾つかとの間に同様の容量結合が存在する。かような１つの結合は、シールドキャパシタ１４０ｂとして表される。これらのシールドキャパシタ１４０ａ、１４０ｂ、１４０ｃは、物理的な構成要素ではないことに留意されたい。むしろ、図１は、主題をよりよく説明するために、シールドキャパシタンスを実際の構成要素として表現している。

【0023】

シールドキャパシタは、そのシールドの電圧より低い電位にあるトレースに電流を供給するように機能する。このように、浮遊キャパシタは、キャパシタストリングから電流をそらす傾向があるが、シールドキャパシタは、キャパシタストリングに電流を注入する傾向がある。

【0024】

図１は、高電圧出力１５０に配置された高電圧シールド１３０ａが示されている。しかし、他のシールドも存在し得る。例えば、本図では、低電圧シールド１３０ｂが、より低い電圧に配置されており、これは接地であり得る。他の実施形態では、複数のプリント基板が直列に接続されてもよく、より低い電圧は、直列の中の前のプリント基板の出力であってもよく、したがって、次のステージの入力電圧である。両方の場合において、低電圧シールド１３０ｂは、浮遊キャパシタンスの効果を減らすように機能する。中間シールド１３０ｃが、キャパシタストリングの中間点に配置される。容量結合が、中間シールド１３０ｃと電圧ダブラ回路１における他のトレースのいくつかとの間に存在し得る。例えば、このような容量結合のうちの１つが、シールドキャパシタ１４０ｃとして表される。

【0025】

例えば、キャパシタストリングが２０個のキャパシタを含み、各キャパシタが、より低い電圧から高電圧出力まで順次番号が付けられていると仮定する。一実施形態では、中間シールド１３０ｃが、１０番目のキャパシタ（すなわち、中間点）の正端に配置され得る。

【0026】

もちろん、他の実施形態も可能である。例えば、望まれれば、中間シールド１３０ｃが、より近い間隔で配置されてもよい。中間シールド１３０ｃが、５番目、１０番目、及び１５番目のキャパシタの正端に配置されてもよい。あるいは、中間シールド１３０ｃは、キャパシタの４番目、８番目、１２番目、及び１６番目の正端に配置されてもよい。特定の実施形態では、複数の中間シールド１３０ｃが等しく離隔しているが、他の実施形態では、複数の中間シールド１３０ｃが等しく離隔しなくてもよい。したがって、中間シールド１３０ｃは、キャパシタストリングにおいて任意の２つの隣接するキャパシタの間に配置されてもよい。他の実施形態では、中間シールド１３０ｃが省略されてもよい。

【0027】

シールド１３０の数とその位置の選択は、数々の要因に基づき得る。シールド１３０の大きさは、望まれる電圧補償の量に基づき得る。さらに、浮遊キャパシタンスの量は、プリント基板の形状及び材料特性と、プリント基板上の信号トレースの配置との関数であり得る。したがって、シールド１３０のサイズと数は、プリント基板の形状及び材料特性と、キャパシタストリングに沿った所望の電圧均一性に基づき得る。

【0028】

図２は、プリント基板２上に配置された電圧ダブラ回路１の代表的なレイアウトを示している。この実施形態では、キャパシタストリングとダイオードストリングには１２のステージ２００がある。各ステージ２００は、ダイオード１１０及びキャパシタ１００を備えている。シールド１３０ａ、１３０ｂ、１３０ｃが、キャパシタストリングに沿って配置される。高電圧シールド１３０が、高電圧出力に電気的に接続された１２番目のキャパシタの正端に配置され得る。低電圧シールド１３０ｂが、より低い電圧である１番目のキャパシタの負側に配置され得、接地され得る。さらに、低電圧シールド１３０ｂが、１番目のキャパシタの負側に電気的に接続されている。中間シールド１３０ｃが、キャパシタストリングの中間点に配置され、二次巻線３０の第１端部に電気的に接続され得る。したがって、中間シールド１３０ｃの電圧は、低電圧出力と高電圧出力との平均値であり得る。

【0029】

この実施形態では、シールド１３０は、幅及び長さを有する厚みのあるトレースとして示されている。シールドの長さは、ステージ２００が占めるスペースより長い場合がある。例えば、一実施形態では、シールド１３０は、４０ｍｍと１００ｍｍとの間の長さ、３ｍｍと１０ｍｍとの間の幅、及び７５μｍと１５０μｍとの間の厚さを有し得る。ある特定の実施形態では、シールド１３０は、６０ｍｍの長さ、５ｍｍの幅、１１０μｍの厚さを有し得る。このようにして、中間シールド１３０ｃは、その両側の２つのステージ２００を効果的に隔離する。高電圧シールド１３０ａ、低電圧シールド１３０ｂ、及び中間シールド１３０ｃの幅は変動し得る。さらに、シールドの幅を制限する、各トレースの電圧に基づいた間隔のガイドラインがあってもよい。さらに、上述したように、シールド寸法は、所望の電圧補償と、プリント基板の形状寸法及び材料特性とに依存する可能性がある。

【0030】

したがって、この実施形態では、高電圧電源は、単一の二次巻線３０を備え、その２つの端部が電圧ダブラ回路１と通じている。電圧ダブラ回路１は、プリント基板２上に配置されている。電圧ダブラ回路１は、直列に配置された複数のキャパシタを備えたキャパシタストリングを備えている。キャパシタストリングの第１の端部は、接地され得るより低い電圧に接続され、キャパシタストリングの第２の端部は、高電圧出力である。電圧ダブラ回路１は、直列に配置された複数のダイオードを備えたダイオードストリングをさらに備えている。ダイオードストリングの第１の端部は、接地され得るより低い電圧に接続され、ダイオードストリングの第２の端部は、高電圧出力に接続されている。二次巻線３０の第１の端部は、キャパシタストリングの中間点に接続され、二次巻線の第２の端部は、ダイオードストリングの中間点に接続されている。１つ又は複数のシールド１３０は、キャパシタストリングに沿って配置されている。特定の実施形態では、高電圧出力に接続されたキャパシタストリングにおける最後のキャパシタの正端に接続された高電圧シールド１３０ａと、接地され得るより低い電圧に接続されたキャパシタストリングにおける１番目のキャパシタの負端に接続された低電圧シールド１３０ｂとがある。１つ又は複数の追加の中間シールド１３０ｃが、高電圧シールド１３０ａと低電圧シールド１３０ｂとの間でキャパシタストリングに沿って配置されてもよい。これらの追加の中間シールド１３０ｃは、キャパシタストリングに沿って、あるキャパシタの正端と隣接するキャパシタの負端を接続するトレースに接続され、接地と高電圧出力との間の電圧でバイアスされる。したがって、中間シールド１３０ｃは、キャパシタストリングに沿って配置され、２つの隣接するキャパシタの間に配置され、２つの隣接するキャパシタを接続するトレースに電気的に接続されている。

【0031】

特定の実施形態では、隣接する中間シールド間の電圧が等しくなるか、又はほぼ等しくなるように、追加の中間シールド１３０ｃが等間隔に配置される。別の言い方をすれば、隣接する任意の２つのシールド間には、一定の数のキャパシタが配置されてもよい。

【0032】

シールドが、プリント基板においてトレース及び構成要素と同じ側に配置され得る。他の実施形態では、シールドは、プリント基板の両側に配置されてもよく、又は、プリント基板においてトレース及び構成要素の反対側に配置されてもよい。シールド１３０の配置は、浮遊キャパシタンスを補正し、所望の電圧への接続を可能にするように選択される。

【0033】

図３は第２の実施形態を示す。この実施形態では、外部電源３１０、一次巻線３２０、及び複数の二次巻線３３０がある。各２次巻線３３０は、関連する低電圧ダブラ回路３５０と通信している。各低電圧ダブラ回路３５０は、直列に配置された２つのキャパシタ３６０ａ、３６０ｂと、直列に配置された２つのダイオード３７０ａ、３７０ｂとを備えている。二次巻線３３０の第１端部は、２つのキャパシタ３６０ａ、３６０ｂを接続するトレースと電気的に接触している。二次巻線３３０の第２の端部は、ダイオード３７０ａのアノードとダイオード３７０ｂのカソードを接続するトレースと電気的に接触している。キャパシタ３６０ａの正端は、ダイオード３７０ａのカソードに電気的に接続されている。キャパシタ３６０ｂの負端は、ダイオード３７０ｂのアノードに電気的に接続されている。

【0034】

低電圧ダブラ回路３５０は直列に接続され、高電圧ダブラ回路３０１を構成する。言い換えれば、ある低電圧ダブラ回路３５０のダイオード３７０ａのカソードは、隣接する低電圧ダブラ回路３５０のダイオード３７０ｂのアノードと電気的に接触している。

【0035】

図３には示されていないが、高電圧ダブラ回路３０１には、浮遊キャパシタンスが存在する。図１に関連して説明したように、トレースと、より低い電圧にある第２のトレース又は構成要素との間には容量結合が存在する。この浮遊キャパシタンスは、各低電圧ダブラ回路３５０のコンデンサ３６０ａ、３６０ｂから電流を逸らす傾向がある。

【0036】

したがって、図１の実施形態で示したように、シールド３８０が追加される。図３では、複数のシールド３８０がある。高電圧シールド３８０ａは、最も正の低電圧ダブラ回路３５０の正端に電気的に接続されている。この高電圧シールド３８０ａは、高電圧出力でバイアスされ得る。低電圧シールド３８０ｂは、最も正ではない低電圧ダブラ回路３５０の負端に電気的に接続されている。この低電圧シールド３８０ｂは、接地などの低電圧にバイアスされ得る。高電圧シールド３８０ａと低電圧シールド３８０ｂの間には、追加の中間シールド３８０ｃがさらに配置されてもよい。例えば、図３では、低電圧ダブラ回路３５０が偶数個存在する。本実施形態では、中間シールド３８０ｃは、中間シールド３８０ｃと高電圧シールド３８０ａとの間、及び、中間シールド３８０ｃと低電圧シールド３８０ｂとの間に同じ数の低電圧ダブラ回路３５０があるように、配置されている。したがって、仮に低電圧ダブラ回路３５０が２０あった場合、中間シールド３８０ｃは、１０番目の低電圧ダブラ回路３５０の正端と１１番目の低電圧ダブラ回路３５０の負端とを接続するトレースに配置かつ接続され得る。

【0037】

しかしながら、本開示は、この実施形態に限定されない。追加の中間シールド３８０ｃもあり得る。例えば、低電圧ダブラ回路３５０が２０あると仮定すると、追加の中間シールド３８０ｃは、５番目、１０番目、１５番目の低電圧ダブラ回路３５０の正端に配置かつ接続され得る。あるいは、追加の中間シールド３８０ｃは、４番目、８番目、１２番目、１６番目の低電圧ダブラ回路３５０の正端に配置かつ接続され得る。

【0038】

特定の実施形態では、追加の中間シールド３８０ｃは、等間隔で配置され得る。

【0039】

図４は、高電圧電源が配置されたプリント基板４０２を示している。高電圧電源は、複数の二次巻線３３０、及びそれに対応する数の低電圧ダブラ回路３５０を備えている。上述したように、各低電圧ダブラ回路３５０は、２つのキャパシタ３６０ａ、３６０ｂと、２つのダイオード３７０ａ、３７０ｂを備えている。各低電圧ダブラ回路３５０は、少なくとも１つの他の低電圧ダブラ回路３５０と電気的に直列に接続され、高電圧ダブラ回路３０１を形成する。高電圧シールド３８０ａ及び低電圧シールド３８０ｂは、高電圧ダブラ回路３０１の端部に配置されてもよい。追加の中間シールド３８０ｃが、互いに隣接する低電圧ダブラ回路３５０間、例えば、中間点に配置されてもよい。

【0040】

この実施形態では、シールド３８０は、幅及び長さを有する厚みのあるトレースとして示されている。シールドの長さは、低電圧ダブラ回路３５０が占めるスペースより長い場合がある。例えば、一実施形態では、シールド１３０は、４０ｍｍと１００ｍｍとの間の長さ、３ｍｍと１０ｍｍとの間の幅、及び７５μｍと１５０μｍとの間の厚さを有し得る。ある特定の実施形態では、シールド１３０は、６０ｍｍの長さ、５ｍｍの幅、１１０μｍの厚さを有し得る。このようにして、中間シールド３８０ｃは、その両側の２つの低電圧ダブラ回路３５０を効果的に隔離する。高電圧シールド３８０ａ、低電圧シールド３８０ｂ、及び中間シールド３８０ｃの幅は、プリント基板上で利用可能なスペースに基づいて決定され得る。さらに、シールドの幅を制限する、各トレースの電圧に基づいた間隔のガイドラインがあってもよい。さらに、上述したように、シールド寸法は、所望の電圧補償と、プリント基板の形状寸法及び材料特性とに依存する可能性がある。

【0041】

したがって、図１－２の実施形態と同様に、この実施形態は、高電圧ダブラ回路３０１を形成するために組み合わされた素子の間に配置された１つ又は複数の中間シールドを備え得る。図１－２では、これらの素子はキャパシタであるが、図３－４の実施形態では、これらの素子は低電圧ダブラ回路である。さらに、高電圧シールドが、電圧ダブラ回路の高電圧端に配置されてもよく、低電圧シールドが、ダブラ回路のより低い電圧に配置されてもよい。

【0042】

図５は、高電圧電源に含まれるシールドの配置、寸法、及び数を決定するために使用され得る方法の一例を示している。ボックス５００に示すように、最初に、プリント基板の設計の形状と材料特性に基づいて浮遊キャパシタンスが計算される。これは理論的に行うこともできるし、静電気シミュレーションツールを使ってもよい。ボックス５１０に示すように、計算された浮遊キャパシタンスは、電気回路設計に組み込まれる。次に、ボックス５２０に示すように、キャパシタストリング（図１－２参照）又は高電圧ダブラ回路（図３－４参照）の各キャパシタにわたる電圧は、電気回路理論、又はＰＳＰＩＣＥなどのシミュレーションツールを使用して計算することができる。この結果に基づいて、ボックス５３０に示すように、１つ又は複数のシールドが設計に組み込まれ得る。次いで、浮遊キャパシタンス及びシールドキャパシタンスは、ボックス５４０に示すように、理論的に、又は静電気シミュレーションツールを使って計算することができる。ボックス５５０に示すように、計算された浮遊キャパシタンス及びシールドキャパシタンスは、次いで電気回路設計に追加される。次に、ボックス５６０に示すように、キャパシタストリング（図１－２参照）又は高電圧ダブラ回路（図３－４参照）の各キャパシタにわたる電圧は、電気回路理論、又はＰＳＰＩＣＥなどのシミュレーションツールを使用して計算することができる。結果として得られた電圧分布が許容可能であれば、プロセスが完了する。電圧分布が許容可能でない場合、許容可能な分布になるまでボックス５３０－５６０を繰り返して、シールドの配置、数、又は寸法を変更する。

【0043】

ここに記載されたシステムには多くの利点がある。１６個の素子を用いて６．４ｋＶの出力を有する高電圧電源に対してシミュレーションを行った。これらの素子は、図１に示すようなキャパシタであってもよく、又は図３に示すような低電圧ダブラ回路であってもよい。したがって、理想的には、各素子にわたる電圧は４００Ｖであり得る。図６のライン６００に示すように、従来技術では、高電圧ダブラ回路の素子にわたる電圧分布は線形ではない。むしろ、高電圧出力に近い素子の方が、低電圧に近い素子よりも多くの電圧を蓄える。実際、このシミュレーションでは、高電圧出力に最も近い素子の電圧は、５６４．８Ｖと計算されたが、より低い電圧に最も近い素子の電圧は、わずか２３７．２Ｖと計算された。キャパシタの定格が４００Ｖの場合、高電圧出力に最も近いキャパシタの電圧応力は１．４１２となる。その結果、高電圧出力の近くに配置された素子への応力が増大する可能性がある。これにより、構成要素への応力が増大し、早期損傷につながる恐れがある。これとは対照的に、ライン６１０は、３．２ｋＶで配置された高電圧シールド、低電圧シールド、及び中間シールドを備えた高電圧電源の素子にわたる電圧の分布を示す。言い換えれば、シールドが、最小電圧、最大電圧、及び中間点に配置される。高電圧ダブラ回路の各素子によって蓄えられる電圧量はほぼ同一であり、その結果、グラフはほぼ線形となることに留意されたい。このシミュレーションでは、高電圧出力に最も近いキャパシタの電圧は、４２４．４Ｖと計算されたが、より低い電圧に最も近いキャパシタの電圧は、３８４．８Ｖと計算された。言い換えれば、最も高いキャパシタ電圧と最も低いキャパシタ電圧との差は、１０％未満である。さらに、キャパシタの定格が４００Ｖの場合、高電圧出力に最も近いキャパシタの電圧応力は、１．０６１まで減少し、これは２５％近い減少である。この構成により、高電圧出力の近くの構成要素への応力が低減され、高電圧電源の寿命が延長され得る。

【0044】

本開示は、本明細書に記載の特定の実施形態によって範囲が限定されない。実際、本明細書に記載のものに加えて、本開示の他の様々な実施形態及び修正例が、当業者には、以上の記載及び添付図面から明らかであろう。したがって、このような他の実施形態及び修正例は、本開示の範囲内に含まれることが意図されている。さらに、本明細書では、本開示が、特定の目的の特定の環境における特定の実装形態に関連して説明されたが、当業者であれば、本開示の有用性がそれに限定されず、本開示が、任意の数の目的のために任意の数の環境において有益に実施され得ることを認識するであろう。したがって、以下に記載される特許請求の範囲は、本明細書に記載される本開示の完全な範囲及び思想の観点から、解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】