IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 東京エレクトロン株式会社の特許一覧 ▶ トーキョー エレクトロン ユーエス ホールディングス,インコーポレーテッドの特許一覧

特表2024-505506誘電体上に誘電体を選択的に堆積させる方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-06
(54)【発明の名称】誘電体上に誘電体を選択的に堆積させる方法
(51)【国際特許分類】
   H01L 21/316 20060101AFI20240130BHJP
   H01L 21/3205 20060101ALI20240130BHJP
   C23C 16/04 20060101ALI20240130BHJP
   C23C 16/06 20060101ALI20240130BHJP
   C23C 16/42 20060101ALI20240130BHJP
   C23C 16/455 20060101ALI20240130BHJP
【FI】
H01L21/316 X
H01L21/88 M
H01L21/88 B
C23C16/04
C23C16/06
C23C16/42
C23C16/455
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023545746
(86)(22)【出願日】2022-01-21
(85)【翻訳文提出日】2023-09-05
(86)【国際出願番号】 US2022013416
(87)【国際公開番号】W WO2022164730
(87)【国際公開日】2022-08-04
(31)【優先権主張番号】17/161,033
(32)【優先日】2021-01-28
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】000219967
【氏名又は名称】東京エレクトロン株式会社
(71)【出願人】
【識別番号】514028776
【氏名又は名称】トーキョー エレクトロン ユーエス ホールディングス,インコーポレーテッド
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】クラーク,ロバート
【テーマコード(参考)】
4K030
5F033
5F058
【Fターム(参考)】
4K030AA03
4K030AA09
4K030AA11
4K030BA01
4K030BA02
4K030BA05
4K030BA12
4K030BA17
4K030BA18
4K030BA20
4K030BA27
4K030BA44
4K030BB12
4K030BB14
4K030CA04
4K030DA03
4K030DA04
4K030FA01
4K030FA10
4K030HA01
4K030LA15
5F033HH07
5F033HH08
5F033HH11
5F033HH15
5F033HH18
5F033HH21
5F033HH32
5F033HH33
5F033JJ07
5F033JJ08
5F033JJ11
5F033JJ15
5F033JJ18
5F033JJ32
5F033JJ33
5F033KK00
5F033KK07
5F033KK11
5F033KK13
5F033KK15
5F033KK18
5F033KK19
5F033KK20
5F033KK21
5F033MM02
5F033NN06
5F033NN07
5F033PP06
5F033PP12
5F033PP27
5F033QQ13
5F033QQ25
5F033QQ27
5F033QQ28
5F033QQ48
5F033QQ94
5F058BA20
5F058BB06
5F058BC02
5F058BC03
5F058BD04
5F058BD05
5F058BE10
5F058BF04
5F058BF27
5F058BF37
5F058BJ02
(57)【要約】
半導体基板の主面の上で行われる誘電体オン誘電体(DoD)ASDプロセスである、エリア選択堆積(ASD)プロセスのための方法について説明する。基板は、第1の誘電体層に埋め込まれた導電材料を含み、主面は、導電性表面と第1の誘電体層の誘電体表面とを含む。この方法では、第1の誘電体層の誘電体表面の上に金属含有キャッピング層が選択的に形成される。後続のプロセス工程では、金属含有キャッピング層から第2の誘電体層が形成される。それゆえ、DoD ASDプロセスは、第1の誘電体層の誘電体表面の上に選択的に第2の誘電体層を形成する。第2の誘電体層用の誘電体材料は、例えば、選択的に形成された金属含有層から触媒が得られる表面反応において、前駆体ガスの触媒分解を行うことによって堆積させることができる。
【特許請求の範囲】
【請求項1】
半導体基板を処理する方法であって、
第1の誘電体層に埋設された導電性材料を含む基板を提供するステップであって、前記基板は、前記導電性材料の導電性表面、および前記第1の誘電体層の誘電体表面を含む主表面を有する、ステップと、
前記誘電体表面の上に金属含有層を選択的に堆積させることにより、前記誘電体表面を前記金属含有層でキャップするステップと、
前記金属含有層から第2の誘電体層を形成するステップであって、前記第2の誘電体層は、前記第1の誘電体層の上に選択的に堆積され、前記第2の誘電体層は、前記第2の誘電体層を形成するステップの後、前記導電性表面の上部に上部露出表面を有する、ステップと、
を有する、方法。
【請求項2】
前記金属含有層は、アルミニウムまたはチタンを含む、請求項1に記載の方法。
【請求項3】
前記誘電体表面を前記金属含有層でキャップするステップは、前記導電性表面の上に自己組織化単分子膜(SAM)を選択的に形成するステップを有し、前記SAMは、アルキルアルミニウムアルコキシド前駆体との化学反応を防止するアルキル尾部基(alkyl tail group)を含む、請求項1に記載の方法。
【請求項4】
前記誘電体表面を前記金属含有層でキャップするステップは、
前記導電性表面の上に自己組織化単分子膜(SAM)を選択的に形成するステップであって、前記SAMは、メチル末端基を含むアルキル鎖を含む尾部基を有する、ステップと、
アルキルアルミニウムアルコキシド前駆体との化学反応により、前記第1の誘電体層の上にアルミニウムを選択的に堆積させるステップであって、前記化学反応は、前記SAMにより、前記導電性表面の上で選択的に防止される、ステップと、
を有し、
前記金属含有層から前記第2の誘電体層を形成するステップは、
酸化ケイ素の触媒原子層堆積(ALD)のために前記誘電体表面の上の前記アルミニウムを使用することにより、前記第1の誘電体層の上に前記第2の誘電体層を選択的に堆積させるステップと、
前記第2の誘電体層を堆積させた後、前記SAMを除去するステップと、
を有する、請求項1に記載の方法。
【請求項5】
さらに、金属の選択的堆積により、前記導電性材料の上に金属キャッピング層を選択的に形成するステップを有する、請求項1に記載の方法。
【請求項6】
前記金属キャッピング層は、ルテニウム、モリブデン、マンガン、炭素の導電性同素体、銅、チタン、タンタル、タングステン、イリジウム、白金、金、またはコバルトを含む、請求項5に記載の方法。
【請求項7】
前記第2の誘電体層を形成した後、前記上部露出表面の上に第1のエッチング停止層を形成するステップと、
前記第1のエッチング停止層の上に層間誘電体層を形成するステップと、
自己整合ビアプロセスを使用して、前記層間誘電体層および前記第1のエッチング停止層を貫通して前記導電性材料と接触するビアを形成するステップと、
をさらに有する、請求項1に記載の方法。
【請求項8】
半導体を処理する方法であって、
第1の誘電体層に埋設された導電性材料のパターンを含む主表面を有する基板を提供するステップと、
前記導電性材料のパターンの上に自己組織化単分子膜(SAM)を選択的に形成するステップと、
前記第1の誘電体層の上に、第1の金属を含む第1の層を選択的に形成するステップであって、前記SAMは、前記導電性材料のパターンの上での前記第1の層の形成を防止する尾部基を含む、ステップと、
前記第1の誘電体層の上の前記第1の層を使用して触媒プロセスを行うことにより、前記第1の誘電体層の上に第2の誘電体層を選択的に堆積させるステップと、
を有する、方法。
【請求項9】
前記第1の誘電体層の上に前記第1の層を形成するステップは、前記第1の誘電体層の主表面および前記SAMを金属前駆体に曝露するステップを有し、前記SAMは、チオール頭部基および非フッ素化アルキル尾部基を含む、請求項8に記載の方法。
【請求項10】
前記金属前駆体は、アルキルアルミニウムアルコキシド前駆体を含み、前記SAMは、非フッ素化アルキル尾部基を含み、または
前記金属前駆体は、チタンを含み、前記SAMは、非フッ素化アルキル尾部基を含む、請求項9に記載の方法。
【請求項11】
前記アルキルアルミニウムアルコキシド前駆体は、ジメチルアルミニウムイソプロポキシドを含む、請求項10に記載の方法。
【請求項12】
さらに、前記導電性材料をキャップする第2の層を選択的に形成するステップを有し、
前記第2の層は、ルテニウム、モリブデン、マンガン、炭素の導電性同素体、銅、チタン、タンタル、タングステン、イリジウム、白金、金、またはコバルトを含む、請求項8に記載の方法。
【請求項13】
さらに、前記第2の層を形成するステップの前に表面処理を実施するステップを有し、
前記表面処理が完了した後、前記第1の誘電体の前記表面は、疎水性となる、請求項12に記載の方法。
【請求項14】
前記表面処理を実施するステップは、前記表面を(ジメチルアミノ)トリメチルシラン(DMATMS)で処理するステップを有する、請求項13に記載の方法。
【請求項15】
前記第2の誘電体層を堆積させるステップは、アルコキシシラノール前駆体との反応において、前記第1の層を用いて触媒原子層堆積(ALD)プロセスを行うことにより、前記第1の誘電体層の上に酸化ケイ素層を選択的に堆積させるステップを有する、請求項8に記載の方法。
【請求項16】
前記アルコキシシラノール前駆体は、トリス(tert-ブトキシ)シラノール、トリス(tert-ペントキシ)シラノール、メチルビス(tert-ブトキシ)シラノール、またはメチルビス(tert-ペントキシ)シラノールを含む、請求項15に記載の方法。
【請求項17】
半導体を処理する方法であって、
第1の誘電体層に埋設された導電性材料を含む基板を提供するステップであって、前記基板は、前記導電性材料の導電性表面および前記第1の誘電体層の誘電体表面を含む主表面を有する、ステップと、
循環堆積プロセスの複数のサイクルを実施して、前記第1の誘電体層の上に第2の誘電体層を選択的に形成するステップであって、
前記循環堆積プロセスの各サイクルは、
自己組織化単分子膜(SAM)で前記導電性表面を選択的に被覆するステップと、
前記誘電体表面の上に第1の金属を含む第1の層を選択的に形成するステップであって、前記SAMは、前記導電性表面での前記第1の層の形成を防止する尾部基を含む、ステップと、
前記第1の層を使用して触媒プロセスを実施することにより、前記誘電体表面の上に前記第2の誘電体層の一部を選択的に堆積させるステップであって、前記第2の誘電体の前記堆積された部分は、前記導電性表面の上に、露出した誘電体表面を有する、ステップと、
前記SAMを除去して、前記導電性表面を露出させるステップと、
を有する、ステップと、
を有する、方法。
【請求項18】
前記第1の層は、アルミニウムまたはチタンを含む、請求項17に記載の方法。
【請求項19】
前記第1の層を形成するステップは、アルキルアルミニウムアルコキシド前駆体を含む蒸気に前記基板を曝露するステップを有し、
前記SAMは、チオール頭部基と、前記アルキルアルミニウムアルコキシド前駆体との化学反応を防止する、非フッ素化アルキル尾部基と、を有し、
前記第2の誘電体層の一部を堆積させるステップは、アルコキシシラノール前駆体との反応において、前記第1の層を用いて触媒原子層堆積(ALD)プロセスを実施することにより、前記誘電体表面の上に酸化ケイ素層を選択的に堆積させるステップを有する、請求項17に記載の方法。
【請求項20】
前記アルキルアルミニウムアルコキシド前駆体は、ジメチルアルミニウムイソプロポキシドを含む、請求項19に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
参照による援用
本開示は、2021年1月28日に出願された、“Method for Selective Deposition of Dielectric on Dielectric”という表題の米国非仮特許出願第17/161,033号明細書の利益を主張するものであり、その内容が全体として参照により本明細書に援用される。
【0002】
本発明は、一般に半導体処理方法に関し、特定の実施形態では、誘電体上に誘電体を選択的に堆積させるためのシステム及び方法に関する。
【背景技術】
【0003】
一般に、集積回路(IC)などの半導体デバイスは、基板上に誘電材料、導電材料、及び半導体材料の層を順次堆積させ、パターニングして、モノリシック構造で一体化された電子部品及び相互接続素子(例えば、トランジスタ、抵抗器、コンデンサ、金属線、接点、及びビア)のネットワークを形成することによって製作される。半導体デバイスの構成構造を形成するために使用されるプロセスフローは、多くの場合、さまざまな材料の堆積と除去を伴うが、加工基板の表面には、いくつかの材料のパターンが露出している場合がある。
【0004】
パターニングされた層のフィーチャの最小寸法は、連続する技術ノードごとに部品密度がおよそ2倍になるように周期的に縮小され、それにより、機能あたりのコストが低減される。液浸深紫外線(i-DUV)リソグラフィ、多重パターニング、及び13.5nm波長極端紫外線(EUV)光学システムなどのパターニングにおける革新により、いくつかの限界寸法は、ほぼ10ナノメートルに縮小された。これにより、パターンの位置ずれに対するマージンが圧迫され、プロセス統合には、ミドルオブライン(MOL)及びバックエンドオブライン(BEOL)の相互接続素子における電気的な開放及び短絡を防止するための自己整合構造を提供するように圧力がかかる。自己整合構造を製作するための革新的なプロセスフローは、高度に選択的なエッチング及び堆積処理技術を利用することに依拠する可能性があり、それにより、プラズマ強化堆積及びエッチングなどの半導体処理技術に挑戦して、IC製造が要求するナノスケール精度、均一性、及び再現性を備えた必要なユニットプロセスを革新し提供する。
【発明の概要】
【課題を解決するための手段】
【0005】
半導体基板を処理する方法であって、第1の誘電体層に埋め込まれた導電材料を含む基板を有することであって、基板は、導電材料の導電性表面と第1の誘電体層の誘電体表面とを含む主面を有することと、誘電体表面の上に金属含有層を選択的に堆積させることによって、誘電体表面を金属含有層でキャップすることと、金属含有層から第2の誘電体層を形成することであって、第2の誘電体層は、第1の誘電体層の上に選択的に堆積され、第2の誘電体層は、第2の誘電体層を形成した後、導電性表面より上に上部露出表面を有することと、を含む方法。
【0006】
半導体処理の方法であって、第1の誘電体層に埋め込まれた導電材料のパターンを含む主面を有する基板を提供することと、導電材料のパターンの上に選択的に自己組織化単分子膜(SAM)を形成することと、第1の誘電体層の上に選択的に第1の金属を含む第1の層を形成することであって、SAMは、導電材料のパターンの上への第1の層の形成を阻止する尾部基を含むことと、第1の誘電体層の上の第1の層を使用して触媒プロセスを行うことによって、第1の誘電体層の上に選択的に第2の誘電体層を堆積させることと、を含む方法。
【0007】
半導体処理の方法であって、第1の誘電体層に埋め込まれた導電材料を含む基板を有することであって、基板は、導電材料の導電性表面と第1の誘電体層の誘電体表面とを含む主面を有することと、第1の誘電体層の上に選択的に第2の誘電体層を形成するために、循環堆積プロセスの複数のサイクルを行うことであって、循環堆積プロセスの各サイクルは、導電性表面を自己組織化単分子膜(SAM)で選択的に覆うことと、誘電体表面の上に選択的に第1の金属を含む第1の層を形成することであって、SAMは、導電性表面上での第1の層の形成を阻止する尾部基を含むことと、第1の層を使用して触媒プロセスを行うことによって、誘電体表面の上に選択的に第2の誘電体層の部分を堆積させることであって、第2の誘電体の堆積された部分は、導電性表面より上に露出した誘電体表面を有することと、導電性表面を露出させるためにSAMを除去することと、を含むことと、を含む、方法。
【0008】
本発明及びその利点をより完全に理解するために、ここで、添付図面と併用される以下の説明を参照する。
【図面の簡単な説明】
【0009】
図1A】一実施形態による、誘電体上に誘電体を選択的に堆積させるための方法のフロー図を例示する。
図1B】一実施形態による、誘電体上に誘電体を選択的に堆積させるための方法のフロー図を例示する。
図2】一実施形態による、基板の表面上に選択的に形成された自己組織化単分子膜(SAM)の概略を有する基板の断面図を例示する。
図3A-3G】一実施形態による、誘電体層上に誘電体を形成する選択的堆積プロセスを実施するプロセスフロー中のさまざまな中間プロセス工程における半導体デバイスの断面図を例示する。
図4A-4G】図3A図3Gの断面図に例示される基板の上面のそれぞれの平面図を例示する。
図5A-5J】一実施形態による、図3A図3G及び図4A図4Gに例示される誘電体層上に選択的に堆積された誘電体を利用して自己整合フィーチャを形成するプロセスフロー中の製作のさまざまな中間段階における半導体デバイスの断面図を例示する。
図6A-6J】図5A図5Jの断面図に例示される基板の上面のそれぞれの平面図を例示する。
図7A-7B】一実施形態による、図6A図6Jに例示されるプロセスフローで形成される自己整合フィーチャを組み込んだ完全自己整合ビア(FSAV)の断面図を例示する。
図8A-8B】図7A図7Bの断面図に例示される基板の上面のそれぞれの平面図を例示する。
図9】一実施形態による、循環堆積プロセスとして実施される、誘電体上に誘電体を選択的に堆積させるための方法のフロー図を例示する。
【発明を実施するための形態】
【0010】
本開示は、誘電体上に誘電体を選択的に堆積させるための方法(DoD)について説明する。さまざまな実施形態で、誘電体の自己整合パターンは、パターニングされた第1の誘電体層の表面の上に第2の誘電体層を選択的に堆積させることによって形成される。第1の誘電体層には、導電性相互接続素子のパターンを嵌め込むことができ、それにより、導電性領域及び誘電体領域を有する最上部の主面を提供することができる。選択的DoD堆積プロセスの実施形態は、高い選択性と、低欠陥密度でのプロセス歩留まりの向上という利点を提供することができる。選択的DoD堆積プロセスは、半導体集積回路の多層配線システムにおいて完全自己整合ビアを形成するための例示的なBEOLプロセスフローとの関連で説明される。しかしながら、選択的DoD堆積プロセスは、当業者には知られているように、他の構造におけるプロセスフローの他の工程に適用されてもよい。
【0011】
当業者には知られているように、多層配線システムは、相互接続レベルのスタックを形成することによって製作することができ、各相互接続レベルは、横方向のネットワークを形成する導電線のパターンと、垂直方向の導電ビアのパターンとが嵌め込まれた誘電体層を含む。ビアは、導電線のパターンを、下の相互接続レベルの垂直方向に隣接する導電線のパターンに接続する。相互接続レベルを製作するために一般的に使用される方法は、デュアルダマシン法である。デュアルダマシン法は、層間誘電体(ILD)層を堆積させることと、ILD層に開口部をパターニングすることと、開口部を充填するように金属を堆積させることと、化学機械平坦化(CMP)プロセスを使用してILD層の最上部全体から余分な金属を除去することとを含む。余分な金属を除去することによって、CMP工程はILD層を露出させ、それにより、誘電体表面及び導電性表面を含む平坦化された上面を形成する。ILD層は、低誘電率(low-κ)誘電体層を含み、1つ又は複数のエッチング停止層を含むこともできる。金属を堆積させる前に、ILD層に開口部を形成するために2つのパターニング工程が行われる。1つのパターニング工程では、導電線用にILD層の最上部にトレンチを形成する。もう1つのパターニング工程では、後に上位相互接続レベルの導電線のパターンをILD層の下に配設された下位相互接続レベルの導電線のパターンに接続する導電ビアを形成するために使用される、ILD層を貫通してさらに延びる孔を形成する。
【0012】
例示的なBEOLプロセスフローでは、トレンチが最初にパターニングされるトレンチ優先統合手法を採用している。次いで、以下でさらに詳細に解説するように、ビアホールはトレンチに自己整合してパターニングされる。加えて、ビアホールがILD層の下の隣接する下位相互接続レベルの導電線のパターンに自己整合して形成される場合、ビア構造は、完全に自己整合していると言われる。完全自己整合ビア(FSAV)を形成する1つの方法は、受入基板で始まり、受入基板の上面は、下位相互接続レベルの平坦化された表面である。次いで、下位相互接続レベルのILD層の上に選択的DoD堆積を行うことを含むプロセスフローを実行することによって、表面が変更される。本開示では、選択的DoD堆積プロセスの一実施形態を組み込んだ例示的なFSAVプロセスフローについて説明する。
【0013】
本明細書に開示された選択的DoD堆積プロセスについて、図1A図1B図2図3A図3G、及び図4A図4Gを参照して説明する。ILD層のさまざまな誘電体層の形成、及びILD層内の自己整合構造のパターニングに関与するプロセス工程について、図5A図5J及び図6A図6Jを参照して説明する。導電線及びビアを含むFSAV構造は、図7A図7B及び図8A図8Bによって例示されている。図9は、各サイクルにおいて、導電性表面及び誘電体表面がリセットされ、新しい誘電体層が誘電体領域上に堆積される、循環堆積プロセスとしての選択的DoD堆積プロセスの実施について説明するためのフロー図を例示する。目標誘電体厚さが達成されるまで、複数のサイクルが実行される。
【0014】
図1Aは、一実施形態による選択的DoD堆積方法100Aのフロー図を例示し、一方図1Bは、一実施形態による、選択的DoD堆積方法100Bのフロー図を例示する。フローチャートについて簡単に論じた後、より詳細な説明を以下に提供する。
【0015】
簡単に言うと、半導体処理の選択的DoD堆積方法100Aは、第1の誘電体層に埋め込まれた導電材料のパターンを含む主面を有する基板を提供することを含む(ブロック110A)。本方法は、導電材料のパターンの上に選択的に自己組織化単分子膜(SAM)を形成することを含む(ブロック120A)。本方法は、第1の誘電体層の上に選択的に第1の金属を含む第1の層を形成することを含み(ブロック130A)、SAMは、第1の誘電体層に埋め込まれた導電材料のパターンの上への第1の層(第1の金属を含む層)の形成を阻止する尾部基を含む。本方法は、第1の誘電体層の上の第1の層を触媒の供給源として使用して触媒プロセスを行うことによって、第1の誘電体層の上に選択的に第2の誘電体層を堆積させることを含む(ブロック140A)。
【0016】
簡単に言うと、半導体基板を処理する選択的DoD堆積方法100Bは、第1の誘電体層に埋め込まれた導電材料を含む基板を有することを含み、基板は、導電材料の導電性表面と第1の誘電体層の誘電体表面とを含む主面を有する(ブロック110B)。本方法は、誘電体表面の上に金属含有層を選択的に堆積させることによって、誘電体表面を金属含有層でキャップすることを含む(ブロック130B)。誘電体表面のキャッピングは、導電性表面の上に選択的に自己組織化単分子膜(SAM)を形成することを含む。本方法は、金属含有層から第2の誘電体層を形成することを含み、第2の誘電体層は、第1の誘電体層の上に選択的に堆積され(ブロック140B)、第2の誘電体層は、第2の誘電体層を形成した後、導電性表面より上に上部露出表面を有する。
【0017】
ブロック110A及び110Bに例示されるように、選択的DoD堆積方法100A及び100Bのための受入基板は、導電性領域及び誘電体領域を含む平坦化された表面を有する。FSAVプロセスフローの実施例における受入基板の断面図が図3Aに例示されており、平坦化された上面の平面図が図4Aに例示されている。図3A及び図4Aに例示されるように、上面は、導電線220の導電性表面と実質的に同一平面上にある最上部の誘電体表面を有する第1の誘電体層210に埋め込まれた導電線220の露出した導電性表面を含む。導電線220は、銅などの金属を含んでもよく、接着のため、及び第1の誘電体層210への金属の拡散を阻止するために、1つ又は複数の導電ライナを含み得る。導電ライナ材料は、例えば、チタン、窒化チタン、タンタル、窒化タンタル、又はそれらの組み合わせを含んでもよい。図3Aの第1の誘電体層210は、基板層200の上に形成されたフッ化ケイ酸ガラス(FSG)又は炭素ドープ酸化ケイ素(CDO)などのlow-κ誘電体を含んでもよい。第1の誘電体層210は、CMPエッチング停止層を含む1つ又は複数のエッチング停止層をさらに含んでもよい。エッチング停止層は、酸化アルミニウム、酸化チタン、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、又はそれらの組み合わせを含んでもよい。例示的なFSAVプロセスフローでは、下位相互接続レベルのILD層に埋め込まれた導電素子は、第1の誘電体層210に埋め込まれた導電線220を含む。
【0018】
選択的DoD堆積方法100Aのフロー図のブロック120A及び図2の断面図に示すように、自己組織化単分子膜(SAM)240は、基板をSAM前駆体に暴露することによって金属表面の上に選択的に形成することができる。図2のSAM 240は、導電線220の表面の上にほぼ均一に分布した分子のクラスタを含む自己限定的な化学吸着層である。図2に概略的に例示されるように、各分子230は、反応済み頭部基232及び尾部基234を含み、尾部基は、文字Rで標識されたジグザグ線で指示されるアルキル鎖(メチル末端基を有する炭化水素鎖)である。図2のSAM分子230内の反応済み頭部基232は、金属と結合するチオール(-SH)基などの配位子であり、それによって分子230を導電線220の金属表面に固定する。自己組織化は、尾部基234間のファンデルワールス力によって駆動される。時間とともに、より多くの頭部基232が表面上に集合し、それぞれの尾部基234は、ほぼ垂直配向の分子の密に詰まったクラスタとして表面より上に集合し、最終的に高密度SAM 240を形成する。選択的DoD堆積方法100Aでは、SAM 240の分子230中の尾部基234は、ブロック130Aに指示されるように、図2の第1の誘電体層210の上に選択的に金属含有層を配置するために使用される後続のエリア選択堆積(ASD)工程中に、導電線220の上で化学反応が起こるのを阻止するために使用される。選択的DoD堆積方法100Aと同様に、選択的DoD堆積方法100Bもまた、ブロック130Bに指示されるように、第1の誘電体層210の上に金属含有キャップを選択的に形成することを含む。本明細書に記載の例示的なFSAVプロセスフローでは、誘電体上への金属の選択的堆積は、ブロック130A及び130Bに指示されるように、第1の誘電体層210の上に金属含有層を堆積させるために使用される金属前駆体との反応を阻止するためにSAM 240を使用することによって達成することができる。
【0019】
さまざまなBEOLプロセスフローで、エレクトロマイグレーションの信頼性を向上させ、金属中のボイド形成を抑制するために、相互接続レベルの導電線の表面の上に金属キャッピング層を任意選択で形成することができる。ある実施形態では、金属キャッピング層は、SAMを形成する前に形成されてもよく、一方、他の何らかの実施形態では、金属キャッピング層は、選択的DoD堆積を行い、SAMを除去した後に形成される。図2は、最初に金属キャッピング層を形成することなくSAM 240が導電線220の上に堆積された一実施形態を例示し、以下でさらに詳細に説明するように、図3Cは、導電線220を金属キャッピング層302でキャップした後にSAM 240が堆積された一実施形態を例示する。
【0020】
図3B及び図4Bに例示される、例示的実施形態では、SAM 240を形成する前に、第2の金属を含む第2の層、例えば金属キャッピング層302が導電線220の表面の上に形成されている。金属キャッピング層302を堆積させる前に、自然金属酸化物を除去するための表面処理、洗浄、又はエッチングを行ってもよい。キャッピング層302を堆積させる前に、誘電体表面を疎水性にするための表面処理を任意選択で行ってもよい。また、キャッピング層302を堆積させる前に、low-κ誘電体修復処理を任意選択で行ってもよい。1つの実施形態では、金属キャッピング層302を堆積させる前に、誘電体を修復するために、及び第1の誘電体層210の表面が疎水性になるように、表面を例えば(ジメチルアミノ)トリメチルシラン(DMATMS)で処理してもよい。キャッピング層302は、マンガン、炭素の導電性同素体(例えば、グラフェン)、ルテニウム、モリブデン、銅、チタン、タンタル、タングステン、イリジウム、白金、金、又はコバルトなどの第2の金属を含み、適切な金属前駆体を用いた化学蒸着(CVD)、プラズマ強化CVD(PECVD)、原子層堆積(ALD)、又はプラズマ強化ALD(PEALD)プロセスなどの適当な選択的金属オン金属(MoM)堆積プロセスを使用して形成され得る。キャッピング層302は、一般に金属を含む導電層であるが、他の導電材料、例えば、炭素を含んでもよい。
【0021】
1つの実施形態では、ルテニウムを含むキャッピング層302を形成するためにALD(又はPEALD)プロセスが利用される場合、所望のエリア選択性を達成するために有機金属ルテニウム前駆体が使用され得る。別の実施形態では、ルテニウムを含むキャッピング層302を形成するためにCVDプロセスが利用され、所望のASDを達成するためにゼロ価ルテニウムカルボニル前駆体が使用され得る。キャッピング層302は、図3A及び図3Bに例示されるように、金属キャッピング層302は、導電線220上に自己整合方式で堆積される選択的MoM堆積プロセスを使用して堆積され得る。選択的MoM堆積がさまざまな金属組み合わせで知られていることは、当業者に認識されるであろう。非成長エリア、この場合第1の誘電体層210を疎水性にすることにより、一般に、選択的MoM堆積の選択性が向上する。
【0022】
図3C及び図4Cでは、金属キャッピング層302の上にSAM 240が形成される。例示的実施形態では、SAM 240は、チオール頭部基と、メチル末端基を有するアルキル鎖を含む尾部基とを含むSAM前駆体を含む蒸気又は液体に基板の表面を曝露することによって形成され得る。例えば、SAM前駆体は、ドデカンチオール、オクタンチオール、ヘキサンチオール、又はオクタデカンチオールであってもよい。基板をSAM前駆体に曝露する前に、表面処理、洗浄、又はエッチングを行って自然金属酸化物を除去してもよい。加えて、基板がSAM前駆体に曝露されているときに第1の誘電体層210の表面が疎水性になるように、表面を例えば(ジメチルアミノ)トリメチルシラン(DMATMS)で処理してもよい。図3C及び図4Cに例示される例示的実施形態では、SAM前駆体は、非フッ素含有アルキル鎖を含むドデカンチオールであってもよい。フッ素含有量のないSAMを使用することにより、本開示で説明する実施形態に対して、環境への悪影響が低減されるという利点がもたらされる。
【0023】
選択的DoD堆積方法100A及び100Bのブロック130A及び130Bに指示され、図3D及び図4Dに例示されるように、第1の金属を含む第1の層、例えば、金属含有層306は、基板を金属前駆体に曝露することによって、第1の誘電体層210の上に選択的に堆積され得る。エリア選択性は、SAM 240の化学的挙動に由来する。SAM 240の分子230中の尾部基234は、SAM 240が付着している導電性表面の上で金属前駆体との化学反応が起こるのを阻止する。したがって、図3D及び図4Dに例示されるように、金属含有層306は、選択的に第1の誘電体層210の表面の上に形成される。図3D及び図4Dに例示される例示的実施形態では、金属前駆体は、アルキルアルミニウムアルコキシドであり、SAMの尾部基は、メチル末端基を有するアルキル鎖である。1つの実施形態では、金属含有層306は、単分子層以下、例えば、さまざまな実施形態で約3分の1~1つの単分子層を含んでもよい。別の実施形態では、金属含有層306の厚さは、約2nm、又はさまざまな実施形態で約1nm~約3nmの間であってもよい。
【0024】
1つの実施形態では、アルキルアルミニウムアルコキシド前駆体ジメチルアルミニウムイソプロポキシドは、金属含有層306にアルミニウムイオンを含めるために使用される。ジメチルアルミニウムイソプロポキシドの使用により、トリメチルアルミニウム(TMA)などの代替の金属前駆体を使用することに勝るいくつかの利点がもたらされる。ジメチルアルミニウムイソプロポキシドを用いると、第1の誘電体層210上に金属含有層306を選択的に形成するためにフッ素化SAM又は前駆体を使用することなく、高選択性ASDプロセスを達成することができる。さらにまた、ジメチルアルミニウムイソプロポキシドは非自然発火性であるため、製造で使用するのにより安全である。他のいくつかの実施形態では、金属含有層306に他の何らかの金属が使用されてもよい。例えば、チタンアミド又は四塩化チタンなどの金属前駆体を使用することによって、金属含有層306にチタンを含めることができる。
【0025】
選択的DoD堆積方法100A及び100Bのブロック140A及び140Bは、金属含有層306を形成した後、第2の誘電体層310が第1の誘電体層210の上に選択的に形成されることを指示する。図3E及び図4Eでは、第2の誘電体層310が第1の誘電体層210の上に選択的に堆積されている。堆積化学作用は、金属含有層306が触媒を提供する前駆体の触媒分解を含む。例えば、金属含有層306は、アルミニウムを含んでもよく、第2の誘電体層310は、アルミニウムを触媒として用いたアルコキシシラノール前駆体の分解を含む触媒ALDプロセスによって形成された酸化ケイ素を含んでもよい。金属含有層306は、SAM 240を用いて堆積反応を阻止することによって選択的に堆積されているので、触媒は、基板の誘電体表面の上でのみ利用可能である。それゆえ、第2の誘電体層310は、第1の誘電体層210の上に選択的に形成される。
【0026】
さまざまな実施形態で、アルコキシシラノール前駆体は、トリス(tert-ブトキシ)シラノール、トリス(tert-ペントキシ)シラノール、メチルビス(tert-ブトキシ)シラノール、又はメチルビス(tert-ペントキシ)シラノールを含み得る。堆積は、約0.5Torr~約10Torrの低圧、及び約150℃~約350℃の高温で行うことができる。いくつかの実施形態では、アルミニウムを触媒として用いてアルコキシシラノール前駆体を分解する第1の反応を含むALDプロセスが、酸化ケイ素を堆積させるために行われる。触媒ALDプロセスの各反応サイクルで、約4nm~約6nmの厚さの酸化ケイ素膜を堆積させることができる。メタン及びイソプロパノールなどの反応副生成物は、真空ポンプによって処理チャンバから除去することができるガスである。
【0027】
選択的DoD堆積方法100A及び100Bは、図1A及び図1Bのフロー図に見られるように、第2の誘電体層310の選択的堆積で完了する。第2の誘電体層310が形成された後、SAM 240は、酸化エッチングプロセスによって除去することができる。酸化エッチングプロセスは、基板を酸素、オゾン、水蒸気、又は過酸化水素などの酸化剤に暴露することを含み得る。図3E及び図4Eに例示される例示的なFSAVプロセスフローでは、任意選択の金属キャッピング層302は、SAM 240を形成する前に形成される。しかしながら、他の何らかの実施形態では、SAM 240は、(例えば、図2に示すように)導電線220のキャップされていない導電性表面の上に形成されてもよく、任意選択の金属キャッピング層302は、SAM 240の除去が完了した後に形成されてもよい。
【0028】
プロセスフローのこの段階における基板の上部表面は、図3F及び図4Fに例示されるように、第2の誘電体層310の上面を含む誘電体表面と、金属キャッピング層302の上面を含む導電性表面とを含む。図3Fに例示されるように、受入基板の上面の実質的に同一平面上にある導電性表面及び誘電体表面(図3A参照)は、選択的DoD堆積方法100A及び100Bによって、上部露出表面が誘電体表面を含み、その最上部が導電性表面より上にあるように変更されていることが分かる。導電性表面と誘電体表面との間の移行部における段差は、さまざまな実施形態で、約3nm~約15nmとすることができる。
【0029】
用途によっては、処理温度及び第2の誘電体層310の目標厚さなどのプロセスパラメータは、ASDプロセスの進行中にエリア選択性の望ましくない損失が生じるようなものである可能性がある。例示的な選択的DoD堆積プロセスに関するこのようなエリア選択性の劣化は、部分的に、SAM 240の損傷、又はSAM 240中の既存の核形成部位、若しくは新たに生成された核形成部位に起因する可能性がある。SAM 240中の核形成部位は、さまざまな不規則性又は欠陥によって引き起こされる可能性がある。不規則性又は欠陥の種類としては、例えば、立体効果が原因でSAM 240によって不動態化されなかった表面上の反応部位、マイクロキャビティ又は突出部などのトポロジ要因、SAM 240中に捕捉された異物などの不純物、又は他の起こり得る欠陥形成メカニズムが挙げられる。図9を参照して以下でさらに解説するように、選択的DoD堆積方法では、循環堆積技術を使用することができる。循環堆積技術は、選択的DoD堆積方法100A及び100Bで行われるそれぞれの非循環処理と比較して、選択的DoD堆積プロセス工程の選択性を向上させることができる。
【0030】
例示的なFSAVプロセスフローでは、第2の誘電体層310の触媒選択的DoD堆積が完了し、SAM 240が除去された後に、ほぼ共形の第1のエッチング停止層312が形成される。図3G及び図4Gに例示される例示的実施形態では、第1のエッチング停止層312は、基板の上部表面を覆っている。第1のエッチング停止層312の目的は、後続のビアエッチングプロセス工程中に第2の誘電体層310を保持することである。1つの実施形態では、第1のエッチング停止層の堆積の前に、任意選択のエッチング、表面処理、又は洗浄が行われることがある。エッチング、表面処理、又は洗浄の目的は、表面上の残留SAMを除去すること、表面上の金属酸化物を除去すること、又は第1のエッチング停止層312の核形成により良い表面を提供することであり得る。
【0031】
他の何らかの実施形態(図示せず)では、適当な選択的DoD堆積プロセスを使用することによって、第1のエッチング停止層を第2の誘電体層310の上に選択的に堆積させることができる。このような選択的に堆積された第1のエッチング停止層は、導電線220及び金属キャッピング層302の両側に配設された第2の誘電体層310の誘電体表面に自己整合することになる。
【0032】
第1のエッチング停止層が導電線220及び金属キャッピング層302に自己整合しているか、又は上部表面全体を覆っている(例えば、図3G及び図4Gに示す第1のエッチング停止層312)かにかかわらず、第1のエッチング停止層を含む構造は、後続のビアエッチングプロセス工程中にエッチングされることから第2の誘電体層310の隆起フィーチャをうまく保護することができる。それにより、この構造により、ビアエッチングにより、下位相互接続レベルの導電線上にビア開口部をパターニングすることが可能になり、したがって開口部はラインエッジに自己整合して形成される。例示的実施形態では、改装後接続レベルの導電線は、金属キャッピング層302とともに導電線220を含む。自己整合ビア開口部については、図5G図6G図5H、及び図6Hに例示される断面図及び平面図を参照して以下で説明する。
【0033】
第1のエッチング停止層312は、酸化アルミニウム、酸化チタン、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、又はそれらの組み合わせを含んでもよい。
【0034】
図5A図5J、及び図6A図6Jに例示される例示的なFSAVプロセスフローの残りの工程は、実行されるとき、ビア開口部が上位相互接続レベルの導電線のラインエッジに自己整合して形成される自己整合ビア構造を形成する。特定の自己整合ビアプロセス統合方法について図5A図5J及び図6A図6Jに例示される断面図及び平面図を参照して例示的な実施形態で説明しているが、他の何らかの適当な自己整合ビアプロセス統合方法を使用してもよいことが理解される。
【0035】
上位相互接続レベルは、第1のエッチング停止層312の上に形成された層間誘電体(ILD)層に埋め込まれた導電素子を形成することによって形成される。図5A図6A図5B、及び図6Bに例示されるように、ILD層は、連続して形成されたいくつかの誘電体層を含む。第1のILD層510は、第1のエッチング停止層312の上に形成することができ、第2のエッチング停止層512は、第1のILD層510の上に形成することができ、第2のILD層514は、第2のエッチング停止層512の上に形成することができる。第1のILD層510及び第2のILD層514は、FSG又はCDOなどのlow-κ誘電体を含んでもよい。第2のILD層514は、low-κ誘電体の上にCMPエッチング停止キャッピング層(明示的に図示せず)を含み得る。CMPエッチング停止キャッピング層及び第2のエッチング停止層512は、酸化アルミニウム、酸化チタン、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、又はそれらの組み合わせを含んでもよい。図5Bに例示されるように、トレンチハードマスク520と呼ばれるハードマスク層が第2のILD層514の上に形成される。トレンチハードマスク520は、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、窒化チタン、酸化アルミニウム、ルテニウム、又はそれらの組み合わせを含む層のスタックを含んでもよい。
【0036】
図5C図6C図5D、及び図6Dでは、トレンチハードマスク520は、任意の適当なフォトリソグラフィ技術(例えば、EUV又はi-DUV)を使用してパターニングされており、パターニングされたトレンチハードマスク520は、上位相互接続レベルの導電線を形成するために第2のILD層514にトレンチ515をエッチングするために使用されている。トレンチエッチングは、第2のILD層514の領域を除去し、第2のエッチング停止層512で停止する。
【0037】
相互接続レベルの導電線は、垂直方向に隣接する相互接続レベルの平行な導電線に対して垂直な平行線として方向づけられるのが一般的である。したがって、図6C及び図6Dの平面図に例示される、トレンチの底部の露出した第2のエッチング停止層512は、下位相互接続レベルの導電線220(図4Aの平面図に例示される)に対して垂直であるように示されている。異なる方向づけが使用されてもよいことが理解される。
【0038】
図5E図6E図5F、及び図6Fは、トレンチハードマスク520の上に形成されたパターニングされたビアハードマスク522と、第1のエッチング停止層312まで下方に延びるILD内に部分的に形成されたビアホール523を作成するために行われた第1のビアエッチングとを例示する。ビアハードマスク522は、トレンチハードマスク520の上、及びトレンチ515の底部の第2のエッチング停止層512の露出領域の上に形成されることが分かる。ビアハードマスク522のために選択される材料は、ビアハードマスク522をパターニングするために使用されるエッチング化学作用が、ビアハードマスク522の材料の除去中に露出する可能性のあるトレンチハードマスク520のいかなる領域も実質的に除去しないようなものである。例えば、トレンチハードマスク520は、窒化ケイ素を含んでもよく、ビアハードマスク522は、窒化チタンを含んでもよい。又は、トレンチハードマスク520は、窒化チタンを含んでもよく、ビアハードマスク522は、炭窒化ケイ素を含んでもよい。次いで、ビアハードマスクエッチングは、トレンチハードマスク520及び他の露出誘電体層に対して選択的にビアハードマスク522の露出領域を除去するために、例えば、フッ化炭素化学作用を使用する反応性イオンエッチングを使用することができる。
【0039】
上記で解説したように、第1のビアエッチングは、組み合わせたトレンチハードマスク520及びビアハードマスク522をマスキング層として使用して行われる。第1のビアエッチング中のパターニングされたトレンチハードマスク520の存在は、トレンチ515に自己整合してILD層にビアホール523を形成する役割を担う。ここで、ILD層は、第2のILD層514、第2のエッチング停止層512、及び第1のILD層510を指す。部分的に形成されたビアホール523を形成するために、異なるエッチング化学作用を有する1つ又は複数の工程を含む異方性反応性イオンエッチング(RIE)などの適当なエッチング技術を使用することができる。
【0040】
第2のビアエッチングは、図5G図6G図5H、及び図6Hに例示されるように、第1のエッチング停止層312の露出領域を除去し、ビアホール523を拡張して、最上部の導電性表面(例えば、金属キャッピング層302の表面)を露出させる。第2のビアエッチングプロセスのエッチング化学作用は、第2の誘電体層310に対して選択的に第1のエッチング停止層312を除去し、第1のエッチング停止層312の下に隣接する導電性表面(例えば、金属キャッピング層302の表面)上で停止する。したがって、図5G及び図5Hに例示されるように、ビアホール523は完全に自己整合している。
【0041】
ビアホール523を形成するために使用される処理が完了した後、ビアハードマスク522及びトレンチハードマスク520は、図5I図6I図5J、及び図6Jに例示されるように、適当な湿式若しくは乾式エッチングプロセス、又はいくつかのエッチングプロセス工程の組み合わせを使用して除去することができる。
【0042】
次に、完全自己整合ビアホール523及びトレンチ515は、基板の上部表面の上に堆積された導電材料で充填され、ダマシン加工されて余分な導電材料が除去され、ILD層に嵌め込まれた上位相互接続レベルの導電線及びビアを形成する。ダマシンエッチングは、例えば、金属CMPプロセスであってもよい。CMPエッチングは、第2のILD層514のCMP停止層で停止することができる。ダマシンエッチングが完了した後の最終的な構造は、図7A図8A図7B、及び図8Bに例示されている。堆積され、ダマシン加工された導電層710は、接着ライナ、拡散バリア、及び金属充填材料などのさまざまな導電層を含み得る。例えば、ライナ材料及び拡散バリアは、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、コバルトなどを含んでもよい。金属充填材料は、アルミニウム、導、ルテニウム、コバルトなどであってもよい。高アスペクト比の開口部を完全に充填するために、例えばPECVD、電気めっき、ALD、PEALD、及び例えばエリア選択堆積技術を使用するボトムアップ処理など、さまざまな堆積技術を使用することができる。CMPを使用するダマシンエッチングの前に、導電層710の上面の最下レベルが、導電層710の下の基板の上部表面の最上レベルよりも上に形成されることを保証するために、十分な導電材料が堆積される。例えば、第2のILD層514の最上部は、導電層710内の最下点よりも下にある。
【0043】
図7A及び図7Bは、金属CMPが完了した後のビア構造の断面図を例示する。図7A及び図7Bに例示されるビアは完全に自己整合して形成されていることが分かる。ビアは、下位相互接続レベルの導電線及び上位相互接続レベルの導電線に自己整合している。
【0044】
図9は、循環的な選択的DoD堆積方法900のフロー図を例示しており、選択的DoD堆積プロセスは、循環堆積技術を使用して行われる。本方法は、第1の誘電体層に埋め込まれた導電材料を含む基板を有することを含み(ブロック110C)、基板は、導電材料の導電性表面と第1の誘電体層の誘電体表面とを含む主面を有する。本方法は、第1の誘電体層の上に選択的に第2の誘電体層を形成するために、循環堆積プロセスの複数のサイクルを行うことをさらに含む。循環堆積プロセスの各サイクルは、導電性表面を自己組織化単分子膜(SAM)で選択的に覆うことを含む(ブロック120C)。金属含有層が誘電体表面の上に選択的に形成され、SAMは、導電性表面上での金属含有層の形成を阻止する尾部基を含む(ブロック130C)。金属含有層を触媒として使用して触媒プロセスを行うことによって、第2の誘電体層の部分が誘電体表面の上に選択的に堆積され(ブロック140C)、第2の誘電体の堆積された部分は、導電性表面より上に露出した誘電体表面を有する。ブロック110C、120C、130C、及び140Cの個々のプロセス工程は、上述したのと同じ処理技術、例えば、選択的DoD堆積方法100Aのブロック110A、120A、130A、及び140Aを実行するために使用される技術を使用することができる。しかしながら、図9のブロック910に指示されるように、第2の誘電体層310が目標厚さまで完全に形成される前に、誘電体堆積は中断され、SAMを除去することによって上部表面がリセットされて、SAMの下の導電性表面が再び露出される(ブロック910)。
【0045】
次のサイクルでは、新しいSAMが導電性表面の上に形成され(ブロック120C)、それにより、導電性表面がリセットされる。新しいSAMを形成した後、露出した誘電体表面の上に新しい金属含有層を選択的に形成することによって、誘電体表面は、各サイクルでリセットされる(ブロック130C)。新しい金属含有層を形成する際に使用される堆積プロセスのエリア選択性は、選択的DoD堆積方法100A及び100Bについて上述したように、新しいSAMを使用して、下位相互接続レベルの導電線の上での堆積反応を阻止することによって達成することができる。次に、触媒ALDプロセス(選択的DoD堆積方法100A及び100Bについて上述した)の1つ又は複数の反応サイクルを行って、誘電体表面の上に選択的により多くの第2の誘電体材料を堆積させることができる。前と同じように、エリア選択性は、誘電体表面の上に触媒(新しい金属含有層によって提供される)が選択的に存在することによって達成される。新しいSAM及び新しい金属含有層で表面をリセットすることにより、処理中のエリア選択性の劣化(上記で解説)が解消され、より高い選択性という利点がもたらされる。
【0046】
上述した循環的な選択的DoD堆積方法900では、導電性表面と誘電体表面の両方が、それぞれ新しいSAM及び新しい金属含有層を形成することによって、各サイクルでリセットされる。しかしながら、いくつかの実施形態では、循環的な選択的DoD堆積プロセスのすべてのサイクルで新しい金属含有層を形成する一方、ただDODサイクルの1つ又は少数で新しいSAMを形成するだけであることが任意選択であり得ることが理解される。
【実施例
【0047】
実施例1. 半導体基板を処理する方法であって、第1の誘電体層に埋め込まれた導電材料を含む基板を有することであって、基板は、導電材料の導電性表面と第1の誘電体層の誘電体表面とを含む主面を有することと、誘電体表面の上に金属含有層を選択的に堆積させることによって、誘電体表面を金属含有層でキャップすることと、金属含有層から第2の誘電体層を形成することであって、第2の誘電体層は、第1の誘電体層の上に選択的に堆積され、第2の誘電体層は、第2の誘電体層を形成した後、導電性表面より上に上部露出表面を有することと、を含む方法。
【0048】
実施例2. 金属含有層はアルミニウム又はチタンを含む、実施例1に記載の方法。
【0049】
実施例3. 誘電体表面を金属含有層でキャップすることは、導電性表面の上に選択的に自己組織化単分子膜(SAM)を形成することを含み、SAMは、アルキルアルミニウムアルコキシド前駆体との化学反応を阻止するアルキル尾部基を含む、実施例1又は2のいずれか1つに記載の方法。
【0050】
実施例4. 誘電体表面を金属含有層でキャップすることは、導電性表面の上に選択的に自己組織化単分子膜(SAM)を形成することであって、SAMは、メチル末端基を有するアルキル鎖である尾部基を含むことと、アルキルアルミニウムアルコキシド前駆体との化学反応によって第1の誘電体層の上に選択的にアルミニウムを堆積させることであって、化学反応は、SAMによって導電性表面の上で選択的に阻止されることと、を含み、金属含有層から第2の誘電体層を形成することは、酸化ケイ素の触媒原子層堆積(ALD)のために誘電体表面の上のアルミニウムを使用することによって、第1の誘電体層の上に第2の誘電体層を選択的に堆積させることと、第2の誘電体層を堆積させた後、SAMを除去することと、を含む、実施例1~3のいずれか1つに記載の方法。
【0051】
実施例5. 金属の選択的堆積によって、導電材料の上に選択的に金属キャッピング層を形成することをさらに含む、実施例1~4のいずれか1つに記載の方法。
【0052】
実施例6. 金属キャッピング層は、ルテニウム、モリブデン、マンガン、炭素の導電性同素体、銅、チタン、タンタル、タングステン、イリジウム、白金、金、又はコバルトを含む、実施例1~5のいずれか1つに記載の方法。
【0053】
実施例7. 第2の誘電体層を形成した後、上部露出表面の上に第1のエッチング停止層を形成することと、第1のエッチング停止層の上に層間誘電体層を形成することと、自己整合ビアプロセスを使用して、層間誘電体層及び第1のエッチング停止層を貫通して導電材料と接触するビアを形成することと、をさらに含む、実施例1~6のいずれか1つに記載の方法。
【0054】
実施例8. 半導体処理の方法であって、第1の誘電体層に埋め込まれた導電材料のパターンを含む主面を有する基板を提供することと、導電材料のパターンの上に選択的に自己組織化単分子膜(SAM)を形成することと、第1の誘電体層の上に選択的に第1の金属を含む第1の層を形成することであって、SAMは、導電材料のパターンの上への第1の層の形成を阻止する尾部基を含むことと、第1の誘電体層の上の第1の層を使用して触媒プロセスを行うことによって、第1の誘電体層の上に選択的に第2の誘電体層を堆積させることと、を含む方法。
【0055】
実施例9. 第1の誘電体層の上に第1の層を形成することは、第1の誘電体層の主面及びSAMを金属前駆体に曝露することを含み、SAMは、チオール頭部基及び非フッ素化アルキル尾部基を含む、実施例8に記載の方法。
【0056】
実施例10. 金属前駆体がアルキルアルミニウムアルコキシド前駆体を含み、SAMが非フッ素化アルキル尾部基を含むか、又は金属前駆体がチタンを含み、SAMが非フッ素化アルキル尾部基を含む、実施例8又は9のいずれか1つに記載の方法。
【0057】
実施例11. アルキルアルミニウムアルコキシド前駆体は、ジメチルアルミニウムイソプロポキシドを含む、実施例8~10のいずれか1つに記載の方法。
【0058】
実施例12. 導電材料をキャップする第2の層を選択的に形成することをさらに含み、第2の層は、ルテニウム、モリブデン、マンガン、炭素の導電性同素体、銅、チタン、タンタル、タングステン、イリジウム、白金、金、又はコバルトを含む、実施例8~11のいずれか1つに記載の方法。
【0059】
実施例13. 第2の層を形成する前に表面処理を行うことをさらに含み、表面処理が完了した後、第1の誘電体の表面は疎水性である、実施例8~12のいずれか1つに記載の方法。
【0060】
実施例14. 表面処理を行うことは、表面を(ジメチルアミノ)トリメチルシラン(DMATMS)で処理することを含む、実施例8~13のいずれか1つに記載の方法。
【0061】
実施例15. 第2の誘電体層を堆積させることは、アルコキシシラノール前駆体との反応において第1の層を使用して触媒原子層堆積(ALD)プロセスを行うことによって、第1の誘電体層の上に選択的に酸化ケイ素層を堆積させることを含む、実施例8~14のいずれか1つに記載の方法。
【0062】
実施例16. アルコキシシラノール前駆体は、トリス(tert-ブトキシ)シラノール、トリス(tert-ペントキシ)シラノール、メチルビス(tert-ブトキシ)シラノール、又はメチルビス(tert-ペントキシ)シラノールを含む、実施例8~15のいずれか1つに記載の方法。
【0063】
実施例17. 半導体処理の方法であって、第1の誘電体層に埋め込まれた導電材料を含む基板を有することであって、基板は、導電材料の導電性表面と第1の誘電体層の誘電体表面とを含む主面を有することと、第1の誘電体層の上に選択的に第2の誘電体層を形成するために、循環堆積プロセスの複数のサイクルを行うことであって、循環堆積プロセスの各サイクルは、導電性表面を自己組織化単分子膜(SAM)で選択的に覆うことと、誘電体表面の上に選択的に第1の金属を含む第1の層を形成することであって、SAMは、導電性表面上での第1の層の形成を阻止する尾部基を含むことと、第1の層を使用して触媒プロセスを行うことによって、誘電体表面の上に選択的に第2の誘電体層の部分を堆積させることであって、第2の誘電体の堆積された部分は、導電性表面より上に露出した誘電体表面を有することと、導電性表面を露出させるためにSAMを除去することと、を含むことと、を含む、方法。
【0064】
実施例18. 第1の層はアルミニウム又はチタンを含む、実施例17に記載の方法。
【0065】
実施例19. 第1の層を形成することは、アルキルアルミニウムアルコキシド前駆体を含む蒸気に基板を曝露することを含み、SAMは、チオール頭部基と、アルキルアルミニウムアルコキシド前駆体との化学反応を阻止する非フッ素化アルキル尾部基とを含み、第2の誘電体層の部分を堆積させることは、アルコキシシラノール前駆体との反応において第1の層を使用して触媒原子層堆積(ALD)プロセスを行うことによって、誘電体表面の上に選択的に酸化ケイ素層を堆積させることを含む、実施例17又は18のいずれか1つに記載の方法。
【0066】
実施例20. アルキルアルミニウムアルコキシド前駆体は、ジメチルアルミニウムイソプロポキシドを含む、実施例0~19のいずれか1つに記載の方法。
【0067】
本発明について、例示的な実施形態を参照ながら説明してきたが、本明細書は、限定的な意味で解釈されることを意図するものではない。例示的な実施形態のさまざまな修正形態及び組み合わせ、並びに本発明の他の実施形態は、本明細書を参照することにより、当業者に明らかになるであろう。したがって、添付の特許請求の範囲は、そのようなあらゆる修正形態又は実施形態を包含することが意図されている。
図1A
図1B
図2
図3A
図3B
図3C
図3D
図3E
図3F
図3G
図4A
図4B
図4C
図4D
図4E
図4F
図4G
図5A
図5B
図5C
図5D
図5E
図5F
図5G
図5H
図5I
図5J
図6A
図6B
図6C
図6D
図6E
図6F
図6G
図6H
図6I
図6J
図7A
図7B
図8A
図8B
図9
【国際調査報告】