特表 2024-505671 パワーデバイスにおける傾斜ドーピング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-07

(54)【発明の名称】パワーデバイスにおける傾斜ドーピング

(51)【国際特許分類】

   H01L 21/329 20060101AFI20240131BHJP

   H01L 21/3065 20060101ALI20240131BHJP

   H01L 29/861 20060101ALI20240131BHJP

   H01L 29/872 20060101ALI20240131BHJP

   H01L 29/47 20060101ALI20240131BHJP

   H01L 21/28 20060101ALI20240131BHJP

   H01L 21/76 20060101ALI20240131BHJP

【ＦＩ】

H01L29/91 B

H01L21/302 105A

H01L29/91 D

H01L29/86 301F

H01L29/48 F

H01L21/28 301S

H01L21/76 N

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023547375

(86)(22)【出願日】2022-01-26

(85)【翻訳文提出日】2023-10-02

(86)【国際出願番号】 US2022013799

(87)【国際公開番号】W WO2022169644

(87)【国際公開日】2022-08-11

(31)【優先権主張番号】17/169,916

(32)【優先日】2021-02-08

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】パル， アシシュ

(72)【発明者】

【氏名】バジージ， エル メディー

(72)【発明者】

【氏名】クリシュナン， シッダールス

(72)【発明者】

【氏名】チェン， シン

(72)【発明者】

【氏名】ユー， ラン

(72)【発明者】

【氏名】シャーウッド， タイラー

【テーマコード（参考）】

4M104

5F004

5F032

【Ｆターム（参考）】

4M104AA01

4M104BB19

4M104CC03

4M104EE10

4M104EE16

4M104HH17

5F004BC06

5F004BD03

5F004BD04

5F004EA13

5F004EB01

5F004EB02

5F004EB04

5F032AA35

5F032AA36

5F032AA44

5F032AA54

5F032CA15

5F032CA24

5F032DA23

5F032DA29

(57)【要約】

例示的な半導体構造の形成方法は、半導体基板上にドープされたシリコン層を形成することを含み得る。ドーピングのレベルは、半導体基板からの距離が増加するにつれて高くなり得る。本方法は、半導体基板まで延在するトレンチを画定するために、ドープされたシリコン層をエッチングすることを含み得る。ドープされたシリコン層はトレンチの傾斜した側壁を画定し得る。トレンチは約３０μｍ以上の深さによって特徴付けられ得る。本方法は、第１の酸化物材料でトレンチをライニングすることを含み得る。本方法は、トレンチ内に第２の酸化物材料を堆積させることを含み得る。本方法は、パワーデバイスを製造するためにコンタクトを形成することを含み得る。
【選択図】図２

【特許請求の範囲】

【請求項1】

半導体構造の形成方法であって、
半導体基板上にドープされたシリコン層を形成することであって、前記半導体基板からの距離が増加するにつれてドーピングのレベルが高くなる、半導体基板上にドープされたシリコン層を形成することと、
前記半導体基板まで延在するトレンチを画定するために、前記ドープされたシリコン層をエッチングすることであって、前記ドープされたシリコン層は前記トレンチの傾斜した側壁を画定し、前記トレンチは約３０μｍ以上の深さによって特徴付けられる、前記ドープされたシリコン層をエッチングすることと、
第１の酸化物材料で前記トレンチをライニングすることと、
前記トレンチ内に第２の酸化物材料を堆積させることと、
パワーデバイスを製造するためにコンタクトを形成することと
を含む方法。

【請求項2】

前記エッチングの後、前記ドープされたシリコン層は約２μｍから約５μｍの幅によって特徴付けられる、請求項１に記載の半導体構造の形成方法。

【請求項3】

前記トレンチをライニングする前記第１の酸化物材料の厚さは、約５ｎｍ以下である、請求項２に記載の半導体構造の形成方法。

【請求項4】

前記ドープされたシリコン層の露出面に注入を行うこと
を更に含み、前記パワーデバイスはＰ－Ｎ接合を含む、請求項１に記載の半導体構造の形成方法。

【請求項5】

前記コンタクトは前記半導体構造上の金属シリサイドの領域を含み、前記金属シリサイドの領域は、注入されたホウ素、リン、又はヒ素のイオンによって特徴付けられ、前記金属シリサイドの領域は、ショットキーコンタクトを形成するために、約０．６Ｖ以上のバリア高さによって特徴付けられる、請求項１に記載の半導体構造の形成方法。

【請求項6】

前記第１の酸化物材料は酸化アルミニウムを含み、前記第２の酸化物材料は酸化ケイ素を含む、請求項１に記載の半導体構造の形成方法。

【請求項7】

前記半導体基板は、アンチモンがドープされたシリコンを含む、請求項１に記載の半導体構造の形成方法。

【請求項8】

前記トレンチの傾斜した側壁は、一続きの傾斜によって特徴付けられ、前記ドープされたシリコン層は、前記半導体基板に近接する位置から、前記半導体基板に隣接する面とは反対側の面に近接する位置までのドーピングの直線的な増加によって特徴付けられる、請求項１に記載の半導体構造の形成方法。

【請求項9】

前記半導体構造は、約６５０Ｖ以上の絶縁破壊電圧によって特徴付けられる、請求項１に記載の半導体構造の形成方法。

【請求項10】

前記ドープされたシリコン層のドーパントはリンを含み、前記半導体基板に近接する位置のドーパント濃度は約８ｅ１５ｃｍ^－３以下であり、前記半導体基板から遠位の位置のドーパント濃度は約９ｅ１５ｃｍ^－３以上である、請求項１に記載の半導体構造の形成方法。

【請求項11】

半導体構造であって、
基板の上に形成されたドープされたシリコン層であって、前記ドープされたシリコン内のドーピングのレベルは、前記基板からの距離が増加するにつれて高くなる、ドープされたシリコン層と、
前記ドープされたシリコン層の両側に形成されたトレンチであって、第１の酸化物材料のライナと第２の酸化物材料の充填材とを含み、傾斜した側壁によって特徴付けられる、トレンチと、
コンタクトと
を備える半導体構造。

【請求項12】

前記ドープされたシリコン層のドーパントはリンを含み、前記基板に近接する位置のドーパント濃度は約８ｅ１５ｃｍ^－３以下であり、前記基板から遠位の位置のドーパント濃度は約９ｅ１５ｃｍ^－３以上である、請求項１１に記載の半導体構造。

【請求項13】

前記トレンチの傾斜した側壁は、一続きの傾斜によって特徴付けられ、前記ドープされたシリコン層は、前記基板に近接する位置から、前記基板に隣接する面とは反対側の面に近接する位置までのドーピングの直線的な増加によって特徴付けられる、請求項１１に記載の半導体構造。

【請求項14】

前記基板はアンチモンがドープされたシリコンを含み、前記第１の酸化物材料は酸化アルミニウムを含み、前記第２の酸化物材料は酸化ケイ素を含む、請求項１１に記載の半導体構造。

【請求項15】

前記半導体構造の露出面は、前記半導体構造のＰ－Ｎ接合を形成するボロン注入を含む、請求項１１に記載の半導体構造。

【請求項16】

前記コンタクトは金属シリサイドの領域を含み、前記金属シリサイドの領域は、注入されたホウ素、リン、又はヒ素のイオンによって特徴付けられ、前記金属シリサイドの領域は、ショットキーコンタクトを形成するために、約０．６Ｖ以上のバリア高さによって特徴付けられる、請求項１１に記載の半導体構造。

【請求項17】

半導体構造の形成方法であって、
半導体基板上にドープされたシリコン層を形成することであって、ドーパントは、前記半導体基板からの距離が増加するにつれてドーパント濃度が高くなる勾配で含められる、半導体基板上にドープされたシリコン層を形成することと、
前記半導体基板まで延在するトレンチを画定するために、前記ドープされたシリコン層をエッチングすることであって、前記ドープされたシリコン層は前記トレンチの傾斜した側壁を画定し、前記トレンチは約３０μｍ以上の深さによって特徴付けられ、前記ドープされたシリコン層は、約２μｍから約５μｍの幅によって特徴付けられる、前記ドープされたシリコン層をエッチングすることと、
約５ｎｍ以下の厚さによって特徴付けられる第１の酸化物材料で前記トレンチをライニングすることと、
前記トレンチ内に第２の酸化物材料を堆積させることと、
パワーデバイスを製造するためにコンタクトを形成することと
を含む方法。

【請求項18】

前記半導体基板はアンチモンがドープされたシリコンを含み、前記第１の酸化物材料は酸化アルミニウムを含み、前記第２の酸化物材料は酸化ケイ素を含む、請求項１７に記載の半導体構造の形成方法。

【請求項19】

前記ドープされたシリコン層の露出面に注入を行うこと
を更に含み、前記パワーデバイスはＰ－Ｎ接合を含む、請求項１７に記載の半導体構造の形成方法。

【請求項20】

前記半導体構造上に金属シリサイドの領域を形成すること
を更に含み、前記金属シリサイドの領域は、注入されたホウ素、リン、又はヒ素のイオンによって特徴付けられ、前記金属シリサイドの領域は、ショットキーコンタクトを形成するために、約０．６Ｖ以上のバリア高さによって特徴付けられる、請求項１７に記載の半導体構造の形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
［０００１］本出願は、２０２１年２月８日に出願の「ＧＲＡＤＥＤ ＤＯＰＩＮＧ ＩＮ ＰＯＷＥＲ ＤＥＶＩＣＥＳ（パワーデバイスにおける傾斜ドーピング）」と題された米国非仮出願第１７／１６９，９１６号の利益及び優先権を主張するものであり、その内容は、あらゆる目的のために参照によりその全体が本明細書に組み込まれる。

【0002】

［０００２］本技術は、半導体プロセス及びデバイスに関する。より具体的には、本技術は、構造特性に基づいてドーピングを調整することを特徴とする半導体構造の製造に関する。

【背景技術】

【0003】

［０００３］集積回路は、基板表面上に複雑にパターニングされた材料層を形成するプロセスによって可能になる。基板上にパターニングされた材料を製造するには、材料の堆積と除去を制御する方法が必要である。しかし、新しいデバイス設計では、高品質の材料層を製造することが困難な場合がある。

【0004】

［０００４］したがって、高品質のデバイス及び構造を製造するために使用できる改良されたシステム及び方法が必要である。これら及び他のニーズは、本技術によって対処される。

【発明の概要】

【0005】

［０００５］例示的な半導体構造の形成方法は、半導体基板上にドープされたシリコン層を形成することを含み得る。ドーピングのレベルは、半導体基板からの距離が増加するにつれて高まり得る。本方法は、半導体基板まで延在するトレンチを画定するために、ドープされたシリコン層をエッチングすることを含み得る。ドープされたシリコン層はトレンチの傾斜した側壁を画定し得る。トレンチは約３０μｍ以上の深さによって特徴付けられ得る。本方法は、第１の酸化物材料でトレンチをライニングすることを含み得る。本方法は、トレンチ内に第２の酸化物材料を堆積させることを含み得る。本方法は、パワーデバイスを製造するためにコンタクトを形成することを含み得る。

【0006】

［０００６］幾つかの実施形態では、エッチングの後、ドープされたシリコン層は約２μｍから約５μｍの幅によって特徴付けられ得る。トレンチをライニングする第１の酸化物材料の厚さは、約５ｎｍ以下であってよい。本方法は、ドープされたシリコン層の露出面に注入を行うことを含み得る。パワーデバイスはＰ－Ｎ接合を含み得る。コンタクトは半導体構造上の金属シリサイドの領域を含み得る。金属シリサイドの領域は、注入されたホウ素、リン、又はヒ素のイオンによって特徴付けられ得る。金属シリサイドの領域は、ショットキーコンタクトを形成するために、約０．６Ｖ以上のバリア高さによって特徴付けられ得る。第１の酸化物材料は、酸化アルミニウムであってよく、又は酸化アルミニウムを含んでいてよく、第２の酸化物材料は、酸化ケイ素であってよい、又は酸化ケイ素を含んでいてよい。半導体基板は、アンチモンがドープされたシリコンであってよい、又はアンチモンがドープされたシリコンを含んでいてよい。トレンチの傾斜した側壁は、一続きの傾斜によって特徴付けられ得る。ドープされたシリコン層は、半導体基板に近接する位置から、半導体基板に隣接する面とは反対側の面に近接する位置までのドーピングの直線的な増加によって特徴付けられ得る。半導体構造は、約６５０Ｖ以上の絶縁破壊電圧によって特徴付けられ得る。ドープされたシリコン層のドーパントはリンであってよい、又はリンを含んでいてよい。半導体基板に近接する位置のドーパント濃度は約８ｅ１５ｃｍ^－３以下であってよい。半導体基板から遠位の位置のドーパント濃度は約９ｅ１５ｃｍ^－３以上であってよい。

【0007】

［０００７］本技術の幾つかの実施形態は、半導体構造を包含し得る。本構造は、基板の上に形成されたドープされたシリコン層を含み得る。ドープされたシリコン内のドーピングのレベルは、基板からの距離が増加するにつれて高まり得る。本構造は、ドープされたシリコン層の両側に形成されたトレンチを含み得る。トレンチは、第１の酸化物材料のライナと第２の酸化物材料の充填材とを含み得る。トレンチは、傾斜した側壁によって特徴付けられ得る。本構造はコンタクトを含み得る。

【0008】

［０００８］幾つかの実施形態では、ドープされたシリコン層のドーパントはリンであってよい、又はリンを含んでいてよい。基板に近接する位置のドーパント濃度は約８ｅ１５ｃｍ^－３以下であってよい。基板から遠位の位置のドーパント濃度は約９ｅ１５ｃｍ^－３以上であってよい。トレンチの傾斜した側壁は、一続きの傾斜によって特徴付けられ得る。ドープされたシリコン層は、基板に近接する位置から、基板に隣接する面とは反対側の面に近接する位置までのドーピングの直線的な増加によって特徴付けられ得る。基板は、アンチモンがドープされたシリコンであってよい、又はアンチモンがドープされたシリコンを含んでいてよい。第１の酸化物材料は、酸化アルミニウムであってよい、又は酸化アルミニウムを含んでいてよい。第２の酸化物材料は、酸化ケイ素であってよい、又は酸化ケイ素を含んでいてよい。半導体構造の露出面は、半導体構造のＰ－Ｎ接合を形成するボロン注入であってよい、又はそれを含んでいてよい。コンタクトは、金属シリサイドの領域を含み得る。金属シリサイドの領域は、注入されたホウ素、リン、又はヒ素のイオンによって特徴付けられ得る。金属シリサイドの領域は、ショットキーコンタクトを形成するために、約０．６Ｖ以上のバリア高さによって特徴付けられ得る。

【0009】

［０００９］本技術の幾つかの実施形態は、半導体構造の形成方法を包含し得る。本方法は、半導体基板上にドープされたシリコン層を形成することを含み得る。ドーパントは、半導体基板からの距離が増加するにつれてドーパント濃度が高くなる勾配で含められ得る。本方法は、半導体基板まで延在するトレンチを画定するために、ドープされたシリコン層をエッチングすることを含み得る。ドープされたシリコン層はトレンチの傾斜した側壁を画定し得る。トレンチは約３０μｍ以上の深さによって特徴付けられ得る。ドープされたシリコン層は、約２μｍから約５μｍの幅によって特徴付けられ得る。本方法は、約５ｎｍ以下の厚さによって特徴付けられる第１の酸化物材料でトレンチをライニングすることを含み得る。本方法は、トレンチ内に第２の酸化物材料を堆積させることを含み得る。本方法は、パワーデバイスを製造するためにコンタクトを形成することを含み得る。

【0010】

［００１０］幾つかの実施形態では、半導体基板は、アンチモンがドープされたシリコンであってよい、又はアンチモンがドープされたシリコンを含んでいてよい。第１の酸化物材料は、酸化アルミニウムであってよい、又は酸化アルミニウムを含んでいてよい。第２の酸化物材料は、酸化ケイ素であってよい、又は酸化ケイ素を含んでいてよい。本方法は、ドープされたシリコン層の露出面に注入を行うことを含み得る。パワーデバイスはＰ－Ｎ接合であってよい。本方法は、半導体構造上に金属シリサイドの領域を形成することを含み得る。金属シリサイドの領域は、注入されたホウ素、リン、又はヒ素のイオンによって特徴付けられ得る。金属シリサイドの領域は、ショットキーコンタクトを形成するために、約０．６Ｖ以上のバリア高さによって特徴付けられ得る。

【0011】

［００１１］このような技術は、従来のシステム及び技術を凌ぐ多数の利点を提供し得る。例えば、プロセスは、任意の数のデバイスについて、改善された電荷密度を有するデバイスを製造し得る。更に、プロセスは、製造された構造の絶縁破壊電圧を向上させることができ、処理の複雑さを克服することができる。これら及び他の実施形態を、それらの利点及び特徴の多くとともに、以下の説明及び添付の図と併せてより詳細に説明する。

【0012】

［００１２］開示された技術の性質及び利点の更なる理解は、本明細書の残りの部分及び図面を参照することによって実現され得る。

【図面の簡単な説明】

【0013】

【図1】本技術の幾つかの実施形態に係る例示的な処理システムの一実施形態を示す上面図である。

【図2】本技術の幾つかの実施形態に係る半導体デバイスの形成方法における例示的な工程を示す図である。

【図3A】本技術の幾つかの実施形態に従って処理されている基板を示す断面図である。

【図3B】本技術の幾つかの実施形態に従って処理されている基板を示す断面図である。

【図3C】本技術の幾つかの実施形態に従って処理されている基板を示す断面図である。

【0014】

［００１６］図の幾つかは概略図として含まれている。図は説明のためのものであり、縮尺が具体的に記載されていない限り縮尺通りとみなすべきではないことを理解されたい。更に、概略図として、図は理解を助けるために提供されており、現実的な表現と比較して、全ての態様又は情報を含まない場合があり、説明のために誇張された材料を含む場合がある。

【0015】

［００１７］添付の図では、同様の構成要素及び／又はフィーチャには、同じ参照ラベルが付いている場合がある。更に、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素を区別する文字を付けることで区別され得る。本明細書で第１の参照ラベルのみを使用した場合、その説明は、文字に関係なく、同じ第１の参照ラベルを有する類似の構成要素のいずれか１つに適用可能である。

【発明を実施するための形態】

【0016】

［００１８］半導体処理で製造されるデバイスが微細化し続けるにつれて、均一性、材料品質、プロセス制御、及び再現性は、プロセスごとに、より困難になりつつある。縮小されたスケールでデバイスの性能を改善し続けるために、従来のデバイスと比較して更に性能を改善するための代替膜及びプロセスが研究されている。

【0017】

［００１９］例えば、パワーダイオードを含むパワーデバイスでは、絶縁破壊電圧を高めるために、炭化ケイ素や窒化ガリウム等のバンドギャップの広い材料の上に多くの構造が形成されており、これは法外に高価であり得るが、デバイスの高さを低くして製造を容易にすることができる可能性がある。しかし、５００Ｖ以上を含むハイパワーデバイス用のデバイス基板としてシリコン等の代替材料を使用するには、デバイスの様々な領域間で電荷のバランスをとることがより難しくなり、デバイスの高さを制限することがより困難になる可能性がある。更に、パワーダイオードは、デバイスのＮ型半導体材料とＰ型半導体材料との間の電荷のバランスを取りやすくするために形成された深いトレンチによって特徴付けられ得る。デバイスのスケーリングを改善するために、高Ｐ型電荷材料の薄層を使用してシリコンのＮ型電荷のバランスをとることができ、これによりＰ型領域材料の寸法を縮小することができる。

【0018】

［００２０］幾つかのパワーデバイスの形成工程中、電荷のバランスを取るための材料の層が、形成されたトレンチの側壁に沿って、ならびに基板に沿って形成された構造の平面又は水平面に沿って延在していてよい。ライナであってよいこの層は、基板の表面に沿ってだけでなく、トレンチを通して電荷のバランスをとることができる。しかしながら、このライナ層は、製造中の固定電荷によって特徴付けられ得る。数十マイクロメートルであり得るデバイスの高さに基づくと、固定電荷が処理の複雑さを補正できない場合がある。例えば、トレンチ形成中、構造全体にある程度の傾斜が生じ得る。これにより、半導体材料の幅が上部と底部で異なる場合がある。デバイス内の電荷密度は、半導体材料内のドーピングの関数として影響を受ける可能性があり、これはデバイス内の絶縁破壊電圧に影響を与える可能性がある。その結果、デバイスの上部の幅が狭いほど絶縁破壊が早く起こり、デバイスの絶縁破壊電圧が低下し、ハイパワーデバイスへの適用可能性が制限されうる。

【0019】

［００２１］本技術は、半導体材料全体にドーピングの勾配を形成することによって、これらの問題を克服することができる。勾配に沿って底部から上部へドーピングを増加させることにより、半導体材料を使用して、テーパ構造に起因する性能コストを克服することができ、デバイスのスケーリング及び性能を改善することができる。残りの開示では、本構造及び方法が採用され得るダイオード等の特定の構造を常に特定するが、本システム及び方法は、半導体処理中のドーピング調整又は他の工程の恩恵を受け得る任意の数の構造及びデバイスに等しく適用可能であることが容易に理解されるであろう。従って、本技術が任意の特定の構造のみに使用されるように限定されるとみなすべきではない。更に、本技術の基礎を提供するために例示的なツールシステムを説明するが、本技術は、説明する工程の一部又は全部を実行することができる任意の数の半導体処理チャンバ及びツールで製造することができることを理解されたい。

【0020】

［００２２］図１は、本技術の幾つかの実施形態に係る、堆積、エッチング、焼成、及び硬化チャンバの処理システム１００の一実施形態を示す上面図である。図では、一対の前方開口型統一ポッド１０２が様々なサイズの基板を供給し、これらの基板はロボットアーム１０４によって受け取られ、タンデムセクション１０９ａ～ｃに位置決めされた基板処理チャンバ１０８ａ～ｆのうちの１つの中に配置される前に低圧保持エリア１０６内に配置される。第２のロボットアーム１１０が、基板ウエハを保持エリア１０６から基板処理チャンバ１０８ａ～ｆに往復輸送するのに使用され得る。各基板処理チャンバ１０８ａ～ｆは、周期的層堆積、原子層堆積、化学気相堆積、物理的気相堆積、エッチング、前洗浄、アニール、プラズマ処理、ガス抜き、配向、及び他の基板プロセスに加えて、本明細書に記載のドライエッチングプロセスを含む多数の基板処理工程を実行するように装備され得る。

【0021】

［００２３］基板処理チャンバ１０８ａ～ｆは、基板又はウエハ上に材料膜を堆積、アニール、硬化及び／又はエッチングするための１又は複数のシステム構成要素を含み得る。ある構成では、２対の処理チャンバ、例えば１０８ｃ～ｄ及び１０８ｅ～ｆが基板上に材料を堆積させるために使用され得、第３の対の処理チャンバ、例えば１０８ａ～ｂが、堆積された膜を硬化、アニール、又は処理するために使用され得る。別の構成では、例えば１０８ａ～ｆのような３対のチャンバがすべて、基板上に膜を堆積させることと硬化させることの両方を行うように構成され得る。説明したプロセスのいずれか１又は複数を、異なる実施形態で示した製造システムとは別の追加のチャンバで実施することができる。材料膜のための堆積、エッチング、アニール、及び硬化チャンバの追加の構成が、システム１００によって企図されることが理解されよう。更に、任意の数の他の処理システムが、特定の工程のいずれかを実行するためのチャンバを組み込むことができる本技術と共に利用され得る。幾つかの実施形態では、記載の保持及び移送エリア等の様々なセクションにおいて真空環境を維持しながら複数の処理チャンバへのアクセスを提供し得るチャンバシステムにより、個別プロセス間で特定の真空環境を維持しながら複数のチャンバにおいて工程を実行することが可能になり得る。

【0022】

［００２４］システム１００、又はより具体的にはシステム１００又は他の処理システム内に組み込まれたチャンバが、本技術の幾つかの実施形態に係る構造を製造するために使用され得る。図２は、本技術の幾つかの実施形態に係る半導体構造の形成方法２００における例示的な工程を示す図である。方法２００は、例えば、システム１００に組み込まれたチャンバ等の１又は複数の処理チャンバで実行され得る。方法２００は、前工程、堆積、エッチング、研磨、洗浄、又は記載の工程の前に実行され得る任意の他の工程を含む、本方法の開始前の１又は複数の工程を含んでいてよい、又は含んでいなくてよい。本方法は、本技術に係る方法の幾つかの実施形態に具体的に関連し得る、又は関連しない場合がある、図中に示すような多数のオプションの工程を含み得る。方法２００は、図３Ａ～図３Ｃに概略的に示す工程を説明するものであるが、その図示を、方法２００の工程と関連して説明する。図３Ａ～図３Ｃは、限定された詳細を有する部分概略図のみを示すものであり、幾つかの実施形態では、基板は、図に例示したような態様を有する任意の数の半導体セクション、ならびにこれもまた本技術のいずれかの態様から利益を得ることができる代替的な構造態様を含み得ることを理解されたい。

【0023】

［００２５］方法２００は、半導体構造を特定の製造工程に発展させるためのオプションの工程を含み得る。幾つかの実施形態では方法２００はベース構造上で実行され得るが、幾つかの実施形態では本方法は他の材料形成に続いて実行され得る。図３Ａに示すように、半導体構造は、前処理又は他の処理が完了した後のデバイス３００を表し得る。例えば、基板３０５は、平面材料であってよい、又はポスト、トレンチ、又は本技術によって同様に包含されると理解される他の構造として構成された複数の材料を含み得る構造化デバイスであってよい。基板３０５は、遷移金属、遷移後金属、メタロイド、これらの材料のいずれかの酸化物、窒化物、及び炭化物を含む金属、ならびに構造内に取り込まれ得る任意の他の材料を含む任意の数の導電性材料及び／又は誘電体材料を含み得る。幾つかの実施形態では、基板３０５は、シリコン含有材料又はガリウム含有材料だけでなく、任意の数の材料によってドープされていてよいシリコンであってよい、又はそれを含んでいてよい。ドーピングは、幾つかの工程においてＮ型ドーピングであってよく、シリコンは、任意の数の技法によって形成する又は成長させることができる。更に、実施形態では、１又は複数のドープされた領域が基板に含まれていてよい。例えば、任意の数のＮ型ドーピング領域又はＰ型ドーピング領域が基板に含まれていてよい。Ｎ型ドーピングは、Ｎ型ドーピングを生成する任意のドーパントを用いて実行することができ、例えば、任意の他のドーパントの中でもアンチモンを含んでいてよい。この図は縮尺を考慮したものではなく、基板３０５は、幾つかの実施形態では数十ミクロンである場合があることを理解されたい。

【0024】

［００２６］方法２００は、基板の上に、パワーデバイスに使用される任意の材料であってよい、又はそれを含んでいてよい材料を形成することを含み得る。窒化ガリウム又は炭化ケイ素等の材料を使用することができるが、幾つかの実施形態では、基板上にシリコンを堆積又は成長させることができる。非限定的な一例として、方法２００は、工程２０５において基板上にシリコン３１０をエピタキシャル成長させることを含み得る。シリコンは、成長工程中にドーピングすることができ、図示したように、半導体基板からの距離が増加するにつれてドーピングのレベルが高くなるドーピング勾配によって特徴付けられ得る。以下に更に説明するように、基板３０５に近接したところが低減するようなドーピングレベルを取り込むことによって、ドーピングを使用して、エッチング中に製造され得る、基板に近接したところがより広い構造を補正することができる。ドーパントは、ドーピングに通常使用される任意の数の材料であってよく、幾つかの実施形態では、例えばリンであってよい。リンのドーピングは、構造に沿った任意の量のＮ＋又はＮ－のドーピングを含み得る勾配に含められていてよい。シリコン３１０は、任意の高さにまで成長させることができ、幾つかの実施形態では、６０μｍ未満の高さのデバイスを形成するために使用することができ、約５５μｍ以下、約５０μｍ以下、約４５μｍ以下、約４０μｍ以下、約３５μｍ以下、又はそれ未満の高さに形成することができる。

【0025】

［００２７］デバイス３００は、任意の数のパワーデバイスを製造するために使用することができ、異なるデバイスに対して異なるコンタクト構造を提供し得る。例えば、幾つかの実施形態では、デバイスは、Ｐ－Ｎ接合を形成するために使用することができ、幾つかの実施形態では、オーミックコンタクトを有していてよい。したがって、接合を形成するために、幾つかの実施形態では、方法２００は、オプションの工程２１０において注入プロセスを実行することを含み得る。一例として、シリコン構造の表面内の約１ミクロン又はそれ以上の深さまでホウ素の注入工程を実行することができる。スパイクアニール等のアニールを実行して注入を活性化し、図３Ｂに示すように注入領域３１５を形成することができる。

【0026】

［００２８］ドープされたシリコン層は、その後、工程２１５においてエッチングされ得る。エッチングにより、図３Ｂに示すように、シリコンの第１の面から基板３０５内へのレベルまで形成された１又は複数のトレンチが形成され得る。トレンチは、ダイオード又は他のパワーデバイス構造用だけでなく、半導体基板内に形成される他のいずれかのフィーチャのための深いトレンチフィーチャであってよい。トレンチは、構造材料全体で目標とする絶縁破壊電圧を生じやすくし、増加したアスペクト比によって特徴付けられ得る。例えば、各トレンチは、約１０以上、及び約１５以上、約２０以上、約２５以上、約３０以上、約３５以上、約４０以上、約４５以上、約５０以上、又はそれ以上であってよい深さ対幅比によって特徴付けられ得る。トレンチの間には、残りのシリコン材料３１０から活性領域が生成される場合があり、これはアノード又はカソード用のランドであってよく、トレンチの外側にはエッジ終端領域があってよい。これらの各領域は、上記で説明したように、基板に対して電荷バランスをとることができる。

【0027】

［００２９］上述したように、エッチングは、Ｎ型ドープされたシリコンを通る深さ全体に到達するものであってよく、図示したように基板３０５内まで到達し得る。したがって、エッチングプロセスは、本技術の幾つかの実施形態では、数十マイクロメートルをエッチングし得る。シリコン又は他の材料全体を異方性エッチングすることができる、任意の数のエッチングプロセスが実行可能である。非限定的な一例では、反応性イオンエッチングプロセスを実行してトレンチ構造を製造することができる。構造が深いため、図示したように、基板まで又は基板内に延在するテーパが形成されることがあり、その結果、トレンチの側壁が傾斜することがある。この結果、シリコン材料は、構造の上部における第１の幅によって、及び基板に近接する構造の底部における第１の幅よりも大きい第２の幅によって特徴付けられるようになり得る。シリコンの深さに沿った構造の幅は、約２μｍ以上であってよく、約２．５μｍ以上、約３．０μｍ以上、約３．１μｍ以上、約３．２μｍ以上、約３．３μｍ以上、約３．４μｍ以上、約３．５μｍ以上、約３．６μｍ以上、約３．７μｍ以上、約３．８μｍ以上、約３．９μｍ以上、約４．０μｍ以上、約４．５μｍ以上、約５．０μｍ以上、又はそれ以上であってよい。

【0028】

［００３０］幅分布はまた、上部から底部へ存在していてよく、底部幅は上部幅よりも大きい又は約１％広くてよく、底部幅は上部幅よりも大きい又は約２％広い、上部幅よりも大きい又は約３％広い、上部幅よりも大きい又は約４％広い、上部幅よりも大きい又は約５％広い、上部幅よりも大きい又は約６％広い、上部幅よりも大きい又は約７％広い、上部幅よりも大きい又は約８％広い、上部幅よりも大きい又は約９％広い、上部幅よりも大きい又は約１０％広い、上部幅よりも大きい又は約１１％広い、上部幅よりも大きい又は約１２％広い、上部幅よりも大きい又は約１３％広い、上部幅よりも大きい又は約１４％広い、上部幅よりも大きい又は約１５％広い、又はそれ以上であってよい。

【0029】

［００３１］パワーデバイスの十分な動作ブレークダウンは、基板にわたる最適な電荷密度の関数に基づいていてよく、これは、デバイス全体に電圧を分配し、構造の絶縁破壊電圧を高め得る。電荷密度は、シリコン又は他の構造材料のドーピング及び形成される構造の幅の関数に基づいていてよい。電荷密度は構造に対して固定されうるため、デバイスの深さに沿って幅が変化すると、電荷密度の均一性が制限される場合がある。これにより、より薄い領域がより早く絶縁破壊し、デバイス全体の絶縁破壊電圧が低下する可能性がある。しかしながら、電荷密度はドーピングとデバイス幅の両方の関数であるため、ドーピング勾配を用いてエッチングプロセスによって生じる幅の差を補正することで、この構造は製造の複雑さによる課題を克服することができる。

【0030】

［００３２］従って、構造全体にドーパントの勾配を生じさせることによって、幅の逆勾配を補正して十分な電荷密度を維持することができる。別の言い方をすれば、本技術の実施形態によれば、幅が基板に近接して大きい場合には、ドーパントレベルを下げることができ、幅が基板の遠位で大きい場合には、ドーパントレベルを上げることができる。これにより、デバイス全体の改善された電荷密度分布が確保され、より均一な分布を得ることによってデバイスの絶縁破壊電圧を向上させることができる。エッチングプロセスは、シリコン層に沿って直線的な傾斜を生じさせる可能性があるため、ドーパントの直線的な増加は、構造を補正することができる。しかしながら、ドーパント混入の大小を含め、任意の数のドーパント調整を行うことができることを理解されたい。したがって、幾つかの実施形態では、ドーピングは、シリコン層の底部に近接して第１のレベルに設定することができ、エッチングプロセスによって生じ得る識別された直線傾斜に関連して直線的に増加させることができる。ドーパントの勾配は、シリコン材料の厚さに沿って完全に延在していてよく、基板に直接隣接する位置を含む半導体基板に近接する位置から、半導体基板に隣接する面とは反対側の面に近接する位置まで延在していてよい。ドーピングの勾配はまた、側壁の傾斜が延在し得るあらゆる小さい部分を通って延在していてよい。ドーパント混入は、任意の範囲のドーパントレベルであってよく、デバイス、材料、及び寸法の関数であってよい。従って、広範囲のドーパントレベルが本技術によって包含され得ることを理解されたい。

【0031】

［００３３］１つの非限定的な例として、構造は、約４０μｍから約４５μｍの厚さで、約３μｍの上部幅を有し、基板に向かって延在する幅が増加し、基板表面では３．５μｍであり得るように形成され得る。リン等のドーパント又は他のいずれかのドーパント材料は、基板に近接する位置に約８．５ｅ１５ｃｍ^－３以下の濃度で取り込むことができ、約８．４ｅ１５ｃｍ^－３以下、約８．３ｅ１５ｃｍ^－３以下、約８．２ｅ１５ｃｍ^－３以下、約８．１ｅ１５ｃｍ^－３以下、約８．０ｅ１５ｃｍ^－３以下、約７．９ｅ１５ｃｍ^－３以下、約７．８ｅ１５ｃｍ^－３以下、約７．７ｅ１５ｃｍ^－３以下、又はそれ未満の濃度で取り込むことができる。注入領域の表面までを含む基板から遠位の位置において、ドーパントは、約８．５ｅ１５ｃｍ^－３以上の濃度で取り込むことができ、約８．６ｅ１５ｃｍ^－３以上、約８．７ｅ１５ｃｍ^－３以上、約８．８ｅ１５ｃｍ^－３以上、約８．９ｅ１５ｃｍ^－３以上、約９．０ｅ１５ｃｍ^－３以上、約９．１ｅ１５ｃｍ^－３以上、約９．２ｅ１５ｃｍ^－３以上、約９．３ｅ１５ｃｍ^－３以上、約９．４ｅ１５ｃｍ^－３以上、約９．５ｅ１５ｃｍ^－３以上、又はそれ以上の濃度で取り込むことができる。傾斜したトレンチ側壁形成を補正するために、ドーピングの直線的勾配又はその他いずれかの勾配が、これらの取り込み範囲の間で底部から上部まで生成され得る又は延在していてよい。

【0032】

［００３４］いくつかのオプションの工程を用いることを含む本技術の任意の数の実施形態に従って、１又は複数の材料層がトレンチに沿って形成され得る。層は、シリコン構造の両側等、トレンチ内又はトレンチに沿って形成され得る。例えば、工程２２０において、ライナであってよい第１の酸化物層３２０が形成され得る。ライナ層は、基板及び各フィーチャにわたって形成された共形層であってよい。図３Ｂに示すように、ライナ層３２０は、基板３０５と同様にシリコン層の側壁に沿って同様に延在していてよい。ライナは、電荷バランス層であってよく、基板の電荷を収容するように構成された任意の材料を含み得る。非限定的な一例として、ライナ層は酸化アルミニウム、又は他のいずれかの金属酸化物であってよい。第１の酸化物の厚さは、約５．０ｎｍ以下であってよく、約４．５ｎｍ以下、約４．０ｎｍ以下、約３．５ｎｍ以下、約３．０ｎｍ以下、約２．５ｎｍ以下、約２．０ｎｍ以下、約１．５ｎｍ以下、約１．０ｎｍ以下、又はそれ未満であってよく、これはトレンチ幅を制限するのに役立ち得る。先に説明したように、固定電荷がライナ層に沿って生成され得、ライナに沿って一貫していてよい。

【0033】

［００３５］その後、工程２２５においてトレンチを充填することができ、二酸化ケイ素等の誘電体材料３２５、又は任意の他の充填物もしくは誘電体材料で充填することができる。パワーデバイスを製造するために、工程２３０において後続のコンタクト形成が行われ得る。コンタクト３３０は、Ｐ－Ｎ接合の注入領域の上に形成されるオーミックコンタクトであってよい、又はショットキーコンタクトを形成することができる。ショットキーコンタクトの場合、オプションの注入ドープ３１５を除外することができ、金属シリサイドコンタクト３３０を形成することができる。コンタクトはまた、約０．６０Ｖ以上のバリア高さを生成するために、ホウ素、リン、ヒ素、又は他のいずれかの材料等の注入イオンによって特徴付けることができ、約０．６５Ｖ以上、約０．７０Ｖ以上、約０．７５Ｖ以上、約０．８０Ｖ以上、約０．８５Ｖ以上、又はそれを上回るバリア高さを生成し得る。

【0034】

［００３６］これにより、約１．３５ｅ１２ｃｍ^－２以上の電荷密度によって特徴付けられ得、約１．４０ｅ１２ｃｍ^－２以上、約１．４５ｅ１２ｃｍ^－２以上、約１．５０ｅ１２ｃｍ^－２以上、約１．５５ｅ１２ｃｍ^－２以上又はそれを上回る電荷密度によって特徴付けられ得るパワーダイオード等のパワーデバイスが製造され得る。これにより、約６５０Ｖの絶縁破壊電圧によって特徴付けられるデバイスを製造することができ、約６６０Ｖ以上、約６７０Ｖ以上、約６８０Ｖ以上、約６９０Ｖ以上、約７００Ｖ以上、約７１０Ｖ以上、約７２０Ｖ以上、約７３０Ｖ以上、又はそれよりも高い絶縁破壊電圧によって特徴付けられるデバイスを製造することができる。ショットキーコンタクトを形成することにより、Ｐ－Ｎ接合上の注入領域が形成され得るシリコン材料の高さが追加されるため、電圧が１０Ｖから２０Ｖ高くなる可能性がある。本技術の実施形態に従ってデバイスを製造することにより、プロセスの複雑さを補いつつ、デバイス性能の向上を達成することができる。従来の技術では、シリコン材料をより厚く形成する必要があり得るため、同等の絶縁破壊電圧を得ることができない可能性がある。しかし、このようなアプローチでは、更なる課題が生じる。例えば、エピタキシャル領域を増やすと、更に深い酸化物トレンチ形成が必要となり、エッチングプロセスが更に困難になり得る。更に、デバイスの高さを増すことで、直列抵抗が増加し、デバイス全体の性能が低下する。従って、本技術は、従来の設計に比べて優れたデバイスを製造することができる。

【0035】

［００３７］これまでの明細では、本技術の様々な実施形態の理解が得られるように、説明の目的で、多数の詳細を記載してきた。しかし、当業者であれば、これらの詳細の一部を省略して、又は追加の詳細を加えて、特定の実施形態を実施することができることは明らかであろう。

【0036】

［００３８］幾つかの実施形態を開示したが、実施形態の主旨から逸脱することなく、様々な修正、代替構造、及び同等物を使用できることが当業者によって認識されるであろう。さらに、本技術を不必要に曖昧にしないように、幾つかの周知のプロセス及び要素は説明していない。したがって、上記の明細を、本技術の範囲を限定するものと解釈すべきではない。さらに、方法又はプロセスは、順次又は段階的に説明され得るが、工程は、同時に、又は列挙されたものとは異なる順序で実行され得ることを理解されたい。

【0037】

［００３９］値の範囲が提供される場合、文脈が明確に別段の指示をしていない限り、その範囲の上限と下限との間の、下限の単位の最小部分までの各介在値もまた、具体的に開示されることを理解されたい。いずれかの記載された値又は記載された範囲の記載されていない介在値と、その記載された範囲の他のいずれかの記載された値又は介在値との間のいかなるより狭い範囲も含まれる。これらのより小さい範囲の上限と下限は、独立して範囲に含まれる又は除外される場合があり、より小さい範囲に一方、又は両方の限界値が含まれる、又はどちらも含まれない各範囲も、記載された範囲におけるいずれかの具体的に除外された限界値に従って、本技術内に含まれる。記載された範囲に限界値の一方又は両方が含まれる場合、それら含まれる限界値の一方又は両方を除外する範囲も含まれる。

【0038】

［００４０］本明細書及び添付の特許請求の範囲で使用される単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明確に別段の指示をしない限り、複数形の参照を含む。したがって、例えば、「トレンチ（ａ ｔｒｅｎｃｈ）」への言及は、複数の上記トレンチを含み、「層（ｔｈｅ ｌａｙｅｒ）」への言及は、当業者に周知の１又は複数の層及びその等価物等に対する言及等を含む。

【0039】

［００４１］また、本明細書及び以下の特許請求の範囲で使用する場合、「含む、備える（ｃｏｍｐｒｉｓｅ）」、「含む、備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｃｏｎｔａｉｎ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、及び「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、整数、構成要素、又は工程の存在を指定するものであるが、１又は複数の他の特徴、整数、構成要素、工程、実施、又は群の存在又は追加を排除するものではない。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【国際調査報告】