特表 2024-506537 ＩＣＴ高圧電源の高電圧抵抗器ストリングに沿った電圧分布を最適化するシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-14

(54)【発明の名称】ＩＣＴ高圧電源の高電圧抵抗器ストリングに沿った電圧分布を最適化するシステム

(51)【国際特許分類】

   H02M 7/04 20060101AFI20240206BHJP

【ＦＩ】

H02M7/04 Z

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023545917

(86)(22)【出願日】2022-01-12

(85)【翻訳文提出日】2023-09-26

(86)【国際出願番号】 US2022012110

(87)【国際公開番号】W WO2022169570

(87)【国際公開日】2022-08-11

(31)【優先権主張番号】17/166,413

(32)【優先日】2021-02-03

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】モガヴィーラ， ヴァス

(72)【発明者】

【氏名】リビキ， ピョートル アール．

【テーマコード（参考）】

5H006

【Ｆターム（参考）】

5H006CA07

5H006CB03

5H006CC01

5H006CC02

5H006DA04

5H006DB01

5H006HA08

5H006HA09

(57)【要約】

絶縁コア変圧器（ＩＣＴ）高電圧ＤＣ電源が開示される。電源は複数のプリント回路基板を含み、各プリント回路基板は二次巻線と電圧ダブラー回路を含む。これらの電圧ダブラー回路は直列に配列される。積層されたプリント回路基板は、複数のグレーディングリングによって取り囲まれる。最後のグレーディングリングは出力電圧に電気的に接続される。次に、隣接するグレーディングリングの間に高電圧抵抗器を配置して分圧器を形成する。第１のグレーディングリングの電圧は、ＡＣ電源の出力を調整するためのフィードバックシステムの一部として使用され得る。高電圧抵抗器をグレーディングリング上に配置することにより、より均一な電圧勾配を生成することができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

ＤＣ電圧を生成するための高電圧ＤＣ電源であって、
一次巻線と、
最初のプリント回路基板と最後のプリント回路基板とを含む、複数の積層されたプリント回路基板であって、各プリント回路基板は、
第１の端と第２の端とを有する二次巻線、及び
前記二次巻線と通信し、高電圧出力と低電圧を有する電圧増倍回路であって、第１のプリント回路基板の前記高電圧出力は、隣接する第２のプリント回路基板の前記低電圧と通信し、前記最後のプリント回路基板の前記高電圧出力は前記ＤＣ電圧を含む、前記電圧増倍回路を含む、前記複数の積層されたプリント回路基板と、
前記複数の積層されたプリント回路基板を取り囲む複数のグレーディングリングであって、前記複数のグレーディングリングの最後のものはＤＣ電圧と通信する、前記複数のグレーディングリングと、
隣接するグレーディングリングの間に配置されて分圧器を形成する高電圧抵抗器であって、前記複数のグレーディングリングのうちの最初のものは、低電圧抵抗器の１つの端子に接続され、前記低電圧抵抗器の第２の端子は接地され、前記低電圧抵抗器の両端の電圧は前記ＤＣ電圧を示す、前記高電圧抵抗器と
を含む、ＤＣ電圧を生成するための高電圧ＤＣ電源。

【請求項2】

前記最初のプリント回路基板と前記最後のプリント回路基板との間に配置された少なくとも１つの追加のプリント回路基板を含む、請求項１に記載の高電圧ＤＣ電源。

【請求項3】

前記複数のグレーディングリングの前記最初のものと、前記複数のグレーディングリングの前記最後のものとの間に配置された少なくとも１つの追加のグレーディングリングを含む、請求項１に記載の高電圧ＤＣ電源。

【請求項4】

各電圧倍増回路によって生成される電圧が同じである、請求項１に記載の高電圧ＤＣ電源。

【請求項5】

前記一次巻線と通信するＡＣ電源と、前記ＡＣ電源と通信するフィードバックシステムとをさらに含む、請求項１に記載の高電圧ＤＣ電源。

【請求項6】

前記低電圧抵抗器の両端間の電圧が、前記フィードバックシステムによって前記ＡＣ電源の出力を制御するために使用される、請求項５に記載の高電圧ＤＣ電源。

【請求項7】

前記低電圧抵抗器の両端の電圧に関連する測定誤差が、前記複数のグレーディングリングが使用されない実施形態と比較して、少なくとも３分の１に低減される、請求項６に記載の高電圧ＤＣ電源。

【請求項8】

前記複数の積層されたプリント回路基板のうちの少なくとも１つが、複数の電圧増倍回路を含む、請求項１に記載の高電圧ＤＣ電源。

【請求項9】

前記電圧増倍回路が電圧ダブラー回路を含む、請求項１に記載の高電圧ＤＣ電源。

【請求項10】

前記電圧ダブラー回路が、
直列に配列された複数のキャパシタを含むキャパシタストリングであって、前記キャパシタストリングの最初のキャパシタの負端は低電圧であり、前記キャパシタストリングの最後のキャパシタの正端は高電圧出力である、前記キャパシタストリングと、
直列に配列された複数のダイオードを含むダイオードストリングであって、前記ダイオードストリングの最初のダイオードのアノードは前記低電圧に接続され、前記ダイオードストリングの最後のダイオードのカソードは前記高電圧出力に接続され、前記二次巻線の前記第１の端は前記キャパシタストリングの中点に電気的に接続され、前記二次巻線の前記第２の端は前記ダイオードストリングの中点に電気的に接続される、前記ダイオードストリングと
を含む、請求項９に記載の高電圧ＤＣ電源。

【請求項11】

各プリント回路基板が、第１の端と第２の端を有する少なくとも１つの追加の二次巻線を含み、
前記電圧増倍回路は、
第１の端に前記低電圧を、第２の端に前記高電圧出力を有する前記電圧増倍回路を形成するように直列に配列された複数の低電圧ダブラー回路であって、各低電圧ダブラー回路は、正端と負端を含み、直列に配列された第１のキャパシタ及び第２のキャパシタ、並びに直列に配列された第１のダイオード及び第２のダイオードを含み、前記第１のキャパシタの正端は、前記第１のダイオードのカソードに電気的に接続され、前記低電圧ダブラー回路の正端を含み、第２のキャパシタの負端は、前記第２のダイオードのアノードに電気的に接続され、前記低電圧ダブラー回路の前記負端を含み、それぞれの二次巻線の第１の端は、前記第１のキャパシタと前記第２のキャパシタを接続するトレースに電気的に接続され、前記それぞれの二次巻線の前記第２の端は、前記第１のダイオードと前記第２のダイオードを接続するトレースに電気的に接続される、前記複数の低電圧ダブラー回路を含む、請求項１に記載の高圧ＤＣ電源。

【請求項12】

ＤＣ電圧を生成するための高電圧ＤＣ電源であって、
一次巻線と、
最初のプリント回路基板と最後のプリント回路基板とを含む、複数の積層されたプリント回路基板であって、各プリント回路基板は、
第１の端と第２の端とを有する二次巻線、及び
前記二次巻線と通信し、高電圧出力と低電圧を有する電圧増倍回路であって、第１のプリント回路基板の前記高電圧出力は、隣接する第２のプリント回路基板の前記低電圧と通信し、前記最後のプリント回路基板の前記高電圧出力は前記ＤＣ電圧を含む前記電圧増倍回路を含む、前記複数の積層されたプリント回路基板と、
前記複数の積層されたプリント回路基板を取り囲む複数のグレーディングリングであって、前記複数のグレーディングリングの最後のリングは前記ＤＣ電圧と通信し、高電圧抵抗器は、隣接するグレーディングリングの間に配置されて分圧器を形成し、前記複数のグレーディングリングのうちの最初のものは接地される、前記複数のグレーディングリングと
を含む、高電圧ＤＣ電源。

【請求項13】

前記最初のプリント回路基板と前記最後のプリント回路基板との間に配置された少なくとも１つの追加のプリント回路基板を含む、請求項１２に記載の高電圧ＤＣ電源。

【請求項14】

前記複数のグレーディングリングのうちの前記最初のものと前記複数のグレーディングリングのうちの前記最後のものとの間に配置された少なくとも１つの追加のグレーディングリングを含む、請求項１２に記載の高電圧ＤＣ電源。

【請求項15】

各電圧倍増回路によって生成される電圧が同じである、請求項１２に記載の高電圧ＤＣ電源。

【請求項16】

前記複数の積層されたプリント回路基板のうちの少なくとも１つが、複数の電圧増倍回路を含む、請求項１２に記載の高電圧ＤＣ電源。

【請求項17】

前記電圧増倍回路が電圧ダブラー回路を含む、請求項１２に記載の高電圧ＤＣ電源。

【請求項18】

前記電圧ダブラー回路が、
直列に配列された複数のキャパシタを含むキャパシタストリングであって、前記キャパシタストリングの最初のキャパシタの負端は前記低電圧であり、前記キャパシタストリングの最後のキャパシタの正端は前記高電圧出力である、前記キャパシタストリングと、
直列に配列された複数のダイオードを含むダイオードストリングであって、前記ダイオードストリングの最初のダイオードのアノードは前記低電圧に接続され、前記ダイオードストリングの最後のダイオードのカソードは前記高電圧出力に接続され、前記二次巻線の前記第１の端は前記キャパシタストリングの中点に電気的に接続され、前記二次巻線の前記第２の端は前記ダイオードストリングの中点に電気的に接続される、前記ダイオードストリングと
を含む、請求項１７に記載の高電圧ＤＣ電源。

【請求項19】

各プリント回路基板が、第１の端と第２の端を有する少なくとも１つの追加の二次巻線を含み、
前記電圧増倍回路は、
第１の端に前記低電圧を、第２の端に前記高電圧出力を有する前記電圧増倍回路を形成するように直列に配列された複数の低電圧ダブラー回路であって、各低電圧ダブラー回路は、正端と負端を含み、直列に配列された第１のキャパシタ及び第２のキャパシタ、並びに直列に配列された第１のダイオード及び第２のダイオードを含み、前記第１のキャパシタの正端は、前記第１のダイオードのカソードに電気的に接続され、前記低電圧ダブラー回路の正端を含み、第２のキャパシタの負端は、前記第２のダイオードのアノードに電気的に接続され、前記低電圧ダブラー回路の前記負端を含み、それぞれの二次巻線の第１の端は、前記第１のキャパシタと前記第２のキャパシタを接続するトレースに電気的に接続され、前記それぞれの二次巻線の前記第２の端は、前記第１のダイオードと前記第２のダイオードを接続するトレースに電気的に接続される、前記複数の低電圧ダブラー回路を含む、請求項１２に記載の高圧ＤＣ電源。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年２月３日に出願された米国特許出願第１７／１６６，４１３号の優先権を主張し、その開示全体が参照により本明細書に援用される。

【0002】

分野
本開示の実施形態は、絶縁コア変圧器高電圧電源内の高電圧抵抗ストリングに沿って電圧を均一に分配するためのシステムに関する。

【背景技術】

【0003】

背景
絶縁コア変圧器（ＩＣＴ）高電圧電源は、ＡＣ電圧から高電圧ＤＣ出力を生成する方法である。入力ＡＣ電圧は一次巻線と通信する。

【0004】

特定の実施形態では、入力電圧を、一次巻線の巻数に対する二次巻線の巻数の比に等しい係数で乗算する単一の二次巻線が存在する。電圧の整流と倍加は、ダイオードとキャパシタで構成される電圧回路を使用して行われる。通常、電圧器は、電圧を蓄積するための２つのキャパシタと２つのダイオードで構成され、それぞれが一方向にのみ電流が流れるようにする。キャパシタは直列に配列されているため、電圧が２倍になる。

【0005】

他の実施形態では、複数の二次巻線があり、それぞれが専用の電圧ダブラー回路を備えている。電圧ダブラー回路は直列に配列され、必要なより高いＤＣ電圧を生成する。

【0006】

ＩＣＴ高電圧電源は、複数の積層されたプリント回路基板を含み、各プリント回路基板は高電圧電源の１つの段を含む。例えば、所望の高電圧出力が１２５ｋＶであることが意図されている場合、それぞれが１２．５ｋＶを生成する１０枚のプリント回路基板が積層される可能性がある。これらのプリント回路基板は直列に接続され、高電圧出力を生成する。

【0007】

さらに、いくつかの実施形態では、ＡＣ電圧は閉ループ制御を介して制御される。実際の出力電圧が希望の出力電圧と比較され、それに応じてＡＣ電圧が調整される。これは、分圧器を利用して、出力電圧の所定の割合である低い直流電圧を生成することによって達成され得る。例えば、分圧器を使用して１２５ｋＶの出力電圧から１０Ｖの出力を生成することができる。この１０Ｖ出力は、ＡＣ電圧を制御するためのフィードバックの一部として使用される。

【0008】

高電圧出力の大きさのため、分圧器は通常、複数の高電圧抵抗器と１つ又は複数の低電圧抵抗器を使用して作成される。例えば、１０Ｖ出力を生成するには、５つの４００ＭΩ抵抗を直列に配列して高電圧抵抗器ストリングを形成する。高電圧抵抗器ストリングの一端は出力電圧に接続され、高電圧抵抗器ストリングの第２の端は１６０ｋΩ抵抗などの低電圧抵抗器に接続され得る。低電圧抵抗器の他端は接地されてもよい。出力電圧が実際に１２５ｋＶである場合、低電圧抵抗器の両端の電圧は１０Ｖになる可能性がある。出力電圧が目的の出力と異なる場合、低電圧抵抗器の両端の電圧はこの電圧とは異なる。

【0009】

しかしながら、特定の実施形態では、浮遊容量により、複数の高電圧抵抗器にかかる電圧は等しくない場合があり、その結果、一部の抵抗器は理想電圧よりも少ない電力を消費する一方、他の抵抗器は理想電圧よりも多く電力を消費することになる。

【0010】

抵抗器にわたるこの不均一な電圧分布は、これらの構成要素に電圧応力を引き起こす可能性があり、その結果、構成要素が早期に故障する可能性がある。電圧応力に加えて、分圧器の各抵抗器に出入りする電流が浮遊容量により同じでない可能性があるため、電圧測定誤差も発生する。これにより、実際の出力電圧と測定された出力電圧の間に差が生ずる。

【0011】

したがって、これらの構成要素間の電圧均一性を改善するシステム及び方法があれば有利である。さらに、このアプローチが低コストで実装が簡単であれば有益である。

【発明の概要】

【0012】

絶縁コア変圧器（ＩＣＴ）高電圧ＤＣ電源が開示される。電源は複数のプリント回路基板を含み、各プリント回路基板は二次巻線と電圧ダブラー回路を含む。これらの電圧ダブラー回路は直列に配列される。積層されたプリント回路基板は、複数のグレーディングリングによって取り囲まれる。最後のグレーディングリングは高電圧出力に電気的に接続される。次に、隣接するグレーディングリングの間に高電圧抵抗器を配置して分圧器を形成する。第１のグレーディングリングの電圧は、ＡＣ電源の出力を調整するためのフィードバックシステムの一部として使用され得る。高電圧抵抗器をグレーディングリング上に配置することにより、より均一な電圧勾配を生成することができる。

【0013】

一実施形態によれば、ＤＣ電圧を生成するための高電圧ＤＣ電源が開示される。高電圧ＤＣ電源は、一次巻線と、最初のプリント回路基板と最後のプリント回路基板を含む、複数の積層されたプリント回路基板とを含み、各プリント回路基板は、第１の端と第２の端を有する二次巻線、及び二次巻線と通信し、高電圧出力と低電圧を有する電圧増倍回路を含み、第１のプリント回路基板の高電圧出力は、隣接する第２のプリント回路基板の低電圧と通信し、最後のプリント回路基板の高電圧出力はＤＣ電圧を含み、複数のグレーディングリングは、複数の積層されたプリント回路基板を取り囲み、複数のグレーディングリングの最後のものが直流電圧と通信し、隣接するグレーディングリングの間に高電圧抵抗を配置して分圧器を形成し、複数のグレーディングリングのうちの第１の端子は低電圧抵抗器の一端子に接続され、低電圧抵抗器の第２の端子は接地され、低電圧抵抗器の両端の電圧はＤＣ電圧を示す。

【0014】

特定の実施形態では、最初のプリント回路基板と最後のプリント回路基板との間に少なくとも１つの追加のプリント回路基板が配置される。いくつかの実施形態では、複数のグレーディングリングの最初のものと複数のグレーディングリングの最後のものとの間に、少なくとも１つの追加のグレーディングリングが配置される。いくつかの実施形態では、各電圧増倍回路によって生成される電圧は同じである。いくつかの実施形態では、高電圧ＤＣ電源は、一次巻線と通信するＡＣ電源と、ＡＣ電源と通信するフィードバックシステムとを含む。特定の実施形態では、低電圧抵抗器の両端の電圧は、ＡＣ電源の出力を制御するためにフィードバックシステムによって使用される。特定の実施形態では、低電圧抵抗器の両端間の電圧に関連する測定誤差は、グレーディングリングが使用されない実施形態と比較して、少なくとも３分の１に減少する。いくつかの実施形態では、複数の積層されたプリント回路基板のうちの少なくとも１つは、複数の電圧増倍回路を含む。特定の実施形態では、電圧増倍回路は電圧ダブラー回路を含む。特定のさらなる実施形態では、電圧ダブラー回路は、直列に配列された複数のキャパシタを含むキャパシタストリングであって、キャパシタストリングの最初のキャパシタの負端はより低電圧にあり、キャパシタストリングの最後のキャパシタの正端は高電圧出力にある、キャパシタストリングと、直列に配列された複数のダイオードを含むダイオードストリングであって、ダイオードストリングの最初のダイオードのアノードは低電圧に接続され、ダイオードストリングの最後のダイオードのカソードは高電圧出力に接続される、ダイオードストリングとを含み、二次巻線の第１の端はキャパシタストリングの中点に電気的に接続され、二次巻線の第２の端はダイオードストリングの中点に電気的に接続される。いくつかの実施形態では、各プリント回路基板は、第１の端と第２の端を有する少なくとも１つの追加の二次巻線を含み、電圧増倍回路は、第１の端に低電圧を、第２の端に高電圧出力を有する電圧増倍回路を形成するように直列に配列された複数の低電圧ダブラー回路を含み、各低電圧ダブラー回路は、正端と負端を含み、直列に配置された第１のキャパシタ及び第２のキャパシタ、並びに直列に配置された第１のダイオード及び第２のダイオードを含み、第１のキャパシタの正端は、第１のダイオードのカソードに電気的に接続され、低電圧ダブラー回路の正端を含み、第２のキャパシタの負端は、第２のダイオードのアノードに電気的に接続され、低電圧ダブラー回路の負端を含み、それぞれの二次巻線の第１の端は、第１のキャパシタと第２のキャパシタを接続するトレースに電気的に接続され、それぞれの二次巻線の第２の端は、第１のダイオードと第２のダイオードを接続するトレースに電気的に接続される。

【0015】

他の実施形態によれば、ＤＣ電圧を生成するための高電圧ＤＣ電源が開示される。高電圧ＤＣ電源は、一次巻線と、最初のプリント回路基板と最後のプリント回路基板を含む、複数の積層されたプリント回路基板とを含み、各プリント回路基板は、第１の端と第２の端を有する二次巻線、及び二次巻線と通信し、高電圧出力と低電圧を有する電圧増倍回路を含み、第１のプリント回路基板の高電圧出力は、隣接する第２のプリント回路基板の低電圧と通信し、最後のプリント回路基板の高電圧出力はＤＣ電圧を含み、複数のグレーディングリングは複数の積層されたプリント回路基板を取り囲み、複数のグレーディングリングの最後のものはＤＣ電圧と通信し、高電圧抵抗器が隣接するグレーディングリングの間に配置されて分圧器を形成し、グレーディングリングの最初のものは接地される。特定の実施形態では、最初のプリント回路基板と最後のプリント回路基板との間に少なくとも１つの追加のプリント回路基板が配置される。いくつかの実施形態では、複数のグレーディングリングの最初のものと複数のグレーディングリングの最後のものとの間に、少なくとも１つの追加のグレーディングリングが配置される。いくつかの実施形態では、各電圧増倍回路によって生成される電圧は同じである。いくつかの実施形態では、複数の積層されたプリント回路基板のうちの少なくとも１つは、複数の電圧増倍回路を含む。特定の実施形態では、電圧増倍回路は電圧ダブラー回路を含む。特定のさらなる実施形態では、電圧ダブラー回路は、直列に配列された複数のキャパシタを含むキャパシタストリングであって、キャパシタストリングの最初のキャパシタの負端はより低い電圧にあり、キャパシタストリングの最後のキャパシタの正端は高電圧出力にある、キャパシタストリングと、直列に配列された複数のダイオードを含むダイオードストリングであって、ダイオードストリングの最初のダイオードのアノードは低電圧に接続され、ダイオードストリングの最後のダイオードのカソードは高電圧出力に接続される、ダイオードストリングとを含み、二次巻線の第１の端はキャパシタストリングの中点に電気的に接続され、二次巻線の第２の端はダイオードストリングの中点に電気的に接続される。いくつかの実施形態では、各プリント回路基板は、第１の端と第２の端を有する少なくとも１つの追加の二次巻線を含み、電圧倍増回路は、直列に配列された複数の低電圧ダブラー回路を含み、第１の端に低電圧を有し、第２の端に高電圧出力を有する電圧倍増回路を形成し、各低電圧ダブラー回路は、正端と負端とを含み、直列に配列された第１のキャパシタ及び第２のキャパシタ、並びに直列に配列された第１のダイオード及び第２のダイオードを含み、第１のキャパシタの正端は、第１のダイオードのカソードに電気的に接続され、低電圧ダブラー回路の正端を含み、第２のキャパシタの負端は、第２のダイオードのアノードに電気的に接続され、低電圧ダブラー回路の負端を含み、それぞれの二次巻線の第１の端は、第１のキャパシタと第２のキャパシタを接続するトレースに電気的に接続され、それぞれの二次巻線の第２の端は、第１のダイオードと第２のダイオードを接続するトレースに電気的に接続される。

【0016】

本開示をよりよく理解するために、添付の図面を参照する。これらの図面は参照により本明細書に援用される。

【図面の簡単な説明】

【0017】

【図1】一実施形態に従って電圧不均一性が補償された高電圧電源を示す代表的な概略図である。

【図2】一実施形態による、図１の高電圧電源内のプリント回路基板のそれぞれに配置された電圧器のレイアウトを示す図である。

【図3】別の実施形態による、図１の高電圧電源内のプリント回路基板の各々上に配置された電圧器のレイアウトを示す図である。

【図4】一実施形態による、図１の高電圧電源とともに使用される抵抗器ストリングの拡大図を示す。

【図5】一実施形態による、グレーディングリング上に配置された抵抗分圧器を示す図である。

【図6】別の実施形態による、グレーディングリング上に配置された抵抗分圧器を示す図である。

【図7】図７は、従来技術と比較した、高電圧電源における抵抗分圧器にわたる電圧分布を示す。

【発明を実施するための形態】

【0018】

本開示は、分圧器にわたるより均一な電圧分布を生成し、ＩＣＴ高電圧ＤＣ電源における電圧測定誤差を低減するためのシステム及び方法について説明する。さらに、本開示は、ＩＣＴ高電圧ＤＣ電源を取り囲む複数のグレーディングリングにわたってより均一な電圧分布を生成するためのシステムについて説明する。

【0019】

図１は、ＩＣＴ高電圧ＤＣ電源１の第１の実施形態を示す。ＩＣＴ高電圧ＤＣ電源１は、一次巻線２０を含む。一次巻線２０は、ＡＣ電圧電源１０に接続され得る。一次巻線２０は、積層された複数のプリント回路基板３０の各々の１つ又は複数の開口部を通過する。例えば、図１に示すように、一次巻線２０はフェライトの底部バー上に載っている。プリント回路基板３０（ＰＣＢ）のそれぞれは、磁束を結合するフェライト底部バーに近接して１つ又は複数の二次巻線３１を含む。各ＰＣＢ上の二次巻線３１は、以下により詳細に説明するように、そのプリント回路基板３０上に配置された電圧増倍回路と通信する。さらに、特定の実施形態では、各プリント回路基板３０は、それぞれが１つ又は複数の二次巻線３１と通信する２つの電圧増倍回路を有してもよい。さらに、１つのＰＣＢ上の電圧増倍回路の出力は、隣接するＰＣＢ上に配置された電圧増倍回路への入力電圧として機能することができる。換言すれば、１つのプリント回路基板３０上の電圧増倍回路の出力は、高電圧出力を形成するためにスタックに形成された他のプリント回路基板上の電圧増倍回路と直列にカスケード接続される。各プリント基板は独立した電圧を生成し、直列にカスケード接続されて高電圧出力を生成する。特定の実施形態では、電圧増倍回路は電圧ダブラー回路を含む。

【0020】

図２は、各プリント回路基板３０上に配置され得る電圧ダブラー回路３２の第１の実施形態を示す。プリント回路基板３０は、複数の層を有する従来のプリント回路基板であってもよく、導電層はＦＲ４などの絶縁材料によって互いに分離されている。特定の実施形態では、プリント回路基板３０は２つの導電層、頂面と底面とを含むことができる。電気トレースは、プリント回路基板のこれらの層上に配置され得る。ビアは、頂面のトレースを低面のトレースに接続するために使用できる。これらの電気トレースは、プリント回路基板上に配置された様々な構成要素を電気的に接続するために使用される。他の実施形態では、３つ以上の導電層があってもよい。

【0021】

電圧ダブラー回路３２はキャパシタストリングも含む。ストリングは、直列に配列された複数のキャパシタ１００を含む。キャパシタは各々、同じ静電容量及び電圧定格を有することができる。キャパシタストリングの第１の端はより低お電圧３４に接続され、キャパシタストリングの第２の端はより高い電圧３５に接続される。電圧ダブラー回路３２はまた、ダイオードのストリングを備える。ダイオードストリングは、同様に直列に配列された複数のダイオード１１０を含む。ダイオードストリングの第１の端はより低い電圧３４に接続され、ダイオードストリングの第２の端はより高い電圧３５に接続される。１つのダイオードのカソードは、ダイオードストリング内の隣接するダイオードのアノードに接続される。したがって、最初のダイオードのアノードはより低い電圧３４に接続され、ダイオードストリングの最後のダイオードのカソードはより高い電圧３５に接続される。ＡＣサイクルの正の部分では、中間点とより高い電圧３５の間に配置されたダイオードが電流を流し、中間点とより高い電圧３５の間に配置されたキャパシタを充電する。ＡＣサイクルの負の部分の間、中点とより低い電圧３４との間に配置されたダイオードが電流を流し、中点とより低い電圧３４との間に配置されたキャパシタを充電する。したがって、各ダイオードのカソードは、そのダイオードのアノードよりも高い電圧になる。

【0022】

特定の実施形態では、ダイオード１１０とキャパシタ１００の数は等しい。他の実施形態では、ダイオード１１０とキャパシタ１００の数は異なっていてもよい。キャパシタ１００及びダイオード１１０の数は、中点の両側に等しい数のダイオード及びキャパシタが存在するように偶数であってもよい。二次巻線３１の第１の端は、キャパシタストリングの中点に電気的に接続されている。二次巻線３１の第２の端は、ダイオードストリングの中点に電気的に接続されている。中点とは、第１の端と中点との間に配置されるキャパシタ１００（及びダイオード１１０）の数と、中点と第２の端との間に配置される数と同じ数のキャパシタ１００（及びダイオード１１０）が配置されることを意味する。

【0023】

図２は１２個のキャパシタ１００及び１２個のダイオード１１０を示しているが、本開示はこの実施形態に限定されない。むしろ、キャパシタ１００及びダイオード１１０の数は、本開示によって限定されない。さらに、キャパシタ１００とダイオード１１０の数は同じである必要はない。

【0024】

図３は、各プリント回路基板３０上に配置され得る高電圧ダブラー回路３０１の第２の実施形態を示す。この実施形態では、複数の二次巻線３１がある。各二次巻線３１は、関連する低電圧ダブラー回路３５０と通信している。各低電圧ダブラー回路３５０は、直列に配列された２つのキャパシタ３６０ａ、３６０ｂと、直列に配列された２つのダイオード３７０ａ、３７０ｂを含む。二次巻線３１の第１の端は、２つのキャパシタ３６０ａ、３６０ｂを接続するトレースと電気的に接触している。二次巻線３１の第２の端は、ダイオード３７０ａのアノードをダイオード３７０ｂのカソードに接続するトレースと電気的に接触している。キャパシタ３６０ａの正端は、ダイオード３７０ａのカソードに電気的に接続される。キャパシタ３６０ｂの負端は、ダイオード３７０ｂのアノードに電気的に接続される。

【0025】

低電圧ダブラー回路３５０は直列に接続されて高電圧ダブラー回路３０１を形成する。換言すれば、１つの低電圧ダブラー回路３５０のダイオード３７０ａのカソードは、隣接する低電圧ダブラー回路３５０のダイオード３７０ｂのアノードと電気的に接触している。各低電圧ダブラー回路３５０は、少なくとも１つの他の低電圧ダブラー回路３５０に電気的に直列に接続され、高電圧ダブラー回路３０１を形成する。

【0026】

第１の低電圧ダブラー回路３５０への入力は低電圧３４と電気的に接続されており、一方、最後の低電圧ダブラー回路３５０の出力は高電圧３５と電気的に接続されている。

【0027】

どの電圧ダブラー回路が使用されるかに関係なく、１つのプリント回路基板３０のより高い電圧３５は、スタック内の隣接するプリント回路基板のより低い電圧３４に電気的に接続される。いくつかの実施形態では、各プリント回路基板上の電圧ダブラー回路によって生成される電圧は同じである。

【0028】

したがって、各ＰＣＢの電圧ダブラー回路の出力は、隣接するＰＣＢの電圧ダブラー回路と直列になり、電圧ダブラー回路をカスケード接続する。例えば、１０個のＰＣＢが積層されている場合、各ＰＣＢ上の電圧ダブラー回路が１２．５ｋＶを生成すると、出力電圧は１２５ｋＶになり得る。当然ながら、異なる数のＰＣＢが使用されてもよく、各電圧ダブラー回路によって生成される電圧が上記の例とは異なっていてもよい。出力電圧を生成するＰＣＢは、最後のプリント回路基板と呼ぶことができる。この最後のプリント基板は、直列の最後のＰＣＢである。直列の最初のプリント回路基板は、第１のプリント回路基板と呼ぶことができる。図１に示すように、プリント回路基板が垂直に積層されている場合、最初のＰＣＢが最下位のプリント回路基板となり、最後のＰＣＢが最上層のプリント回路基板となり得る。当然ながら、最後のＰＣＢが最下位のプリント回路基板になるようにスタックを反転することもできる。

【0029】

上記の説明は電圧ダブラー回路に言及しているが、これらの電圧ダブラー回路は電圧を倍増しなくてもよいことは理解される。例えば、３倍電圧回路、４倍電圧回路、又は整流回路を用いてもよい。

【0030】

再び図１を参照すると、積層されたプリント回路基板３０を取り囲んでいるのは、複数のグレーディングリング４０である。グレーディングリング４０は、ＩＣＴ高電圧ＤＣ電源１によって放出されるコロナ効果を低減するために使用される。グレーディングリング４０は、積層されたプリント回路基板３０に沿ってより均一な電位を生成する役割も果たす。グレーディングリング４０は、金属などの導電性材料で作られている。グレーディングリングは円形リングであってもよく、プリント回路基板３０の寸法よりも大きい内径を有していてもよい。

【0031】

複数のグレーディングリング４０の最後のグレーディングリングは、最後のプリント回路基板によって生成され得る出力電圧と通信する。したがって、最後のグレーディングリングに印加される電圧は、ＩＣＴ高圧ＤＣ電源１の出力電圧と等しい。第１のグレーディングリングは、以下でより詳細に説明するように、最下位のプリント回路基板であり得る第１のプリント回路基板と通信することができる。特定の実施形態では、最後のグレーディングリングと最初のグレーディングリングとの間に少なくとも１つのグレーディングリングが配置される。いくつかの実施形態では、最後のグレーディングリングと最初のグレーディングリングとの間に複数のグレーディングリングが配置される。

【0032】

グレーディングリング４０の数は、プリント回路基板３０の数と異なっていてもよい。

【0033】

高電圧抵抗器５０は、隣接するグレーディングリング４０を電気的に接続するために使用される。例えば、６つのグレーディングリング４０がある場合、直列に配列された５つの高電圧抵抗器５０があり、これらはグレーディングリング４０上に分圧器を形成するために使用される。各高電圧抵抗器５０の抵抗値は同じであってもよい。これらの高電圧抵抗器５０は高電圧抵抗器ストリングを形成する。

【0034】

これらの高電圧抵抗器５０は、図４に最も良く示されているように、グレーディングリング４０に直接取り付けることができる。例えば、各高電圧抵抗器５０の端子は、２つの隣接するグレーディングリング４０にクランプ又は別の方法で固定されてもよい。グレーディングリング４０及び高電圧抵抗器５０は、浮遊容量を補償するシールド容量として機能する。高電圧抵抗器５０は、浮遊容量からの漏れがグレーディングリング４０によってほぼまたは完全に中和され、分圧器に沿った電圧差がほぼ均一になるようにグレーディングリング４０上に配置される。

【0035】

図５は、１０個の積層されたプリント回路基板３０と６つのグレーディングリング４０を示すブロック図を示す。最後のグレーディングリング４０ａは、最後のプリント回路基板３０ａによって生成される出力電圧と電気的に接続されている。高電圧抵抗器５０は、隣接するグレーディングリング４０の各対の間に高電圧抵抗器が存在するように、隣接するグレーディングリングを接続するために使用される。第１のグレーディングリング４０ｂは、第１のプリント回路基板３０ｂと電気的に接続されている。他のグレーディングリング４０はいずれも、他のプリント回路基板によって生成された電圧と通信していないことに留意されたい。特定の実施形態では、最後のプリント回路基板３０ａと第１のプリント回路基板３０ｂとの間に少なくとも１つのプリント回路基板が配置される。いくつかの実施形態では、最後のプリント回路基板３０ａと第１のプリント回路基板３０ｂとの間に複数のプリント回路基板が配置される。

【0036】

第１のグレーディングリング４０ｂは、第１のプリント回路基板３０ｂ上に配置され得る低電圧抵抗器３８に電気的に接続される。例えば、第１のプリント回路基板３０ｂ上の低電圧抵抗器の一方の端子は第１のグレーディングリング４０ｂと通信し、一方、低電圧抵抗器の第２の端子はアースと通信することができる。あるいはまた、低電圧抵抗器３８の一方の端子を第１のグレーディングリング４０ｂ上又はその近くに配置し、一方、低電圧抵抗器の第２の端子を接地させてもよい。これらの実施形態では、第１のグレーディングリング４０ｂは接地されていないが、グレーディングリング４０上に配置された高電圧抵抗器５０と、第１のグレーディングリング４０ｂと通信する低電圧抵抗器３８とを含む分圧器によって生成される電圧にある。例えば、グレーディングリング４０上に配置された高電圧抵抗器５０がそれぞれ４００ＭΩであり、低電圧抵抗器３８が１６０ｋΩである場合、第１のグレーディングリング４０ｂの電圧は１０．０００Ｖであってもよい。

【0037】

この実施形態では、第１のグレーディングリング４０ｂの電圧は、ＡＣ電圧電源１０の大きさを制御するフィードバックシステム５００の一部として使用され得る。フィードバックシステム５００は、比例コントローラ、比例微分（ＰＤ）コントローラ、比例積分微分（ＰＩＤ）コントローラ、又は他のタイプのコントローラなどのコントローラを含むことができる。例えば、第１のグレーディングリング４０ｂの電圧が期待値よりも低い場合、フィードバックシステム５００は、ＡＣ電圧電源１０からの電圧出力を増加させることができる。逆に、第１のグレーディングリング４０ｂの電圧が期待値よりも大きい場合、フィードバックシステム５００は、ＡＣ電圧電源１０からの電圧出力を減少させることができる。

【0038】

図６に示す別の実施形態によれば、第１のグレーディングリング４０ｂは電気的に接地される。これは、第１のプリント回路基板３０ｂへの接続を介して行うことができる。このようにして、各グレーディングリング４０の電圧は、Ｎ^＊（出力電圧）／Ｍ－１にほぼ等しく、Ｍはグレーディングリング４０の数であり、Ｎは直列におけるグレーディングリングの位置である。具体的には、第１のグレーディングリング４０ｂのＮの値は０であり、最後のグレーディングリング４０ａのＮの値はＭ－１である。再び、図４に関して上述したように、最後のグレーディングリング４０ａのみがプリント回路基板３０の出力電圧と通信している。残りのグレーディングリングは、同じく接地されている第１のグレーディングリング４０ｂを除き、高電圧抵抗器５０を介して隣接するグレーディングリングとのみ接続されている。

【0039】

一例として、出力電圧が１２５ｋＶであり、６つのグレーディングリングがある場合、グレーディングリング４０の電圧は、それぞれ、０、２５ｋＶ、５０ｋＶ、７５ｋＶ、１００ｋＶ、及び１２５ｋＶであってもよい。この実施形態では、グレーディングリング４０はＡＣ電圧電源１０にフィードバックを提供しない。むしろ、この実施形態では、高電圧抵抗器５０は、積層されたプリント回路基板３０にわたってより均一な電圧勾配を生成するように機能する。

【0040】

ここで説明するシステムには多くの利点がある。出力１２５ｋＶの高圧電源についてシミュレーションを実行した。それぞれが電圧ダブラー回路を備えた１０個のプリント回路基板が使用された。一実施形態では、グレーディングリング４０は使用されず、上述の高電圧抵抗器５０が１つ又は複数のプリント回路基板上に配置された。５つの高電圧抵抗器５０があり、それぞれは４００ＭΩの抵抗値を有する。さらに、１６０ｋΩの抵抗を有する低電圧抵抗器３８もプリント回路基板の１つに配置された。上で説明したように、これら６つの抵抗器は分圧器を形成する。浮遊容量のため、高電圧抵抗器ストリング内の各高電圧抵抗器５０の両端の電圧は均一ではない。むしろ、より多くの電流が高電圧出力に最も近い高電圧抵抗器５０を通過するため、この高電圧抵抗器５０の両端の電圧降下は最大となる。高電圧抵抗器ストリング内の各高電圧抵抗器５０の両端の電圧は、高電圧出力から遠ざかるにつれて減少する可能性がある。例えば、各抵抗器でシミュレートされた電圧は次のとおりである。
１２５．０ｋＶ；８５．２１ｋＶ；５７．３４ｋＶ；３２．１０ｋＶ；１４．８３７ｋＶ；及び９．３９４Ｖ。

【0041】

各高電圧抵抗器におけるこの電圧は、図７の線７００に示されている。これは、高電圧出力付近の高電圧抵抗器にかかる電圧ストレスが増大することを意味し、早期故障につながる可能性がある。

【0042】

さらに、この実施形態を使用すると、低電圧抵抗器３８で測定される電圧は理論値よりも小さい。例えば、出力電圧が１２５ｋＶである場合、低電圧抵抗器３８で測定される電圧は理論的には１０．０００Ｖとなり得る。しかしながら、この実施形態では、上述したように、シミュレートされた電圧はわずか９．４Ｖであった。この電圧の差は、必要な高電圧出力を正確に生成する能力に影響を与える可能性がある。

【0043】

しかしながら、図５に示すように、グレーディングリング４０が導入され、高電圧抵抗器５０がグレーディングリング４０上に配置されると、電圧均一性は大幅に改善される。例えば、シミュレートされた分圧器の両端の電圧は次のようになる。
１２５．０ｋＶ；９８．９６０ｋＶ；７５．３４０ｋＶ；４８．６６ｋＶ；２４．３４ｋＶ；及び９．８７６Ｖ。

【0044】

高電圧抵抗器５０の両端の電圧は、図７の線７１０に示されている。具体的には、グレーディングリング４０を使用した場合の測定誤差は、０．６Ｖの誤差ではなく、０．１２５Ｖ未満である。これは測定誤差が４分の１に減少することになる。他の実施形態では、測定誤差は少なくとも３分の１に低減され得る。

【0045】

さらに、各高電圧抵抗器５０の両端の電圧はより均一になり、低電圧抵抗器３８の電圧は理論値にはるかに近くなる。したがって、構成要素の信頼性が向上し、高電圧出力の制御がより正確になり得る。これは、グレーディングリング４０によって生成されるシールド静電容量の効果によるものである。

【0046】

さらに、隣接するグレーディングリング４０の間に高電圧抵抗器５０を置くことにより、グレーディングリングに沿ってより均一な電位勾配も生成される。例えば、特定の実施形態では、各電圧ダブラー回路の電圧は、設計、負荷、又は他のパラメータに応じて異なり得る。高電圧出力のみを使用し、複数の高電圧抵抗器を使用してグレーディングリングを接続することによって、他の方法で可能であるよりも均一な電圧勾配をグレーディングリング４０上に生成することができる。

【0047】

本開示は、本明細書に記載される特定の実施形態によって範囲が限定されるものではない。実際、本明細書に記載されたものに加えて、本開示の他の様々な実施形態および修正形態は、前述の説明及び添付の図面から当業者には明らかとなるであろう。したがって、そのような他の実施形態及び変形は、本開示の範囲内に含まれるものとする。さらに、本開示は、本明細書では、特定の目的のための特定の環境における特定の実装に関連して説明されているが、当業者は、その有用性がそれに限定されず、本開示が任意の数の目的のために任意の数の環境で有益に実装され得ることを認識するであろう。したがって、以下に記載される特許請求の範囲は、本明細書に記載される本開示の全範囲及び趣旨を考慮して解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】