特表 2024-507722 均一性を実現するためのデューティサイクル制御

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-21

(54)【発明の名称】均一性を実現するためのデューティサイクル制御

(51)【国際特許分類】

   H05H 1/46 20060101AFI20240214BHJP

   H01L 21/3065 20060101ALI20240214BHJP

   H01L 21/31 20060101ALI20240214BHJP

【ＦＩ】

H05H1/46 R

H05H1/46 M

H01L21/302 101B

H01L21/31 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023547351

(86)(22)【出願日】2021-12-23

(85)【翻訳文提出日】2023-10-04

(86)【国際出願番号】 US2021065155

(87)【国際公開番号】W WO2022169518

(87)【国際公開日】2022-08-11

(31)【優先権主張番号】63/146,499

(32)【優先日】2021-02-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】592010081

【氏名又は名称】ラム リサーチ コーポレーション

【氏名又は名称原語表記】ＬＡＭ ＲＥＳＥＡＲＣＨ ＣＯＲＰＯＲＡＴＩＯＮ

(74)【代理人】

【識別番号】110000028

【氏名又は名称】弁理士法人明成国際特許事務所

(72)【発明者】

【氏名】マラクタノフ・アレクセイ・エム．

(72)【発明者】

【氏名】コザケヴィッチ・フェリックス・レイブ

(72)【発明者】

【氏名】ジ・ビング

(72)【発明者】

【氏名】ホランド・ジョン・ピー．

(72)【発明者】

【氏名】ボウミック・ラナディープ

【テーマコード（参考）】

2G084

5F004

5F045

【Ｆターム（参考）】

2G084AA02

2G084AA03

2G084AA05

2G084BB14

2G084CC04

2G084CC07

2G084CC08

2G084CC09

2G084CC12

2G084DD02

2G084DD15

2G084DD55

2G084HH22

2G084HH25

2G084HH26

2G084HH28

2G084HH42

5F004AA01

5F004BB13

5F004BB22

5F004CB09

5F004DA00

5F004EA28

5F045AA08

5F045BB01

5F045DP02

5F045EH13

5F045EM05

(57)【要約】

【解決手段】基板の表面にわたって処理速度における第１の均一性レベルを実現するための方法が記載される。方法は、基板の表面にわたって実現されるべき第１の均一性レベルを受信することと、第１の均一性レベルに基づいて、第１の複数の状態に関連付けられた第１の複数のデューティサイクルを識別することとを含む。第１の複数の状態は、第１の高周波（ＲＦ）信号の変数のものである。方法は、第１の複数のデューティサイクルを有する第１のＲＦ信号を生成するようにＲＦ発生器を制御することをさらに含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板の表面にわたって処理速度における第１の均一性レベルを実現するための方法であって、
前記基板の前記表面にわたって実現されるべき前記第１の均一性レベルを受信することと、
前記第１の均一性レベルに基づいて、第１の複数の状態に関連付けられた第１の複数のデューティサイクルを識別することであって、前記複数の状態が、第１の高周波（ＲＦ）信号の変数のものである、ことと、
前記第１の複数のデューティサイクルを有する前記第１のＲＦ信号を生成するようにＲＦ発生器を制御することと
を含む、方法。

【請求項2】

請求項１に記載の方法であって、
メモリデバイスから、前記第１の均一性レベルと前記第１の複数のデューティサイクルの間に１対１の対応関係を有するリストにアクセスすることをさらに含み、
前記第１の複数のデューティサイクルを識別することが、前記第１の複数のデューティサイクルが前記リスト内の前記第１の均一性レベルに対応していると判定することを含み、かつ、
前記ＲＦ発生器を制御することが、前記第１の複数のデューティサイクルを有するレシピ信号を前記ＲＦ発生器に送信することを含む、
方法。

【請求項3】

請求項２に記載の方法であって、
前記ＲＦ発生器を制御することが、前記レシピ信号を送信することの後に、トリガ信号を前記ＲＦ発生器に送信することを含む、
方法。

【請求項4】

請求項１に記載の方法であって、
前記基板の前記表面にわたって実現されるべき第２の均一性レベルを受信することと、
前記第２の均一性レベルに基づいて、第２の複数の状態に関連付けられた第２の複数のデューティサイクルを識別することであって、前記第２の複数の状態が、第２のＲＦ信号の変数のものである、ことと、
前記第２の複数のデューティサイクルを有する前記第２のＲＦ信号を生成するように前記ＲＦ発生器を制御することと
をさらに含む、方法。

【請求項5】

請求項４に記載の方法であって、前記第２の複数の状態の数が、前記第１の複数の状態の数と等しくない、方法。

【請求項6】

請求項４に記載の方法であって、前記第１の複数のデューティサイクル及び前記第２の複数のデューティサイクルが、各クロックサイクルと共に繰り返される、方法。

【請求項7】

請求項１に記載の方法であって、前記変数が、電力又は周波数である、方法。

【請求項8】

請求項１に記載の方法であって、前記第１の複数のデューティサイクルの各々が、クロックサイクル中に発生する期間であり、前記第１の複数の状態の各々が、前記第１のＲＦ信号のピークツーピーク振幅を表わす、方法。

【請求項9】

請求項１に記載の方法であって、前記第１の複数の状態が、前記第１のＲＦ信号の前記変数の複数の変数レベルを含み、前記複数の変数レベルの各々が、前記第１のＲＦ信号の前記変数のピークツーピークのエンベロープである、方法。

【請求項10】

基板の表面にわたって処理速度における第１の均一性レベルを実現するための方法であって、
前記基板の前記表面にわたって実現されるべき前記第１の均一性レベルを受信することと、
前記第１の均一性レベルに基づいて、変数の複数の状態に関連付けられた複数のデューティサイクルを識別することであって、前記複数の状態が、複数の高周波（ＲＦ）信号のものである、ことと、
前記複数のＲＦ信号を生成するように複数のＲＦ発生器を制御することと
を含む、方法。

【請求項11】

請求項１０に記載の方法であって、前記複数のデューティサイクルが、第１の複数のデューティサイクルと、第２の複数のデューティサイクルと、第３の複数のデューティサイクルとを含み、前記複数の状態が、第１の複数の状態と、第２の複数の状態と、第３の複数の状態とを含み、前記複数のＲＦ信号が、第１のＲＦ信号と、第２のＲＦ信号と、第３のＲＦ信号とを含み、前記複数のデューティサイクルを識別することが、
前記第１の均一性レベルに基づいて、前記第１の複数の状態に関連付けられた前記第１の複数のデューティサイクルを識別することであって、前記第１の複数の状態が、前記第１のＲＦ信号の前記変数のものである、ことと、
前記第１の均一性レベルに基づいて、前記第２の複数の状態に関連付けられた前記第２の複数のデューティサイクルを識別することであって、前記第２の複数の状態が、前記第２のＲＦ信号の前記変数のものである、ことと、
前記第１の均一性レベルに基づいて、前記第３の複数の状態に関連付けられた前記第３の複数のデューティサイクルを識別することであって、前記第３の複数の状態が、前記第３のＲＦ信号の前記変数のものである、ことと
を含む、方法。

【請求項12】

請求項１１に記載の方法であって、前記複数のＲＦ発生器が、第１のＲＦ発生器と、第２のＲＦ発生器と、第３のＲＦ発生器とを含み、前記複数のＲＦ発生器を制御することが、
前記第１のＲＦ信号を生成するように前記第１のＲＦ発生器を制御することと、
前記第２のＲＦ信号を生成するように前記第２のＲＦ発生器を制御することと、
前記第３のＲＦ信号を生成するように前記第３のＲＦ発生器を制御することと
を含む、方法。

【請求項13】

請求項１０に記載の方法であって、前記複数のデューティサイクルが、第１の複数のデューティサイクルと、第２の複数のデューティサイクルと、第３の複数のデューティサイクルとを含み、前記複数のＲＦ発生器が、第１のＲＦ発生器と、第２のＲＦ発生器と、第３のＲＦ発生器とを含み、前記方法が、
メモリデバイスから、前記第１の均一性レベルと前記複数のデューティサイクルの間に１対１の対応関係を有するリストにアクセスすることをさらに含み、
前記複数のデューティサイクルを識別することが、前記複数のデューティサイクルが前記リスト内の前記第１の均一性レベルに対応していると判定することを含み、かつ
前記複数のＲＦ発生器を制御することが、
前記第１の複数のデューティサイクルを有する第１のレシピ信号を、前記第１のＲＦ発生器に送信することと、
前記第２の複数のデューティサイクルを有する第２のレシピ信号を、前記第２のＲＦ発生器に送信することと、
前記第３の複数のデューティサイクルを有する第３のレシピ信号を、前記第３のＲＦ発生器に送信することと
を含む、方法。

【請求項14】

請求項１３に記載の方法であって、前記複数のＲＦ発生器を制御することが、前記第１、第２、及び第３のレシピ信号を送信することの後に、トリガ信号を前記複数のＲＦ発生器に送信することを含む、方法。

【請求項15】

請求項１０に記載の方法であって、前記複数のＲＦ信号が、第１のＲＦ信号と、第２のＲＦ信号と、第３のＲＦ信号とを含み、前記複数のＲＦ発生器が、第１のＲＦ発生器と、第２のＲＦ発生器と、第３のＲＦ発生器とを含み、前記複数の状態が、前記第１のＲＦ信号の前記変数の第１の複数の状態と、前記第２のＲＦ信号の前記変数の第２の複数の状態と、前記第３のＲＦ信号の前記変数の第３の複数の状態とを含み、前記複数のＲＦ発生器を制御することが、前記第１の複数の状態を有する前記第１のＲＦ信号を生成するように前記第１のＲＦ発生器を制御することを含み、前記方法が、
前記基板の前記表面にわたって実現されるべき第２の均一性レベルを受信することと、
前記第２の均一性レベルに基づいて、第４の複数の状態に関連付けられた第４の複数のデューティサイクルを識別することであって、前記第４の複数の状態が、第４のＲＦ信号の前記変数のものである、ことと、
前記第４のＲＦ信号の前記変数の前記第４の複数の状態の前記第４の複数のデューティサイクルを有する前記第４のＲＦ信号を生成するように、前記第１のＲＦ発生器を制御することと
をさらに含む、方法。

【請求項16】

基板の表面にわたって処理速度における第１の均一性レベルを実現するためのコントローラであって、
前記基板の前記表面にわたって実現されるべき前記第１の均一性レベルを受信し、
前記第１の均一性レベルに基づいて、第１の高周波（ＲＦ）信号の変数のものである第１の複数の状態に関連付けられた第１の複数のデューティサイクルを識別し、かつ
前記第１の複数のデューティサイクルを有する前記第１のＲＦ信号を生成するようにＲＦ発生器を制御する
ように構成されたプロセッサと、
前記プロセッサに接続され、前記第１の均一性レベルを記憶するように構成されたメモリデバイスと
を含む、コントローラ。

【請求項17】

請求項１６に記載のコントローラであって、前記プロセッサが、
前記メモリデバイスから、前記第１の均一性レベルと前記第１の複数のデューティサイクルの間に１対１の対応関係を有するリストにアクセスするように構成されており、
前記第１の複数のデューティサイクルを識別するために、前記プロセッサが、前記第１の複数のデューティサイクルが前記リスト内の前記第１の均一性レベルに対応していると判定するように構成されており、かつ、
前記ＲＦ発生器を制御するために、前記プロセッサが、前記第１の複数のデューティサイクルを有するレシピ信号を前記ＲＦ発生器に送信するように構成されている、
コントローラ。

【請求項18】

請求項１７に記載のコントローラであって、前記ＲＦ発生器を制御するために、前記プロセッサが、前記レシピ信号を送信した後にトリガ信号を前記ＲＦ発生器に送信するように構成されている、コントローラ。

【請求項19】

請求項１６に記載のコントローラであって、前記プロセッサが、
前記基板の前記表面にわたって実現されるべき第２の均一性レベルを受信し、
前記第２の均一性レベルに基づいて、第２のＲＦ信号の変数のものである第２の複数の状態に関連付けられた第２の複数のデューティサイクルを識別し、かつ
前記第２の複数のデューティサイクルを有する前記第２のＲＦ信号を生成するように前記ＲＦ発生器を制御する
ように構成されている、コントローラ。

【請求項20】

請求項１９に記載のコントローラであって、前記第２の複数の状態の数が、前記第１の複数の状態の数と等しくない、コントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、基板の処理において均一性を実現するためにデューティサイクルを制御するためのシステム及び方法に関する。

【背景技術】

【0002】

半導体技術の世代が進むごとに、ウェハの直径は大きくなり、トランジスタのサイズは小さくなる傾向にあり、結果として、これまで以上に高い精度と再現性がウェハプロセスにおいて求められている。シリコンウェハなどの半導体基板材料は、プラズマチャンバの使用を含む技術によって処理される。これらの技術は、プラズマエッチング、プラズマ洗浄、及びプラズマ蒸着などのプラズマアプリケーションを含む。

【0003】

現在利用可能なプラズマ処理システムは、プラズマアプリケーションの精度と再現性の向上がますます求められている半導体製造ツールの１つである。本開示に記載される実施形態が生じるのは、この文脈においてである。

【0004】

ここで提供される背景技術の説明は、本開示の文脈を大まかに提示することを目的とする。現時点で名前を挙げられている発明者らによる研究は、この背景技術の欄で説明される範囲内において、出願時に先行技術として別途みなされ得ない説明の態様と同様に、明示又は暗示を問わず、本開示に対抗する先行技術として認められない。

【発明の概要】

【0005】

本開示の実施形態は、基板の処理において均一性を実現するためにデューティサイクルを制御するためのシステム、装置、方法、及びコンピュータプログラムを提供する。本実施形態は、多くの方法、例えば、プロセス、装置、システム、デバイス、又はコンピュータ可読媒体に記録された方法で実施できることに留意されたい。いくつかの実施形態が以下に記載される。

【0006】

一実施形態において、基板の表面にわたって処理速度における第１の均一性レベルを実現するための方法が記載される。方法は、基板の表面にわたって実現されるべき第１の均一性レベルを受信することと、第１の均一性レベルに基づいて、第１の複数の状態に関連付けられた第１の複数のデューティサイクルを識別することとを含む。第１の複数の状態は、第１の高周波（ＲＦ）信号の変数のものである。方法は、第１の複数のデューティサイクルを有する第１のＲＦ信号を生成するようにＲＦ発生器を制御することをさらに含む。

【0007】

一実施形態において、基板の表面にわたって処理速度における第１の均一性レベルを実現するための方法が記載される。方法は、基板の表面にわたって実現されるべき第１の均一性レベルを受信することと、第１の均一性レベルに基づいて、複数の状態に関連付けられた複数のデューティサイクルを識別することとを含む。複数の状態は、複数のＲＦ信号の変数のものである。方法はまた、複数のＲＦ信号を生成するように複数のＲＦ発生器を制御することを含む。

【0008】

一実施形態において、基板の表面にわたって処理速度における第１の均一性レベルを実現するためのコントローラが記載される。コントローラは、基板の表面にわたって実現されるべき第１の均一性レベルを受信するプロセッサを含む。プロセッサは、第１の均一性レベルに基づいて、第１の複数の状態に関連付けられた第１の複数のデューティサイクルを識別する。第１の複数の状態は、第１のＲＦ信号の変数のものである。プロセッサは、第１の複数のデューティサイクルを有する第１のＲＦ信号を生成するようにＲＦ発生器をさらに制御する。コントローラは、プロセッサに接続されたメモリデバイスを含む。メモリデバイスは、第１の均一性レベルを記憶する。

【0009】

本明細書に記載されるシステム及び方法のいくつかの利点として、ＲＦ発生器によって生成されるＲＦ信号のデューティサイクルを制御することによって、基板の処理において均一性を制御することが挙げられる。デューティサイクルは、基板の中心領域、又はエッジ領域、又は中心領域とエッジ領域の両方で均一性を実現するように制御可能である。デューティサイクルは、基板の処理前に判定される。デューティサイクルが判定されると、基板の処理中に、当該デューティサイクルを有するＲＦ信号が生成されて、均一性を実現する。本明細書に記載されるシステム及び方法のさらなる利点として、ＲＦ信号の複数の状態に関する複数のデューティサイクルを判定することが挙げられる。状態のデューティサイクルを判定することによって、均一性が制御される。

【0010】

本明細書に記載されるシステム及び方法のさらなる利点として、複数のＲＦ発生器によって生成された複数のＲＦ信号の複数のデューティサイクルを制御することによって、均一性を制御することが挙げられる。ＲＦ信号のデューティサイクルを制御することによって、均一性が制御される。さらに、デューティサイクルは、各ＲＦ信号の各状態に対して判定される。その後、デューティサイクルがＲＦ信号に適用されて、均一性を実現する。

【0011】

他の態様は、添付の図面と併せて以下の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0012】

本実施形態は、添付の図面と併せて以下の説明を参照することにより最もよく理解されるであろう。

【0013】

【図1】図１は、基板の処理中の高周波発生器（ＲＦＧ）の動作に関連するデューティサイクルの調整を例示するためのシステムの一実施形態の図である。

【0014】

【図2A】図２Ａは、ＲＦ発生器によって生成される第１のＲＦ信号の変数の複数のデューティサイクルを例示するためのグラフの一実施形態である。

【0015】

【図2B】図２Ｂは、ＲＦ信号の変数の１つ又は複数の状態に関するデューティサイクルの変化を例示するためのグラフの一実施形態である。

【0016】

【図2C】図２Ｃは、ＲＦ信号の変数の１つ又は複数の状態に関するデューティサイクルの変化を例示するためのグラフの一実施形態である。

【0017】

【図3】図３は、基板の半径に対する、基板をエッチングするエッチング速度の変化を例示するためのグラフの一実施形態である。

【0018】

【図4】図４は、第１～第ｐのＲＦ信号の変数の状態に関連付けられたデューティサイクルの増加に伴う基板の処理速度の均一性の低下を例示するためのグラフの一実施形態である。

【0019】

【図5A】図５Ａは、均一性レベル及びデューティサイクルのリストの生成を例示するためのシステムの一実施形態の図である。

【0020】

【図5B】図５Ｂは、基板の左エッジ領域、中心領域、及び右エッジ領域から反射されたプラズマによって発せられた光の強度値を測定するための厚さ測定装置の使用を例示するためのシステムの一実施形態の図である。

【0021】

【図6】図６は、第１～第ｐのＲＦ信号の各々に関連付けられた状態Ｓ１～Ｓｎの間のデューティサイクルを制御するための、図１のＲＦ発生器内の内部コンポーネントを例示するためのシステムの一実施形態の図である。

【0022】

【図7A】図７Ａは、プラズマチャンバに電力を供給するための複数のＲＦ発生器の使用と、基板の処理速度の均一性を実現するための複数のＲＦ信号の変数に関連付けられたデューティサイクルの制御とを例示するためのシステムの一実施形態の図である。

【0023】

【図7B】図７Ｂは、図７ＡのＲＦ発生器に関連する複数の状態のデューティサイクルのリストの一実施形態である。

【0024】

【図8A】図８Ａは、図２Ｂのグラフの一実施形態の図である。

【0025】

【図8B】図８Ｂは、ＲＦ発生器によって生成されるＲＦ信号の変数の複数のデューティサイクルを例示するためのグラフの一実施形態の図である。

【0026】

【図8C】図８Ｃは、ＲＦ発生器によって生成されるＲＦ信号の変数の複数のデューティサイクルを例示するためのグラフの一実施形態の図である。

【0027】

【図9】図９は、図７Ｂのリストの生成を例示するためのシステムの一実施形態の図である。

【0028】

【図10】図１０は、基板の左エッジ領域、中心領域、及び右エッジ領域から反射されたプラズマの光の強度値を測定するための厚さ測定装置の使用を例示するためのシステムの一実施形態の図である。

【0029】

【図11】図１１は、ＲＦ発生器によって生成されたＲＦ信号のデューティサイクルを制御するための、図７ＡのＲＦ発生器の内部コンポーネントを例示するためのシステムの一実施形態の図である。

【0030】

【図12A】図１２Ａは、図２Ａのグラフの一実施形態である。

【0031】

【図12B】図１２Ｂは、パルス繰り返し率が低下すると、同じパルス幅を実現するために、図１のＲＦ発生器によって生成されるＲＦ信号の各パルスのデューティサイクルが増加することを例示するためのグラフの一実施形態である。

【0032】

【図13】図１３は、図１のＲＦ発生器によって生成されるＲＦ信号を例示するための、図２Ａのグラフの一実施形態の図である。

【0033】

【図14A】図１４Ａは、図５Ａ又は図７Ｂの均一性レベルの１つの選択を例示するためのデスクトップコンピュータの一実施形態の図である。

【0034】

【図14B】図１４Ｂは、図５Ａ又は図７Ｂの均一性レベルの１つの選択をグラフィック形式で例示するためのデスクトップコンピュータの一実施形態の図である。

【発明を実施するための形態】

【0035】

以下の実施形態は、基板の処理において均一性を実現するためにデューティサイクルを制御するためのシステム及び方法を説明する。本実施形態が、これらの具体的詳細の一部又は全てがなくとも、実施され得ることは明らかであろう。他の例では、周知の動作は、本実施形態を不必要に曖昧にすることのないように、詳細には説明されない。

【0036】

図１は、半導体ウェハなどの基板Ｓを処理する間のＲＦ発生器（ＲＦＧ）１の動作中のデューティサイクルの調整を例示するためのシステム１００の一実施形態の図である。システム１００は、ＲＦ発生器ＲＦＧ１と、インピーダンス整合回路１０２と、プラズマチャンバ１０４と、ホストコンピュータ１０６とを含む。ＲＦ発生器ＲＦＧ１の一例は、低周波ＲＦ発生器である。ＲＦ発生器ＲＦＧ１の別の例は、高周波ＲＦ発生器である。低周波ＲＦ発生器の例は、１００キロヘルツ（ｋＨｚ）、又は４００ｋＨｚ、又は２メガヘルツ（ＭＨｚ）の低周波の動作を有するＲＦ発生器である。一例示として、高周波ＲＦ発生器は、１３．５６ＭＨｚ、２７ＭＨｚ、又は６０ＭＨｚの高周波の動作を有する。低周波ＲＦ発生器のさらに別の例は、１００ｋＨｚの低周波の動作を有するＲＦ発生器である。

【0037】

一例として、本明細書で使用されるインピーダンス整合回路は、コンデンサ、インダクタ、及びレジスタなどの回路部品のネットワークを含む。回路部品は互いに接続されている。例示すると、回路部品のうちの２つは、互いに直列又は並列に接続されている。

【0038】

プラズマチャンバ１０４は、静電チャック（ＥＳＣ）などの基板支持体１０８を含む。プラズマチャンバ１０４は、基板支持体１０８の上方に配置された上部電極１１０をさらに含み、上部電極１１０と基板支持体１０８の間に間隙１１２を形成する。基板支持体１０８内に埋め込まれた下部電極は、アルミニウム又はアルミニウムの合金などの金属から作られる。基板支持体１０８は、金属、及び酸化アルミニウム（Ａｌ₂Ｏ₃）などのセラミックから作られる。上部電極１１０は、金属から作られ、大地電位又は負電位などの基準電位に接続される。プラズマチャンバ１０４の例は、容量結合プラズマ（ＣＣＰ）チャンバである。

【0039】

ホストコンピュータ１０６の例として、デスクトップコンピュータ、ラップトップコンピュータ、タブレット、スマートフォン、及びコントローラが挙げられる。ホストコンピュータ１０６は、プロセッサ１１４とメモリデバイス１１６を含む。一例として、プロセッサ１１４は、中央処理装置（ＣＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックデバイス（ＰＬＤ）、又はマイクロコントローラとすることもできる。メモリデバイス１１６の例として、リードオンリーメモリ（ＲＯＭ）及びランダムアクセスメモリ（ＲＡＭ）が挙げられる。例示すると、メモリデバイス１１６は、フラッシュメモリ又はＲＡＩＤ（独立ディスクの冗長アレイ）である。プロセッサ１１４は、メモリデバイス１１６に接続されている。プロセッサ１１４は、転送ケーブルＴＣ１を介してＲＦ発生器ＲＦＧ１に接続される。転送ケーブルの例として、データのシリアル転送を可能にするケーブル、又はデータのパラレル転送を可能にするケーブル、又はユニバーサルシリアルバス（ＵＳＢ）プロトコルを使用したデータの転送を可能にするケーブルが挙げられる。

【0040】

ＲＦ発生器ＲＦＧ１の出力Ｏ１は、ＲＦケーブルＲＦＣ１を介してインピーダンス整合回路１０２の入力Ｉ１に接続される。また、インピーダンス整合回路１０２の出力ＯＩＭＣは、ＲＦ伝送線１２２を介して基板支持体１０８の下部電極に接続される。ＲＦ伝送線１２２の一例として、ＲＦシースで囲まれたＲＦケーブルが挙げられ、ＲＦケーブルとＲＦシースの間に絶縁体が存在する。

【0041】

プロセッサ１１４は、均一性レベル及びデューティサイクルのリスト１１７をメモリデバイス１１６内に記憶する。リスト１１７は、以下で図５Ａを参照して説明する方法又は図５Ｂを参照して説明する方法を使用して生成される。均一性レベルは、プラズマチャンバ１０４内で基板Ｓを処理する間に基板Ｓの上面１２４にわたって実現され得る均一性を含む。一例として、均一性レベルの各々は、基板Ｓの上面１２４にわたって基板Ｓが処理される速度を定義する値を含む。例示すると、均一性レベルの各々は、グラフのプロットである。グラフは、基板Ｓの半径に対して、基板Ｓを処理する速度をプロットする。上面１２４は、上部電極１１０の下面に面し、基板Ｓの下面１２６は、基板支持体１０８の上面に隣接して面している。均一性レベルは、均一性レベルＵＮＦＭ１、均一性レベルＵＮＦＭ２、均一性レベルＵＮＦＭ３など、均一性レベルＵＮＦＭｐまでを含み、ここでｐは正の整数である。

【0042】

メモリデバイス１１６内に記憶された各均一性レベルは、電力又は電圧又は周波数などの変数の複数の状態の複数のデューティサイクルに対応する。状態は、ＲＦ発生器ＲＦＧ１によって生成された第１～第ｐのＲＦ信号のうちの対応するものの状態である。例えば、均一性レベルＵＮＦＭ１と、ＲＦ発生器ＲＦＧ１によって生成される第１のＲＦ信号の変数を定義するデューティサイクルのセットとの間には、１対１のマッピング又は１対１の関係がある。デューティサイクルのセットは、第１のＲＦ信号の変数を定義する状態Ｓ１のデューティサイクルＤＣＳ１１、第１のＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２１など、第１のＲＦ信号の変数を定義する状態ＳｎのデューティサイクルＤＣＳｎ１までを含み、ここでｎは正の整数である。別の例として、均一性レベルＵＮＦＭ２と、ＲＦ発生器ＲＦＧ１によって生成される第２のＲＦ信号の変数のデューティサイクルのセットとの間には、１対１のマッピングが存在する。デューティサイクルのセットは、第２のＲＦ信号の変数の状態Ｓ１を定義するデューティサイクルＤＣＳ１２、第２のＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２２など、第２のＲＦ信号の変数を定義する状態ＳｎのデューティサイクルＤＣＳｎ２までを含む。さらに別の例として、均一性レベルＵＮＦＭ３と、ＲＦ発生器ＲＦＧ１によって生成される第３のＲＦ信号のデューティサイクルのセットとの間には、１対１のマッピングが存在する。デューティサイクルのセットは、第３のＲＦ信号の変数を定義する状態Ｓ１のデューティサイクルＤＣＳ１３、第３のＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２３など、第３のＲＦ信号の変数を定義する状態ＳｎのデューティサイクルＤＣＳｎ３までを含む。さらに別の例として、均一性レベルＵＮＦＭｐと、第ｐのＲＦ信号、例えばＲＦ信号１３０などの変数を適用するための期間を定義するデューティサイクルのセットとの間には、１対１のマッピングが存在する。デューティサイクルのセットは、ＲＦ信号１３０の変数の状態Ｓ１を定義するデューティサイクルＤＣＳ１ｐ、ＲＦ信号１３０の変数の状態Ｓ２を定義するデューティサイクルＤＣＳ２ｐなど、ＲＦ信号１３０の変数の状態Ｓｎを定義するデューティサイクルＤＣＳｎｐまでを含む。

【0043】

一実施形態では、均一性レベルＵＮＦＭ１に対応するデューティサイクルＤＣＳ１１～ＤＣＳｎ１の数は、均一性レベルＵＮＦＭｐに対応するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐの数とは異なることに留意されたい。例えば、５つのデューティサイクルは、均一性レベルＵＮＦＭ１に対応し、３つのデューティサイクルは、均一性レベルＵＮＦＭｐに対応する。また、この例では、均一性レベルＵＮＦＭ１に対応する５つの状態Ｓ１～Ｓ５、及び均一性レベルＵＮＦＭｐに対応する３つの状態Ｓ１～Ｓ３が存在する。均一性レベルＵＮＦＭ１に対応する５つの状態Ｓ１～Ｓ５及びデューティサイクルＤＣＳ１１～ＤＣＳ５１は、クロック信号の各サイクルと共に繰り返される。さらに、均一性レベルＵＮＦＭｐに対応する３つの状態Ｓ１～Ｓ３及びデューティサイクルＤＣＳ１ｐ～ＤＣＳ３ｐは、クロック信号の各サイクルと共に繰り返される。例えば、均一性レベルＵＮＦＭ１に対応するデューティサイクルＤＣＳ１１～ＤＣＳ５１の数は、５を超えることはなく、均一性レベルＵＮＦＭｐに対応するデューティサイクルＤＣＳ１ｐ～ＤＣＳ３ｐの数は、３を超えることはない。均一性レベルに対応する状態の数は、当該均一性レベルに対応するデューティサイクルの数に等しい。同様に、本実施形態では、均一性レベルＵＮＦＭ２に対応するデューティサイクルＤＣＳ１２～ＤＣＳｎ２の数は、均一性レベルＵＮＦＭｐに対応するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐの数とは異なる。また、本実施形態では、均一性レベルＵＮＦＭ３に対応するデューティサイクルＤＣＳ１３～ＤＣＳｎ３の数は、均一性レベルＵＮＦＭｐに対応するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐの数とは異なる。

【0044】

一例として、変数のデューティサイクルは、変数が変数レベルで表される状態を有する期間又は時間間隔である。例えば、デューティサイクルＤＣＳ１ｐは、変数が状態Ｓ１を有する時間間隔である。別の例として、デューティサイクルＤＣＳ２ｐは、変数が状態Ｓ２を有する時間間隔であり、デューティサイクルＤＣＳｎｐは、変数が状態Ｓｎを有する時間間隔である。

【0045】

プロセッサ１１４は、入力装置を介してユーザから、基板Ｓの処理において実現されるべき均一性レベルＵＮＦＭａを含む信号などの指示を受け取る。入力装置の例として、キーボード、タッチスクリーン、マウス、スタイラス、及びキーパッドが挙げられる。入力装置は、転送ケーブルを介してプロセッサ１１４に接続される。

【0046】

指示を受け取ると、プロセッサ１１４は、均一性レベルＵＮＭＦａが、メモリデバイス１１６に記憶されたリスト１１７の均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから所定の範囲内にあるかどうかを判定する。例えば、プロセッサ１１４は、均一性レベルＵＮＦＭａを解析して、均一性レベルＵＮＦＭａの複数の値を識別する。プロセッサ１１４は、均一性レベルＵＮＦＭａを定義する値の大多数が、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つを定義する値の大多数から所定の範囲内にあるかどうかを判定する。均一性レベルＵＮＦＭａを定義する値の大多数が、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つを定義する値の大多数から所定の範囲内にあると判定すると、プロセッサ１１４は、均一性レベルＵＮＦＭａが、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから所定の範囲内にあると判定する。他方、均一性レベルＵＮＦＭａを定義する値の大多数が、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つを定義する値の大多数から所定の範囲内にないと判定すると、プロセッサ１１４は、均一性レベルＵＮＦＭａが、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから所定の範囲内にない、例えば範囲外である等と判定する。

【0047】

別の例として、均一性レベルＵＮＦＭａが、グラフ表示又はグラフ曲線などのグラフプロットである場合、プロセッサ１１４は、均一性レベルＵＮＦＭａを解析して、均一性レベルＵＮＦＭａの複数の値を識別する。プロセッサ１１４は、均一性レベルＵＮＦＭａの値から第１の統計値を計算する。プロセッサ１１４は、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから計算した第２の統計値から、第１の統計値が所定の範囲内にあるかどうかを判定する。第１の統計値が第２の統計値から所定の範囲内にあると判定すると、プロセッサ１１４は、均一性レベルＵＮＦＭａが均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから所定の範囲内にあると判定する。他方、第１の統計値が第２の統計値から所定の範囲内にないと判定すると、プロセッサ１１４は、均一性レベルＵＮＦＭａが均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから所定の範囲内にない、例えば範囲外である等と判定する。統計値の例として、平均値及び中央値が挙げられる。第２の統計値は、プロセッサ１１４によって、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つの値から計算される。

【0048】

所定の範囲は、プロセッサ１１４によるアクセスのためにメモリデバイス１１６内に記憶される。一例として、所定の範囲は、±１％、又は±２％、又は±３％、又は±４％、又は±５％である。

【0049】

均一性レベルＵＮＭＦａが、メモリデバイス１１６に記憶されたリスト１１７の均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つ、例えば均一性レベルＵＮＦＭｐ等から所定の範囲内にあると判定すると、プロセッサ１１４は、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つに対応するデューティサイクルのセットを、メモリデバイス１１６から識別する。例えば、プロセッサ１１４は、メモリデバイス１１６から、均一性レベルＵＮＦＭｐにリンク又はマッピングされている等、均一性レベルＵＮＦＭｐに対応するものとして、メモリデバイス１１６からデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを識別する。例示すると、プロセッサ１１４は、リスト１１７を下って、行１～ｐの中からデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐ及び均一性レベルＵＮＦＭｐを有する行ｐを見つける。デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐ及び均一性レベルＵＮＦＭｐを有する行ｐを見つけると、プロセッサ１１４は、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐが均一性レベルＵＮＦＭｐに対応すると判定する。行ｐは、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐと均一性レベルＵＮＦＭｐの間の一対一の対応関係を含む。プロセッサ１１４は、リスト１１７からデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐにアクセスする、例えば読み出し等を行う。

【0050】

プロセッサ１１４は、ＲＦ信号１３０の変数のデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを含むレシピ信号１２８を生成し、転送ケーブルＴＣ１を介してＲＦ発生器ＲＦＧ１にレシピ信号１２８を送信する。デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを受信すると、ＲＦ発生器ＲＦＧ１は、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐをＲＦ発生器ＲＦＧ１内の１つ又は複数のメモリデバイスに記憶する。

【0051】

さらに、ＲＦ発生器ＲＦＧ１は、状態Ｓ１～Ｓｎの各々に関して、ＲＦ発生器ＲＦＧ１の１つ又は複数のメモリデバイス内に変数及びパラメータを記憶する。例えば、ＲＦ発生器ＲＦＧ１は、１つ又は複数のメモリデバイス内に、状態Ｓ１～Ｓｎに関する複数の変数レベルと、状態Ｓ１～Ｓｎに関する単一のパラメータレベルなどのパラメータレベルとを記憶する。状態Ｓ１～Ｓｎに関する変数レベル及びパラメータレベルは、プロセッサ１１４から転送ケーブルＴＣ１を介してＲＦ発生器ＲＦＧ１によって受信される。例示すると、状態Ｓ１～Ｓｎに関する変数レベル及びパラメータレベルは、レシピ信号１２８内で受信される。プロセッサ１１４は、状態Ｓ１～Ｓｎに関する変数レベル及びパラメータレベルを示す入力信号を、入力装置を介してユーザから受信する。

【0052】

パラメータの一例として、周波数が挙げられる。パラメータの別の例として、電圧又は電力が挙げられる。例えば、変数が電力又は電圧である場合、パラメータは周波数である。別の例として、変数が周波数である場合、パラメータは電力又は電圧である。

【0053】

さらに、プロセッサ１１４は、トリガ信号１３１を生成し、転送ケーブルＴＣ１を介してＲＦ発生器ＲＦＧ１にトリガ信号１３１を送信する。トリガ信号１３１の一例は、デジタルパルス信号である。デジタルパルス信号は周期的ではなく、繰り返さない。レシピ信号１２８がＲＦ発生器ＲＦＧ１に送信された後に、トリガ信号１３１がＲＦ発生器ＲＦＧ１に送信される。トリガ信号１３１を受信すると、ＲＦ発生器ＲＦＧ１は、状態Ｓ１～Ｓｎに関する変数レベルと、状態Ｓ１～Ｓｎに関するパラメータレベルと、状態Ｓ１～Ｓｎに関するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐとを有するＲＦ信号１３０を生成する。ＲＦ発生器ＲＦＧ１は、出力Ｏ１においてＲＦ信号１３０を供給する。

【0054】

ＲＦ信号１３０は、ＲＦケーブルＲＦＣ１を介して出力Ｏ１からインピーダンス整合回路１０２の入力Ｉ１に供給される。ＲＦ信号１３０がインピーダンス整合回路１０２を介して転送されるとき、インピーダンス整合回路１０２の回路部品は、出力ＯＩＭＣに接続された負荷の入力におけるインピーダンスと、入力Ｉ１に接続されたソースの出力におけるインピーダンスとを整合させて、ＲＦ信号１３０のインピーダンスを修正する。負荷の一例として、ＲＦ伝送線１２２及びプラズマチャンバ１０４が挙げられる。ソースの一例として、ＲＦケーブルＲＦＣ１及びＲＦ発生器ＲＦＧ１が挙げられる。ＲＦ信号１３０のインピーダンスが修正されて、出力ＯＩＭＣにおいて修正ＲＦ信号１３２を出力する。

【0055】

修正ＲＦ信号１３２は、ＲＦ伝送線１２２を介して出力ＯＩＭＣから基板支持体１０８の下部電極に供給される。さらに、１つ又は複数のプロセスガスが間隙１１２に供給されると、プラズマが間隙１１２内で衝突又は維持されて、基板Ｓを処理する。基板Ｓの処理の例としては、基板Ｓをエッチングすること、基板Ｓ上に１つ又は複数の材料層を堆積すること、基板Ｓを洗浄すること、又は基板Ｓをスパッタリングすることが挙げられる。１つ又は複数のプロセスガスの例として、酸素含有ガス、フッ素含有ガス、及びそれらの組み合わせが挙げられる。

【0056】

一実施形態では、インピーダンス整合回路、インピーダンス整合ネットワーク、マッチ、インピーダンスマッチ、整合ネットワーク、マッチ回路、及びマッチネットワークという用語は、本明細書では同じ意味で使用される。

【0057】

一実施形態では、デューティサイクルとは、変数がある状態を有し、かつ先行する状態から当該状態へ遷移する時間間隔である。例えば、デューティサイクルＤＣＳｎｐは、変数が状態Ｓｎを有し、かつ状態Ｓ（ｎ－１）から状態Ｓｎに遷移する期間である。状態Ｓｎは状態Ｓ（ｎ－１）に連続している。状態Ｓ（ｎ－１）は状態Ｓｎに先行する。

【0058】

一実施形態では、デューティサイクルとは、変数がある状態を有し、かつ当該状態から連続する状態に遷移する時間間隔である。例えば、デューティサイクルＤＣＳ（ｎ－１）ｐは、変数が状態Ｓ（ｎ－１）を有し、かつ状態Ｓ（ｎ－１）から状態Ｓｎに遷移する期間である。状態Ｓｎは状態Ｓ（ｎ－１）に連続している。状態Ｓ（ｎ－１）は状態Ｓｎに先行する。

【0059】

一実施形態では、インピーダンス整合回路１０２は、ＲＦ伝送線１２２を介して、基板支持体１０８の代わりに上部電極１１０に接続される。この実施形態では、基板支持体１０８は基準電位に接続される。

【0060】

一実施形態では、ＲＦ信号の変数の状態を定義するデューティサイクルは、状態を線引きする電力値又は周波数値のエンベロープが発生する期間であることに留意されたい。エンベロープの例として、ピークツーピークの大きさ及びゼロツーピークの大きさなどの変数レベルが挙げられる。ピークツーピークの大きさは、本明細書ではピークツーピーク振幅と呼ばれることもある。

【0061】

一実施形態では、均一性レベルＵＮＦＭｐに対応するデューティサイクルの数は、均一性レベルＵＮＦＭ（ｐ－１）に対応するデューティサイクルの数より多いか少ない。例えば、均一性レベルＵＮＦＭ１は、３つのデューティサイクルＤＣＳ１１、ＤＣＳ２１、及びＤＣＳ３１と１対１のマッピングを有し、かつ均一性レベルＵＮＦＭ２は、２つのデューティサイクルＤＣＳ１２及びＤＣＳ２２と１対１のマッピングを有する。例示すると、均一性レベルＵＮＦＭ１は、３つのデューティサイクルＤＣＳ１１、ＤＣＳ２１、及びＤＣＳ３１を有する第１のＲＦ信号を生成するようにＲＦ発生器ＲＦＧ１を制御することによって実現される。この例示では、均一性レベルＵＮＦＭ２は、２つのデューティサイクルＤＣＳ１２及びＤＣＳ２２を有する第１のＲＦ信号を生成するようにＲＦ発生器ＲＦＧ１を制御することによって実現される。

【0062】

一実施形態では、状態Ｓ１などの第１の状態に関する第１の変数レベルは、変数の第１のピークツーピーク振幅又は第１のゼロツーピーク振幅であり、かつ１つ又は複数の値を有する。また、状態Ｓ２などの第２の状態に関する第２の変数レベルは、変数の第２のピークツーピーク振幅又はゼロツーピーク振幅であり、かつ１つ又は複数の値を有する。第１の変数レベルは第２の変数レベルから除外されている。例えば、第１の変数レベルを定義する１つ又は複数の値の最小値は、第２の変数レベルを定義する１つ又は複数の値の最大値よりも大きい。この例では、第１の変数レベルは第２の変数レベルよりも大きい。

【0063】

一実施形態では、状態Ｓ１～Ｓｎなどの複数の状態に関するパラメータレベルは、パラメータの１つ又は複数の値を含む。

【0064】

一実施形態では、状態は変数レベルを表す。例えば、第１の状態は、第２の状態の変数レベルとは異なる変数レベルを有する。第１の状態の変数レベルは第２の状態の変数レベルより大きいか小さい。

【0065】

図２Ａは、ＲＦ発生器ＲＦＧ１（図１）によって生成される第１のＲＦ信号の変数を定義する複数のデューティサイクルを例示するためのグラフ２００の一実施形態である。グラフ２００は、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号の変数対時間ｔのプロット２０２を含む。変数はｙ軸にプロットされ、時間ｔはｘ軸にプロットされている。

【0066】

グラフ２００のｘ軸は、等しい時間間隔に分割される。例えば、グラフ２００のｘ軸は、時間ｔ０と時間ｔ１の間の第１の時間間隔、時間ｔ１と時間ｔ２の間の第２の時間間隔、時間ｔ２と時間ｔ３の間の第３の時間間隔、時間ｔ３と時間ｔ４の間の第４の時間間隔、時間ｔ４と時間ｔ５の間の第５の時間間隔、時間ｔ５と時間ｔ６の間の第６の時間間隔、時間ｔ６と時間ｔ７の間の第７の時間間隔、及び時間ｔ７と時間ｔ８の間の第８の時間間隔に分割される。また、グラフ２００のｘ軸は、時間ｔ８と時間ｔ９の間の第９の時間間隔、時間ｔ９と時間ｔ１０の間の第１０の時間間隔、時間ｔ１０と時間ｔ１１の間の第１１の時間間隔、時間ｔ１１と時間ｔ１２の間の第１２の時間間隔、時間ｔ１２と時間ｔ１３の間の第１３の時間間隔、時間ｔ１３と時間ｔ１４の間の第１４の時間間隔、時間ｔ１４と時間ｔ１５の間の第１５の時間間隔、及び時間ｔ１５と時間ｔ１６の間の第１６の時間間隔に分割される。

【0067】

グラフ２００のｙ軸は、第１のＲＦ信号の変数レベルに分割される。例えば、グラフ２００のｙ軸は、変数レベル０、変数レベルＶ１ａ、変数レベルＶ２ａ、変数レベルＶ３ａ、及び変数レベルＶ４ａを有する。変数レベルＶ４ａは、変数レベルＶ３ａよりも大きく、変数レベルＶ３ａは変数レベルＶ２ａよりも大きい。変数レベルＶ２ａは、変数レベルＶ１ａよりも大きく、変数レベルＶ１ａは変数レベル０よりも大きい。

【0068】

また、グラフ２００のｙ軸は、等しい変数レベル間隔に分割される。例えば、変数レベル０とＶ１ａの間の第１の間隔は、変数レベルＶ１ａとＶ２ａの間の第２の間隔に等しい。また、第２の間隔は、変数レベルＶ２ａとＶ３ａの間の第３の間隔に等しい。同様に、第３の間隔は、変数レベルＶ３ａとＶ４ａの間の第４の間隔に等しい。

【0069】

プロット２０２は、時間ｔ０において変数レベルＶ１ａから変数レベルＶ４ａに遷移する。プロット２０２は、時間ｔ０と時間ｔ２の間の期間、変数レベルＶ４ａを有する。プロット２０２は、時間ｔ２において変数レベルＶ４ａから変数レベルＶ３ａに遷移する。プロット２０２は、時間ｔ２と時間ｔ４の間の時間間隔の間、変数レベルＶ３ａに留まり、時間ｔ４において、変数レベルＶ３ａから変数レベルＶ２ａに遷移する。プロット２０２は、時間ｔ４と時間ｔ６の間の時間間隔の間、変数レベルＶ２ａを有する。プロット２０２は、時間ｔ６において変数レベルＶ２ａから変数レベルＶ１ａに遷移し、時間ｔ６と時間ｔ８の間の期間、変数レベルＶ１ａに留まる。

【0070】

プロット２０２の変数レベルＶ４ａは、第１のＲＦ信号の変数の状態Ｓ４を定義する。同様に、プロット２０２の変数レベルＶ３ａは、第１のＲＦ信号の変数の状態Ｓ３を定義し、プロット２０２の変数レベルＶ２ａは、第１のＲＦ信号の変数の状態Ｓ２を定義し、かつプロット２０２の変数レベルＶ１ａは、第１のＲＦ信号の変数の状態Ｓ１を定義する。

【0071】

プロット２０２の変数レベルＶ４ａ～Ｖ１ａは、クロック信号の各サイクル中に繰り返される。例えば、プロット２０２の変数レベルＶ４ａ～Ｖ１ａの第１のインスタンスは、クロック信号のサイクル１の間に発生し、かつ変数レベルＶ４ａ～Ｖ１ａの第２のインスタンスは、クロック信号のサイクル２の間に発生する。サイクル２は、サイクル１に連続している。サイクル１はサイクル２に先行する。

【0072】

クロック信号は、ＲＦ発生器ＲＦＧ１内で、プロセッサ又はクロック発振器などのクロック源によって生成可能である。一例として、クロック信号は、矩形波パルス状信号である。

【0073】

第１のＲＦ信号のプロット２０２の変数の状態Ｓ４が発生する時間間隔は、デューティサイクルＤＣＳ４１として例示される。同様に、第１のＲＦ信号のプロット２０２の変数の状態Ｓ３が発生する時間間隔は、デューティサイクルＤＣＳ３１として例示され、第１のＲＦ信号のプロット２０２の変数の状態Ｓ２が発生する時間間隔は、デューティサイクルＤＣＳ２１として例示され、かつ第１のＲＦ信号のプロット２０２の変数の状態Ｓ１が発生する時間間隔は、デューティサイクルＤＣＳ１１として例示される。

【0074】

一実施形態では、クロック信号は、プロセッサ１１４によって生成され、転送ケーブルＴＣ１又は別個のケーブルを介してＲＦ発生器ＲＦＧ１に供給される。

【0075】

一実施形態では、ＲＦ信号１３０の、プロット２０２に例示された変数の遷移は、時間間隔内で発生する。例えば、時間ｔ２において変数レベルＶ４ａから変数レベルＶ３ａに遷移する代わりに、プロット２０２は、第１の時間から第２の時間までの時間間隔の間に遷移する。第１の時間は、時間ｔ１．５と時間ｔ２の間であり、第２の時間は、時間ｔ２と時間ｔ２．５の間である。時間ｔ１．５は、時間ｔ１と時間ｔ２の間の時間間隔の半分の位置で発生し、時間ｔ２．５は、時間ｔ２とｔ３の間の時間間隔の半分の位置で発生する。この例では、変数レベルＶ３ａのデューティサイクルは、変数レベルＶ３ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ３ａへの遷移の時間間隔とを含む。別の例として、変数レベルＶ４ａのデューティサイクルは、変数レベルＶ４ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ３ａへの遷移の時間間隔とを含む。

【0076】

図２Ｂは、ＲＦ信号１３０の変数を定義する１つ又は複数の状態に関するデューティサイクルの変化を例示するためのグラフ２１０の一実施形態である。グラフ２１０は、ＲＦ信号１３０（図１）の変数対時間ｔのプロット２１２を含む。変数は、グラフ２１０のｙ軸にプロットされ、時間ｔは、グラフ２１０のｘ軸にプロットされている。

【0077】

グラフ２００のｘ軸は、図２Ａのグラフ２００に例示された等しい時間間隔に分割される。また、グラフ２１０のｙ軸は、グラフ２００のものと同じように、等間隔の変数レベルに分割される。プロット２１２は、時間ｔ０において変数レベル０から変数レベルＶ４ａに遷移する。プロット２１２は、時間ｔ０と時間ｔ２．５の間の期間、変数レベルＶ４ａを有する。プロット２１２は、時間ｔ２．５において変数レベルＶ４ａから変数レベルＶ３ａに遷移する。プロット２１２は、時間ｔ２．５と時間ｔ４の間の時間間隔の間、変数レベルＶ３ａに留まり、時間ｔ４において変数レベルＶ３ａから変数レベルＶ２ａに遷移する。プロット２１２は、時間ｔ４と時間ｔ６．５の間の時間間隔の間、変数レベルＶ２ａを有し、時間ｔ６．５は、時間ｔ６とｔ７の間の時間間隔の半分の位置にある。プロット２１２は、時間ｔ６．５において変数レベルＶ２ａから変数レベルＶ１ａに遷移し、時間ｔ６．５と時間ｔ８の間の期間、変数レベルＶ１ａに留まる。

【0078】

プロット２１２に例示された変数レベルＶ４ａは、ＲＦ信号１３０の変数の状態Ｓ４を定義する。同様に、プロット２１２に示された変数レベルＶ３ａは、ＲＦ信号１３０の変数の状態Ｓ３を定義し、プロット２１２に例示された変数レベルＶ２ａは、変数の状態Ｓ２を定義し、かつプロット２１２に示された変数レベルＶ１ａは、変数の状態Ｓ１を定義する。

【0079】

プロット２１２に示された変数レベルＶ４ａ～Ｖ１ａは、クロック信号の各サイクル中に繰り返される。例えば、プロット２０２に例示された変数レベルＶ４ａ～Ｖ１ａの第１のインスタンスは、クロック信号のサイクル１の間に発生し、かつプロット２０２に示された変数レベルＶ４ａ～Ｖ１ａの第２のインスタンスは、サイクル２の間に発生する。

【0080】

プロット２１２の変数の状態Ｓ４が発生する時間間隔は、デューティサイクルＤＣＳ４ｐとして例示される。同様に、プロット２１２の変数の状態Ｓ３が発生する時間間隔は、デューティサイクルＤＣＳ３ｐとして例示され、変数の状態Ｓ２が発生する時間間隔は、デューティサイクルＤＣＳ２ｐとして例示され、かつ変数の状態Ｓ１が発生する時間間隔は、デューティサイクルＤＣＳ１ｐとして例示される。

【0081】

デューティサイクルＤＣＳ４１、ＤＣＳ３１、ＤＣＳ２１、及びＤＣＳ１１は、デューティサイクルＤＣＳ４ｐ、ＤＣＳ３ｐ、ＤＣＳ２ｐ、及びＤＣＳ１ｐを生成するように調整されることに留意されたい。例えば、デューティサイクルＤＣＳ４ｐは、デューティサイクルＤＣＳ４１（図２Ａ）よりも大きく、かつデューティサイクルＤＣＳ３ｐは、デューティサイクルＤＣＳ３１（図２Ａ）よりも小さい。また、デューティサイクルＤＣＳ２ｐは、デューティサイクルＤＣＳ２１（図２Ａ）よりも大きく、かつデューティサイクルＤＣＳ１ｐは、デューティサイクルＤＣＳ１１（図２Ａ）よりも小さい。

【0082】

一実施形態では、ＲＦ信号１３０の、プロット２１２に例示された変数の遷移は、時間間隔内で発生する。例えば、時間ｔ２．５において変数レベルＶ４ａから変数レベルＶ３ａに遷移する代わりに、プロット２１２は、第１の時間から第２の時間までの時間間隔の間に遷移する。第１の時間は、時間ｔ２と時間ｔ２．５の間であり、第２の時間は、時間ｔ２．５と時間ｔ３の間である。この例では、変数レベルＶ３ａを定義するデューティサイクルは、変数レベルＶ３ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ３ａへの遷移の時間間隔とを含む。別の例として、変数レベルＶ４ａを定義するデューティサイクルは、変数レベルＶ４ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ３ａへの遷移の時間間隔とを含む。

【0083】

図２Ｃは、ＲＦ発生器ＲＦＧ１（図１）によって生成された第１のＲＦ信号の変数の１つ又は複数の状態に関するデューティサイクルの変化を例示するためのグラフ２１４の一実施形態である。グラフ２１４は、ＲＦ発生器ＲＦＧ１によって生成された（ｐ－５）番目のＲＦ信号の変数対時間ｔのプロット２１６を含む。（ｐ－５）番目のＲＦ信号の変数は、グラフ２１４のｙ軸にプロットされ、時間ｔは、グラフ２１４のｘ軸にプロットされている。

【0084】

グラフ２１４のｘ軸は、図２Ａのグラフ２００に例示された等しい時間間隔に分割される。また、グラフ２１４のｙ軸は、グラフ２００のものと同じように、等間隔の変数レベルに分割される。プロット２１６は、時間ｔ０において変数レベル０から変数レベルＶ４ａに遷移する。プロット２１６は、時間ｔ０と時間ｔ４の間の期間、変数レベルＶ４ａを有する。プロット２１６は、時間ｔ４において変数レベルＶ４ａから変数レベルＶ１ａに遷移する。プロット２１６は、時間ｔ４と時間ｔ８の間の時間間隔の間、変数レベルＶ１ａに留まり、時間ｔ８において変数レベルＶ１ａから変数レベルＶ４ａに遷移する。

【0085】

プロット２１６の変数レベルＶ４ａは、（ｐ－５）番目のＲＦ信号の変数の状態Ｓ２を定義する。同様に、プロット２１６の変数レベルＶ１ａは、（ｐ－５）番目のＲＦ信号の変数の状態Ｓ１を定義する。プロット２１６の変数レベルＶ１ａ及びＶ４ａは、クロック信号の各サイクル中に繰り返される。例えば、プロット２１６の変数レベルＶ１ａ及びＶ４ａの第１のインスタンスは、サイクル１の間に発生し、かつ変数レベルＶ１ａ及びＶ４ａの第２のインスタンスは、サイクル２の間に発生する。

【0086】

（ｐ－５）番目のＲＦ信号のプロット２１６の変数の状態Ｓ２が発生する時間間隔は、デューティサイクルＤＣＳ２（ｐ－５）として例示される。同様に、（ｐ－５）番目のＲＦ信号のプロット２１６の変数の状態Ｓ１が発生する時間間隔は、デューティサイクルＤＣＳ１（ｐ－５）として例示される。

【0087】

ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号のデューティサイクルＤＣＳ４１、ＤＣＳ３１、ＤＣＳ２１、及びＤＣＳ１１は、ＲＦ発生器ＲＦＧ１によって生成されるデューティサイクルＤＣＳ２（ｐ－５）及びＤＣＳ１（ｐ－５）を生成するように調整されることに留意されたい。例えば、デューティサイクルＤＣＳ４１は、ゼロになるように調整され、デューティサイクルＤＣＳ３１は、ゼロになるように調整され、デューティサイクルＤＣＳ２１は、ＤＣＳ２（ｐ－５）になるように調整され、かつデューティサイクルＤＣＳ１１は、ＤＣＳ１（ｐ－５）になるように調整される。

【0088】

一実施形態では、（ｐ－５）番目のＲＦ信号の、プロット２１６に例示された変数の遷移は、時間間隔内で発生する。例えば、時間ｔ４において変数レベルＶ４ａから変数レベルＶ１ａに遷移する代わりに、プロット２１６は、第１の時間から第２の時間までの時間間隔の間に遷移する。第１の時間は、時間ｔ３．５と時間ｔ４の間であり、かつ第２の時間は、時間ｔ４と時間ｔ４．５の間である。時間ｔ３．５は、時間ｔ３と時間ｔ４の間の時間間隔の半分の位置で発生する。時間ｔ４．５は、時間ｔ４と時間ｔ５の間の時間間隔の半分の位置で発生する。この例では、変数レベルＶ１ａのデューティサイクルは、変数レベルＶ１ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ１ａへの遷移を定義する時間間隔とを含む。別の例として、変数レベルＶ４ａを定義するデューティサイクルは、変数レベルＶ４ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ１ａへの遷移の時間間隔とを含む。

【0089】

図３は、基板Ｓ（図１）の半径に対する基板Ｓをエッチングするためのエッチング速度の変化を例示するためのグラフ３００の一実施形態である。基板Ｓの半径にわたるエッチング速度は、基板Ｓをエッチングするための速度における均一性レベルの一例である。エッチング速度はｙ軸にプロットされ、基板Ｓの半径はｘ軸にプロットされている。グラフ３００は、ＲＦ信号１３０（図１）を定義する変数の１つ又は複数の状態の１つ又は複数のデューティサイクルの変化に伴って、上面１２４（図１）にわたるエッチング速度における均一性レベルなどの均一性に変化があることを例示するために、複数のプロット３０２、３０４、３０６、３０８、３１０、３１２、及び３１４を含む。例えば、ＲＦ信号１３０が２つの状態Ｓ１及びＳ２のみを有し、かつ状態Ｓ１のデューティサイクルが２５％である場合、上面１２４にわたるエッチング速度の均一性はプロット３１４によって例示される。別の例として、ＲＦ信号１３０が、クロック信号の各クロックサイクル中に２つの状態Ｓ１及びＳ２のみを有し、かつ状態Ｓ１のデューティサイクルが７５％である場合、上面１２４にわたるエッチング速度の均一性はプロット３０４によって例示される。

【0090】

グラフ３００は、ＲＦ信号１３０が２つの状態Ｓ１及びＳ２のみを有する場合の、ＲＦ信号３１０の変数のデューティサイクルを定義するプロット３０２～３１４を含む。ただし、プロット３０２は、ＲＦ信号１３０の変数を定義する状態Ｓ１が１００％のデューティサイクルを有するときに生成されることに留意されたい。例えば、プロット３０２は、ＲＦ信号１３０の変数が連続波（ＣＷ）である場合に生成される。例示すると、プロット３０２は、ＲＦ信号１３０の変数が状態Ｓ１のみを有するときに生成される。

【0091】

このように、グラフ３００に例示されるように、エッチング速度の均一性は、状態Ｓ１に関するデューティサイクルの増加に伴って基板Ｓの中心に近接する中心領域で増加し、デューティサイクルの減少に伴って中心領域で低下する。中心領域の一例として、基板Ｓの中心から予め決められた距離内にある領域が挙げられる。例示すると、中心から予め決められた距離とは、±５０ミリメートル（ｍｍ）である。別の例示として、中心から予め決められた距離とは、±２５ｍｍである。

【0092】

また、グラフ３００に例示されるように、エッチング速度の均一性は、状態Ｓ１に関するデューティサイクルの増加に伴って、基板Ｓの中心領域から遠位のエッジ領域で増加し、デューティサイクルの減少に伴って、エッジ領域で低下する。中心領域から遠位のエッジ領域の一例として、基板Ｓのエッジから予め設定された距離内にある領域が挙げられる。例示すると、基板Ｓのエッジから予め設定された距離とは、±２５ｍｍである。別の例示として、半径０からの予め設定された距離とは、±５０ｍｍである。エッジ領域は中心領域を取り囲み、中心領域の周辺にある。

【0093】

図４は、第１～第ｐのＲＦ信号（図１）のうちの１つの変数を定義する状態Ｓ１のデューティサイクルの増加に伴う、基板Ｓ（図１）を処理するための速度の均一性の低下を例示するためのグラフ４００の一実施形態である。グラフ４００を用いて例示された本実施形態において、第１～第ｐのＲＦ信号のうちの１つの変数は、状態Ｓ１及び状態Ｓ２を含む２つの状態のみを有することに留意されたい。グラフ４００は、第１～第ｐのＲＦ信号のうちの１つの変数の状態Ｓ１を定義するデューティサイクルの割合に対して、中心から中間部にかけての（Ｃ－Ｍ）均一性の割合をプロットする。Ｃ－Ｍ均一性の一例は、基板Ｓの中心からの均一性である。例示すると、Ｃ－Ｍ均一性は、基板Ｓの中心から基板Ｓの半径に沿って７５ｍｍまでである。Ｃ－Ｍ均一性はｙ軸にプロットされ、第１～第ｐのＲＦ信号のうちの１つの変数の状態Ｓ１を定義するデューティサイクルの割合はｘ軸にプロットされている。グラフ４００に例示されるように、第１～第ｐのＲＦ信号のうちの１つの変数の状態Ｓ１を定義するデューティサイクルの割合が増加するにつれて、基板Ｓの処理速度の均一性の尺度であるＣ－Ｍ均一性の割合は減少する。

【0094】

図５Ａは、均一性レベル及びデューティサイクルを有するリスト１１７の生成を例示するためのシステム５００の一実施形態の図である。システム５００は、ホストコンピュータ１０６と、ＲＦ発生器ＲＦＧ１と、インピーダンス整合回路１０２と、プラズマチャンバ５０３とを含む。

【0095】

プラズマチャンバ５０３は、プラズマチャンバ１０４（図１）と同じコンポーネントを有する。例えば、プラズマチャンバ５０３は、基板支持体１０８と上部電極１１０を含む。

【0096】

プラズマチャンバ５０３は側壁５０２を有し、側壁５０２は、複数の窓５０４、５０６、及び５０８を有する。例えば、窓５０４～５０８は、側壁５０２に統合されている。プラズマチャンバ５０３は、上壁５１０と底壁５１２を有する。上壁５１０は、側壁５０２の上に配置され、側壁５０２は、底壁５１２の上に配置されている。

【0097】

窓５０４には、エッチング速度測定装置（ＥＲＭＤ）５１４、５１６、及び５１８が関連付けられている。例えば、ＥＲＭＤ５１４は、窓５０４に取り付けられ、ＥＲＭＤ５１６は、窓５０６に取り付けられ、かつＥＲＭＤ５１８は、窓５０８に取り付けられる。別の例として、ＥＲＭＤ５１４は、窓５０４に近接して配置され、ＥＲＭＤ５１６は、窓５０６に近接して配置され、かつＥＲＭＤ５１８は、窓５０８に近接して配置される。一例として、各ＥＲＭＤは、プラズマチャンバ１０２内のプラズマをモニタリングして、プラズマチャンバ１０２内で生成されたプラズマによって発せられた放射の強度を測定する分光光度計を含む。一例として、各窓５０４、５０６、及び５０８は、プラズマによって発せられた光を通過させることのできるガラスなどの透明材料で作られる。様々な実施形態において、各窓５０４、５０６、及び５０８は、半透明窓である。

【0098】

ＥＲＭＤ５１４は、転送ケーブル５２０を介してプロセッサ１１４に接続され、かつ窓５０４を介してプラズマチャンバ１０２の間隙１１２への見通し線を有する。ＥＲＭＤ５１４の見通し線は、プラズマチャンバ５０３内でプラズマが生成される空間に向けられる。例えば、ＥＲＭＤ５１４は、プラズマチャンバ１０２内のプラズマをモニタリングして、窓５０４を介してプラズマによって発せられる放射の強度を測定する分光光度計を含む。窓５０４を介してプラズマによって発せられる放射の強度は、プラズマチャンバ１０２内のプラズマによって処理される基板５２６の左エッジ領域５２８のエッチング速度に正比例する。一例として、ＥＲＭＤ５１４の見通し線は、基板５２６の左エッジ領域５２８に向けられる。基板５２６の一例は、ＰＬＤｓ、ＦＰＧＡｓ、及び特定用途向け集積回路（ＡＳＩＣｓ）などの集積回路を作製するために処理されないダミー基板である。基板５２６の別の例は、半導体ウェハなどの基板である。

【0099】

同様に、ＥＲＭＤ５１６は、転送ケーブル５２２を介してプロセッサ１１４に接続され、かつ窓５０６を介してプラズマチャンバ１０２の間隙１１２への見通し線を有する。ＥＲＭＤ５１６の見通し線は、プラズマチャンバ５０３内でプラズマが生成される空間に向けられる。例えば、ＥＲＭＤ５１６は、プラズマチャンバ１０２内のプラズマをモニタリングして、窓５０６を介してプラズマによって発せられる放射の強度を測定する分光光度計を含む。窓５０６を介してプラズマによって発せられる放射の強度は、プラズマチャンバ１０２内のプラズマによって処理される基板５２６の中心領域５３２のエッチング速度に正比例する。一例として、ＥＲＭＤ５１６の見通し線は、基板５２６の中心領域５３２に向けられる。

【0100】

また、ＥＲＭＤ５１８は、転送ケーブル５２４を介してプロセッサ１１４に接続され、かつ窓５０８を介してプラズマチャンバ１０２の間隙１１２への見通し線を有する。ＥＲＭＤ５１８の見通し線は、プラズマチャンバ５０３内でプラズマが生成される空間に向けられる。例えば、ＥＲＭＤ５１８は、プラズマチャンバ１０２内のプラズマをモニタリングして、窓５０８を介してプラズマによって発せられる放射の強度を測定する分光光度計を含む。窓５０８を介してプラズマによって発せられる放射の強度は、プラズマチャンバ１０２内のプラズマによって処理される基板５２６の右エッジ領域５３０のエッチング速度に正比例する。一例として、ＥＲＭＤ５１８の見通し線は、基板５２６の右エッジ領域５３０に向けられる。

【0101】

左エッジ領域５２８は、中心領域５３２の一方の側に向いており、かつ右エッジ領域５３０は、中心領域５３２の反対側に向いていることに留意されたい。例えば、左エッジ領域５２８は、中心領域５３２の左側にあり、右エッジ領域５３０は、中心領域５３２の右側にある。

【0102】

基板５２６は、プラズマチャンバ５０３内に配置される。その後、プロセッサ１１４は、図１を参照して説明したようにＲＦ発生器ＲＦＧ１を制御して、ＲＦ信号１３０などの第ｐのＲＦ信号を生成する。第ｐのＲＦ信号の変数の状態Ｓ１～Ｓｎに関するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを有する第ｐのＲＦ信号は、インピーダンス整合回路１０２に供給され、インピーダンス整合回路１０２は、修正ＲＦ信号１３２をプラズマチャンバ５０３に出力する。修正ＲＦ信号１３２がプラズマチャンバ５０３に送信され、かつ１つ又は複数のプロセスガスがプラズマチャンバ１０２内の間隙１１２に供給されると、プラズマチャンバ５０３の間隙１１２内でプラズマが生成される。

【0103】

プラズマが間隙１１２内で生成された後、期間ＴＰ１の間、ＥＲＭＤ５１４は、基板５２６の左エッジ領域５２８に向かう見通し線に基づいて強度信号５３４を生成し、転送ケーブル５２０を介してプロセッサ１１４に強度信号５３４を送信する。同様に、期間ＴＰ１の間、ＥＲＭＤ５１６は、基板５２６の中心領域５３２に向かう見通し線に基づいて強度信号５３６を生成し、転送ケーブル５２２を介してプロセッサ１１４に強度信号５３６を送信する。また、期間ＴＰ１の間、ＥＲＭＤ５１８は、基板５２６の右エッジ領域５３０に向かう見通し線に基づいて強度信号５３８を生成し、転送ケーブル５２４を介してプロセッサ１１４に強度信号５３８を送信する。

【0104】

期間ＴＰ２は、期間ＴＰ１の終了から予め設定された期間の経過後に発生する。一例として、期間ＴＰ２は期間ＴＰ１に等しい。別の例として、期間ＴＰ２は、メモリデバイス１１６に記憶されている予め設定された量だけ、期間ＴＰ１より大きいか小さい。期間ＴＰ２の間、ＥＲＭＤ５１４は、基板５２６の左エッジ領域５２８に向かう見通し線に基づいて強度信号５４０を生成し、転送ケーブル５２０を介してプロセッサ１１４に強度信号５４０を送信する。同様に、期間ＴＰ２の間、ＥＲＭＤ５１６は、基板５２６の中心領域５３２に向かう見通し線に基づいて強度信号５４２を生成し、転送ケーブル５２２を介してプロセッサ１１４に強度信号５４２を送信する。また、期間ＴＰ１の間、ＥＲＭＤ５１８は、基板５２６の右エッジ領域５３０に向かう見通し線に基づいて強度信号５４４を生成し、転送ケーブル５２４を介してプロセッサ１１４に強度信号５４４を送信する。

【0105】

プロセッサ１１４は、ＥＲＭＤ５１４から受信した強度信号５３４及び５４０に基づいて、基板５２６の左エッジ領域５２８を処理する処理速度を決定する。例えば、プロセッサ１１４は、第１の差と第２の差の比を計算する。第１の差は、強度信号５４０内で受信された強度値と強度信号５３４内で受信された強度値の差である。第２の差は、期間ＴＰ２とＴＰ１の差である。例示すると、第２の差は、期間ＴＰ２の終了と期間ＴＰ１の終了の差である。別の例示として、第２の差は、期間ＴＰ２の開始と期間ＴＰ１の開始の差である。第１及び第２の差の比は、基板５２６の左エッジ領域５２８を処理するための処理速度ＰＲｐａである。プロセッサ１１４は、処理速度ＰＲｐａをメモリデバイス１１６のリスト１１７に記憶する。

【0106】

同様に、プロセッサ１１４は、ＥＲＭＤ５１６から受信した強度信号５３６及び５４２に基づいて、基板５２６の中心領域５３２を処理するための処理速度を決定する。例えば、プロセッサ１１４は、第１の差と第２の差の比を計算する。第１の差は、強度信号５４２内で受信された強度値と強度信号５３８内で受信された強度値の差である。第２の差は、期間ＴＰ２とＴＰ１の差である。第１及び第２の差の比は、基板５２６の中心領域５３２を処理するための処理速度ＰＲｐｂである。プロセッサ１１４は、処理速度ＰＲｐｂをメモリデバイス１１６のリスト１１７に記憶する。

【0107】

また、プロセッサ１１４は、ＥＲＭＤ５１８から受信した強度信号５３８及び５４４に基づいて、基板５２６の右エッジ領域５３０を処理するための処理速度を決定する。例えば、プロセッサ１１４は、第１の差と第２の差の比を計算する。第１の差は、強度信号５４４内で受信された強度値と強度信号５３８内で受信された強度値の差である。第２の差は、期間ＴＰ２とＴＰ１の差である。第１の差と第２の差の比は、基板５２６の右エッジ領域５３０を処理するための処理速度ＰＲｐｃである。プロセッサ１１４は、処理速度ＰＲｐｃをメモリデバイス１１６のリスト１１７に記憶する。

【0108】

プロセッサ１１４は、処理速度ＰＲｐａ～ＰＲｐｃを均一性レベルＵＮＦＭｐに関連付け、かつ均一性レベルＵＮＦＭｐをメモリデバイス１１６のリスト１１７内に記憶する。例えば、プロセッサ１１４は、処理速度ＰＲｐａ～ＰＲｐｃが均一性レベルＵＮＦＭｐを定義又は形成すると判定し、かつ均一性レベルＵＮＦＭｐをメモリデバイス１１６に記憶する。別の例として、プロセッサ１１４は、処理速度ＰＲｐａとＰＲＰｂの間、及び処理速度ＰＲｐｂとＰＲｐｃの間のデータポイントを補間する、例えば推定するなどして、均一性レベルＵＮＦＭｐを生成し、かつ均一性レベルＵＮＦＭｐをメモリデバイス１１６内に記憶する。補間を例示すると、プロセッサ１１４は、処理速度ＰＲｐａとＰＲｐｂの間の第１の滑らかな曲線、及びＰＲｐｂとＰＲｐｃの間の第２の滑らかな曲線を生成して、均一性レベルＵＮＦＭｐを生成する。第１の滑らかな曲線は、そのエンドポイントとして処理速度ＰＲｐａ及びＰＲｐｂを有し、第２の滑らかな曲線は、そのエンドポイントとしてＰＲｐｂ及びＰＲｐｃを有する。補間は、処理速度ＰＲｐａとＰＲｐｂの間の追加の処理速度の第１のセットを作成し、かつ処理速度ＰＲｐｂとＰＲｐｃの間の追加の処理速度の第２のセットを作成する。処理速度ＰＲｐａ及びＰＲｐｂ、処理速度ＰＲｐａとＰＲｐｂの間のデータポイント、処理速度ＰＲｐｂ及びＰＲｐｃ、並びに処理速度ＰＲｐｂとＰＲｐｃの間のデータポイントは、均一性レベルＵＮＦＭｐを定義する。

【0109】

処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第１のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給されると、プロセッサ１１４は、複数の処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを決定し、処理速度ＰＲ１ａ～ＰＲ１ｃをメモリデバイス１１６内のリスト１１７に記憶する。第１のＲＦ信号は、デューティサイクルＤＣＳ１１、ＤＣＳ２１など、デューティサイクルＤＣＳｎ１までを有する。第１のＲＦ信号がインピーダンス整合回路１０２に供給されると、第１の修正ＲＦ信号が、インピーダンス整合回路１０２の出力ＯＩＭＣから出力され、ＲＦ伝送線１２２を介して基板支持体１０８の下部電極に送信される。また、第１の修正ＲＦ信号がプラズマチャンバ５０３の基板支持体１０８に供給されると、１つ又は複数のプロセスガスがプラズマチャンバ５０３の間隙１１２に供給される。プロセッサ１１４は、均一性レベルＵＭＦＭｐを定義するために上述したように、処理速度ＰＲ１ａ～ＰＲ１ｃに基づいて均一性レベルＵＮＦＭ１を定義し、均一性レベルＵＮＦＭ１をメモリデバイス１１６のリスト１１７内に記憶する。

【0110】

また、処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、ＲＦ発生器ＲＦＧ１によって第２のＲＦ信号が供給されると、プロセッサ１１４は、複数の処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを決定し、処理速度ＰＲ２ａ～ＰＲ２ｃをメモリデバイス１１６内のリスト１１７に記憶する。第２のＲＦ信号は、デューティサイクルＤＣＳ１２、ＤＣＳ２２など、デューティサイクルＤＣＳｎ２までを有する。第２のＲＦ信号がインピーダンス整合回路１０２に供給されると、第２の修正ＲＦ信号がインピーダンス整合回路１０２の出力ＯＩＭＣから出力され、ＲＦ伝送線１２２を介して基板支持体１０８の下部電極に送信される。また、第２の修正ＲＦ信号がプラズマチャンバ５０３の基板支持体１０８に供給されると、１つ又は複数のプロセスガスがプラズマチャンバ５０３の間隙１１２に供給される。また、プロセッサ１１４は、均一性レベルＵＭＦＭｐを定義するために上述したように、処理速度ＰＲ２ａ～ＰＲ２ｃに基づいて均一性レベルＵＮＦＭ２を定義し、均一性レベルＵＮＦＭ２をメモリデバイス１１６のリスト１１７内に記憶する。

【0111】

処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第３のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給されると、プロセッサ１１４は、複数の処理速度ＰＲ３ａ、ＰＲ３ｂ、及びＰＲ３ｃを決定し、処理速度ＰＲ３ａ～ＰＲ３ｃをメモリデバイス１１６内のリスト１１７に記憶する。第３のＲＦ信号は、デューティサイクルＤＣＳ１３、ＤＣＳ２３など、デューティサイクルＤＣＳｎ３までを有する。第３のＲＦ信号がインピーダンス整合回路１０２に供給されると、第３の修正ＲＦ信号が出力ＯＩＭＣから出力され、ＲＦ伝送線１２２を介して基板支持体１０８の下部電極に送信される。また、第３の修正ＲＦ信号がプラズマチャンバ５０３内の基板支持体１０８に供給されると、１つ又は複数のプロセスガスがプラズマチャンバ５０３内の間隙１１２に供給される。また、プロセッサ１１４は、均一性レベルＵＭＦＭｐを定義するために上述したように、処理速度ＰＲ３ａ～ＰＲ３ｃに基づいて均一性レベルＵＮＦＭ３を定義し、均一性レベルＵＮＦＭ３をメモリデバイス１１６のリスト１１７内に記憶する。

【0112】

図５Ｂは、左エッジ領域５２６、中心領域５３２、及び右エッジ領域５３０から反射されたプラズマから発せられた光の強度値を測定するための厚さ測定装置５５２の使用を例示するためのシステム５５０の一実施形態の図である。システム５５０は、ＲＦ発生器ＲＦＧ１と、インピーダンス整合回路１０２と、プラズマチャンバ５５４と、厚さ測定装置５５２と、ホストコンピュータ１０６とを含む。厚さ測定装置５５２の例として、電子顕微鏡、光エリプソメータ、及び計測ツールが挙げられる。例示として、計測ツールは、ＫＬＡ（商標）社製である。厚さ測定装置５５２は、転送ケーブル５５６を介してプロセッサ１１４に接続される。

【0113】

プラズマチャンバ５５４は、プラズマチャンバ１０４（図１）と同じコンポーネントを有する。プラズマチャンバ５５４は、側壁５５８と、上壁５１０と、底壁５１２とを有する。上壁５１０は、側壁５５８の上に配置され、側壁５５８は、底壁５１２の上に配置される。側壁５５８は、開口部５６０を有する。

【0114】

基板５２６は、プラズマチャンバ５５４内に配置される。その後、プロセッサ１１４は、図１を参照して説明したようにＲＦ発生器ＲＦＧ１を制御して、ＲＦ信号１３０などの第ｐのＲＦ信号を生成する。第ｐのＲＦ信号の変数の状態Ｓ１～Ｓｎに関するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを有する第ｐのＲＦ信号は、インピーダンス整合回路１０２に供給され、インピーダンス整合回路１０２は、修正ＲＦ信号１３２をプラズマチャンバ５５４に出力する。修正ＲＦ信号１３２がプラズマチャンバ５５４に送信され、かつ１つ又は複数のプロセスガスがプラズマチャンバ１０２内の間隙１１２に供給されると、プラズマチャンバ５５４の間隙１１２内でプラズマが生成される。

【0115】

基板５２６が、プラズマチャンバ５５４内で生成されたプラズマを使用して処理された後、期間ＴＰ１の間に、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置される。基板５２６の左エッジ領域５２８が厚さ測定装置５５２の下に配置され、かつ厚さ測定装置５５２が期間ＴＰ１の間に左エッジ領域５２８に向かって見通し線を有するとき、厚さ測定装置５５２は強度信号５３４を生成する。また、基板５２６の中心領域５３２が厚さ測定装置５５２の下に配置され、かつ厚さ測定装置５５２が期間ＴＰ１の間に中心領域５３２に向かって見通し線を有するとき、厚さ測定装置５５２は強度信号５３６を生成する。基板５２６の右エッジ領域５３０が厚さ測定装置５５２の下に配置され、かつ厚さ測定装置５５２が期間ＴＰ１の間に右エッジ領域５３０に向かって見通し線を有するとき、厚さ測定装置５５２は強度信号５３８を生成する。強度信号５３４、５３６、及び５３８は、転送ケーブル５５６を介して厚さ測定装置５５２からプロセッサ１１４に送信される。

【0116】

強度信号５３４、５３６、及び５３８が生成され、プロセッサ１１４に送信された後、基板５２６は、さらなる処理のためにプラズマチャンバ５５４に戻される。期間ＴＰ１から予め設定された期間が経過した後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出される。期間ＴＰ２の間、基板５２６はプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置される。基板５２６の左エッジ領域５２８が厚さ測定装置５５２の下に配置され、かつ厚さ測定装置５５２が期間ＴＰ２の間に左エッジ領域５２８に向かって見通し線を有するとき、厚さ測定装置５５２は強度信号５４０を生成する。また、基板５２６の中心領域５３２が厚さ測定装置５５２の下に配置され、かつ厚さ測定装置５５２が期間ＴＰ１の間に中心領域５３２に向かって見通し線を有するとき、厚さ測定装置５５２は強度信号５４２を生成する。基板５２６の右エッジ領域５３０が厚さ測定装置５５２の下に配置され、かつ厚さ測定装置５５２が期間ＴＰ１の間に右エッジ領域５３０に向かって見通し線を有するとき、厚さ測定装置５５２は強度信号５４４を生成する。強度信号５４０、５４２、及び５４４は、転送ケーブル５５６を介して厚さ測定装置５５２からプロセッサ１１４に送信される。プロセッサ１１４は、図５Ａを参照して上述したのと同じように、強度信号５３４、５３６、５３８、５４０、５４２、及び５４４から処理速度ＰＲｐａ、ＰＲｐｂ、及びＰＲｐｃを決定し、処理速度ＰＲｐａ、ＰＲｐｂ、及びＰＲｐｃに基づいて均一性レベルＵＮＦＭｐを決定し、処理速度ＰＲｐａ、ＰＲｐｂ、及びＰＲｐｃ、並びに均一性レベルＵＮＦＭｐをメモリデバイス１１６のリスト１１７に記憶する。

【0117】

図５Ｂを参照して処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第１のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給されると、プロセッサ１１４は、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを決定し、処理速度ＰＲ１ａ～ＰＲ１ｃをメモリデバイス１１６内のリスト１１７に記憶する。第１のＲＦ信号は、デューティサイクルＤＣＳ１１、ＤＣＳ２１など、デューティサイクルＤＣＳｎ１までを有する。ＲＦ発生器ＲＦＧ１が第１のＲＦ信号をインピーダンス整合回路１０２に供給すると、インピーダンス整合回路１０２は、プラズマチャンバ５５４の基板支持体１０８の下部電極に第１の修正ＲＦ信号を出力する。第１の修正ＲＦ信号が基板支持体１０８の下部電極に供給され、かつ１つ又は複数のプロセスガスがプラズマチャンバ５５４に供給されると、基板５２６が処理される。処理された後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置され、厚さ測定装置５５２は、強度信号の第１のセットを生成する。プロセッサ１１４は、図５Ｂを参照して上述したのと同じように、強度信号の第１のセットに基づいて処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを決定し、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを使用して均一性レベルＵＮＦＭ１を定義し、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃ、並びに均一性レベルＵＮＦＭ１をメモリデバイス１１６のリスト１１７に記憶する。

【0118】

さらに、図５Ｂを参照して処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第２のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給されると、プロセッサ１１４は、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを決定し、処理速度ＰＲ２ａ～ＰＲ２ｃをメモリデバイス１１６内のリスト１１７に記憶する。第２のＲＦ信号は、デューティサイクルＤＣＳ１２、ＤＣＳ２２など、デューティサイクルＤＣＳｎ２までを有する。ＲＦ発生器ＲＦＧ１が第２のＲＦ信号をインピーダンス整合回路１０２に供給すると、インピーダンス整合回路１０２は、プラズマチャンバ５５４の基板支持体１０８の下部電極に第２の修正ＲＦ信号を出力する。第２の修正ＲＦ信号が基板支持体１０８の下部電極に供給され、かつ１つ又は複数のプロセスガスがプラズマチャンバ５５４に供給されると、基板５２６が処理される。処理された後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置され、厚さ測定装置５５２は、強度信号の第２のセットを生成する。プロセッサ１１４は、図５Ｂを参照して上述したのと同じように、強度信号の第２のセットに基づいて処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを決定し、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを適用して均一性レベルＵＮＦＭ２を決定し、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃ、並びに均一性レベルＵＮＦＭ２をメモリデバイス１１６のリスト１１７に記憶する。

【0119】

また、図５Ｂを参照して処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第３のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給されると、プロセッサ１１４は、複数の処理速度ＰＲ３ａ、ＰＲ３ｂ、及びＰＲ３ｃを決定し、処理速度ＰＲ３ａ～ＰＲ３ｃをメモリデバイス１１６内のリスト１１７に記憶する。第３のＲＦ信号は、デューティサイクルＤＣＳ１３、ＤＣＳ２３など、デューティサイクルＤＣＳｎ３までを有する。ＲＦ発生器ＲＦＧ１が第３のＲＦ信号をインピーダンス整合回路１０２に供給すると、インピーダンス整合回路１０２は、プラズマチャンバ５５４の基板支持体１０８の下部電極に第３の修正ＲＦ信号を出力する。第３の修正ＲＦ信号が基板支持体１０８の下部電極に供給され、かつ１つ又は複数のプロセスガスがプラズマチャンバ５５４に供給されると、基板５２６が処理される。処理された後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置され、厚さ測定装置５５２は、強度信号の第３のセットを生成する。プロセッサ１１４は、図５Ｂを参照して上述したのと同じように、強度信号の第３のセットに基づいて処理速度ＰＲ３ａ、ＰＲ３ｂ、及びＰＲ３ｃを決定し、処理速度ＰＲ３ａ、ＰＲ３ｂ、及びＰＲ３ｃを均一性レベルＵＮＦＭ３と関連付け、処理速度ＰＲ３ａ、ＰＲ３ｂ、及びＰＲ３ｃ、並びに均一性レベルＵＮＦＭ３をメモリデバイス１１６のリスト１１７に記憶する。

【0120】

図６は、第１～第ｐのＲＦ信号の各々の状態Ｓ１～Ｓｎの間のデューティサイクルを制御するためのＲＦ発生器ＲＦＧ１内の内部コンポーネントを例示するための、システム６００の一実施形態の図である。システム６００は、ＲＦ発生器ＲＦＧ１とホストコンピュータ１０６を含む。

【0121】

ＲＦ発生器ＲＦＧ１は、デジタルシグナルプロセッサ１（ＤＳＰ１）と、複数のコントローラとを含む。コントローラは、状態Ｓ１用のデューティサイクルコントローラＤＣＣ１１、状態Ｓ２用のデューティサイクルコントローラＤＣＣ１２など、状態Ｓｎ用のデューティサイクルコントローラＤＣＣｎ１までを含む。さらに、ＲＦ発生器ＲＦＧ１のコントローラは、状態Ｓ１用の変数コントローラＶＲＳ１１、状態Ｓ２用の変数コントローラＶＲＳ２１など、状態Ｓｎ用の変数コントローラＶＲＳｎ１までを含む。また、ＲＦ発生器ＲＦＧ１のコントローラは、状態Ｓ１～Ｓｎ用のパラメータコントローラＰＲＳ１を含む。

【0122】

一例として、本明細書で使用されるコントローラは、プロセッサとメモリデバイスを含む。コントローラのプロセッサは、コントローラのメモリデバイスに接続される。

【0123】

ＲＦ発生器ＲＦＧ１は、ドライバシステムＤＲＶＲ１と電源ＰＳ１をさらに含む。本明細書で使用されるドライバシステムの一例は、ドライバと増幅器を含む。ドライバシステムのドライバは、増幅器システムの増幅器に接続される。ドライバの例として、互いに接続された１つ又は複数のトランジスタが挙げられる。本明細書で使用されるＲＦ電源の一例として、正弦波ＲＦ信号などの発振ＲＦ信号を生成できる発振回路が挙げられる。

【0124】

プロセッサ１１４は、転送ケーブルＴＣ１を介してＤＳＰ１に接続される。ＤＳＰ１は、デューティサイクルコントローラＤＣＣ１１～ＤＣＣｎ１、変数コントローラＶＲＳ１１～ＶＲＳｎ１、及びパラメータコントローラＰＲＳ１に接続される。デューティサイクルコントローラＤＣＣ１１は、変数コントローラＶＲＳ１１に接続される。また、デューティサイクルコントローラＤＣＣ２１は、変数コントローラＶＲＳ２１に接続され、以下同様に続き、デューティサイクルコントローラＤＣＣｎ１は、変数コントローラＶＲＳｎ１に接続される。変数コントローラＶＲＳ１１～ＶＲＳｎ１及びパラメータコントローラＰＲＳ１は、ドライバシステムＤＲＶＲ１に接続され、ドライバシステムＤＲＶＲ１は、電源ＰＳ１に接続される。電源ＰＳ１は、ＲＦケーブルＲＦＣ１に接続される。

【0125】

プロセッサ１１４は、メモリデバイス１１６内に記憶されたリスト１１７からデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐにアクセスし、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを有するレシピ信号１２８を生成し、転送ケーブルＴＣ１を介してＤＳＰ１にレシピ信号１２８を送信する。例えば、プロセッサ１１４は、実現すべき均一性レベルＵＮＦＭｐに対応するものとしてデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを識別し、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを有するレシピ信号１２８を生成する。例示すると、プロセッサ１１４は、レシピ信号１２８内にデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを埋め込む。

【0126】

プロセッサ１１４はまた、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐが、第ｐのＲＦ信号を定義する変数の状態に関するデューティサイクルであることを示すために、レシピ信号１２８内にデューティサイクル識別子を含む。例えば、プロセッサ１１４は、デューティサイクルＤＣＳ１ｐが第ｐのＲＦ信号を定義する変数の状態Ｓ１に関するものであることを示すためにレシピ信号１２８内に第１のデューティサイクル識別子を埋め込み、デューティサイクルＤＣＳ２ｐが変数の状態Ｓ２に関するものであることを示すためにレシピ信号１２８内に第２のデューティサイクル識別子を埋め込み、以下同様に続き、デューティサイクルＤＣＳｎｐが変数の状態Ｓｎに関するものであることを示すためにレシピ信号１２８内に第ｎのデューティサイクル識別子を埋め込む。

【0127】

レシピ信号１２８内に埋め込まれたデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを受信すると、デジタルシグナルプロセッサＤＳＰ１は、デューティサイクル識別子から、レシピ信号１２８がデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを含むと判定し、レシピ信号１２８からデューティサイクルを抽出し、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐをデューティサイクルコントローラＤＣＣ１１～ＤＣＣｎ１に送信する。例えば、デジタルシグナルプロセッサＤＳＰ１は、第１のデューティサイクル識別子から、レシピ信号１２８が第ｐのＲＦ信号の変数の状態Ｓ１に関するデューティサイクルＤＣＳ１ｐを含むことを識別する。デジタルシグナルプロセッサＤＳＰ１は、第２のデューティサイクル識別子から、レシピ信号１２８が第ｐのＲＦ信号の変数の状態Ｓ２に関するデューティサイクルＤＣＳ２ｐを含むことを識別し、第ｎのデューティサイクル識別子から、レシピ信号１２８が変数の状態Ｓｎに関するデューティサイクルＤＣＳｎｐを含むことを識別する。

【0128】

第ｐのＲＦ信号の変数の状態Ｓ１～Ｓｎに関するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを識別すると、デジタルシグナルプロセッサＤＳＰ１は、デューティサイクル識別子から、デューティサイクルＤＣＳ１ｐが状態Ｓ１用のデューティサイクルコントローラＤＣＣ１１に送信されることを決定し、デューティサイクルＤＣＳ２ｐが状態Ｓ２用のデューティサイクルコントローラＤＣＣ１１に送信されることを決定し、デューティサイクルＤＣＳｎｐが状態Ｓｎ用のデューティサイクルコントローラＤＣＣｎ１に送信されることが決定されるまで以下同様に続く。デジタルシグナルプロセッサＤＳＰ１は、デューティサイクルＤＣＳ１ｐをデューティサイクルコントローラＤＣＣ１１に送信し、デューティサイクルＤＣＳ２ｐをデューティサイクルコントローラＤＣＣ２１に送信し、デューティサイクルＤＣＳｎｐがデューティサイクルコントローラＤＣＣｎ１に送信されるまで以下同様に続く。

【0129】

デューティサイクルコントローラＤＣＣ１１～ＤＣＣｎ１は、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを記憶する。例えば、デューティサイクルコントローラＤＣＣ１１は、デューティサイクルコントローラＤＣＣ１１のメモリデバイス内にデューティサイクルＤＣＳ１ｐを記憶する。同様に、デューティサイクルコントローラＤＣＣ２１は、デューティサイクルコントローラＤＣＣ２１のメモリデバイス内にデューティサイクルＤＣＳ２ｐを記憶し、以下同様に続き、デューティサイクルコントローラＤＣＣｎ１は、デューティサイクルコントローラＤＣＣｎ１のメモリデバイス内にデューティサイクルＤＣＳｎｐを記憶する。

【0130】

レシピ信号１２８内でデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐをデジタルシグナルプロセッサＤＳＰ１に送信することに関して上述したのと同様にして、プロセッサ１１４は、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関する変数レベル、及び状態Ｓ１～Ｓｎに関するパラメータレベルを、レシピ信号１２８内でデジタルシグナルプロセッサＤＳＰ１に送信する。状態Ｓ１に関する変数レベルを受信すると、デジタルシグナルプロセッサＤＳＰ１は、ＲＦ信号１３０の状態Ｓ１に関する変数レベルを変数コントローラＶＲＳ１１に送信し、ＲＦ信号１３０の状態Ｓ２に関する変数レベルを変数コントローラＶＲＳ１２に送信し、ＲＦ信号１３０の状態Ｓｎに関する変数レベルが変数コントローラＶＲＳｎ１に送信されるまで以下同様に続く。また、状態Ｓ１～Ｓｎに関するパラメータレベルを受信すると、デジタルシグナルプロセッサＤＳＰ１は、ＲＦ信号１３０のパラメータレベルをパラメータコントローラＰＲＳ１に送信する。

【0131】

さらに、プロセッサ１１４は、ＲＦ信号１３０の変数レベルの生成のための順序を、レシピ信号１２８内でデジタルシグナルプロセッサＤＳＰ１に送信する。例えば、グラフ２１２（図２Ｂ）に例示されるように、各クロックサイクル中に、状態Ｓ４に関する電力レベルを有するＲＦ信号１３０の一部分が最初に生成され、状態Ｓ３に関する電力レベルを有するＲＦ信号１３０の一部分が２番目に生成され、状態Ｓ２に関する電力レベルを有するＲＦ信号１３０の一部分が３番目に生成され、状態Ｓ１に関する電力レベルを有するＲＦ信号１３０の一部分が４番目に生成される。

【0132】

デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐがデューティサイクルコントローラＤＣＣ１１～ＤＣＣｎ１に記憶され、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関する変数レベルが変数コントローラＶＲＳ１１～ＶＲＳｎ１に記憶され、かつＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルがパラメータコントローラＰＲＳ１に記憶された後、プロセッサ１１４は、トリガ信号１３１をデジタルシグナルプロセッサＤＳＰ１に送信する。

【0133】

トリガ信号１３１を受信すると、デジタルシグナルプロセッサＤＳＰ１は、コントローラＤＣＣ１１、ＶＲＳ１１、及びＰＲＳ１の第１のセットに第１のコマンド信号を送信し、コントローラＤＣＣ２１、ＶＲＳ２１、及びＰＲＳ１の第２のセットに第２のコマンド信号を送信し、コントローラＤＣＣｎ１、ＶＲＳｎ１、及びＰＲＳ１の第ｎのセットに第ｎのコマンド信号を送信する。第１～第ｎのコマンド信号は、ＲＦ信号１３０の変数レベルの状態Ｓ１～Ｓｎの実行順序でデジタルシグナルプロセッサＤＳＰ１から送信される。

【0134】

第１のコマンド信号を受信すると、デューティサイクルＤＣＳ１ｐが、デューティサイクルコントローラＤＣＣ１１から変数コントローラＶＲＳ１１に送信され、変数コントローラＶＲＳ１１は、デューティサイクルＤＣＳ１ｐの時間間隔に関して、ＲＦ信号１３０の状態Ｓ１に関する変数レベルをドライバシステムＤＲＶＲ１に供給する。例えば、第１のコマンド信号の受信に応答して、変数コントローラＶＲＳ１１は、デューティサイクルコントローラＤＣＣ１１からデューティサイクルＤＣＳ１ｐにアクセスする。別の例として、第１のコマンド信号の受信に応答して、デューティサイクルコントローラＤＣＣ１１は、デューティサイクルＤＣＳ１ｐを変数コントローラＶＲＳ１１に送信する。また、第１のコマンド信号を受信すると、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルが、パラメータコントローラＰＲＳ１からドライバシステムＤＲＶＲ１に送信される。

【0135】

デューティサイクルＤＣＳ１ｐの期間のＲＦ信号１３０の状態Ｓ１に関する変数レベルと、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲ１のドライバは、当該期間の状態Ｓ１に関する駆動信号を生成する。状態Ｓ１に関する駆動信号は、ＲＦ信号１３０の状態Ｓ１に関する変数レベルと、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルとに基づいている。状態Ｓ１に関する駆動信号は、ドライバシステムＤＲＶＲ１の増幅器によって増幅されて、デューティサイクルＤＣＳ１ｐの期間のＲＦ信号１３０の状態Ｓ１に関する増幅された信号を出力できる。デューティサイクルＤＣＳ１ｐの期間の状態Ｓ１に関する増幅された信号は、ドライバシステムＤＲＶＲ１の増幅器から電源ＰＳ１に送信される。デューティサイクルＤＣＳ１ｐの期間の状態Ｓ１に関する増幅された信号を受信すると、電源ＰＳ１は、状態Ｓ１に関するＲＦ信号１３０の一部分を生成する。状態Ｓ１に関するＲＦ信号１３０の一部分は、デューティサイクルＤＣＳ１ｐの期間の状態Ｓ１に関する変数レベルを有し、かつデューティサイクルＤＣＳ１ｐの期間の状態Ｓ１～Ｓｎに関するパラメータレベルを有する。

【0136】

さらに、第２のコマンド信号を受信すると、デューティサイクルＤＣＳ２ｐは、コントローラＤＣＣ１１及びＶＲＳ１１を参照して上述したのと同じように、デューティサイクルコントローラＤＣＣ２１から変数コントローラＶＲＳ２１に送信される。デューティサイクルＤＣＳ２ｐを受信すると、変数コントローラＶＲＳ２１は、デューティサイクルＤＣＳ２ｐの時間間隔に関して、状態Ｓ２に関する変数レベルをドライバシステムＤＲＶＲ１に供給する。また、第２のコマンド信号を受信すると、パラメータコントローラＰＲＳ１は、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルをドライバシステムＤＲＶＲ１に供給し続ける。

【0137】

デューティサイクルＤＣＳ２ｐを定義する期間のＲＦ信号１３０の状態Ｓ２に関する変数レベルと、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲ１のドライバは、当該期間の状態Ｓ２に関する駆動信号を生成する。状態Ｓ２に関する駆動信号は、ＲＦ信号１３０の状態Ｓ２に関する変数レベルと、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルとに基づいている。状態Ｓ２に関する駆動信号は、ドライバシステムＤＲＶＲ１の増幅器によって増幅されて、デューティサイクルＤＣＳ２ｐを定義する期間の状態Ｓ２に関する増幅された信号を出力できる。デューティサイクルＤＣＳ２ｐを定義する期間の状態Ｓ２に関する増幅された信号は、ドライバシステムＤＲＶＲ１の増幅器から電源ＰＳ１に送信される。デューティサイクルＤＣＳ２ｐを定義する期間の状態Ｓ２に関する増幅された信号を受信すると、電源ＰＳ１は、状態Ｓ２に関するＲＦ信号１３０の一部分を生成する。状態Ｓ２に関するＲＦ信号１３０の一部分は、デューティサイクルＤＣＳ２ｐを定義する期間の状態Ｓ２に関する変数レベルを有し、かつ当該期間の状態Ｓ１～Ｓｎに関するパラメータレベルを有する。

【0138】

また、第ｎのコマンド信号を受信すると、デューティサイクルＤＣＳｎｐは、コントローラＤＣＣ１１及びＶＲＳ１１を参照して上述したのと同じように、デューティサイクルコントローラＤＣＣｎ１から変数コントローラＶＲＳｎ１に送信される。デューティサイクルＤＣＳｎｐを受信すると、変数コントローラＶＲＳｎ１は、デューティサイクルＤＣＳｎｐの時間間隔に関して、状態Ｓｎに関する変数レベルをドライバシステムＤＲＶＲ１に供給する。また、第ｎのコマンド信号を受信すると、パラメータコントローラＰＲＳ１は、さらに、ＲＦ信号１３０の状態Ｓ１～Ｓｎに関するパラメータレベルをドライバシステムＤＲＶＲ１に供給し続ける。

【0139】

デューティサイクルＤＣＳｎｐを定義する期間の状態Ｓｎに関する変数レベルと、状態Ｓ１～Ｓｎに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲ１のドライバは、デューティサイクルＤＣＳｎｐの期間の状態Ｓｎに関する駆動信号を生成する。状態Ｓｎに関する駆動信号は、状態Ｓｎに関する変数レベルと、状態Ｓ１～Ｓｎに関するパラメータレベルとに基づいている。状態Ｓｎに関する駆動信号は、ドライバシステムＤＲＶＲ１内の増幅器によって増幅されて、デューティサイクルＤＣＳｎｐを定義する期間の状態Ｓｎに関する増幅された信号を出力できる。デューティサイクルＤＣＳｎｐの期間の状態Ｓｎに関する増幅された信号は，ドライバシステムＤＲＶＲ１内の増幅器から電源ＰＳ１に送信される。デューティサイクルＤＣＳｎｐを定義する期間の状態Ｓｎに関する増幅された信号を受信すると、電源ＰＳ１は、状態Ｓｎに関するＲＦ信号１３０の一部分を生成する。状態Ｓｎに関するＲＦ信号１３０の一部分は、デューティサイクルＤＣＳｎｐの期間の状態Ｓｎに関する変数レベルを有し、かつデューティサイクルＤＣＳｎｐを定義する期間の状態Ｓ１～Ｓｎに関するパラメータレベルを有する。

【0140】

ＲＦ信号１３０の変数を定義する状態Ｓ１～Ｓｎは、クロック信号の各クロックサイクルごとに繰り返される。クロック信号は、ＲＦ発生器ＲＦＧ１のクロック発振器又は発振回路などのクロック源によって生成される。クロック源は、デジタルシグナルプロセッサＤＳＰ１に接続され、クロック信号をデジタルシグナルプロセッサＤＳＰ１に送信する。サイクル１が終了し、かつサイクル２が始まったと判断すると、デジタルシグナルプロセッサＤＳＰ１は、変数コントローラＶＲＳ１１～ＶＲＳｎ１及びパラメータコントローラＰＲＳ１に上述の順序で第１～第ｎのコマンド信号を送信することを繰り返して、サイクル２の間、ＲＦ信号１３０を定義する変数レベル及びパラメータレベルの状態Ｓ１～Ｓｎの生成を繰り返す。

【0141】

一実施形態では、コントローラＤＣＣ１１～ＤＣＣｎ１、ＶＲＳ１１～ＶＲＳｎ１、及びＰＣＳ１の２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに単一のコントローラによって実行される。例えば、コントローラＤＣＣ１１～ＤＣＣｎ１、ＶＲＳ１１～ＶＲＳｎ１、及びＰＣＳ１の２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに、単一のコントローラ内のプロセッサによって実行される。

【0142】

一実施形態では、コントローラＤＣＣ１１～ＤＣＣｎ１、ＶＲＳ１１～ＶＲＳｎ１、及びＰＣＳ１の２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに任意の他の数のコントローラによって実行される。

【0143】

図７Ａは、プラズマチャンバ１０４に電力を供給するための複数のＲＦ発生器ＲＦＧ１、ＲＦＧ２など、ＲＦＧｚまでの使用と、基板Ｓの処理速度の均一性を実現するためのＲＦ信号１３０、ＲＦ信号７０２、及びＲＦ信号７０４の変数のデューティサイクルの制御とを例示するためのシステム７００の一実施形態の図である。図７Ｂは、ＲＦ発生器ＲＦＧ１、ＲＦＧ２からＲＦＧｚまでに関連する複数の状態に関するデューティサイクルのリスト７５０の一実施形態である。リスト７５０は、以下で図９を参照して説明する方法、又は図１０を参照して説明する方法を使用して生成される。ｚは１より大きい整数であることに留意されたい。例えば、ｚは３又は４又は５である。

【0144】

図７Ａを参照すると、システム７００は、ＲＦ発生器ＲＦＧ１、ＲＦＧ２など、ＲＦ発生器ＲＦＧｚまでを含む。例えば、ＲＦ発生器ＲＦＧ１は低周波で動作し、ＲＦ発生器ＲＦＧ２は中波で動作し、ＲＦ発生器ＲＦＧｚは高周波で動作する。中波は、低周波と高周波の中間である。一例として、低周波が４００ｋＨｚであり、高周波が６０ＭＨｚである場合、中波は１３．５６ＭＨｚである。別の例として、低周波が２ＭＨｚであり、高周波が６０ＭＨｚである場合、中波は１３．５６ＭＨｚ又は２７ＭＨｚである。システム７００は、インピーダンス整合回路７０５と、プラズマチャンバ１０４と、ホストコンピュータ１０６とをさらに含む。インピーダンス整合回路７０５は、入力Ｉ１、Ｉ２など、入力Ｉｚまでを含む。インピーダンス整合回路７０４は、出力ＯＩＭＣを含む。

【0145】

プロセッサ１１４は、転送ケーブルＴＣ２を介してＲＦ発生器ＲＦＧ２に接続され、以下同様に続き、プロセッサ１１４は、転送ケーブルＴＣｚを介してＲＦ発生器ＲＦＧｚに接続される。出力Ｏ１は、ＲＦケーブルＲＦＣ１を介して入力Ｉ１に接続される。また、出力Ｏ２は、ＲＦケーブルＲＦＣ２を介して入力Ｉ２に接続され、出力Ｏｚは、ＲＦケーブルＲＦＣｚを介して入力Ｉｚに接続される。出力ＯＩＭＣは、ＲＦ伝送線１２２を介して下部電極に接続される。

【0146】

図７Ｂを参照すると、プロセッサ１１４は、均一性レベル及びデューティサイクルのリスト７５０をメモリデバイス１１６内に記憶する。リスト７５０の均一性レベルは、均一性レベルＵＮＦＭ１～ＵＮＦＭｐを含む。

【0147】

メモリデバイス１１６のリスト７５０内に記憶された各均一性レベルは、ＲＦ発生器ＲＦＧ１によって生成された第１～第ｐのＲＦ信号のうちの対応するものの変数を定義する複数の状態に関する複数のデューティサイクルと、ＲＦ発生器ＲＦＧ２によって生成された第１～第ｒのＲＦ信号のうちの対応するものの変数を定義する複数の状態に関する複数のデューティサイクルと、ＲＦ発生器ＲＦＧｚによって生成された第１～第ｕのＲＦ信号のうちの対応するものの変数を定義する複数の状態に関する複数のデューティサイクルとに対応し、ここで、ｒ及びｕは正の整数である。例えば、均一性レベルＵＮＦＭ１と、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号の変数を定義するデューティサイクルのセットと、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号の変数を定義するデューティサイクルのセットと、ＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号の変数を定義するデューティサイクルのセットとの間には、１対１のマッピング又は１対１の関係がある。この例では、１対１のマッピングは、リスト７５０の行１内に記憶される。ＲＦ信号７０２は、ＲＦ発生器ＲＦＧ２によって供給される第ｒのＲＦ信号の一例であり、かつＲＦ信号７０４は、ＲＦ発生器ＲＦＧｚによって供給される第ｕのＲＦ信号の一例である。

【0148】

例を続けると、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号を定義する変数のデューティサイクルのセットは、第１のＲＦ信号の変数を定義する状態Ｓ１のデューティサイクルＤＣＳ１１１、第１のＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２１１など、第１のＲＦ信号の変数の状態Ｓｑを定義するデューティサイクルＤＣＳｑ１１までを含み、ここでｑは正の整数である。例示すると、整数ｑは整数ｎに等しい。この例示では、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号を定義する変数の状態の数は、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号を定義する変数の状態の数に等しい。別の例示として、整数ｑは整数ｎに等しくない。この例示では、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号の変数を定義する状態の数は、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号の変数を定義する状態の数に等しくない。

【0149】

例をさらに続けると、ＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号の変数を定義するデューティサイクルのセットは、変数の状態Ｓ１を定義するデューティサイクルＤＣＳ１１２、変数の状態Ｓ２を定義するデューティサイクルＤＣＳ２１２など、変数の状態Ｓｔを定義するデューティサイクルＤＣＳｔ１２までを含み、ここでｔは正の整数である。例示すると、整数ｔは、整数ｎとｑの少なくとも一方に等しい。この例示では、ＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号の変数を定義する状態の数は、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号の変数を定義する状態の数に、又はＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号の変数を定義する状態の数に、又はＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号の変数を定義する状態の数とＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号の変数の状態の数とに等しい。別の例示として、整数ｔは、整数ｎ及びｑの少なくとも一方に等しくない。この例示では、ＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号の変数を定義する状態の数は、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号の変数を定義する状態の数に等しくないか、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号の変数を定義する状態の数に等しくないか、又は、ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号の変数を定義する状態の数に等しくなく、かつＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号の変数を定義する状態の数に等しくない。

【0150】

別の例として、同様にして、均一性レベルＵＮＦＭ２と、ＲＦ発生器ＲＦＧ１によって生成された第２のＲＦ信号の変数を定義するデューティサイクルのセットと、ＲＦ発生器ＲＦＧ２によって生成された第２のＲＦ信号の変数を定義するデューティサイクルのセットと、ＲＦ発生器ＲＦＧｚによって生成された第２のＲＦ信号の変数を定義するデューティサイクルのセットとの間には、１対１のマッピングが存在する。１対１のマッピングは、リスト７５０の行２に記憶される。ＲＦ発生器ＲＦＧ２によって生成された第２のＲＦ信号を定義するデューティサイクルのセットは、第２のＲＦ信号の変数の状態Ｓ１を定義するデューティサイクルＤＣＳ１２１、第２のＲＦ信号の変数の状態Ｓ２を定義するデューティサイクルＤＣＳ２２１など、第２のＲＦ信号の変数の状態Ｓｑを定義するデューティサイクルＤＣＳｑ２１までを含む。ＲＦ発生器ＲＦＧｚによって生成されたＲＦ信号を定義するデューティサイクルのセットは、第２のＲＦ信号の変数の状態Ｓ１を定義するデューティサイクルＤＣＳ１２２、第２のＲＦ信号の変数の状態Ｓ２を定義するデューティサイクルＤＣＳ２２２など、第２のＲＦ信号の変数の状態Ｓｔを定義するデューティサイクルＤＣＳｔ２２までを含む。

【0151】

さらに別の例として、均一性レベルＵＮＦＭ３と、ＲＦ発生器ＲＦＧ１によって生成された第３のＲＦ信号を定義する変数のデューティサイクルのセットと、ＲＦ発生器ＲＦＧ２によって生成された第３のＲＦ信号を定義する変数のデューティサイクルのセットと、ＲＦ発生器ＲＦＧｚによって生成された第３のＲＦ信号を定義する変数のデューティサイクルのセットとの間には、１対１の関係が存在する。１対１の関係は、リスト７５０の行３に記憶される。ＲＦ発生器ＲＦＧ２によって生成された第３のＲＦ信号のデューティサイクルのセットは、第３のＲＦ信号の変数を定義する状態Ｓ１のデューティサイクルＤＣＳ１３１、第３のＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２３１など、第３のＲＦ信号の変数を定義する状態ＳｑのデューティサイクルＤＣＳｑ３１までを含む。ＲＦ発生器ＲＦＧｚによって生成された第３のＲＦ信号を定義するデューティサイクルのセットは、第３のＲＦ信号の変数の状態Ｓ１のデューティサイクルＤＣＳ１３２、第３のＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２３２など、第３のＲＦ信号の変数を定義する状態ＳｔのデューティサイクルＤＣＳｔ３２までを含む。

【0152】

別の例として、均一性レベルＵＮＦＭｐと、ＲＦ発生器ＲＦＧ１によって生成された第ｐのＲＦ信号を定義する変数のデューティサイクルのセットと、ＲＦ発生器ＲＦＧ２によって生成された第ｒのＲＦ信号を定義する変数のデューティサイクルのセットと、ＲＦ発生器ＲＦＧｚによって生成された第ｕのＲＦ信号を定義する変数のデューティサイクルのセットとの間には、１対１の関係が存在する。１対１の関係は、リスト７５０の行ｐに記憶される。ＲＦ発生器ＲＦＧ２によって生成された第ｒのＲＦ信号を定義するデューティサイクルのセットは、第ｒのＲＦ信号の変数を定義する状態Ｓ１のデューティサイクルＤＣＳ１ｒ１、第ｒのＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２ｒ１など、第ｒのＲＦ信号の変数を定義する状態ＳｑのデューティサイクルＤＣＳｑｒ１までを含む。ＲＦ発生器ＲＦＧｚによって生成された第ｕのＲＦ信号を定義するデューティサイクルのセットは、第ｕのＲＦ信号の変数を定義する状態Ｓ１のデューティサイクルＤＣＳ１ｕ２、第ｕのＲＦ信号の変数を定義する状態Ｓ２のデューティサイクルＤＣＳ２ｕ２など、第ｕのＲＦ信号の変数の状態Ｓｔを定義するデューティサイクルＤＣＳｔｕ２までを含む。

【0153】

再び図７Ａを参照すると、プロセッサ１１４は、入力装置を介してユーザから、基板Ｓの処理において実現されるべき均一性レベルＵＮＦＭａを示す信号などの指示を受け取る。指示を受け取ると、プロセッサ１１４は、図１を参照して上述したのと同じように、均一性レベルＵＮＭＦａが、メモリデバイス１１６に記憶されたリスト７５０の均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つから所定の範囲内にあるかどうかを判定する。均一性レベルＵＮＭＦａが、メモリデバイス１１６に記憶されたリスト７５０の均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つ、例えば均一性レベルＵＮＦＭｐなどから所定の範囲内にあると判定すると、プロセッサ１１４は、メモリデバイス１１６のリスト７５０から、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのうちの１つに対応するデューティサイクルのセットを識別する。例えば、プロセッサ１１４は、メモリデバイス１１６から、均一性レベルＵＮＦＭｐに対応するものとして、メモリデバイス１１６からデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐ、ＤＣＳ１ｒ１～ＤＣＳｑｒ１、及びＤＣＳ１ｕ２～ＤＣＳｔｕ２を識別する。例示すると、プロセッサ１１４は、リスト７５０（図７Ｂ）の各行１～ｐを調べて、デューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐ、ＤＣＳ１ｒ１～ＤＣＳｑｒ１、及びＤＣＳ１ｕ２～ＤＣＳｔｕ２が、均一性レベルＵＮＦＭｐと１対１の関係又はマッピングを有すると判定する。

【0154】

図１を参照して上述したように、リスト７５０からデューティサイクルＤＣＳ１ｐ～ＤＣＳｎ１を識別すると、プロセッサ１１４は、ＲＦ信号１３０の変数のデューティサイクルＤＣＳ１ｐ～ＤＣＳｎ１を含むレシピ信号１２８を生成し、転送ケーブルＴＣ１を介してＲＦ発生器ＲＦＧ１にレシピ信号１２８を送信する。また、図１を参照して上述したように、ＲＦ発生器ＲＦＧ１は、状態Ｓ１～Ｓｎの各々に関して、ＲＦ発生器ＲＦＧ１の１つ又は複数のメモリデバイス内に対応する変数レベルを記憶する。さらに、図１を参照して上述したように、ＲＦ発生器ＲＦＧ１は、ＲＦ発生器ＲＦＧ１の１つ又は複数のメモリデバイス内に、状態Ｓ１～Ｓｎに関するパラメータレベルを記憶する。状態Ｓ１～Ｓｎに関する変数レベル及び状態Ｓ１～Ｓｎに関するパラメータレベルは、転送ケーブルＴＣ１を介してプロセッサ１１４から、レシピ信号１２８内でＲＦ発生器ＲＦＧ１によって受信される。

【0155】

さらに、リスト７５０からデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を識別すると、プロセッサ１１４は、ＲＦ信号７０２の変数のデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を含むレシピ信号７０７を生成し、転送ケーブルＴＣ２を介してＲＦ発生器ＲＦＧ２にレシピ信号７０７を送信する。デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を受信すると、ＲＦ発生器ＲＦＧ２は、ＲＦ発生器ＲＦＧ２内の１つ又は複数のメモリデバイスにデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を記憶する。

【0156】

さらに、ＲＦ発生器ＲＦＧ２は、ＲＦ発生器ＲＦＧ２の１つ又は複数のメモリデバイス内に、状態Ｓ１～Ｓｑの各々に関する対応する変数レベルを記憶する。また、ＲＦ発生器ＲＦＧ２は、状態Ｓ１～Ｓｑに関して、単一のパラメータレベルなどのパラメータレベルを記憶する。状態Ｓ１～Ｓｑに関する変数レベル及び状態Ｓ１～Ｓｑに関するパラメータレベルは、転送ケーブルＴＣ２を介してプロセッサ１１４からＲＦ発生器ＲＦＧ２によって受信される。例えば、状態Ｓ１～Ｓｑに関する変数レベル及び状態Ｓ１～Ｓｑに関するパラメータレベルは、転送ケーブルＴＣ１を介してプロセッサ１１４から、レシピ信号７０７内でＲＦ発生器ＲＦＧ２によって受信される。プロセッサ１１４は、入力装置を介してユーザから、状態Ｓ１～Ｓｑに関する変数レベルの指示を受け取る。

【0157】

また、プロセッサ１１４は、ＲＦ信号７０４の変数のデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を含むレシピ信号７０８を生成し、転送ケーブルＴＣｚを介してＲＦ発生器ＲＦＧｚにレシピ信号７０８を送信する。デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を受信すると、ＲＦ発生器ＲＦＧｚは、ＲＦ発生器ＲＦＧｚ内の１つ又は複数のメモリデバイスにデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を記憶する。

【0158】

さらに、ＲＦ発生器ＲＦＧｚは、状態Ｓ１～Ｓｔの各々に関して、対応する変数レベルをＲＦ発生器ＲＦＧｚの１つ又は複数のメモリデバイス内に記憶する。ＲＦ発生器ＲＦＧｚはまた、状態Ｓ１～Ｓｔに関して、単一のパラメータレベルなどのパラメータレベルを記憶する。状態Ｓ１～Ｓｔに関する変数レベル及び状態Ｓ１～Ｓｔに関するパラメータレベルは、転送ケーブルＴＣｚを介してプロセッサ１１４からＲＦ発生器ＲＦＧｚによって受信される。例えば、状態Ｓ１～Ｓｔに関する変数レベル及び状態Ｓ１～Ｓｔに関するパラメータレベルは、転送ケーブルＴＣｚを介してプロセッサ１１４から、レシピ信号７０８内でＲＦ発生器ＲＦＧｚによって受信される。プロセッサ１１４は、入力装置を介してユーザから、状態Ｓ１～Ｓｔに関する変数レベルの指示を受け取る。

【0159】

さらに、プロセッサ１１４は、トリガ信号１３１を生成し、転送ケーブルＴＣ１を介してＲＦ発生器ＲＦＧ１に、転送ケーブルＴＣ２を介してＲＦ発生器ＲＦＧ２に、かつ転送ケーブルＴＣｚを介してＲＦ発生器ＲＦＧｚに、トリガ信号１３１を送信する。例えば、トリガ信号１３１は、レシピ信号１２８、７０７、及び７０８の送信後に送信される。トリガ信号１３１を受信すると、ＲＦ発生器ＲＦＧ２は、状態Ｓ１～Ｓｑに関する変数レベルと、状態Ｓ１～Ｓｑに関するパラメータレベルと、状態Ｓ１～Ｓｑに関するデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１とを有するＲＦ信号７０２を生成する。一例として、状態Ｓ１～Ｓｑに関するパラメータレベルは、単一のパラメータレベルである。ＲＦ発生器ＲＦＧ２は、出力Ｏ２においてＲＦ信号７０２を供給する。ＲＦ信号７０２は、出力Ｏ２からＲＦケーブルＲＦＣ２を介してインピーダンス整合回路７０６の入力Ｉ２に供給される。

【0160】

また、トリガ信号１３１を受信すると、ＲＦ発生器ＲＦＧｚは、状態Ｓ１～状態Ｓｔに関する変数レベルと、状態Ｓ１～状態Ｓｔに関するパラメータレベルと、状態Ｓ１～状態Ｓｔに関するデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２とを有するＲＦ信号７０４を生成する。一例として、状態Ｓ１～状態Ｓｔに関するパラメータレベルは、単一のパラメータレベルである。ＲＦ発生器ＲＦＧｚは、出力ＯｚにおいてＲＦ信号７０４を供給する。ＲＦ信号７０４は、出力ＯｚからＲＦケーブルＲＦＣｚを介してインピーダンス整合回路７０５の入力Ｉｚに供給される。

【0161】

ＲＦ信号１３０は、インピーダンス整合回路７０５の第１の分岐回路を介して転送され、ＲＦ信号７０２は、インピーダンス整合回路７０５の第２の分岐回路を介して転送され、かつＲＦ信号７０４は、インピーダンス整合回路７０５の第ｚの分岐回路を介して転送される。第１の分岐回路は、入力Ｉ１から出力ＯＩＭＣまで延び、第２の分岐回路は、入力Ｉ２から出力ＯＩＭＣまで延び、かつ第ｚの分岐回路は、入力Ｉｚから出力ＯＩＭＣまで延びる。

【0162】

本明細書で使用される分岐回路は、回路部品のネットワークを含む。例えば、分岐回路は、１つ又は複数の直列回路と、１つ又は複数の並列回路とを含む。１つ又は複数の直列回路は、１つ又は複数の並列回路に接続される。各直列回路は、１つ又は複数のコンデンサ、１つ又は複数のインダクタ、１つ又は複数のレジスタ、又はそれらの組み合わせのネットワークを含む。同様に、各並列回路は、１つ又は複数のコンデンサ、１つ又は複数のインダクタ、１つ又は複数のレジスタ、又はそれらの組み合わせのネットワークを含む。各並列回路は、端部で大地電位に接続される。

【0163】

ＲＦ信号１３０が、インピーダンス整合回路７０５内の第１の分岐を介して転送され、ＲＦ信号７０２が、インピーダンス整合回路７０５内の第２の分岐を介して転送され、かつＲＦ信号７０４が、インピーダンス整合回路７０５内の第ｚの分岐を介して転送される場合、インピーダンス整合回路７０５の回路部品は、出力ＯＩＭＣに接続された負荷のインピーダンスと、入力Ｉ１～Ｉｚに接続されたソースのインピーダンスを整合させて、ＲＦ信号１３０、７０２、及び７０４のインピーダンスを修正する。インピーダンス整合回路７０５の出力ＯＩＭＣに接続された負荷の一例として、ＲＦ伝送線１２２及びプラズマチャンバ１０４が挙げられる。入力Ｉ１～Ｉｚに接続されたソースの一例として、ＲＦケーブルＲＦＣ１～ＲＦＣｚ及びＲＦ発生器ＲＦＧ１～ＲＦＧｚが挙げられる。ＲＦ信号１３０、７０２、及び７０４のインピーダンスが修正されて、出力ＯＩＭＣにおいて修正ＲＦ信号７１０を出力する。

【0164】

修正ＲＦ信号７１０は、出力ＯＩＭＣからＲＦ伝送線１２２を介して基板支持体１０８の下部電極に供給される。さらに、１つ又は複数のプロセスガスが間隙１１２に供給されると、プラズマが間隙１１２内で衝突又は維持されて、基板Ｓを処理する。

【0165】

一実施形態では、インピーダンス整合回路７０５は、ＲＦ伝送線１２２を介して、基板支持体１０８の代わりに上部電極１１０に接続される。この実施形態では、基板支持体１０８は基準電位に接続される。

【0166】

図８Ａは、プロット２１２を例示するためのグラフ２１０の一実施形態の図である。図８Ｂは、ＲＦ発生器ＲＦＧ２（図７Ａ）によって生成されるＲＦ信号７０２の変数を定義するデューティサイクルＤＣＳ２ｒ１、ＤＣＳ３ｒ１、及びＤＣＳ１ｒ１を例示するためのプロット８０２を例示するためのグラフ８００の一実施形態の図である。グラフ８００は、ＲＦ信号７０２の変数対時間ｔを例示するプロット８０２を含む。ＲＦ信号７０２の変数は、グラフ８０２のｙ軸にプロットされ、時間ｔは、グラフ８０２のｘ軸にプロットされている。

【0167】

グラフ８００のｘ軸は、図８Ａのグラフ２１０に例示された等しい時間間隔に分割される。また、グラフ８００のｙ軸は、ＲＦ発生器ＲＦＧ２によって生成されたＲＦ信号７０２（図７Ａ）の変数レベルに分割される。例えば、グラフ８００のｙ軸は、変数レベル０、変数レベルＶ１ｂ、変数レベルＶ２ｂ、変数レベルＶ３ｂ、変数レベルＶ４ｂ、及び変数レベルＶ５ｂを有する。変数レベル０とＶ１ｂの間の第１の間隔は、変数レベルＶ１ｂとＶ２ｂの間の第２の間隔に等しいことに留意されたい。また、第２の間隔は、変数レベルＶ２ｂとＶ３ｂの間の第３の間隔に等しい。同様に、第３の間隔は、変数レベルＶ３ｂとＶ４ｂの間の第４の間隔に等しい。また、第４の間隔は、変数レベルＶ４ｂとＶ５ｂの間の第５の間隔に等しい。

【0168】

プロット８０２は、時間ｔ０において変数レベルＶ２ｂから変数レベルＶ３ｂに遷移する。プロット８０２は、時間ｔ０と時間ｔ３の間の期間、変数レベルＶ３ｂを有する。プロット８０２は、時間ｔ３において変数レベルＶ３ｂから変数レベルＶ５ｂに遷移する。プロット８０２は、時間ｔ３と時間ｔ６の間の時間間隔の間、変数レベルＶ５ｂに留まり、時間ｔ６において変数レベルＶ５ｂから変数レベルＶ２ｂに遷移する。プロット２１２は、時間ｔ６と時間ｔ８の間の時間間隔の間、変数レベルＶ２ｂを有する。

【0169】

プロット８０２の変数レベルＶ３ｂは、ＲＦ信号７０２の変数の状態Ｓ２を定義する。同様に、プロット８０２の変数レベルＶ５ｂは、ＲＦ信号７０２の変数の状態Ｓ３を定義し、プロット８０２の変数レベルＶ２ｂは、ＲＦ信号７０２の変数の状態Ｓ１を定義する。

【0170】

プロット８０２の変数レベルＶ５ｂ～Ｖ２ｂは、クロック信号の各サイクル中に繰り返される。例えば、プロット８０２の変数レベルＶ５ｂ～Ｖ２ｂの第１のインスタンスは、サイクル１の間に発生し、プロット８０２の変数レベルＶ５ｂ～Ｖ２ｂの第２のインスタンスは、サイクル２の間に発生する。

【0171】

プロット８０２に示された変数の状態Ｓ２が発生する時間間隔は、デューティサイクルＤＣＳ２ｒ１として例示される。同様に、プロット８０２に示された変数の状態Ｓ３が発生する時間間隔は、デューティサイクルＤＣＳ３ｒ１として例示され、変数の状態Ｓ１が発生する時間間隔は、デューティサイクルＤＣＳ１ｒ１として例示される。

【0172】

デューティサイクルＤＣＳ３１１、ＤＣＳ２１１、及びＤＣＳ１１１などのデューティサイクルは、デューティサイクルＤＣＳ３ｒ１、ＤＣＳ２ｒ１、及びＤＣＳ１ｒ１を生成するように調整されることに留意されたい。例えば、デューティサイクルＤＣＳ３ｒ１は、デューティサイクルＤＣＳ３１１よりも小さく、かつデューティサイクルＤＣＳ２ｒ１は、デューティサイクルＤＣＳ２１１よりも大きい。また、デューティサイクルＤＣＳ１ｒ１は、デューティサイクルＤＣＳ１１１よりも大きい。

【0173】

一実施形態では、ＲＦ信号７０２の、プロット８０２に例示された変数の遷移は、時間間隔内で発生する。例えば、時間ｔ３において変数レベルＶ３ｂから変数レベルＶ４ｂに遷移する代わりに、プロット８０２は、第１の時間から第２の時間までの時間間隔の間に遷移する。第１の時間は、時間ｔ２．５と時間ｔ３の間であり、第２の時間は、時間ｔ３と時間ｔ３．５の間である。この例では、変数レベルＶ５ｂのデューティサイクルは、変数レベルＶ５ｂの発生の時間間隔と、変数レベルＶ３ｂから変数レベルＶ５ｂへの遷移の時間間隔とを含む。別の例として、変数レベルＶ３ｂのデューティサイクルは、変数レベルＶ３ｂの発生の時間間隔と、変数レベルＶ３ｂから変数レベルＶ５ｂへの遷移の時間間隔とを含む。

【0174】

図８Ｃは、ＲＦ発生器ＲＦＧｚ（図７Ａ）によって生成されるＲＦ信号７０４の変数のデューティサイクルＤＣＳ２ｕ２及びＤＣＳ１ｕ２を例示するプロット８０６を例示するためのグラフ８０４の一実施形態の図である。グラフ８０４は、時間ｔに対するプロット８０６を含む。ＲＦ信号７０４を定義する変数は、グラフ８０４のｙ軸にプロットされ、時間ｔは、グラフ８０４のｘ軸にプロットされている。

【0175】

グラフ８０４のｘ軸は、図８Ａのグラフ２１０に例示された等しい時間間隔に分割される。また、グラフ８０４のｙ軸は、変数レベルに分割される。例えば、グラフ８０４のｙ軸は、変数レベル０、変数レベルＶ１ｃ、変数レベルＶ２ｃ、変数レベルＶ３ｃ、変数レベルＶ４ｃ、及び変数レベルＶ５ｃを有する。変数レベル０とＶ１ｃの間の第１の間隔は、変数レベルＶ１ｃとＶ２ｃの間の第２の間隔に等しいことに留意されたい。また、第２の間隔は、変数レベルＶ２ｃとＶ３ｃの間の第３の間隔に等しい。同様に、第３の間隔は、変数レベルＶ３ｃとＶ４ｃの間の第４の間隔に等しい。また、第４の間隔は、変数レベルＶ４ｃとＶ５ｃの間の第５の間隔に等しい。

【0176】

プロット８０６は、時間ｔ０において変数レベルＶ１ｃから変数レベルＶ５ｃに遷移する。プロット８０６は、時間ｔ０と時間ｔ４．５の間の期間、変数レベルＶ５ｃを有する。プロット８０６は、時間ｔ４．５において変数レベルＶ５ｃから変数レベルＶ１ｃに遷移する。プロット８０６は、時間ｔ４．５と時間ｔ８の間の時間間隔の間、変数レベルＶ１ｃに留まり、時間ｔ８において変数レベルＶ１ｃから変数レベルＶ５ｃに遷移する。

【0177】

プロット８０６の変数レベルＶ５ｃは、ＲＦ信号７０４（図７Ａ）の変数の状態Ｓ２を定義する。同様に、プロット８０６の変数レベルＶ１ｃは、ＲＦ信号７０４の変数の状態Ｓ１を定義する。

【0178】

プロット８０６の変数レベルＶ５ｃ及びＶ１ｃは、クロック信号のサイクル中に繰り返される。例えば、プロット８０６の変数レベルＶ５ｃ及びＶ１ｃの第１のインスタンスは、サイクル１の間に発生し、プロット８０６の変数レベルＶ５ｃ及びＶ１ｃの第２のインスタンスは、サイクル２の間に発生する。

【0179】

プロット８０６の変数の状態Ｓ２が発生する時間間隔は、デューティサイクルＤＣＳ２ｕ２として例示される。同様に、プロット８０６の変数の状態Ｓ１が発生する時間間隔は、デューティサイクルＤＣＳ１ｕ２として例示される。

【0180】

デューティサイクルＤＣＳ２１２及びＤＣＳ１１２などのデューティサイクルは、デューティサイクルＤＣＳ２ｕ２及びＤＣＳ１ｕ２を生成するように調整されることに留意されたい。例えば、デューティサイクルＤＣＳ２ｕ２は、デューティサイクルＤＣＳ２１２よりも小さく、かつデューティサイクルＤＣＳ１ｕ２は、デューティサイクルＤＣＳ１１２よりも大きい。

【0181】

一実施形態では、プロット８０６に例示された変数の遷移は、時間間隔内で発生する。例えば、時間ｔ４．５において変数レベルＶ５ｃから変数レベルＶ１ｃに遷移する代わりに、プロット８０６は、第１の時間から第２の時間までの時間間隔の間に遷移する。第１の時間は、時間ｔ４と時間ｔ４．５の間であり、第２の時間は、時間ｔ４．５と時間ｔ５の間である。この例では、変数レベルＶ１ｃのデューティサイクルは、変数レベルＶ１ｃの発生の時間間隔と、変数レベルＶ５ｃから変数レベルＶ１ｃへの遷移の時間間隔とを含む。別の例として、変数レベルＶ５ｃのデューティサイクルは、変数レベルＶ５ｃの発生の時間間隔と、変数レベルＶ５ｃから変数レベルＶ１ｃへの遷移の時間間隔とを含む。

【0182】

図９は、均一性レベル及びデューティサイクルのリスト７５０の生成を例示するためのシステム９００の一実施形態の図である。システム９００は、ホストコンピュータ１０６と、ＲＦ発生器ＲＦＧ１～ＲＦＧｚと、インピーダンス整合回路７０５と、プラズマチャンバ５０３とを含む。

【0183】

基板５２６は、プラズマチャンバ５０３内に配置される。その後、プロセッサ１１４は、図７Ａを参照して説明したようにＲＦ発生器ＲＦＧ１を制御して、ＲＦ信号１３０などの第ｐのＲＦ信号を生成し、図７Ａを参照して説明したようにＲＦ発生器ＲＦＧ２を制御して、ＲＦ信号７０２などの第ｒのＲＦ信号を生成し、図７Ａを参照して説明したようにＲＦ発生器ＲＦＧｚを制御して、ＲＦ信号７０４などの第ｕのＲＦ信号を生成する。第ｐのＲＦ信号の変数の状態Ｓ１～Ｓｎに関するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを有する第ｐのＲＦ信号と、第ｒのＲＦ信号の変数の状態Ｓ１～Ｓｑに関するデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を有する第ｒのＲＦ信号と、第ｕのＲＦ信号の変数の状態Ｓ１～Ｓｔに関するデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を有する第ｕのＲＦ信号とが、インピーダンス整合回路７０５に供給され、インピーダンス整合回路７０５は、修正ＲＦ信号７１０をプラズマチャンバ５０３に出力する。修正ＲＦ信号７１０がプラズマチャンバ５０３に送信され、かつ１つ又は複数のプロセスガスがプラズマチャンバ５０３内の間隙１１２に供給されると、プラズマチャンバ５０３の間隙１１２内でプラズマが生成される。

【0184】

プラズマが間隙１１２内で生成された後、期間ＴＰ１の間、図５Ａを参照して上述したのと同じように、強度信号５３４、５３６、及び５３８が生成され、ＥＲＭＤ５１４、５１６、及び５１８からプロセッサ１１４に送信される。さらに、期間ＴＰ２の間、図５Ａを参照して上述したのと同じように、強度信号５４０、５４２、及び５４４が生成され、ＥＲＭＤ５１４、５１６、及び５１８からプロセッサ１１４に送信される。

【0185】

さらに、図５Ａを参照して上述したのと同じように、プロセッサ１１４は、ＥＲＭＤ５１４から受信した強度信号５３４及び５４０に基づいて、基板５２６の左エッジ領域５２８を処理する処理速度ＰＲｐａなどの処理速度を決定する。プロセッサ１１４は、処理速度ＰＲｐａをメモリデバイス１１６のリスト７５０に記憶する。

【0186】

また、図５Ａを参照して上述したのと同じように、プロセッサ１１４は、ＥＲＭＤ５１６から受信した強度信号５３６及び５４２に基づいて、基板５２６の中心領域５３２を処理する処理速度ＰＲｐｂなどの処理速度を決定する。プロセッサ１１４は、処理速度ＰＲｐｂをメモリデバイス１１６のリスト７５０に記憶する。

【0187】

さらに、図５Ａを参照して上述したのと同じように、プロセッサ１１４は、ＥＲＭＤ５１８から受信した強度信号５３８及び５４４に基づいて、基板５２６の右エッジ領域５３０を処理する処理速度ＰＲｐｃなどの処理速度を決定する。プロセッサ１１４は、処理速度ＰＲｐｃをメモリデバイス１１６のリスト７５０に記憶する。

【0188】

プロセッサ１１４は、処理速度ＰＲｐａ～ＰＲｐｃを均一性レベルＵＮＦＭｐとして定義し、均一性レベルＵＮＦＭｐをメモリデバイス１１６のリスト７５０内に記憶する。例えば、プロセッサ１１４は、処理速度ＰＲｐａ～ＰＲｐｃが均一性レベルＵＮＦＭｐを形成すると判定し、均一性レベルＵＮＦＭｐをリスト７５０内に記憶する。別の例として、プロセッサ１１４は、図５Ａを参照して上述したように補間を適用して、処理速度ＰＲｐａ～ＰＲｐｃから均一性レベルＵＮＦＭｐを決定する。

【0189】

処理速度ＰＲｐａ～ＰＲｐｃを決定するために、図５Ａを参照して上述したのと同様にして、第１のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給され、第１のＲＦ信号がＲＦ発生器ＲＦＧ２によって供給され、かつ第１のＲＦ信号がＲＦ信号ＲＦＧｚによって供給されると、プロセッサ１１４は、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを決定し、処理速度ＰＲ１ａ～ＰＲ１ｃをメモリデバイス１１６内のリスト７５０に記憶する。ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号は、デューティサイクルＤＣＳ１１、ＤＣＳ２１など、デューティサイクルＤＣＳｎ１までを有する。また、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号は、デューティサイクルＤＣＳ１１１、ＤＣＳ２１１など、デューティサイクルＤＣＳｑ１１までを有する。ＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号は、デューティサイクルＤＣＳ１１２、ＤＣＳ２１２など、デューティサイクルＤＣＳｔ１２までを有する。ＲＦ発生器ＲＦＧ１によって生成された第１のＲＦ信号と、ＲＦ発生器ＲＦＧ２によって生成された第１のＲＦ信号と、ＲＦ発生器ＲＦＧｚによって生成された第１のＲＦ信号とがインピーダンス整合回路７０５に供給されると、第１の修正ＲＦ信号が出力ＯＩＭＣから出力され、ＲＦ伝送線１２２を介して下部電極に送信される。また、第１の修正ＲＦ信号が基板支持体１０８に供給されると、１つ又は複数のプロセスガスが間隙１１２に供給される。プロセッサ１１４は、処理速度ＰＲ１ａ～ＰＲ１ｃを均一性レベルＵＮＦＭ１と関連付け、かつ均一性レベルＵＮＦＭ１をリスト７５０内に記憶する。例えば、プロセッサ１１４は、処理速度ＰＲ１ａ～ＰＲ１ｃに基づいて均一性レベルＵＮＦＭ１を決定する。例示すると、プロセッサ１１４は、処理速度ＰＲ１ａ～ＰＲ１ｃが均一性レベルＵＮＦＭ１を形成すると判定する。別の例として、プロセッサ１１４は、上述した補間方法を適用して、処理速度ＰＲ１ａ～ＰＲ１ｃから均一性レベルＵＮＦＭ１を決定する。

【0190】

また、処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第２のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給され、第２のＲＦ信号がＲＦ発生器ＲＦＧ２によって供給され、かつ第２のＲＦ信号がＲＦ信号ＲＦＧｚによって供給されると、プロセッサ１１４は、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを決定し、処理速度ＰＲ２ａ～ＰＲ２ｃをメモリデバイス１１６内のリスト７５０に記憶する。ＲＦ発生器ＲＦＧ１によって生成された第２のＲＦ信号は、デューティサイクルＤＣＳ１２、ＤＣＳ２２など、デューティサイクルＤＣＳｎ２までを有する。また、ＲＦ発生器ＲＦＧ２によって生成された第２のＲＦ信号は、デューティサイクルＤＣＳ１２１、ＤＣＳ２２１など、デューティサイクルＤＣＳｑ２１までを有する。ＲＦ発生器ＲＦＧｚによって生成された第２のＲＦ信号は、デューティサイクルＤＣＳ１２２、ＤＣＳ２２２など、デューティサイクルＤＣＳｔ２２までを有する。ＲＦ発生器ＲＦＧ１によって生成された第２のＲＦ信号、ＲＦ発生器ＲＦＧ２によって生成された第２のＲＦ信号、及びＲＦ発生器ＲＦＧｚによって生成された第２のＲＦ信号がインピーダンス整合回路７０５に供給されると、第２の修正ＲＦ信号が出力ＯＩＭＣから出力され、ＲＦ伝送線１２２を介して下部電極に送信される。また、第２の修正ＲＦ信号がプラズマチャンバ５０３の基板支持体１０８に供給されると、１つ又は複数のプロセスガスがプラズマチャンバ５０３の間隙１１２に供給される。プロセッサ１１４は、処理速度ＰＲ２ａ～ＰＲ２ｃを均一性レベルＵＮＦＭ２と関連付け、かつ均一性レベルＵＮＦＭ２をメモリデバイス１１６のリスト７５０内に記憶する。

【0191】

図１０は、左エッジ領域５２８、中心領域５３２、及び右エッジ領域５３０から反射されたプラズマから発せられた光の強度値を測定するための厚さ測定装置５５２の使用を例示するためのシステム１０００の一実施形態の図である。システム１００は、ＲＦ発生器ＲＦＧ１～ＲＦＧｚと、インピーダンス整合回路７０５と、プラズマチャンバ５５４と、厚さ測定装置５５２と、ホストコンピュータ１０６とを含む。

【0192】

基板５２６は、プラズマチャンバ５５４内に配置される。その後、プロセッサ１１４は、図７Ａを参照して説明したようにＲＦ発生器ＲＦＧ１を制御して、ＲＦ信号１３０などの第ｐのＲＦ信号を生成する。また、プロセッサ１１４は、図７Ａを参照して説明したようにＲＦ発生器ＲＦＧ２を制御して、ＲＦ信号７０２などの第ｒのＲＦ信号を生成し、図７Ａを参照して説明したようにＲＦ発生器ＲＦＧｚを制御して、ＲＦ信号７０４などの第ｕのＲＦ信号を生成する。第ｐのＲＦ信号の変数を定義する状態Ｓ１～Ｓｎに関するデューティサイクルＤＣＳ１ｐ～ＤＣＳｎｐを有する第ｐのＲＦ信号と、第ｒのＲＦ信号の変数を定義する状態Ｓ１～Ｓｑに関するデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を有する第ｒのＲＦ信号と、第ｕのＲＦ信号の変数を定義する状態Ｓ１～Ｓｔに関するデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を有する第ｕのＲＦ信号とが、インピーダンス整合回路７０５に供給され、インピーダンス整合回路７０５は、修正ＲＦ信号７１０をプラズマチャンバ５５４に出力する。修正ＲＦ信号７１０がプラズマチャンバ５５４に送信され、かつ１つ又は複数のプロセスガスがプラズマチャンバ１０２内の間隙１１２に供給されると、プラズマがプラズマチャンバ５５４の間隙１１２内で生成される。

【0193】

基板５２６がプラズマチャンバ５５４内で生成されたプラズマを使用して処理された後、期間ＴＰ１の間、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置される。期間ＴＰ１の間、厚さ測定装置５５２は、強度信号５３４、５３６、及び５３８を生成し、転送ケーブル５５６を介してプロセッサ１１４に強度信号５３４、５３６、及び５３８を送信する。強度信号５３４、５３６、及び５３８が生成され、プロセッサ１１４に送信された後、基板５２６は、さらなる処理のためにプラズマチャンバ５５４に戻される。期間ＴＰ１から予め設定された期間が経過した後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出される。期間ＴＰ２の間、基板５２６は、プラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置される。期間ＴＰ２の間、厚さ測定装置５５２は、強度信号５４０、５４２、及び５４４を生成し、転送ケーブル５５６を介してプロセッサ１１４に強度信号５４０、５４２、及び５４４を送信する。プロセッサ１１４は、図５Ｂを参照して上述したのと同じように、強度信号５３４、５３６、５３８、５４０、５４２、及び５４４から処理速度ＰＲｐａ、ＰＲｐｂ、及びＰＲｐｃを決定し、処理速度ＰＲｐａ、ＰＲｐｂ、及びＰＲｐｃから均一性レベルＵＮＦＭｐを決定し、処理速度ＰＲｐａ、ＰＲｐｂ、及びＰＲｐｃ、並びに均一性レベルＵＮＦＭｐをメモリデバイス１１６のリスト７５０に記憶する。

【0194】

図５Ｂを参照して処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第１のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給され、第１のＲＦ信号がＲＦ発生器ＲＦＧ２によって供給され、かつ第１のＲＦ信号がＲＦ発生器ＲＦＧｚによって供給されると、プロセッサ１１４は、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを決定し、処理速度ＰＲ１ａ～ＰＲ１ｃをメモリデバイス１１６内のリスト１７５に記憶する。ＲＦ発生器ＲＦＧ１によって生成され供給される第１のＲＦ信号は、デューティサイクルＤＣＳ１１、ＤＣＳ２１など、デューティサイクルＤＣＳｎ１までを有する。また、ＲＦ発生器ＲＦＧ２によって生成され供給される第１のＲＦ信号は、デューティサイクルＤＣＳ１１１、ＤＣＳ２１１など、デューティサイクルＤＣｑ１１までを有する。ＲＦ発生器ＲＦＧｚによって生成され供給される第１のＲＦ信号は、デューティサイクルＤＣＳ１１２、ＤＣＳ２１２など、デューティサイクルＤＣＳｔ１２までを有する。

【0195】

ＲＦ発生器ＲＦＧ１が第１のＲＦ信号をインピーダンス整合回路７０５に供給し、ＲＦ発生器ＲＦＧ２が第１のＲＦ信号をインピーダンス整合回路７０５に供給し、かつＲＦ発生器ＲＦＧｚが第１のＲＦ信号をインピーダンス整合回路７０５に供給すると、インピーダンス整合回路７０５は、第１の修正ＲＦ信号をプラズマチャンバ５５４の基板支持体１０８の下部電極に出力する。第１の修正ＲＦ信号が基板支持体１０８の下部電極に供給され、かつ１つ又は複数のプロセスガスがプラズマチャンバ５５４に供給されると、基板５２６が処理される。処理された後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置され、厚さ測定装置５５２は、強度信号の第１のセットを生成する。プロセッサ１１４は、図７Ｂを参照して上述したのと同じように、強度信号の第１のセットに基づいて処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃを決定し、上述した方法で、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃに基づいて均一性レベルＵＮＦＭ１を決定し、処理速度ＰＲ１ａ、ＰＲ１ｂ、及びＰＲ１ｃ、並びに均一性レベルＵＮＦＭ１を、メモリデバイス１１６に記憶されたリスト７５０に記憶する。

【0196】

さらに、図５Ｂを参照して処理速度ＰＲｐａ～ＰＲｐｃを決定するために上述したのと同様にして、第２のＲＦ信号がＲＦ発生器ＲＦＧ１によって供給され、第２のＲＦ信号がＲＦ発生器ＲＦＧ２によって供給され、かつ第２のＲＦ信号がＲＦ発生器ＲＦＧｚによって供給されると、プロセッサ１１４は、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを決定し、処理速度ＰＲ２ａ～ＰＲ２ｃをメモリデバイス１１６内のリスト１７５に記憶する。ＲＦ発生器ＲＦＧ１によって生成され供給される第２のＲＦ信号は、デューティサイクルＤＣＳ１２、ＤＣＳ２２など、デューティサイクルＤＣＳｎ２までを有する。また、ＲＦ発生器ＲＦＧ２によって生成され供給される第２のＲＦ信号は、デューティサイクルＤＣＳ１２１、ＤＣＳ２２１など、デューティサイクルＤＣＳｑ２１までを有する。ＲＦ発生器ＲＦＧｚによって生成され供給される第２のＲＦ信号は、デューティサイクルＤＣＳ１２２、ＤＣＳ２２２など、デューティサイクルＤＣＳｔ２２までを有する。インピーダンス整合回路７０５に、ＲＦ発生器ＲＦＧ１が第２のＲＦ信号を供給し、ＲＦ発生器ＲＦＧ２が第２のＲＦ信号を供給し、かつＲＦ発生器ＲＦＧｚが第２のＲＦ信号を供給すると、インピーダンス整合回路７０５は、第２の修正ＲＦ信号をプラズマチャンバ５５４の基板支持体１０８の下部電極に出力する。第２の修正ＲＦ信号が基板支持体１０８の下部電極に供給され、かつ１つ又は複数のプロセスガスがプラズマチャンバ５５４に供給されると、基板５２６が処理される。処理された後、基板５２６は、開口部５６０を介してプラズマチャンバ５５４から取り出され、厚さ測定装置５５２の下に配置され、厚さ測定装置５５２は、強度信号の第２のセットを生成する。プロセッサ１１４は、図５Ｂを参照して上述したのと同じように、強度信号の第２のセットに基づいて処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを決定し、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃを均一性レベルＵＮＦＭ２に関連付け、処理速度ＰＲ２ａ、ＰＲ２ｂ、及びＰＲ２ｃ、並びに均一性レベルＵＮＦＭ２を、メモリデバイス１１６のリスト７５０に記憶する。

【0197】

図１１は、ＲＦ発生器ＲＦＧ１によって生成された第１～第ｐのＲＦ信号の各々の状態Ｓ１～Ｓｎの間のデューティサイクルを制御し、ＲＦ発生器ＲＦＧ２によって生成された第１～第ｒのＲＦ信号の各々の状態Ｓ１～Ｓｑの間のデューティサイクルを制御し、かつＲＦ発生器ＲＦＧｚによって生成された第１～第ｕのＲＦ信号の各々の状態Ｓ１～Ｓｔの間のデューティサイクルを制御するための、ＲＦ発生器ＲＦＧ１～ＲＦＧｚ内の内部コンポーネントを例示するための、システム１１００の一実施形態の図である。システム１１００は、ＲＦ発生器ＲＦＧ１～ＲＦＧｚを含む。

【0198】

ＲＦ発生器ＲＦＧ１の内部コンポーネントは、図６を参照して先に例示されている。ＲＦ発生器ＲＦＧ２は、デジタルシグナルプロセッサＤＳＰ２と、複数のコントローラとを含む。ＲＦ発生器ＲＦＧ２のコントローラは、ＲＦ信号７０２の変数の状態Ｓ１用のデューティサイクルコントローラＤＣＣ１２、変数の状態Ｓ２用のデューティサイクルコントローラＤＣＣ２２など、変数の状態Ｓｑ用のデューティサイクルコントローラＤＣＣｑ２までを含む。さらに、ＲＦ発生器ＲＦＧ２のコントローラは、ＲＦ信号７０２の変数の状態Ｓ１用の変数コントローラＶＲＳ１２、変数の状態Ｓ２用の変数コントローラＶＲＳ２２など、変数の状態Ｓｑ用の変数コントローラＶＲＳｑ２までを含む。また、ＲＦ発生器ＲＦＧ２のコントローラは、ＲＦ信号７０２の変数の状態Ｓ１～Ｓｑ用のパラメータコントローラＰＲＳ２を含む。

【0199】

ＲＦ発生器ＲＦＧ２は、ドライバシステムＤＲＶＲ２と電源ＰＳ２とをさらに含む。プロセッサ１１４は、転送ケーブルＴＣ２を介してＤＳＰ２に接続される。デジタルシグナルプロセッサＤＳＰ２は、デューティサイクルコントローラＤＣＣ１２～ＤＣＣｑ２、変数コントローラＶＲＳ１２～ＶＲＳｑ２、及びパラメータコントローラＰＲＳ２に接続される。デューティサイクルコントローラＤＣＣ１２は、変数コントローラＶＲＳ１２に接続される。また、デューティサイクルコントローラＤＣＣ２２は、変数コントローラＶＲＳ２２に接続され、以下同様に続き、デューティサイクルコントローラＤＣＣｑ２は、変数コントローラＶＲＳｑ２に接続される。変数コントローラＶＲＳ１２～ＶＲＳｑ２及びパラメータコントローラＰＲＳ２は、ドライバシステムＤＲＶＲ２に接続され、ＤＲＶＲ２は、電源ＰＳ２に接続される。電源ＰＳ２は、ＲＦケーブルＲＦＣ２に接続される。

【0200】

プロセッサ１１４は、メモリデバイス１１６内に記憶されたリスト７５０からデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１にアクセスし、デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を有するレシピ信号７０７を生成し、転送ケーブルＴＣ２を介してデジタルシグナルプロセッサＤＳＰ２にレシピ信号７０７を送信する。例えば、プロセッサ１１４は、実現すべき均一性レベルＵＮＦＭｐに対応するものとしてデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を識別し、デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を有するレシピ信号７０７を生成する。

【0201】

プロセッサ１１４はまた、デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１がＲＦ信号７０２の変数の状態に関するデューティサイクルであることを示すために、レシピ信号７０７内にデューティサイクル識別子を含む。例えば、プロセッサ１１４は、デューティサイクルＤＣＳ１ｒ１がＲＦ信号７０２の変数の状態Ｓ１に関するものであることを示すためにレシピ信号７０７内に第１のデューティサイクル識別子を含み、デューティサイクルＤＣＳ２ｒ１が変数の状態Ｓ２に関するものであることを示すためにレシピ信号７０７内に第２のデューティサイクル識別子を含み、以下同様に続き、デューティサイクルＤＣＳｑｒ１が変数の状態Ｓｑに関するものであることを示すためにレシピ信号７０７内に第ｑのデューティサイクル識別子を含む。

【0202】

レシピ信号７０７内に埋め込まれたデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を受信すると、デジタルシグナルプロセッサＤＳＰ２は、デューティサイクル識別子から、レシピ信号７０７がデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を含むと判定し、レシピ信号７０７からデューティサイクルを抽出し、デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１をデューティサイクルコントローラＤＣＣ１２～ＤＣＣｑ２に送信する。例えば、デジタルシグナルプロセッサＤＳＰ２は、第１のデューティサイクル識別子から、レシピ信号７０７がデューティサイクルＤＣＳ１ｒ１を含むことを識別し、かつデューティサイクルＤＣＳ１ｒ１がデューティサイクルコントローラＤＣＣ１２に送信されることを決定する。デジタルシグナルプロセッサＤＳＰ２は、第２のデューティサイクル識別子から、レシピ信号７０７がデューティサイクルＤＣＳ２ｒ１を含むことを識別し、かつデューティサイクルＤＣＳ２ｒ１がデューティサイクルコントローラＤＣＣ２２に送信されることを決定する。デジタルシグナルプロセッサＤＳＰ２は、第ｑのデューティサイクル識別子から、レシピ信号７０７がデューティサイクルＤＣＳｑｒ１を含むことを識別し、かつデューティサイクルＤＣＳｑｒ１がデューティサイクルコントローラＤＣＣｑ２に送信されることを決定する。デジタルシグナルプロセッサＤＳＰ２は、デューティサイクルＤＣＳ１ｒ１をデューティサイクルコントローラＤＣＣ１２に送信し、デューティサイクルＤＣＳ２ｒ１をデューティサイクルコントローラＤＣＣ２２に送信し、デューティサイクルＤＣＳｑｒ１がデューティサイクルコントローラＤＣＣｑ２に送信されるまで以下同様に続く。

【0203】

デューティサイクルコントローラＤＣＣ１２～ＤＣＣｑ２は、デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１を記憶する。例えば、デューティサイクルコントローラＤＣＣ１２は、デューティサイクルコントローラＤＣＣ１２のメモリデバイス内にデューティサイクルＤＣＳ１ｒ１を記憶する。同様に、デューティサイクルコントローラＤＣＣ２２は、デューティサイクルコントローラＤＣＣ２２のメモリデバイス内にデューティサイクルＤＣＳ２ｒ１を記憶し、デューティサイクルコントローラＤＣＣｑ２は、デューティサイクルコントローラＤＣＣｑ２のメモリデバイス内にデューティサイクルＤＣＳｑｒ１を記憶する。

【0204】

レシピ信号７０７内でデューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１をデジタルシグナルプロセッサＤＳＰ２に送信することに関して上述したのと同様にして、プロセッサ１１４は、ＲＦ信号７０２の変数の状態Ｓ１～Ｓｑに関する変数レベルと、状態Ｓ１～Ｓｑに関する、単一のパラメータレベルなどのパラメータレベルとを、レシピ信号７０７内でデジタルシグナルプロセッサＤＳＰ２に送信する。状態Ｓ１～Ｓｑに関する変数レベルを受信すると、デジタルシグナルプロセッサＤＳＰ２は、状態Ｓ１に関する変数レベルを変数コントローラＶＲＳ１２に送信し、状態Ｓ２に関する変数レベルを変数コントローラＶＲＳ２２に送信し、状態Ｓｑに関する変数レベルが変数コントローラＶＲＳｑ２に送信されるまで以下同様に続く。また、全ての状態Ｓ１～Ｓｑに関するパラメータレベルを受信すると、デジタルシグナルプロセッサＤＳＰ２は、状態Ｓ１～Ｓ１に関するパラメータレベルをパラメータコントローラＰＲＳ２に送信する。

【0205】

さらに、プロセッサ１１４は、レシピ信号７０７内で、ＲＦ信号７０２の変数レベルの生成順序を送信する。例えば、グラフ８００（図８Ｂ）に例示されるように、各クロックサイクル中に、状態Ｓ２に関する電力レベルを有するＲＦ信号７０２の一部分が最初に生成され、状態Ｓ３に関する電力レベルを有するＲＦ信号７０２の一部分が２番目に生成され、状態Ｓ２に関する電力レベルを有するＲＦ信号７０２の一部分が３番目に生成される。

【0206】

デューティサイクルＤＣＳ１ｒ１～ＤＣＳｑｒ１がデューティサイクルコントローラＤＣＣ１２～ＤＣＣｑ２に記憶され、状態Ｓ１～Ｓｑに関する変数レベルが変数コントローラＶＲＳ１２～ＶＲＳｑ２に記憶され、かつ状態Ｓ１～Ｓｑに関するパラメータレベルがパラメータコントローラＰＲＳ２に記憶された後、プロセッサ１１４は、トリガ信号１３１をデジタルシグナルプロセッサＤＳＰ２に送信する。トリガ信号１３１を受信すると、デジタルシグナルプロセッサＤＳＰ２は、コントローラＤＣＣ１２、ＶＲＳ１２、及びＰＲＳ２の第１のセットに第１のコマンド信号を送信し、コントローラＤＣＣ２２、ＶＲＳ２２、及びＰＲＳ２の第２のセットに第２のコマンド信号を送信し、かつコントローラＤＣＣｑ２、ＶＲＳｑ２、及びＰＲＳ２の第ｑのセットに第ｑのコマンド信号を送信する。第１～第ｑのコマンド信号は、ＲＦ信号７０２の変数レベルを定義する状態Ｓ１～Ｓｑの実行順序でデジタルシグナルプロセッサＤＳＰ２から送信される。第１のコマンド信号を受信すると、変数コントローラＶＲＳ１２は、デューティサイクルコントローラＤＣＣ１２からデューティサイクルＤＣＳ１ｒ１にアクセスし、デューティサイクルＤＣＳ１ｒ１の時間間隔に関して、状態Ｓ１に関する変数レベルをドライバシステムＤＲＶＲ２に供給する。同様に、第１のコマンド信号を受信すると、パラメータコントローラＰＲＳ２は、状態Ｓ１～Ｓｑに関するパラメータレベルをドライバシステムＤＲＶＲ２に供給する。

【0207】

デューティサイクルＤＣＳ１ｒ１の期間の状態Ｓ１に関する変数レベル及び状態Ｓ１～Ｓｑに関するパラメータレベルを受信すると、ドライバシステムＤＲＶＲ２のドライバは、デューティサイクルＤＣＳ１ｒ１の期間の状態Ｓ１に関する駆動信号を生成する。状態Ｓ１に関する駆動信号は、ＲＦ信号７０２の変数を定義する状態Ｓ１に関する変数レベルと、ＲＦ信号７０２の変数を定義する状態Ｓ１～Ｓｑに関するパラメータレベルとに基づいている。状態Ｓ１に関する駆動信号は、ドライバシステムＤＲＶＲ２の増幅器によって増幅されて、デューティサイクルＤＣＳ１ｒ１を定義する期間の状態Ｓ１に関する増幅された信号を出力できる。デューティサイクルＤＣＳ１ｒ１を定義する期間の状態Ｓ１に関する増幅された信号は、ドライバシステムＤＲＶＲ２の増幅器から電源ＰＳ２に送信される。デューティサイクルＤＣＳ１ｒ１を定義する期間の状態Ｓ１に関する増幅された信号を受信すると、電源ＰＳ２は、状態Ｓ１に関するＲＦ信号７０２の一部分を生成する。状態Ｓ１に関するＲＦ信号７０２の一部分は、デューティサイクルＤＣＳ１ｒ１を定義する期間の状態Ｓ１に関する変数レベルを有し、かつデューティサイクルＤＣＳ１ｒ１を定義する期間の状態Ｓ１～Ｓｑに関するパラメータレベルを有する。

【0208】

さらに、第２のコマンド信号を受信すると、変数コントローラＶＲＳ２２は、デューティサイクルコントローラＤＣＣ２２からデューティサイクルＤＣＳ２ｒ１にアクセスし、デューティサイクルＤＣＳ２ｒ１を定義する時間間隔に関して、状態Ｓ２に関する変数レベルをドライバシステムＤＲＶＲ２に供給する。同様に、第２のコマンド信号を受信すると、パラメータコントローラＰＲＳ２は、状態Ｓ１～Ｓｑに関するパラメータレベルをドライバシステムＤＲＶＲ２に供給し続ける。

【0209】

デューティサイクルＤＣＳ２ｒ１を定義する期間の状態Ｓ２に関する変数レベルと、状態Ｓ１～Ｓｑに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲ２のドライバは、デューティサイクルＤＣＳ２ｐを定義する期間の状態Ｓ２に関する駆動信号を生成する。ＲＦ信号７０２の変数を定義する状態Ｓ２に関する駆動信号は、状態Ｓ２に関する変数レベルと、状態Ｓ１～Ｓｑに関するパラメータレベルとに基づいている。ＲＦ信号７０２の変数を定義する状態Ｓ２に関する駆動信号は、ドライバシステムＤＲＶＲ２の増幅器によって増幅されて、デューティサイクルＤＣＳ２ｒ１の期間の状態Ｓ２に関する増幅された信号を出力できる。デューティサイクルＤＣＳ２ｒ１を定義する期間の状態Ｓ２に関する増幅された信号は、ドライバシステムＤＲＶＲ２の増幅器から電源ＰＳ２に送信される。デューティサイクルＤＣＳ２ｒ１を定義する期間の状態Ｓ２に関する増幅された信号を受信すると、電源ＰＳ２は、状態Ｓ２に関するＲＦ信号７０２の一部分を生成する。状態Ｓ２に関するＲＦ信号７０２の一部分は、デューティサイクルＤＣＳ２ｒ１を定義する期間の状態Ｓ２に関する変数レベルを有し、かつデューティサイクルＤＣＳ２ｒ１を定義する期間の状態Ｓ１～Ｓｑに関するパラメータレベルを有する。

【0210】

さらに、第ｑのコマンド信号を受信すると、変数コントローラＶＲＳｑ２は、デューティサイクルコントローラＤＣＣｑ２からデューティサイクルＤＣＳｑｒ１にアクセスし、デューティサイクルＤＣＳｑｒ１の時間間隔に関して、状態Ｓｑに関する変数レベルをドライバシステムＤＲＶＲ２に供給する。また、第ｑのコマンド信号を受信すると、パラメータコントローラＰＲＳ２は、さらに、状態Ｓ１～Ｓｑに関するパラメータレベルをドライバシステムＤＲＶＲ２に供給し続ける。

【0211】

デューティサイクルＤＣＳｑｒ１の期間の状態Ｓｑに関する変数レベルと、デューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓｑに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲ２のドライバは、デューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓｑに関する駆動信号を生成する。状態Ｓｑに関する駆動信号は、状態Ｓｑに関する変数レベルと、状態Ｓ１～Ｓｑに関するパラメータレベルとに基づいている。状態Ｓｑに関する駆動信号は、ドライバシステムＤＲＶＲ２の増幅器によって増幅されて、デューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓｑに関する増幅された信号を出力できる。デューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓｑに関する増幅された信号は、ドライバシステムＤＲＶＲ２の増幅器から電源ＰＳ２に送信される。デューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓｑに関する増幅された信号を受信すると、電源ＰＳ２は、状態Ｓｑに関するＲＦ信号７０２の一部分を生成する。状態Ｓｑに関するＲＦ信号７０２の一部分は、デューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓｑに関する変数レベルを有し、かつデューティサイクルＤＣＳｑｒ１を定義する期間の状態Ｓ１～Ｓｑに関するパラメータレベルを有する。

【0212】

ＲＦ信号７０２の変数を定義する状態Ｓ１～Ｓｑは、クロック信号の各クロックサイクルごとに繰り返される。クロック信号は、ＲＦ発生器ＲＦＧ２のクロック発振器又は発振回路などのクロック源によって生成される。ＲＦ発生器ＲＦＧ２によって生成されるクロック信号は、ＲＦ発生器ＲＦＧ１によって生成されるクロック信号と同じである。ＲＦ発生器ＲＦＧ２のクロック源は、デジタルシグナルプロセッサＤＳＰ２に接続され、クロック信号をデジタルシグナルプロセッサＤＳＰ２に送信する。ＲＦ発生器ＲＦＧ２のクロック源によって生成されたクロック信号のサイクル１が終了し、かつクロック信号のサイクル２が始まったと判断すると、デジタルシグナルプロセッサＤＳＰ２は、変数コントローラＶＲＳ１２～ＶＲＳｑ２及びパラメータコントローラＰＲＳ２に上述の順序で第１～第ｑのコマンド信号を送信することを繰り返して、ＲＦ発生器ＲＦＧ２によって生成されたクロック信号のサイクル２の間、ＲＦ信号７０２の変数レベル及びパラメータレベルを定義する状態Ｓ１～Ｓｑの生成を繰り返す。

【0213】

ＲＦ発生器ＲＦＧｚは、デジタルシグナルプロセッサＤＳＰｚと、複数のコントローラとを含む。ＲＦ発生器ＲＦＧｚのコントローラは、状態Ｓ１用のデューティサイクルコントローラＤＣＣ１ｚ、状態Ｓ２用のデューティサイクルコントローラＤＣＣ２ｚなど、状態Ｓｔ用のデューティサイクルコントローラＤＣＣｔｚまでを含む。さらに、ＲＦ発生器ＲＦＧｚのコントローラは、状態Ｓ１用の変数コントローラＶＲＳ１ｚ、状態Ｓ２用の変数コントローラＶＲＳ２ｚなど、状態Ｓｔ用の変数コントローラＶＲＳｔｚまでを含む。また、ＲＦ発生器ＲＦＧｚのコントローラは、状態Ｓ１～Ｓｔ用のパラメータコントローラＰＲＳｚを含む。

【0214】

ＲＦ発生器ＲＦＧｚは、ドライバシステムＤＲＶＲｚと、電源ＰＳｚとをさらに含む。プロセッサ１１４は、転送ケーブルＴＣｚを介してＤＳＰｚに接続される。ＤＳＰｚは、デューティサイクルコントローラＤＣＣ１ｚ～ＤＣＣｔｚ、変数コントローラＶＲＳ１ｚ～ＶＲＳｔｚ、及びパラメータコントローラＰＲＳｚに接続される。デューティサイクルコントローラＤＣＣ１ｚは、変数コントローラＶＲＳ１ｚに接続される。また、デューティサイクルコントローラＤＣＣ２ｚは、変数コントローラＶＲＳ２ｚに接続され、以下同様に続き、デューティサイクルコントローラＤＣＣｔｚは、変数コントローラＶＲＳｔｚに接続される。変数コントローラＶＲＳ１ｚ～ＶＲＳｔｚ及びパラメータコントローラＰＲＳｚは、ドライバシステムＤＲＶＲｚに接続され、ドライバシステムＤＲＶＲｚは、電源ＰＳｚに接続される。電源ＰＳｚはＲＦケーブルＲＦＣｚに接続される。

【0215】

プロセッサ１１４は、メモリデバイス１１６内に記憶されたリスト７５０からデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２にアクセスし、デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を有するレシピ信号７０８を生成し、転送ケーブルＴＣｚを介してデジタルシグナルプロセッサＤＳＰｚにレシピ信号７０８を送信する。例えば、プロセッサ１１４は、実現すべき均一性レベルＵＮＦＭｐに対応するものとしてデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を識別し、デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を有するレシピ信号７０８を生成する。

【0216】

プロセッサ１１４はまた、デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２がＲＦ信号７０４の変数の状態に関するデューティサイクルであることを示すために、レシピ信号７０８内にデューティサイクル識別子を含む。例えば、プロセッサ１１４は、デューティサイクルＤＣＳ１ｕ２が状態Ｓ１に関するものであることを示すためにレシピ信号７０８内に第１のデューティサイクル識別子を含み、デューティサイクルＤＣＳ２ｕ２が状態Ｓ２に関するものであることを示すためにレシピ信号７０７内に第２のデューティサイクル識別子を含み、以下同様に続き、デューティサイクルＤＣＳｔｕ２が状態Ｓｔに関するものであることを示すためにレシピ信号７０８内に第ｔのデューティサイクル識別子を含む。

【0217】

レシピ信号７０８内に埋め込まれたデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を受信すると、デジタルシグナルプロセッサＤＳＰｚは、デューティサイクル識別子から、レシピ信号７０８がデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を含むと判定し、レシピ信号７０８からデューティサイクルを抽出し、デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２をデューティサイクルコントローラＤＣＣ１ｚ～ＤＣＣｔｚに送信する。例えば、デジタルシグナルプロセッサＤＳＰｚは、第１のデューティサイクル識別子から、レシピ信号７０８がデューティサイクルＤＣＳ１ｕ２を含むことを識別し、かつデューティサイクルＤＣＳ１ｕ２がデューティサイクルコントローラＤＣＣ１ｚに送信されることを決定する。デジタルシグナルプロセッサＤＳＰｚは、第２のデューティサイクル識別子から、レシピ信号７０８がデューティサイクルＤＣＳ２ｕ２を含むことを識別し、かつデューティサイクルＤＣＳ２ｕ２がデューティサイクルコントローラＤＣＣ２ｚに送信されることを決定する。デジタルシグナルプロセッサＤＳＰｚは、第ｔのデューティサイクル識別子から、レシピ信号７０８がデューティサイクルＤＣＳｔｕ２を含むことを識別し、かつデューティサイクルＤＣＳｔｕ２がデューティサイクルコントローラＤＣＣｔｚに送信されることを決定する。デジタルシグナルプロセッサＤＳＰｚは、デューティサイクルＤＣＳ１ｕ２をデューティサイクルコントローラＤＣＣ１ｚに送信し、デューティサイクルＤＣＳ２ｕ２をデューティサイクルコントローラＤＣＣ２ｚに送信し、デューティサイクルＤＣＳｔｕ２がデューティサイクルコントローラＤＣＣｔｚに送信されるまで以下同様に続く。

【0218】

デューティサイクルコントローラＤＣＣ１ｚ～ＤＣＣｔｚは、デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２を記憶する。例えば、デューティサイクルコントローラＤＣＣ１ｚは、デューティサイクルコントローラＤＣＣ１ｚのメモリデバイス内にデューティサイクルＤＣＳ１ｕ２を記憶する。同様に、デューティサイクルコントローラＤＣＣ２ｚは、デューティサイクルコントローラＤＣＣ２ｚのメモリデバイス内にデューティサイクルＤＣＳ２ｕ２を記憶し、デューティサイクルコントローラＤＣＣｔｚは、デューティサイクルコントローラＤＣＣｔｚのメモリデバイス内にデューティサイクルＤＣＳｔｕ２を記憶する。

【0219】

レシピ信号７０８内でデューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２をデジタルシグナルプロセッサＤＳＰｚに送信することに関して上述したのと同様にして、プロセッサ１１４は、ＲＦ信号７０４の変数の状態Ｓ１～Ｓｔに関する変数レベルと、状態Ｓ１～Ｓｔに関する、単一のパラメータレベルなどのパラメータレベルとを、レシピ信号７０８内でデジタルシグナルプロセッサＤＳＰｚに送信する。ＲＦ信号７０４の変数の状態Ｓ１～Ｓｔに関する変数レベルを受信すると、デジタルシグナルプロセッサＤＳＰｚは、状態Ｓ１に関する変数レベルを変数コントローラＶＲＳ１ｚに送信し、状態Ｓ２に関する変数レベルを変数コントローラＶＲＳ２ｚに送信し、状態Ｓｔに関する変数レベルが変数コントローラＶＲＳｔｚに送信されるまで以下同様に続く。また、状態Ｓ１～Ｓｔに関するパラメータレベルを受信すると、デジタルシグナルプロセッサＤＳＰｚは、パラメータレベルをパラメータコントローラＰＲＳｚに送信する。

【0220】

さらに、プロセッサ１１４は、レシピ信号７０８内で、ＲＦ信号７０４の変数レベル及びパラメータレベルの生成順序を送信する。例えば、グラフ８０４（図８Ｃ）に例示されるように、クロック信号の各クロックサイクルの間に、状態Ｓ２に関する電力レベルを有するＲＦ信号７０４の一部分が最初に生成され、状態Ｓ１に関する電力レベルを有するＲＦ信号７０４の一部分が２番目に生成される。

【0221】

デューティサイクルＤＣＳ１ｕ２～ＤＣＳｔｕ２がデューティサイクルコントローラＤＣＣ１ｚ～ＤＣＣｔｚに記憶され、状態Ｓ１～Ｓｔに関する変数レベルが変数コントローラＶＲＳ１ｚ～ＶＲＳｔｚに記憶され、かつ状態Ｓ１～Ｓｔに関するパラメータレベルがパラメータコントローラＰＲＳｚに記憶された後、プロセッサ１１４は、トリガ信号１３１をデジタルシグナルプロセッサＤＳＰｚに送信する。トリガ信号１３１を受信すると、デジタルシグナルプロセッサＤＳＰｚは、第１のコマンド信号をコントローラＤＣＣ１ｚ、ＶＲＳ１ｚ、及びＰＲＳｚの第１のセットに送信し、第２のコマンド信号をコントローラＤＣＣ２ｚ、ＶＲＳ２ｚ、及びＰＲＳｚの第２のセットに送信し、第ｔのコマンド信号をコントローラＤＣＣｔｚ、ＶＲＳｔｚ、及びＰＲＳｚの第ｔのセットに送信する。第１～第ｔのコマンド信号は、ＲＦ信号７０４の変数レベル及びパラメータレベルを定義する状態Ｓ１～Ｓｔの実行順序で、デジタルシグナルプロセッサＤＳＰｚから送信される。第１のコマンド信号を受信すると、変数コントローラＶＲＳ１ｚは、デューティサイクルコントローラＤＣＣ１ｚからデューティサイクルＤＣＳ１ｕ２にアクセスし、デューティサイクルＤＣＳ１ｕ２の時間間隔に関して、状態Ｓ１に関する変数レベルをドライバシステムＤＲＶＲｚに供給する。また、第１のコマンド信号を受信すると、パラメータコントローラＰＲＳｚは、ＲＦ信号７０４の変数を定義する状態Ｓ１～Ｓｔに関するパラメータレベルをドライバシステムＤＲＶＲｚに供給する。

【0222】

デューティサイクルＤＣＳ１ｕ２の期間の状態Ｓ１に関する変数レベルと、状態Ｓ１～Ｓｔに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲｚのドライバは、デューティサイクルＤＣＳ１ｕ２を定義する期間の状態Ｓ１に関する駆動信号を生成する。状態Ｓ１に関する駆動信号は、ＲＦ信号７０４の変数の状態Ｓ１に関する変数レベルと、状態Ｓ１～Ｓｔに関するパラメータレベルとに基づいている。状態Ｓ１に関する駆動信号は、ドライバシステムＤＲＶＲｚの増幅器によって増幅されて、デューティサイクルＤＣＳ１ｕ２を定義する期間の状態Ｓ１に関する増幅された信号を出力できる。デューティサイクルＤＣＳ１ｕ２を定義する期間の状態Ｓ１に関する増幅された信号は、ドライバシステムＤＲＶＲｚの増幅器から電源ＰＳｚに送信される。デューティサイクルＤＣＳ１ｕ２を定義する期間の状態Ｓ１に関する増幅された信号を受信すると、電源ＰＳｚは、状態Ｓ１に関するＲＦ信号７０４の一部分を生成する。状態Ｓ１に関するＲＦ信号７０４の一部分は、デューティサイクルＤＣＳ１ｕ２を定義する期間の状態Ｓ１に関する変数レベルを有し、かつデューティサイクルＤＣＳ１ｕ２を定義する期間の状態Ｓ１～Ｓｔに関するパラメータレベルを有する。

【0223】

さらに、第２のコマンド信号を受信すると、変数コントローラＶＲＳ２ｚは、デューティサイクルコントローラＤＣＣ２ｚからデューティサイクルＤＣＳ２ｕ２にアクセスし、デューティサイクルＤＣＳ２ｚの時間間隔に関して、状態Ｓ２に関する変数レベルをドライバシステムＤＲＶＲ２に供給する。また、第２のコマンド信号を受信すると、パラメータコントローラＰＲＳｚは、状態Ｓ１～Ｓｔに関するパラメータレベルをドライバシステムＤＲＶＲｚに供給し続ける。

【0224】

デューティサイクルＤＣＳ２ｕ２を定義する期間の状態Ｓ２に関する変数レベルと、状態Ｓ１～Ｓｔに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲｚのドライバは、デューティサイクルＤＣＳ２ｕ２を定義する期間の状態Ｓ２に関する駆動信号を生成する。ＲＦ信号７０４の変数を定義する状態Ｓ２に関する駆動信号は、状態Ｓ２に関する変数レベルと、状態Ｓ１～Ｓｔに関するパラメータレベルとに基づいている。ＲＦ信号７０４の変数を定義する状態Ｓ２に関する駆動信号は、ドライバシステムＤＲＶＲｚの増幅器によって増幅されて、デューティサイクルＤＣＳ２ｕ２を定義する期間の状態Ｓ２に関する増幅された信号を出力できる。デューティサイクルＤＣＳ２ｕ２を定義する期間の状態Ｓ２に関する増幅された信号は、ドライバシステムＤＲＶＲｚの増幅器から電源ＰＳｚに送信される。デューティサイクルＤＣＳ２ｕ２を定義する期間の状態Ｓ２に関する増幅された信号を受信すると、電源ＰＳｚは、状態Ｓ２に関するＲＦ信号７０４の一部分を生成する。状態Ｓ２に関するＲＦ信号７０４の一部分は、デューティサイクルＤＣＳ２ｕ２の期間の状態Ｓ２に関する変数レベルを有し、かつデューティサイクルＤＣＳ２ｕ２の期間の状態Ｓ１～Ｓｔに関するパラメータレベルを有する。

【0225】

さらに、第ｔのコマンド信号を受信すると、変数コントローラＶＲＳｔｚは、デューティサイクルコントローラＤＣＣｔｚからデューティサイクルＤＣＳｔｕ２にアクセスし、デューティサイクルＤＣＳｔｕ２の時間間隔に関して、状態Ｓｔに関する変数レベルをドライバシステムＤＲＶＲｚに供給する。また、第ｔのコマンド信号を受信すると、パラメータコントローラＰＲＳｚは、さらに、状態Ｓ１～Ｓｔに関するパラメータレベルをドライバシステムＤＲＶＲｚに供給し続ける。

【0226】

デューティサイクルＤＣＳｔｕ２の期間の状態Ｓｔに関する変数レベルと、状態Ｓ１～Ｓｔに関するパラメータレベルとを受信すると、ドライバシステムＤＲＶＲｚのドライバは、デューティサイクルＤＣＳｔｕ２の期間の状態Ｓｔに関する駆動信号を生成する。状態Ｓｔに関する駆動信号は、状態Ｓｔに関する変数レベルと、状態Ｓ１～Ｓｔに関するパラメータレベルとに基づいている。状態Ｓｔに関する駆動信号は、ドライバシステムＤＲＶＲｚの増幅器によって増幅されて、デューティサイクルＤＣＳｔｕ２の期間の状態Ｓｔに関する増幅された信号を出力できる。デューティサイクルＤＣＳｔｕ２の期間の状態Ｓｔに関する増幅された信号は、ドライバシステムＤＲＶＲｚの増幅器から電源ＰＳｚに送信される。デューティサイクルＤＣＳｔｕ２を定義する期間の状態Ｓｔに関する増幅された信号を受信すると、電源ＰＳｚは、状態Ｓｔに関するＲＦ信号７０４の一部分を生成する。状態Ｓｔに関するＲＦ信号７０４の一部分は、デューティサイクルＤＣＳｔｕ２を定義する期間の状態Ｓｔに関する変数レベルを有し、かつデューティサイクルＤＣＳｔｕ２を定義する期間の状態Ｓ１～Ｓｔに関するパラメータレベルを有する。

【0227】

ＲＦ信号７０４の変数を定義する状態Ｓ１～Ｓｔは、クロック信号の各クロックサイクルごとに繰り返される。クロック信号は、ＲＦ発生器ＲＦＧｚのクロック発振器又は発振回路などのクロック源によって生成される。ＲＦ発生器ＲＦＧｚによって生成されるクロック信号は、ＲＦ発生器ＲＦＧ１によって生成されるクロック信号と同じである。ＲＦ発生器ＲＦＧｚ内のクロック源は、デジタルシグナルプロセッサＤＳＰｚに接続され、デジタルシグナルプロセッサＤＳＰｚにクロック信号を送信する。ＲＦ発生器ＲＦＧｚ内のクロック源によって生成されたクロック信号のサイクル１が終了し、かつクロック信号のサイクル２が始まったと判断すると、デジタルシグナルプロセッサＤＳＰｚは、変数コントローラＶＲＳ１ｚ～ＶＲＳｔｚ及びパラメータコントローラＰＲＳｚに上述の順序で第１～第ｔのコマンド信号を送信することを繰り返して、ＲＦ発生器ＲＦＧｚによって生成されたクロック信号のサイクル２の間、ＲＦ信号７０４の変数レベル及びパラメータレベルを定義する状態Ｓ１～Ｓｔの生成を繰り返す。

【0228】

一実施形態では、コントローラＤＣＣ１２～ＤＣＣｑ２、ＶＲＳ１２～ＶＲＳｑ２、及びＰＲＳ２の２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに単一のコントローラによって実行される。例えば、コントローラＤＣＣ１２～ＤＣＣｑ２、ＶＲＳ１２～ＶＲＳｑ２、及びＰＲＳ２の２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに、単一のコントローラ内のプロセッサによって実行される。

【0229】

一実施形態では、コントローラＤＣＣ１２～ＤＣＣｑ２、ＶＲＳ１２～ＶＲＳｑ２、及びＰＲＳ２の２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに任意の他の数のコントローラによって実行される。

【0230】

一実施形態では、コントローラＤＣＣ１ｚ～ＤＣＣｔｚ、ＶＲＳ１ｚ～ＶＲＳｔｚ、及びＰＲＳｚの２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに単一のコントローラによって実行される。例えば、コントローラＤＣＣ１ｚ～ＤＣＣｔｚ、ＶＲＳ１ｚ～ＶＲＳｔｚ、及びＰＲＳｚの２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに、単一のコントローラ内のプロセッサによって実行される。

【0231】

一実施形態では、コントローラＤＣＣ１ｚ～ＤＣＣｔｚ、ＶＲＳ１ｚ～ＶＲＳｔｚ、及びＰＲＳｚの２つ以上によって実行されているものとして本明細書に記載される機能は、代わりに任意の他の数のコントローラによって実行される。

【0232】

図１２Ａは、グラフ２００の一実施形態である。プロット２０２は、ＲＦ発生器ＲＦＧ１（図１）によって生成される第１のＲＦ信号の変数を定義する状態Ｓ１～Ｓ４のパルス繰り返し率などの周波数を有する。例えば、プロット２０２の繰り返し率は、１／ｔ８である。状態Ｓ１～Ｓ４は、１／ｔ８の周波数で繰り返される。例えば、状態Ｓ１～Ｓ４の各々の第１のインスタンスは、ＲＦ発生器ＲＦＧ１によって生成されたサイクル１の間に発生し、状態Ｓ１～Ｓ４の各々の第２のインスタンスは、サイクル２の間に発生する。

【0233】

デューティサイクルＤＣ１１～ＤＣ４１の各々は２５％であることに留意されたい。例えば、ＲＦ発生器ＲＦＧ１によって生成される第１のＲＦ信号の変数の状態Ｓ４を定義する発生の期間は、ＲＦ発生器ＲＦＧ１によって生成されるクロック信号のサイクル１の全期間の２５％である。また、ＲＦ発生器ＲＦＧ１によって生成される第１のＲＦ信号の変数の状態Ｓ３を定義する発生の期間は、ＲＦ発生器ＲＦＧ１によって生成されるクロック信号のサイクル１を定義する全期間の２５％である。変数の状態Ｓ２を定義する発生の期間は、ＲＦ発生器ＲＦＧ１によって生成されるサイクル１を定義する全期間の２５％であり、変数の状態Ｓ１を定義する発生の期間は、全期間の２５％である。

【0234】

ＲＦ発生器ＲＦＧ１によって生成される第１のＲＦ信号の変数の状態Ｓ４を定義するパルス幅は、時間ｔ０から時間ｔ２まで延びることにさらに留意されたい。同様に、ＲＦ発生器ＲＦＧ１によって生成される第１のＲＦ信号の変数の状態Ｓ３を定義するパルス幅は、時間ｔ２から時間ｔ４まで延びる。また、変数の状態Ｓ２を定義するパルス幅は、時間ｔ４から時間ｔ６まで延び、変数の状態Ｓ１を定義するパルス幅は、時間ｔ６から時間ｔ８まで延びる。

【0235】

図１２Ｂは、パルス繰り返し率が低下すると、同じパルス幅を実現するために、ＲＦ発生器ＲＦＧ１によって生成される第１のＲＦ信号の各パルスのデューティサイクルが増加することを例示するためのグラフ１２１０の一実施形態である。グラフ１２１０は、ＲＦ発生器ＲＦＧ１によって生成される２状態のＲＦ信号の変数対時間ｔのプロット１２１２を含む。２状態のＲＦ信号の変数は、グラフ１２１０のｙ軸にプロットされ、時間ｔはグラフ１２１０のｘ軸にプロットされている。

【0236】

グラフ１２１０のｘ軸は、グラフ２００（図１２Ａ）のｘ軸が分割されるのと同じように、等しい時間間隔に分割される。グラフ１２１０のｙ軸は、グラフ２００のｙ軸が分割されるのと同じように、２状態のＲＦ信号の変数の変数レベルに分割される。

【0237】

プロット１２１２は、時間ｔ０において変数レベルＶ２ａから変数レベルＶ４ａに遷移する。プロット１２１２は、時間ｔ０と時間ｔ２の間の期間、変数レベルＶ４ａを有する。プロット１２１２は、時間ｔ２において、変数レベルＶ４ａから変数レベルＶ２ａに遷移する。プロット１２１２は、時間ｔ２と時間ｔ４の間の時間間隔の間、変数レベルＶ２ａに留まり、時間ｔ４において、変数レベルＶ２ａから変数レベルＶ４ａに遷移する。

【0238】

プロット１２１２の変数レベルＶ４ａは、２状態のＲＦ信号の変数を表わす状態Ｓ２を定義する。同様に、プロット２０２の変数レベルＶ２ａは、２状態のＲＦ信号の変数の状態Ｓ１を定義する。プロット１２１２の変数レベルＶ４ａ～Ｖ２ａは、ＲＦ発生器ＲＦＧ１によって生成される各クロックサイクル中に繰り返される。例えば、プロット１２１２の変数レベルＶ４ａ及びＶ２ａの第１のインスタンスは、ＲＦ発生器ＲＦＧ１によって生成されたサイクル１の間に発生し、変数レベルＶ４ａ及びＶ２ａの第２のインスタンスは、サイクル２の間に発生する。

【0239】

プロット１２１２の変数の状態Ｓ２が発生する時間間隔は、デューティサイクルＤＣＳ２１として例示される。同様に、プロット１２１２の変数の状態Ｓ１が発生する時間間隔は、デューティサイクルＤＣＳ１１として例示される。

【0240】

プロット１２１２に例示された状態Ｓ２及びＳ１の発生の、周波数などのパルス繰り返し率は、グラフ２００に示される状態Ｓ１～Ｓ４の発生のパルス繰り返し率と比較して少ない。例えば、プロット１２１２の状態Ｓ２及びＳ１の発生のパルス繰り返し率は、１／ｔ４であり、これはプロット２０２の１／ｔ８のパルス繰り返し率の半分である。

【0241】

ＲＦ発生器ＲＦＧ１によって生成される２状態のＲＦ信号の変数の状態Ｓ２のパルス幅は、時間ｔ０から時間ｔ２まで延びることにさらに留意されたい。同様に、ＲＦ発生器ＲＦＧ１によって生成される２状態のＲＦ信号の変数の状態Ｓ１のパルスのパルス幅は、時間ｔ２から時間ｔ４まで延びる。

【0242】

デューティサイクルＤＣ２１～ＤＣ１１の各々は５０％であることに留意されたい。例えば、ＲＦ発生器ＲＦＧ１によって生成される２状態のＲＦ信号の変数を定義する状態Ｓ２の発生の期間は、ＲＦ発生器ＲＦＧ１によって生成されたサイクル１を定義する全期間の５０％である。また、ＲＦ発生器ＲＦＧ１によって生成される２状態のＲＦ信号の変数の状態Ｓ１を定義する発生の期間は、ＲＦ発生器ＲＦＧ１によって生成されたサイクル１を定義する全期間の５０％である。

【0243】

図１２Ａのグラフ２００を参照すると、パルス繰り返し率が低下すると、同じパルス幅を実現するために、ＲＦ発生器ＲＦＧ１によって生成されるＲＦ信号の変数の発生のデューティサイクルが増加する。例えば、パルス繰り返し率が１／ｔ８から１／ｔ４に低下すると、ＲＦ発生器ＲＦＧ１（図１）によって生成される第１のＲＦ信号の状態Ｓ４のパルス幅を実現するために、第１のＲＦ信号のデューティサイクルは、２５％から５０％に増加する。デューティサイクルが増加すると、２状態のＲＦ信号がＲＦ発生器ＲＦＧ１によって生成される。

【0244】

一実施形態では、２状態のＲＦ信号の、プロット１２１２に例示された変数の遷移は、時間間隔内で発生する。例えば、時間ｔ２において変数レベルＶ４ａから変数レベルＶ２ａに遷移する代わりに、プロット１２１２は、第１の時間から第２の時間までの時間間隔の間に遷移する。第１の時間は、時間ｔ１．５と時間ｔ２の間であり、かつ第２の時間は、時間ｔ２と時間ｔ２．５の間である。この例では、変数レベルＶ２ａのデューティサイクルは、変数レベルＶ２ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ２ａへの遷移を定義する時間間隔とを含む。別の例として、変数レベルＶ４ａのデューティサイクルは、変数レベルＶ４ａの発生の時間間隔と、変数レベルＶ４ａから変数レベルＶ２ａへの遷移を定義する時間間隔とを含む。

【0245】

図１３は、ＲＦ発生器ＲＦＧ１（図１）によって生成される第１のＲＦ信号、例えばＲＦ信号１３０２などを例示するためのグラフ２００の一実施形態の図である。各変数レベルＶ１ａ～Ｖ４ａは、ＲＦ信号１３０２のエンベロープである。例えば、変数レベルＶ４ａは、ＲＦ信号１３０２のピークツーピーク振幅であり、変数レベルＶ３ａは、ＲＦ信号１３０２の別のピークツーピーク振幅である。ＲＦ信号１３０２の周波数は、状態Ｓ１～Ｓ４の繰り返しの周波数よりも大きいことに留意されたい。ＲＦ発生器ＲＦＧ１の動作の周波数は、ＲＦ信号１３０２の周波数を定義する。例えば、ＲＦ発生器ＲＦＧ１の動作の周波数は、ＲＦ信号１３０２の周波数と同じである。

【0246】

本明細書で使用されるＲＦ信号の一例は、正弦波の形状を持つ正弦波信号である。ＲＦ信号は、正の変数レベルと負の変数レベルの間で振動する。例示すると、ＲＦ信号１３０２は、状態Ｓ４の間、変数レベルＶ４ａと負の変数レベル－Ｖ４ａの間で振動する。ＲＦ信号１３０２はさらに、状態Ｓ３の間、変数レベルＶ３ａと負の変数レベル－Ｖ３ａの間で振動し、状態Ｓ２の間、変数レベルＶ２ａと負の変数レベル－Ｖ２ａの間で振動し、状態Ｓ１の間、変数レベルＶ１ａと負の変数レベル－Ｖ１ａの間で振動する。負の変数レベル－Ｖ３ａは変数レベル－Ｖ４ａよりも大きい。負の変数レベル－Ｖ２ａは、負の変数レベル－Ｖ３ａよりも大きく、かつ負の変数レベル－Ｖ１ａは、負の変数レベル－Ｖ２ａよりも大きい。変数レベル０は負の変数レベル－Ｖ１ａよりも大きい。

【0247】

図１４Ａは、デスクトップコンピュータ１４００の一実施形態の図であり、デスクトップコンピュータ１４００は、ホストコンピュータ１０６（図１）の一例である。デスクトップコンピュータ１４００は、均一性レベルＵＮＦＭ１～ＵＮＦＭｐの１つの選択を例示する。デスクトップコンピュータ１４００は、モニタ１４０２と、キーボード１４０４と、マウス１４０６とを含む。キーボード１４０４及びマウス１４０６の各々は、入力装置の一例である。キーボード１４０４及びマウス１４０６は、モニタ１４０２に無線接続されている。例えば、キーボード１４０４は、無線接続を介してモニタ１４０２のＣＰＵに接続される。無線接続の例として、Ｂｌｕｅｔｏｏｔｈ（商標）接続及びＷｉ－Ｆｉ（商標）接続が挙げられる。同様に、マウス１４０６は、無線接続を介してモニタ１４０２のＣＰＵに接続される。

【0248】

モニタ１４０２のハウジング内には、プロセッサ１１４（図１）などのＣＰＵ、グラフィカルプロセッシングユニット（ＧＰＵ）、及びメモリデバイス１１６（図１）などのメモリデバイスが配置される。モニタ１１４は、液晶ディスプレイ（ＬＣＤ）表示画面、プラズマディスプレイスクリーン、及び発光ダイオード（ＬＥＤ）ディスプレイスクリーンなどの表示画面を含む。

【0249】

ＧＰＵは、均一性レベルＵＮＦＭ１～ＵＮＦＭｐのリスト１４０８を表示する。各均一性レベルＵＮＦＭ１～ＵＮＦＭｐの他に、ＧＰＵは選択ボタンを表示する。例えば、均一性レベルＵＮＦＭ１の他に選択ボタン１４１０が表示され、均一性レベルＵＮＦＭ２の他に選択ボタン１４１２が表示され、かつ均一性レベルＵＮＦＭｐの他に選択ボタン１４１４が表示される。

【0250】

ユーザは、キーボード１４０４又はマウス１４０６、又はそれらの組み合わせを使用して、選択ボタン１４１０～１４１４などの選択ボタンの１つを選択し、基板Ｓ（図１）の処理後に実現される均一性レベルＵＮＦＭ１～ＵＮＦＭｐの１つを選択する。無線接続の１つ又は複数を介して均一性レベルＵＮＦＭ１～ＵＮＦＭｐの１つの選択を示す信号を受信すると、モニタ１４０２のプロセッサは、ＲＦ発生器ＲＦＧ１～ＲＦＧｚの１つ又は複数を制御する。ＲＦ発生器ＲＦＧ１～ＲＦＧｚの１つ又は複数は、均一性レベルＵＮＦＭ１～ＵＮＦＭｐの１つを実現するように制御される。

【0251】

図１４Ｂは、均一性レベルＵＮＦＭ１～ＵＮＦＭｐの１つの選択をグラフィック形式で例示するための、デスクトップコンピュータ１４００の一実施形態の図である。ＧＰＵは、均一性レベル１４２０、均一性レベル１４２２、及び均一性レベル１４２４を表示する。均一性レベル１４２０は、均一性レベルＵＮＦＭ１の一例であり、均一性レベル１４２２は、均一性レベルＵＮＦＭ２の一例であり、かつ均一性レベル１４２４は、均一性レベルＵＮＦＭｐの一例である。

【0252】

各均一性レベル１４２０、１４２２、及び１４２４の他に、ＧＰＵは選択ボタンを表示する。例えば、均一性レベル１４２０の他に選択ボタン１４２６が表示され、均一性レベル１４２２の他に選択ボタン１４２８が表示され、かつ均一性レベル１４２４の他に選択ボタン１４３０が表示される。

【0253】

ユーザは、キーボード１４０４又はマウス１４０６、又はそれらの組み合わせを使用して、選択ボタン１４２６～１４３０などの選択ボタンの１つを選択し、基板Ｓ（図１）の処理後に実現される均一性レベル１４２０、１４２２、及び１４２４の１つを選択する。無線接続の１つ又は複数を介して均一性レベル１４２０、１４２２、及び１４２４の１つの選択を示す信号を受信すると、モニタ１４０２のプロセッサは、ＲＦ発生器ＲＦＧ１～ＲＦＧｚの１つ又は複数を制御する。ＲＦ発生器ＲＦＧ１～ＲＦＧｚの１つ又は複数は、均一性レベル１４２０、１４２２、及び１４２４の１つを実現するように制御される。

【0254】

本明細書に記載された実施形態は、ハンドヘルドハードウェアユニット、マイクロプロセッサシステム、マイクロプロセッサベース又はプログラマブル家電、ミニコンピュータ、メインフレームコンピュータなどを含む様々なコンピュータシステム構成で実施されてもよい。本実施形態は、ネットワークを介してリンクされている遠隔処理ハードウェアユニットによってタスクが実行される分散コンピューティング環境においても実施できる。

【0255】

いくつかの実施形態では、コントローラはシステムの一部であり、システムは上述の例の一部であり得る。このようなシステムは、１つ又は複数の処理ツール、１つ又は複数のチャンバ、１つ又は複数の処理用プラットフォーム、及び／又は特定の処理コンポーネント（ウェハ台座、ガス流システムなど）を含む半導体処理装置を含む。これらのシステムは、半導体ウェハ又は基板の処理前、処理中、及び処理後にそれらの動作を制御するための電子機器と統合される。電子機器は「コントローラ」と呼ばれることもあり、１つ又は複数のシステムの様々なコンポーネント又は子部品を制御してもよい。コントローラは、処理要件及び／又はシステムの種類に応じて、プロセスガスの送達、温度設定（例えば、加熱及び／又は冷却）、圧力設定、真空設定、電力設定、ＲＦ発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、液体送達設定、位置及び動作設定、ツールへのウェハの搬入出、並びに、システムに接続又は連動する他の搬送ツール及び／又はロードロックへのウェハの搬入出を含む、本明細書に開示されるプロセスのいずれかを制御するようにプログラムされている。

【0256】

大まかに言えば、様々な実施形態において、コントローラは、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするなどの、様々な集積回路、論理、メモリ、及び／又はソフトウェアを有する電子機器として定義される。集積回路は、プログラム命令を記憶するファームウェアの形態のチップ、デジタルシグナルプロセッサ（ＤＳＰｓ）、ＡＳＩＣｓとして定義されるチップ、ＰＬＤｓ、及び／又はプログラム命令（例えば、ソフトウェア）を実行する１つ又は複数のマイクロプロセッサ若しくはマイクロコントローラを含む。プログラム命令は、半導体ウェハに対して、半導体ウェハのために、又はシステムに対して、特定のプロセスを実行するためのパラメータ、因子、変数などを定義する、様々な個々の設定（又はプログラムファイル）の形態でコントローラに通信される命令である。プログラム命令は、いくつかの実施形態において、１つ又は複数の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、及び／又はウェハのダイの製造中に１つ又は複数の処理ステップを実現するためにプロセスエンジニアによって定義されるレシピの一部である。

【0257】

コントローラは、いくつかの実施形態において、システムに統合された、システムに接続された、そうでなければシステムにネットワーク接続された、又はそれらの組み合わせであるコンピュータの一部であり、又はそのようなコンピュータに接続されている。例えば、コントローラは、「クラウド」、すなわちファブホストコンピュータシステムの全体又は一部であり、これによりウェハ処理の遠隔アクセスが可能になる。コンピュータは、製造動作の現在の進行状況を監視し、過去の製造動作の履歴を調査し、複数の製造動作から傾向又は性能基準を調査し、現在の処理のパラメータを変更し、処理ステップを設定して現在の処理を追跡し、又は新たなプロセスを開始するために、システムへの遠隔アクセスを可能にする。

【0258】

いくつかの実施形態では、遠隔コンピュータ（例えば、サーバ）は、ネットワークを介してシステムにプロセスレシピを提供し、ネットワークはローカルネットワーク又はインターネットを含む。遠隔コンピュータは、パラメータ及び／又は設定の入力又はプログラミングを可能にするユーザインタフェースを含み、パラメータ及び／又は設定は次いで遠隔コンピュータからシステムへと伝達される。いくつかの例では、コントローラは、１つ又は複数の動作中に実施される処理ステップのそれぞれのパラメータ、因子、及び／又は変数を指定する、データの形式の命令を受け取る。パラメータ、因子、及び／又は変数は、実施されるプロセスの種類及びコントローラがインタフェース接続する又は制御するように構成されたツールの種類に特有のものであることを理解されたい。したがって、上述したように、コントローラは、共にネットワーク化され、本明細書に記載のプロセス及び制御などの共通の目的にむけて動作する１つ又は複数の個別のコントローラを含むことなどにより、分散されている。そのような目的のための分散型コントローラの一例は、遠隔地に設置され（プラットフォームレベルで、又は遠隔コンピュータの一部としてなど）、チャンバでのプロセスを協同で制御する１つ又は複数の集積回路と通信するチャンバ上の１つ又は複数の集積回路を含む。

【0259】

様々な実施形態において、本方法が適用されるシステムの例は、プラズマエッチングチャンバ又はモジュール、成膜チャンバ又はモジュール、スピンリンスチャンバ又はモジュール、金属メッキチャンバ又はモジュール、洗浄チャンバ又はモジュール、ベベルエッジエッチングチャンバ又はモジュール、物理蒸着（ＰＶＤ）チャンバ又はモジュール、化学蒸着（ＣＶＤ）チャンバ又はモジュール、原子層堆積（ＡＬＤ）チャンバ又はモジュール、原子層エッチング（ＡＬＥ）チャンバ又はモジュール、イオン注入チャンバ又はモジュール、トラックチャンバ又はモジュール、並びに半導体ウェハの製作及び／又は製造に関連する、又は使用される、任意の他の半導体処理システムを含むが、これらに限定されない。

【0260】

いくつかの実施形態では、上述の動作は、様々な種類のプラズマチャンバ、例えば、誘導結合プラズマ（ＩＣＰ）リアクタを含むプラズマチャンバ、トランス結合プラズマチャンバ、コンダクタツール、誘電体ツール、電子サイクロトロン共鳴（ＥＣＲ）リアクタを含むプラズマチャンバなどに適用されることにさらに留意する。例えば、１つ又は複数のＲＦ発生器は、ＩＣＰリアクタ内のインダクタに接続される。インダクタの形状の例として、ソレノイド、ドーム型コイル、フラット型コイルなどが挙げられる。

【0261】

上述のように、ツールによって実行される１つ又は複数のプロセスステップに応じて、ホストコンピュータは、他のツール回路又はモジュール、他のツールコンポーネント、クラスタツール、他のツールインタフェース、隣接ツール、近隣ツール、工場全体に配置されたツール、メインコンピュータ、別のコントローラ、又は半導体製造工場内のツール位置及び／又はロードポートへウェハの容器を搬入出する材料搬送に用いられるツールの、１つ又は複数と通信する。

【0262】

上述の実施形態を念頭に置いて、本実施形態のいくつかは、コンピュータシステムに記憶されたデータを含む様々なコンピュータ実装動作を採用することを理解されたい。これらの動作は、物理的に物理量を操作する。本実施形態の一部を形成する本明細書に記載された動作のいずれもが、有用な機械動作である。

【0263】

また、本実施形態のいくつかは、これらの動作を実行するためのハードウェアユニット又は装置に関連する。装置は、専用コンピュータのために特別に作られたものである。専用コンピュータとして定義した場合、コンピュータは、特殊用途のために動作可能でありながら、特殊用途に属さない他の処理、プログラムの実行、又はルーチンを実行する。

【0264】

いくつかの実施形態では、動作は、コンピュータメモリやキャッシュに記憶された、又はコンピュータネットワークを介して取得された１つ又は複数のコンピュータプログラムによって選択的に起動又は構成されたコンピュータによって処理されてもよい。データがコンピュータネットワークを介して取得される場合、データは、コンピュータネットワーク上、例えば計算資源のクラウドの、他のコンピュータによって処理されてもよい。

【0265】

１つ又は複数の実施形態は、非一時的コンピュータ可読媒体上のコンピュータ可読コードとして作製することもできる。非一時的コンピュータ可読媒体は、データを記憶する任意のデータストレージハードウェアユニット、例えばメモリデバイス等であり、データは後でコンピュータシステムによって読み取られる。非一時的コンピュータ可読媒体の例として、ハードドライブ、ネットワークアタッチトストレージ（ＮＡＳ）、ＲＯＭ、ＲＡＭ、コンパクトディスクＲＯＭ（ＣＤ－ＲＯＭｓ）、ＣＤレコーダブル（ＣＤ－Ｒｓ）、ＣＤリライタブル（ＣＤ－ＲＷｓ）、磁気テープ、並びに他の光学及び非光学データストレージハードウェアユニットが挙げられる。いくつかの実施形態では、非一時的コンピュータ可読媒体は、コンピュータ可読コードが分散方式で記憶され実行されるように、ネットワーク結合されたコンピュータシステム上に分散されたコンピュータ可読有形媒体を含む。

【0266】

上述の方法動作は特定の順序で説明されたが、様々な実施形態において、動作間に他のハウスキーピング動作が実行されるか、方法動作がわずかに異なる時間に発生するように調整されるか、様々な間隔で方法動作の発生を可能にするシステムにおいて分散されるか、又は上記とは異なる順序で実行されることを理解されたい。

【0267】

一実施形態において、本開示で説明された様々な実施形態で説明された範囲から逸脱することなく、上述した任意の実施形態からの１つ又は複数の特徴が、上述した任意の他の実施形態の１つ又は複数の特徴と組み合わせられることにさらに留意されたい。

【0268】

前述の実施形態は、理解を明確にする目的である程度詳細に説明されたが、添付の特許請求の範囲の範囲内で特定の変更及び変形が実施可能であることは明らかであろう。したがって、本実施形態は、例示的なものであって制限的なものではないとみなされ、かつ本実施形態は、本明細書で与えられる詳細に限定されるものではない。

【図1】

【図2A】

【図2B】

【図2C】

【図3】

【図4】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図8C】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図13】

【図14A】

【図14B】

【国際調査報告】