ホーム > 特許ランキング > ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．
知財求人 - 知財ポータルサイト「IP Force」
特表2024-508422抵抗値のばらつきの少ないゲート抵抗器を有する半導体デバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-27
(54)【発明の名称】抵抗値のばらつきの少ないゲート抵抗器を有する半導体デバイス
(51)【国際特許分類】
H01L 29/78 20060101AFI20240219BHJP
H01L 29/739 20060101ALI20240219BHJP
H01L 29/12 20060101ALI20240219BHJP
【ＦＩ】
H01L29/78 652Q
H01L29/78 652F
H01L29/78 652S
H01L29/78 653A
H01L29/78 652J
H01L29/78 655A
H01L29/78 652T
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023549878
(86)(22)【出願日】2022-02-22
(85)【翻訳文提出日】2023-10-17
(86)【国際出願番号】 US2022017239
(87)【国際公開番号】W WO2022187018
(87)【国際公開日】2022-09-09
(31)【優先権主張番号】17/188,329
(32)【優先日】2021-03-01
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】592054856
【氏名又は名称】ウルフスピード インコーポレイテッド
【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】リュー、セイ － ヒョン
(72)【発明者】
【氏名】ハリントン ザ サード、トーマス イー．
(57)【要約】
パワー半導体デバイスは、複数の単位セル・トランジスタを有する活性エリア及び不活性ゲート・パッド・エリアを含む半導体層構造と、半導体層構造の上側にあるゲート抵抗器層と、直接ゲート抵抗器層の上側にある内側コンタクトと、直接ゲート抵抗器層の上側にある外側コンタクトを含む。外側コンタクトは、半導体デバイスの不活性ゲート・パッド・エリア内で内側コンタクトを包囲する。
【特許請求の範囲】
【請求項1】
半導体デバイスであって、複数の単位セル・トランジスタを有する活性領域、及び不活性ゲート・パッド・エリアを備えた半導体層構造と、
前記半導体層構造の上側にあるゲート抵抗器層と、
直接前記ゲート抵抗器層の上側にある内側コンタクトと、
直接前記ゲート抵抗器層の前記上側にある外側コンタクトと
を備え、
前記半導体デバイスの水平断面において、前記外側コンタクトが、前記半導体デバイスの前記不活性ゲート・パッド・エリア内で前記内側コンタクトを包囲する、半導体デバイス。
【請求項2】
前記内側コンタクトと前記外側コンタクトとの間において、直接前記ゲート抵抗器層の前記上側にある内側誘電体パターンをさらに備える、請求項１に記載の半導体デバイス。
【請求項3】
集中型ゲート抵抗器が、前記内側誘電体パターンの直下で前記ゲート抵抗器層内に画定される、請求項２に記載の半導体デバイス。
【請求項4】
前記集中型ゲート抵抗器の水平断面が、楕円リングの少なくとも一部分を画定する、請求項３に記載の半導体デバイス。
【請求項5】
前記内側誘電体パターンの水平断面が、楕円リングの形状を有する、請求項２から４までのいずれかに記載の半導体デバイス。
【請求項6】
前記ゲート抵抗器層が、第１のシート抵抗を有する第１の材料を含み、前記内側コンタクト及び前記外側コンタクトが、各々、前記第１のシート抵抗よりも小さいシート抵抗を有する材料を含む、請求項２から５までのいずれかに記載の半導体デバイス。
【請求項7】
前記ゲート構造が、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含み、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記ゲート・フィンガとの間に電気的に介挿される、請求項３から６までのいずれかに記載の半導体デバイス。
【請求項8】
前記内側コンタクトの外側側壁と前記外側コンタクトの内側側壁との間の間隔が、一定の距離である、請求項１から７までのいずれかに記載の半導体デバイス。
【請求項9】
前記内側コンタクトの外側側壁と前記外側コンタクトの内側側壁との間の間隔が、可変の距離である、請求項１から７までのいずれかに記載の半導体デバイス。
【請求項10】
前記内側誘電体パターンの形状が、前記集中型ゲート抵抗器の形状を画定する、請求項３から９までのいずれかに記載の半導体デバイス。
【請求項11】
前記内側コンタクトが、前記集中型ゲート抵抗器の第１の縁部にゲート信号を送出するように構成され、前記外側コンタクトが、前記第１の縁部の反対側にある、前記集中型ゲート抵抗器の第２の縁部からゲート信号を受信するように構成される、請求項３から１０までのいずれかに記載の半導体デバイス。
【請求項12】
前記外側コンタクトが、前記内側コンタクトを囲む、請求項１から１１までのいずれかに記載の半導体デバイス。
【請求項13】
前記外側コンタクトと前記半導体デバイスの少なくとも１つの縁部とが、前記内側コンタクトを囲む、請求項１から１１までのいずれかに記載の半導体デバイス。
【請求項14】
半導体層構造と、前記半導体層構造の上側にある集中型ゲート抵抗器を含むゲート構造と
を備え、
前記集中型ゲート抵抗器の水平断面が、閉じた形状を画定する、
半導体デバイス。
【請求項15】
前記閉じた形状が、楕円リングである、請求項１４に記載の半導体デバイス。
【請求項16】
前記閉じた形状が、第１の閉じた形状であり、第２の閉じた形状を画定する水平断面を有する誘電体パターンが、前記集中型ゲート抵抗器の直上に位置決めされる、請求項１４又は１５に記載の半導体デバイス。
【請求項17】
前記第２の閉じた形状が、楕円リングである、請求項１６に記載の半導体デバイス。
【請求項18】
前記誘電体パターンが、第１の誘電体パターンであり、前記ゲート構造が、第２の誘電体パターン及び内側コンタクトをさらに備え、前記内側コンタクトが、前記第１の誘電体パターンを前記第２の誘電体パターンから隔てている、請求項１６に記載の半導体デバイス。
【請求項19】
前記ゲート構造が、外側コンタクトをさらに含み、前記内側及び外側コンタクトを上から見たとき、前記外側コンタクトが前記内側コンタクトを包囲する、請求項１４から１８までのいずれかに記載の半導体デバイス。
【請求項20】
前記集中型ゲート抵抗器が、第１のシート抵抗を有する第１の材料を含み、前記内側コンタクト及び前記外側コンタクトが、各々、前記第１のシート抵抗よりも小さいシート抵抗を有する材料を含む、請求項１９に記載の半導体デバイス。
【請求項21】
前記閉じた形状が、環状リングである、請求項１４から２０までのいずれかに記載の半導体デバイス。
【請求項22】
前記集中型ゲート抵抗器の抵抗が、前記集中型ゲート抵抗器の材料のシート抵抗、及び第１の内側コンタクトと前記外側コンタクトとの間の間隔の関数である、請求項１８から２０までのいずれかに記載の半導体デバイス。
【請求項23】
前記ゲート構造が、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含み、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記ゲート・フィンガとの間に電気的に介挿される、請求項１４から２２までのいずれかに記載の半導体デバイス。
【請求項24】
前記閉じた形状の内側縁部と前記閉じた形状の外側縁部との間の間隔が、一定の距離である、請求項１４から２３までのいずれかに記載の半導体デバイス。
【請求項25】
前記閉じた形状の内側縁部と前記閉じた形状の外側縁部との間の間隔が、可変の距離である、請求項１４から２３までのいずれかに記載の半導体デバイス。
【請求項26】
半導体デバイスであって、半導体層構造と、
前記半導体層構造の上側にある集中型ゲート抵抗器を備えるゲート構造と
を備え、
前記集中型ゲート抵抗器の第１の端部及び対向する第２の端部が、各々、前記半導体デバイスの周縁まで延在する、半導体デバイス。
【請求項27】
前記第１の端部が、前記半導体デバイスの第１の縁部まで延在し、前記第２の縁部もまた、前記半導体デバイスの前記第１の縁部まで延在する、請求項２６に記載の半導体デバイス。
【請求項28】
前記集中型ゲート抵抗器が、楕円リングのおよそ１／２を画定する水平断面を有する、請求項２７に記載の半導体デバイス。
【請求項29】
前記第１の端部が、前記半導体デバイスの第１の縁部まで延在し、前記第２の端部が、前記半導体デバイスの第２の縁部まで延在する、請求項２６に記載の半導体デバイス。
【請求項30】
前記第２の縁部が、前記第１の縁部に隣接している、請求項２９に記載の半導体デバイス。
【請求項31】
前記集中型ゲート抵抗器が、楕円リングのおよそ１／４を画定する水平断面を有する、請求項３０に記載の半導体デバイス。
【請求項32】
楕円リングの一部分を画定する誘電体パターンが、前記集中型ゲート抵抗器の直上に位置決めされる、請求項２６から３１までのいずれかに記載の半導体デバイス。
【請求項33】
前記ゲート構造が、前記集中型ゲート抵抗器の外側縁部に接続する外側コンタクトと、前記集中型ゲート抵抗器の内側縁部に接続する内側コンタクトとをさらに備える、請求項２６から３２までのいずれかに記載の半導体デバイス。
【請求項34】
前記集中型ゲート抵抗器が、第１のシート抵抗を有する第１の材料を含み、前記内側コンタクト及び前記外側コンタクトが、各々、前記第１のシート抵抗よりも小さいシート抵抗を有する材料を含む、請求項３３に記載の半導体デバイス。
【請求項35】
前記内側コンタクトの外側縁部と前記外側コンタクトの内側縁部との間の間隔が、前記集中型ゲート抵抗器の長さに沿って一定である、請求項３３又は３４に記載の半導体デバイス。
【請求項36】
前記内側コンタクトの外側縁部と前記外側コンタクトの内側縁部との間の間隔が、前記集中型ゲート抵抗器の長さに沿って変動する、請求項３３又は３４に記載の半導体デバイス。
【請求項37】
前記ゲート構造が、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含み、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記ゲート・フィンガとの間に電気的に介挿される、請求項２６から３６までのいずれかに記載の半導体デバイス。
【請求項38】
半導体層構造と、前記半導体層構造上にあるゲート構造であって、第１の材料で形成された集中型ゲート抵抗器、内側コンタクト、及び外側コンタクトを備える、ゲート構造と
を備え、
前記内側コンタクト及び前記外側コンタクトのうちの少なくとも一方が、前記集中型ゲート抵抗器の側壁と実質的に位置合わせされた湾曲した側壁を有し、
前記集中型ゲート抵抗器の抵抗値が、前記第１の材料層のシート抵抗、及び前記内側コンタクトと前記外側コンタクトとの間の間隔の関数である、
半導体デバイス。
【請求項39】
前記内側コンタクトの外側縁部及び外側コンタクトの内側縁部が湾曲した側壁を有する、請求項３８に記載の半導体デバイス。
【請求項40】
前記内側コンタクトの前記外側縁部と前記外側コンタクトの前記内側縁部との間の間隔が、前記集中型ゲート抵抗器の長さに沿って一定である、請求項３９に記載の半導体デバイス。
【請求項41】
前記内側コンタクトの前記外側縁部と前記外側コンタクトの前記内側縁部との間の間隔が、前記集中型ゲート抵抗器の長さに沿って変動する、請求項３９に記載の半導体デバイス。
【請求項42】
前記内側コンタクト及び前記外側コンタクトが、各々、第２の材料を含み、前記第１の材料のシート抵抗が、前記第２の材料のシート抵抗よりも大きい、請求項３８から４１までのいずれかに記載の半導体デバイス。
【請求項43】
前記ゲート構造が、ゲート・パッド及び複数のゲート・フィンガをさらに備え、前記内側コンタクトが、前記ゲート・パッドを前記集中型ゲート抵抗器に電気的に接続し、前記外側コンタクトが、前記集中型ゲート抵抗器を前記ゲート・フィンガに電気的に接続する、請求項３８から４２までのいずれかに記載の半導体デバイス。
【請求項44】
前記集中型ゲート抵抗器の少なくとも一部分が、楕円リングの少なくとも一部分を画定する水平断面を有する、請求項３８から４３までのいずれかに記載の半導体デバイス。
【請求項45】
前記集中型ゲート抵抗器の水平断面が、半楕円リングを画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの縁部に隣接して位置決めされる、請求項３８から４４までのいずれかに記載の半導体デバイス。
【請求項46】
前記集中型ゲート抵抗器の水平断面が、楕円リングのおよそ１／４を画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの隅部に隣接して位置決めされる、請求項３８から４４までのいずれかに記載の半導体デバイス。
【請求項47】
楕円リングの少なくとも一部分を画定する断面を有する誘電体パターンが、前記集中型ゲート抵抗器の直上に位置決めされる、請求項３８から４３までのいずれかに記載の半導体デバイス。
【請求項48】
半導体層構造と、前記半導体層構造の上側にあるゲート構造であって、湾曲した内側側壁及び湾曲した外側側壁を有する誘電体パターンを備える、ゲート構造と
を備える、
半導体デバイス。
【請求項49】
前記ゲート構造が、前記誘電体パターンの直下にある集中型ゲート抵抗器をさらに備える、請求項４８に記載の半導体デバイス。
【請求項50】
前記集中型ゲート抵抗器が、半導体層のうち前記誘電体パターンの直下にある部分であり、前記集中型ゲート抵抗器の対向する第１及び第２の側壁が、前記誘電体パターンの対向する第１及び第２の側壁と実質的に位置合わせされる、請求項４９に記載の半導体デバイス。
【請求項51】
前記ゲート構造が、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに備え、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記１つ又は複数のゲート・バスとの間に電気的に介挿される、請求項５０に記載の半導体デバイス。
【請求項52】
前記ゲート・パッド及び前記１つ又は複数のゲート・バスが、各々、金属を含む、請求項５１に記載の半導体デバイス。
【請求項53】
前記湾曲した内側側壁及び前記湾曲した外側側壁が、楕円リングの少なくとも一部分を画定する、請求項４８に記載の半導体デバイス。
【請求項54】
前記湾曲した内側側壁及び前記湾曲した外側側壁が、環状リングを画定する、請求項４８から５３までのいずれかに記載の半導体デバイス。
【請求項55】
前記湾曲した内側側壁及び前記湾曲した外側側壁が、環状リングのおよそ１／２を画定する、請求項４８から５３までのいずれかに記載の半導体デバイス。
【請求項56】
前記環状リングの第１の端部が、前記半導体デバイスの第１の縁部まで延在し、前記環状リングの対向する第２の端部もまた、前記半導体デバイスの前記第１の縁部まで延在する、請求項５５に記載の半導体デバイス。
【請求項57】
前記湾曲した内側側壁及び前記湾曲した外側側壁が、環状リングのおよそ１／４を画定する、請求項４８から５３までのいずれかに記載の半導体デバイス。
【請求項58】
前記環状リングの第１の端部が、前記半導体デバイスの第１の縁部まで延在し、前記環状リングの対向する第２の端部が、前記半導体デバイスの第２の縁部まで延在する、請求項５７に記載の半導体デバイス。
【請求項59】
前記半導体デバイスの前記第２の縁部が、前記半導体デバイスの前記第１の縁部に隣接している、請求項５８に記載の半導体デバイス。
【請求項60】
前記半導体層構造が、複数のワイド・バンドギャップ半導体層を備え、前記集中型ゲート抵抗器が、前記ワイド・バンドギャップ半導体層構造の前記上側且つ少なくとも部分的に前記ゲート・パッドの下側にある、請求項４８から５９までのいずれかに記載の半導体デバイス。
【請求項61】
前記ゲート構造が、複数のゲート・ランナーをさらに備え、各ゲート・ランナーが前記ゲート・フィンガのうちの各々のゲート・フィンガに関連付けられ、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記ゲート・ランナーの各々との間に電気的に介挿される、請求項５１に記載の半導体デバイス。
【請求項62】
前記集中型ゲート抵抗器が、フィールド酸化膜層の上部にある、請求項４９から５２まで又は請求項５４から６１までのいずれかに記載の半導体デバイス。
【請求項63】
前記誘電体パターンの水平断面が、半楕円リングを画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの縁部に隣接して位置決めされる、請求項４９に記載の半導体デバイス。
【請求項64】
前記誘電体パターンの水平断面が、楕円リングのおよそ１／４を画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの隅部に隣接して位置決めされる、請求項４９に記載の半導体デバイス。
【請求項65】
前記誘電体パターンの少なくとも一部分が、前記ゲート・パッドの下側にある、請求項５１に記載の半導体デバイス。
【請求項66】
前記ゲート構造が、前記誘電体パターンの前記湾曲した内側側壁に当接する内側コンタクトと、前記誘電体パターンの前記湾曲した外側側壁に当接する外側コンタクトとをさらに備える、請求項４８から６５までのいずれかに記載の半導体デバイス。
【請求項67】
前記内側コンタクトの外側縁部と前記外側コンタクトの内側縁部との間の間隔が、前記誘電体パターンの長さに沿って一定である、請求項６６に記載の半導体デバイス。
【請求項68】
前記内側コンタクトの外側縁部と前記外側コンタクトの内側縁部との間の間隔が、前記誘電体パターンの長さに沿って変動する、請求項６６に記載の半導体デバイス。
【請求項69】
鉛直方向に沿って積層された複数の半導体層を備える半導体層構造と、前記半導体層構造の上側にあるゲート構造であって、集中型ゲート抵抗器を備える、ゲート構造と
を備え、
前記集中型ゲート抵抗器の水平断面が湾曲した内面及び湾曲した外面を有する、
半導体デバイス。
【請求項70】
前記湾曲した内面及び前記湾曲した外面が、楕円リングの少なくとも一部分を画定する、請求項６９に記載の半導体デバイス。
【請求項71】
前記ゲート構造が、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含み、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記ゲート・フィンガとの間に電気的に介挿される、請求項６９又は７０に記載の半導体デバイス。
【請求項72】
前記ゲート・パッド及び前記１つ又は複数のゲート・バスが、各々、金属を含み、前記ゲート・フィンガが、半導体材料を含む、請求項７１に記載の半導体デバイス。
【請求項73】
前記集中型ゲート抵抗器が、半導体層内にある、請求項６９から７２までのいずれかに記載の半導体デバイス。
【請求項74】
前記集中型ゲート抵抗器の前記水平断面が、環状リングの少なくとも一部分を画定する、請求項６９から７３までのいずれかに記載の半導体デバイス。
【請求項75】
前記集中型ゲート抵抗器の前記水平断面が、環状リングのおよそ１／２を画定する、請求項７４に記載の半導体デバイス。
【請求項76】
前記集中型ゲート抵抗器の前記水平断面が、環状リングのおよそ１／４を画定する、請求項７４に記載の半導体デバイス。
【請求項77】
前記半導体層構造が、複数のワイド・バンドギャップ半導体層を備え、前記集中型ゲート抵抗器が前記ワイド・バンドギャップ半導体層構造の前記上側且つ少なくとも部分的に前記ゲート・パッドの下側にある、請求項６９から７６までのいずれかに記載の半導体デバイス。
【請求項78】
前記集中型ゲート抵抗器の前記水平断面が、半楕円リングを画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの縁部に隣接して位置決めされる、請求項７４に記載の半導体デバイス。
【請求項79】
前記集中型ゲート抵抗器の前記水平断面が、楕円リングのおよそ１／４を画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの隅部に隣接して位置決めされる、請求項７４に記載の半導体デバイス。
【請求項80】
楕円リングの少なくとも一部分を画定する水平断面を有する誘電体層が、前記集中型ゲート抵抗器の直上に位置決めされる、請求項６９から７９までのいずれかに記載の半導体デバイス。
【請求項81】
前記集中型ゲート抵抗器が、ポリシリコン層に形成される、請求項６９から８０までのいずれかに記載の半導体デバイス。
【請求項82】
半導体層構造と、前記半導体層構造の上側にあるゲート抵抗器層と、
直接前記ゲート抵抗器層の上側にある内側コンタクトと
直接前記ゲート抵抗器層の前記上側にある外側コンタクトと、
前記内側コンタクトと前記外側コンタクトとの間において、直接前記ゲート抵抗器層の上側にある外側誘電体パターンと
を備え、
前記内側コンタクトの外側側壁と前記外側コンタクトの内側側壁との間の距離が変動する、
半導体デバイス。
【請求項83】
直接前記ゲート抵抗器層の前記上側にある内側誘電体パターンをさらに備え、前記内側コンタクトが、前記内側誘電体パターンと前記外側誘電体パターンとの間にある、請求項８２に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体デバイスに関し、より詳細には、ゲート抵抗器を有する半導体デバイスに関する。
【背景技術】
【0002】
当技術分野では、例えば、パワー金属酸化膜半導体電界効果トランジスタ（「ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ」）、絶縁ゲート・バイポーラ・トランジスタ（「ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ」）、及び種々の他のデバイスを含む、多種多様のパワー半導体デバイスが知られている。これらのパワー半導体デバイスは、一般に、炭化ケイ素又は窒化ガリウム・ベースの材料など、ワイド・バンドギャップ半導体材料から作製される（本明細書では、「ワイド・バンドギャップ半導体」という用語は、少なくとも１．４ｅＶのバンドギャップを有するあらゆる半導体を包含する）。パワー半導体デバイスは、大きい電圧及び／又は電流を選択的に遮断する又は通すように設計されている。例えば、遮断状態では、パワー半導体デバイスは、数百又は数千ボルトの電位を維持するように設計され得る。
【0003】
パワーＭＯＳＦＥＴなどのパワー半導体デバイスは、横型構造又は縦型構造を有することができる。横型構造を有するパワーＭＯＳＦＥＴは、デバイスの半導体層構造の同じ主面（すなわち、上側又は下側）上にソース領域及びドレイン領域の両方を有する。それとは異なり、縦型構造を有するパワーＭＯＳＦＥＴは、半導体層構造の一方の主面にそのソース領域を有し、その他方の（対向する）主面にそのドレイン領域を有する。縦型構造は、高電流密度をサポートし、高電圧を遮断することができる厚い半導体ドリフト層を可能にするため、縦型のデバイス構造は、典型的には、非常に高出力の用途に使用される。本明細書では、「半導体層構造」という用語は、半導体基板及び／又は半導体エピタキシャル層などの１つ又は複数の半導体層を含む構造を指す。
【0004】
従来の縦型炭化ケイ素パワーＭＯＳＦＥＴは、炭化ケイ素ウェーハなどの炭化ケイ素基板上に形成された炭化ケイ素ドリフト領域を含む。ＭＯＳＦＥＴは、１つ又は複数の半導体デバイスが形成される活性領域、並びに活性領域を囲み得る終端領域及び／又はゲート・ボンド・パッド領域などの１つ又は複数の不活性領域を有する。活性領域は、逆バイアス動作中に電圧を遮断すると共に、順バイアス動作中に電流の流れを提供するための主接合部として機能する。パワーＭＯＳＦＥＴは、典型的には、単位セル構造を有する。すなわち、活性領域は、並列で電気的に接続されて単一のパワーＭＯＳＦＥＴとして機能する、多数の個別の「単位セル」ＭＯＳＦＥＴを含む。高出力用途では、そのようなデバイスは、数千又は数万の単位セルを含んでもよい。
【0005】
パワーＭＯＳＦＥＴやＩＧＢＴなどの多くのパワー半導体デバイスは、ゲート構造を有する。これらのデバイスは、それらのゲート構造に異なるバイアス電圧を印加することによってオン／オフすることができる。ゲート構造は、分散型ゲート抵抗を有し、これは、各々の個別の単位セルのゲート・ボンド・パッド（又は他のゲート端子）からゲート・フィンガまでの電気経路の長さ、及びゲート構造を形成する材料のシート抵抗の関数である。ゲート構造は、例えば、ゲート・ボンド・パッドと、デバイスの活性領域にある複数のゲート・フィンガと、ゲート・パッドと、ゲート・パッドとゲート・フィンガとの間に延在する１つ又は複数のゲート・バスと、ゲート・バス（複数可）とゲート・フィンガとの間に位置決めされ得る任意選択のゲート・ランナーとを備えてもよい。多くの用途では、例えば、ゲート構造内のどこかに個別的な又は「集中型」のゲート抵抗器を追加することによってゲート抵抗の量を増大させることが望ましい場合がある。増大されたゲート抵抗は、例えば、デバイスのスイッチング速度を制限するため、又は電気的なリンギング及び／若しくはノイズを低減するために使用されてもよい。
【発明の概要】
【課題を解決するための手段】
【0006】
本発明の実施例に従って、複数の単位セル・トランジスタを有する活性エリア及び不活性ゲート・パッド・エリアを備える半導体層構造と、半導体層構造の上側にあるゲート抵抗器層と、直接ゲート抵抗器層の上側にある内側コンタクトと、直接ゲート抵抗器層の上側にある外側コンタクトとを含む半導体デバイスが提供される。これらのデバイスの水平断面において、外側コンタクトは、半導体デバイスの不活性ゲート・パッド・エリア内で内側コンタクトを包囲している。
【0007】
いくつかの実施例では、これらの半導体デバイスは、内側コンタクトと外側コンタクトとの間において、直接ゲート抵抗器層の上側にある内側誘電体パターンをさらに含んでもよい。
【0008】
いくつかの実施例では、集中型ゲート抵抗器が、内側誘電体パターンの直下にあるゲート抵抗器層に画定されてもよい。
【0009】
いくつかの実施例では、集中型ゲート抵抗器の水平断面は、楕円リングの少なくとも一部分を画定してもよい。いくつかの実施例では、内側誘電体パターンの水平断面は、楕円リングの形状を有してもよい。
【0010】
いくつかの実施例では、ゲート抵抗器層は、第１のシート抵抗を有する第１の材料を含んでもよく、内側コンタクト及び外側コンタクトは、各々、第１のシート抵抗よりも小さいシート抵抗を有する材料を含んでもよい。
【0011】
いくつかの実施例では、ゲート構造は、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含んでもよく、集中型ゲート抵抗器は、ゲート・パッドとゲート・フィンガとの間に電気的に介挿されてもよい。
【0012】
いくつかの実施例では、内側コンタクトの外側側壁と外側コンタクトの内側側壁との間の間隔が、一定の距離であってもよく、一方、他の実施例では、この距離は、可変の距離であってもよい。
【0013】
いくつかの実施例では、内側誘電体パターンの形状は、集中型ゲート抵抗器の形状を画定してもよい。
【0014】
いくつかの実施例では、内側コンタクトは、集中型ゲート抵抗器の第１の縁部にゲート信号を送出するように構成されてもよく、外側コンタクトは、第１の縁部の反対側にある集中型ゲート抵抗器の第２の縁部からゲート信号を受信するように構成されてもよい。
【0015】
いくつかの実施例では、外側コンタクトが、内側コンタクトを囲んでもよく、又は外側コンタクトと半導体デバイスの少なくとも１つの縁部とが、内側コンタクトを囲んでもよい。
【0016】
本発明のさらなる実施例に従って、半導体層構造と、半導体層構造の上側にある集中型ゲート抵抗器を含むゲート構造とを含む半導体デバイスが提供される。集中型ゲート抵抗器の水平断面は、閉じた形状を画定する。
【0017】
いくつかの実施例では、閉じた形状は、楕円リングであってもよい。
【0018】
いくつかの実施例では、閉じた形状は、第１の閉じた形状であってもよく、第２の閉じた形状を画定する水平断面を有する誘電体パターンが、集中型ゲート抵抗器の直上に位置決めされてもよい。いくつかの実施例では、第２の閉じた形状は、楕円リングであってもよい。
【0019】
いくつかの実施例では、誘電体パターンは、第１の誘電体パターンであってよく、ゲート構造は、第２の誘電体パターン及び内側コンタクトをさらに備えてよく、内側コンタクトは、第１の誘電体パターンを第２の誘電体パターンから隔てている。
【0020】
いくつかの実施例では、ゲート構造は、外側コンタクトをさらに備え、内側コンタクト及び外側コンタクトを上から見たとき、外側コンタクトは内側コンタクトを包囲している。
【0021】
いくつかの実施例では、集中型ゲート抵抗器は、第１のシート抵抗を有する第１の材料を含んでもよく、内側コンタクト及び外側コンタクトは、各々、第１のシート抵抗よりも小さいシート抵抗を有する材料を含んでもよい。
【0022】
いくつかの実施例では、閉じた形状は、環状リングであってもよい。
【0023】
いくつかの実施例では、集中型ゲート抵抗器の抵抗値は、集中型ゲート抵抗器の材料のシート抵抗、及び第１の内側コンタクトと外側コンタクトとの間の間隔の関数であってもよい。
【0024】
いくつかの実施例では、ゲート構造は、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含んでもよく、集中型ゲート抵抗器は、ゲート・パッドとゲート・フィンガとの間に電気的に介挿されてもよい。
【0025】
いくつかの実施例では、閉じた形状の内側縁部と閉じた形状の外側縁部との間の間隔は、一定の距離又は可変の距離であってもよい。
【0026】
本発明のさらに別の実施例に従って、半導体層構造の上側にある集中型ゲート抵抗器を備えるゲート構造を含む半導体デバイスが提供される。集中型ゲート抵抗器の第１の端部及び対向する第２の端部は、各々、半導体デバイスの周縁まで延在する。
【0027】
いくつかの実施例では、第１の端部は、半導体デバイスの第１の縁部まで延在してもよく、第２の端部もまた、半導体デバイスの第１の縁部まで延在してもよい。いくつかの実施例では、第１の端部は、半導体デバイスの第１の縁部まで延在してもよく、第２の端部は、半導体デバイスの第２の縁部まで延在してもよく、第２の縁部は、第１の縁部に隣接してもよい。
【0028】
いくつかの実施例では、集中型ゲート抵抗器は、楕円リングのおよそ１／２又は楕円リングのおよそ１／４を画定する水平断面を有してもよい。
【0029】
いくつかの実施例では、楕円リングの一部分を画定する誘電体パターンは、集中型ゲート抵抗器の直上に位置決めされてもよい。
【0030】
いくつかの実施例では、ゲート構造は、集中型ゲート抵抗器の外側縁部に接続する外側コンタクトと、集中型ゲート抵抗器の内側縁部に接続する内側コンタクトとをさらに備えてもよい。
【0031】
いくつかの実施例では、集中型ゲート抵抗器は、第１のシート抵抗を有する第１の材料を含んでもよく、内側コンタクト及び外側コンタクトは、各々、第１のシート抵抗よりも小さいシート抵抗を有する材料を含んでもよい。
【0032】
いくつかの実施例では、内側コンタクトの外側縁部と外側コンタクトの内側縁部との間の間隔は、集中型ゲート抵抗器の長さに沿って一定であってもよい。他の実施例では、内側コンタクトの外側縁部と外側コンタクトの内側縁部との間の間隔は、集中型ゲート抵抗器の長さに沿って変動してもよい。
【0033】
いくつかの実施例では、ゲート構造は、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含んでもよく、集中型ゲート抵抗器は、ゲート・パッドとゲート・フィンガとの間に電気的に介挿されてもよい。
【0034】
本発明の追加の実施例に従って、半導体層構造と、半導体層構造の上にあるゲート構造とを含み、ゲート構造が、第１の材料、内側コンタクト、及び外側コンタクトで形成された集中型ゲート抵抗器を備える、半導体デバイスが提供される。これらのデバイスでは、内側コンタクト及び外側コンタクトのうちの少なくとも一方が、集中型ゲート抵抗器の側壁と実質的に位置合わせされた湾曲した側壁を有し、集中型ゲート抵抗器の抵抗値は、第１の材料層のシート抵抗、及び内側接触と外側コンタクトとの間の間隔の関数である。
【0035】
いくつかの実施例では、内側コンタクトの外側縁部及び外側コンタクトの内側縁部の両方が、湾曲した側壁を有してもよい。
【0036】
いくつかの実施例では、内側コンタクトの外側縁部と外側コンタクトの内側縁部との間の間隔は、集中型ゲート抵抗器の長さに沿って一定であってもよいし、集中型ゲート抵抗器の長さに沿って変動してもよい。いくつかの実施例では、内側コンタクト及び外側コンタクトは、各々、第２の材料を含んでもよく、第１の材料のシート抵抗は、第２の材料のシート抵抗よりも大きくてもよい。
【0037】
いくつかの実施例では、ゲート構造は、ゲート・パッド及び複数のゲート・フィンガをさらに備えてもよく、内側コンタクトは、ゲート・パッドを集中型ゲート抵抗器に電気的に接続し、外側コンタクトは、集中型ゲート抵抗器をゲート・フィンガに電気的に接続する。
【0038】
いくつかの実施例では、集中型ゲート抵抗器の少なくとも一部分は、楕円リングの少なくとも一部分を画定する水平断面を有してもよい。いくつかの実施例では、集中型ゲート抵抗器の水平断面は、半楕円リングを画定してもよく、集中型ゲート抵抗器は、半導体デバイスの縁部に隣接して位置決めされてもよい。いくつかの実施例では、集中型ゲート抵抗器の水平断面は、楕円リングのおよそ１／４を画定してもよく、集中型ゲート抵抗器は、半導体デバイスの隅部に隣接して位置決めされてもよい。
【0039】
いくつかの実施例では、楕円リングの少なくとも一部分を画定する誘電体パターンは、集中型ゲート抵抗器の直上に位置決めされてもよい。
【0040】
本発明の他の実施例に従って、半導体層構造と、半導体層構造の上側にあるゲート構造とを含み、ゲート構造が、湾曲した内側側壁及び湾曲した外側側壁を有する誘電体パターンを備える、半導体デバイスが提供される。
【0041】
いくつかの実施例では、ゲート構造は、誘電体パターンの直下にある集中型ゲート抵抗器をさらに備えてもよい。
【0042】
いくつかの実施例では、集中型ゲート抵抗器は、半導体層のうち誘電体パターンの直下にある部分であってもよく、集中型ゲート抵抗器の対向する第１及び第２の側壁は、誘電体パターンの対向する第１及び第２の側壁と実質的に位置合わせされてもよい。
【0043】
いくつかの実施例では、ゲート構造は、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに備えてもよく、集中型ゲート抵抗器は、ゲート・パッドと１つ又は複数のゲート・バスとの間に電気的に介挿されてもよい。いくつかの実施例では、ゲート・パッド及び１つ又は複数のゲート・バスは、各々、金属を含んでもよい。
【0044】
いくつかの実施例では、湾曲した内側側壁及び湾曲した外側側壁は、楕円リング（例えば、環状リング）の少なくとも一部分を画定してもよい。
【0045】
いくつかの実施例では、湾曲した内側側壁及び湾曲した外側側壁は、環状リングのおよそ１／２を画定してもよい。
【0046】
いくつかの実施例では、環状リングの第１の端部は、半導体デバイスの第１の縁部まで延在してもよく、環状リングの対向する第２の端部もまた、半導体デバイスの第１の縁部まで延在してもよい。
【0047】
いくつかの実施例では、湾曲した内側側壁及び湾曲した外側側壁は、環状リングのおよそ１／４を画定してもよい。
【0048】
いくつかの実施例では、環状リングの第１の端部は、半導体デバイスの第１の縁部まで延在してもよく、環状リングの対向する第２の端部は、半導体デバイスの第２の縁部まで延在してもよい。
【0049】
いくつかの実施例では、半導体デバイスの第２の縁部は、半導体デバイスの第１の縁部に隣接してもよい。
【0050】
いくつかの実施例では、半導体層構造は、複数のワイド・バンドギャップ半導体層を備えてもよく、集中型ゲート抵抗器は、ワイド・バンドギャップ半導体層の上側且つ少なくとも部分的にゲート・パッドの下側にあってもよい。
【0051】
いくつかの実施例では、ゲート構造は、複数のゲート・ランナーをさらに備えてもよく、各ゲート・ランナーは、ゲート・フィンガのうちのそれぞれ１つと関連付けられ、集中型ゲート抵抗器は、ゲート・パッドとゲート・ランナーの各々との間に電気的に介挿されてもよい。
【0052】
いくつかの実施例では、集中型ゲート抵抗器は、フィールド酸化膜層の上部にあってもよい。
【0053】
いくつかの実施例では、誘電体パターンの水平断面は、半楕円リングを画定してもよく、集中型ゲート抵抗器は、半導体デバイスの縁部に隣接して位置決めされてもよい。
【0054】
いくつかの実施例では、誘電体パターンの水平断面は、楕円リングのおよそ１／４を画定してもよく、集中型ゲート抵抗器は、半導体デバイスの隅部に隣接して位置決めされてもよい。
【0055】
いくつかの実施例では、誘電体パターンの少なくとも一部分は、ゲート・パッドの下側にあってもよい。
【0056】
いくつかの実施例では、ゲート構造は、誘電体パターンの湾曲した内側側壁に当接する内側コンタクトと、誘電体パターンの湾曲した外側側壁に当接する外側コンタクトとをさらに備えてもよい。
【0057】
本発明のさらに追加の実施例に従って、鉛直方向に沿って積層された複数の半導体層を備える半導体層構造と、半導体層構造の上側にあるゲート構造とを含み、ゲート構造が、集中型ゲート抵抗器を備える、半導体デバイスが提供される。集中型ゲート抵抗器の水平断面は、湾曲した内面及び湾曲した外面を有する。
【0058】
いくつかの実施例では、湾曲した内面及び湾曲した外面は、楕円リングの少なくとも一部分を画定してもよい。
【0059】
いくつかの実施例では、ゲート構造は、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含んでもよく、集中型ゲート抵抗器は、ゲート・パッドとゲート・フィンガとの間に電気的に介挿されてもよい。いくつかの実施例では、ゲート・パッド及び１つ又は複数のゲート・バスは、各々、金属を含んでもよく、ゲート・フィンガは、半導体材料を含んでもよい。
【0060】
いくつかの実施例では、集中型ゲート抵抗器は、半導体層内にあってもよい。
【0061】
いくつかの実施例では、集中型ゲート抵抗器の水平断面は、環状リングの少なくとも一部分（例えば、環状リングのおよそ１／２又は環状リングのおよそ１／４）を画定してもよい。
【0062】
いくつかの実施例では、半導体層構造は、複数のワイド・バンドギャップ半導体層を備えてもよく、集中型ゲート抵抗器は、ワイド・バンドギャップ半導体層構造の上側且つ少なくとも部分的にゲート・パッドの下側にあってもよい。
【0063】
いくつかの実施例では、集中型ゲート抵抗器の水平断面は、半楕円リングを画定してもよく、集中型ゲート抵抗器は、半導体デバイスの縁部に隣接して位置決めされてもよい。
【0064】
いくつかの実施例では、集中型ゲート抵抗器の水平断面は、楕円リングのおよそ１／４を画定してもよく、集中型ゲート抵抗器は、半導体デバイスの隅部に隣接して位置決めされてもよい。
【0065】
いくつかの実施例では、楕円リングの少なくとも一部分を画定する水平断面を有する誘電体層は、集中型ゲート抵抗器の直上に位置決めされてもよい。
【0066】
いくつかの実施例では、集中型ゲート抵抗器は、ポリシリコン層に形成されてもよい。
【0067】
本発明のさらに他の実施例に従って、半導体層構造と、半導体層構造の上側にあるゲート抵抗器層と、直接ゲート抵抗器層の上側にある内側コンタクトと、直接ゲート抵抗器層の上側にある外側コンタクトと、内側コンタクトと外側コンタクトとの間において、直接ゲート抵抗器層の上側にある外側誘電体パターンとを含む半導体デバイスが提供される。内側コンタクトの外側側壁と外側コンタクトの内側側壁との間の距離は変動する。
【0068】
いくつかの実施例では、これらの半導体デバイスは、直接ゲート抵抗器層の上側にある内側誘電体パターンをさらに含んでもよく、内側コンタクトは、内側誘電体パターンと外側誘電体パターンとの間にある。
【図面の簡単な説明】
【0069】
【図1A】従来のパワーＭＯＳＦＥＴの概略平面図である。
【図3A】本発明の実施例によるパワーＭＯＳＦＥＴの概略平面図である。
【図4A】本発明のさらなる実施例による、パワーＭＯＳＦＥＴの概略平面図である。
【図5A】本発明のさらなる実施例による、パワーＭＯＳＦＥＴの概略平面図である。
【図6A】非円形楕円リング形状を有する集中型ゲート抵抗器を有する、本発明の実施例による、パワーＭＯＳＦＥＴの概略水平断面図である。
【図7A】完全に線形の形状を有する集中型ゲート抵抗器を有する、本発明のさらなる実施例による、ＭＯＳＦＥＴの水平断面図である。
【図7B】部分的に線形の形状を有する集中型ゲート抵抗器を有する、本発明のさらなる実施例による、ＭＯＳＦＥＴの水平断面図である。
【図7C】完全に線形の形状を有する集中型ゲート抵抗器を有する、本発明のさらなる実施例による、ＭＯＳＦＥＴの水平断面図である。
【図8】集中型ゲート抵抗器に対する内側コンタクトと外側コンタクトとの間の間隙がどのように一定である必要がないのかを示す、本発明の追加の実施例による、パワーＭＯＳＦＥＴの概略水平断面図である。
【図10】本発明の実施例による、集中型ゲート抵抗器を含み得るゲート・トレンチＭＯＳＦＥＴの概略鉛直断面図である。
【発明を実施するための形態】
【0070】
ＭＯＳＦＥＴ、ＩＧＢＴ、ゲート制御サイリスタ等のパワー半導体デバイスは、ゲート抵抗を所望の値まで増大させるように設計された集中型ゲート抵抗器を含んでもよい。これらの集中型ゲート抵抗器は、デバイスの性能を向上させ得るが、理想抵抗値からの僅かなばらつきもパワー半導体デバイスの性能に悪影響を及ぼし得るため、製造公差による集中型ゲート抵抗器の抵抗値におけるばらつきをできる限り小さく保つことが重要となり得る。従来では、集中型ゲート抵抗器は、高抵抗材料を通したゲート信号のための電流路をルート決めすることによって実装される。従来の集中型ゲート抵抗器の抵抗は、抵抗器の長さ、抵抗器の幅、及び抵抗器が形成される材料のシート抵抗の関数である。製造公差により、抵抗の長さ及び幅は、それらの理想値から変動することがあり、この分散は、デバイスの性能に影響を与えるほど大きい場合がある。
【0071】
本発明の実施例に従って、内側コンタクト及び外側コンタクトの両方に接続された集中型ゲート抵抗器を有するパワー半導体デバイスが提供される。抵抗器は、ゲート電流が、内側コンタクトから外側コンタクトまで抵抗器を横切って流れるように設計されている。これらのデバイスでは、外側コンタクトは、デバイスの不活性エリア内で内側コンタクトを「包囲する」ことができる。外側コンタクトによって「包囲される」とは、デバイスを通る水平断面（すなわち、半導体層構造の主面に対して平行な平面に沿って取られたデバイスを通る２次元切断面）において、外側コンタクトが、それ自体で、又はデバイスの１つ若しくは複数の外側縁部と組み合わせて内側コンタクトを囲むことを意味する。したがって、集中型ゲート抵抗器は、内側コンタクトと外側コンタクトとの間の間隙の幅、及び抵抗器が形成される材料のシート抵抗のみに依存する抵抗値を有してもよい。本発明の実施例による集中型ゲート抵抗器は、製造公差（すなわち、間隙の幅）によって影響を受ける１つのパラメータのみに依存し得るため、製造公差による抵抗のばらつきがより少なくなり得る。デバイスのサイズを増大させたり、活性エリアのサイズを縮小したりすることなく、ゲート抵抗器を実装できるため、いくつかの実施例では、これらの集中型ゲート抵抗器が、ゲート・パッドの下に形成されてもよい。
【0072】
本発明のいくつかの実施例では、内側コンタクトは、湾曲した外面を有してもよく、外側コンタクトは、湾曲した内面を有してもよい。そのような設計により、湾曲した内面及び外面を有する集中型ゲート抵抗器が形成され得る。いくつかの実施例では、集中型ゲート抵抗器は、楕円リングを画定する水平断面を有してもよい。楕円リングは、第１の（外側）楕円から始めて、次いで、第１の楕円の中央部からより小さい第２の（内側）楕円を除去することにより形成される。内側楕円上の任意の点から外側楕円上の対応する最も近い点までの距離が一定となるように、両楕円の半長軸と半短軸との間の差が同じである。環状リング（円形リングとも呼ばれる）は、各楕円が、一定の半径を有する楕円リングの特殊なケースである。
【0073】
いくつかの実施例では、集中型ゲート抵抗器は、完全楕円リングである水平断面を有してもよい。例えば、ゲート・パッドが、デバイスの半導体層構造の上側の中央領域上に形成される場合、集中型ゲート抵抗器は、楕円リングの形状を有するように形成されてもよい（例えば、環状の集中型ゲート抵抗器）。他の実施例では、集中型ゲート抵抗器は、楕円リングの一部分のみである水平断面を有してもよい。例えば、ゲート・パッドが、デバイスの半導体層構造の上側の第１の縁部に沿って形成される場合、集中型ゲート抵抗器は、半楕円リングの平坦側がデバイスの第１の縁部と平行になる、半楕円リングの形状を有してもよい。別の実例としては、ゲート・パッドがデバイスの半導体層構造の上側の隅部に設けられる場合、集中型ゲート抵抗器は、楕円リングの１／４の形状を有してもよい。上記ケースの各々において、楕円リングは円形リングであってもよいが、そうである必要はない。
【0074】
いくつかの実施例では、集中型ゲート抵抗器の水平断面が、楕円リングを画定し得るが、本発明の実施例は、それに限定されないことが諒解されよう。例えば、他の実施例では、正方形リング、六角形リング、変動幅を有するリング等の他の閉じた形状の水平断面を有する集中型ゲート抵抗器が提供される。これらのリングは、完全なリングであってもよいし、半導体デバイスの周縁まで延在する第１及び第２の端部を有する部分的なリングであってもよい。半導体デバイスの「周縁」は、半導体デバイスの縁部、又はデバイスの実動作領域の外側縁部を画定する、半導体デバイスの縁部に対して平行に延在する構造であってもよい。
【0075】
半導体材料は、ゲート・パッドや場合によりゲート構造の他の部分（例えば、ゲート・バス、ゲート・ランナー等）を形成するために使用される金属よりも高いシート抵抗を有するため、いくつかの実施例では、本発明の実施例による集中型ゲート抵抗器は、半導体層内に形成されてもよい。例えば、ゲート・パッドをゲート・フィンガに接続する電気経路が、半導体層の一部分を通ってルート決めされてもよく、電気経路のこの部分は、総ゲート抵抗を増大させる集中型ゲート抵抗器として機能する。半導体層は、例えば、ポリシリコン層を備えてもよく、いくつかの実施例では、ポリシリコン層のうちゲート・フィンガがデバイスの活性領域に形成される部分であってもよい。
【0076】
ゲート電流は、ゲート・パッドとゲート・フィンガとの間の最低抵抗路を辿る傾向を持つことになる。典型的には、集中型ゲート抵抗器が形成される半導体層（本明細書ではより一般的にゲート抵抗器層とも呼ばれる）は、ゲート・パッドよりもデバイスの「下側」の層となる。言い換えれば、集中型ゲート抵抗器が形成される半導体層は、ゲート・パッドよりもデバイスのワイド・バンドギャップ半導体層構造に近くてもよい。集中型ゲート抵抗器は、半導体層の上に形成された金属層内に誘電体パターンを形成することによって形成されてもよい。誘電体パターンは、ゲート構造の第１の金属領域からゲート構造の第２の金属領域にゲート電流が直接流れるのを阻止し、代わりに、第１の金属領域から半導体層へ、また、半導体層から第２の金属領域へゲート電流を強制的に流す。誘電体パターンの内側にある第１の金属領域は、集中型ゲート抵抗器に対する第１のコンタクトとして機能してもよく、誘電体パターンの外側にある第２の金属領域は、集中型ゲート抵抗器に対する第２のコンタクトとして機能してもよい。ゲート電流は、ゲート・パッドからゲート金属を通って第１のコンタクトへと流れた後、半導体層のうち（例えば、楕円誘電体リングの少なくとも一部分の形状を有する）誘電体パターンの下側にある部分を通って第２のコンタクトへと流れ、ここで、電流は、ゲート金属へと流れ戻る。したがって、ゲート電流の最低抵抗路を求める傾向により、完全又は部分的な楕円リング形状を有する集中型ゲート抵抗器は、ゲート抵抗器層の上部にある金属層内に完全又は部分的な楕円リング形状を有する誘電体パターンを形成することによって形成され得ることが理解されよう。
【0077】
いくつかの実施例では、複数の単位セル・トランジスタを有する活性エリア、及び不活性ゲート・パッド・エリアを有する半導体層構造を備えた半導体デバイスが提供される。半導体層構造の上側にゲート抵抗器層が設けられる。ゲート抵抗器層の上側に内側コンタクト及び外側コンタクトが直接形成される。外側コンタクトは、半導体デバイスの不活性ゲート・パッド・エリア内で内側コンタクトを包囲する。上述したように、外側コンタクトによって「包囲される」とは、デバイスを通る水平断面（すなわち、半導体層構造の主面に対して平行な平面に沿って取られたデバイスを通る２次元切断面）において、外側コンタクトが、それ自体で、又はデバイスの１つ若しくは複数の外側縁部と組み合わせて内側コンタクトを囲むことを意味する。誘電体パターンが、ゲート抵抗器層の上側の内側コンタクトと外側コンタクトとの間に直接設けられてもよい。集中型ゲート抵抗器が、内側誘電体パターンの直下にあるゲート抵抗器層に画定されてもよい。
【0078】
他の実施例では、半導体層構造の上側にある集中型ゲート抵抗器を含むゲート構造を備えた半導体デバイスが提供される。集中型ゲート抵抗器の水平断面は、例えば、楕円リングなどの閉じた形状を画定する。第２の閉じた形状を画定する水平断面を有する誘電体パターンが、集中型ゲート抵抗器の直上に位置決めされてもよい。第２の閉じた形状は、第１の閉じた形状と同じ形状を有してもよい。
【0079】
さらに他の実施例では、半導体層構造の上側にある集中型ゲート抵抗器を含むゲート構造を備えた半導体デバイスが提供される。集中型ゲート抵抗器の第１の端部及び対向する第２の端部が、各々、半導体デバイスの周縁まで延在してもよい。いくつかの実施例では、集中型ゲート抵抗器の第１及び第２の端部は、半導体デバイスの第１の縁部まで延在してもよい。他の実施例では、第１の端部は、半導体デバイスの第１の縁部まで延在してもよく、第２の端部は、半導体デバイスの第２の縁部まで延在してもよい。
【0080】
さらに他の実施例では、半導体層構造上にあるゲート構造を備える半導体デバイスが提供される。ゲート構造は、集中型ゲート抵抗器と、内側コンタクトと、外側コンタクトとを備える。内側コンタクト及び外側コンタクトのうちの少なくとも一方が、集中型ゲート抵抗器の縁部と実質的に位置合わせされた湾曲した側壁を有する。これらのデバイスにおいて、集中型ゲート抵抗器の抵抗値は、集中型ゲート抵抗器を形成する材料のシート抵抗、及び内側コンタクトと外側コンタクトとの間の間隔の関数である。
【0081】
さらに他の実施例では、半導体層構造の上側にあるゲート構造を備えた半導体デバイスが提供される。ゲート構造は、湾曲した内側側壁及び湾曲した外側側壁を有する誘電体パターンを備える。集中型ゲート抵抗器が、誘電体パターンの直下に設けられてもよい。
【0082】
さらに他の実施例では、鉛直方向に沿って積層された複数の半導体層を備えた半導体層構造と、半導体層構造の上側にあるゲート構造とを備え、ゲート構造が、集中型ゲート抵抗器を備える、半導体デバイスが提供される。集中型ゲート抵抗器の水平断面は、湾曲した内面及び湾曲した外面を有する。
【0083】
さらに他の実施例では、半導体層構造の上側にあるゲート抵抗器層と、直接ゲート抵抗器層の上側にある内側コンタクトと、直接ゲート抵抗器層の上側にある外側コンタクトと、内側コンタクトと外側コンタクトとの間において、直接ゲート抵抗器層の上側にある外側誘電体パターンとを備える半導体デバイスが提供される。内側コンタクトの外側側壁と外側コンタクトの内側側壁との間の距離は、変動する。半導体デバイスは、直接ゲート抵抗器層の上側にある内側誘電体パターンをさらに備えてもよく、内側コンタクトは、内側誘電体パターンと外側誘電体パターンとの間にある。
【0084】
本発明の実施例による半導体デバイスの具体的な実例を説明する前に、従来のパワーＭＯＳＦＥＴ１の構造及び動作について、図１Ａ～図１Ｃを参照して詳細に説明する。特に、図１Ａは、従来のパワーＭＯＳＦＥＴ１の概略平面図であり、図１Ｂは、そのパッシベーション層、上部側ソース金属化構造、ゲート・ボンド・パッド及び金属間誘電体パターンが省略された、パワーＭＯＳＦＥＴ１の概略平面図である。図１Ｃは、ＭＯＳＦＥＴ１の１つの完全な単位セルと２つの追加のセルの部分とを示す、図１Ａの線１Ｃ－１Ｃに沿って取られた概略断面図である。
【0085】
パワーＭＯＳＦＥＴ１は、半導体層構造２０（図１Ｃ）と、半導体層構造２０の両側に形成された複数の金属層とを含む。まず図１Ａを参照すると、ゲート・ボンド・パッド１０及び１つ又は複数のソース・ボンド・パッド１２－１、１２－２が、半導体層構造２０（図１Ｃ）の上側に形成され、ドレイン・パッド１４（図１Ａに点線のボックスで示される）がＭＯＳＦＥＴ１の底側に提供される。ゲート及びソース・パッド１０、１２の各々は、熱圧着やはんだ付けなどの従来の技法を介してボンド・ワイヤを容易に取り付けることができるアルミニウムなどの金属で形成されてもよい。ドレイン・パッド１４は、はんだ付け、ろう付け、直接圧着等を介してリード・フレーム、ヒート・シンク、パワー基板等の下地のサブマウントに接続され得る金属で形成されてもよい。
【0086】
ＭＯＳＦＥＴ１は、ＭＯＳＦＥＴ１の半導体層構造２０におけるソース領域２８を、ソース・ボンド・パッド１２－１、１２－２に電気的に接続された外部デバイス又は電圧源に電気的に接続するソース金属化構造６０を含む。ソース金属化構造６０は、上部側金属化構造６０の大半の部分が、ポリイミド層などの保護層１６によって覆われているものとして図１Ａの破線のボックスによって示されている。いくつかの実施例では、ソース・ボンド・パッド１２－１、１２－２は、ソース金属化構造６０のうち保護層１６内の開口部を通して露出された部分であってもよい。ゲート・ボンド・パッド１０及びソース・ボンド・パッド１２－１、１２－２を外部回路等に接続するために使用され得るボンド・ワイヤ１８が、図１Ａに示されている。ドレイン・パッド１４は、ＭＯＳＦＥＴ１が取り付けられる下地のサブマウント（図示せず）を通して外部回路に接続されてもよい。
【0087】
図１Ｂ～図１Ｃを参照すると、複数のゲート絶縁フィンガ３２（図１Ｃ）と、複数のゲート・フィンガ３４（図１Ｂ～図１Ｃ）と、ゲート・パッド３６（図１Ｂ）と、ゲート・フィンガ３４をゲート・パッド３６に電気的に接続する１つ又は複数のゲート・バス３８（図１Ｂ）とを含むゲート構造３０が提供される。任意選択で、ゲート・ランナー（図示せず）が提供されてもよい。これらのゲート・ランナーは、例えば、ゲート・フィンガ３４の上に延びてもよく、ゲート・フィンガ３４をゲート・バス３８に電気的に接続してもよい。ゲート・フィンガ３４と、任意のゲート・ランナーと、ゲート・バス３８との間の電気接続部は、従来通りであってよいため、本明細書では説明しない。ゲート絶縁フィンガ３２は、例えば、酸化ケイ素を含んでもよく、ゲート・フィンガ３４を下地の半導体層構造２０から絶縁してもよい。いくつかの実施例では、ゲート・フィンガ３４は、例えば、ポリシリコン・パターンを備えてもよいが、代替として他の導電パターンが使用されてもよい。ゲート・フィンガ３４は、（図１Ｂに示すように）デバイスにわたって水平方向に延在してもよいし、代替として、半導体層構造２０の上面にわたって延在する平面層を備えてもよく、この平面層は、それを通して（以下で説明する）上部側ソース金属化構造６０を半導体層構造２０におけるソース領域２８に接続する開口部をその中に有する。他の構成が使用されてもよい（例えば、単位セルが六角形の構成を有する場合、ゲート・フィンガ３４が水平方向ではなく鉛直方向に延在する場合等）。いくつかの実施例では、ゲート・フィンガ３４は、半導体層構造２０の上面におけるトレンチ内に形成されてもよい。これは、そのようなトレンチ内にゲート・フィンガ３４を形成することで、例えば、ＭＯＳＦＥＴ１のキャリア移動度が向上し得るからである。ゲート・パッド３６は、ゲート・ボンド・パッド１０の直下で、それに電気的に接続されてもよい。いくつかの実施例では、ゲート・パッド３６及びゲート・ボンド・パッド１０は、単一のモノリシック構造を構成してもよい。例示的な実施例では、ゲート・パッド３６及びゲート・バス３８は、金属構造を備えてもよい。
【0088】
図１Ｃを参照すると、単位セル・トランジスタは、例えば、ｎ型不純物で高濃度ドープされた（例えば、１×１０１８ａｔｏｍｓ／ｃｍ３～１×１０２１ａｔｏｍｓ／ｃｍ３）単結晶４Ｈ炭化ケイ素半導体基板など、ｎ型炭化ケイ素半導体基板２２上に形成されてもよい。基板２２は、任意の適切な厚さ（例えば、１００～５００ミクロンの厚さ）を有してもよく、いくつかの実施例では、部分的に又は完全に除去されてもよい。基板２２及び他の層の厚さは、図１Ｃにおいて縮尺通りに描かれていないことが諒解されよう。
【0089】
ドレイン・パッド１４が、半導体デバイス２２の下面に形成されてもよい。ドレイン・パッド１４は、半導体基板２２に対するオーミック・コンタクトとして、また、ＭＯＳＦＥＴ１のドレイン端子と外部デバイスとの間の電気的接続部を提供するパッドとして機能してもよい。ドレイン・パッド１４は、例えば、ニッケル、チタン、タングステン及び／若しくはアルミニウムなどの金属、並びに／又はこれら及び／若しくは類似の材料の合金及び／若しくは薄層スタックを含んでもよい。
【0090】
低濃度ドープｎ型（ｎ－）炭化ケイ素ドリフト領域２４が、基板２２の上面に設けられている。ｎ型炭化ケイ素ドリフト領域２４は、例えば、炭化ケイ素基板２２上のエピタキシャル成長によって形成されてもよい。ｎ型炭化ケイ素ドリフト領域２４は、例えば、１×１０１４～５×１０１６ｄｏｐａｎｔｓ／ｃｍ３のドーピング濃度を有してもよい。ｎ型炭化ケイ素ドリフト領域２４は、例えば、３～１００ミクロンの基板２２上の鉛直高さを有する厚い領域であってもよい。図１Ｃでは、ドリフト領域２４の厚さは、縮尺通りに描かれていないことが諒解されよう。図１Ｃに示していないが、いくつかの実施例では、ｎ型炭化ケイ素ドリフト領域２４の上側部分に電流拡散層を提供するために、ｎ型炭化ケイ素ドリフト領域２４の上側部分が、その下側部分よりも高濃度にドープされてもよい（例えば、１×１０１６～１×１０１７ｄｏｐａｎｔｓ／ｃｍ３のドーピング濃度）。
【0091】
Ｐ型ウェル領域２６は、ｎ型ドリフト領域２４の上側部分に形成される。次いで、高濃度ドープ（ｎ＋）ｎ型炭化ケイ素ソース領域２８が、例えば、イオン注入によってウェル領域２６の上側部分に形成されてもよい。チャネル領域２７が、ウェル領域２６の側部に画定される。基板２２、ドリフト領域２４、ウェル領域２６、及びソース領域２８が、一緒になって、ＭＯＳＦＥＴ１の半導体層構造２０を構成することができる。半導体層構造２０は、ワイド・バンドギャップ半導体層構造２０（すなわち、ワイド・バンドギャップ半導体材料で形成された半導体層構造２０）であってもよい。
【0092】
ｎ型ソース領域２８が形成された後、複数のゲート絶縁フィンガ３２（集合的にゲート絶縁パターンを構成する）が、半導体層構造２０の上面に形成されてもよい。各ゲート絶縁フィンガ３２は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等の誘電体材料の細長いストリップを備えてもよい。ポリシリコン・ゲート・フィンガ３４などのゲート・フィンガ３４が、各ゲート絶縁フィンガ３２上に形成される。ゲート・フィンガ３４及びゲート絶縁フィンガ３２は、ゲート・ボンド・パッド１１０、ゲート・パッド３６、ゲート・バス（複数可）３８、及び任意のゲート・ランナーと共に、集合的にゲート構造３０を構成することができる。上述のように、ウェル領域２６のうちソース領域２８間にある鉛直に延在する部分、及びドリフト領域２４のうち各ゲート・フィンガ３４の直ぐ下にある部分は、チャネル領域２７を含む。十分なバイアス電圧がゲート・フィンガ３４に印加されると、チャネル領域２７は、ｎ型ソース領域２８をドリフト領域２４に電気的に接続する。バイアス電圧がゲート・フィンガ３４に印加されると、電流が、ｎ型ソース領域２８からチャネル領域２７を通ってドリフト領域２４まで流れた後、ドレイン・パッド１４へと流れてもよい。
【0093】
図１Ｃに示すように、ゲート・フィンガ３４をソース金属化構造６０から電気的に隔離するために、金属間誘電体パターン５０が、ゲート絶縁フィンガ３２及びゲート・フィンガ３４の上面及び側面を覆うように形成される。図１Ｃには示していないが、金属間誘電体パターン５０はまた、ゲート・パッド３６及び／又はゲート・バス（複数可）３８をソース金属化構造６０から電気的に絶縁してもよい。金属間誘電体パターン５０は、各々のゲート・フィンガ３４を覆う複数の個別の誘電体フィンガ５２、並びにデバイスのゲート・パッド領域内の追加の誘電体構造を含んでもよい。金属間誘電体パターン５０は、例えば、ケイ酸塩又は酸化窒化物の合金誘電体を形成するために、酸化ケイ素パターン、窒化ケイ素パターン、酸化アルミニウム、酸化マグネシウム、又はこれら若しくは他の酸化物及び窒化物と二酸化ケイ素との混合物のうちの１つ又は複数を含んでもよい。上述のように、電極構造３０のゲート・フィンガ３４は、ポリシリコン・ゲート・フィンガであってもよい。したがって、いくつかの実施例では、「金属間」誘電体パターン５０は、２つの金属パターンを互いに絶縁するのとは異なり、半導体パターンを金属パターンから絶縁するように形成されたパターンであってもよい。
【0094】
ソース金属化構造６０は、金属間誘電体パターン５０上に形成されてもよい。ソース金属化構造６０は、例えば、拡散バリア層やバルク金属層などの１つ又は複数の層を含んでもよい。
【0095】
【0096】
図２Ａは、そのパッシベーション層１６及びゲート・ボンド・パッド１０が除去された、図１ＡのパワーＭＯＳＦＥＴ１のうち「Ａ」と標識された領域の概略水平断面図である。図２Ａに示すように、ゲート・パッド３６が、ゲート・ボンド・パッド１０の下側に形成されている（図２Ｂ）。金属間誘電体層５０は、ゲート・パッド３６をソース金属化６０から電気的に隔離する。
【0097】
図２Ｂは、図２Ａの線２Ｂ－２Ｂに沿って取られた概略鉛直断面図である。図２Ｂに示すように、フィールド酸化膜層４０（例えば、厚い酸化ケイ素層）が、ゲート・パッド３６の下側で半導体層構造２０上に形成されている。ポリシリコン層７０が、フィールド酸化膜層４０の上面に形成されている。ポリシリコン層７０は、（図２Ｂの側縁部に示すように）デバイスの活性領域内へと延在してもよく、各々のゲート絶縁フィンガ３２の上部にゲート・フィンガ３４を形成するようにパターニングされてもよい。ゲート・パッド３６は、ポリシリコン層７０の上面に形成されており、ゲート・ボンド・パッド１０は、ゲート・パッド３６の上面に形成されている。ゲート・パッド３６及びゲート・ボンド・パッド１０は、モノリシック構造を構成してもよいし２つ以上の別個の層を備えてもよい。１つ又は複数のゲート・バス３８が、ポリシリコン層７０の上部に形成されている。図２Ｂの断面では、２つのゲート・バス３８が確認できる。ゲート・バス３８は、半導体層構造２０の上のゲート・パッド３６の高さまでは延在していないため、金属間誘電体層５０が各ゲート・バス３８の上面を覆うようになっている。金属間誘電体層５０は、ゲート・パッド３６及びゲート・バス３８をソース金属化構造６０から電気的に隔離する。図２Ｂにおける線２Ａ－２Ａは、図２Ａの水平断面が取られたＭＯＳＦＥＴ１の高さを示す。
【0098】
図２Ｃは、デバイス構造におけるゲート・バス３８の高さにおいて断面が取られた、パワーＭＯＳＦＥＴ１の領域「Ａ」の概略水平断面図である。図２Ｃに示すように、金属間誘電体パターン５０の内側部分５２は、ゲート・パッド３６をゲート・バス３８から隔てている。ゲート・バス３８は、ゲート・パッド３６を囲んでもよく、ゲート・ボンド・パッド１０に印加されたゲート信号をゲート・フィンガ３４まで搬送するように、ＭＯＳＦＥＴ１全体にわたって延在してもよい。金属間誘電体パターン５０の外側部分５４は、ゲート・バス３８をソース金属化６０から隔てている。図２Ｄに示すように、いくつかの実施例では、金属間誘電体層５０の内側及び外側部分５２、５４は、モノリシック構造であってもよい。
【0099】
図２Ｄは、図２Ｃの線２Ｄ－２Ｄに沿って取られた概略鉛直断面図である。確認できるように、図２Ｄの断面は、図２Ｂの断面と同様である。ただし、図２の断面は、ゲート・パッド３６を通してではなく、金属間誘電体パターン５０を通して取られている。図２Ａ～図２Ｄは、一緒になって、ゲート電流が、ゲート・パッド３６からゲート・バス３８へと直接流れることができないように、金属間誘電体パターン５０が、ゲート・パッド３６をゲート・バス３８からどのように隔てているかを示している。図２Ｄにおける線２Ｃ－２Ｃは、図２Ｃの水平断面が取られたＭＯＳＦＥＴ１の高さを示す。
【0100】
図２Ｅは、デバイス構造におけるポリシリコン半導体層７０の高さにおいて断面が取られた、パワーＭＯＳＦＥＴ１の領域「Ａ」の概略水平断面図である。図２Ｅに示すように、金属間誘電体パターン５０はまた、ゲート・パッド３６及びゲート・バス３８の下にあるポリシリコン層７０内まで延在する。金属間誘電体パターン５０は、ポリシリコン・パターン７０を内側領域７２と外側領域７４とに隔てる。金属間誘電体パターン５０には、ポリシリコン・パターン７０の内側部分７２からポリシリコン・パターン７０の外側部分７４へと電流が流れるのを可能にする開口部５８が設けられている。以下で説明するように、ポリシリコン層７０のうち金属間誘電体パターン５０における開口部５２内にある部分７６は、ゲート構造３０の抵抗を増大させるために使用され得る集中型ゲート抵抗器７６を形成する。
【0101】
図２Ｆは、図２Ｅの線２Ｆ－２Ｆに沿って取られた概略鉛直断面図である。図２Ｆに示すように、金属間誘電体パターン５０における開口部５８により、ポリシリコン・パターン７０は、内側部分７２を外側部分７４に接続する部分７６を含む。したがって、ポリシリコン・パターン７０に電流路が設けられ、この電流路により、ゲート・ボンド・パッド１０に印加されるゲート電流が、ゲート・パッド３６を通った後、ポリシリコン・パターン７０のうち金属間誘電体パターン５０内の開口部５８の下方にある部分を通ってポリシリコン・パターン７０の外側部分７４へと流れることが可能となり、この外側部分７０において、ゲート電流は、ゲート・バス３８に流入し得る。図２Ｆにおける線２Ｅ－２Ｅは、図２Ｅの水平断面が取られたＭＯＳＦＥＴ１の高さを示す。
【0102】
【0103】
図２Ｇを参照すると、バイアス電圧がゲート・ボンド・パッド１０に印加されると、電流が、ゲート・パッド３６へと下方に流れ、ポリシリコン層７０の内側部分７２に流入する。電流は、ポリシリコン層７０のうち内側部分７２と外側部分７４との間にある部分を通って流れた後、最小抵抗路を辿ってゲート・バス３８に流入する。ゲート電流は、主に、ポリシリコン層７０のうち内側部分７２と外側部分７４との間の部分７６の上面又はその近くを流れ、電流が、ゲート・バス３８に流入することがあると直ぐにポリシリコン層７０を出る。ポリシリコン層７０は、ゲート・ボンド・パッド１０、ゲート・パッド３６、及びゲート・バス３８を形成するために使用される金属よりも大幅に高い抵抗を有するため、ゲート電流路のうちポリシリコン層７０を通って流れる部分が、ゲート・パッド３６とゲート・バス３８との間のゲート電流路上に介挿された集中型ゲート抵抗器７８として機能し得る。
【0104】
図２Ｈを参照すると、金属間誘電体層５０が、ポリシリコン・パターン７０を端から端まで通って下地のフィールド酸化膜層４０へと延在することが分かる。結果として、デバイスのうち図２Ｈの断面において示す部分では、電流は、ポリシリコン層７０の内側部分７２から外側部分７４へと流れることができない。言い換えれば、ゲート電流は、図２Ｅに示す金属間誘電体パターン５０内の開口部５８の領域においてのみ、ポリシリコン層７０の内側部分７２からその外側部分７４へと流れることができ、したがって、ポリシリコン層７０のうち開口部５８内にある部分７６が、集中型ゲート抵抗器７８として機能する。
【0105】
図２Ｅを再び参照すると、ゲート抵抗器７８の抵抗は、開口部５８の幅Ｗ、開口部５８の長さＬ、及びポリシリコン材料（又はゲート抵抗器層の他の材料）のシート抵抗の関数であることが分かる。金属間誘電体パターン５０のうち開口部５８を画定する部分の寸法は、集中型ゲート抵抗器７８が所望の抵抗値を有し得るように変動してもよい。具体的には、長さＬ及び／又は幅Ｗは、より多くの抵抗をもたらすように長くされてもよいし、より少ない抵抗をもたらすように短くされてもよい。上述のように、製造公差により、抵抗器７８の長さＬ及び幅Ｗは、異なるウェーハ上に形成されたＭＯＳＦＥＴ１の間で異なっていることがあり、場合によっては、同じウェーハ上に形成されたＭＯＳＦＥＴ１の間で異なっていることがある。パワー半導体デバイスの購入者は、しばしば、パワーＭＯＳＦＥＴ１などのパワー半導体デバイスの累積ゲート抵抗に対して非常にタイトな範囲を指定する。例えば、顧客は、±５％又はそれ未満の公差を伴うゲート抵抗値を指定することがある。累積ゲート抵抗は、デバイスのスイッチング速度に直接影響を及ぼす可能性があり、デバイスが使用される用途に対して適切なスイッチング速度を呈さない場合、システム性能に悪影響を及ぼし得る、望ましくない振動又は他の望ましくない挙動が生じ得るため、これらのタイトな公差が必要となり得る。図２ＥにおけるＬ及びＷの寸法の制御における製造公差は、デバイスが、一部の顧客によって且つ／又は一部の用途に対して指定された範囲内の累積ゲート抵抗を有することを保証するのが困難となり得るほど、十分に大きい可能性がある。
【0106】
本発明の実施例に従って、抵抗のばらつきがより少ない集中型ゲート抵抗器を有する半導体デバイスが提供される。図３Ａ～図３Ｆは、そのような集中型ゲート抵抗器を含む、本発明の実施例によるＭＯＳＦＥＴ１００Ａを示す。特に、図３Ａは、パワーＭＯＳＦＥＴ１００Ａの概略平面図である。図３Ｂは、ゲート・ボンド・パッド１１０の真下で断面が取られた、パワーＭＯＳＦＥＴのうち図３Ａで「Ｂ」と標識された領域の拡大概略水平断面図である。図３Ｃは、図３Ｂの線３Ｃ－３Ｃに沿って断面が取られた、図３ＢのパワーＭＯＳＦＥＴ１００Ａの概略鉛直断面図である。図３Ｄは、ゲート・パッドの下側にある金属間誘電体層の高さにおいて断面が取られた、図３ＡのパワーＭＯＳＦＥＴの領域「Ｂ」の概略水平断面図である。図３Ｅは、図３Ｄの線３Ｅ－３Ｅに沿って断面が取られた、図３ＤのパワーＭＯＳＦＥＴ１００Ａの概略鉛直断面図である。図３Ｆは、図３ＡのＭＯＳＦＥＴ１００Ａの領域「Ｂ」の上側の層のうちのいくつかの概略斜視図である。
【0107】
図３Ａに示すように、パワーＭＯＳＦＥＴ１００Ａは、デバイスの上面に露出された、ゲート・ボンド・パッド１１０及び１対のソース・ボンド・パッド１１２－１、１１２－２を含む。金属間誘電体パターン１５０（図３Ｂ～図３Ｆ）が、ゲート・ボンド・パッド１１０とソース・ボンド・パッド１１２－１、１１２－２との間に介挿されて、その間に電気的隔離をもたらす。パッシベーション層１１６が、ＭＯＳＦＥＴ１００Ａの上部側において、金属間誘電体パターン１５０と、ゲート及びソース金属の残りの部分とを覆っている。
【0108】
図３Ｂは、ゲート・ボンド・パッド１１０の直ぐ下で断面が取られた、図３Ａのうち「Ｂ」と標識された部分の概略水平断面図である。図３Ｂに示すように、ゲート・パッド１３６が、ゲート・ボンド・パッド１１０の下側に設けられている。ゲート・パッド１３６は、金属で形成されてもよい。いくつかの実施例では、ゲート・パッド１３６及びゲート・ボンド・パッド１１０は、モノリシックな金属層を構成してもよい。円形ゲート・バス１３８は、ゲート・パッド１３６を囲んでいる。金属間誘電体パターン１５０の内側リング１５２は、ゲート・パッド１３６を円形ゲート・バス１３８から隔てている。ＭＯＳＦＥＴ１００Ａの活性エリア全体にわたってゲート信号を搬送するために、追加のゲート・バス１３８が、円形ゲート・バス１３８から径方向に延在している。図示の実施例では、そのような追加のゲート・バス１３８が４つ確認でき、約９０度だけ互いから離隔されている。図３Ｂの水平断面図では、各々の追加のゲート・バス１３８の僅かな部分だけが確認できる。金属間誘電体パターン１５０の外側リング１５４は、円形ゲート・バス１３８をソース金属化１６０から隔てている。外側リング１５４は、各々の追加のゲート・バス１３８が、物理的且つ電気的に円形ゲート・バス１３８に接続できるような開口部１５８を含む。
【0109】
【0110】
図３Ｃに示すように、ＭＯＳＦＥＴ１００Ａは、半導体層構造１２０を含む。半導体層構造１２０は、基板１２２（例えば、炭化ケイ素半導体基板１２２）と、基板１２２の上面に形成されたドリフト領域１２４と、ドリフト領域１２４の上側部分に設けられたウェル領域１２６とを含む。基板１２２、ドリフト領域１２４、及びウェル領域１２６は、鉛直方向に沿って積層されている。ドレイン・パッド（図示せず）が、基板１２２の下面に設けられてもよい。図３Ｃには示していないが、半導体層構造１２０は、ウェル領域１２６の側部において画定されたチャネル領域１２７と、ウェル領域１２６の上側部分に形成されたソース領域１２８とをさらに含んでもよい。図３Ｃの断面は、デバイスのうち、単位セル・トランジスタを含まない、ゲート・パッド１３６の下側の「不活性」部分を示しているため、チャネル領域１２７及びソース領域１２８は、ＭＯＳＦＥＴ１００Ａの活性エリアにおいてのみ形成され得るので、図３Ｃでは、これらの領域を確認できない。ＭＯＳＦＥＴ１００Ａの活性エリアは、図１Ｃの断面図に示す従来の設計を有してもよい。さらに、基板１２２、ドリフト領域１２４、及びウェル領域１２６は、図１Ｃの対応する基板２２、ドリフト領域２４及びウェル領域２６と同じ材料を含んでもよい。
【0111】
図３Ｃにさらに示すように、厚い酸化ケイ素層などのフィールド酸化膜層１４０が、半導体層基板１２０の上面に形成されている。ポリシリコン層１７０が、フィールド酸化膜層１４０上に形成されている。ポリシリコン層１７０は、ＭＯＳＦＥＴ１００Ａのゲート・フィンガ（図に示していないが、図１Ｃにおけるゲート・フィンガ３４に対応する）を形成するために使用されるモノリシック層の一部であってもよい。ポリシリコン層１７０にはゲート抵抗器が形成され得るため、本明細書では、ポリシリコン層１７０は、ゲート抵抗器層とも呼ばれ得る。
【0112】
ポリシリコン層１７０は、ドープ・ポリシリコン層１７０であってもよい。ドープ・ポリシリコン層１７０は、任意の適切な様式で形成されてもよい。例えば、いくつかの実施例では、（例えば、当技術分野で知られているように、低圧力化学気相堆積炉において）堆積によって形成されてもよい。他の実施例では、ポリシリコン層１７０は、アンドープ・ポリシリコン層１７０として堆積されてもよく、その後、イオン注入を介してドープされてもよい。さらに他の実施例では、ポリシリコン層１７０は、アンドープ・ポリシリコン層１７０として堆積されてもよく、その後、拡散を介してドープされてもよい。堆積中にポリシリコン層１７０をドープすることにより、最も単純な製造プロセスが実現できるため、一部の用途では好まれ得る。イオン注入によってポリシリコン層１７０をドープすることは、シリコン結晶をより小さな結晶性の単位に分解するように作用し得る。これにより、ドーピング・プロファイルの均一性が向上し、ポリシリコン層１７０内に形成された任意のゲート抵抗器に対して最も均一な抵抗が得られ得る。注入プロセスが、多結晶構造をより小さな結晶単位に分解することを確実にするために、三フッ化ホウ素などの比較的高濃度のドーパントがポリシリコン層１７０に注入されてもよい。ドーピング・プロファイルの均一性をさらに増大させるために、他のドーパント種（例えば、窒素）の追加の注入が同様に行われてもよく、このことは、より一貫性のある抵抗値を確実にするのに役立つ。
【0113】
また、ゲート抵抗器層は、ポリシリコン以外の材料で形成され得ることも諒解されよう。半導体層構造１２０及びフィールド酸化膜層１４０は、本出願に含まれる鉛直断面図のすべてに存在することに留意されたい。残りの図面を簡略化するために、ＭＯＳＦＥＴ１００Ａ（及び本明細書に示す他のＭＯＳＦＥＴ）のこれらの層を図示しないが、これらの層が存在し得ることが諒解されよう。また、図３Ｃ（及び他の鉛直断面図）における種々の層及びパターンの厚さは、縮尺通りに描かれていないことも諒解されよう。
【0114】
引き続き図３Ｃを参照すると、金属間誘電体パターン１５０は、ポリシリコン層１７０上に形成されている。ゲート・パッド１３６は、金属間誘電体パターン１５０を貫通してポリシリコン層１７０と接触する、下向きに延在する内側コンタクト１３７を含む。下向きに延在するコンタクト部分１３７は、金属間誘電体パターン１５０の中央部分１５６を、金属間誘電体パターン１５０のうち内側リング１５２を含む部分から隔てている。金属間誘電体パターン１５０の中央部分１５６は、鉛直方向にゲート・パッド１３６とポリシリコン層１７０との間に介挿されている。金属間誘電体パターン１５０の中央部分１５６は、上から見て（平面視で）円形形状を有してもよい。いくつかの実施例では、ゲート・パッド１３６の内側コンタクト１３７は、リング形状（すなわち、環状の水平断面を有する）であってもよい。ゲート・パッド１３６及びゲート・ボンド・パッド１１０を、ソース金属化構造１６０及びソース・ボンド・パッド１１２から物理的且つ電気的に隔てるために、金属間誘電体パターン１５０は、ＭＯＳＦＥＴ１００Ａの上面まで延在する（金属間誘電体パターン１５０のうちデバイスの上面まで延在する部分は、パッシベーション層１１６によって覆われているため、図３Ａでは確認できない）。
【0115】
図３Ｄは、図３ＡのパワーＭＯＳＦＥＴ１００Ａの領域「Ｂ」の別の概略水平断面図である。断面は、ＭＯＳＦＥＴ１００Ａの図３Ｂの水平断面よりも下側の高さにおいて取られている。すなわち、図３Ｄの水平断面は、ポリシリコン層１７０の真上で取られている。図３Ｅは、図３Ｄの線３Ｅ－３Ｅに沿って取られた概略鉛直断面図である。断面が、ＭＯＳＦＥＴ１００Ａの領域Ｂの同じ「切断」線に沿って取られているため、図３Ｅの鉛直断面は、図３Ｃの鉛直断面と同一である。図３Ｅは、図３Ｄと図３Ｅとの間に延在する点線が、水平及び鉛直断面図における領域間の対応関係を視覚化するのに役立つように提供される。
【0116】
図３Ｂ～図３Ｅを参照すると、図３Ｄに示す金属間誘電体パターン１５０の内側リング１５２の下側部分が、図３Ｂに示す金属間誘電体パターン１５０の内側リング１５２の上側部分よりも広くなっていることが分かる。金属間誘電体パターン１５０の内側リング１５２の下側部分は、ポリシリコン層１７０に集中型ゲート抵抗器１７８を画定する。金属間誘電体パターン１５０の内側リング１５２の下側部分の幅は、集中型ゲート抵抗器１７８が、所望の抵抗値を有し得るように選択されてもよい。
【0117】
図３Ｃ及び図３Ｅに示すように、集中型ゲート抵抗器１７８は、図３Ｄ～図３Ｅに示す、ポリシリコン層１７０のうち金属間誘電体パターン１５０の内側リング１５２の下側部分の直下にある部分を含む。金属間誘電体パターン１５０の内側リング１５２の下側部分が、リング形状を有するため、集中型ゲート抵抗器も同様にリング形状を有する。ゲート・パッド１３６の内側コンタクト１３７は、集中型ゲート抵抗器１７８に物理的且つ電気的に接続する内側コンタクト１８０として機能する。円形ゲート・バス１３８の下側部分は、集中型ゲート抵抗器１７８に物理的且つ電気的に接続する外側コンタクト１８２として機能する。図３Ａ～図３Ｆの実施例では、内側コンタクト１８０は、環状の形状を有するため、一定の半径を持つ湾曲した外側側壁を有する。同様に、外側コンタクト１８２も、環状の形状を有するため、一定の半径を持つ湾曲した内側側壁を有する。内側コンタクト１８０の湾曲した外側側壁及び外側コンタクト１８２の湾曲した内側側壁はまた、ポリシリコン層１７０のうち集中型ゲート抵抗器１７８として機能する部分を画定する。したがって、集中型ゲート抵抗器１７８も同様に、各々、内側コンタクト１８０の湾曲した外側側壁及び外側コンタクト１８２の湾曲した内側側壁と実質的に位置合わせされた湾曲した内側及び外側側壁を含む。金属間誘電体パターン１５０の内側リング１５２も同様に、湾曲した内側及び外側側壁を有する。内側コンタクト１３７及び外側コンタクト１８２は、例えば、集中型ゲート抵抗器１７８に対するオーミック・コンタクトを作製する材料で形成されてもよい。例えば、例示的な実施例において、集中型ゲート抵抗器１７８が、ドープ・ポリシリコンを含む場合、内側及び外側コンタクト１３７、１８２は、アルミニウム、チタン又は窒化チタンを含んでもよい。
【0118】
図３Ｃ及び図３Ｅに示すように、ゲート信号がゲート・ボンド・パッド１１０に印加されると、ゲート信号は、ゲート・パッド１３６へと伝わり、次いで、内側コンタクト１３７／１８０を通ってポリシリコン層１７０へと伝わる。金属間誘電体パターン１５０の内側リング１５２の広くなった下側部分が、ゲート・パッド１３６と円形ゲート・バス１３８との間に介挿されるため、ゲート・パッド１３６と円形ゲート・バス１３８との間の唯一の電流路が、ポリシリコン層１７０のうち集中型ゲート抵抗器１７８として機能する部分を通る。金属製ゲート・パッド１３６及び金属製ゲート・バス１３８は、（ポリシリコンで形成された）集中型ゲート抵抗器１７８よりもはるかに低い抵抗値を有するため、ゲート信号は、ポリシリコン層１７０のうち金属間誘電体パターン１５０の内側リング１５２の直ぐ下にある部分を通ってのみ流れる傾向となる。ゲート電流は、主に、ポリシリコン層１７０の上面又はその近くを流れることになり、電流が、外側コンタクト／ゲート・バス１３８／１８０に流入することがあると直ぐにポリシリコン層７０を出る。言い換えれば、ゲート電流は、金属間誘電体パターン１５０の内側リング１５２の内側側壁の下側縁部に直接隣接する所でポリシリコン層１７０に入り、金属間誘電体パターン１５０の内側リング１５２の外側側壁の下側縁部に直接隣接する所でポリシリコン層１７０を出て円形ゲート・バス１３８内に入る。このことは、図３Ｃ及び図３Ｅにおいて、「電流路」と標識された矢印によって概略的に示されている。
【0119】
金属間誘電体パターン１５０の内側リング１５２の下側部分は、集中型ゲート抵抗器の形状を画定する。言い換えれば、集中型ゲート抵抗器は、金属間誘電体パターン１５０の内側リング１５２の下側部分と実質的に同じ水平断面を有する。図３Ｅに示すように、いくつかの実施例では、この閉じた形状は、環状リング（又はより一般的には、楕円リング）であってもよい。
【0120】
図３Ｆは、図３ＡのＭＯＳＦＥＴ１００Ａの上側の層のうちのいくつかの概略斜視図である。図３Ｆは、金属間誘電体パターン１５０の内側リング１５２の広くなった下側部分が、ゲート抵抗器１７８をポリシリコン層１７０にどのように画定するかを示す。図３Ｆに示すように、金属間誘電体パターン１５０の内側リング１５２の下側部分は、ゲート・パッド１３６と円形ゲート・バス１３８との間の直接的な電流路を遮断し、これにより、円形ゲート・バス１３８に到達するためにゲート電流がポリシリコン層１７０内を強制的に流れる。金属間誘電体パターン１５０の内側リング１５２の下側部分の形状は、金属間誘電体パターン１５０の内側リング１５２の下側部分に対応する形状（この場合、環状形状）を有する集中型ゲート抵抗器１７８をポリシリコン層１７０に画定する。集中型ゲート抵抗器１７８の抵抗値は、金属間誘電体パターン１５０の内側リング１５２の下側部分の幅を変動させることにより設定されてもよい。
【0121】
図３Ａを再び参照すると、ＭＯＳＦＥＴ１００は、半導体層構造１２０に画定された活性エリア１０２及び不活性エリア１０４を有する。活性エリア１０２は、半導体層構造１２０のうち単位セル・トランジスタが画定される部分を含む。不活性エリア１０４は、半導体層構造１２０のうちゲート・ボンド・パッド１１０の下側にある部分などの半導体層構造１２０の残りの部分、並びに活性領域１０２を囲み得る終端領域（図示せず）などのデバイスの他の領域を含んでもよい。図３Ｆにおいて確認できるように、ポリシリコン層１７０は、半導体層構造１２０の上側に設けられ、内側コンタクト１８０及び外側コンタクト１８２は共に、ポリシリコン層１７０の上側に直接形成される。外側コンタクト１８２は、ＭＯＳＦＥＴ１００Ａの不活性ゲート・パッド・エリア内で内側コンタクト１８０を包囲している。内側誘電体パターン１５２が、内側コンタクト１８０と外側コンタクト１８２との間において、ポリシリコン層１７０の上側に直接設けられてもよい。集中型ゲート抵抗器１７８は、内側誘電体パターン１５２の直下でポリシリコン層１７０に画定される。
【0122】
外側コンタクト１８２は、ＭＯＳＦＥＴ１００Ａの不活性エリア内で（ここでは、デバイスのゲート・パッド領域内で）内側コンタクト１８０を包囲している。集中型ゲート抵抗器１７８の抵抗値は、内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅、及び集中型ゲート抵抗器１７８が形成される材料（この実例では、ポリシリコンであるが、他の材料が使用されてもよい）のシート抵抗のみに依存し得る。特に、集中型ゲート抵抗器１７８の抵抗値Ｒは、以下のように決定されてもよい。
Ｒ＝Ｒｓｈ／［２π＊ｌｎ（Ｒ２／Ｒ１）］
Ｒ＝Ｒｓｈ／［２π＊ｌｎ（Ｒ２／Ｒ１）］
【0123】
上記式では、Ｒｓｈは、集中型ゲート抵抗器１７８を形成するために使用される材料のシート抵抗であり、Ｒ１は、内側コンタクト１８０の外半径であり、Ｒ２は外側コンタクト１８２の内半径である。集中型ゲート抵抗器１７８の抵抗は、製造公差による影響を受ける１つのパラメータ（すなわち、間隙Ｒ２／Ｒ１の幅）のみに依存し、抵抗器１７８は、製造公差による抵抗のより少ないばらつきを呈し得る。
【0124】
本発明の追加の実施例について、図４～図１０を参照して以下で説明する。これらの図及び添付の説明において、図３Ａ～図３Ｆを参照して上で説明した同じ要素を論じるために同じ参照符号が使用されるが、図４Ａ～図１０の実施例では、これらの要素のうちのいくつかの形状及び／又は構成は、図３Ａ～図３Ｆで示されたものとは異なるものとなる。
【0125】
図４Ａ～図４Ｃは、本発明のさらなる実施例によるパワーＭＯＳＦＥＴ１００Ｂを概略的に示す。特に、図４Ａは、パワーＭＯＳＦＥＴ１００Ｂの概略平面図であり、図４Ｂは、デバイス内における、ゲート・パッドの下側にあるポリシリコン層の真上となる高さにおいて断面が取られた、パワーＭＯＳＦＥＴのうち図４Ａで「Ｃ」と標識された領域の概略水平断面図であり、図４Ｃは、図４Ｂの線４Ｃ－４Ｃに沿って取られた概略鉛直断面図である。図４Ｂ及び図４Ｃの断面は、ＭＯＳＦＥＴ１００Ａについての図３Ｄ及び図３Ｅの断面に対応する。
【0126】
ＭＯＳＦＥＴ１００Ｂは、ＭＯＳＦＥＴ１００Ａの場合のようにデバイスの中央領域で（すなわち、縁部から離れて）形成されるのとは異なり、デバイスの縁部又はその近くでゲート・ボンド・パッド１１０が形成されるという主な違いを伴い、図３Ａ～図３ＦのＭＯＳＦＥＴ１００Ａとほぼ同一であってもよい。ゲート・ボンド・パッド１３６がデバイスの縁部の近くで形成されるとき、ＭＯＳＦＥＴ１００Ａの円形ゲート抵抗器１７８は、例えば、半円形リングの形状を有するゲート抵抗器１７８によって置き換えられてもよい。特に、図４Ｂ及び図４Ｃに示すように、半円形リングの形状を有するゲート抵抗器１７８をポリシリコン層１７０に画定するために、金属間誘電体パターン１５０の内側リング１５２の下側部分は、（上から見て）半円形リングの形状を有する。ゲート・パッド１３６、内側コンタクト１８０、外側コンタクト１８２（ゲート・バス１３８の下側部分である）、及びゲート・バス１３８もまた、各々、上から見て（平面視で）半円形リングの形状を有する。
【0127】
集中型ゲート抵抗器１７８の抵抗値は、内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅、及び集中型ゲート抵抗器１７８が形成される材料のシート抵抗に依存する。特に、集中型ゲート抵抗器１７８の抵抗値Ｒは、以下のように決定され得る。
Ｒ＝［２＊Ｒｓｈ］／［２π＊ｌｎ（Ｒ２／Ｒ１）］
Ｒ＝［２＊Ｒｓｈ］／［２π＊ｌｎ（Ｒ２／Ｒ１）］
【0128】
【0129】
上述したように、金属間誘電体パターン１５０の内側リング１５２の下側部分は、集中型ゲート抵抗器１７８の上面の形状を画定する。図４Ｂに示すように、金属間誘電体パターン１５０の内側リング１５２の下側部分の第１の端部が、ＭＯＳＦＥＴ１００Ｂの縁部まで延在し、金属間誘電体パターン１５０の内側リング１５２の下側部分の対向する第２の端部もまた、ＭＯＳＦＥＴ１００Ｂの同じ縁部まで延在する。結果として、集中型ゲート抵抗器１７８の第１の端部及び対向する第２の端部が、各々、ＭＯＳＦＥＴ１００Ｂの周縁まで、より具体的には、ＭＯＳＦＥＴ１００Ｂの共通の縁部まで延在する。また、図４Ｂ及び図４Ｃから確認できるように、外側コンタクト１８２は、ＭＯＳＦＥＴ１００Ｂの不活性ゲート・パッド領域内で内側コンタクト１８０を包囲している。本実施例では、外側コンタクト１８２は、ＭＯＳＦＥＴ１００Ａの場合のように内側コンタクト１８０を完全に囲むことはなく、代わりに、外側コンタクト１８２は、デバイスの縁部まで延在することにより不活性ゲート・パッド・エリア内で内側コンタクト１８０を包囲して、外側コンタクト１８２とデバイスの縁部とが内側コンタクト１８０を囲むようにする。上述したように、「包囲される」という用語は、外側コンタクトが（場合によってはデバイスの縁部と組み合わせて）、デバイスを通る水平断面において内側コンタクトを囲むことを意味する。したがって、外側コンタクトが内側コンタクトを包囲する又は囲むことに対する言及は、３つの次元すべてにおいて内側コンタクトを包囲する又は囲むのとは異なり、２つの次元において内側コンタクトを包囲する又は囲むことを意味することが諒解されよう。
【0130】
図５Ａ～図５Ｃは、本発明のさらに別の実施例によるパワーＭＯＳＦＥＴ１００Ｃを概略的に示す。特に、図５Ａは、パワーＭＯＳＦＥＴ１００Ｃの概略平面図であり、図５Ｂは、ゲート・パッドの下側にある金属間誘電体層の高さにおいて断面が取られた、パワーＭＯＳＦＥＴのうち図５Ａで「Ｄ」と標識された領域の概略水平断面図であり、図５Ｃは、図５Ｂの線５Ｃ－５Ｃに沿って取られた概略鉛直断面図である。図５Ｂ及び図５Ｃの断面は、ＭＯＳＦＥＴ１００Ａについての図３Ｄ及び図３Ｅの断面に対応する。
【0131】
ＭＯＳＦＥＴ１００Ｃは、ＭＯＳＦＥＴ１００Ａの場合のようにデバイスの中央領域で（すなわち、縁部から離れて）形成されるのとは異なり、デバイスの隅部でゲート・ボンド・パッド１１０が形成されるという主な違いを伴い、図３Ａ～図３ＦのＭＯＳＦＥＴ１００Ａとほぼ同一であってもよい。ゲート・ボンド・パッドがデバイスの隅部で形成されるとき、ＭＯＳＦＥＴ１００Ａの円形ゲート抵抗器１７８は、上から見て四分円形リングの形状を有するゲート抵抗器１７８によって置き換えられてもよい。特に、図５Ｂ及び図５Ｃに示すように、環状リングのおよそ１／４を含むゲート抵抗器１７８をポリシリコン層１７０に画定するために、金属間誘電体パターン１５０の内側リング１５２の下側部分は、円のおよそ１／４を通って延在する。ゲート・パッド１３６、内側コンタクト１８０、外側コンタクト１８２（ゲート・バス１３８の下側部分である）、及びゲート・バス１３８もまた、各々、上から見て（平面視で）円形リングの１／４の形状を有する。
【0132】
集中型ゲート抵抗器１７８の抵抗値は、内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅、及び集中型ゲート抵抗器１７８が形成される材料のシート抵抗に依存するため、従来の集中型ゲート抵抗器よりも製造交差によるばらつきの影響を受けにくいものとすることができる。特に、集中型ゲート抵抗器１７８の抵抗値Ｒは、以下のように決定され得る。
Ｒ＝［４＊Ｒｓｈ］／［２π＊ｌｎ（Ｒ２／Ｒ１）］
Ｒ＝［４＊Ｒｓｈ］／［２π＊ｌｎ（Ｒ２／Ｒ１）］
【0133】
金属間誘電体パターン１５０の内側リング１５２の下側部分の第１の端部が、ＭＯＳＦＥＴ１００Ｃの第１の縁部まで延在し、金属間誘電体パターン１５０の内側リング１５２の下側部分の第２の端部が、ＭＯＳＦＥＴ１００Ｂの第２の縁部まで延在する。第２の縁部は、第１の縁部に隣接している。このように、集中型ゲート抵抗器１７８の第１及び第２の端部は、各々、ＭＯＳＦＥＴ１００Ｃの周縁まで延在する。外側コンタクト１８２は、ここでも、ＭＯＳＦＥＴ１００Ｃの不活性ゲート・パッド領域内で内側コンタクト１８０を包囲する。
【0134】
本発明による集中型ゲート抵抗器は、円形リングの形状以外の形状を有し得ることが諒解されよう。例えば、上述のように、いくつかの実施例では、集中型ゲート抵抗器は、上から見て楕円リングの形状を有してもよい。図６Ａ～図６Ｂは、ＭＯＳＦＥＴ１００Ａの抵抗器１７８の環状リング形状とは異なり、集中型ゲート抵抗器１７８が非円形の楕円リングを有していること以外は、図３Ａ～図３ＦのＭＯＳＦＥＴ１００Ａと同様であるＭＯＳＦＥＴ１００Ｄを示す。図６Ａは、ＭＯＳＦＥＴ１００Ａの図３Ｄの水平断面に対応する、パワーＭＯＳＦＥＴ１００Ｄの概略水平断面図である。図６Ｂは、図６Ａの線６Ｂ－６Ｂに沿って取られた鉛直断面図である。
【0135】
図６Ａ～図６Ｂを参照すると、ゲート・バス１３８（外側コンタクト１８２として機能するその下側部分を含む）、金属間誘電体パターン１５０の内側リング１５２、ゲート・パッド１３６の内側コンタクト１３７（内側コンタクト１８０として機能する）及び集中型ゲート抵抗器１７８がすべて、上から見て（又は水平断面において）楕円リングの形状を有するように形成され、これらの楕円の長軸及び短軸は等しくない（すなわち、楕円リングは、環状リングではない）こと以外は、ＭＯＳＦＥＴ１００Ｄは、ＭＯＳＦＥＴ１００Ａと同一となり得ることが分かる。ＭＯＳＦＥＴ１００Ｄでは、金属間誘電体パターン１５０の内側リング１５２の下面の幅は、一定である。図面を簡略化するために、図６Ａ～図６Ｂでは、円形ゲート・バス１３８のみが示されていることに留意されたい。追加のゲート・バスが、そのような追加のゲート・バス１３８が図３Ａ～図３ＦのＭＯＳＦＥＴ１００Ａに含まれるのと同じような方法で、円形ゲート・バス１３８からＭＯＳＦＥＴ１００Ｄの活性エリア全体を通って延在してもよいことが諒解されよう。
【0136】
さらに、図６Ａ～図６Ｂは、（リングを画定する楕円の長軸及び短軸が等しくない）完全な楕円リングを通って延在する集中型ゲート抵抗器１７８を有するＭＯＳＦＥＴを示しているが、本発明の実施例はこれらに限定されないことが諒解されよう。例えば、（リングを画定する楕円の長軸及び短軸が等しくないＭＯＳＦＥＴ１００Ｂに対応する）半円形リングの形状を持つ集中型ゲート抵抗器、又は（リングを画定する楕円の長軸及び短軸が等しくないＭＯＳＦＥＴ１００Ｃに対応する）四分円形リングの形状を持つ集中型ゲート抵抗器を有する対応するＭＯＳＦＥＴが提供されてもよい。
【0137】
本発明のさらに別の実施例では、集中型ゲート抵抗器は、部分的に又は完全に線形の形状を有してもよい。図７Ａ～図７Ｃは、そのような形状を持つ集中型ゲート抵抗器を有する、本発明のさらなる実施例によるＭＯＳＦＥＴの水平断面図である。図７Ａ～図７Ｃの水平断面図は、各々、金属間誘電体層１５０の内側リング１５２（又はゲート・パッドがデバイスの縁部に沿って又はデバイスの隅部において形成されるデバイスの部分的リング）の下側部分を通して取られている。したがって、図７Ａ～図７Ｃの断面は、上の図３Ｄ、図４Ｂ、図５Ｂ及び図６Ａの水平断面に対応する。図７Ａ～図７ＣのＭＯＳＦＥＴは、集中型ゲート抵抗器１７８を画定するその集中型ゲート抵抗器の設計（並びに内側コンタクト１８０、金属間誘電体パターン１５０の内側リング１５２の下側部分、及び外側コンタクト１８２の設計）に関すること以外は、（ゲート・パッドがどこで形成されるのかに応じて）ＭＯＳＦＥＴ１００Ａ、１００Ｂ又は１００Ｃの対応するものと同一であってもよい。
【0138】
図７Ａを参照すると、集中型ゲート抵抗器１７８が直角な形状を有するＭＯＳＦＥＴ１００Ｅが示されている。集中型ゲート抵抗器１７８は、金属間誘電体パターン１５０の内側リング１５２の下側にあるため、図７Ａの断面では確認できないことが諒解されよう。ＭＯＳＦＥＴ１００Ｅの集中型ゲート抵抗器１７８の形状は、金属間誘電体パターン１５０の内側リング１５２の下側部分の形状と同一となる。特筆すべきは、ＭＯＳＦＥＴ１００Ｅの集中型ゲート抵抗器１７８が、湾曲した側壁を有していないことである。内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅は、一定の距離Ｗであるため、集中型ゲート抵抗器１７８の幅も一定である。図７Ａの実施例は、ゲート・パッド１３６がデバイスの隅部に位置するＭＯＳＦＥＴに対して特に適切となり得る。
【0139】
図７Ｂを参照すると、集中型ゲート抵抗器１７８が、略「Ｌ字」形状を有するが、「Ｌ字」の内側及び外側隅部が丸みを帯びている、ＭＯＳＦＥＴ１００Ｆが示されている。集中型ゲート抵抗器１７８は、金属間誘電体パターン１５０の内側リング１５２の下側にあるため、図７Ｂの断面では確認できないことが諒解されよう。内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅は、ここでも一定の距離Ｗであるため、集中型ゲート抵抗器１７８の幅も一定である。図７Ｂの実施例は、内側コンタクト１８０、外側コンタクト１８２、金属間誘電体パターン１５０の内側リング１５２、及び集中型ゲート抵抗器１７８が、ストレート面及び湾曲面の組合せである側壁を有し得ることを示している。図７Ｂの実施例は、ゲート・パッド１３６がデバイスの隅部に位置するＭＯＳＦＥＴに対して特に適切となり得る。
【0140】
図７Ｃを参照すると、金属間誘電体パターン１５０の内側リング１５２（したがってその下にある集中型ゲート抵抗器１７８）が上から見て六角形リングの形状を有する、ＭＯＳＦＥＴ１００Ｇが示されている。内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅は、ここでも一定の距離Ｗであるため、集中型ゲート抵抗器１７８の幅も一定である。図７Ｃの実施例は、ゲート・パッド１３６がデバイスの中央領域に位置するＭＯＳＦＥＴに対して特に適切となり得る。
【0141】
また、内側コンタクト１８０と外側コンタクト１８２との間の間隙の幅は、一定の距離である必要はないことが諒解されよう。図８は、金属間誘電体パターン１５０（したがってその下側にある集中型ゲート抵抗器１７８）は、非一定の幅を有する。図８の実施例では、内側コンタクト１８０と外側コンタクト１８２との間の距離が、内側リング１５２の下側部分の「隅部」領域において縮小されること以外は、図８に示す実施例は、上の図７Ｂの実施例に対応している。「間隙」の幅を縮小することにより、この領域を通って流れるより高い電流密度を得ることができる。上記実施例のすべては、集中型ゲート抵抗器の幅が非一定となるように、内側コンタクト１８０と外側コンタクト１８２との間に非一定の間隙を有するよう修正され得ることが諒解されよう。
【0142】
図９Ａ及び図９Ｂは、集中型ゲート抵抗器に対する内側コンタクトについて代替設計を有する、本発明の実施例によるＭＯＳＦＥＴ１００Ｉを示す、各々、図３Ｄ及び図３Ｅに対応する概略断面図である。図９Ａ及び図９Ｂに示すように、ＭＯＳＦＥＴ１００Ｉは、ＭＯＳＦＥＴ１００Ａの環状内側コンタクト１３７が、ＭＯＳＦＥＴ１００Ｉにおける１対の離隔された環状内側コンタクトで置き換えられること以外は、ＭＯＳＦＥＴ１００Ｉは、図３Ａ～図３ＦのＭＯＳＦＥＴ１００Ａと同一であってもよい。デバイスが正常に動いている場合、電流のすべてが、２つの内側コンタクトのうちの外側のコンタクト（すなわち、内側コンタクト１３７ａ）を通って流れ、ＭＯＳＦＥＴ１００Ｉは、ＭＯＳＦＥＴ１００Ａと同じように動作することになる。ただし、外側の内側コンタクト１３７ａが何らかの理由で故障した場合、第２の内側コンタクト１３７ｂがゲート・パッドからゲート・フィンガへの電流路を引き続き提供することになり、ＭＯＳＦＥＴ１００Ｉが動作することを可能にする。これらの状況下では、集中型ゲート抵抗器１７８は、理想抵抗を有することはないであろう（ポリシリコン層１７０を通るより長い電流路となるため）。
【0143】
上記論述は、主に、平面のＭＯＳＦＥＴに焦点を当てているが、開示される実施例のすべては、ゲート・フィンガが半導体層構造におけるトレンチ内に形成されるＭＯＳＦＥＴにおいても同様に使用され得ることが諒解されよう。例えば、図１０は、図１Ｃに示す従来のＭＯＳＦＥＴ１の修正版であるＭＯＳＦＥＴ１’の概略断面図である。図１０のＭＯＳＦＥＴ１’は、半導体層構造２０上に形成された平面のゲート・フィンガ３４を有するのとは異なり、半導体層構造２０内のトレンチ２１に形成されたゲート・フィンガ３４’を含む。図１０に示すように、複数のトレンチ２１が半導体層構造２０内にエッチングされ（又は別法で形成され）、その後、ゲート絶縁フィンガ３２及びゲート・フィンガ３４’が各々のトレンチ２１に形成されること以外は、ＭＯＳＦＥＴ１’は、図１ＣのＭＯＳＦＥＴ１に極めて類似し得る。追加として、逆バイアス動作中にゲート絶縁フィンガ３２を保護するために、ｐ型防護領域２９が、各トレンチ２１のすべて又は一部の下方に形成されてもよく、ｐ型防護領域２９をソース金属化６０に電気的に接続するｐ型接続領域３１が設けられてもよい。したがって、本発明の実施例によるゲート抵抗器は、平面のゲート・フィンガを有するデバイスだけでなく、図１０のデバイスなど、ゲート・トレンチを有するゲート制御デバイスにも実装され得ることが諒解されよう。
【0144】
同様に、本明細書の論述は、パワーＭＯＳＦＥＴデバイスに焦点を当てているが、本明細書で開示される技法は、そのようなデバイスに限定されないことが諒解されよう。例えば、本明細書で開示される技法は、ＩＧＢＴデバイス、ＪＦＥＴ、サイリスタ、ＧＴＯ、又は任意の他のゲート制御デバイスに使用されてもよい。
【0145】
上述したＭＯＳＦＥＴは、その上側にソース・ボンド・パッドを有し、その底側にドレイン・パッドを有するｎ型デバイスであったが、ｐ型デバイスにおいて、これらの場所は逆にされてもよいことが諒解されよう。さらに、上記パワーＭＯＳＦＥＴ及び本明細書で説明した他のデバイスは、炭化ケイ素ベースの半導体デバイスであったが、本発明の実施例はそれらに限定されないことが諒解されよう。その代わりとして、半導体デバイスは、例えば、窒化ガリウム・ベースの半導体デバイス、ＩＩ－ＶＩ族化合物半導体デバイスを含む、パワー半導体デバイスで使用されるのに好適な任意のワイド・バンドギャップ半導体を備えてもよい。
【0146】
本明細書で使用される場合、「水平断面」という用語は、半導体層構造の底面によって画定された平面に対して平行な平面に沿って取られた断面を指す。
【0147】
本発明について、本発明の実施例が示される添付の図面を参照して上で説明してきた。しかしながら、本発明は、多くの異なる形態で具現化されてもよく、本明細書に記載の実施例に限定されるものとして解釈されるべきではない。そうではなく、これらの実施例は、本開示が、徹底的且つ完全となり、本発明の範囲を当業者に完全に伝えるように、提供される。図面において、層及び領域のサイズ及び相対的なサイズは、明確にするために誇張されていることがある。ある要素又は層が、別の要素又は層に対して「上にある」、「接続される」、「結合される」ものとして言及される場合、その別の要素又は層に対して直接上にある、接続される、又は結合されるのでもよいし、介在する要素又は層が存在してもよいことが理解されよう。それとは異なり、ある要素が、別の要素又は層に対して「直接上にある」、「直接接続される」、又は「直接結合される」ものとして言及される場合、介在する要素又は層は存在しない。本明細書で使用される場合、「及び／又は」という用語は、関連付けて列挙された項目のうちの１つ又は複数のあらゆる組合せを含む。同様の番号は、全体を通して同様の要素を指す。
【0148】
本明細書では、第１の及び第２のという用語は、様々な領域、層及び／又は要素を説明するために使用されるが、これらの領域、層、及び／又は要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、１つの領域、層又は要素を別の領域、層又は要素と区別するためだけに使用される。したがって、本発明の範囲から逸脱することなく、以下で論じる第１の領域、層、又は要素は、第２の領域、層、又は要素と命名されることもあり、同様に、第２の領域、層又は要素は、第１の領域、層又は要素と命名されることもある。
【0149】
本明細書では、「下（側）（ｌｏｗｅｒ）」又は「底（部）（ｂｏｔｔｏｍ）」及び「上（側）（ｕｐｐｅｒ）」又は「上（部）（ｔｏｐ）」などの相対的な用語は、図面で示すように、１つの要素の別の要素との関係を説明するために使用され得る。相対的な用語は、図面で示される配向に加えて、デバイスの異なる配向を包含するように意図されることが理解されよう。例えば、図面内のデバイスが、逆さにされる場合、他の要素の「下」側にあるものとして説明される要素は、他の要素の「上」側に配向されることになる。したがって、例示の用語「下側」は、図の特定の配向に応じて「下側」及び「上側」の両方の配向を包含する。同様に、図のうちの１つにおけるデバイスが、逆さにされる場合、他の要素の「下（ｂｅｌｏｗ）」又は「下方（ｂｅｎｅａｔｈ）」にあるものとして説明される要素は、他の要素の「上（ａｂｏｖｅ）」となるように配向されることになる。したがって、「下」又は「下方」という例示の用語は、上及び下の配向の両方を包含する。
【0150】
本明細書で使用される技術用語は、特定の実施例を説明する目的のためだけのものであり、本発明を限定することが意図されるものではない。本明細書で使用される場合、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈がそうでないことを明らかに示していない限り、複数形も含むことが意図される。「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用されるとき、記述された特徴、要素、及び／又は構成要素の存在を指定するが、１つ若しくは複数の他の特徴、要素、構成要素、及び／又はこれらのグループの存在又は追加を排除しない。
【0151】
本明細書では、本発明の実施例は、概略図である断面図を参照して説明している。そのため、製造技法及び／又は公差の結果としての図示の形状からの変形例も予想されるべきである。したがって、本発明の実施例は、本明細書で示される領域の特定の形状に限定されるものとして解釈されるべきではなく、例えば、製造の結果として生じる形状における逸脱を含むものとする。例えば、矩形として示される注入領域は、典型的には、注入領域から非注入領域への２値的な変化ではなく、その縁部において、丸みを帯びた若しくは湾曲した特徴及び／又は注入濃度の勾配を有することになる。したがって、図に示される領域は、本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を示すことを意図されたものではなく、また、本発明の範囲を限定することを意図されたものではない。
【0152】
本明細書で開示される実施例は、組み合わせられ得ることが理解されよう。したがって、第１の実施例に対して描写及び／又は説明した特徴は、同様に第２の実施例にも含めることができ、逆も又同様である。
【0153】
上記実施例は、特定の図を参照して説明しているが、本発明のいくつかの実施例では、追加の及び／若しくは介在する層、構造、若しくは要素を含んでもよく、且つ／又は特定の層、構造、若しくは要素が削除されてもよいことを理解されたい。本発明の例示的な実施例について数例説明してきたが、本発明の新規な教示及び利点から著しく逸脱することなく、例示的な実施例において多くの修正例が可能であることを、当業者は容易に諒解するであろう。したがって、すべてのそのような修正例は、特許請求の範囲で定義される、本発明の範囲内に含まれることが意図される。したがって、前述の記載は、本発明の例示のためであり、開示される特定の実施例に限定されるものとして解釈されるべきではなく、開示される実施例に対する修正例、並びに他の実施例は、付属の特許請求の範囲内に含まれることが意図される。本発明は、以下の特許請求の範囲によって定義され、特許請求の範囲の等価物もその中に含まれるものとする。
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図8】
【図9A】
【図9B】
【図10】
【手続補正書】
【提出日】2023-10-17
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
鉛直方向に沿って積層された複数の半導体層を備える半導体層構造と、前記半導体層構造の上側にあるゲート構造であって、集中型ゲート抵抗器を備える、ゲート構造と
を備え、
前記集中型ゲート抵抗器の水平断面が湾曲した内面及び湾曲した外面を有する、
半導体デバイス。
【請求項2】
前記湾曲した内面及び前記湾曲した外面が、楕円リングの少なくとも一部分を画定する、請求項１に記載の半導体デバイス。
【請求項3】
前記ゲート構造が、ゲート・パッド、１つ又は複数のゲート・バス、及び複数のゲート・フィンガをさらに含み、前記集中型ゲート抵抗器が、前記ゲート・パッドと前記ゲート・フィンガとの間に電気的に介挿される、請求項１又は２に記載の半導体デバイス。
【請求項4】
前記ゲート・パッド及び前記１つ又は複数のゲート・バスが、各々、金属を含み、前記ゲート・フィンガが、半導体材料を含む、請求項３に記載の半導体デバイス。
【請求項5】
前記集中型ゲート抵抗器の前記水平断面が、環状リングの少なくとも一部分を画定する、請求項１から４までのいずれかに記載の半導体デバイス。
【請求項6】
前記集中型ゲート抵抗器の前記水平断面が、環状リングのおよそ１／２を画定する、請求項５に記載の半導体デバイス。
【請求項7】
前記集中型ゲート抵抗器の前記水平断面が、環状リングのおよそ１／４を画定する、請求項５に記載の半導体デバイス。
【請求項8】
前記半導体層構造が、複数のワイド・バンドギャップ半導体層を備え、前記集中型ゲート抵抗器が前記ワイド・バンドギャップ半導体層構造の前記上側且つ少なくとも部分的に前記ゲート・パッドの下側にある、請求項１から７までのいずれかに記載の半導体デバイス。
【請求項9】
前記集中型ゲート抵抗器の前記水平断面が、楕円リングのおよそ１／４を画定し、前記集中型ゲート抵抗器が、前記半導体デバイスの隅部に隣接して位置決めされる、請求項５に記載の半導体デバイス。
【請求項10】
楕円リングの少なくとも一部分を画定する水平断面を有する誘電体層が、前記集中型ゲート抵抗器の直上に位置決めされる、請求項１から９までのいずれかに記載の半導体デバイス。
【国際調査報告】