特表 2024-509687 均一なトランジスタ構成要素を有するモジュール式半導体デバイスパッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-05

(54)【発明の名称】均一なトランジスタ構成要素を有するモジュール式半導体デバイスパッケージ

(51)【国際特許分類】

   H01L 25/04 20230101AFI20240227BHJP

   H03F 1/56 20060101ALI20240227BHJP

   H01L 25/00 20060101ALI20240227BHJP

【ＦＩ】

H01L25/04 Z

H03F1/56

H01L25/00 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023546114

(86)(22)【出願日】2022-01-28

(85)【翻訳文提出日】2023-09-26

(86)【国際出願番号】 US2022014179

(87)【国際公開番号】W WO2022169676

(87)【国際公開日】2022-08-11

(31)【優先権主張番号】17/168,251

(32)【優先日】2021-02-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】592054856

【氏名又は名称】ウルフスピード インコーポレイテッド

【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．

(74)【代理人】

【識別番号】110000855

【氏名又は名称】弁理士法人浅村特許事務所

(72)【発明者】

【氏名】ワッツ、マイケル イー．

(72)【発明者】

【氏名】クレービール、ジェイムズ

(72)【発明者】

【氏名】ボカティウス、マリオ

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA21

5J500AC75

5J500AC87

5J500AF16

5J500AH10

5J500AQ02

5J500AQ03

5J500AQ04

(57)【要約】

半導体デバイスパッケージは、第１および第２の入力リードと、複数の均一なトランジスタベースの構成要素であって、複数の均一なトランジスタベースの構成要素は、第１の入力リードに結合された均一なトランジスタベースの構成要素の第１のサブセット、および第２の入力リードに結合された均一なトランジスタベースの構成要素の第２のサブセットを備える複数の均一なトランジスタベースの構成要素とを含む。第１のサブセットおよび第２のサブセットは、互いに対して非対称構成で配置される。

【特許請求の範囲】

【請求項1】

第１および第２の入力リードと、
複数の均一なトランジスタベースの構成要素であって、前記複数の均一なトランジスタベースの構成要素は、前記第１の入力リードに結合された前記均一なトランジスタベースの構成要素の第１のサブセット、および前記第２の入力リードに結合された前記均一なトランジスタベースの構成要素の第２のサブセットを備え、前記第１のサブセットおよび前記第２のサブセットは、互いに対して非対称構成で配置される複数の均一なトランジスタベースの構成要素と
を備える、半導体デバイスパッケージ。

【請求項2】

前記均一なトランジスタベースの構成要素の前記第１のサブセットが、第１の入力電力レベルを前記第１のサブセットに送達するように構成された１つまたは複数のボンドワイヤによって前記第１の入力リードに結合され、
前記均一なトランジスタベースの構成要素の前記第２のサブセットが、第２の入力電力レベルを前記第２のサブセットに送達するように構成された１つまたは複数のボンドワイヤによって前記第２の入力リードに結合される、
請求項１に記載の半導体デバイスパッケージ。

【請求項3】

前記第１の入力電力レベルが、前記第２の入力電力レベルとは異なる、請求項２に記載の半導体デバイスパッケージ。

【請求項4】

前記第１のサブセットおよび前記第２のサブセットの前記均一なトランジスタベースの構成要素の各々が、同じ第１のトランジスタダイを備える、請求項１に記載の半導体デバイスパッケージ。

【請求項5】

前記第１のトランジスタダイが、ＩＩＩ族窒化物ベースのトランジスタ増幅器である、請求項４に記載の半導体デバイスパッケージ。

【請求項6】

前記均一なトランジスタベースの構成要素の前記第１のサブセットに関連するトランジスタのゲート外周の第１の合計は、前記均一なトランジスタベースの構成要素の前記第２のサブセットに関連するトランジスタのゲート外周の第２の合計とは異なる、請求項１～５のいずれか一項に記載の半導体デバイスパッケージ。

【請求項7】

前記第１のサブセットおよび前記第２のサブセットの前記均一なトランジスタベースの構成要素の各々が、第１の集積受動デバイス（ＩＰＤ）回路を備える、請求項１～５のいずれか一項に記載の半導体デバイスパッケージ。

【請求項8】

前記第１のＩＰＤ回路が、主要素と、前記主要素に選択的に接続され、前記第１のＩＰＤ回路の特性を変更するように構成された同調要素とを備える、請求項７に記載の半導体デバイスパッケージ。

【請求項9】

前記主要素および前記同調要素が各々、容量性デバイスを備え、
前記同調要素が、前記主要素への接続を介して前記第１のＩＰＤ回路のキャパシタンスを増加させるように構成される、
請求項８に記載の半導体デバイスパッケージ。

【請求項10】

前記第１のＩＰＤ回路が、複数のＩＰＤ回路を備える、請求項７に記載の半導体デバイスパッケージ。

【請求項11】

前記第１のＩＰＤ回路が、前記第１の入力リードと前記均一なトランジスタベースの構成要素のトランジスタダイとの間に電気的に接続され、
前記複数のＩＰＤ回路の第２のＩＰＤ回路は、前記第１の入力リードと前記第１のＩＰＤ回路との間に電気的に接続される、
請求項１０に記載の半導体デバイスパッケージ。

【請求項12】

前記第１のサブセットの前記均一なトランジスタベースの構成要素の各々の前記第１のＩＰＤ回路が、前記第２のサブセットの各々の前記第１のＩＰＤ回路と同じである、請求項７に記載の半導体デバイスパッケージ。

【請求項13】

第１および第２の入力リードと、
複数のトランジスタダイであって、前記複数のトランジスタダイは、前記第１の入力リードに結合された前記複数のトランジスタダイの第１のサブセット、および前記第２の入力リードに結合された前記複数のトランジスタダイの第２のサブセットを備える複数のトランジスタダイと、
複数の均一な集積受動デバイス（ＩＰＤ）回路であって、前記複数の均一なＩＰＤ回路の第１のサブセットは、前記複数のトランジスタダイの前記第１のサブセットのうちの１つまたは複数に接続され、前記均一なＩＰＤ回路の第２のサブセットは、前記複数のトランジスタダイの前記第２のサブセットのうちの１つまたは複数に接続され、前記均一なＩＰＤ回路の前記第１のサブセットは、前記均一なＩＰＤ回路の前記第２のサブセットとは異なるように選択的に構成される複数の均一なＩＰＤ回路と
を備える、半導体デバイスパッケージ。

【請求項14】

前記複数の均一なＩＰＤ回路の各々が、主要素と、前記主要素に選択的に接続され、前記均一なＩＰＤ回路の構成を変更するように構成された同調要素とを備える、請求項１３に記載の半導体デバイスパッケージ。

【請求項15】

前記主要素および前記同調要素が各々、容量性デバイスを備え、
前記同調要素が、前記主要素に選択的に接続され、前記均一なＩＰＤ回路のキャパシタンスを増加させるように構成される、
請求項１４に記載の半導体デバイスパッケージ。

【請求項16】

前記複数のトランジスタダイの前記第１のサブセットおよび前記第２のサブセットの各々が、同じトランジスタダイを備える、請求項１３に記載の半導体デバイスパッケージ。

【請求項17】

前記複数のトランジスタダイの前記第１のサブセットのゲート外周の第１の合計は、前記複数のトランジスタダイの前記第２のサブセットのゲート外周の第２の合計とは異なる、請求項１３～１６のいずれか一項に記載の半導体デバイスパッケージ。

【請求項18】

前記複数のトランジスタダイの各々の平均出力電力は、２０Ｗ未満である、請求項１３～１７のいずれか一項に記載の半導体デバイスパッケージ。

【請求項19】

前記複数のトランジスタダイの各々の総ゲート外周は、１５ｍｍ未満である、請求項１３～１８のいずれか一項に記載の半導体デバイスパッケージ。

【請求項20】

前記複数のトランジスタダイが、大規模多入力多出力（ｍＭＩＭＯ）アンテナの一部である、請求項１３～１９のいずれか一項に記載の半導体デバイスパッケージ。

【請求項21】

複数の入力リードと、
複数の出力リードと、
複数の均一なトランジスタベースの構成要素であって、前記複数の均一なトランジスタベースの構成要素は、
前記入力リードの第１の入力リードと前記出力リードの第１の出力リードとの間に電気的に接続された前記複数の均一なトランジスタベースの構成要素の第１のサブセット、および
前記入力リードの第２の入力リードと前記出力リードの第２の出力リードとの間に電気的に接続された前記複数の均一なトランジスタベースの構成要素のうちの２つ以上の第２のサブセット
を備える複数の均一なトランジスタベースの構成要素と
を備え、
前記複数の均一なトランジスタベースの構成要素の各々は、トランジスタダイを備え、
前記第１のサブセットにおける前記均一なトランジスタベースの構成要素の第１の数は、前記第２のサブセットにおける前記均一なトランジスタベースの構成要素の第２の数とは異なる、
半導体デバイスパッケージ。

【請求項22】

前記複数の均一なトランジスタベースの構成要素の各々が、集積受動デバイス（ＩＰＤ）回路を備える、請求項２１に記載の半導体デバイスパッケージ。

【請求項23】

前記複数の均一なトランジスタベースの構成要素の各々の前記ＩＰＤ回路が、主要素と、前記主要素に選択的に接続され、前記均一なトランジスタベースの構成要素の特性を変更するように構成された同調要素とを備える、請求項２２に記載の半導体デバイスパッケージ。

【請求項24】

前記主要素および前記同調要素が各々、容量性デバイスを備え、
前記同調要素が、前記主要素に接続され、前記ＩＰＤ回路のキャパシタンスを増加させるように構成される、
請求項２３に記載の半導体デバイスパッケージ。

【請求項25】

前記複数の均一なトランジスタベースの構成要素の前記第１のサブセットの前記ＩＰＤ回路が、複数のＩＰＤ回路である、請求項２２～２４のいずれか一項に記載の半導体デバイスパッケージ。

【請求項26】

前記複数の均一なトランジスタベースの構成要素の各ＩＰＤ回路が、同じＩＰＤ回路である、請求項２５に記載の半導体デバイスパッケージ。

【請求項27】

前記入力リードおよび前記出力リードが、デュアルフラットノーリード（ＤＦＮ）パッケージまたはクワッドフラットノーリード（ＱＦＮ）パッケージの一部である、請求項２１～２６のいずれか一項に記載の半導体デバイスパッケージ。

【請求項28】

前記第１の入力リードと、前記複数の均一なトランジスタベースの構成要素の前記第１のサブセットのそれぞれとの間の複数のボンドワイヤ
をさらに備える、請求項２１～２７のいずれか一項に記載の半導体デバイスパッケージ。

【請求項29】

入力リードと、
出力リードと、
複数の均一な集積受動デバイス（ＩＰＤ）回路であって、各均一なＩＰＤ回路は、主要素、および前記主要素に選択的に接続され、前記均一なＩＰＤ回路の特性を変更するように構成された同調要素を備える複数の均一なＩＰＤ回路と
を備える、半導体デバイスパッケージ。

【請求項30】

前記ＩＰＤ回路の前記主要素と前記ＩＰＤ回路の前記同調要素を接続するボンドワイヤをさらに備える、請求項２９に記載の半導体デバイスパッケージ。

【請求項31】

前記主要素および前記同調要素が各々、容量性デバイスを備え、
前記同調要素が、前記主要素に選択的に結合され、前記ＩＰＤ回路のキャパシタンスを増加させるように構成される、
請求項２９に記載の半導体デバイスパッケージ。

【請求項32】

前記入力リードが、複数の入力リードを備え、
前記出力リードが、複数の出力リードを備え、
前記複数の均一なＩＰＤ回路の第１のサブセットは、前記入力リードの第１の入力リードと前記出力リードの第１の出力リードとの間に電気的に接続され、
前記複数の均一なＩＰＤ回路のうちの２つ以上の第２のサブセットは、前記入力リードの第２の入力リードと前記出力リードの第２の出力リードとの間に電気的に接続される、
請求項２９～３１のいずれか一項に記載の半導体デバイスパッケージ。

【請求項33】

前記第１のサブセットにおける均一なＩＰＤ回路の第１の数は、前記第２のサブセットにおける均一なＩＰＤ回路の第２の数とは異なる、請求項３２に記載の半導体デバイスパッケージ。

【請求項34】

第１の複数のトランジスタダイであって、前記第１の複数のトランジスタダイの各々が、前記複数の均一なＩＰＤ回路の前記第１のサブセットの均一なＩＰＤ回路にそれぞれ結合される第１の複数のトランジスタダイと、
第２の複数のトランジスタダイであって、前記第２の複数のトランジスタダイの各々が、前記複数の均一なＩＰＤ回路の前記第２のサブセットの均一なＩＰＤ回路にそれぞれ結合される第２の複数のトランジスタダイと
をさらに備える、請求項３２に記載の半導体デバイスパッケージ。

【請求項35】

前記第１の複数のトランジスタダイおよび前記第２の複数のトランジスタダイの各々が、同じトランジスタダイを備える、請求項３２に記載の半導体デバイスパッケージ。

【請求項36】

前記複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路は、前記主要素を前記同調要素に電気的に接続するボンドワイヤを備え、
前記複数の均一なＩＰＤ回路の第２の均一なＩＰＤ回路の前記同調要素が、前記第２の均一なＩＰＤ回路の前記主要素に接続されない、
請求項２９に記載の半導体デバイスパッケージ。

【請求項37】

前記複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路は、前記入力リードに電気的に接続され、
前記複数の均一なＩＰＤ回路の第２の均一なＩＰＤ回路は、前記出力リードおよび／または前記第１の均一なＩＰＤ回路に電気的に接続される、
請求項２９に記載の半導体デバイスパッケージ。

【請求項38】

半導体デバイスパッケージを製作する方法であって、
それぞれ第１のパッケージおよび第２のパッケージに複数の均一なトランジスタベースの構成要素を配置することと、
第１の構成において第１のボンドワイヤを前記第１のパッケージの前記均一なトランジスタベースの構成要素に選択的に接続することと、
前記第１の構成とは異なる第２の構成において第２のボンドワイヤを前記第２のパッケージの前記均一なトランジスタベースの構成要素に選択的に接続することと
を含む、方法。

【請求項39】

前記第１のパッケージおよび前記第２のパッケージの前記均一なトランジスタベースの構成要素の各々が、同じ第１のトランジスタダイを備える、請求項３８に記載の方法。

【請求項40】

前記均一なトランジスタベースの構成要素の各々が、集積受動デバイス（ＩＰＤ）回路を備え、前記ＩＰＤ回路が、主要素と、前記主要素に選択的に接続され、前記均一なトランジスタベースの構成要素の特性を変更するように構成された同調要素とを備える、請求項３８または３９に記載の方法。

【請求項41】

前記第１のボンドワイヤを前記第１のパッケージの前記均一なトランジスタベースの構成要素に選択的に接続することが、前記第１のパッケージの前記複数の均一なトランジスタベースの構成要素のうちの少なくとも１つの前記ＩＰＤ回路の前記主要素と前記ＩＰＤ回路の前記同調要素との間に前記第１のボンドワイヤのうちの少なくとも１つを接続することを含む、請求項４０に記載の方法。

【請求項42】

前記第１のパッケージが、複数の入力リードを備え、
前記第１のボンドワイヤを前記第１のパッケージの前記均一なトランジスタベースの構成要素に選択的に接続することが、
前記第１のパッケージの前記複数の均一なトランジスタベースの構成要素の第１のサブセットと前記入力リードの第１の入力リードとの間に前記第１のボンドワイヤの第１のサブセットを接続することと、
前記複数の均一なトランジスタベースの構成要素の第２のサブセットと前記入力リードの第２の入力リードとの間に前記第１のボンドワイヤの第２のサブセットを接続することと
を含む、
請求項３８または３９に記載の方法。

【請求項43】

前記第１のサブセットにおける均一なトランジスタベースの構成要素の第１の数は、前記第２のサブセットにおける均一なトランジスタベースの構成要素の第２の数とは異なる、請求項４２に記載の方法。

【請求項44】

前記第１のパッケージおよび前記第２のパッケージに前記複数の均一なトランジスタベースの構成要素を配置することが、前記第１のパッケージの前記均一なトランジスタベースの構成要素を第１のレイアウトにおける前記第１のパッケージの第１のサブマウントに接合することと、前記第２のパッケージの前記均一なトランジスタベースの構成要素を前記第１のレイアウトと同じ第２のレイアウトにおける前記第２のパッケージの第２のサブマウントに接合することとを含む、請求項４２に記載の方法。

【請求項45】

サブマウントと、
前記サブマウントに結合された入力リードおよび出力リードと、
複数の均一なトランジスタダイであって、前記均一なトランジスタダイの各々は、１つまたは複数のサブセットにおいて前記入力リードおよび前記出力リードに選択的に結合されるように構成される複数の均一なトランジスタダイと
を備える、構成可能な半導体デバイスプラットフォーム。

【請求項46】

複数の均一な集積受動デバイス（ＩＰＤ）回路をさらに備え、各均一なＩＰＤ回路が、主要素と、前記主要素に選択的に接続され、前記均一なＩＰＤ回路の特性を変更するように構成された同調要素とを備える、請求項４５に記載の構成可能な半導体デバイスプラットフォーム。

【請求項47】

前記主要素および前記同調要素が各々、容量性デバイスを備え、
前記同調要素が、ボンドワイヤによって前記主要素に電気的に接続され、前記均一なＩＰＤ回路のキャパシタンスを増加させるように構成される、
請求項４６に記載の構成可能な半導体デバイスプラットフォーム。

【請求項48】

前記均一なＩＰＤ回路が、複数の均一なＩＰＤ回路である、請求項４６または４７に記載の構成可能な半導体デバイスプラットフォーム。

【請求項49】

前記複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路は、前記複数の均一なトランジスタダイの第１の均一なトランジスタダイの第１の側にあり、
前記複数の均一なＩＰＤ回路の第２の均一なＩＰＤ回路は、前記第１の均一なトランジスタダイの第２の側にある、
請求項４８に記載の構成可能な半導体デバイスプラットフォーム。

【請求項50】

前記複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路および第２の均一なＩＰＤ回路が、前記複数の均一なトランジスタダイの第１の均一なトランジスタダイと前記入力リードとの間の前記サブマウント上にある、請求項４８に記載の構成可能な半導体デバイスプラットフォーム。

【請求項51】

前記複数の均一なＩＰＤ回路の各均一なＩＰＤ回路が、同じＩＰＤ回路である、請求項４８に記載の構成可能な半導体デバイスプラットフォーム。

【請求項52】

前記複数の均一なトランジスタダイの各トランジスタダイが、同じトランジスタダイである、請求項４５～４７のいずれか一項に記載の構成可能な半導体デバイスプラットフォーム。

【請求項53】

前記複数の均一なトランジスタダイの各々の平均出力電力は、２０Ｗ未満である、請求項４５～５２のいずれか一項に記載の構成可能な半導体デバイスプラットフォーム。

【請求項54】

前記複数の均一なトランジスタダイの各々の総ゲート外周は、１５ｍｍ未満である、請求項４５～５３のいずれか一項に記載の構成可能な半導体デバイスプラットフォーム。

【請求項55】

前記複数の均一なトランジスタダイが、大規模多入力多出力（ｍＭＩＭＯ）アンテナの一部である、請求項４５～５４のいずれか一項に記載の構成可能な半導体デバイスプラットフォーム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、トランジスタデバイスを含むデバイスパッケージ、およびそのようなデバイスパッケージを形成する方法に関する。

【背景技術】

【0002】

Ｒ帯域（０．５～１ＧＨｚ）、Ｓ帯域（３ＧＨｚ）、Ｘ帯域（１０ＧＨｚ）、Ｋｕ帯域（１２～１８ＧＨｚ）、Ｋ帯域（１８～２７ＧＨｚ）、Ｋａ帯域（２７～４０ＧＨｚ）、およびＶ帯域（４０～７５ＧＨｚ）などの高周波で動作しながら高い電力処理能力を必要とする電気回路が、ますます普及している。特に、現在、例えば、５００ＭＨｚ以上の周波数（マイクロ波周波数を含む）でＲＦ信号を増幅するために使用される無線周波数（「ＲＦ」）トランジスタ増幅器に対する高い需要がある。これらのＲＦトランジスタ増幅器は、高い信頼性、良好な線形性を示し、高い出力電力レベルを処理する必要があり得る。

【0003】

いくつかのトランジスタ増幅器は、炭化ケイ素（「ＳｉＣ」）およびＩＩＩ族窒化物材料などのシリコンまたはワイドバンドギャップ半導体材料で実装される。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）との間に形成される半導体化合物を指す。この用語はまた、ＡｌＧａＮおよびＡｌＩｎＧａＮなどの三元および四元化合物を指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と組み合わされた実験式を有する。

【0004】

シリコンベースのトランジスタ増幅器は、多くの場合、横方向拡散金属酸化膜半導体（「ＬＤＭＯＳ」）トランジスタを使用して実装される。シリコンＬＤＭＯＳトランジスタ増幅器は、高レベルの線形性を示すことができ、比較的安価に製作され得る。ＩＩＩ族窒化物ベースのトランジスタ増幅器は、多くの場合、高電子移動度トランジスタ（「ＨＥＭＴ」）として実装され、ＬＤＭＯＳトランジスタ増幅器が固有の性能制限を有し得る高電力および／または高周波動作を必要とする用途において主に使用される。

【0005】

トランジスタ増幅器は、１つまたは複数の増幅段を含むことができ、各段は、典型的にはトランジスタ増幅器として実装される。出力電力および電流処理能力を高めるために、トランジスタ増幅器は、典型的には、多数の個々の「単位セル」トランジスタが並列に電気的に配置される「単位セル」構成で実装される。トランジスタ増幅器は、単一の集積回路チップまたは「ダイ」として実装されてもよく、または複数のダイを含んでもよい。複数のトランジスタ増幅器ダイが使用される場合、それらは直列および／または並列に接続されてもよい。

【0006】

トランジスタ増幅器は、多くの場合、（１）トランジスタダイとトランジスタダイに接続された伝送線路との間の（増幅器の基本動作周波数における信号に対する）インピーダンス整合を改善するように設計されたインピーダンス整合回路、ならびに（２）二次および三次高調波など、デバイス動作中に生成され得る高調波を少なくとも部分的に終端させるように設計された高調波終端回路などの整合回路を含む。トランジスタダイならびにインピーダンス整合回路および高調波終端回路は、パッケージに封入することができる。電気リードをパッケージから延ばし、トランジスタダイを入力および出力伝送線路ならびにバイアス電圧源などの外部回路要素に電気的に接続するために使用することができる。

【発明の概要】

【0007】

本開示のいくつかの実施形態によれば、半導体デバイスパッケージは、第１および第２の入力リードと、複数の均一なトランジスタベースの構成要素であって、複数の均一なトランジスタベースの構成要素は、第１の入力リードに結合された均一なトランジスタベースの構成要素の第１のサブセット、および第２の入力リードに結合された均一なトランジスタベースの構成要素の第２のサブセットを備える複数の均一なトランジスタベースの構成要素とを含む。第１のサブセットおよび第２のサブセットは、互いに対して非対称構成で配置される。

【0008】

いくつかの実施形態では、均一なトランジスタベースの構成要素の第１のサブセットが、第１の入力電力レベルを第１のサブセットに送達するように構成された１つまたは複数のボンドワイヤによって第１の入力リードに結合され、均一なトランジスタベースの構成要素の第２のサブセットが、第２の入力電力レベルを第２のサブセットに送達するように構成された１つまたは複数のボンドワイヤによって第２の入力リードに結合される。

【0009】

いくつかの実施形態では、第１の入力電力レベルが、第２の入力電力レベルとは異なる。

【0010】

いくつかの実施形態では、第１のサブセットおよび第２のサブセットの均一なトランジスタベースの構成要素の各々が、同じ第１のトランジスタダイを備える。

【0011】

いくつかの実施形態では、第１のトランジスタダイが、ＩＩＩ族窒化物ベースのトランジスタ増幅器である。

【0012】

いくつかの実施形態では、均一なトランジスタベースの構成要素の第１のサブセットに関連するトランジスタのゲート外周の第１の合計は、均一なトランジスタベースの構成要素の第２のサブセットに関連するトランジスタのゲート外周の第２の合計とは異なる。

【0013】

いくつかの実施形態では、第１のサブセットおよび第２のサブセットの均一なトランジスタベースの構成要素の各々が、第１の集積受動デバイス（ＩＰＤ）回路を備える。

【0014】

いくつかの実施形態では、第１のＩＰＤ回路が、主要素と、主要素に選択的に接続され、第１のＩＰＤ回路の特性を変更するように構成された同調要素とを備える。

【0015】

いくつかの実施形態では、主要素および同調要素が各々、容量性デバイスを備え、同調要素が、主要素への接続を介して第１のＩＰＤ回路のキャパシタンスを増加させるように構成される。

【0016】

いくつかの実施形態では、第１のＩＰＤ回路が、複数のＩＰＤ回路を備える。

【0017】

いくつかの実施形態では、第１のＩＰＤ回路が、第１の入力リードと均一なトランジスタベースの構成要素のトランジスタダイとの間に電気的に接続され、複数のＩＰＤ回路の第２のＩＰＤ回路は、第１の入力リードと第１のＩＰＤ回路との間に電気的に接続される。

【0018】

いくつかの実施形態では、第１のサブセットの均一なトランジスタベースの構成要素の各々の第１のＩＰＤ回路が、第２のサブセットの各々の第１のＩＰＤ回路と同じである。

【0019】

本開示のいくつかの実施形態によれば、半導体デバイスパッケージは、第１および第２の入力リードと、複数のトランジスタダイであって、複数のトランジスタダイは、第１の入力リードに結合された複数のトランジスタダイの第１のサブセット、および第２の入力リードに結合された複数のトランジスタダイの第２のサブセットを備える複数のトランジスタダイと、複数の均一な集積受動デバイス（ＩＰＤ）回路であって、複数の均一なＩＰＤ回路の第１のサブセットは、複数のトランジスタダイの第１のサブセットのうちの１つまたは複数に接続され、均一なＩＰＤ回路の第２のサブセットは、複数のトランジスタダイの第２のサブセットのうちの１つまたは複数に接続され、均一なＩＰＤ回路の第１のサブセットは、均一なＩＰＤ回路の第２のサブセットとは異なるように選択的に構成される複数の均一なＩＰＤ回路とを含む

【0020】

いくつかの実施形態では、複数の均一なＩＰＤ回路の各々が、主要素と、主要素に選択的に接続され、均一なＩＰＤ回路の構成を変更するように構成された同調要素とを備える。

【0021】

いくつかの実施形態では、主要素および同調要素が各々、容量性デバイスを備え、同調要素が、主要素に選択的に接続され、均一なＩＰＤ回路のキャパシタンスを増加させるように構成される。

【0022】

いくつかの実施形態では、複数のトランジスタダイの第１のサブセットおよび第２のサブセットの各々が、同じトランジスタダイを備える。

【0023】

いくつかの実施形態では、複数のトランジスタダイの第１のサブセットのゲート外周の第１の合計は、複数のトランジスタダイの第２のサブセットのゲート外周の第２の合計とは異なる。

【0024】

いくつかの実施形態では、複数のトランジスタダイの各々の平均出力電力は、２０Ｗ未満である。

【0025】

いくつかの実施形態では、複数のトランジスタダイの各々の総ゲート外周は、１５ｍｍ未満である。

【0026】

いくつかの実施形態では、複数のトランジスタダイが、大規模多入力多出力（ｍＭＩＭＯ）アンテナの一部である。

【0027】

本開示のいくつかの実施形態によれば、半導体デバイスパッケージは、複数の入力リードと、複数の出力リードと、複数の均一なトランジスタベースの構成要素であって、複数の均一なトランジスタベースの構成要素は、入力リードの第１の入力リードと出力リードの第１の出力リードとの間に電気的に接続された複数の均一なトランジスタベースの構成要素の第１のサブセット、および入力リードの第２の入力リードと出力リードの第２の出力リードとの間に電気的に接続された複数の均一なトランジスタベースの構成要素のうちの２つ以上の第２のサブセットを備える複数の均一なトランジスタベースの構成要素とを含む。複数の均一なトランジスタベースの構成要素の各々は、トランジスタダイを備え、第１のサブセットにおける均一なトランジスタベースの構成要素の第１の数は、第２のサブセットにおける均一なトランジスタベースの構成要素の第２の数とは異なる。

【0028】

いくつかの実施形態では、複数の均一なトランジスタベースの構成要素の各々が、集積受動デバイス（ＩＰＤ）回路を備える。

【0029】

いくつかの実施形態では、複数の均一なトランジスタベースの構成要素の各々のＩＰＤ回路が、主要素と、主要素に選択的に接続され、均一なトランジスタベースの構成要素の特性を変更するように構成された同調要素とを備える。

【0030】

いくつかの実施形態では、主要素および同調要素が各々、容量性デバイスを備え、同調要素が、主要素に接続され、ＩＰＤ回路のキャパシタンスを増加させるように構成される。

【0031】

いくつかの実施形態では、複数の均一なトランジスタベースの構成要素の第１のサブセットのＩＰＤ回路が、複数のＩＰＤ回路である。

【0032】

いくつかの実施形態では、複数の均一なトランジスタベースの構成要素の各ＩＰＤ回路が、同じＩＰＤ回路である。

【0033】

いくつかの実施形態では、入力リードおよび出力リードが、デュアルフラットノーリード（ＤＦＮ）パッケージまたはクワッドフラットノーリード（ＱＦＮ）パッケージの一部である。

【0034】

いくつかの実施形態では、半導体デバイスパッケージが、第１の入力リードと、複数の均一なトランジスタベースの構成要素の第１のサブセットのそれぞれとの間の複数のボンドワイヤをさらに含む。

【0035】

本開示のいくつかの実施形態によれば、半導体デバイスパッケージは、入力リードと、出力リードと、複数の均一な集積受動デバイス（ＩＰＤ）回路であって、各均一なＩＰＤ回路は、主要素、および主要素に選択的に接続され、均一なＩＰＤ回路の特性を変更するように構成された同調要素を備える複数の均一なＩＰＤ回路とを含む。

【0036】

いくつかの実施形態では、半導体デバイスパッケージが、ＩＰＤ回路の主要素とＩＰＤ回路の同調要素を接続するボンドワイヤをさらに含む。

【0037】

いくつかの実施形態では、主要素および同調要素が各々、容量性デバイスを備え、同調要素が、主要素に選択的に結合され、ＩＰＤ回路のキャパシタンスを増加させるように構成される。

【0038】

いくつかの実施形態では、入力リードが、複数の入力リードを備え、出力リードが、複数の出力リードを備え、複数の均一なＩＰＤ回路の第１のサブセットは、入力リードの第１の入力リードと出力リードの第１の出力リードとの間に電気的に接続され、複数の均一なＩＰＤ回路のうちの２つ以上の第２のサブセットは、入力リードの第２の入力リードと出力リードの第２の出力リードとの間に電気的に接続される。

【0039】

いくつかの実施形態では、第１のサブセットにおける均一なＩＰＤ回路の第１の数は、第２のサブセットにおける均一なＩＰＤ回路の第２の数とは異なる。

【0040】

いくつかの実施形態では、半導体デバイスパッケージが、第１の複数のトランジスタダイであって、第１の複数のトランジスタダイの各々が、複数の均一なＩＰＤ回路の第１のサブセットの均一なＩＰＤ回路にそれぞれ結合される第１の複数のトランジスタダイと、第２の複数のトランジスタダイであって、第２の複数のトランジスタダイの各々が、複数の均一なＩＰＤ回路の第２のサブセットの均一なＩＰＤ回路にそれぞれ結合される第２の複数のトランジスタダイとをさらに含む。

【0041】

いくつかの実施形態では、第１の複数のトランジスタダイおよび第２の複数のトランジスタダイの各々が、同じトランジスタダイを備える。

【0042】

いくつかの実施形態では、複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路は、主要素を同調要素に電気的に接続するボンドワイヤを備え、複数の均一なＩＰＤ回路の第２の均一なＩＰＤ回路の同調要素が、第２の均一なＩＰＤ回路の主要素に接続されない。

【0043】

いくつかの実施形態では、複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路は、入力リードに電気的に接続され、複数の均一なＩＰＤ回路の第２の均一なＩＰＤ回路は、出力リードおよび／または第１の均一なＩＰＤ回路に電気的に接続される。

【0044】

本開示のいくつかの実施形態によれば、半導体デバイスパッケージを製作する方法は、それぞれ第１のパッケージおよび第２のパッケージに複数の均一なトランジスタベースの構成要素を配置することと、第１の構成において第１のボンドワイヤを第１のパッケージの均一なトランジスタベースの構成要素に選択的に接続することと、第１の構成とは異なる第２の構成において第２のボンドワイヤを第２のパッケージの均一なトランジスタベースの構成要素に選択的に接続することとを含む。

【0045】

いくつかの実施形態では、第１のパッケージおよび第２のパッケージの均一なトランジスタベースの構成要素の各々が、同じ第１のトランジスタダイを備える。

【0046】

いくつかの実施形態では、均一なトランジスタベースの構成要素の各々が、集積受動デバイス（ＩＰＤ）回路を備え、ＩＰＤ回路が、主要素と、主要素に選択的に接続され、均一なトランジスタベースの構成要素の特性を変更するように構成された同調要素とを備える。

【0047】

いくつかの実施形態では、第１のボンドワイヤを第１のパッケージの均一なトランジスタベースの構成要素に選択的に接続することが、第１のパッケージの複数の均一なトランジスタベースの構成要素のうちの少なくとも１つのＩＰＤ回路の主要素とＩＰＤ回路の同調要素との間に第１のボンドワイヤのうちの少なくとも１つを接続することを含む。
いくつかの実施形態では、第１のパッケージが、複数の入力リードを備え、第１のボンドワイヤを第１のパッケージの均一なトランジスタベースの構成要素に選択的に接続することが、第１のパッケージの複数の均一なトランジスタベースの構成要素の第１のサブセットと入力リードの第１の入力リードとの間に第１のボンドワイヤの第１のサブセットを接続することと、複数の均一なトランジスタベースの構成要素の第２のサブセットと入力リードの第２の入力リードとの間に第１のボンドワイヤの第２のサブセットを接続することとを含む。

【0048】

いくつかの実施形態では、第１のサブセットにおける均一なトランジスタベースの構成要素の第１の数は、第２のサブセットにおける均一なトランジスタベースの構成要素の第２の数とは異なる。

【0049】

いくつかの実施形態では、第１のパッケージおよび第２のパッケージに複数の均一なトランジスタベースの構成要素を配置することが、第１のパッケージの均一なトランジスタベースの構成要素を第１のレイアウトにおける第１のパッケージの第１のサブマウントに接合することと、第２のパッケージの均一なトランジスタベースの構成要素を第１のレイアウトと同じ第２のレイアウトにおける第２のパッケージの第２のサブマウントに接合することとを含む。

【0050】

本開示のいくつかの実施形態によれば、構成可能な半導体デバイスプラットフォームは、サブマウントと、サブマウントに結合された入力リードおよび出力リードと、複数の均一なトランジスタダイであって、均一なトランジスタダイの各々は、１つまたは複数のサブセットにおいて入力リードおよび出力リードに選択的に結合されるように構成される複数の均一なトランジスタダイとを含む。

【0051】

いくつかの実施形態では、構成可能な半導体デバイスプラットフォームが、複数の均一な集積受動デバイス（ＩＰＤ）回路をさらに含み、各均一なＩＰＤ回路が、主要素と、主要素に選択的に接続され、均一なＩＰＤ回路の特性を変更するように構成された同調要素とを備える。

【0052】

いくつかの実施形態では、主要素および同調要素が各々、容量性デバイスを備え、同調要素が、ボンドワイヤによって主要素に電気的に接続され、均一なＩＰＤ回路のキャパシタンスを増加させるように構成される。

【0053】

いくつかの実施形態では、均一なＩＰＤ回路が、複数の均一なＩＰＤ回路である。

【0054】

いくつかの実施形態では、複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路は、複数の均一なトランジスタダイの第１の均一なトランジスタダイの第１の側にあり、複数の均一なＩＰＤ回路の第２の均一なＩＰＤ回路は、第１の均一なトランジスタダイの第２の側にある。

【0055】

いくつかの実施形態では、複数の均一なＩＰＤ回路の第１の均一なＩＰＤ回路および第２の均一なＩＰＤ回路が、複数の均一なトランジスタダイの第１の均一なトランジスタダイと入力リードとの間のサブマウント上にある。

【0056】

いくつかの実施形態では、複数の均一なＩＰＤ回路の各均一なＩＰＤ回路が、同じＩＰＤ回路である。

【0057】

いくつかの実施形態では、複数の均一なトランジスタダイの各トランジスタダイが、同じトランジスタダイである。

【0058】

いくつかの実施形態では、複数の均一なトランジスタダイの各々の平均出力電力は、２０Ｗ未満である。
いくつかの実施形態では、複数の均一なトランジスタダイの各々の総ゲート外周は、１５ｍｍ未満である。

【0059】

いくつかの実施形態では、複数の均一なトランジスタダイが、大規模多入力多出力（ｍＭＩＭＯ）アンテナの一部である。

【図面の簡単な説明】

【0060】

【図1A】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素に含まれ得る代表的なＩＩＩ族窒化物ベースのトランジスタの設計を概略的に示す図である。

【図1B】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素に含まれ得る代表的なＩＩＩ族窒化物ベースのトランジスタの設計を概略的に示す図である。

【図1C】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素に含まれ得る代表的なＩＩＩ族窒化物ベースのトランジスタの設計を概略的に示す図である。

【図1D】本開示のいくつかの実施形態によるトランジスタダイをパッケージ化してパッケージトランジスタを提供することができるいくつかの例示的な方法を示す概略断面図である。

【図1E】本開示のいくつかの実施形態によるトランジスタダイをパッケージ化してパッケージトランジスタを提供することができるいくつかの例示的な方法を示す概略断面図である。

【図1F】本開示のいくつかの実施形態によるトランジスタダイをパッケージ化してパッケージトランジスタを提供することができるいくつかの例示的な方法を示す概略断面図である。

【図2】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の概略図である。

【図3A】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素への、および均一なトランジスタベースの構成要素内でのボンドワイヤ取り付けの例を示す図である。

【図3B】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素への、および均一なトランジスタベースの構成要素内でのボンドワイヤ取り付けの例を示す図である。

【図4A】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【図4B】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【図4C】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【図4D】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【図4E】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【図4F】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【図5】本開示のいくつかの実施形態による、第２のＩＰＤ回路を含む均一なトランジスタベースの構成要素の例示的な実施形態を示す図である。

【図6】本開示のいくつかの実施形態による、複数の第１のＩＰＤ回路および複数の第２のＩＰＤ回路を含む均一なトランジスタベースの構成要素の例示的な実施形態を示す図である。

【図7】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素の概略図である。

【図8】本開示のいくつかの実施形態による、デバイスパッケージにおける均一なトランジスタベースの構成要素の使用の一例を示す図である。

【図9A】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図9B】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図9C】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図9D】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図9E】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図9F】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図9G】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用する半導体パッケージの例示的な構成を示す図である。

【図10】本開示のいくつかの実施形態による、デバイスパッケージを製作するためのプロセスを示す図である。

【図11】本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用して複数のデバイスパッケージを製作するためのプロセスを示す図である。

【図12】本開示のいくつかの実施形態による、均一なＩＰＤデバイスを組み込んだ均一なトランジスタベースの構成要素の概略図である。

【図13】図１２の均一なトランジスタベースの構成要素を組み込んだパッケージの一例を示す図である。

【図14】本開示のいくつかの実施形態による、デバイスパッケージを利用し得る大規模多入力多出力（ｍＭＩＭＯ）構成の一例を示す図である。

【発明を実施するための形態】

【0061】

本開示の実施形態によれば、所望の特性を有するトランジスタパッケージを形成するために相互接続され得る均一に配置された複数の均一な構成要素を含む再構成可能な増幅器パッケージが提供される。各均一な構成要素は、トランジスタダイおよび／または例えば、集積受動デバイス（ＩＰＤ）回路などの１つまたは複数の整合デバイスを備えることができる。増幅器に含まれる均一な構成要素の数、ならびに均一な構成要素間の電気接続は、所望の特性を有する増幅器パッケージを構築するために選択されてもよい。ボンドワイヤを使用して均一な構成要素を相互接続することができ、使用されるボンドワイヤの数およびタイプを選択して増幅器パッケージの特性を同調させることができる。さらに、整合デバイスは、均一な構成要素に含まれる整合デバイスが所望の性能特性を有するように同調され得るように、少なくとも１つの同調要素を含むことができる。本明細書に開示される技法は、単一の均一な構成要素設計を使用して多種多様な増幅器パッケージを形成することを可能にすることができる。これにより、製造の複雑さを大幅に低減することができる。いくつかの実施形態では、均一な構成要素は、均一なトランジスタベースの構成要素であってもよい。本明細書で使用される場合、均一なトランジスタベースの構成要素は、均一なトランジスタベースの構成要素のトランジスタが均一なトランジスタベースの構成要素にわたって均一であり得る実施形態、ならびに均一な構成要素の整合回路が均一なトランジスタベースの構成要素にわたって均一であり得るが、均一なトランジスタベースの構成要素のトランジスタは変化する実施形態を網羅することを意図している。

【0062】

製造コストおよび製造プロセスの複雑さは、多くの増幅器パッケージにとって重要な考慮事項である。製品ラインに含まれる個々の構成要素の数が増加するにつれて（例えば、多くの異なるトランジスタダイ設計および多くの異なるＩＰＤ設計）、一般に、製造プロセスの複雑さも増加する傾向がある。例えば、ダイボンディングマシンは、多くの場合、そのようなダイを含むウェハから個々のダイを選択し、パッケージ内にダイを載置し、かつ／または個々のダイ間にボンドワイヤを接続するために使用される。いくつかのダイボンディングマシンは、接合のために単一のウェハを利用することができる。半導体パッケージが多くのウェハから供給される複数の異なるダイを利用する場合、組み立ての複雑さは著しく増加する。例えば、ボンディングマシンのウェハの制限によりウェハ間の切り替えが必要になる場合があり、その結果、プロセス時間に起因するコストが増加する。このタイプの組み立ての複雑さを軽減するための現在の方法は、より複雑なダイボンダの使用を含むことができ、これはかなりのコストがかかる場合があり、それ自体が複雑さを増加させる可能性がある（例えば、動作の複雑さ）。

【0063】

本開示は、複数の均一なトランジスタベースの構成要素を使用して多種多様な異なるパッケージ増幅器を形成するための技法を記載する。本明細書で使用される場合、「均一な」構成要素および／または「均一な」トランジスタベースの構成要素は、複数の均一なトランジスタベースの構成要素の均一なトランジスタベースの構成要素の各々が、製造公差内で、他の均一なトランジスタベースの構成要素（本明細書でさらに説明するボンドワイヤを除いて）と同じ構成（例えば、物理的な位置および間隔）に配置された同じ数およびタイプのデバイスを含むことができることを意味する。同じタイプのデバイスは、共通の構成、サイズ、および／または設計を有するデバイスを含むことができる。しかし、いくつかの実施形態では、特定の均一な構成要素および／または均一なトランジスタベースの構成要素内のデバイスのすべてが均一および／または同一である必要はない。言い換えれば、第１の均一なトランジスタベースの構成要素は、それらが同じ構成に配置された同じ数およびタイプのデバイスを含む場合、第２の均一なトランジスタベースの構成要素に対して均一であると見なされるが、第１の均一なトランジスタベースの構成要素内の個々のデバイスのうちの１つまたは複数は、第１の均一なトランジスタベースの構成要素の他のデバイスとは異なっていてもよい。例えば、第１の均一なトランジスタベースの構成要素は、第１の設計／タイプ（例えば、第１のトランジスタダイ）を有する第１のデバイスと、第２のデバイス／タイプ（例えば、第１のＩＰＤデバイス）を有する第２のデバイスとを含むことができ、第２のトランジスタベースの構成要素は、第１の設計／タイプ（例えば、第１のトランジスタダイ）を有する同じ第１のデバイスと、第２のデバイス／タイプ（例えば、第１のＩＰＤデバイス）を有する第２のデバイスとを含むことができる。いくつかの実施形態では、第１および第２の均一なトランジスタベースの構成要素に使用される第１のデバイスは、実質的に同じ（例えば、製造公差内）であってもよく、および／または第１および第２の均一なトランジスタベースの構成要素に使用される第２のデバイスは、実質的に同じ（例えば、製造公差内）であってもよい。言い換えれば、均一なトランジスタベースの構成要素は、１つまたは複数のデバイスを含む「テンプレート」であってもよく、「テンプレート」は、パッケージ内で複数回繰り返されてもよい。

【0064】

いくつかの実施形態では、複数の均一なトランジスタベースの構成要素のそれぞれのトランジスタダイは、例えば、それらが同じゲート外周、同じ電力容量、同じサイズなどを有する場合に均一であると見なされ得る。いくつかの実施形態では、複数の均一なトランジスタベースの構成要素のそれぞれのトランジスタダイは、それらが製造公差内で同じおよび／または同一である場合に均一であると見なされてもよい。いくつかの実施形態では、複数の均一なトランジスタベースの構成要素のそれぞれのＩＰＤデバイスは、例えば、それらが同じデバイスの集合の同じレイアウト、同じ高調波終端および／またはインピーダンス整合能力、同じサイズなどを有する場合に均一であると見なされ得る。いくつかの実施形態では、複数の均一なトランジスタベースの構成要素のそれぞれのＩＰＤデバイスは、それらが製造公差内で同じおよび／または同一である場合に均一であると見なされてもよい。

【0065】

加えて、本明細書で使用される場合、それぞれの均一なトランジスタベースの構成要素は、均一なトランジスタベースの構成要素のそれぞれが異なるボンドワイヤ構成を有する場合であっても、「均一」であると見なされ得る。言い換えれば、第１の均一なトランジスタベースの構成要素および第２の均一なトランジスタベースの構成要素は、それらが同じ構成に配置された同じ数およびタイプのデバイスを含むが、第１の均一なトランジスタベースの構成要素のデバイスを相互接続するボンドワイヤが、例えば、数、タイプ、および／または配置において第２の均一なトランジスタベースの構成要素とは異なる場合であっても、均一であると見なされる。別の言い方をすれば、均一なトランジスタベースの構成要素は、それらが同じ構成に物理的に配置された同じ数およびタイプのデバイスを含む場合、均一なトランジスタベースの構成要素のデバイスのそれぞれの間に使用されるボンドワイヤ接続にかかわらず、均一であると見なされる。いくつかの実施形態では、各均一なトランジスタベースの構成要素は、トランジスタダイを含むことができる。いくつかの実施形態では、各均一なトランジスタベースの構成要素はまた、１つまたは複数のＩＰＤ回路を含むことができる（各均一なトランジスタベースの構成要素は、同じ数およびタイプのＩＰＤ回路を含む）。次いで、パッケージ内のサブマウント上に複数の均一なトランジスタベースの構成要素を実装し、ボンドワイヤを使用して均一なトランジスタベースの構成要素を相互接続することによって、トランジスタパッケージを生成することができる。

【0066】

前述したように、半導体パッケージは、高調波終端回路および／またはインピーダンス整合回路（これらは本明細書では集合的に「整合回路」と呼ばれる）に結合されたトランジスタダイを含むことができる。高調波終端回路およびインピーダンス整合回路は、例えば、集積受動デバイス（ＩＰＤ）回路を使用して実装されてもよい。ＩＰＤ回路は、例えば、セラミック基板（例えば、アルミナ基板）などの基板、またはコンデンサ、インダクタ、および／もしくは抵抗器が形成されたプリント回路基板を含むことができる。本開示のいくつかの実施形態では、ボンドワイヤは、（１）ＩＰＤ回路とパッケージの入力／出力との間、（２）ＩＰＤ回路とトランジスタダイとの間、（３）ＩＰＤ回路間、および（４）ＩＰＤ回路の一部とＩＰＤ回路の同調要素との間に結合されてもよい。これらのボンドワイヤはインダクタとして作用することができ、キャパシタはＩＰＤ回路の一部として形成することができ、それにより、例えば、インダクタ－コンデンサ－インダクタ（ＬＣＬ）リアクティブ回路をトランジスタダイの入力および／または出力に形成することができる。

【0067】

インピーダンス整合デバイスとして機能するために、ＩＰＤ回路は、パッケージ増幅器の入力（入力インピーダンス整合回路の場合）または出力（出力インピーダンス整合回路の場合）を整合するように構成される必要があり得る。同様に、高調波終端回路として機能するために、ＩＰＤ回路は、パッケージ増幅器の基本動作周波数に基づいて構成される必要があり得る。結果として、ＩＰＤ回路は、パッケージ増幅器が動作すると予想される特定の環境（例えば、入力インピーダンス、出力インピーダンス、動作周波数、および／または他の要因に関して）に合わせて同調される必要があり得る。

【0068】

いくつかの実施形態では、ＩＰＤ回路は、さらに簡略化することができる。複数の異なるタイプの増幅器（例えば、非対称増幅器の場合）を有する半導体パッケージでは、トランジスタダイは異なるサイズを有することが多い。異なるダイサイズを使用すると、ダイの寄生成分（例えば、寄生キャパシタンス、寄生インダクタンスなど）に異なる値が生じる可能性があり、したがって、インピーダンス整合ネットワークの特性は、特定の製品に含まれるトランジスタダイのタイプに基づいて最適化される必要があり得る。均一なトランジスタベースの構成要素を使用することによって、タイプと物理的レイアウトの両方に関して、実質的に同じ基礎構成要素を使用して所与の整合ネットワークの複数のコピーを作成することができる。ＩＰＤ回路の整合構成要素サイズは同じであるが、ネットワークが多くの異なる電力レベルにわたって動作するように修正可能であることを可能にするために、同調構成要素がＩＰＤ回路に追加されてもよい。結果として、ダイボンディングを使用して（多くの場合、異なるサイズのダイごとに異なるダイボンディングマシンを使用して）パッケージ内に実装された多くの異なるサイズのＩＰＤダイを以前は必要としていた可能性があるＩＰＤ回路（例えば、整合ネットワーク）は、複数のＩＰＤダイを含む単一の均一なトランジスタベースの構成要素の複数のインスタンスを使用して実装することが可能である。製作中に容易に修正することができるボンドワイヤを利用して、製造される製品のタイプは、ボンドワイヤの変動に主におよび／またはのみに基づいて変更することができる。本明細書に記載の実施形態は、所与の半導体パッケージの製造中および／または半導体パッケージ間で異なるダイに対応するためにウェハを交換する必要性を大幅に低減することを可能にすることができる。

【0069】

複数の均一なトランジスタベースの構成要素を使用して増幅器パッケージを実装することは、これらの増幅器が従来、異なるサイズを有するいくつかの異なるダイを含む傾向があったため、非対称増幅器（すなわち、異なる利得および／または性能特性を有する複数の経路を含む増幅器）の製造に関して特に有利であり得る。また、半導体デバイスを製造する際に均一なトランジスタベースの構成要素を使用することによって得られるコスト上の利点もある。例えば、設計時間、生産コスト、および／または生産時間は、複数の異なるサイズのダイ用のマスクを設計および／または加工する必要がないため、より低くなり得る。追加の例として、２つの異なるサイズのダイを有する１つのウェハを利用する必要がない場合があり、これにより、組み立ておよび試験（すなわち、大量生産においてウェハ上の異なる設計を追跡すること）において生じる複雑さを回避することができる。均一なトランジスタベースの構成要素の使用はまた、同じウェハのウェハ量の使用の増加に起因して（例えば、一般的なダイの使用の増加に起因して）コストを削減することができる。均一なトランジスタベースの構成要素の使用はまた、均一なダイが２つの別々のウェハからではなくウェハ上の物理的に同様の位置からピッキングされ得るので、プロセス変動を除去することによってコストを削減することができる。均一なトランジスタベースの構成要素の使用はまた、複数のダイを組み立てる際の製造の複雑さを低減することによってコストを削減することができる。例えば、均一なトランジスタベースの構成要素の使用は、ダイを接合するために１つのウェハから異なるウェハに移動する際の切り替えがないか、または少ないことを意味し得る。加えて、より大きなウェハサイズに対する関心が高まっている。本明細書に記載の実施形態は、ウェハ密度を増加させることによって大幅に個々のダイコストを低減することができ、複雑さを低減することによって組み立て時間を改善することができる。結果として、本開示の実施形態を使用して、コストと組み立てスループットの両方に利益がある。

【0070】

本開示の実施形態による増幅器パッケージは、従来のデバイスと比較してより少ない数の異なるダイ／構成要素を使用するために、複数の均一なトランジスタベースの構成要素を含む。本明細書に記載の実施形態は、アーキテクチャを分割および組み合わせることにより対称性の概念を拡張し、アーキテクチャ的に単純な非対称増幅器設計を可能にする。本開示の実施形態は、例えば、出力電力レベルおよび周波数のような異なる特定の要件の製品間の増幅器パッケージの内部における物理的形状の差を制限することによって利点を提供する。

【0071】

加えて、デバイスパッケージを形成するために使用される均一なダイ／チップにおいてより多くの反復を可能にすることによって、本開示の実施形態は、ダイ／チップを供給するために使用されるウェハが（例えば、ボンディングマシンによって）製造中に変更される前に、より多くの同じタイプのチップがパッケージのサブマウントに接合されることを可能にする。同じウェハからより多くのダイ／チップを供給することによって、パッケージの均一なダイ／チップがウェハ上の物理的に近接した位置から取り出される可能性が高まる。この特徴は、物理的に近接したダイ／チップが同じ性能レベルを示すことが多く、ウェハにわたって変化し得る製作特性（例えば、ドーピングレベル、エッチングパターン）に起因して引き起こされ得る変動がより少ないため、パッケージのチップ／ダイ間の変動を低減するというさらなる利点を提供し得る。したがって、使用される同じチップ／ダイの数を増加させる構成を使用することは、個々のダイ／チップ間の性能のばらつきを少なくすることにつながり得る。

【0072】

上述したように、複数の均一なトランジスタベースの構成要素を使用して形成されるパッケージ増幅器が本明細書に開示され、各均一なトランジスタベースの構成要素は、トランジスタダイおよび／または１つまたは複数のＩＰＤ回路を含むことができる。トランジスタダイは、例えば、ＩＩＩ族窒化物ベースのトランジスタ増幅器であってもよいが、本開示はこれに限定されない。図１Ａ～図１Ｃは、本開示の実施形態による、均一なトランジスタベースの構成要素に含まれ得る代表的なＩＩＩ族窒化物ベースのトランジスタの設計を概略的に示している。特に、図１Ａは、トランジスタダイ１０の概略平面図である。図１Ａでは、トランジスタダイ１０の半導体層構造に直接接触するメタライゼーションを示すために、半導体層構造の上面にあるメタライゼーションの大部分が除去されている。図１Ｂおよび図１Ｃは、それぞれ図１Ａの線１Ｂ－１Ｂおよび１Ｃ－１Ｃに沿ったトランジスタダイ１０の概略断面図である。図１Ａ～図１Ｃ（および本出願の他の図の多く）は非常に簡略化された図であり、実際のトランジスタダイは、本明細書の簡略化された図には示されていない多くの単位セルならびに様々な回路および要素を含むことができることが理解されよう。

【0073】

図１Ａに示すように、トランジスタダイ１０は、半導体層構造５０上に形成された上側メタライゼーション構造１５を含む。上側メタライゼーション構造１５は、ゲートバス１２およびドレインバス１４と、複数のゲートフィンガ２２と、複数のドレインフィンガ２４と、複数のソースフィンガ２６とを含み、それらはすべて半導体層構造５０の上面に形成されている。ゲートフィンガ２２、ドレインフィンガ２４、およびソースフィンガ２６は互いに平行に延びてもよく、ゲートフィンガ２２はゲートバス１２から第１の方向に延び、ドレインフィンガ２４はドレインバス１４から第１の方向とは反対の方向に延びてもよい。各ゲートフィンガ２２は、ドレインフィンガ１４とソースフィンガ２６との間に位置決めされてもよい。

【0074】

ゲートバス１２およびゲートフィンガ２２は、第１のモノリシック金属パターンとして実装されてもよい。ゲートバス１２およびゲートフィンガ２２は、トランジスタダイ１０のゲート電極構造の一部である。ゲート電極の上側部分（図示せず）は、トランジスタダイ１０の第１の端子１２２（図１Ｄ～図１Ｆ参照）（本明細書では第１のボンディングパッドおよび／またはゲート端子とも呼ばれる）として作用することができる。ゲート端子１２２には、例えば、ボンドワイヤ（図示せず）によって第１の回路要素（図示せず）が接続されてもよい。第１の回路要素は、増幅される入力信号をトランジスタダイ１０に渡すことができる。

【0075】

ドレインバス１４およびドレインフィンガ２４は、第２のモノリシック金属パターンとして実装されてもよい。ドレインバス１４およびドレインフィンガ２４は、トランジスタダイ１０のドレイン電極の一部である。ドレイン電極の上側部分（図示せず）は、トランジスタダイ１０の第２の端子１２４（図１Ｄ～図１Ｆ参照）（本明細書では第２のボンディングパッドおよび／またはドレイン端子とも呼ばれる）として作用することができる。ドレイン端子１２４には、例えば、ボンドワイヤ（図示せず）によって第２の回路要素（図示せず）が接続されてもよい。第２の回路要素は、トランジスタダイ１０によって出力される増幅信号を受信し得る。ゲートおよびドレイン端子１２２、１２４は、図１Ａには示されていないが、図１Ｄ～図１Ｆに概略的に図示されている。

【0076】

ソースフィンガ２６は、複数の金属めっきソースビア４６によって半導体層構造５０の底部側に位置するトランジスタダイ１０のソース端子３６に物理的かつ電気的に接続される。各金属めっきソースビア４６は、上部メタライゼーション構造１５から半導体層構造５０を通って延びることができる。各金属めっきソースビア４６は各々、（例えば、異方性エッチングによって）半導体層構造５０を貫通する開口部を形成し、次いで開口部の側壁を被覆する（または代替的に、充填する）金属めっきを堆積させることによって実装されてもよい。

【0077】

互いにゲートメタライゼーション１２、２２、ドレインメタライゼーション１４、２４、およびソースメタライゼーション２６を分離する１つまたは複数の層間絶縁層１８（図１Ｂ参照）が形成される。層間絶縁層１８は、ＳｉＮ、ＳｉＯ_２などの誘電体材料を含むことができる。

【0078】

トランジスタダイ１０は、複数の単位セルトランジスタ１０２を含み、そのうちの１つが図１Ａの破線のボックスに示されている。単位セルトランジスタ１０２は、識別されたゲートフィンガ２２、ドレインフィンガ２４、およびソースフィンガ２６の下にある半導体層構造５０の部分と共に、ゲートフィンガ２２、ドレインフィンガ２４の一部、およびソースフィンガ２６の一部を含む。すべてのゲートフィンガ２２が共通のゲートバス１２に電気的に接続され、すべてのドレインフィンガ２４が共通のドレインバス１４に電気的に接続され、すべてのソースフィンガ２６が共通のソース端子３６に電気的に接続されているため、単位セルトランジスタ１０２がすべて並列に互いに電気的に接続されていることが分かる。トランジスタダイ１０は、ＩＩＩ族窒化物ベースのＨＥＭＴトランジスタ増幅器を備えてもよい。

【0079】

図１Ｂおよび図１Ｃは、より詳細に半導体層構造５０を示している。図１Ｂおよび図１Ｃに示すように、半導体層構造５０は、複数の半導体層を含む。図示の実施形態では、合計２つの半導体層、すなわちチャネル層５４、およびチャネル層５４の上側にあるバリア層５６が示されている。半導体層構造５０は、追加の半導体層および／または非半導体層を含んでもよい（典型的には含む）。例えば、半導体層構造５０は、その上に他の半導体層が成長される成長基板５２を含むことができる。成長基板５２は、例えば、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣ基板を備えることが可能である。他の実施形態では、成長基板５２は、異なる半導体材料（例えば、シリコンまたはＩＩＩ族窒化物ベースの材料、ＧａＡｓ、ＺｎＯ、ＩｎＰ）または非半導体材料（例えば、サファイア）を備えてもよい。成長基板５２は、非半導体材料で形成される場合であっても、半導体層構造５０の一部であると見なされる。

【0080】

チャネル層５４の下方の成長基板５２上には、任意選択のバッファ層、核形成層、および／または遷移層（図示せず）を設けることができる。例えば、ＳｉＣ成長基板５２と半導体層構造５０の残りの部分との間の適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が含まれてよい。加えて、歪み平衡遷移層を設けることも可能である。

【0081】

いくつかの実施形態では、チャネル層５４は、チャネル層５４の伝導帯端のエネルギーがチャネルおよびバリア層５４、５６の間の界面におけるバリア層５６の伝導帯端のエネルギーよりも小さいことを条件として、Ａｌ_ｘＧａ_１－ｘＮなどのＩＩＩ族窒化物材料であり、０≦ｘ＜１である。本開示の特定の実施形態では、ｘ＝０であり、チャネル層５４が窒化ガリウム（「ＧａＮ」）であることを示す。チャネル層５４はまた、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層５４は、ドープされていなくてもよく、または意図せずにドープされてもよく、例えば、約２０Åを超える厚さまで成長されてもよい。チャネル層５４はまた、超格子またはＧａＮ、ＡｌＧａＮなどの組み合わせなどの多層構造であってもよい。

【0082】

チャネル層５４は、バリア層５６の少なくとも一部のバンドギャップよりも小さいバンドギャップを有してもよく、チャネル層５４はまた、バリア層５６よりも大きい電子親和力を有してもよい。特定の実施形態では、バリア層５６は、約０．１ｎｍ～約１０ｎｍ以上の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮである。特定の実施形態では、バリア層５６は十分に厚く、チャネル層５４とバリア層５６との間の界面に著しいキャリア濃度を誘起するのに十分高いＡｌ組成およびドーピングを有する。

【0083】

バリア層５６は、ＩＩＩ族窒化物であってもよく、チャネル層５４よりも大きいバンドギャップおよびチャネル層５４よりも小さい電子親和力を有してもよい。したがって、本開示の特定の実施形態では、バリア層５６は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、および／もしくはＡｌＮ、またはそれらの層の組み合わせを含むことができる。バリア層５６は、例えば、約０．１ｎｍ～約３０ｎｍの厚さであってもよい。特定の実施形態では、バリア層５６は、ドープされていないか、または約１０^１９ｃｍ^－３未満の濃度までｎ型ドーパントでドープされる。本開示のいくつかの実施形態では、バリア層５６は、Ａｌ_ｘＧａ_１－ｘＮであり、０＜ｘ＜１である。

【0084】

バリア層５６とチャネル層５４との間のバンドギャップの差、およびバリア層５６とチャネル層５４との間の界面における圧電効果により、チャネル層５４とバリア層５６との間の接合部で二次元電子ガス（２ＤＥＧ）がチャネル層５４に誘起される。２ＤＥＧは、各単位セルトランジスタ１０２のソース領域とその関連するドレイン領域との間の伝導を可能にする高導電性層として作用し、ソース領域は、ソースフィンガ２６の直下にある半導体層構造５０の部分であり、ドレイン領域は、対応するドレインフィンガ２４の直下にある半導体層構造５０の部分である。

【0085】

図１Ｄ～図１Ｆは、本開示の実施形態によるトランジスタダイをパッケージ化してそれぞれパッケージトランジスタ１Ａ～１Ｃを提供することができるいくつかの例示的な方法を示す概略断面図である。図１Ｄ～図１Ｆは、パッケージ化されている図１Ａ～図１Ｃのトランジスタダイ１０を示しているが、本開示の実施形態による任意のトランジスタダイおよびデバイス構成要素は、図１Ｄ～図１Ｆに示されるパッケージ、ならびに当業者によって理解されるであろう他のパッケージにパッケージ化されてもよいことが理解されよう。

【0086】

図１Ｄは、パッケージＩＩＩ族窒化物ベースのトランジスタ１Ａの概略側面図である。図１Ｄに示すように、パッケージトランジスタ１Ａは、オープンキャビティパッケージ２１Ａにパッケージ化されたトランジスタダイ１０を含む。パッケージ２１Ａは、金属ゲートリード２１０Ａと、金属ドレインリード２２０Ａと、金属サブマウント７６と、側壁７８と、蓋８０とを含む。

【0087】

サブマウント７６は、パッケージ２１Ａの熱管理を支援するように構成された材料を含むことができる。例えば、サブマウント７６は、銅および／またはモリブデンを含むことができる。いくつかの実施形態では、サブマウント７６は、複数の層から構成されてもよく、かつ／またはビア／相互接続を含んでもよい。例示的な実施形態では、サブマウント７６は、そのいずれかの主面上に銅クラッド層を有するコアモリブデン層を備える多層銅／モリブデン／銅金属フランジであってもよい。いくつかの実施形態では、サブマウント７６は、リードフレームまたは金属スラグの一部である金属ヒートシンクを含むことができる。いくつかの実施形態では、側壁７８および／または蓋８０は、絶縁材料で形成されてもよく、または絶縁材料を含んでもよい。例えば、側壁７８および／または蓋８０は、セラミック材料で形成されてもよく、またはセラミック材料を含んでもよい。いくつかの実施形態では、側壁７８および／または蓋８０は、例えば、Ａｌ_２Ｏ_３で形成されてもよい。蓋８０は、エポキシ接着剤を使用して側壁７８に接着されてもよい。側壁７８は、例えば、ろう付けによってサブマウント７６に取り付けられてもよい。ゲートリード２１０Ａおよびドレインリード２２０Ａは、側壁７８を通って延びるように構成されてもよいが、本開示の実施形態はこれに限定されない。

【0088】

トランジスタダイ１０は、金属サブマウント７６、セラミック側壁７８、およびセラミック蓋８０によって画定された空気充填キャビティ７９内の金属サブマウント７６の上面に実装される。上述したように、トランジスタダイ１０のゲートおよびドレイン端子１２２、１２４は半導体層構造５０の先端側にあり、ソース端子１３６は半導体層構造５０の底部側にある。ソース端子３６は、例えば、導電性ダイアタッチ材料（図示せず）を使用して金属サブマウント７６に実装することができる。金属サブマウント７６は、ソース端子３６への電気接続を提供することができ、トランジスタダイ１０内で生成される熱を放散する放熱構造としても機能することができる。熱は、例えば、単位セルトランジスタ１０２のチャネル領域において比較的高い電流密度が発生するトランジスタダイ１０の上側部分において主に生成される。この熱は、ソースビア４６および半導体層構造５０を介してソース端子３６に伝達され、次いで金属サブマウント７６に伝達され得る。

【0089】

入力整合回路９０および／または出力整合回路９２はまた、パッケージ内に実装されてもよい。整合回路９０、９２は、インピーダンス整合および／または高調波終端回路を含むことができる。インピーダンス整合回路は、パッケージトランジスタ１Ａに入力されるかパッケージトランジスタ１Ａから出力される信号の基本成分のインピーダンスを、それぞれトランジスタダイ１０の入力または出力におけるインピーダンスに整合させるために使用されてもよい。高調波終端回路は、トランジスタダイ１０の入力または出力に存在し得る基本信号の高調波を接地するために使用され得る。複数の入力整合回路９０および／または出力整合回路９２が設けられてもよい。図１Ｄに概略的に示すように、入力および出力整合回路９０、９２は、金属サブマウント７６に実装されてもよい。ゲートリード２１０Ａは、１つまたは複数のボンドワイヤ１８０によって入力整合回路９０に接続されてもよく、入力整合回路９０は、１つまたは複数の追加のボンドワイヤ１８０によってトランジスタダイ１０のゲート端子１２２に接続されてもよい。同様に、ドレインリード２２０Ａは、１つまたは複数のボンドワイヤ１８０によって出力整合回路９２に接続されてもよく、出力整合回路９２は、１つまたは複数の追加のボンドワイヤ１８０によってトランジスタダイ１０のドレイン端子１２４に接続されてもよい。誘導要素であるボンドワイヤ１８０は、入力および／または出力整合回路の一部を形成することができる。

【0090】

図１Ｅは、プリント回路基板ベースのパッケージ２１Ｂにパッケージ化された図１Ａ～図１Ｃのトランジスタダイ１０を含む、パッケージＩＩＩ族窒化物ベースのトランジスタ１Ｂの概略側面図である。パッケージトランジスタ１Ｂは、パッケージ２１Ａのゲートおよびドレインリード２１０Ａ、２２０Ａがパッケージ２１Ｂ内のプリント回路基板ベースのリード２１０Ｂ、２２０Ｂに置き換えられていることを除いて、図１Ｄのパッケージトランジスタ１Ａと非常に類似している。

【0091】

パッケージ２１Ｂは、サブマウント７６と、セラミック側壁７８と、セラミック蓋８０とを含み、これらの各々は、上述したパッケージ２１Ａの同様の番号が付けられた要素と実質的に同様であってもよい。パッケージ２１Ｂは、プリント回路基板２２４をさらに含む。プリント回路基板２２４上の導電性トレースは、金属ゲートリード２１０Ｂおよび金属ドレインリード２２０Ｂを形成する。プリント回路基板２２４は、例えば、導電性接着剤によってサブマウント７６に取り付けられてもよい。プリント回路基板７６は中央開口部を含み、トランジスタダイ１０はサブマウント７６上のこの開口部内に実装される。なお、パッケージトランジスタ１Ｂの他の構成要素は、パッケージトランジスタ１Ａの同様の番号が付けられた構成要素と同じとすることができるので、これ以上の説明は省略する。

【0092】

図１Ｆは、別のパッケージＩＩＩ族窒化物ベースのトランジスタ１Ｃの概略側面図である。パッケージトランジスタ１Ｃは、パッケージトランジスタ１Ａから、異なるパッケージ２１Ｃを含む点で相違する。パッケージ２１Ｃは、金属サブマウント７６（パッケージ２１Ａの同様の番号が付けられたサブマウント７６と同様または同一であり得る）、ならびに金属ゲートおよびドレインリード２１０Ｃ、２２０Ｃを含む。パッケージトランジスタ１Ｃはまた、トランジスタダイ１０、リード２１０Ｃ、２２０Ｃ、および金属サブマウント７６を少なくとも部分的に囲むプラスチックオーバーモールド８３を含む。なお、パッケージトランジスタ１Ｃの他の構成要素は、パッケージトランジスタ１Ａの同様の番号が付けられた構成要素と同じとすることができるので、これ以上の説明は省略する。

【0093】

トランジスタダイ１０の製作は、ウェハ上に複数（例えば、数百または数千）のトランジスタダイ１０を形成することを含むことができる。個々のトランジスタダイ１０は、後にウェハから単一化され、図１Ｄ～図１Ｆに示されるパッケージ１Ａ～１Ｃなどのデバイスパッケージ内に載置されてもよい。

【0094】

図２は、本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素１１０の概略図である。均一なトランジスタベースの構成要素１１０は、いくつかの個別のデバイスを含むことができる。均一なトランジスタベースの構成要素１１０のデバイスは、トランジスタダイ１２０と、ＩＰＤ回路１３０とを含むことができる。

【0095】

いくつかの実施形態では、トランジスタダイ１２０は、図１Ａ～図１Ｃに示されるようなＩＩＩ族窒化物ベースのトランジスタ増幅器であってもよいが、本開示の実施形態はこれに限定されない。いくつかの実施形態では、トランジスタダイ１２０は、金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）などの電界効果トランジスタ（ＦＥＴ）であってもよい。トランジスタダイ１２０は、本明細書ではトランジスタとトランジスタダイの両方と呼ばれる場合がある。トランジスタダイ１２０は、任意のタイプの構成を有することができる。いくつかの実施形態では、トランジスタダイ１２０は、２０Ｗ以下の平均出力電力を有してもよい。いくつかの実施形態では、トランジスタダイ１２０は、１０Ｗ以下の平均出力電力を有してもよい。いくつかの実施形態では、トランジスタダイ１２０は、１５ｍｍ以下の総ゲート外周を有してもよい。いくつかの実施形態では、トランジスタダイ１２０は、１０ｍｍ以下の総ゲート外周を有してもよい。

【0096】

トランジスタダイ１２０は、ボンドワイヤを取り付けることができるボンディング面を含むことができる。例えば、トランジスタダイ１２０は、第１のボンディングパッド１２２と、第２のボンディングパッド１２４とを有してもよい。いくつかの実施形態では、第１のボンディングパッド１２２は、トランジスタダイ１２０の第１の側（例えば、入力側またはゲート側）にあってもよく、第２のボンディングパッド１２４は、トランジスタダイ１２０の第２の側（例えば、出力側またはドレイン側）にあってもよい。いくつかの実施形態では、第１のボンディングパッド１２２は、トランジスタダイ１２０のダイの一部であるトランジスタダイ１２０のトランジスタセルのゲートに結合されてもよく、および／または、第２のボンディングパッド１２４は、トランジスタダイ１２０のダイの一部であるトランジスタダイ１２０のトランジスタセルのドレインに結合されてもよいが、本開示はこれに限定されない。

【0097】

ＩＰＤ回路１３０は、主ＩＰＤ要素１３５と、１つまたは複数の同調ＩＰＤ要素１３８とを含むことができる。主ＩＰＤ要素１３５は、例えば、１つまたは複数のコンデンサ回路または他の回路要素を含んでもよい。主ＩＰＤ要素１３５は、例えば、インピーダンス整合および／または高調波終端機能を提供することができる。同調ＩＰＤ要素１３８は、追加のコンデンサ回路または他の回路要素を含んでもよい。本明細書でさらに説明するように、同調ＩＰＤ要素１３８は、同調機能をＩＰＤ回路１３０に提供するように構成することができる。

【0098】

ＩＰＤ回路１３０は、ボンドワイヤを取り付けることができるボンディング面を含むことができる。例えば、主ＩＰＤ要素１３５は、ボンディングパッド１３２を有してもよい。いくつかの実施形態では、ボンディングパッド１３２は、主ＩＰＤ要素１３５の上面にあってもよく、主ＩＰＤ要素１３５内のＩＰＤ回路要素（例えば、コンデンサ）に結合してもよい。各同調ＩＰＤ要素１３８は、ボンディングパッド１４２を有することができる。いくつかの実施形態では、ボンディングパッド１４２は、同調ＩＰＤ要素１３８の上面にあってもよく、同調ＩＰＤ要素１３８内のＩＰＤ回路要素（例えば、コンデンサ）に結合してもよい。

【0099】

ボンドワイヤを使用して、ＩＰＤ回路１３０をトランジスタダイ１２０に電気的に接続することができる（例えば、主ＩＰＤ要素１３５のボンディングパッド１３２からトランジスタダイ１２０の第１のボンディングパッド１２２に延びるボンドワイヤ）。第１の外部回路を均一なトランジスタベースの構成要素１１０に電気的に接続する（例えば、入力リードから主ＩＰＤ要素１３５のボンディングパッド１３２に延びるボンドワイヤ）、および／または第２の外部回路を均一なトランジスタベースの構成要素１１０に電気的に接続する（例えば、トランジスタダイ１２０の第２のボンディングパッド１２４から出力リードに延びるボンドワイヤ）、追加のボンドワイヤを設けることができる。

【0100】

ＩＰＤ回路１３０は、例えば、インピーダンス整合および／または高調波終端をトランジスタダイ１２０に提供することができる。インピーダンス整合および／または高調波終端の構成は、ボンドワイヤのタイプおよび／または構成を変えることによって調整することができる。いくつかの実施形態では、インピーダンス整合および／または高調波終端は、同調ＩＰＤ要素１３８のうちの１つまたは複数を主ＩＰＤ要素１３５に電気的に結合することによってさらに調整することが可能である。例えば、ボンドワイヤは、主ＩＰＤ要素１３５のボンディングパッド１３２と同調ＩＰＤ要素１３８のボンディングパッド１４２のうちの１つまたは複数との間に結合されてもよい。

【0101】

図３Ａおよび図３Ｂは、本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素１１０への、および均一なトランジスタベースの構成要素１１０内でのボンドワイヤ取り付けの例を示している。図３Ａを参照すると、複数のボンドワイヤ１８０を均一なトランジスタベースの構成要素１１０に結合することができる。例えば、第１のボンドワイヤ１８０＿１が、別の回路要素またはパッケージの他の部分から（例えば、入力リードから）主ＩＰＤ要素のボンディングパッド１３２に結合されてもよい。図３Ａに示される第１のボンドワイヤ１８０＿１の数は一例であり、本開示を限定することを意図するものではない。第１のボンドワイヤ１８０＿１の数およびプロファイルを変化させることで、例えば、均一なトランジスタベースの構成要素１１０の電流搬送能力および／またはＩＰＤ回路１３０のインピーダンスを変化させることができる。

【0102】

第２のボンドワイヤ１８０＿２は、主ＩＰＤ要素１３５のボンディングパッド１３２とトランジスタダイ１２０の第１のボンディングパッド１２２との間に結合されてもよい。結果として、ＩＰＤ回路１３０をトランジスタダイ１２０に電気的に接続することができる。図３Ａに示される第２のボンドワイヤ１８０＿２の数は一例であり、本開示を限定することを意図するものではない。第２のボンドワイヤ１８０＿２の数およびプロファイルを変化させることで、例えば、均一なトランジスタベースの構成要素１１０の電流搬送能力および／またはＩＰＤ回路１３０のインピーダンスを変化させることができる。

【0103】

第３のボンドワイヤ１８０＿３は、均一なトランジスタベースの構成要素１１０の第２のボンディングパッド１２４からパッケージの別の回路要素または他の部分に（例えば、出力リードに）結合することができる。図３Ａに示される第３のボンドワイヤ１８０＿３の数は一例であり、本開示を限定することを意図するものではない。第３のボンドワイヤ１８０＿３の数およびプロファイルを変化させることで、例えば、均一なトランジスタベースの構成要素１１０の電流搬送能力を変化させることができる。

【0104】

ボンドワイヤ１８０は、距離Ｄだけ互いに離間していてもよい。隣接するボンドワイヤ１８０間の距離Ｄは、均一である必要はない。例えば、隣接する第１のボンドワイヤ１８０＿１、第２のボンドワイヤ１８０＿２、および／または第３のボンドワイヤ１８０＿３間の距離Ｄは、均一なトランジスタベースの構成要素１１０全体にわたって変化してもよい。加えて、隣接する第１のボンドワイヤ１８０＿１間の距離は、第２のボンドワイヤ１８０＿２および／または第３のボンドワイヤ１８０＿３の距離とは異なっていてもよい。

【0105】

図３Ｂは、主ＩＰＤ要素１３５のボンディングパッド１３２と同調ＩＰＤ要素１３８のボンディングパッド１４２のうちの１つまたは複数との間に第４のボンドワイヤ１８０＿４が追加された、図３Ａの構成と同様の構成を示している。図３Ｂに示される第４のボンドワイヤ１８０＿４の数は一例であり、本開示を限定することを意図するものではない。第４のボンドワイヤ１８０＿４の数およびプロファイルを変化させることで、例えば、ＩＰＤ回路１３０のインピーダンスおよび／またはキャパシタンスを変化させることができる。第４のボンドワイヤ１８０＿４を追加することによって、同調ＩＰＤ要素１３８のうちの１つまたは複数をＩＰＤ回路１３０に結合することができる。例えば、ＩＰＤ回路１３０のキャパシタンスは、第１の同調ＩＰＤ要素１３８を主ＩＰＤ要素１３５に結合することによって第１の量だけ増加されてもよく、ＩＰＤ回路１３０のキャパシタンスは、第２の同調ＩＰＤ要素１３８を主ＩＰＤ要素１３５に追加的に結合することによって第２の量だけ増加されてもよい。２つの同調ＩＰＤ要素１３８のみが図３Ａおよび図３Ｂには示されているが、本開示から逸脱することなく、より多くのまたはより少ない数の同調ＩＰＤ要素１３８が存在してもよいことが理解されよう。各同調ＩＰＤ要素１３８によって追加されるキャパシタンスの量は、ＩＰＤ回路１３０によって追加される可能なキャパシタンスの数を増加させるために異なり得る。

【0106】

図３Ａおよび図３Ｂを参照すると、均一なトランジスタベースの構成要素１１０は、有限のデバイスのセットを有する共通のフォーマットを使用して行うことができるいくつかの構成オプションを提供することが分かる。例えば、ボンドワイヤ１８０の数およびプロファイルを調整し、デバイスの特性を変更することができる。加えて、デバイスの特性をさらに調整するために、同調ＩＰＤ要素１３８のうちの１つまたは複数を選択的に接続することができる。このようにして、均一なトランジスタベースの構成要素１１０を使用して、（例えば、様々なボンドワイヤ構成を構成可能な半導体デバイスプラットフォームに提供することによって）ボンドワイヤ１８０の構成を調整するだけで、異なる特性を有する複数のパッケージを製作することが可能である。より少ない個別の構成要素を使用することにより、製作プロセスの変動が低減され、その結果、複雑さおよびコストが削減される。パッケージにわたって有限数のダイ構成を再使用することによって、ダイボンドプロセスにおけるウェハ転送の回数を減らすことができる。さらに、パッケージピンにわたってより少ない数のダイを使用することにより、製作プロセスは、ダイが同じウェハから、かつウェハ上の同じまたは近接するスポットから選択される頻度を増加させることが可能になり得る。したがって、パッケージ内のダイは、ダイが互いに物理的に近接し得る位置から来るので、同様のウェハプロセス変動を有し得る。

【0107】

図４Ａ～図４Ｆは、本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素１１０の物理的特性を変化させるために使用することができる例示的な構成の概略図である。

【0108】

図４Ａを参照すると、ＩＰＤ回路１３０に接続する第１のボンドワイヤ１８０＿１は、隣接する第１のボンドワイヤ１８０＿１間に第１の距離Ｄ１を有することができる。いくつかの実施形態では、隣接する第１のボンドワイヤ１８０＿１間の第１の距離Ｄ１は、第１のボンドワイヤ１８０＿１間の相互インダクタンスを変化させるように、および／またはボンディングパッド（例えば、ボンディングパッド１３２０上に設けることができる第１のボンドワイヤ１８０＿１の数を調整するように調整することができる。第１の距離Ｄ１は、製造公差内で予め決定され、（例えば、動作周波数またはインピーダンス整合などの特定の特性を有する半導体デバイスを製作する）製作中に均一なトランジスタベースの構成要素１１０に適用されてもよい。第１の距離Ｄ１は、例えば、ＩＰＤ回路１３０のインダクタンスなどの寄生相殺またはリアクタンス変動に影響を与える可能性があり、例えば、特定の入力インピーダンス整合または入力高調波終端を確立するために使用することができる。ボンドワイヤプロファイルおよび／または構成の変動によって影響を与えられ得る半導体デバイスの他の特性は、半導体デバイスの利得、線形性、および／または効率の修正を含む。

【0109】

ＩＰＤ回路１３０とトランジスタダイ１２０との間の第２のボンドワイヤ１８０＿２は、隣接する第２のボンドワイヤ１８０＿２間に第２の距離Ｄ２を有することができる。第１のボンドワイヤ１８０＿２と同様に、第２の距離Ｄ２は、結果として得られるパッケージに特定の特性を生成するために製造公差内で予め決定することができ、製作中に均一なトランジスタベースの構成要素１１０に適用することができる。第２の距離Ｄ２はまた、ＩＰＤ回路１３０のインダクタンスに影響を与える可能性がある。

【0110】

第１および第２のボンドワイヤ１８０＿１、１８０＿２の構成に加えて、第３および第４のボンドワイヤ１８０＿３、１８０＿４の構成も変更することができる。例えば、図４Ａは、図３Ｂの例示的な構成と比較して、第３および第４のボンドワイヤ１８０＿３、１８０＿４の数が異なり得ることを示している。主ＩＰＤ要素１３５と同調ＩＰＤ要素１３８との間の第４のボンドワイヤ１８０＿４の数を増加させると、ＩＰＤ回路１３０のインダクタンスが増加し、かつデバイスの電流搬送能力が増加し得る。

【0111】

図４Ａは、第１および第２のボンドワイヤ１８０＿１、１８０＿２が交互になってもよいことを示しているが、本開示はそのような構成に限定されない。図４Ｂは、第１および第２のボンドワイヤ１８０＿１、１８０＿２のうちの１つまたは複数が互いに隣接して配置されてもよいことを示している。例えば、図４Ｂでは、第１のボンドワイヤ１８０＿１は、それらの間に第３の距離Ｄ３を有するペアで配置され、第２のボンドワイヤ１８０＿２は、それらの間に第４の距離Ｄ４を有するペアで配置される。いくつかの実施形態では、距離Ｄ３およびＤ４は、互いに異なっていてもよい。図４Ｂはまた、第３のボンドワイヤ１８０＿３が主ＩＰＤ要素１３５と同調ＩＰＤ要素１３８との間に設けられず、ＩＰＤ回路１３０のインピーダンス整合および／または高調波終端能力を調整することができる一実施形態を示している。

【0112】

図４Ａおよび図４Ｂは、ボンドワイヤ構成を変えることによって均一なトランジスタベースの構成要素１１０によって提供され得る組み合わせの数の例を示している。多くの製作環境では、ボンドワイヤ構成は、製作プロセスの他の態様よりも変化が比較的複雑ではない。結果として、動作周波数およびインピーダンス整合などの異なる特性を有するデバイスパッケージ間の切り替えは、比較的簡単であり得る。

【0113】

ボンドワイヤ１８０の物理的載置に加えて、図４Ｃ～図４Ｆは、ボンドワイヤ１８０のプロファイルを変えることによって均一なトランジスタベースの構成要素１１０の特性を変更することができる機構を示している。例えば、図４Ｃを参照すると、ボンドワイヤ１８０は、第１のボンディング面４１０Ａと第２のボンディング面４１０Ｂとの間に結合されてもよい。第１および第２のボンディング面４１０Ａ、４１０Ｂは、均一なトランジスタベースの構成要素１１０のボンディング面のいずれかを表すことを意図している。例えば、第１のボンディング面４１０Ａは、ＩＰＤ回路１３０のボンディングパッド１３２であってもよく、第２のボンディング面４１０Ｂは、トランジスタダイ１２０の第１のボンディングパッド１２２であってもよい。図４Ｃ～図４Ｆは、均一なトランジスタベースの構成要素１１０についての接合構成の例を示すために提供されており、本開示を限定することを意図するものではない。

【0114】

ボンドワイヤ１８０は、第１および／または第２のボンディング面４１０Ａ、４１０Ｂの上に第１の高さＨ１だけ延びることができる。ボンドワイヤ１８０の高さＨ１は、例えば、ボンドワイヤ１８０が結合されている回路のインピーダンス（例えば、インダクタンス）に影響を与える可能性がある。ボンドワイヤ１８０の高さＨ１を変化させることによって、その長さを増加させることもでき、ボンドワイヤ１８０が接続される回路の特性を変更することができる。

【0115】

図４Ｄは、ボンドワイヤ１８０が第１および／または第２のボンディング面４１０Ａ、４１０Ｂの上に第２の高さＨ２だけ延びる一例を示している。第２の高さＨ２は、第１の高さＨ１とは異なっていてもよい。図４Ｃ～図４Ｄを比較すると、ボンドワイヤの高さを変えることによって、デバイスの特性を変更することができる。

【0116】

図４Ｅを参照すると、ボンドワイヤ１８０は、同じパッケージ内の異なる高さに設けられてもよい。例えば、第１のボンドワイヤ１８０が、第１および／または第２のボンディング面４１０Ａ、４１０Ｂの上に第３の高さＨ３だけ延び、第２のボンドワイヤ１８０が、第３の高さＨ３とは異なる第４の高さＨ４で第１および／または第２のボンディング面４１０Ａ、４１０Ｂの上に延びることができる。異なる高さを有するボンドワイヤ１８０を設けることは、異なる長さのボンドワイヤ１８０を含むことができ、均一なトランジスタベースの構成要素１１０のインピーダンスのより正確な制御を可能にすることができる。

【0117】

加えて、図４Ｅは、ほぼ同じ距離だけ離れた第１および／または第２のボンディング面４１０Ａ、４１０Ｂ上の点の間に延びるボンドワイヤを示している。例えば、第１のボンドワイヤ１８０は、第１のボンディング面４１０Ａ上の第１の点から第２のボンディング面４１０Ｂ上の第２の点に延びることができる。第１のボンディング面４１０Ａおよび第２のボンディング面４１０Ｂ上の第１の点は、（例えば、水平方向に）互いに離れた第３の距離Ｌ３であってもよい。第２のボンドワイヤ１８０は、第１のボンディング面４１０Ａ上の第３の点から第２のボンディング面４１０Ｂ上の第４の点に延びることができる。第１のボンディング面４１０Ａおよび第２のボンディング面４１０Ｂ上の第３の点は、（例えば、水平方向に）互いに離れた同じ第３の距離Ｌ３であってもよい。したがって、ボンドワイヤ１８０は、ほぼ同じ距離だけ離れているが、異なる高さにある点の間に延びることができる。

【0118】

図４Ｆは、ボンドワイヤ１８０が、異なる距離だけ離れており異なる高さにある点の間に延びる一例を示している。例えば、第１のボンドワイヤ１８０は、第１および／または第２のボンディング面４１０Ａ、４１０Ｂの上の第３の高さＨ３において、第１のボンディング面４１０Ａ上の第１の点から第２のボンディング面４１０Ｂ上の第２の点に延びることができる。第１のボンディング面４１０Ａおよび第２のボンディング面４１０Ｂ上の第１の点は、（例えば、水平方向に）互いに離れた第３の距離Ｌ３であってもよい。第２のボンドワイヤ１８０は、第１および／または第２のボンディング面４１０Ａ、４１０Ｂの上の第４の高さＨ４において、第１のボンディング面４１０Ａ上の第３の点から第２のボンディング面４１０Ｂ上の第４の点に延びることができる。第１のボンディング面４１０Ａおよび第２のボンディング面４１０Ｂ上の第３の点は、（例えば、水平方向に）互いに離れた第４の距離Ｌ４であってもよい。第４の距離Ｌ４は、第３の距離Ｌ３とは異なっていてもよい。ボンドワイヤ１８０の長さおよび／または高さを変えることによって、均一なトランジスタベースの構成要素１１０の特性は、より正確に制御することができる。

【0119】

図４Ａ～図４Ｆの例は、可能な多くの構成の単なる例示である。当業者によって理解されるように、多数の組み合わせが可能であり、その網羅的なリストは面倒であろう。ボンドワイヤ１８０の構成は、限定はしないが、ボンドワイヤ１８０の数、ボンドワイヤ１８０の配置、隣接するボンドワイヤ１８０間の距離、ボンドワイヤ１８０のプロファイル、ボンドワイヤ１８０のタイプ、および当業者によって理解される他の変形を含むいくつかの要因において調整可能であり得る。

【0120】

本開示の均一なトランジスタベースの構成要素１１０の実施形態は、図２～図４Ｆにおいて単一のＩＰＤ回路１３０を有するものとして示されているが、これは一例であることが理解されよう。図５は、本開示のいくつかの実施形態による、ＩＰＤ回路１３０が第１のＩＰＤ回路１３０であり、均一なトランジスタベースの構成要素１１０が第２のＩＰＤ回路１４０も含む例示的な実施形態を示している。

【0121】

第２のＩＰＤ回路１４０は、第１のＩＰＤ回路１３０と構造的に同様および／または同一であってもよいが、本開示はこれに限定されない。例えば、第２のＩＰＤ回路１４０は、主ＩＰＤ要素１４５と、１つまたは複数の同調ＩＰＤ要素１４８とを含むことができる。主ＩＰＤ要素１４５は、例えば、第２のＩＰＤ回路１４０の１つまたは複数のコンデンサ回路または他の回路要素を含んでもよい。主ＩＰＤ要素１４５は、例えば、インピーダンス整合および／または高調波終端機能を提供することができる。同調ＩＰＤ要素１４８は、第２のＩＰＤ回路１４０の追加のコンデンサ回路または他の回路要素を含んでもよい。本明細書で説明されるように、同調ＩＰＤ要素１４８は、同調機能を第２のＩＰＤ回路１４０に提供するように構成することができる。

【0122】

第２のＩＰＤ回路１４０は、ボンドワイヤ１８０を取り付けることができるボンディング面を含むことができる。例えば、第２のＩＰＤ回路１４０の主ＩＰＤ要素１４５は、ボンディングパッド１４４を有してもよい。いくつかの実施形態では、ボンディングパッド１４４は、主ＩＰＤ要素１４５の上面にあってもよく、主ＩＰＤ要素１４５内のＩＰＤ回路要素（例えば、コンデンサ）に結合してもよい。同調ＩＰＤ要素１４８は、ボンディングパッド１５４を有することができる。いくつかの実施形態では、ボンディングパッド１５４は、同調ＩＰＤ要素１４８の上面にあってもよく、同調ＩＰＤ要素１４８内のＩＰＤ回路要素（例えば、コンデンサ）に結合してもよい。

【0123】

均一なトランジスタベースの構成要素１１０の構造は、トランジスタダイ１２０と第２のＩＰＤ回路１４０との間の接合（例えば、ボンドワイヤ１８０を介して）を提供するように構成されてもよい。例えば、ボンドワイヤ１８０は、トランジスタダイ１２０の第２のボンディングパッド１２４から第２のＩＰＤ回路１４０の主ＩＰＤ要素１４５のボンディングパッド１４４に結合されてもよい。結果として、第２のＩＰＤ回路１４０をトランジスタダイ１２０に電気的に接続することができる。

【0124】

第２のＩＰＤ回路１４０は、例えば、インピーダンス整合および／または高調波終端をトランジスタダイ１２０に提供することができる。インピーダンス整合および／または高調波終端の構成は、ボンドワイヤ１８０のタイプおよび／または構成を変えることによって調整することができる。いくつかの実施形態では、インピーダンス整合および／または高調波終端は、第２のＩＰＤ回路１４０の同調ＩＰＤ要素１４８を主ＩＰＤ要素１４５に電気的に結合することによってさらに調整することが可能である。例えば、ボンドワイヤ１８０は、第２のＩＰＤ回路１４０の主ＩＰＤ要素１４５のボンディングパッド１４４と、第２のＩＰＤ回路１４０の同調ＩＰＤ要素１４８のボンディングパッド１５４のうちの１つまたは複数との間に結合されてもよい。

【0125】

いくつかの実施形態では、第１のＩＰＤ回路１３０は入力インピーダンス整合および／または高調波終端を提供してもよく、第２のＩＰＤ回路１４０は出力インピーダンス整合および／または高調波終端を提供してもよい。したがって、第１のＩＰＤ回路および／または第２のＩＰＤ回路１４０のボンドワイヤ構成を調整することによって、均一なトランジスタベースの構成要素１１０の入力および／または出力特性を同調させることができる。ボンドワイヤ１８０は、本明細書に記載の変形のいずれか、ならびに当業者によって理解される変形で提供され得ることが理解されよう。いくつかの実施形態では、第１のＩＰＤ回路１３０は第２のＩＰＤ回路１４０と同様の構成を有してもよいが、本開示はこれに限定されない。いくつかの実施形態では、第１のＩＰＤ回路１３０は、第２のＩＰＤ回路１４０とは異なっていてもよく、かつ／または異なる構成要素を含んでもよい。同様に、いくつかの実施形態では、第１のＩＰＤ回路１３０のボンドワイヤ構成は、第２のＩＰＤ回路１４０のボンドワイヤ構成と同じであってもよく、または異なっていてもよい。

【0126】

図５は、均一なトランジスタベースの構成要素１１０が単一の第１のＩＰＤ回路１３０および単一の第２のＩＰＤ回路１４０を含む例示的な実施形態を示しているが、本開示はこれに限定されない。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、複数の第１のＩＰＤ回路１３０および／または複数の第２のＩＰＤ回路１４０を含むことができる。図６は、そのような構成を示している。図６を参照すると、均一なトランジスタベースの構成要素１１０は、複数（例えば、２つ）の第１の（入力）ＩＰＤ回路１３０と、複数（例えば、２つ）の第２の（出力）ＩＰＤ回路１４０とを含むことができる。前述した図６の同じまたは同様の要素（例えば、同じ参照番号を有する要素）の説明は、簡潔にするために省略される。

【0127】

図６を参照すると、均一なトランジスタベースの構成要素１１０は、複数の第１のＩＰＤ回路１３０＿１、１３０＿２を含むことができる。複数の第１のＩＰＤ回路１３０＿１、１３０＿２は、デバイスパッケージの入力リードとトランジスタダイ１２０との間に結合されてもよい。加えて、均一なトランジスタベースの構成要素１１０は、複数の第２のＩＰＤ回路１４０＿１、１４０＿２を含むことができる。複数の第２のＩＰＤ回路１４０＿１、１４０＿２は、トランジスタダイ１２０とデバイスパッケージの出力リードとの間に結合されてもよい。

【0128】

図６では、２つの第１のＩＰＤ回路１３０＿１、１３０＿２および２つの第２のＩＰＤ回路１４０＿１、１４０＿２が示されているが、本開示はそのような構成に限定されないことが理解されよう。いくつかの実施形態では、３つ以上の第１のＩＰＤ回路１３０および／または３つ以上の第２のＩＰＤ回路１４０＿１、１４０＿２が存在してもよい。複数の第１のＩＰＤ回路１３０＿１、１３０＿２および／または複数の第２のＩＰＤ回路１４０＿１、１４０＿２の存在は、均一なトランジスタベースの構成要素１１０内のボンドワイヤ１８０の可能な構成におけるさらなる変形を可能にすることができる。

【0129】

例えば、いくつかの実施形態では、ボンドワイヤ１８０Ａが、均一なトランジスタベースの構成要素１１０の外部から（例えば、入力リードから）均一なトランジスタベースの構成要素１１０の縁部に隣接する第１のＩＰＤ回路１３０＿２に結合されてもよい。いくつかの実施形態では、ボンドワイヤ１８０Ｂが、第１のＩＰＤ回路１３０＿２のうちの１つまたは複数の上に延び、第１のＩＰＤ回路１３０＿１のうちの別の１つに接続することができる。加えて、いくつかの実施形態では、ボンドワイヤ１８０Ｃが、２つの隣接する第１のＩＰＤ回路１３０＿１、１３０＿２の間から結合されてもよい。いくつかの実施形態では、ボンドワイヤ１８０Ｄが、第１のＩＰＤ回路１３０＿２のうちの１つから延び、トランジスタダイ１２０（例えば、第１のＩＰＤ回路１３０＿１のうちの１つまたは複数の上に）に接続するか、または第１のＩＰＤ回路１３０のうちの別の１つに接続することができる。

【0130】

加えて、いくつかの実施形態では、ボンドワイヤ１８０Ｅが、均一なトランジスタベースの構成要素１１０の外部から（例えば、出力リードから）均一なトランジスタベースの構成要素１１０の縁部に隣接する第２のＩＰＤ回路１４０＿２に結合されてもよい。いくつかの実施形態では、ボンドワイヤ１８０Ｆが、第２のＩＰＤ回路１４０＿２のうちの１つまたは複数の上に延び、第２のＩＰＤ回路１４０＿１のうちの別の１つに接続することができる。加えて、いくつかの実施形態では、ボンドワイヤ１８０Ｇが、２つの隣接する第２のＩＰＤ回路１４０＿１、１４０＿２の間に結合されてもよい。いくつかの実施形態では、ボンドワイヤ１８０Ｇが、第２のＩＰＤ回路１４０＿２のうちの１つから延び、トランジスタダイ１２０（例えば、第２のＩＰＤ回路１４０＿１のうちの１つまたは複数の上に）に接続するか、または第２のＩＰＤ回路１４０のうちの別の１つに接続することができる。

【0131】

第１のＩＰＤ回路１３０＿１、１３０＿２の各々は、主ＩＰＤ要素１３５と、１つまたは複数の同調ＩＰＤ要素１３８とを含むことができる。同様に、第２のＩＰＤ回路１４０＿１、１４０＿２の各々は、主ＩＰＤ要素１４５と、１つまたは複数の同調ＩＰＤ要素１４８とを含むことができる。ボンドワイヤ１８０は、主ＩＰＤ要素１３５、１４５と同調ＩＰＤ要素１３８、１４８との間に結合され、第１および第２のＩＰＤ回路１３０＿１、１３０＿２、１４０＿１、１４０＿２の特性（例えば、インピーダンス）を調整することができる。第１のＩＰＤ回路１３０＿１、１３０＿２の同調ＩＰＤ要素１３８の構成（例えば、接続ボンドワイヤ１８０の数および構成）は、同じである必要はない。同様に、第２のＩＰＤ回路１４０＿１、１４０＿２の同調ＩＰＤ要素１４８の構成（例えば、接続ボンドワイヤ１８０の数および構成）は、同じである必要はない。

【0132】

図７は、本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素１１０の概略図である。図７は、本開示のいくつかの実施形態の一般的な例を示すことを意図している。図７に示される実施形態は、複数のパッケージにおける均一なトランジスタベースの構成要素１１０の使用を説明するのを支援するために、本明細書で提供されるさらなる図で使用される。

【0133】

例えば、図７は、均一なトランジスタベースの構成要素１１０を示している。本明細書で説明されるように、均一なトランジスタベースの構成要素１１０は、１つまたは複数の第１のＩＰＤ回路１３０および／または１つまたは複数の第２のＩＰＤ回路１４０を含むことができる。図７に示されるデバイスの数は、例示のみを目的としており、本開示を限定することを意図するものではない。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、複数のトランジスタダイ１２０を含むことができる。例えば、図７は２つの第１のＩＰＤ回路１３０のみを示しているが、均一なトランジスタベースの構成要素１１０は、Ｋ個の第１のＩＰＤ回路１３０を含んでもよい。同様に、図７は２つの第２のＩＰＤ回路１４０のみを示しているが、均一なトランジスタベースの構成要素１１０は、Ｌ個の第２のＩＰＤ回路１４０を含んでもよい。図７では、１つまたは複数の第１のＩＰＤ回路１３０および１つまたは複数の第２のＩＰＤ回路１４０は、任意選択であることを示すために点線で示されている。例えば、いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、第１のＩＰＤ回路１３０、１つの第１のＩＰＤ回路１３０、または複数の第１のＩＰＤ回路１３０を含まなくてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、第２のＩＰＤ回路１４０、１つの第２のＩＰＤ回路１４０、または複数の第２のＩＰＤ回路１４０を含まなくてもよい。

【0134】

第１のＩＰＤ回路１３０および第２のＩＰＤ回路１４０は、図２～図６に関して本明細書で説明した第１および第２のＩＰＤ回路１３０、１４０と同様に構成することができる。言い換えれば、第１のＩＰＤ回路１３０は、主ＩＰＤ要素１３５と、１つまたは複数の同調ＩＰＤ要素１３８とを含むことができ、第２のＩＰＤ回路１４０は、主ＩＰＤ要素１４５と、１つまたは複数の同調ＩＰＤ要素１４８とを含むことができる。いくつかの実施形態では、第１のＩＰＤ回路１３０は、第２のＩＰＤ回路１４０と実質的に同様および／または同一であってもよいが、本開示はこれに限定されない。

【0135】

第１のＩＰＤ回路１３０および第２のＩＰＤ回路１４０は、１つまたは複数のボンドワイヤ１８０によってトランジスタダイ１２０に選択的に結合されるように構成されてもよい。加えて、同調ＩＰＤ要素１３８、１４８は、第１および第２のＩＰＤ回路１３０、１４０の主ＩＰＤ要素１３５、１４５に選択的に結合されるように構成されてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０の要素をどのように相互接続することができるかを示すために、例示的なボンドワイヤ１８０が図７に破線で示されている。ボンドワイヤ１８０は、本明細書で説明されるように、ボンドワイヤの位置ならびにプロファイルの両方が選択的に構成可能であり、均一なトランジスタベースの構成要素１１０の特性を修正するために必要に応じて修正することができることを示すために破線を使用して示されている。

【0136】

図８は、本開示のいくつかの実施形態による、半導体パッケージ１００における均一なトランジスタベースの構成要素１１０の使用の一例を示している。いくつかの実施形態では、パッケージ１００は、複数の入力リード２１０と、複数の出力リード２２０とを含むことができる。いくつかの実施形態では、半導体パッケージ１００は、デュアルフラットノーリード（ＤＦＮ）パッケージであってもよいが、本開示の実施形態はこれに限定されない。いくつかの実施形態では、半導体パッケージ１００は、クワッドフラットノーリード（ＱＦＮ）パッケージであってもよい。

【0137】

複数の均一なトランジスタベースの構成要素１１０をパッケージ１００内に配置し、構成可能な半導体デバイスプラットフォームを提供することができる。例えば、いくつかの実施形態では、Ｎ個の均一なトランジスタベースの構成要素１１０は、パッケージ１００の基板および／またはサブマウント１０５上に配置されてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０の個々の構成要素（例えば、ＩＰＤデバイスおよび／またはトランジスタダイ）は、例えば、共晶接合、Ａｇ焼結、または他の既知の技法によって、サブマウント１０５にそれぞれ接合されてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０の個々の構成要素（例えば、ＩＰＤデバイスおよび／またはトランジスタダイ）を最初にキャリア基板に取り付けることができ、キャリア基板をサブマウント１０５に接合することができる。

【0138】

図８では、パッケージ１００は、ボンドワイヤなしで示されている。本明細書で説明されるように、均一なトランジスタベースの構成要素１１０の使用は、互いに異なる物理的特性を有する複数の異なる最終パッケージを提供することができるパッケージ１００の単一または少数の変形の使用を可能にすることができる。パッケージ１００の均一なトランジスタベースの構成要素１１０に取り付けられたボンドワイヤの構成を変えることによって、従来の処理よりも複雑さが少ない異なるタイプの異なるデバイスを提供することができる。

【0139】

加えて、複数の均一なトランジスタベースの構成要素１１０を利用することによって、パッケージ１００の異なる経路間の位相関係を比較的一定に維持することができる。パッケージの異なる経路においてトランジスタダイおよび／またはＩＰＤ回路の異なる構成を使用するパッケージでは、異なる経路間の位相関係を変更することができる。経路の各々の間で比較的一定のデバイスのセットを使用することによって、経路の各々の間の位相対称性を維持することができる。結果として、パッケージの入力および出力リードは、同じまたは実質的に同じ絶対位相に維持され得る。

【0140】

図９Ａ～図９Ｇは、本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素１１０を利用するデバイスパッケージの例示的な構成を示している。図９Ａ～図９Ｇでは、均一なトランジスタベースの構成要素１１０は、図７に関して上述したフォーマットを使用して概略的に示されている。しかし、当業者によって理解されるように、均一なトランジスタベースの構成要素１１０は、複数のＩＰＤ回路１３０、１４０および／または１つまたは複数のトランジスタダイ１２０を含むことができる。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、すべて同じまたは同様のデバイスである第１のＩＰＤ回路１３０を含むことができる。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、すべて同じまたは同様のデバイスである第２のＩＰＤ回路１４０を含むことができる。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０の各々の第１のＩＰＤ回路１３０および第２のＩＰＤ回路１４０は、同じまたは同様のデバイスであってもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０の各々のトランジスタダイ１２０は、同じまたは同様のデバイスであってもよい。

【0141】

パッケージは、複数の均一なトランジスタベースの構成要素１１０を含むことができるが、ボンドワイヤ構成を変えるだけでいくつかの異なるデバイス構成を達成することができる。例えば、図９Ａを参照すると、デバイスパッケージ１００Ａが、各々が単一の入力リード２１０および単一の出力リード２２０に結合されるＮ個の均一なトランジスタベースの構成要素１１０を組み込むことができる。例えば、１つまたは複数のボンドワイヤ１８０を、入力リード２１０と第１の均一なトランジスタベースの構成要素１１０との間、入力リード２１０と第２の均一なトランジスタベースの構成要素１１０との間、および入力リード２１０と第Ｎの均一なトランジスタベースの構成要素１１０との間に結合することができる。図９Ａでは、入力リード２１０と均一なトランジスタベースの構成要素１１０のそれぞれを接続する１つのボンドワイヤ１８０のみが示されているが、複数のボンドワイヤ１８０が使用されてもよいことが理解されよう。入力リード２１０と均一なトランジスタベースの構成要素１１０との間と同様の方式で、１つまたは複数のボンドワイヤ１８０を出力リード２２０と様々な均一なトランジスタベースの構成要素１１０との間に結合することができる。いくつかの実施形態では、パッケージ１００Ａで使用されるよりも均一なトランジスタベースの構成要素１１０がパッケージ１００Ａに存在してもよい。すなわち、いくつかの均一なトランジスタベースの構成要素１１０がパッケージ１００Ａに存在してもよいが、ボンドワイヤ１８０でパッケージ１００Ａにおいて相互接続されなくてもよい。

【0142】

均一なトランジスタベースの構成要素１１０のそれぞれの中において、ボンドワイヤ１８０を使用して均一なトランジスタベースの構成要素１１０の回路間に接続を行うことができる。例えば、本明細書で説明するように、ボンドワイヤ１８０を使用して、ＩＰＤ回路１３０、１４０の個々の間、およびＩＰＤ回路１３０、１４０とトランジスタダイ１２０との間に接続を行うことができる。いくつかの実施形態では、ボンドワイヤ１８０を使用して、図３Ａ～図６に関して本明細書で説明したように、ＩＰＤ回路の主要素と同調要素との間の接続を行うことが可能である。したがって、入力リード２１０とそれぞれの均一なトランジスタベースの構成要素１１０との間の接続は、特定のタイプの増幅器パッケージを生成することができ、均一なトランジスタベースの構成要素１１０の間および内部のボンドワイヤ１８０の配置は、デバイスパッケージ１００Ａのいくつかの変形を可能にすることができる。

【0143】

図９Ｂは、本開示のいくつかの実施形態による、デバイスパッケージ１００Ｂの１：１構成を示している。前述したものと同じまたは同様である図９Ｂの詳細は、簡潔にするために省略される。図９Ｂを参照すると、デバイスパッケージ１００Ｂが、各々が単一の入力リード２１０および単一の出力リード２２０にそれぞれ結合されたＮ個の均一なトランジスタベースの構成要素１１０を組み込むことができる。例えば、第１のボンドワイヤ１８０が、第１の入力リード２１０と、均一なトランジスタベースの構成要素１１０のうちの１つの第１のサブセットとの間に結合されてもよく、第２のボンドワイヤ１８０が、第２の入力リード２１０と、均一なトランジスタベースの構成要素１１０のうちの１つの第２のサブセットとの間に結合されてもよく、第Ｎのボンドワイヤ１８０が、第Ｎの入力リード２１０と、均一なトランジスタベースの構成要素１１０のうちの１つの第Ｎのサブセットとの間に結合されてもよい。図９Ｂでは、各入力リード２１０と均一なトランジスタベースの構成要素１１０のそれぞれを接続する１つのボンドワイヤ１８０のみが示されているが、複数のボンドワイヤ１８０が使用されてもよいことが理解されよう。入力リード２１０と均一なトランジスタベースの構成要素１１０との間と同様の方式で、１つまたは複数のボンドワイヤ１８０を各出力リード２２０と各均一なトランジスタベースの構成要素１１０との間にそれぞれ結合することができる。前述したように、ボンドワイヤ１８０を使用して、均一なトランジスタベースの構成要素１１０の回路間に接続を行うことができる。図９Ｂに示される構成は、各々がそれ自体の入力および出力リードを有するＮ個の別々の増幅器経路をもたらすことができる。

【0144】

図９Ｂでは、入力リード２１０を均一なトランジスタベースの構成要素１１０に接続し、均一なトランジスタベースの構成要素１１０を出力リード２２０に接続する同じ数のボンドワイヤ１８０を有するデバイスパッケージ１００Ｂの経路の各々が示されている。しかし、本開示は、そのような構成に限定されない。図９Ｃは、ボンドワイヤ１８０の数が異なる経路間で変化するデバイスパッケージ１００Ｃを示している。例えば、図９Ｃを参照すると、第１の増幅器経路９１０Ａが、入力リード２１０と均一なトランジスタベースの構成要素１１０との間および／または均一なトランジスタベースの構成要素１１０と出力リード２２０との間に第１の数および／または構成のボンドワイヤ１８０を組み込むことができる。これらは単一のボンドワイヤとして示されているが、これは一例にすぎず、本開示から逸脱することなく、他の構成および／またはプロファイルを使用することができることが理解されよう。

【0145】

図９Ｃに示されるように、第２の増幅器経路９１０Ｂが、第１の増幅器経路９１０Ａとは異なる構成および／または数のボンドワイヤ１８０を有することができる。第３の増幅器経路９１０Ｃが、第１および第２の増幅器経路９１０Ａ、９１０Ｂとは異なる構成および／または数のボンドワイヤ１８０を有することができる。

【0146】

図９Ｃはまた、第３の増幅器経路９１０Ｃがまた、第１および第２の増幅器経路９１０Ａ、９１０Ｂの均一なトランジスタベースの構成要素１１０内とは異なる均一なトランジスタベースの構成要素１１０内のボンドワイヤ１８０の構成を有することを示している。例えば、第３の増幅器経路９１０Ｃは、ＩＰＤ回路１３０、１４０の主ＩＰＤ要素１３５、１４５と同調ＩＰＤ要素１３８、１４８との間にボンドワイヤ１８０を有するものとして示されている。したがって、本開示の実施形態は、均一なトランジスタベースの構成要素１１０におけるおよび／または均一なトランジスタベースの構成要素１１０の内部の接続が特定のパッケージの均一なトランジスタベースの構成要素１１０内で変化する構成をサポートする。

【0147】

図９Ｃの第Ｎの増幅器経路９１０Ｎは、入力側および出力側が互いに異なる構成を有するボンドワイヤ１８０を含むことができることを示している。例えば、入力リード２１０と均一なトランジスタベースの構成要素１１０との間のボンドワイヤ１８０の数および／または構成は、均一なトランジスタベースの構成要素１１０と出力リード２２０との間のボンドワイヤ１８０の数および／または構成とは異なり得る。

【0148】

図９Ａ～図９Ｃでは、均一なトランジスタベースの構成要素１１０の様々なＩＰＤ回路１３０、１４０の各々の間のボンドワイヤ１８０が示されている。しかし、本開示は、そのような構成に限定されない。図９Ｄに示されるように、パッケージ１００Ｄが、均一なトランジスタベースの構成要素１１０のすべてのデバイスに接続されなくてもよい。例えば、均一なトランジスタベースの構成要素１１０は、図７に示されるように配置された複数の第１のＩＰＤ回路１３０＿１、１３０＿２を含むことができる。いくつかの実施形態では、１つまたは複数のボンドワイヤ１８０は、入力リード２１０と第１のＩＰＤ回路１３０＿１のうちの１つとの間に結合されてもよいが、第１のＩＰＤ回路１３０＿２のうちの別のものには結合されなくてもよい。すなわち、第１のＩＰＤ回路１３０＿２は、パッケージ１００Ｄ内に存在してもよいが、それに接続されたボンドワイヤ１８０を有していなくてもよい。これは直感に反すると思われるかもしれないが、パッケージの柔軟性および処理コストの削減に関して得られる利点は、パッケージ１００Ｄで最終的に使用されない均一なトランジスタベースの構成要素１１０にデバイスを含めることを経済的に有益にすることができる。したがって、デバイスは、パッケージ１００Ｄの動作中に存在するが、実質的に休止したまま（例えば、信号が意図的にデバイスを通過しない）であり得る。

【0149】

図９Ａ～図９Ｄは１：１構成を示しているが、本開示はこれに限定されない。図９Ｅは、本開示のいくつかの実施形態による、Ｍ：Ｍ構成を示している。図９Ｅを参照すると、デバイスパッケージ１００Ｅが、単一の入力リード２１０および単一の出力リード２２０に結合されたＭ個の均一なトランジスタベースの構成要素１１０を組み込むことができる。例えば、１つまたは複数のボンドワイヤ１８０を、第１の入力リード２１０とＭ個の均一なトランジスタベースの構成要素１１０のサブセットとの間、および別の入力リード２１０とＭ個の均一なトランジスタベースの構成要素１１０のサブセットとの間に結合することができる。図９Ｅでは、Ｍ個のデバイスが２つのデバイス（例えば、２：２構成）として示されているが、本開示はこれに限定されない。図９Ｅでは、入力リード２１０とＭ個の均一なトランジスタベースの構成要素１１０のそれぞれを接続する１つのボンドワイヤ１８０のみが示されているが、複数のボンドワイヤ１８０が使用されてもよいことが理解されよう。入力リード２１０とＭ個の均一なトランジスタベースの構成要素１１０との間と同様の方式で、１つまたは複数のボンドワイヤ１８０を出力リード２２０とＭ個の均一なトランジスタベースの構成要素１１０との間に結合することができる。前述したように、ボンドワイヤ１８０を使用して、均一なトランジスタベースの構成要素１１０の回路間に接続を行うことができる。図９Ｂに示される構成は、各々がそれ自体の入力および出力リードを有する複数の別々の増幅器経路をもたらすことができる。

【0150】

図９Ａ～図９Ｅの対称構成に加えて、本開示の実施形態はまた、非対称構成における均一なトランジスタベースの構成要素１１０の使用をサポートする。従来技術では、トランジスタパッケージにおける非対称構成の使用は、増幅器パッケージ内の異なる経路上に異なるサイズを有する異なるトランジスタダイの使用によって達成されることが多い。均一なトランジスタベースの構成要素１１０に関して本明細書で使用される場合、非対称性および／または非対称構成は、各入力において（例えば、入力リード２１０において）異なる電力レベルで提供される、（（例えば、入力リード２１０に結合された）所与の経路上のトランジスタダイ１２０のゲート外周のすべての合計として）異なる総ゲート外周を有する、かつ／または第１の経路のトランジスタダイ１２０が第２の経路のトランジスタダイ１２０とは異なる入力電力が提供される構成を有する経路を有する増幅器パッケージを指す。（例えば、並列にトランジスタダイ１２０を接続することによって）単一の経路上で複数の均一なトランジスタベースの構成要素１１０を組み合わせることによって、本開示による実施形態は、異なるタイプのトランジスタダイを使用することにより従来達成されていた共通のトランジスタベースの構成要素１１０の組み合わせを使用することによって非対称性を達成することができる。本開示の実施形態は、製造の複雑さが少なく、修正が容易な同等の非対称性能を提供することができる。

【0151】

図９Ｆは、本開示のいくつかの実施形態による、Ｓ：Ｔ非対称構成を有するデバイスパッケージ１００Ｆを示している。図９Ｆを参照すると、デバイスパッケージ１００Ｆが、第１の入力リード２１０および第１の出力リード２２０に結合されたＳ個の均一なトランジスタベースの構成要素１１０のサブセット、ならびに第２の入力リード２１０および第２の出力リード２２０に結合されたＴ個の均一なトランジスタベースの構成要素１１０のサブセットを組み込むことができ、ＳおよびＴは、異なる自然数である。例えば、１つまたは複数のボンドワイヤ１８０を、第１の入力リード２１０とＳ個の均一なトランジスタベースの構成要素１１０との間、および第２の入力リード２１０とＴ個の均一なトランジスタベースの構成要素１１０との間に結合することができる。図９Ｆでは、Ｓ個のデバイスが１つのデバイスとして示され、Ｔ個のデバイスが３つのデバイス（例えば、１：３構成）として示されているが、本開示はこれに限定されない。図９Ｆでは、第１の入力リード２１０をＳ個の均一なトランジスタベースの構成要素１１０のそれぞれに接続し、第２の入力リード２１０をＴ個の均一なトランジスタベースの構成要素１１０のそれぞれに接続する１つのボンドワイヤ１８０のみが示されているが、複数のボンドワイヤ１８０が使用されてもよいことが理解されよう。入力リード２１０とＳ個およびＴ個の均一なトランジスタベースの構成要素１１０との間と同様の方式で、１つまたは複数のボンドワイヤ１８０を第１の出力リード２２０とＳ個の均一なトランジスタベースの構成要素１１０との間、および第２の出力リード２２０とＴ個の均一なトランジスタベースの構成要素１１０との間に結合することができる。前述したように、ボンドワイヤ１８０を使用して、均一なトランジスタベースの構成要素１１０の回路間に接続を行うことができる。図９Ｆに示される構成は、各々がそれ自体の入力および出力リードを有する非対称である複数の増幅器経路（例えば、異なる増幅器利得を有する経路）を有するデバイスパッケージ１００Ｆをもたらすことができる。例えば、デバイスパッケージ１００Ｆの複数の経路は、ドハティ増幅器または他の非対称構成の主およびピーク増幅器であってもよい。

【0152】

図９Ｆを参照すると、均一なトランジスタベースの構成要素１１０の各々が同じタイプ／サイズのトランジスタダイ１２０を含む場合、第１の経路（例えば、１つの均一なトランジスタベースの構成要素１１０を有する経路）上のトランジスタダイ１２０の総ゲート外周は、第２の経路（例えば、３つの均一なトランジスタベースの構成要素１１０を有する経路）上のトランジスタダイ１２０の総ゲート外周とは異なることが分かる。これは、第２の経路上でより高い利得および／または電力処理能力を提供する能力をもたらし得る。また、図９Ｆに示される２つの経路において異なる数の均一なトランジスタベースの構成要素１１０を結合するボンドワイヤ１８０が与えられると、同じ電力が入力リード２１０の各々に印加される場合、異なる電力レベルが２つの経路の均一なトランジスタベースの構成要素１１０に送達される。いくつかの実施形態では、異なる電力レベルが入力リード２１０に印加される場合、同じ電力が２つの経路の均一なトランジスタベースの構成要素１１０に送達されてもよい。したがって、複数の均一なトランジスタベースの構成要素１１０の異なるサブセットを入力リードに結合することによって、均一なトランジスタベースの構成要素１１０を使用して非対称トランジスタパッケージを提供することができる。

【0153】

図９Ｇは、図９Ｆと幾分同様であるデバイスパッケージ１００Ｇを示しているが、ボンドワイヤ１８０の位置決めを変更するだけで様々な均一なトランジスタベースの構成要素１１０の構成を再配置することができることを示している。例えば、デバイスパッケージ１００Ｇは、入力リード２１０（および出力リード２２０）を反転させた図９Ｆと同様のＴ：Ｓ構成を含む。図９Ｇはまた、均一なトランジスタベースの構成要素１１０Ｎのうちの１つ（図９Ｇの底部の均一なトランジスタベースの構成要素１１０Ｎ）が、他の増幅器経路の均一なトランジスタベースの構成要素１１０内とは異なる均一なトランジスタベースの構成要素１１０Ｎ内のボンドワイヤ１８０の構成を有することを示している。例えば、均一なトランジスタベースの構成要素１１０Ｎは、ＩＰＤ回路１３０、１４０の主ＩＰＤ要素１３５、１４５と同調ＩＰＤ要素１３８、１４８との間にボンドワイヤ１８０を有するものとして示されている。したがって、本開示の実施形態は、均一なトランジスタベースの構成要素１１０内の接続が、均一なトランジスタベースの構成要素１１０および／または特定のパッケージの経路内で変更される構成をサポートする。

【0154】

図９Ａ～図９Ｇでは、様々なデバイスパッケージ１００Ａ～１００Ｇは、入力リード２１０と均一なトランジスタベースの構成要素１１０との間および／または出力リード２２０と均一なトランジスタベースの構成要素１１０との間に直接構成されたボンドワイヤ１８０を有することを示している。しかし、これらの構成は、説明を簡略化するために提示されており、本開示の実施形態を限定することを意図するものではない。例えば、いくつかの実施形態では、結合器、スプリッタ、バイアス回路、他の制御回路などの追加の回路要素が、入力および出力リード２１０、２２０と均一なトランジスタベースの構成要素１１０との間に結合されてもよい。

【0155】

図１０は、本開示のいくつかの実施形態による、デバイスパッケージを製作するためのプロセスを示している。図１０を参照すると、プロセスは、パッケージ内に複数の均一なトランジスタベースの構成要素を配置すること１０１０を含むことができる。例えば、均一なトランジスタベースの構成要素は、図に示され、本明細書で説明される均一なトランジスタベースの構成要素１１０と同様であってもよい。パッケージは、例えば、本明細書に記載のものなどのオープンキャビティパッケージおよび／またはオーバーモールドパッケージを含むことができる。いくつかの実施形態では、パッケージは、ＤＦＮまたはＱＦＮパッケージを含むことができる。パッケージ内に均一なトランジスタベースの構成要素を載置することは、パッケージのサブマウント上に個々の構成要素（例えば、ＩＰＤ回路および／またはトランジスタダイ）を載置および／または接合することを含むことができる。いくつかの実施形態では、均一なトランジスタベースの構成要素のデバイスは、最初にキャリア基板に接合されてもよく、キャリア基板は、パッケージのサブマウントに載置および／または接合されてもよい。

【0156】

プロセスは、均一なトランジスタベースの構成要素のうちの１つまたは複数とパッケージの１つまたは複数の入力リードとの間にボンドワイヤを載置すること１０２０を含むことができる。例えば、ボンドワイヤの一端は、入力リードに接合されてもよく、他端は、ＩＰＤデバイスの１つまたは複数のボンディングパッドおよび／または均一なトランジスタベースの構成要素のトランジスタダイに接合されてもよい。いくつかの実施形態では、パッケージの異なる入力リードは、パッケージの均一なトランジスタベースの構成要素の異なる組み合わせに結合されてもよい。

【0157】

プロセスは、均一なトランジスタベースの構成要素のうちの１つまたは複数とパッケージの１つまたは複数の出力リードとの間にボンドワイヤを載置すること１０３０を含むことができる。例えば、ボンドワイヤの一端は、出力リードに接合されてもよく、他端は、ＩＰＤデバイスの１つまたは複数のボンディングパッドおよび／または均一なトランジスタベースの構成要素のトランジスタダイに接合されてもよい。いくつかの実施形態では、パッケージの異なる出力リードは、パッケージの均一なトランジスタベースの構成要素の異なる組み合わせに結合されてもよい。

【0158】

プロセスは、均一なトランジスタベースの構成要素のそれぞれのデバイス間にボンドワイヤを載置すること１０４０を含むことができる。例えば、ボンドワイヤの一端は、均一なトランジスタベースの構成要素の１つのＩＰＤデバイスのボンディングパッドに接合されてもよく、他端は、均一なトランジスタベースの構成要素の別の１つのＩＰＤデバイスまたはトランジスタダイに接合されてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素の構成を調整するために、本明細書で説明されるように、ボンドワイヤをＩＰＤデバイスの同調要素とＩＰＤデバイスの主要素との間に設けることができる。

【0159】

図１１は、本開示のいくつかの実施形態による、均一なトランジスタベースの構成要素を利用して複数のデバイスパッケージを製作するためのプロセスを示している。図１１を参照すると、プロセスは、第１のパッケージおよび第２のパッケージ内に複数の均一なトランジスタベースの構成要素を配置すること１１１０を含むことができる。例えば、均一なトランジスタベースの構成要素は、図に示され、本明細書で説明される均一なトランジスタベースの構成要素１１０と同様であってもよい。第１および第２のパッケージは、例えば、本明細書に記載のものなどのオープンキャビティパッケージおよび／またはオーバーモールドパッケージを含むことができる。いくつかの実施形態では、第１および第２のパッケージは、ＤＦＮまたはＱＦＮパッケージを含むことができる。いくつかの実施形態では、第１のパッケージは、第２のパッケージとは異なっていてもよい。第１および第２のパッケージ内に均一なトランジスタベースの構成要素を載置することは、第１および第２のパッケージのサブマウント上に均一なトランジスタベースの構成要素の個々の構成要素（例えば、ＩＰＤ回路および／またはトランジスタダイ）を載置および／または接合することを含むことができる。いくつかの実施形態では、均一なトランジスタベースの構成要素のデバイスは、最初にキャリア基板に接合されてもよく、キャリア基板は、第１および／または第２のパッケージのサブマウントに載置および／または接合されてもよい。いくつかの実施形態では、第１のパッケージ内の複数の均一なトランジスタベースの構成要素のレイアウト（例えば、サブマウント／基板上の空間配置）は、第２のパッケージ内の複数の均一なトランジスタベースの構成要素のレイアウトと同一であってもよい。

【0160】

プロセスは、第１の構成において第１のパッケージの均一なトランジスタベースの構成要素のうちの１つまたは複数の間にボンドワイヤを選択的に接続すること１１２０を含むことができる。例えば、ボンドワイヤは、第１のパッケージの入力リードのうちの１つまたは複数、および第１のパッケージ内に載置された均一なトランジスタベースの構成要素のうちの１つまたは複数に接合されてもよい。加えて、ボンドワイヤは、均一なトランジスタベースの構成要素のうちの１つまたは複数と第１のパッケージの１つまたは複数の出力リードとの間に載置されてもよい。また、ボンドワイヤは、均一なトランジスタベースの構成要素のそれぞれのデバイス間に載置されてもよい。第１のパッケージ内の様々なボンドワイヤの載置は、第１の構成と呼ばれる場合がある。

【0161】

プロセスは、第２の構成において第２のパッケージの均一なトランジスタベースの構成要素のうちの１つまたは複数の間にボンドワイヤを選択的に接続すること１１３０を含むことができる。第１のパッケージと同様に、ボンドワイヤは、第２のパッケージの１つまたは複数の入力リードと均一なトランジスタベースの構成要素のうちの１つまたは複数との間、第２のパッケージの１つまたは複数の出力リードと均一なトランジスタベースの構成要素のうちの１つまたは複数との間、および均一なトランジスタベースの構成要素のそれぞれの様々なデバイス間に載置されてもよい。第２のパッケージのボンドワイヤは、第１のパッケージの第１の構成とは異なる第２の構成に配置されてもよい。例えば、第１のパッケージは、対称パッケージ（例えば、Ｍ：Ｍトランジスタパッケージ）として構成されてもよく、第２のパッケージは、非対称パッケージ（例えば、Ｓ：Ｔトランジスタパッケージ）として構成されてもよい。このようにして、それぞれのパッケージの均一なトランジスタベースの構成要素内およびそれらの間のボンドワイヤ構成のみおよび／または主にボンドワイヤ構成を変化させながら、第１のパッケージとは異なる動作をする第２のパッケージを提供することができる。

【0162】

本明細書で説明するように、均一なトランジスタベースの構成要素のいくつかの実施形態は、均一なＩＰＤデバイスおよび／または均一なトランジスタダイを含むことができる。図１２は、本開示のいくつかの実施形態による、均一なＩＰＤ回路１３０、１４０を組み込んだ均一なトランジスタベースの構成要素１１０の概略図である。図１２は、トランジスタダイ１２０’を変化させることができる一方で、ＩＰＤ回路１３０、１４０のうちの１つまたは複数を均一にすることができる均一なトランジスタベースの構成要素１１０の一実施形態を示している。

【0163】

例えば、図１２は、均一なトランジスタベースの構成要素１１０を示している。本明細書で説明されるように、均一なトランジスタベースの構成要素１１０は、１つまたは複数の第１のＩＰＤ回路１３０および／または１つまたは複数の第２のＩＰＤ回路１４０を含むことができる。図１２に示されるデバイスの数は、例示のみを目的としており、本開示を限定することを意図するものではない。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、複数のトランジスタダイ１２０’を含むことができる。例えば、図１２は２つの第１のＩＰＤ回路１３０のみを示しているが、均一なトランジスタベースの構成要素１１０は、Ｋ個の第１のＩＰＤ回路１３０を含んでもよい。同様に、図１２は２つの第２のＩＰＤ回路１４０のみを示しているが、均一なトランジスタベースの構成要素１１０は、Ｌ個の第２のＩＰＤ回路１４０を含んでもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、第１のＩＰＤ回路１３０、１つの第１のＩＰＤ回路１３０、または複数の第１のＩＰＤ回路１３０を含まなくてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０は、第２のＩＰＤ回路１４０、１つの第２のＩＰＤ回路１４０、または複数の第２のＩＰＤ回路１４０を含まなくてもよい。

【0164】

第１のＩＰＤ回路１３０および第２のＩＰＤ回路１４０は、図２～図６に関して本明細書で説明した第１および第２のＩＰＤ回路１３０、１４０と同様に構成することができる。言い換えれば、第１のＩＰＤ回路１３０は、主ＩＰＤ要素１３５と、１つまたは複数の同調ＩＰＤ要素１３８とを含むことができ、第２のＩＰＤ回路１４０は、主ＩＰＤ要素１４５と、１つまたは複数の同調ＩＰＤ要素１４８とを含むことができる。いくつかの実施形態では、第１のＩＰＤ回路１３０は、第２のＩＰＤ回路１４０と実質的に同様および／または同一であってもよいが、本開示はこれに限定されない。

【0165】

第１のＩＰＤ回路１３０および第２のＩＰＤ回路１４０は、１つまたは複数のボンドワイヤ１８０によってトランジスタダイ１２０’に選択的に結合されるように構成されてもよい。加えて、同調ＩＰＤ要素１３８、１４８は、第１および第２のＩＰＤ回路１３０、１４０の主ＩＰＤ要素１３５、１４５に選択的に結合されるように構成されてもよい。いくつかの実施形態では、均一なトランジスタベースの構成要素１１０の要素をどのように相互接続することができるかを示すために、例示的なボンドワイヤ１８０が図１２に破線で示されている。ボンドワイヤ１８０は、本明細書で説明されるように、ボンドワイヤの位置ならびにプロファイルの両方が選択的に構成可能であり、均一なトランジスタベースの構成要素１１０の特性を修正するために必要に応じて修正することができることを示すために破線を使用して示されている。

【0166】

図１２では、トランジスタダイ１２０’は、トランジスタダイ１２０’の均一性が均一なトランジスタベースの構成要素１１０のそれぞれの間で維持され得ないことを示すために点線で示されている。すなわち、複数の均一なトランジスタベースの構成要素１１０がパッケージ内に載置されてもよく、第１のＩＰＤ回路１３０の要素および／または第２のＩＰＤ回路１４０の要素が均一に維持されている間、トランジスタダイ１２０’は変化してもよい。

【0167】

例えば、図１３は、図１２の均一なトランジスタベースの構成要素１１０を組み込んだパッケージ１００Ｈの一例を示している。図１３を参照すると、デバイスパッケージ１００Ｈが、各々が単一の入力リード２１０および単一の出力リード２２０にそれぞれ結合されたＮ個の均一なトランジスタベースの構成要素１１０を組み込むことができる。例えば、１つまたは複数のボンドワイヤ１８０を、第１の入力リード２１０と第１の均一なトランジスタベースの構成要素１１０との間、第２の入力リード２１０と第２の均一なトランジスタベースの構成要素１１０との間、および第Ｎの入力リード２１０と第Ｎの均一なトランジスタベースの構成要素１１０との間に結合することができる。図１３では、入力リード２１０と均一なトランジスタベースの構成要素１１０をそれぞれ接続する１つのボンドワイヤ１８０のみが示されているが、複数のボンドワイヤ１８０が使用されてもよいことが理解されよう。入力リード２１０と均一なトランジスタベースの構成要素１１０との間と同様の方式で、１つまたは複数のボンドワイヤ１８０を出力リード２２０と均一なトランジスタベースの構成要素１１０との間にそれぞれ結合することができる。

【0168】

均一なトランジスタベースの構成要素１１０のそれぞれの中において、ボンドワイヤ１８０を使用して均一なトランジスタベースの構成要素１１０の回路間に接続を行うことができる。例えば、本明細書で説明するように、ボンドワイヤ１８０を使用して、ＩＰＤ回路１３０、１４０の個々の間、およびＩＰＤ回路１３０、１４０とトランジスタダイ１２０との間に接続を行うことができる。いくつかの実施形態では、ボンドワイヤ１８０を使用して、図３Ａ～図６に関して本明細書で説明したように、ＩＰＤ回路の主要素と同調要素との間の接続を行うことが可能である。したがって、入力リード２１０とそれぞれの均一なトランジスタベースの構成要素１１０との間の接続は、特定のタイプの増幅器パッケージを生成することができ、均一なトランジスタベースの構成要素１１０の間および内部のボンドワイヤ１８０の配置は、デバイスパッケージ１００Ａのいくつかの変形を可能にすることができる。

【0169】

図１３では、様々な均一なトランジスタベースの構成要素１１０の第１のＩＰＤ回路１３０および／または第２のＩＰＤ回路１４０のデバイスは、均一なデバイスであってもよい。すなわち、第１のＩＰＤ回路１３０の各々および／または第２のＩＰＤ回路１４０の各々は、同じまたは同様のデバイスから構成されてもよい。しかし、いくつかの実施形態では、トランジスタダイ１２０’は、変化させることが可能であり得る。例えば、図１３を参照すると、第１の均一なトランジスタベースの構成要素１１０の第１のトランジスタダイ１２０Ａは、第２の均一なトランジスタベースの構成要素１１０の第２のトランジスタダイ１２０Ｂとは異なっていてもよい。例えば、第１のトランジスタダイ１２０Ａは、第２のトランジスタダイ１２０Ｂとは異なる利得、ゲート外周、サイズ、および／またはデバイスタイプを有することができる。

【0170】

同調要素を組み込んだ均一なＩＰＤ回路を使用することによって、均一なトランジスタベースの構成要素１１０の利点が依然として実現され得る。例えば、ＩＰＤ回路１３０、１４０の同調ＩＰＤ要素１３８、１４８を使用して、パッケージ１１０Ｈを製造するために使用される製造プロセスの複雑さをさらに低減しながら、第１のトランジスタ１２０Ａと第２のトランジスタ１２０Ｂとの間の差を調整することができる。

【0171】

図１３は、トランジスタダイ１２０’を変化させることが可能な均一なトランジスタベースの構成要素１１０を利用する単一のパッケージ構成のみを示しているが、本開示から逸脱することなく、他のパッケージ構成も可能であることが理解されよう。例えば、図１２の均一なトランジスタベースの構成要素１１０は、本開示の範囲から逸脱することなく、図９Ａ～図９Ｇのパッケージ構成のいずれか、ならびに当業者によって理解される他の構成と共に利用することができる。

【0172】

本開示の実施形態は、例えば、５Ｇおよび基地局用途のために、様々なＲＦ電力製品で使用することができる。本開示の特定の実施形態は、大規模多入力多出力（ｍＭＩＭＯ）（例えば、１～１０Ｗ）アクティブアンテナ、ならびに例えば、マクロ（例えば、２０～８０Ｗおよび異なる周波数帯域）平均電力用途を含む５Ｇおよび基地局用途のための様々なセルラーインフラストラクチャ（ＣＩＦＲ）ＲＦ電力製品（限定はしないが、５Ｗ、１０Ｗ、２０Ｗ、４０Ｗ、６０Ｗ、８０Ｗ、および異なる周波数帯域を含む）で使用することができる。本開示の実施形態は、レーダおよびモノリシックマイクロ波集積回路（ＭＭＩＣ）タイプの用途にも適用することができる。

【0173】

図１４は、本開示のいくつかの実施形態による、デバイスパッケージを利用し得るｍＭＩＭＯ構成の一例を示している。図１４を参照すると、ｍＭＩＭＯ技術に基づく用途は、複数のアンテナ１４２０に結合された複数の増幅器送信／受信経路１４１０（図１４にＮ個の経路として示される）を含むことができる。例えば、経路１４１０の数は、１６、３２、６４、１２８、．．．１０２４以上であってもよく、各経路は増幅器ＰＡを含んでもよい。増幅器ＰＡは、本明細書に図示および説明されているトランジスタダイ１２０などのトランジスタダイであるか、またはそれを組み込むことができる。複数の増幅器は、電気通信信号をｍＭＩＭＯ基地局アンテナアレイから複数の受信クライアント１４３０に同時に送信することができる。そのような用途では、小さいサイズが重要であり得る。本明細書に記載されているようなデバイスパッケージを利用することができ、パッケージリード（例えば、出力リード２２０）のうちの１つまたは複数をアンテナ１４２０のうちの１つまたは複数に結合することができる。ｍＭＩＭＯ構成では多数の経路があるため、各増幅器はより低い電力で送信することができる。各増幅器の出力電力は、アンテナアレイ構成に応じて、５０、２０、１０、または５ワット未満であってもよい。ｍＭＩＭＯアーキテクチャを組み込んだものなどのいくつかの実施形態では、半導体デバイスによって処理される信号は、直交振幅変調（ＱＡＭ）信号であってもよい。いくつかの実施形態では、（経路の数に応じて）デバイスの各経路１４１０は、アンテナ当たり４０ワットのピーク出力電力（Ｐｐｅａｋ）でアンテナ１４２０当たり５ワットであってもよい。いくつかの実施形態では、基地局が、１０００ＷのＰｐｅａｋを有する１つのアンテナに組み合わされた２つの６０Ｗ経路を含み得る。いくつかの実施形態では、半導体デバイスによって処理される信号は、周波数分割複信送信／受信スキームの場合は６００～７００ＭＨｚ～２．２ＧＨｚ、または時分割複信スキームの場合は２．３ＧＨｚ以上、例えば最大５ＧＨｚ以上など、様々な周波数であり得る。

【0174】

本明細書に記載の均一なトランジスタベースの構成要素を利用することによって、製作プロセスのコストおよび複雑さを低減しながら、カスタマイズの可能性が高いデバイスパッケージを提供するように使用される構成可能な半導体デバイスプラットフォームに少数の有限数のデバイスを組み合わせることができる。本明細書に記載の実施形態は、ボンドワイヤの様々な構成の使用によってデバイスパッケージの物理的特性における複数の変形を達成することができるプロセスおよび装置を提供する。結果として、パッケージの変形は、従来可能であったよりも便利で費用効果の高い方式で達成され得る。加えて、複数の増幅器経路の使用は、共通のデバイス構成を利用し、パッケージの増幅器経路のすべてまたはほとんどの間で同じまたは実質的に同じ位相対称性を有するデバイスを可能にすることができる。

【0175】

上記の説明および図面に関連して、多くの異なる実施形態が本明細書に開示されている。これらの実施形態のすべての組み合わせおよび部分組み合わせを文字通り説明および例示することは、過度に繰り返して難読化することになることが理解されよう。したがって、すべての実施形態は、任意の方法および／または組み合わせで組み合わせることができ、図面を含む本明細書は、本明細書に記載された実施形態のすべての組み合わせおよび部分組み合わせ、ならびにそれらを作製および使用する方式およびプロセスの完全な書面による説明を構成すると解釈されるべきであり、任意のそのような組み合わせまたは部分組み合わせに対する請求項をサポートするものとする。

【0176】

本開示の図のいくつかは概略図であり、比例的および文字通りの精度ではなく例示の目的のためにサイズが決められていることが理解されよう。本明細書で説明されるように、図示された層のいくつかは、実際には、サイズおよび／または厚さが互いに数桁異なっており、そのような文字通りの図示を試みると、この説明の明瞭さが増すのではなく減少する。

【0177】

様々な実施形態が、例示的な実施形態を示す添付の図面を参照して本明細書で説明されてきた。しかし、これらの実施形態は、異なる形態で具現化され得、本明細書に記載の実施形態に限定されると解釈されるべきではない。むしろ、これらの実施形態は、本開示が徹底的かつ完全であり、当業者に本発明の概念を十分に伝えるように提供されている。本明細書に記載の例示的な実施形態ならびに一般的な原理および特徴に対する様々な修正が、容易に明らかになるであろう。図面では、層および領域のサイズおよび相対サイズは縮尺通りに示されておらず、場合によっては、明確にするために誇張されている場合がある。

【0178】

様々な要素を説明するために「第１の」、「第２の」などの用語が本明細書において使用されている場合があるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素から区別するために使用されているにすぎない。例えば、本開示の範囲から逸脱することなく、第１の要素は第２の要素と呼ぶことができ、同様に、第２の要素は第１の要素と呼ぶことができる。本明細書で使用される場合、「および／または」という用語は、関連する列挙された項目のうちの１つまたは複数のありとあらゆる組み合わせを含む。

【0179】

本明細書で使用される専門用語は、特定の実施形態のみを説明するためのものであり、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形の「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示さない限り、複数形をも含むことを意図している。「を備える」、「を備えている」、「を含む」、および／または「を含んでいる」という用語は、本明細書で使用される場合、記載の特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／もしくはこれらのグループの存在または追加を排除しないことがさらに理解されよう。

【0180】

別段に定義されない限り、本明細書で使用されるすべての用語（技術的および科学的用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるのと同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことがさらに理解されよう。

【0181】

層、領域、または基板などの要素が別の要素の「上に」ある、別の要素に「取り付けられている」、または別の要素の「上に」延びると言及される場合、それは別の要素の上に直接あってもよく、または介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、または別の要素に「直接取り付けられている」、または別の要素の「直接上に」延びると言及される場合、介在する要素は存在しない。ある要素が別の要素に「接続されている」または「結合されている」と言及される場合、それは他の要素に直接接続され得るかもしくは結合され得、または介在する要素が存在し得ることも理解されよう。対照的に、ある要素が別の要素に「直接接続されている」または「直接結合されている」と言及される場合、介在する要素は存在しない。

【0182】

「下方」もしくは「上方」または「上部」もしくは「下部」または「水平」もしくは「横方向」もしくは「垂直」などの相対的な用語は、本明細書では、図に示されるように、１つの要素、層、または領域の、別の要素、層、または領域に対する関係を説明するために使用され得る。これらの用語は、図に描写された向きに加えて、デバイスの別の向きを包含することを意図していることが理解されよう。

【0183】

本開示の実施形態は、本開示の理想化された実施形態（および中間構造）の概略図である断面図を参照して本明細書で説明されている。図面の層および領域の厚さは、明確にするために誇張されている場合がある。加えて、例えば、製造技法および／または公差の結果として図の形状からの変形が予想される。したがって、本開示の実施形態は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造から生じる形状の偏差を含むべきである。点線によって示される要素は、図示の実施形態では任意選択であり得る。

【0184】

同様の番号は、全体を通して同様の要素を指す。したがって、同じまたは同様の番号は、たとえ対応する図面で言及または説明されていない場合であっても、他の図面を参照して説明され得る。また、参照番号が付されていない要素については、他の図面を参照して説明される場合がある。

【0185】

図面および明細書では、本発明の典型的な実施形態が開示されており、特定の用語が採用されているが、それらは一般的かつ説明的な意味でのみ使用されており、限定の目的ではなく、本発明の範囲は、以下の特許請求の範囲に記載される。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図9C】

【図9D】

【図9E】

【図9F】

【図9G】

【図10】

【図11】

【図12】

【図13】

【図14】

【国際調査報告】