特表 2024-518133 化合物半導体積層構造及びその作製プロセス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-24

(54)【発明の名称】化合物半導体積層構造及びその作製プロセス

(51)【国際特許分類】

   C30B 29/36 20060101AFI20240417BHJP

   C30B 25/18 20060101ALI20240417BHJP

【ＦＩ】

C30B29/36 A

C30B25/18

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023571684

(86)(22)【出願日】2022-05-20

(85)【翻訳文提出日】2023-11-17

(86)【国際出願番号】 EP2022063691

(87)【国際公開番号】W WO2022243501

(87)【国際公開日】2022-11-24

(31)【優先権主張番号】21174900.7

(32)【優先日】2021-05-20

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】501094270

【氏名又は名称】ユミコア

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】マルクス・ライトゲープ

(72)【発明者】

【氏名】ベン・デプイト

(72)【発明者】

【氏名】ゲオルク・プフシュテルシュミード

(72)【発明者】

【氏名】ウルリヒ・シュミット

【テーマコード（参考）】

4G077

【Ｆターム（参考）】

4G077AA03

4G077BE08

4G077DB01

4G077ED06

4G077GA06

4G077HA06

4G077TA04

4G077TK08

(57)【要約】

本発明は、化合物半導体積層構造であって、底部表面及び上部表面を有する半導体基板と、当該半導体基板の上部の化合物半導体膜とを含む化合物半導体積層構造であって、当該化合物半導体膜が、当該半導体基板の当該上部表面と直接接触している多孔質の多結晶底部層を含む、化合物半導体積層構造、並びにその作製方法を提供する。

【特許請求の範囲】

【請求項1】

化合物半導体積層構造であって、
ｉ．底部表面及び上部表面を有する炭化ケイ素半導体基板（１）と、
ｉｉ．前記炭化ケイ素半導体基板（１）の上部に接合された炭化ケイ素半導体膜（２）であって、前記炭化ケイ素半導体膜（２）が、前記炭化ケイ素半導体基板（１）の前記上部表面と直接接触する底部層（２１）を含む、炭化ケイ素半導体膜（２）と、を含み、
前記底部層（２１）が、多孔質かつ多結晶質であることを特徴とする、化合物半導体積層構造。

【請求項2】

前記炭化ケイ素化合物半導体膜（２）が、上部層（２３）を更に含み、前記上部層（２３）が単結晶である、請求項１に記載の化合物半導体積層構造。

【請求項3】

前記多結晶底部層（２１）が、１０ｎｍ～１００ｎｍの平均結晶子サイズを有する複数の結晶子を含む、請求項１又は２に記載の化合物半導体積層構造。

【請求項4】

前記多孔質底部層（２１）が、０．１～４０％の多孔率を有する、請求項１～３のいずれか一項に記載の化合物半導体積層構造。

【請求項5】

前記底部層（２１）が、５０ｎｍ～２μｍの厚さを有する、請求項１～４のいずれか一項に記載の化合物半導体積層構造。

【請求項6】

前記炭化ケイ素半導体基板（１）が、多結晶材料を含む、請求項１～５のいずれか一項に記載の化合物半導体積層構造。

【請求項7】

前記炭化ケイ素半導体膜（２）が、最大５０μｍの厚さを有する、請求項１～６のいずれか一項に記載の化合物半導体積層構造。

【請求項8】

前記化合物半導体積層構造が、１ｃｍ～５０ｃｍの直径を有する、請求項１～７のいずれか一項に記載の化合物半導体積層構造。

【請求項9】

底部表面層及び上部表面層を有する炭化ケイ素半導体オーバー層（３）を更に含み、前記炭化ケイ素半導体オーバー層（３）の前記底部表面層が、前記半導体膜（２）の前記上部層（２３）と直接接触している、請求項１～１０のいずれか一項に記載の化合物半導体積層構造。

【請求項10】

化合物半導体積層構造を調製するためのプロセスであって、
ｉ．金属支援光化学エッチングを用いて単結晶化合物半導体基板を多結晶化し、それによって多孔質上部表面（Ｓ－１２、Ｓ－１３）を有する単結晶化合物半導体基板（Ｓ－１）を得る工程と、
ｉｉ．前記多孔質上部表面（Ｓ－１２、Ｓ－１３）にストレッサ層を適用し、それによってストレッサ層－基板ウェハを形成する工程と、
ｉｉｉ．前記ストレッサ層－基板ウェハにおいて前記ストレッサ層を使用して、前記半導体基板からの化合物半導体薄膜の制御されたスポーリングによって、化合物半導体薄膜を剥離する工程と、
ｉｖ．前記化合物半導体薄膜から前記ストレッサ層を除去し、それによって分離された化合物半導体薄膜を得る工程と、
ｖ．前記分離された化合物半導体薄膜を多結晶半導体基板上に接合し、それによって化合物半導体積層構造を得る工程と、を含む、プロセス。

【請求項11】

その後、前記得られた化合物半導体積層構造の上部に半導体オーバー層（３）をエピタキシャル成長させる工程を含む、請求項１０に記載のプロセス。

【請求項12】

前記単結晶化合物半導体基板が、炭化ケイ素を含む、請求項１０又は１１に記載のプロセス。

【請求項13】

前記多結晶半導体基板が、炭化ケイ素を含む、請求項１０～１２のいずれか一項に記載のプロセス。

【請求項14】

前記ストレッサ層が、金属を含む、請求項１０～１２のいずれか一項に記載のプロセス。

【請求項15】

請求項１０～１４のいずれか一項に記載のプロセスによって得られた、化合物半導体積層構造。

【請求項16】

請求項１～９のいずれか一項に記載の化合物半導体積層構造を含む、パワーエレクトロニクス用電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、化合物半導体デバイスを調製するための新規な基板及びその作製方法に関する。具体的には、本発明は、炭化ケイ素半導体に関する。

【背景技術】

【0002】

炭化ケイ素は、特にパワーエレクトロニクスデバイスのための半導体材料として、ケイ素の最も有望な代替物として浮かび上がっている。これは、広い電子バンドギャップ及び高い熱伝導率などのその固有の材料特性によるものである。しかしながら、この数十年にわたる、材料品質及びデバイス製造の両方における多大な進歩にもかかわらず、単結晶炭化ケイ素基板の高いコストにより、広範な採用が依然として妨げられている。この高コストの一因となっている主な要因は、結晶成長プロセス、その後のインゴットスライシング、及び基板の研磨である。

【0003】

エネルギー及び材料集約的プロセスを回避するために、薄層半導体構造が形成され、支持体上に堆積される新しい方法が開発された。こうして、薄層半導体構造を形成するための技術の開発に多くの注意が払われてきた。これに関して、Ｌｅｉｔｇｅｂ，Ｍ．ｅｔ ａｌ．Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．２０１７，１６４（１２），Ｅ３３７は、フッ化水素酸中での光電気化学エッチングを適用して単結晶試料から多孔質４Ｈ－ＳｉＣ層を調製するための新規な方法を記載した。得られる多孔度、多孔質の均一性、並びに細孔形態は、主に印加した電圧に依存することが見出された。重要なことに、そのアプローチは、多孔度が交互になっているいくつかのサブ層を含む多孔質４Ｈ－ＳｉＣ層を、４Ｈ－ＳｉＣ基板から分離することを可能にした。

【0004】

本発明の製作の詳細に関する従来技術に加えて、ＳｉＣ基板からの薄層の分離、及び別の基板上への最終的なその後の接合のための代替経路が、文献に記載されている。これらのアプローチでは、イオン注入を利用することによってマザー基板の表面下に破断線が形成される。生成された破断線は、マザー基板から薄層を機械的に分離することを可能にし、その後、この薄層を多結晶基板に移すことができる。あるいは、新しい実験手順は、ストレッサ層を介して機械的応力を誘導することによってマザー基板の表面の下に破断線を作成することによって、基板からの薄い半導体層の制御されたスポーリングを可能にする。そのような技術は、例えば、Ｂｅｄｅｌｌｅｔ ａｌ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８，１７０２７１６，０２５１０３；ｈｔｔｐ：／／ｄｏｉ．ｏｒｇ／１０．１０６３／１．４９８６６４６に報告されている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

現在の方法は、一連の複数の複雑な加工ステップの使用に依然として依存している。そのため、それらの方法は材料経済性が乏しく、環境への影響が無視できない。本発明は、単結晶半導体を製造するための新しい方法を提供することを目的とし、これらの方法は、製造において、出発材料の経済的な使用、エネルギー効率及び柔軟性を可能にする。より具体的には、本発明は、コストの大幅な削減、エネルギーフットプリント（ｅｎｅｒｇｙ ｆｏｏｔｐｒｉｎｔ）の改善、及び廃棄材料の削減を目的とする。

【課題を解決するための手段】

【0006】

本発明は、請求項１に記載の化合物半導体積層構造を提供することによって、上記課題のうちの少なくとも１つの解決策を提供するものである。本発明の第１の態様による構造は、所望の組成及び形態を有する半導体膜を提供することができるという利点、すなわち、当該半導体膜上に半導体オーバー層を成長させるために、好ましくは当該半導体膜上に単結晶半導体オーバー層を成長させるために、提供することができるという利点を提供する。これは、材料及びエネルギーが経済的な半導体基板の上部に単結晶半導体オーバー層を調製するためのプロセスを可能にする。そうすることにより、高価で高カーボンフットプリントのバルク基板への依存が減少する。製造プロセス中の廃棄物発生を大幅に低減することができ、二酸化炭素フットプリントの改善に寄与する。好ましい実施形態では、当該半導体基板は、化合物半導体基板である。

【0007】

第２の態様では、本発明は、本発明の第１の態様による化合物半導体積層構造を調製するためのプロセスであって、金属支援光化学エッチングを用いて単結晶化合物半導体基板を多孔質化し、ストレッサ層を用いて当該半導体基板から化合物半導体薄膜を剥離する、プロセスを提供する。最後に、分離された化合物半導体薄膜を半導体基板上に接合する。このような方法は、例えばイオン注入法とは対照的に、半導体基板材料のバルク特性に影響を与えないので有利である。

【0008】

第３の態様では、本発明は、本発明の第１の態様による化合物半導体積層構造を含む、パワーエレクトロニクス用電子デバイスを提供する。

【0009】

更なるガイダンスによって、本発明の教示をよりよく理解するために、図面が含まれる。当該図面は、本発明の説明を助けることを意図したものであり、本明細書にて開示された発明を限定することを意図するものではない。

【0010】

そこに含まれる図及び記号は、本発明が属する技術分野の当業者によって一般に理解される意味を有する。

【図面の簡単な説明】

【0011】

【図1】半導体基板１と、当該半導体基板１の上部の化合物半導体膜２とを含む化合物半導体積層構造の断面を概略的に示しており、当該化合物半導体膜２は、多結晶底部層２１、コア２２、及び上部層２３を含む。

【図2】本発明による化合物半導体積層構造の断面を概略的に示しており、当該化合物半導体は、当該半導体膜２の上部に半導体オーバー層３を更に含む。

【図3】４Ｈ－ＳｉＣ基板と多孔質表面Ｓ－１２、Ｓ－１３との間の界面におけるＰｔ－４Ｈ－ＳｉＣウェハの断面のＳＥＭ顕微鏡写真を示す。

【図4】ニッケル電気めっき後のＮｉ－４Ｈ－ＳｉＣ界面の断面のＳＥＭ顕微鏡写真を示しており、Ｎｉは、Ｐｔ－４Ｈ－ＳｉＣウェハの多孔質化された表面層に含浸し、ニッケル層と多孔質表面層との間の向上した接着をもたらす。

【図5】ＳＥＭによって記録された、ニッケル及び４Ｈ－ＳｉＣを含む複合層の断面斜視図を示す。

【図6】剥離された薄膜からニッケルストレッサ層を除去した後に得られた、薄膜４Ｈ－ＳｉＣ基板の表面層を示す。表面は、ＴＥＭによって記録されるように、表面に、及び／又は表面の下に残留細孔を示す。

【発明を実施するための形態】

【0012】

特に定義されていない限り、技術用語及び科学用語を含む、本発明の開示に使用される全ての用語は、本発明が属する技術分野の当業者によって一般に理解される意味を有する。更なるガイダンスによって、本発明の教示をよりよく理解するために、用語の定義が含まれる。

【0013】

本明細書で使用される場合、以下の用語は以下の意味を有する：
本明細書で使用される場合、「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が別途明確に指示しない限り、単数形及び複数形の両方の指示対象を指す。例として、「コンパートメント（ａ ｃｏｍｐａｒｔｍｅｎｔ）」は、１つ又は２つ以上のコンパートメントを指す。

【0014】

本明細書で使用される場合、パラメータ、量、時間長などの測定可能な値を指す「約」は、指定された値から±２０％以下、好ましくは±１０％以下、より好ましくは±５％以下、更により好ましくは±１％以下、なおより好ましくは±０．１％以下の変動を、開示された発明でそのような変動が実行に適切である限り、包含することを意味する。但し、「約」という修飾語が指す値自体も具体的に開示されていることを理解されたい。

【0015】

本明細書で使用される「含む（ｃｏｍｐｒｉｓｅ）」、「含むこと（ｃｏｍｐｒｉｓｉｎｇ）」、及び「で構成される（ｃｏｍｐｒｉｓｅｄ ｏｆ）」は、「含む（ｉｎｃｌｕｄｅ）」、「含む（ｉｎｃｌｕｄｅｓ）又は「含有する（ｃｏｎｔａｉｎ）」、「含有すること（ｃｏｎｔａｉｎｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｓ）」と同義であり、包括的又はオープンエンドの用語であり、例えば構成要素などの後に続くものの存在を指定するものであり、当技術分野で知られている、又はそこに開示されている、追加の、記載されていない構成要素、特徴、要素、部材、工程の存在を除外又は排除するものではない。

【0016】

端点による数値範囲の列挙には、列挙された端点だけでなく、その範囲に包含される全ての数値及び分数が含まれる。全てのパーセンテージは、他に定義されていない限り、又はその使用及び使用されている文脈から当業者にとって異なる意味が明らかでない限り、「重量％」と略記される重量パーセント、又は「体積％」と略記される体積パーセントとして理解される。

【0017】

「半導体」という用語は、絶縁体の導電率と、ほとんどの金属の導電率との間の導電率を有する任意の固体物質を指す。例示的な半導体層は、ケイ素から構成される。半導体層は、単一のバルクウェハ又は複数のサブ層を含むことができる。具体的には、半導体層、より好ましくは、炭化ケイ素半導体層は、複数の不連続な多孔質部分を含み得る。複数の不連続な多孔質部分は、異なる密度を有していてもよく、水平に分布していてもよいし、垂直に積層されていてもよい。

【0018】

本発明の文脈において、化合物半導体は、ＩＩＩ族及びＶ族元素並びにＩＩ族及びＶＩ族元素などの少なくとも２つの異なる種の化学元素から構成される半導体である。これらの半導体は、典型的には、周期表１３～１５族（旧ＩＩＩ～Ｖ族）における、例えば、ホウ素族（旧ＩＩＩ族、ホウ素、アルミニウム、ガリウム、インジウム）からの元素及び１５族（旧Ｖ族、窒素、リン、ヒ素、アンチモン、ビスマス）からの元素で形成される。可能な配合の範囲は、これらの元素が二元（２つの元素、例えば、ガリウム（ＩＩＩ）ヒ素（ＧａＡｓ））、三元（３つの元素、例えば、インジウムガリウムヒ素（ＩｎＧａＡｓ））及び四元（４つの元素、例えばアルミニウムガリウムインジウムリン化物（ＡｌＩｎＧａＰ））合金を形成することができるため、非常に広い。ＧａＡｓ、ＩｎＰ及びＩｎＧａＡｌＰは、高周波デバイス及び光電子デバイスの用途に使用されている。パワー半導体には、ＳｉＣ及びＧａＮ化合物半導体が用いられることが多い。典型的な化合物半導体は、以下の通りである：
ＩＩ－ＶＩ族：ＺｎＳｅ
ＩＩＩ－Ｖ族：ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｌＰ、ＩｎＧａＮ
ＩＶ－ＩＶ族：ＳｉＣ、ＳｉＧｅ

【0019】

本発明の文脈において、「基板」又は「半導体基板」という用語は、堆積層が形成又は適用され得る材料を指す。例示的な基板としては、バルクゲルマニウムウェハ、バルクケイ素ウェハが挙げられるが、これらに限定されず、ウェハは、均一な厚さの単結晶ケイ素又はゲルマニウム；均一な厚さの単結晶又は多結晶化合物半導体材料を含む複合半導体ウェハ；バルクケイ素ハンドルウェハ上に配置されている二酸化ケイ素の層上に配置されているケイ素の層を含むケイ素オンインシュレータウェハなどの複合ウェハ；又は、多孔質ゲルマニウム、酸化物及びケイ素上のゲルマニウム、ケイ素上のゲルマニウム、パターニングされたゲルマニウム、ゲルマニウム上のゲルマニウムスズ、及び／又は同等物；又は、その上若しくは中にデバイスが形成されているベース層として機能する任意の他の材料を含む。用途に応じて、基板層及びバルク基板として使用するのに適したそのような他の材料の例としては、アルミナ、炭化ケイ素、ガリウムヒ素、リン化インジウム、シリカ、二酸化ケイ素、ホウケイ酸ガラス、パイレックス（登録商標）、及びサファイアが挙げられるが、これらに限定されない。基板は、単一のバルクウェハ、又は複数のサブ層を有し得る。具体的には、基板（例えば、ケイ素、ゲルマニウムなど）は、複数の不連続な多孔質部分を含み得る。複数の不連続な多孔質部分は、異なる密度を有していてもよく、水平に分布していてもよいし、垂直に積層されていてもよい。本発明の文脈において、「基板」という用語は、概ね、少なくとも１μｍの厚さを有する材料を指す。

【0020】

本発明の文脈において、「膜」又は「半導体膜」という用語は、表面を覆う材料の実質的に均一な厚さを有する材料を指す。膜は、多孔質又は非多孔質構造を有することができる。本発明の文脈において、「膜」という用語は、概ね、０．０１μｍ～５０μｍの厚さを有する材料を指す。

【0021】

本発明の文脈において、「層」又は「半導体層」という用語は、表面を覆う材料の実質的に均一な厚さを有する材料を指す。層は、連続又は不連続（すなわち、材料の領域間にギャップを有する）のいずれかであることができる。例えば、層は、表面を完全に又は部分的に覆うことができるか、又は層を集合的に画定する別個の領域（すなわち、選択領域エピタキシを使用して形成された領域）に分割することができる。更に、層は、多孔質又は非多孔質構造を有することができる。本発明の文脈において、「層」という用語は、概ね、少なくとも１μｍの厚さを有する材料を指す。

【0022】

第２の層又は第２の膜の「上に構成される」、「上に堆積される」、「上部に」、「上に」、又は「を覆って」として本明細書に説明及び／又は示される第１の層又は第１の膜は、第２の層に直接隣接してもよく、又は１つ以上の介在層が、第１の層と第２の層との間に存在してもよい。本発明の好ましい実施形態では、当該第１の層又は第１の膜は、当該第２の層又は当該第２の膜と直接接触しているか、又はそれと接合されている。本発明の文脈において、「上に配置される」という用語は、下にある材料又は層の「上に存在する」ことを意味している。この層は、好適な表面を確保するのに必要な遷移層などの中間層を含み得る。例えば、材料が「基板上に配置される」と記載されている場合、これは、材料が基板と密接に接触しているか、又は、材料が、基板上に存在する１つ以上の遷移層と接触していることのいずれかを意味している場合がある。

【0023】

本発明の文脈において、「表面」という用語は、物体又は物体の一部、例えば、層の二次元外面又は外部境界を指し、「表面領域」という用語は、当該表面の大きさを指し、「表層」という用語は、物体又は物体の一部、例えば、層の三次元外層又は外部境界を指す。したがって、本発明の文脈において、「表面」という用語は、用語「表面領域」及び用語「表層」と区別される。

【0024】

本明細書に示され記載される構造のいずれも、示されるものの上及び／又は下に追加の層を有するより大きな構造の一部であり得る。明確にするために、本明細書の図は、これらの追加の層を省略することがあるが、これらの追加の層が、開示される構造の一部であってもよい。更に、図示した構造は、その繰り返しが図に示されていない場合であっても、ユニット単位で繰り返すことができる。

【0025】

本明細書に記載の成長及び／又は堆積は、化学蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）、有機金属化学蒸着（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）、有機金属気相エピタキシ（ｏｒｇａｎｏｍｅｔａｌｌｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ、ＯＭＶＰＥ）、原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）、分子線エピタキシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ、ＭＢＥ）、ハロゲン化物気相エピタキシ（ｈａｌｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ、ＨＶＰＥ）、パルスレーザ堆積（ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＬＤ）、及び／又は物理蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）のうちの１つ以上を使用して実行され得る。

【0026】

第１の態様では、本発明は、化合物半導体積層構造であって、底部表面及び上部表面を有する半導体基板１と、当該半導体基板１の上部の化合物半導体膜２とを含み、当該化合物半導体膜２は、底部層２１を有し、当該化合物半導体膜２の当該底部層２１は、当該半導体基板１の当該上部表面に接しており、当該化合物半導体膜２の当該底部層２１は、多結晶構造を有する、化合物半導体積層構造を提供する。換言すれば、当該化合物半導体膜の底部層は、多結晶材料から構成される。好ましい実施形態では、当該半導体基板１は、化合物半導体材料を含む。好ましくは、当該化合物半導体膜２は、当該半導体基板１の上部に接合されている。当業者は、例えば二重層の断面のＳＥＭ分析から、接合層を別の層から容易に区別するであろう。図１は、半導体基板１と、当該半導体基板１の上部の化合物半導体膜２とを含む化合物半導体積層構造の断面を概略的に示しており、当該化合物半導体膜２は、多結晶底部層２１を含む。

【0027】

本発明による化合物半導体積層構造は、本発明の第２の態様による手順を用いて容易に得ることができるという点で有利である。更に、当該半導体基板の表面粗さは、当該半導体基板上への当該化合物半導体膜の接着に大きな影響を及ぼさないと考えられる。したがって、比較的高い上部表面粗さを有する半導体基板材料に対してもまた、半導体基板と化合物半導体膜との間の良好な接着を見出すことができる。

【0028】

好ましくは、本発明は、当該半導体基板及び当該半導体膜が、炭化ケイ素及び窒化ガリウムからなる群から選択される材料を含む、本発明の第１の態様による化合物半導体積層構造を提供する。第１の実施形態では、当該半導体基板及び当該半導体膜は、炭化ケイ素を含む。好ましくは、当該炭化ケイ素は、４Ｈ－炭化ケイ素（４Ｈ－ＳｉＣ）を含む。より好ましくは、当該炭化ケイ素は、４Ｈ－炭化ケイ素（４Ｈ－ＳｉＣ）から本質的になる。第２の実施形態では、当該半導体基板及び当該半導体膜は、窒化ガリウムを含む。

【0029】

好ましくは、当該半導体膜は、当該半導体基板と直接接触している。より具体的には、当該化合物半導体膜の当該底部層は、当該半導体基板の当該上部表面と直接接触している。同様に、当該半導体膜の当該底部層は、当該半導体基板の当該上部表面と直接接合又は融着していると言うことができる。本発明の第１の態様による構造は、所望の組成及び形態を有する半導体膜を提供することができるという利点、すなわち、当該半導体膜上に半導体オーバー層を成長させるために、好ましくは当該半導体膜上に単結晶半導体オーバー層を成長させるために、提供することができるという利点を提供する。これは、材料及びエネルギーが経済的な半導体基板の上部に単結晶半導体オーバー層を調製するためのプロセスを可能にする。そうすることにより、高価で高カーボンフットプリントのバルク基板への依存が減少する。製造プロセス中の廃棄物発生を大幅に低減することができ、二酸化炭素フットプリントの改善に寄与する。好ましい実施形態では、当該半導体基板は、化合物半導体基板である。

【0030】

当該半導体基板と直接接触する化合物半導体膜は、直接接合又は融着によって得ることができる。直接接合又は融着は、半導体及び化合物半導体加工の分野の当業者に知られている、十分に確立された加工方法である。それは、いかなる追加の中間層もない層接合プロセスを指す。接合は、十分に清浄で、平坦で、平滑かで、官能化された２つの表面間の化学結合から本質的になる。直接接合又は融着プロセスは、概して、ウェハ前加工、室温での予備接合、及び高温でのアニーリングからになる。

【0031】

本発明の第１の態様によれば、当該化合物半導体膜の当該底部層は、当該膜の断面のＳＥＭによって決定することができるように、多孔質である。換言すれば、当該化合物半導体膜の当該底部層は、細孔を含む。これは、基板、例えば、多結晶ＳｉＣ基板への良好な接着又は接合を有利に可能にする。好ましくは、本発明は、当該化合物半導体膜の当該底部層が、ＳＥＭ画像分析によって決定される最大５０％の多孔率、好ましくは０．１％～４０％の多孔率を有する、本発明の第１の態様による化合物半導体積層構造を提供する。ＳＥＭ画像分析から多孔率を決定するためのそのような手順は、当業者に周知であり、とりわけ、Ｌｅｉｔｇｅｂ，Ｍ．ｅｔ ａｌ．Ｓｔａｃｋｅｄ Ｌａｙｅｒｓ ｏｆ Ｄｉｆｆｅｒｅｎｔ Ｐｏｒｏｓｉｔｙ ｉｎ ４Ｈ ＳｉＣ Ｓｕｂｓｔｒａｔｅｓ Ａｐｐｌｙｉｎｇ ａ Ｐｈｏｔｏｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ａｐｐｒｏａｃｈ．Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．２０１７，１６４（１２），Ｅ３３７，ｈｔｔｐｓ：／／ｄｏｉ．ｏｒｇ／１０．１１４９／２．１０８１７１２ ｊｅｓに記載されている。当該化合物半導体膜の当該底部層は、好ましくは、１％～３０％、又は１％～１５％、更には１％～１０％、例えば、２％、４％、６％、８％若しくは１０％、又はこれらの間の任意の値の多孔率を有する。好ましくは、当該化合物半導体膜の当該底部層は、ＳＥＭ画像分析によって測定すると、最大５００ｎｍの平均孔径を有する。好ましくは、当該化合物半導体膜の当該底部層は、５０ｎｍ～５００ｎｍ、より好ましくは１００ｎｍ～４００ｎｍ、更により好ましくは１５０ｎｍ～３５０ｎｍの平均孔径を有する。最も好ましくは、当該化合物半導体膜の当該底部層は、１６０ｎｍ、１７０ｎｍ、１８０ｎｍ、１９０ｎｍ、２００ｎｍ、２１０ｎｍ、２２０ｎｍ、２３０ｎｍ若しくは２４０ｎｍ、又はそれらの間の任意の値の平均孔径を有する。

【0032】

当該化合物半導体膜２の当該底部層２１は、当該多孔質底部層２１の底部表面上に、好ましくは当該多結晶多孔質底部層の底部表面上に非多孔質表面層を更に含む。当該多孔質底部層の底部表面上の非多孔質表面層は、多孔質表面を有する剥離された半導体基板層の接合中に形成されてもよい。多孔質底部層の底部表面上の非多孔質表面層は、当該半導体基板１の上部表面と直接接触している。

【0033】

好ましい実施形態では、当該化合物半導体膜２は、上部層２３を更に含み、当該上部層は非多孔質である。換言すれば、当該上部層は、不浸透性であるか、高密度であるか、緻密であるか、又は閉鎖されている。これは、当該膜の断面のＳＥＭによって容易に識別される。好ましくは、当該化合物半導体膜２はコア２２を更に含み、当該コアは非多孔質である。換言すれば、当該コアは、不浸透性であるか、高密度であるか、緻密であるか、又は閉鎖されている。これは、当該膜の断面のＳＥＭによって容易に識別される。

【0034】

好ましい実施形態では、本発明は、当該半導体膜２の当該上部層２３が、単結晶構造を有する、本発明の第１の態様による化合物半導体積層構造を提供する。換言すれば、当該上部層が単結晶であることにより、当該上部層の上部に直接ホモエピタキシャル層を成長させることが可能となる。

【0035】

好ましい実施形態では、本発明は、当該多結晶底部層２１が、ＴＥＭによって測定して１０ｎｍ～２００ｎｍの平均結晶子サイズを有する複数の結晶子を含む、本発明の第１の態様による化合物半導体積層構造を提供する。好ましくは、当該結晶子は、１０ｎｍ～１００ｎｍ、より好ましくは１０ｎｍ～５０ｎｍの平均結晶子サイズを有する。最も好ましくは、当該結晶子は、約１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ若しくは４０ｎｍ、又はそれらの間の任意の値の平均結晶子サイズを有する。

【0036】

好ましくは、本発明は、当該半底部層２１が、ＳＥＭ画像分析によって決定すると、５０ｎｍ～２μｍの厚さを有する、本発明の第１の態様による化合物半導体積層構造を提供する。本発明の文脈において、当該底部層２１は、多結晶化合物半導体材料からなり、当該化合物半導体膜内に含まれ、当該半導体基板、好ましくは当該多結晶半導体基板に面する当該化合物半導体膜の側にある層として理解されるべきである。好ましくは、当該底部層は、ＳＥＭによって決定されると、２５０ｎｍ～１５００ｎｍの厚さ、より好ましくは４００ｎｍ～１２００ｎｍの厚さ、最も好ましくは約６００ｎｍ、７００ｎｍ、８００ｎｍ、９００ｎｍ、１０００ｎｍ、１１００ｎｍ、１２００ｎｍ、又はそれらの間の任意の値の厚さを有する。

【0037】

好ましくは、本発明は、当該半導体基板１が多結晶材料を含む、本発明の第１の態様による化合物半導体積層構造を提供する。好ましくは、当該半導体基板は、当該基板の上部の化合物半導体膜と同じ化合物材料を含む。代替の好ましい実施形態では、当該半導体基板は、ケイ素半導体材料を含む。これは、当該半導体基板と当該半導体膜との間の良好な融合の利点、並びに半導体基板－膜アセンブリの良好な熱的及び機械的安定性の利点を提供する。

【0038】

好ましい実施形態では、本発明は、当該化合物半導体膜２が、ＳＥＭ画像分析によって測定すると、最大５０μｍの厚さを有する、本発明の第１の態様による化合物半導体積層構造を提供する。好ましくは、当該化合物半導体膜は、０．０５μｍ～３０μｍ、好ましくは０．１μｍ～２５μｍ、より好ましくは０．５μｍ～１６μｍ、更により好ましくは１μｍ～１０μｍの厚さを有する。最も好ましくは、当該半導体膜は、１μｍ～５μｍの厚さを有し、特に好ましくは１μｍ、２μｍ、３μｍ、４μｍ若しくは５μｍ、又はこれらの間の任意の値に等しい。特に好ましくは、当該半導体膜は、約１μｍの厚さを有する。

【0039】

好ましい実施形態では、本発明は、当該化合物半導体積層構造が１ｃｍ～５０ｃｍの直径を有する、本発明の第１の態様による化合物半導体積層構造を提供する。より好ましくは、当該化合物半導体積層構造は、５ｃｍ～３５ｃｍの直径を有する。最も好ましくは、当該直径は、約１００ｍｍ若しくは４インチ、約１５０ｍｍ若しくは６インチ、約２００ｍｍ若しくは８インチ、又は約３００ｍｍ若しくは１２インチ、又はこれらの間の任意の直径である。

【0040】

好ましい実施形態では、本発明は、底部表面層及び上部表面層を有する半導体オーバー層３を更に含み、当該半導体オーバー層３の当該底部表面層が、当該半導体膜２の当該上部層２３と直接接触している、本発明の第１の態様による化合物半導体積層構造を提供する。異なる品質の半導体基板の上部に所定の品質の化合物半導体膜を使用することにより、基板材料としてより容易に入手可能な材料を使用することが可能になる。実際、化合物半導体膜は、当該膜の上部に単結晶半導体層を容易に成長させる目的で主に選択されるが、基板は、本発明の概念の範囲内で、その上部の半導体膜との熱機械的及び電気的適合性に次いで、主に機械的及びコスト関連特性に基づいて、選択され得る。図２は、本発明による化合物半導体積層構造の断面を概略的に示しており、当該化合物半導体は、当該半導体膜２の上部に半導体オーバー層３を更に含む。

【0041】

好ましい実施形態では、当該半導体オーバー層は、エピタキシャル成長させた半導体層である。本発明の文脈において、これは、結晶半導体膜に対して１つ以上の明確な配向で新しい結晶層が形成されるタイプの結晶成長又は材料堆積プロセスにおいて半導体層が成長することを意味している。堆積された結晶半導体層はエピタキシャル層と呼ばれる。結晶膜に対するエピタキシャル層の相対的配向は、各材料の結晶格子の配向に関して規定される。エピタキシャル成長の場合、新しい層は結晶性であるべきであり、オーバー層の各結晶学的ドメインは、膜結晶構造に対して明確な配向を有しているべきである。

【0042】

好ましい実施形態では、本発明は、当該半導体基板１が、次の群：すなわち、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ケイ素ゲルマニウム（ＳｉＧｅ）、ケイ素（Ｓｉ）及び炭化ケイ素（ＳｉＣ）から選択される１つ以上の材料を含む、本発明の第１の態様による化合物半導体積層構造を提供する。好ましくは、当該半導体基板は、ケイ素又は炭化ケイ素、より好ましくは炭化ケイ素を含む。

【0043】

好ましい実施形態では、本発明は、当該半導体膜２が、次の群：すなわち、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ケイ素ゲルマニウム（ＳｉＧｅ）、ケイ素（Ｓｉ）及び炭化ケイ素（ＳｉＣ）から選択される１つ以上の材料を含む、本発明の第１の態様による化合物半導体積層構造を提供する。好ましくは、当該半導体膜は、ケイ素又は炭化ケイ素、より好ましくは炭化ケイ素を含む。

【0044】

好ましい実施形態では、本発明は、当該半導体オーバー層３が、次の群：すなわち、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ケイ素ゲルマニウム（ＳｉＧｅ）、ケイ素（Ｓｉ）及び炭化ケイ素（ＳｉＣ）から選択される１つ以上の材料を含む、本発明の第１の態様による化合物半導体積層構造を提供する。好ましくは、当該半導体層又はオーバー層は、ケイ素は炭化ケイ素、より好ましくは炭化ケイ素を含む。

【0045】

第２の態様では、本発明は、本発明の第１の態様による化合物半導体積層構造を調製するためのプロセスであって、
１．金属支援光化学エッチングを用いて単結晶化合物半導体基板を多結晶化し、それによって多孔質上部表面を有する単結晶化合物半導体基板を得る工程と、
ｉｉ．当該多孔質上部表面にストレッサ層を適用し、それによってストレッサ層－基板ウェハを形成する工程と、
ｉｉｉ．当該ストレッサ層－基板ウェハからの当該ストレッサ層の制御されたスポーリング（ｓｐａｌｌｉｎｇ）によって、当該半導体基板から化合物半導体薄膜を剥離する工程と、
ｉｖ．当該化合物半導体薄膜から当該ストレッサ層を除去し、それによって分離された化合物半導体薄膜を得る工程と、
ｖ．当該分離された化合物半導体薄膜を半導体基板上に接合し、それによって化合物半導体積層構造を得る工程と、を含む、プロセスを提供する。

【0046】

好ましくは、本発明は、当該半導体基板及び当該半導体膜が、炭化ケイ素及び窒化ガリウムからなる群から選択される材料を含む、本発明の第２の態様によるプロセスを提供する。第１の実施形態では、当該半導体基板及び当該半導体膜は、炭化ケイ素を含む。好ましくは、当該炭化ケイ素は、４Ｈ－炭化ケイ素（４Ｈ－ＳｉＣ）を含む。より好ましくは、当該炭化ケイ素は、４Ｈ－炭化ケイ素（４Ｈ－ＳｉＣ）から本質的になる。第２の実施形態では、当該半導体基板及び当該半導体膜は、窒化ガリウムを含む。好ましくは、本発明の第２の態様による本発明のプロセスは、本発明の第１の態様による化合物半導体積層構造の調製のために使用される。好ましくは、本発明の第２の態様によるプロセスは、本発明の第１の態様による化合物半導体積層構造を調製するのに好適である。

【0047】

好ましくは、多孔質表面層を有する基板は、金属支援光化学エッチング（ＭＡＰＣＥ）を用いて形成される。具体的には、Ｐｔの薄層（３００ｎｍ）が半導体基板の一方の表面にスパッタ堆積され、それによってＰｔ被覆半導体ウェハが得られる。Ｐｔ被覆半導体ウェハは、例えばＡｒ雰囲気中１１００℃でアニールされる。続いて、Ｐｔ被覆半導体ウェハを、例えばフッ化水素酸（約１．３ｍｏｌ／Ｌ）及び酸化剤（約０．１５ｍｏｌ／Ｌ）（Ｈ_２Ｏ_２又はＮａ_２Ｓ_２Ｏ_８）を含有する酸化水溶液に浸漬し、ＵＶ光（波長２５４ｎｍ）を照射することによって、約１μｍの厚さを有する薄い多孔質表面層がＰｔ層の反対側の表面に生成される。

【0048】

好ましくは、多孔質表面層を有する当該半導体基板は、金属支援光化学エッチングを用いて形成され、それによって、ＳＥＭ画像分析によって決定される少なくとも４０％の多孔率を有する多孔質表面層が得られる。そのような手順は、当業者に周知であり、とりわけ、Ｌｅｉｔｇｅｂ，Ｍ．ｅｔ ａｌ．Ｓｔａｃｋｅｄ Ｌａｙｅｒｓ ｏｆ Ｄｉｆｆｅｒｅｎｔ Ｐｏｒｏｓｉｔｙ ｉｎ ４Ｈ ＳｉＣ Ｓｕｂｓｔｒａｔｅｓ Ａｐｐｌｙｉｎｇ ａ Ｐｈｏｔｏｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ａｐｐｒｏａｃｈ．Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．２０１７，１６４（１２），Ｅ３３７，ｈｔｔｐｓ：／／ｄｏｉ．ｏｒｇ／１０．１１４９／２．１０８１７１２ ｊｅｓ；Ｌｅｉｔｇｅｂ，Ｍ．ｅｔ ａｌ．Ｍｅｔａｌ Ａｓｓｉｓｔｅｄ Ｐｈｏｔｏｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ ｏｆ ４Ｈ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ．Ｊ．Ｐｈｙｓ．Ａｐｐｌ．Ｐｈｙｓ．２０１７，５０（４３），４３５３０１，ｈｔｔｐｓ：／／ｄｏｉ．ｏｒｇ／１０．１０８８／１３６１－６４６３／ａａ８９４２に記載されている。好ましくは、当該多孔率は少なくとも５０％、より好ましくは少なくとも６０％である。最も好ましくは、当該多孔率は６０％～９０％である。

【0049】

ストレッサ層は、工程から得られた、すなわち、電気めっき、電着、又はスパッタリングによって、好ましくは電着又はマグネトロンスパッタリングによって得られた単結晶化合物半導体基板の多孔質上部表面に適用することができる。より好ましくは、当該ストレッサ層は、電気めっきによって当該単結晶化合物半導体基板の当該多孔質上部表面上に適用することができる。電気めっきは、ストレッサ材料が単結晶化合物半導体基板の多孔質上部表面の細孔の内部に堆積されることを可能にする。好ましくは、当該ストレッサ層は、金属、好ましくはニッケルから構成される。

【0050】

その後、ストレッサ層は、制御された様式で当該ストレッサ層－基板ウェハからスポーリングされ、それによって当該半導体基板から化合物半導体薄膜が剥離される。換言すれば、当該半導体基板からの化合物半導体薄膜の制御されたスポーリングは、当該ストレッサ層－基板ウェハにおいて当該ストレッサ層内に応力、好ましくは機械的応力を誘導することによって行われる。これにより、当該半導体基板から化合物半導体薄膜が剥離する。スポーリングは、当該ストレッサ層－基板に加えられる機械的応力によって誘発される。制御されたスポーリングに好適な実験手順は、文献、例えば、Ｂｅｄｅｌｌ ｅｔ ａｌ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２２，２０１７，０２５１０３，ｈｔｔｐｓ：／／ｄｏｉ．ｏｒｇ／１０．１０６３／１．４９８６６４６に十分に文書化されている。本発明の文脈において、基板からの薄い半導体層の「制御されたスポーリング」という用語は、当該ストレッサ層を介して当該ストレッサ層と当該基板との集合体に機械的応力を誘導し、それによってマザー基板の表面の下に破断線を生成し、薄い半導体層のリフトオフを可能にする行為を指す。

【0051】

第４の工程において、ストレッサ層は、化学エッチングによって、例えば、Ｈ_２Ｏ_２及びフッ化水素酸（ＨＦ）などの酸化剤を含有する溶液中にニッケルを溶解させることによって、化合物半導体薄膜から除去される。これにより、分離された化合物半導体薄膜が得られる。任意選択で、得られた半導体層の上部の多孔質層は、周囲雰囲気中好ましくは１００℃でアニールし、続いて得られた酸化物をＨＦで除去することによって更に除去することができる。

【0052】

最後の工程において、得られた単離された化合物半導体薄膜を、例えば１２００℃を超える温度での熱処理によって半導体基板上に直接接合して、化合物半導体積層構造を形成する。好ましくは、得られた単離された化合物半導体薄膜は、多結晶半導体基板上に直接接合される。好ましくは、半導体基板と接触している当該分離された化合物半導体薄膜は、１４００℃超、１４５０℃超、又は更に１５００℃超、かつ３０００℃未満、２５００℃未満、２０００℃未満、１８００℃未満、１７００℃未満、又は更に１６００℃未満の温度で熱処理にかけられる。好ましくは、当該熱処理は、少なくとも１０分間、より好ましくは少なくとも１５分間、少なくとも２０分間、又は少なくとも３０分間実行される。好ましくは、当該熱処理は、最大で８時間、最大で４時間、最大で２時間、又は更に最大で１時間にわたって実行される。最も好ましくは、当該熱処理は、約３０～４５分間実行される。あるいは、当該熱処理は、半導体基板と接触している当該分離された化合物半導体薄膜を所定の温度まで加熱し、その後すぐに室温まで冷却することからなり得る。

【0053】

好ましくは、本発明は、半導体基板と接触している当該多孔質半導体膜が、１５００℃～１６００℃の温度、好ましくは１５５０℃を超える温度、例えば１５６０℃、１５７０℃、１５８０℃、１５９０℃又は１６００℃で熱処理にかけられる、本発明の第２の態様による方法を提供する。好ましくは、半導体基板と接触している当該多孔質半導体膜は、アルゴン又はヘリウムなどの不活性雰囲気下で熱処理にかけられる。あるいは、半導体基板と接触している当該多孔質半導体膜は、真空下で熱処理に掛けられる。

【0054】

好ましくは、本発明は、当該半導体膜の上部にエピタキシャル半導体オーバー層を形成する工程を更に含む、本発明の第２の態様によるプロセスを提供する。

【0055】

好ましくは、本発明は、当該ストレッサ層がニッケルからなり、当該化合物半導体基板が炭化ケイ素からなる、本発明の第２の態様によるプロセスを提供する。

【0056】

第３の態様では、本発明は、本発明の第１の態様による化合物半導体積層構造を含む、パワーエレクトロニクス用電子デバイスを提供する。本発明の第３の態様によるパワーエレクトロニクスデバイスは、ＤＣ太陽光電力を家庭用のＡＣ電力に変換する用途、及びハイブリッド電動ビークルにおけるバッテリーパワーに関する機能を調整する用途における使用に好適である。本発明による化合物半導体積層構造のより高いバンドギャップにより、それを使用する電子機器は、より小さくなり、はるかにエネルギー効率的に作動することができる。本発明による化合物半導体は、いくつかの従来技術の半導体よりも高い温度、高い電圧、及び高い周波数で機能する。更に、本発明の第１の態様による化合物半導体積層構造は、ａ）圧電層とケイ素基板との間のＳＡＷデバイスにおける界面層として、及びｂ）過酷な環境用途のためのＳｉ基板上のＳｉＣからのカンチレバー又はメンブレインの製造のためのＭＥＭＳにおいて、有利に使用することができる。

【0057】

［実施例］
以下の実施例は、本発明を更に明確にすることを意図したものであり、本発明の範囲を限定することを意図するものではない。

【0058】

１． 金属支援光化学エッチング（ＭＡＰＣＥ）
多孔質表面層を有する４Ｈ単結晶炭化ケイ素（４Ｈ－ＳｉＣ）基板は、金属支援光化学エッチング（ＭＡＰＣＥ）を用いて形成される。具体的には、Ｐｔの薄層（３００ｎｍ）が４Ｈ－ＳｉＣ基板の一方の表面にスパッタ堆積され、それによってＰｔ－４Ｈ－ＳｉＣウェハが得られる。Ｐｔ－４Ｈ－ＳｉＣウェハは、Ａｒ雰囲気中１１００℃でアニールされる。続いて、Ｐｔ－４Ｈ－ＳｉＣウェハを、フッ化水素酸（約１．３ｍｏｌ／Ｌ）及び酸化剤（約０．１５ｍｏｌ／Ｌ）（Ｈ_２Ｏ_２又はＮａ_２Ｓ_２Ｏ_８）を含有する水溶液に浸漬し、ＵＶ光（波長２５４ｎｍ）を照射することによって、約１μｍの厚さを有する薄い多孔質表面層がＰｔ層の反対側の表面に生成される。これにより、ＭＡＰＣＥで多孔質化されたＰｔ－４Ｈ－ＳｉＣウェハＳ－１が得られる。図３は、４Ｈ－ＳｉＣ基板のコアＳ－１１と４Ｈ－ＳｉＣ基板の多孔質表面Ｓ－１２、Ｓ－１３との間の界面におけるＰｔ－４Ｈ－ＳｉＣウェハＳ－１の断面の詳細のＳＥＭ顕微鏡写真を示す。４Ｈ－ＳｉＣ基板の多孔質表面Ｓ－１２、Ｓ－１３は、高度に多孔質の上部表面層Ｓ－１３と、より低い多孔率の多孔質上部層Ｓ－１２とを含む。より高い多孔率の当該多孔質上部層Ｓ－１３は、化合物半導体積層構造の最終化合物半導体膜２の当該多孔質多結晶底部層２１の非多孔質表面層の前駆である。当該多孔質多結晶底部層２１の非多孔質表面層は、剥離された半導体基板層の接合中の手順の後半に、より高い多孔率の当該多孔質上部層から形成される。より低い多孔率の当該多孔質上部層Ｓ－１２は、活性層とも呼ばれ、化合物半導体積層構造の最終化合物半導体膜２の多孔質多結晶底部層２１の前駆である。

【0059】

２． ニッケル電気めっき
約１μｍの薄い多孔質表面層Ｓ－１２、Ｓ－１３を有する多孔質化されたＰｔ－４Ｈ－ＳｉＣウェハＳ－１は、その後、ホウ酸（３５ｇ／Ｌ）及び塩化ニッケル六水和物（３００ｇ／Ｌ）を含有する電解液中でニッケル電気めっきにかけられる。むき出しのＮｉをアノードとして使用する。多孔質化されたＰｔ－４Ｈ－ＳｉＣウェハＳ－１を、カソードとして使用する。したがって、ニッケルイオンの循環流が確立され、めっき中のニッケル濃度補正は不要である。電解液を７５℃に加熱し、ＭＡＰＣＥで多孔質化されたＰｔ－４Ｈ－ＳｉＣウェハＳ－１を、基板の特定の領域を保護するウェハホルダを使用することによってめっき溶液に浸漬する。これにより、Ｎｉ－４Ｈ－ＳｉＣウェハが得られる。図４は、Ｎｉ－４Ｈ－ＳｉＣ界面の断面のＳＥＭ顕微鏡写真を示す。図は、４Ｈ－ＳｉＣウェハの上部のＮｉ層を示す。Ｎｉは多孔質外層Ｓ－１２、Ｓ１３に浸透している。顕微鏡写真は、ＮｉがＰｔ－４Ｈ－ＳｉＣウェハの多孔質化された表面層に含浸しており、ニッケル層と多孔質表面層との間の接着が向上していることを示している。

【0060】

３． Ｎｉ－４Ｈ－ＳｉＣウェハの制御されたスポーリング
電気めっき後、ハンドリング層として厚さ２５μｍのポリイミドテープを適用し、続いて持ち上げることによって、電気めっきされたニッケル層の境界に応力勾配が確立される。この応力勾配は、制御されたスポーリングのための促進剤として役立つ。応力勾配は、亀裂発生を誘発する。亀裂は、Ｎｉ－４Ｈ－ＳｉＣ全体に自発的に伝播する。したがって、ニッケル及び４Ｈ－ＳｉＣを含む複合層は、図５に示すように、４Ｈ－ＳｉＣウェハから剥離することができる。制御されたスポーリングに好適な実験手順は、文献、例えば、Ｂｅｄｅｌｌ ｅｔ ａｌ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２２，２０１７，０２５１０３；ｈｔｔｐ：／／ｄｏｉ．ｏｒｇ／１０．１０６３／１．４９８６６４６に十分に文書化されている。

【0061】

４． Ｎｉ除去
制御されたスポーリングの後、ニッケルは、Ｈ_２Ｏ_２及びフッ化水素酸（ＨＦ）などの酸化剤を含有する溶液中にニッケルを溶解することによって、剥離されたＮｉ－４Ｈ－ＳｉＣ薄膜から除去される。これにより、厚さ約２０μｍの４Ｈ－ＳｉＣ薄膜が得られる。４Ｈ－ＳｉＣ層の多孔質層を除去した後、表面に及び／又は表面下に残留細孔を有する表面層を特徴とする薄膜４Ｈ－ＳｉＣ基板が得られる。図６に示されるように、ＴＥＭ精査は、表面が細孔及び異なる配向を有する多数の単一結晶子を含むことを示した。

【0062】

５． 多結晶ＳｉＣ基板への接合
表面に及び／又は表面下に残留細孔を含む表面層を有する得られた薄膜４Ｈ－ＳｉＣ基板は、多結晶ＳｉＣ基板の上部表面に配置され、残留細孔を有する表面層が当該多結晶ＳｉＣ基板に面する。この複合体を、不活性Ｈｅガス雰囲気下１６００℃の温度で熱処理する。当該残留細孔を含む表面層は、表面エネルギーの最小化により当該熱処理中に再組織化することが企図される。これは、多結晶ＳｉＣ基板の表面粗さがある場合であっても、改善された接着が得られるので有利である。

【0063】

熱処理後に、多結晶ＳｉＣ基板と、当該半導体基板の上部の半導体膜とからなる化合物半導体積層構造が得られる。続いて、４Ｈ－ＳｉＣの単結晶エピタキシャル層が、化学蒸着によって当該半導体膜上に堆積する。他の堆積方法も同様に企図され得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】