特表 2024-518996 半導体構造体のエッチング方法及び処理リアクタの調整方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-08

(54)【発明の名称】半導体構造体のエッチング方法及び処理リアクタの調整方法

(51)【国際特許分類】

   H01L 21/3065 20060101AFI20240426BHJP

【ＦＩ】

H01L21/302 105Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023570292

(86)(22)【出願日】2022-05-09

(85)【翻訳文提出日】2024-01-11

(86)【国際出願番号】 US2022028285

(87)【国際公開番号】W WO2022240726

(87)【国際公開日】2022-11-17

(31)【優先権主張番号】17/319,885

(32)【優先日】2021-05-13

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/319,888

(32)【優先日】2021-05-13

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518112516

【氏名又は名称】グローバルウェーハズ カンパニー リミテッド

【氏名又は名称原語表記】ＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100184343

【弁理士】

【氏名又は名称】川崎 茂雄

(72)【発明者】

【氏名】ワン，ガン

【テーマコード（参考）】

5F004

【Ｆターム（参考）】

5F004AA01

5F004AA15

5F004AA16

5F004BB18

5F004BB24

5F004BB27

5F004BB29

5F004CA02

5F004CA04

5F004DA00

5F004DA13

5F004DA24

5F004DA29

5F004DB01

5F004EA27

(57)【要約】

半導体構造体をエッチングする方法、及び単一の半導体構造体が取り扱われる処理リアクタを調整する方法が開示される。操作された多結晶シリコン表面層が、半導体構造体を支持するサセプタ上に堆積される。多結晶シリコン表面層は、層が堆積される温度を制御することによって、多結晶シリコン表面層を溝加工することによって、又は多結晶シリコン表面層の厚さを制御することによって、操作され得る。

【特許請求の範囲】

【請求項1】

半導体構造体を支持するサセプタを有する、処理リアクタにおいて、前記半導体構造体をエッチングする方法であって、
多結晶シリコン表面層を前記サセプタ上に堆積すること、
前記多結晶シリコン表面層を第１のエッチング液に接触させて、表面改質多結晶シリコン表面層を作製すること、
半導体構造体を、前記表面改質多結晶シリコン表面層が堆積された前記サセプタ上に積むこと、
前記半導体構造体を第２のエッチング液に接触させて、前記半導体構造体をエッチングすること
を含む、方法。

【請求項2】

前記第１のエッチング液は、水素、塩化水素、又は水素と塩化水素との混合物である、
請求項１に記載の方法。

【請求項3】

前記多結晶シリコン表面層は、１１５０℃未満の温度で前記サセプタ上に堆積される、
請求項１又は２に記載の方法。

【請求項4】

前記多結晶シリコン表面層は、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満、又は８００℃から１１５０℃、８００℃から１１００℃、９００℃から１０５０℃の温度で前記サセプタ上に堆積される、
請求項１又は２に記載の方法。

【請求項5】

前記多結晶シリコン表面層は、トリクロロシランを前記処理リアクタに導入することによって堆積される、
請求項３又は４に記載の方法。

【請求項6】

前記処理リアクタは、前記サセプタが配置される開口を有する予熱リングを備えており、
前記方法は、
多結晶シリコン表面層を前記予熱リング上に堆積させること、
前記予熱リング上に堆積された前記多結晶シリコン表面層を第１のエッチング液に接触させて、表面改質多結晶シリコン表面層を作製すること
をさらに含む、
請求項１から５のいずれか１つに記載の方法。

【請求項7】

前記サセプタは、炭化ケイ素製であり、又は炭化ケイ素でコーティングされたグラファイトである、
請求項１から６のいずれか１つに記載の方法。

【請求項8】

前記多結晶シリコン表面層を前記サセプタ上に堆積する前に、前記サセプタは、以前に堆積された多結晶シリコン表面層を前記サセプタから剥離するように、剥離エッチング液に接触させられる、
請求項１から７のいずれか１つに記載の方法。

【請求項9】

前記半導体構造体は、ハンドル構造、シリコントップ層、及び前記ハンドル構造と前記シリコントップ層との間に配置された誘電体層を有する、シリコンオンインシュレータ構造である、
請求項１から８のいずれか１つに記載の方法。

【請求項10】

前記第２のエッチング液は、水素、塩化水素、又は水素と塩化水素との混合物である、
請求項１から９のいずれか１つに記載の方法。

【請求項11】

前記多結晶シリコン表面層は、厚さが、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、少なくとも２μｍ、１．２５μｍから５．０μｍ、１．５μｍから５μｍ、又は１．７５μｍから５μｍである、
請求項１から１０のいずれか１つに記載の方法。

【請求項12】

前記半導体構造体は、第１の半導体構造体であって、
前記方法は、
前記第１の半導体構造体を、前記第１の半導体構造体がエッチングされた後に、前記サセプタから取り除くこと、
前記サセプタを剥離エッチング液に接触させて、前記表面改質多結晶シリコン表面層を前記サセプタから剥離すること、
前記サセプタ上に第２の多結晶シリコン表面層を堆積させること、
前記第２の多結晶シリコン表面層を前記第１のエッチング液に接触させて、第２の表面改質多結晶シリコン表面層を作製すること、
第２の半導体構造体を、前記第２の表面改質多結晶シリコン表面層が堆積された前記サセプタ上に積むこと、
前記第２の半導体構造体を前記第２のエッチング液に接触させて、前記第２の半導体構造体をエッチングすること
をさらに含む、
請求項１から１１のいずれか１つに記載の方法。

【請求項13】

半導体構造体を支持するサセプタを有する、処理リアクタにおいて、前記半導体構造体をエッチングする方法であって、
多結晶シリコン表面層を１１５０℃未満の温度で前記サセプタ上に堆積すること、
半導体構造体を、前記多結晶シリコン表面層が堆積された前記サセプタ上に積むこと、
前記半導体構造体をエッチング液に接触させて、前記半導体構造体をエッチングすること
を含む、方法。

【請求項14】

前記多結晶シリコン表面層は、トリクロロシランを前記処理リアクタに導入することによって堆積される、
請求項１３に記載の方法。

【請求項15】

前記多結晶シリコン表面層は、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満、又は８００℃から１１５０℃、８００℃から１１００℃、又は９００℃から１０５０℃の温度で前記サセプタ上に堆積される、
請求項１３又は１４に記載の方法。

【請求項16】

前記多結晶シリコン表面層を前記サセプタ上に堆積する前に、前記サセプタは、以前に堆積された多結晶シリコン表面層を前記サセプタから剥離するように、剥離エッチング液に接触させられる、
請求項１３から１５のいずれか１つに記載の方法。

【請求項17】

前記半導体構造体は、ハンドル構造、シリコントップ層、及び前記ハンドル構造と前記シリコントップ層との間に配置された誘電体層を有する、シリコンオンインシュレータ構造である、
請求項１３から１６のいずれか１つに記載の方法。

【請求項18】

前記多結晶シリコン表面層は、厚さが、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、少なくとも２μｍ、１．２５μｍから５．０μｍ、１．５μｍから５μｍ、又は１．７５μｍから５μｍである、
請求項１３から１７のいずれか１つに記載の方法。

【請求項19】

前記半導体構造体は、第１の半導体構造体であって、
前記方法は、
前記第１の半導体構造体を、前記第１の半導体構造体がエッチングされた後に、前記サセプタから取り除くこと、
前記サセプタを剥離エッチング液に接触させて、前記多結晶シリコン表面層を前記サセプタから剥離すること、
前記サセプタ上に１１５０℃未満の温度で第２の多結晶シリコン表面層を堆積させること、
第２の半導体構造体を、前記第２の多結晶シリコン表面層が堆積された前記サセプタ上に積むこと、
前記第２の半導体構造体を前記エッチング液に接触させて、前記第２の半導体構造体をエッチングすること
をさらに含む、
請求項１３から１８のいずれか１つに記載の方法。

【請求項20】

単一の半導体構造体を取り扱うための処理リアクタを調整する方法であって、前記リアクタは半導体構造体を支持するサセプタを有しており、
前記方法は、
半導体構造体が前記サセプタ上に堆積されていない状態で、剥離エッチング液を前記処理リアクタに導入して、多結晶シリコン表面層を前記サセプタから剥離すること、
半導体構造体が前記サセプタ上に堆積されていない状態で、多結晶シリコン表面層を前記サセプタ上に堆積すること、
半導体構造体が前記サセプタ上に堆積されていない状態で、溝加工エッチング液を前記処理リアクタに導入し、前記溝加工エッチング液が前記多結晶シリコン表面層に接触して、表面改質多結晶シリコン表面層を作製すること
を含む、方法。

【請求項21】

前記溝加工エッチング液は、水素、塩化水素、又は水素と塩化水素との混合物である、
請求項２０に記載の方法。

【請求項22】

前記多結晶シリコン表面層は、１１５０℃未満の温度で前記サセプタ上に堆積される、
請求項２０又は２１に記載の方法。

【請求項23】

前記多結晶シリコン表面層は、厚さが、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、少なくとも２μｍ、１．２５μｍから５．０μｍ、１．５μｍから５μｍ、又は１．７５μｍから５μｍである、
請求項２０から２２のいずれか１つに記載の方法。

【請求項24】

単一の半導体構造体を取り扱うための処理リアクタを調整する方法であって、前記リアクタは半導体構造体を支持するサセプタを有しており、
前記方法は、
半導体構造体が前記サセプタ上に堆積されていない状態で、剥離エッチング液を前記処理リアクタに導入して、多結晶シリコン表面層を前記サセプタから剥離すること、
半導体構造体が前記サセプタ上に堆積されていない状態で、多結晶シリコン表面層を前記サセプタ上に１１５０℃未満の温度で堆積すること
を含む、方法。

【請求項25】

前記多結晶シリコン表面層は、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満、又は８００℃から１１５０℃、８００℃から１１００℃、又は９００℃から１０５０℃の温度で前記サセプタ上に堆積される、
請求項２４に記載の方法。

【請求項26】

前記多結晶シリコン表面層は、厚さが、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、少なくとも２μｍ、１．２５μｍから５．０μｍ、１．５μｍから５μｍ、又は１．７５μｍから５μｍである、
請求項２４又は２５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２１年５月１３日に出願された米国非仮特許出願第１７／３１９，８８５号および２０２１年５月１３日に出願された米国非仮特許出願第１７／３１９，８８８号の優先権を主張する。両出願は、参照によりその全体が本明細書に組み込まれる。

【0002】

本開示の分野は、半導体構造体をエッチングするための方法、および単一の半導体構造体を処理するためのリアクタを調整するための方法に関する。

【背景技術】

【0003】

単一ウエハ熱処理チャンバでは、半導体構造体がサセプタによって支持される。
場合によっては、構造体の上面をエッチングすることが望ましい。例えば、シリコンオンインシュレータ構造は、エッチングによって平滑化され、トップシリコン層の厚さ目標と表面粗さ目標を達成できる。このような構造では、半導体構造体のエッジに向かう化学プロセスが阻害されるエッジ境界効果が発生する可能性がある。このような効果は、熱伝導、運動量輸送、質量輸送、又はそれらの組み合わせにおける阻害から生じる場合がある。エッジ境界効果により、半導体構造体のエッジに向かってエッジロールオフが発生することがある。特に先進的な（例えば１０ｎｍ技術以降の）ＣＭＯＳデバイスの製造において、ウエハ全体で均一な厚みと平坦性を持つ半導体構造体への要求が高まっている。

【0004】

局所的なエッジ境界効果を低減する従来の方法は限られている。例えば、処理チャンバ内の圧力を変化させることは、処理能力及びリアクタの構成によって制限される。ウエハエッジとサセプタ間の隙間は、製造公差と熱膨張とによって制限される。半導体構造体がサセプタに収まるポケットの高さを高くすると、影響を受ける領域が半導体構造体の内側領域に向かって広がる。さらに、隙間とポケットの深さを変えても、サセプタ内の半導体構造体をセンタリングすることによって決定される方位方向の厚さの均一性は改善されない。

【発明の概要】

【発明が解決しようとする課題】

【0005】

エッチングされた半導体構造体の厚さの均一性を改善するために、半導体構造体のエッチング中にエッジローディング効果を緩和する方法に対する必要性が存在する。

【課題を解決するための手段】

【0006】

本セクションは、以下に説明及び／又は請求される本開示の様々な態様に関連し得る技術の様々な態様を読者に紹介することを意図している。この説明は、本開示の様々な側面をよりよく理解するための背景情報を読者に提供する上で有用であると考えられる。従って、これらの記述はこのような観点から読まれるべきであり、先行技術の自認としてではないと理解すべきである。

【0007】

本開示の一態様は、処理リアクタで半導体構造体をエッチングする方法に向けられている。処理リアクタは、半導体構造体を支持するサセプタを含む。多結晶シリコン表面層はサセプタ上に堆積される。多結晶シリコン表面層を第１のエッチング液に接触させ、表面改質多結晶シリコン表面層を作製する。半導体構造体は、表面改質多結晶シリコン表面層が配置されたサセプタに積まれる。半導体構造体を第２のエッチング液に接触させて、半導体構造体をエッチングする。

【0008】

本開示の別の態様は、処理リアクタで半導体構造体をエッチングする方法に向けられている。処理リアクタは、半導体構造体を支持するサセプタを含む。多結晶シリコン表面層は、１１５０℃未満の温度でサセプタ上に堆積される。半導体構造体は、多結晶シリコン表面層が配置されたサセプタに積まれる。半導体構造体をエッチング液に接触させ、半導体構造体をエッチングする。

【0009】

本開示のさらなる態様は、単一の半導体構造体を取り扱うための処理リアクタを調整する方法に向けられている。リアクタは、半導体構造体を支持するサセプタを含む。多結晶シリコン表面層をサセプタから剥離するために、サセプタ上に半導体構造体が配置されていない状態で、剥離エッチング液が処理リアクタに導入される。多結晶シリコン表面層は、サセプタ上に半導体構造体が配置されていない状態で、サセプタ上に堆積される。溝加工用エッチング液は、サセプタ上に半導体構造体が配置されていない状態で、処理リアクタに導入される。溝加工エッチング液が多結晶シリコン表面層に接触して、表面改質多結晶シリコン表面層を作製する。

【0010】

本開示のさらに別の態様は、単一の半導体構造体を取り扱うための処理リアクタを調整する方法に向けられている。リアクタは、半導体構造体を支持するサセプタを含む。多結晶シリコン表面層をサセプタから剥離するために、サセプタ上に半導体構造体が配置されていない状態で、剥離エッチング液が処理リアクタに導入される。多結晶シリコン表面層は、１１５０℃未満の温度で、サセプタ上に半導体構造体が配置されていない状態で、サセプタ上に堆積される。

【0011】

本開示の上述の態様に関連して言及された特徴には、様々な改良点が存在する。本開示の上述の側面には、さらなる特徴も同様に組み込むことができる。これらの改良点および追加の特徴は、個々に存在してもよいし、任意の組み合わせで存在してもよい。例えば、本開示の図示された実施形態のいずれかに関連して後述される様々な特徴は、単独で又は任意の組み合わせで、本開示の上述の態様のいずれかに組み込まれ得る。

【図面の簡単な説明】

【0012】

【図1】図１は、半導体構造体をリアクタに積む前の、半導体構造体をエッチングするための処理リアクタの断面図である。

【0013】

【図2】図２は、中に半導体構造体が積まれた処理リアクタの斜視図である。

【0014】

【図3】図３は、中に半導体構造体が積まれた処理リアクタの断面図である。

【0015】

【図4】図４は、予熱リングとサセプタとを示す処理リアクタの詳細断面図であって、多結晶シリコン表面層が予熱リング及びサセプタ上に堆積されている。

【0016】

【図5】図５は、予熱リングとサセプタとを示す処理リアクタの詳細断面図であって、多結晶シリコン表面層が予熱リング及びサセプタ上に堆積されており、半導体構造体がサセプタ上に堆積されている。

【0017】

【図6】図６は、シリコンインインシュレータ構造の断面図である。

【0018】

【図7】図７は、多結晶シリコン表面層の表面積に対する粒径及び溝加工係数の影響を示すグラフである。

【0019】

【図8】図８は、実施例２に従って処理されたＳＯＩ構造におけるエッジ厚さを示す棒グラフである。

【0020】

対応する参照符号は、図面全体を通して対応する部品を示す。

【発明を実施するための形態】

【0021】

本開示が提供するものは、単一の半導体構造体を取り扱う（例えば、構造をエッチング又は平滑化する）ためのリアクタを調整する方法、及び処理リアクタで半導体構造体をエッチングする方法に関する。処理リアクタは、操作された多結晶シリコン表面層が塗布されたサセプタを含む。

【0022】

本開示の実施形態に従って使用するための例示的な処理リアクタ１００を図１～２に示す。図示のリアクタ１００は、単一の基板（すなわち、半導体構造体）リアクタであり、処理中に単一の基板がリアクタ１００に積まれる。

【0023】

リアクタ１００は、単一の半導体がエッチングされる処理チャンバ１０２を含む。リアクタ１００は、構造上の薄膜のＣＶＤ成長（すなわちエピタキシャル成長）など、他の半導体構造体処理にも適している場合がある。リアクタ１００は、処理チャンバ１０２の一端に配置されたガス注入ポート１０６と、処理チャンバ１０２の反対側の端に配置されたガス排出ポート１０８とを含む。ガス注入ポート１０６と処理チャンバ１０２との間に配置されたガスマニホールド１４０は、流入ガス１１０を、ガス注入ポート１０６を通して上部窓１１２と下部窓１１４とにより囲まれた処理チャンバ１０２に導くために使用される。

【0024】

運転中、流入プロセスガス１１０は、ガスマニホールド１４０を通り、ガス流入口１０３から処理チャンバ１０２に流入する。ガス１１０は処理チャンバ１０２を流れ、ガス排出ポート１０８から排出される。

【0025】

リアクタ１００は、半導体構造体１０４（図３）を支持するためのサセプタ１２０を処理チャンバ１０２に含む。サセプタ１２０は、回転機構（図示せず）のモータ（図示せず）に接続されたシャフト１２２に接続されている。回転機構は、シャフト１２２、サセプタ１２０及び半導体構造体１０４を、リアクタシステム１００の垂直軸Ｘを中心に回転させる。予熱リング１２６がサセプタ１２０を取り囲み、プロセスガスを半導体構造体１０４と接触する前に温める役割を果たす。サセプタ１２０の外側エッジ１２４と予熱リング１２６の内側エッジは、サセプタ１２０の回転を可能にするために環状の隙間１２５によって隔てられている。半導体構造体１０４は、リアクタ１００内で均一に処理するために回転させられる。リアクタ１００はまた、予熱リング１２６を支持して且つ予熱リング１２６の一部を移動し易くする、予熱リングサポート１２７を含む。

【0026】

流入ガス１１０を、半導体構造体１０４に接触させる前に加熱してもよい。予熱リング１２６及びサセプタ１２０の両方は、処理チャンバ１０２の上下に配置されてもよい高強度放射加熱ランプ１２８によって生成される放射加熱光を吸収するように、概して不透明である。処理チャンバ１０２に熱を供給するために、例えば抵抗加熱器及び誘導加熱器など、高強度ランプ１２８以外の装置を使用することもできる。予熱リング１２６及びサセプタ１２０を周囲より高い温度に維持することにより、ガス１１０が予熱リング１２６及びサセプタ１２０を通過する際に、予熱リング１２６及びサセプタ１２０が流入ガス１１０に熱を伝えることを可能とする。半導体構造体１０４（図３）の直径は、サセプタ１２０が半導体構造体１０４に接触する前の流入ガス１１０を加熱することを可能とするように、サセプタ１２０の直径よりも小さくてもよい。予熱リング１２６及びサセプタ１２０を、例えば炭化ケイ素で構成してもよく、又は炭化ケイ素でコーティングされた不透明グラファイトで構成してもよい。

【0027】

上部窓１１２及び下部窓１１４はそれぞれ、石英などの透明材料製の概ね環状の本体を有しており、放射加熱光が処理チャンバ１０２内に通過し、予熱リング１２６、サセプタ１２０、及び半導体構造体１０４に照射されることを可能にする。窓１１２、１１４は平面であってもよく、若しくは、図１に示されるように、窓１１２、１１４は概ねドーム状の構成を有していてもよい。他の実施形態では、窓１１２、１１４の一方または両方は、内側に凹んだ構成を有してもよい。上部窓１１２及び下部窓１１４は、それぞれ処理チャンバ１０２の上部チャンバ壁１３０及び下部チャンバ壁１３２に結合されている。

【0028】

上部チャンバ壁１３０及び下部チャンバ壁１３２は、処理チャンバ１０２の外周を画定しており、ガス注入ポート１０６及びガス排出ポート１０８に隣接している。

【0029】

リアクタ１００は、ガス１１０とチャンバ壁１３０，１３２（典型的にはステンレス鋼などの金属材料から作製される）との間の反応を防止するために、処理チャンバ内に配置された上部ライナ１３４及び下部ライナ１３６を含んでもよい。ライナ１３４，１３６は、石英などの適切な非反応性材料から作製されてもよい。

【0030】

リアクタ１００は例示的なものであり、一般に、本開示の方法に従って半導体構造体１０４を処理（例えば、エッチング）することを可能にする任意のリアクタを、特に断らない限り使用できる。

【0031】

本開示の方法に従って、処理リアクタ１００は、予熱リング１２６及びサセプタ１２０上に操作された多結晶シリコン表面層１３５（図４）又は「膜」を堆積させることによって、半導体構造体１０４を処理する前に調整される。第１ステップＳ１では、予熱リング１２６及びサセプタ１２０から既存の表面層又はコーティングが剥がされる（すなわち、「クリーンエッチング」が実行される）。塩化水素（ＨＣｌ）のような剥離エッチング液は、サセプタ１４０及び予熱リング１２６から以前の多結晶シリコン表面層を剥離するように、サセプタ１２０上に半導体構造体が配置されていない状態でリアクタ１００に導入されてもよい。幾つかの実施形態では、剥離ステップＳ１を省略してもよい（例えば、サセプタ１２０及び／又は予熱リング１２６が、以前に堆積された多結晶シリコン表面層で被覆されていない場合）。

【0032】

第２ステップＳ２では、多結晶シリコン表面層１３５（図４）（本明細書では「ポリシリコン」層または「コーティング」とも呼ばれる場合がある）が、サセプタ１２０及び予熱リング１２６上に堆積される。多結晶シリコン表面層１３５は、（すなわち、半導体構造体がサセプタ１２０上に配置されていない状態で）分解して多結晶シリコン層を形成するシリコン含有ガスと前面を接触させることによって、サセプタ１２０及び予熱リング１２６の前面に堆積させることができる。シリコン含有ガスの例としては、メチルシラン、水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）、トリクロロシラン（ＳｉＨＣｌ_３）、四塩化ケイ素（ＳｉＣｌ_４）などが挙げられる。シリコン含有ガスは、水素のようなキャリアガスと混合できる（例えば、水素中のトリクロロシラン）。ガスの濃度は、所望の蒸着効果（例えば、蒸着速度）に基づいて決定できる。

【0033】

処理チャンバ１０２は、ポリシリコン堆積の間、任意の適切な圧力（例えば、大気圧）であってもよい。蒸着時間は、蒸着温度、濃度、所望の厚さによって異なってもよい。いくつかの実施形態では、ポリシリコン層は、少なくとも０．２５μｍの厚さ、又は少なくとも約０．５μｍ、少なくとも１μｍ、少なくとも２．５μｍ、又は少なくとも４μｍの厚さである（例えば、０．２５μｍ～１０μｍ、０．２５μｍ～約５μｍ、又は約１μｍ～約５μｍ）。

【0034】

堆積される多結晶シリコン層は、多結晶シリコン層の特定の特性を強化又は促進するように操作されてもよい。例えば、堆積される多結晶シリコン層は、多結晶シリコン層の表面積を増大させるように操作されてもよい。いくつかの実施形態では、多結晶シリコン層は、堆積されたコーティングの粒径を減少させるように比較的低温で堆積される。例えば、シリコン含有ガスとしてトリクロロシランが使用される実施形態では、１１５０℃未満の温度でポリシリコンを堆積させることができる。いくつかの実施形態では、多結晶シリコン表面層１３５は、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、９００℃未満、又は８００℃から１１５０℃、８００℃から１１００℃、９００℃から１０５０℃の温度で、サセプタ１２０上に堆積される。トリクロロシラン以外のガスの蒸着温度は、既知の適切な温度に基づいて選択できる（例えば、公表されている方法に従って）。

【0035】

ポリシリコン層が堆積される温度を制御することに代えて又は加えて、サセプタ１２０及び／又は予熱リング１２６上のポリシリコン表面層１３５は、ポリシリコン層１３５の表面積を増大させ、操作された表面層を作製するために「溝加工」されてもよい。サセプタ１２０及び／又は予熱リング１２６は、処理リアクタ１００の処理チャンバ１０２に溝加工用エッチング液を導入することにより溝加工されてもよい。一般に、溝加工エッチング液（本明細書では「第１のエッチング液」とも呼ばれる）は、サセプタ１２０上に半導体構造体が配置されていない状態で、チャンバ１０２内に導入される。溝加工用エッチング液は、ポリシリコン表面層に溝加工を施し、「表面改質」多結晶シリコン表面層１３５を作製する。

【0036】

任意の適切な溝加工エッチング液は、例えば、水素、塩化水素、又は水素と塩化水素との混合物などを使用できる。

【0037】

幾つかの実施形態では、サセプタ上に堆積されるポリシリコンコーティング１３５は、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、又は少なくとも２μｍ（例えば、１．２５μｍから５．０μｍ、１．５μｍから５μｍ、又は１．７５μｍから５μｍ）など、比較的厚い。
このような比較的厚いポリシリコンコーティングは、薄いコーティングに比べてコーティングの表面積を増加させる場合がある。

【0038】

操作されたポリシリコン表面層１３５（すなわち、上述のように比較的低温で堆積されたポリシリコン表面層、及び／又は表面改質多結晶シリコン表面層を調製するためにエッチング液に接触されたポリシリコン表面層、及び／又は比較的厚いポリシリコン表面層）がサセプタ１２０及び／又は予熱リング１２６上に形成されると、第３ステップＳ３において、半導体構造体１０４（図３及び図５）がサセプタ１２０上に積まれる。

【0039】

半導体構造体１０４がサセプタ１２０上に積まれると、第４ステップＳ４において、半導体構造体１０４をエッチング及び／又は平滑化するために、半導体構造体を平滑化エッチング液（本明細書では「第２のエッチング液」とも呼ぶ）に接触させる。
平滑化エッチング液は、水素、塩化水素、又は水素と塩化水素の混合物から選択されてもよい。

【0040】

一般に、半導体構造体１０４は、構造をエッチングすることが望ましい任意の構造であってもよい。ここで図６を参照すると、幾つかの実施形態では、半導体構造体はシリコンオンインシュレータ（ＳＯＩ）構造１０４である。シリコンオンインシュレータ構造１０４は、ハンドル構造１１０、シリコントップ層１２５、及びハンドル構造１１０とシリコン層１２５との間に配置された誘電体層１１５を含む。シリコンオンインシュレータ構造１０４は、当業者に公知の任意の方法によって作製されてもよい。幾つかの実施形態では、半導体構造体１０４は、半導体構造体のエッジに一定量の酸化物を有する。

【0041】

半導体構造体１０４（本明細書では「第１の」半導体構造体と呼ぶ場合がある）が平滑化エッチング液に接触されると、本開示の実施形態に従って追加の構造が処理されてもよい。１の半導体構造体１０４は、エッチングされた（例えば、平滑化された）後、サセプタ１２０から除去される。サセプタ１２０を剥離エッチング液と接触させ（すなわち、上記ステップＳ１）、表面改質多結晶シリコン表面層１３５をサセプタ１２０から剥離する。第２の多結晶シリコン表面層は、サセプタ１２０と予熱リング１２６上に堆積される（ステップＳ２）。幾つかの実施形態では、第２の多結晶シリコン表面層は、上述のように堆積される表面層の粒径を減少させるように比較的低温で堆積される（例えば、１１５０℃未満、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満。

【0042】

第２の多結晶シリコン表面層の粒径を減少させるように比較的低温で第２の多結晶シリコン表面層１３５を堆積させることに代えて又は加えて、幾つかの実施形態では、第２の多結晶シリコン表面層を第１のエッチング液（すなわち、上述の第１のエッチング液と同じ又は近い濃度を有する別個のガス）と接触させて、第２の表面改質多結晶シリコン表面層を作製する。第２の半導体構造体（例えば、前述の構造体１０４と同じタイプの構造体である）が（例えば、上述の比較的低温で堆積された多結晶シリコン表面層を有する、及び／又は上述のように表面改質された）サセプタ１２０上に積まれる。第２の半導体構造体を第２のエッチング液（すなわち、上述の第２のエッチング液と同じか近い濃度を有する別個のガス）に接触させて、第２の半導体構造体をエッチングする。

【0043】

半導体構造体をエッチングする従来の方法と比較して、本開示の方法には幾つかの利点がある。多結晶シリコン表面層がサセプタ上に堆積される温度が比較的低い（例えば、１１５０℃未満、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満の、実施形態では、多結晶シリコンの粒径が小さくなり、表面層の表面積が増大する場合がある。多結晶表面層を溝加工エッチング液に接触させるなどして表面改質する実施形態では、多結晶シリコン表面層の表面積が増大するため、エッジ効果が低減し、エッチングされた半導体構造体の均一性が増大する。サセプタ上に比較的厚い多結晶シリコン表面層（例えば、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、又は少なくとも２μｍ）が堆積される実施形態では、多結晶シリコン表面層は、表面積の増加によって特徴付けられてもよい。

【0044】

任意の特定の理論に縛られることなく、表面積の増大は、半導体構造体に対するポリシリコン表面層のエッチング速度を増大させると考えられる。これにより、半導体構造体表面でのガスの枯渇と同様に、サセプタと半導体構造体との間の隙間でエッチングガスが枯渇し、これによって、半導体のエッジでのエッジロールオフが減少し、膜厚の均一性が増大する。半導体構造体のエッジにおけるエッチング液濃度は、サセプタと半導体構造体との間の隙間の大きさにあまり依存しなくなり、サセプタに対するウエハのセンタリングの影響は減少する。

【0045】

本開示のプロセスは、以下の実施例によってさらに説明される。これらの例は、限定的な意味で捉えるべきではない。

【実施例1】

【0046】

［粒径及び溝加工係数の関数としての表面積の増加］
図７は、２μｍの多結晶シリコン層について、粒径と溝加工係数の関数としての表面積の増加を示している。図７からわかるように、粒径を減少させ且つ溝加工係数を増大させると、表面積は２桁増大する。

【実施例2】

【0047】

［低温蒸着及び／又は溝加工によって操作された、多結晶シリコンサセプタコーティングの使用によるエッジロールオフ効果］
幾つかの多結晶シリコンの操作されたコーティングをサセプタ上に形成し、エッジ厚さの効果を評価した。表１に示されるように、蒸着温度が粒径を制御するために使用された。Ｈ２及びＨ２＋ＨＣｌ混合物中での溝加工は、総露出表面積をさらに増加させるために採用された。

【0048】

半導体構造体は３００ｍｍのＳＯＩウエハであった。半径１４７ｍｍの位置からウエハエッジまでのエッジ厚さのロールオフが評価された。半径１４７ｍｍの位置における方位方向の厚み範囲も評価された（すなわち、１４７ｍｍにおけるウエハ回転角度に亘る厚み変化）。

【0049】

図８に示されるように、基準コーティングプロセス（温度は１１５０℃から１０００℃に急降下し、厚さは１μｍ）と他の工程との差から、多結晶シリコンコーティング層の厚さを１μｍから２μｍに増加させると、エッジ厚の範囲が５０％以上減少することがわかる。任意の特定の理論に縛られることなく、均一性の増大は粗さによる表面積の増加に起因する場合があると考えられる。層の厚みが厚くなるにつれて、表面粗さが増大し、総表面積が増大する。多結晶シリコンコーティングにエッチング液を接触させることによって溝加工を施し（Ｒｕｎ ＢとＲｕｎ Ｃ）、エッジロールオフを低減し、均一性を向上させた結果、厚さ範囲を１０Åさらに改善できた。ＲＵＮ Ｄでは、コーティング温度を１１５０℃から１０００℃に下げることにより、粒径を約２～３倍に低減させ、厚さ範囲を５Åさらに改善した。

【0050】

【表1】

表１：多結晶シリコンコーティング条件

【0051】

本明細書において、寸法、濃度、温度、又は他の物理的若しくは化学的特性若しくは特質の、範囲と共に使用される場合、用語「約」、「実質的に」、「本質的に」、及び「おおよそ」は、例えば、丸め、測定方法、又は他の統計的バラつきに起因するバラつきを含む、特性又は特質の範囲の上限及び／又は下限に存在し得るバラつきをカバーすることを意味する。

【0052】

本開示の要素又はその実施形態を紹介するとき、冠詞「ａ」、「ａｎ」、「ｔｈｅ」、及び「ｓａｉｄ」は、要素が１つ以上存在することを意味することを意図している。用語「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｉｎｇ」、「ｃｏｎｔａｉｎｉｎｇ」、「ｈａｖｉｎｇ」という用語は、包括的であることを意図しており、列挙された要素以外の追加要素が存在する可能性があることを意味する。特定の方向を示す用語の使用（例：「トップ」、「ボトム」、「サイド」など）は説明の便宜のためであり、説明されたアイテムの特定の方向を必要とするものではない。

【0053】

本開示の範囲から逸脱することなく、上記の構成及び方法において様々な変更がなされ得るので、上記の説明に含まれ、添付の図面に示される全ての事項は、例示的なものとして解釈され、限定的な意味において解釈されないことが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【手続補正書】

【提出日】2024-01-16

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正の内容】

【0031】

本開示の方法に従って、処理リアクタ１００は、予熱リング１２６及びサセプタ１２０上に操作された多結晶シリコン表面層１３５（図４）又は「膜」を堆積させることによって、半導体構造体１０４を処理する前に調整される。第１ステップＳ１では、予熱リング１２６及びサセプタ１２０から既存の表面層又はコーティングが剥がされる（すなわち、「クリーンエッチング」が実行される）。塩化水素（ＨＣｌ）のような剥離エッチング液は、サセプタ１２０及び予熱リング１２６から以前の多結晶シリコン表面層を剥離するように、サセプタ１２０上に半導体構造体が配置されていない状態でリアクタ１００に導入されてもよい。幾つかの実施形態では、剥離ステップＳ１を省略してもよい（例えば、サセプタ１２０及び／又は予熱リング１２６が、以前に堆積された多結晶シリコン表面層で被覆されていない場合）。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正の内容】

【0041】

半導体構造体１０４（本明細書では「第１の」半導体構造体と呼ぶ場合がある）が平滑化エッチング液に接触されると、本開示の実施形態に従って追加の構造が処理されてもよい。１の半導体構造体１０４は、エッチングされた（例えば、平滑化された）後、サセプタ１２０から除去される。サセプタ１２０を剥離エッチング液と接触させ（すなわち、上記ステップＳ１）、表面改質多結晶シリコン表面層１３５をサセプタ１２０から剥離する。第２の多結晶シリコン表面層は、サセプタ１２０と予熱リング１２６上に堆積される（ステップＳ２）。幾つかの実施形態では、第２の多結晶シリコン表面層は、上述のように堆積される表面層の粒径を減少させるように比較的低温で堆積される（例えば、１１５０℃未満、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満）。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正の内容】

【0043】

半導体構造体をエッチングする従来の方法と比較して、本開示の方法には幾つかの利点がある。多結晶シリコン表面層がサセプタ上に堆積される温度が比較的低い（例えば、１１５０℃未満、１１２５℃未満、１１００℃未満、１０７５℃未満、１０５０℃未満、１０００℃未満、又は９００℃未満）実施形態では、多結晶シリコンの粒径が小さくなり、表面層の表面積が増大する場合がある。多結晶表面層を溝加工エッチング液に接触させるなどして表面改質する実施形態では、多結晶シリコン表面層の表面積が増大するため、エッジ効果が低減し、エッチングされた半導体構造体の均一性が増大する。サセプタ上に比較的厚い多結晶シリコン表面層（例えば、少なくとも１．２５μｍ、少なくとも１．５μｍ、少なくとも１．７５μｍ、又は少なくとも２μｍ）が堆積される実施形態では、多結晶シリコン表面層は、表面積の増加によって特徴付けられてもよい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】００４７

【補正方法】変更

【補正の内容】

【0047】

［低温蒸着及び／又は溝加工によって操作された、多結晶シリコンサセプタコーティングの使用によるエッジロールオフ効果］
幾つかの多結晶シリコンの操作されたコーティングをサセプタ上に形成し、エッジ厚さの効果を評価した。表１に示されるように、蒸着温度が粒径を制御するために使用された。Ｈ _２ 及びＨ _２ ＋ＨＣｌ混合物中での溝加工は、総露出表面積をさらに増加させるために採用された。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】００５０

【補正方法】変更

【補正の内容】

【0050】

【表1】

表１：多結晶シリコンコーティング条件

【手続補正6】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正の内容】

【図1】

【手続補正7】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正の内容】

【図3】

【国際調査報告】