特表 2024-519307 柔軟でスケーラブルなグラフ処理アクセラレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-10

(54)【発明の名称】柔軟でスケーラブルなグラフ処理アクセラレータ

(51)【国際特許分類】

   G06F 17/16 20060101AFI20240501BHJP

   G06F 15/82 20060101ALI20240501BHJP

【ＦＩ】

G06F17/16 S

G06F15/82 660B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023567235

(86)(22)【出願日】2022-02-18

(85)【翻訳文提出日】2023-11-20

(86)【国際出願番号】 US2022016975

(87)【国際公開番号】W WO2022240463

(87)【国際公開日】2022-11-17

(31)【優先権主張番号】63/188,175

(32)【優先日】2021-05-13

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/564,413

(32)【優先日】2021-12-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ガネシュ ダシカ

(72)【発明者】

【氏名】マイケル イグナトウスキー

(72)【発明者】

【氏名】マイケル シュルテ

(72)【発明者】

【氏名】ガブリエル ロー

(72)【発明者】

【氏名】バレンティナ サラプラ

(72)【発明者】

【氏名】アンジェラ ダルトン

【テーマコード（参考）】

5B056

【Ｆターム（参考）】

5B056BB38

(57)【要約】

アクセラレータデバイスは、グラフデータセットの構造にアクセスするための第１の処理ユニットと、グラフデータセット内のデータ値に基づいて計算を実行するために第１の処理ユニットに結合された第２の処理ユニットと、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

グラフデータセットの構造にアクセスするように構成された第１の処理ユニットと、
前記第１の処理ユニットに結合され、前記グラフデータセット内のデータ値に基づいて計算を実行するように構成された第２の処理ユニットと、を備える、
アクセラレータデバイス。

【請求項2】

前記第１の処理ユニットは、
前記グラフデータセット内の頂点を追加及び除去することと、
前記グラフデータセット内のエッジを追加及び除去することと、
を行うように構成された１つ以上の回路を含み、
前記第２の処理ユニットは、前記計算を実行するためのプログラムコードを実行するように構成された中央処理ユニットを含む、
請求項１のアクセラレータデバイス。

【請求項3】

前記第１の処理ユニットは、
前記グラフデータセット内の頂点を追加及び除去することと、
前記グラフデータセット内のエッジを追加及び除去することと、
を行うためのプログラムコードを実行するように構成された中央処理ユニットを含み、
前記第２の処理ユニットは、前記計算を実行するように構成された１つ以上の回路を含む、
請求項１のアクセラレータデバイス。

【請求項4】

前記第２の処理ユニットは、機能ユニットのシストリックアレイを含む、
請求項３のアクセラレータデバイス。

【請求項5】

機能ユニットのセットの各機能ユニットは、１つ以上のゼロオペランド計算をスキップするように構成されたゼロ検出回路を含む、
請求項３のアクセラレータデバイス。

【請求項6】

複数のメモリデバイスから前記グラフデータセットの第１の部分を取得するように構成された収集ユニットと、
前記グラフデータセットの第２の部分を前記複数のメモリデバイスに送信するように構成された分散ユニットと、を備える、
請求項１のアクセラレータデバイス。

【請求項7】

前記グラフデータセットの一部を第１の表現から第２の表現に変換するように構成されたフォーマットシャッフルユニットを備える、
請求項１のアクセラレータデバイス。

【請求項8】

グラフデータセットをメモリデバイスのセットに記憶することと、
アクセラレータデバイスの第１の処理ユニットにおいて、前記グラフデータセットの構造にアクセスすることと、
前記アクセラレータデバイスの第２の処理ユニットにおいて、前記グラフデータセット内のデータ値に基づいて計算を実行することと、を含む、
方法。

【請求項9】

前記グラフデータセットの構造にアクセスすることは、前記第１の処理ユニットの機能ユニットのセットにおいて、前記グラフデータセット内の１つ以上の頂点を追加又は除去することと、前記グラフデータセット内の１つ以上のエッジを追加又は除去することと、によって前記構造を修正することを含み、
前記計算を実行することは、前記第２の処理ユニットにおいて、前記データ値に対して１つ以上の算術演算を実行するためのプログラムコードを実行することを含む、
請求項８の方法。

【請求項10】

前記計算を実行することは、前記第２の処理ユニット内の機能ユニットのセットにおいて、前記データ値に対して１つ以上の算術演算を実行することを含み、
前記グラフデータセットの構造にアクセスすることは、前記アクセラレータデバイスの前記第２の処理ユニットにおいて、前記グラフデータセット内の１つ以上の頂点を追加又は除去することと、前記グラフデータセット内の１つ以上のエッジを追加又は除去することと、を行うためのプログラムコードを実行することを含む、
請求項８の方法。

【請求項11】

前記アクセラレータデバイスのフォーマットシャッフルユニットにおいて、前記グラフデータセットの一部を第１の表現から第２の表現に変換することを含む、
請求項８の方法。

【請求項12】

複数のメモリデバイスから前記グラフデータセットの第１の部分を取得することと、
前記グラフデータセットの第２の部分を前記複数のメモリデバイスに送信することと、を含む、
請求項８の方法。

【請求項13】

各々がグラフデータセットの一部を記憶する複数のメモリデバイスと、
前記複数のメモリデバイスに結合された複数のアクセラレータデバイスと、を備え、
前記複数のアクセラレータデバイスの各アクセラレータデバイスは、
前記グラフデータセットの構造にアクセスすることと、
前記グラフデータセット内のデータ値に基づいて計算を実行することと、
を行うように構成されている、
コンピューティングシステム。

【請求項14】

前記複数のアクセラレータデバイスの各アクセラレータデバイスは、
前記グラフデータセットの構造を修正するように構成された頂点処理ユニットと、
前記グラフデータセットのデータ値に対して１つ以上の算術演算を実行するように構成されたスループット処理ユニットと、を含む、
請求項１３のコンピューティングシステム。

【請求項15】

前記複数のアクセラレータデバイスのうち第１のアクセラレータデバイスと、前記複数のアクセラレータデバイスのうち第２のアクセラレータデバイスと、が異なるハードウェア構成を有する場合に、
前記第１のアクセラレータデバイスは、前記第２のアクセラレータデバイスと同じ機能セットを実行するように構成されており、
前記機能セットは、前記第１のアクセラレータデバイス及び前記第２のアクセラレータデバイスの両方において共通のプログラミングインタフェースを介してアクセス可能である、
請求項１３のコンピューティングシステム。

【請求項16】

前記複数のアクセラレータデバイスのうち第１のアクセラレータデバイスにおいて前記グラフデータセットに対して機能を実行するための第１のセットの機能ユニットは、前記複数のアクセラレータデバイスのうち第２のアクセラレータデバイスにおいて前記機能を実行するための第２のセットの機能ユニットよりも大きいスループット能力を有する、
請求項１３のコンピューティングシステム。

【請求項17】

前記複数のアクセラレータデバイスのうち第１のアクセラレータデバイスは、処理ユニットにおいてプログラムコードを実行することによって、前記グラフデータセットに対して機能を実行するように構成されており、
前記複数のアクセラレータデバイスのうち第２のアクセラレータデバイスは、１つ以上の回路において前記機能を実行するように構成されている、
請求項１３のコンピューティングシステム。

【請求項18】

各アクセラレータデバイスは、前記複数のメモリデバイスのうちローカルメモリデバイスに記憶された前記グラフデータセットの部分に対して動作するように構成されており、
前記ローカルメモリデバイスは、前記複数のメモリデバイスのうち他の何れのメモリデバイスよりも前記アクセラレータデバイスに近い、
請求項１３のコンピューティングシステム。

【請求項19】

前記複数のアクセラレータデバイスの各アクセラレータデバイスは、前記計算を実行するように構成された機能ユニットのシストリックアレイを含み、
前記機能ユニットのセットの各々は、１つ以上のゼロオペランド計算をスキップするように構成されたゼロ検出回路を含む、
請求項１３のコンピューティングシステム。

【請求項20】

前記複数のアクセラレータデバイスの各アクセラレータデバイスは、
前記複数のメモリデバイスから前記グラフデータセットの第１の部分を取得するように構成された収集ユニットと、
前記グラフデータセットの第２の部分を前記複数のメモリデバイスに送信するように構成された分散ユニットと、を含む、
請求項１３のコンピューティングシステム。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０２１年５月１３日に出願された米国仮出願第６３／１８８，１７５号に対する優先権を主張し、当該出願の全体が参照により本明細書に組み込まれる。

【背景技術】

【0002】

グラフは、エッジによって他のノードに接続されるノード又は頂点を有するデータ構造である。各ノード及び／又はエッジは、追加のデータ値に関連付けられてもよい。多くの機械学習、データマイニング及び科学計算をグラフ構造化計算としてモデル化することができるので、グラフ分析は人気のあるアプリケーション領域である。例えば、大きなグラフデータセットは 、ソーシャルネットワーク内の人々の間の関係を表すため、薬物合成のための異なる分子間の相互作用をモデル化するため、推奨を生成するため等に使用され得る。

【0003】

グラフ分析の性能及びコストに影響を及ぼす１つの次元は、グラフデータセットのサイズである。非常に大きいグラフデータセットは、多くの場合、複数のメモリデバイスにわたって分散され、そのような大きいグラフデータセットに関連付けられた計算は、システム内の複数のコンピューティングノードによって実行される。しかしながら、このようにグラフコンピューティングシステムをスケーリングすることは、性能ボトルネック（例えば、増加した通信レイテンシによる）並びに柔軟性及び均一性の欠如等の問題をもたらし得る。

【0004】

本開示は、添付の図面の図において、限定としてではなく例として示される。

【図面の簡単な説明】

【0005】

【図1】グラフ処理アクセラレータデバイスを実装するコンピューティングシステムの一実施形態を示す図である。

【図2】グラフ処理アクセラレータデバイスの一実施形態を示す図である。

【図3】一実施形態による、コンピューティングシステムに展開されたグラフ処理アクセラレータデバイスを示す図である。

【図4A】一実施形態による、スループット処理ユニット内の機能ユニットのシストリックアレイを示す図である。

【図4B】一実施形態による、スループット処理ユニット内の機能ユニットのシストリックアレイを示す図である。

【図4C】一実施形態による、スループット処理ユニットにおいて行列乗算を実行するプロセスを示す図である。

【図5】一実施形態による、グラフ処理アクセラレータデバイスを実装するコンピューティングシステムにおいてグラフデータを処理するプロセスを示す図である。

【発明を実施するための形態】

【0006】

以下の明細書では、実施形態の理解を深めるために、特定のシステム、構成要素、方法等の例等の多数の具体的な詳細を記載する。しかしながら、少なくともいくつかの実施形態がこれらの具体的な詳細なしに実施され得ることは、当業者には明らかである。他の例では、実施形態を不必要に曖昧にすることを回避するために、周知の構成要素又は方法は詳細に記載されないか、又は、簡易ブロック図の形式で提示される。したがって、記載された具体的な詳細は単なる例示にすぎない。特定の実施形態は、これらの例示的な詳細とは異なっていてもよく、依然として実施形態の範囲内にあると考えられる。

【0007】

グラフ処理及びグラフ分析は、現代のデータセンタにおいて非常に人気のあるアプリケーション空間であり、ソーシャルネットワーク分析、推奨システム、薬物合成等を含む多種多様なアプリケーションを包含する。プログラムするのが簡単なスケーラブルハードウェアソリューションを提供することにより、様々なコンピューティングプラットフォーム上でのこれらのアプリケーションの展開を容易にすることができる。グラフ処理は、計算及びメモリ集約的であり、専用ハードウェアアクセラレータから利益を得ることができる。しかしながら、特定の処理ボトルネックに対処するように調整されたハードウェアソリューションは、異なるソフトウェア及びプログラミングインタフェースをもたらすので、既存の手法は、高度な非反復エンジニアリング（ＮＲＥ）に関連付けられる。

【0008】

更に、より大きなグラフの処理は、グラフデータが、より小さなグラフと比較して、コンピューティングシステム内のより広いエリアにわたって物理的に配置されることを意味する。アクセラレータハードウェアの有効性は、アクセラレータハードウェアがデータから遠く離れて位置する場合に影響を受ける可能性がある。しかしながら、システムの異なる部分にアクセラレータ機能を配置することは、アクセラレータが特定の位置で動作するように最適化するために、ハードウェア（したがって、ソフトウェア／プログラミングインタフェース）の違いにつながる可能性がある。

【0009】

一実施形態では、グラフ処理アクセラレータアーキテクチャは、処理されているグラフデータがメモリ内に存在する場所に可能な限り近接してグラフデータを処理し、中央処理ユニット（ＣＰＵ）に取り付けられた、ネットワークに取り付けられた、メモリに取り付けられた、ストレージに取り付けられた場所等を含むがこれらに限定されない、コンピューティングシステム全体の様々な異なる場所に配置することができる。しかしながら、アクセラレータの機能にアクセスするためのプログラミングインタフェースは、特定のマイクロアーキテクチャにかかわらず一定のままであり、その結果、アクセラレータ用のソフトウェアを書くことは、著しく容易であり、よりスケーラブルである。一実施形態において、グラフ処理アクセラレータは、行列演算を実行するための単一命令複数データ（ＳＩＭＤ）又はシストリックアレイベース（systolic-array-based）のスループット処理ユニット（又はベクトル処理ユニット）と、グラフデータの構造（すなわち、ノード及びエッジ）を操作するための頂点処理ユニットと、異なるスパース表現間でスパース行列を変換するためのフォーマットシャッフルユニット（format shuffle unit）と、プログラム可能な収集／分散ユニットと、汎用ＣＰＵと、を含む。

【0010】

図１は、上述したグラフ処理アクセラレータを含むコンピューティングシステム１００の一実施形態を示している。概して、コンピューティングシステム１００は、ラップトップコンピュータ又はデスクトップコンピュータ、携帯電話、サーバ、データセンタ等を含むがこれらに限定されない、多数の異なるタイプのデバイスの何れかとして具現化される。コンピューティングシステム１００は、相互接続部１０１を介して互いに通信可能な多数の構成要素１０２～１０８を含む。コンピューティングシステム１００において、構成要素１０２～１０８の各々は、相互接続部１０１を介して直接、又は、他の構成要素１０２～１０８のうち１つ以上を介して、他の構成要素１０２～１０８の何れかと通信することができる。コンピューティングシステム１００内の構成要素１０１～１０８は、ラップトップコンピュータ若しくはデスクトップコンピュータのシャーシ又は携帯電話のケーシング等の単一の物理的ケーシング内に収容される。代替の実施形態では、コンピューティングシステム１００の構成要素のうちいくつかは、コンピューティングシステム１００全体が単一の物理的ケーシング内に存在しないように、周辺デバイスとして具現化される。

【0011】

また、コンピューティングシステム１００は、ユーザから情報を受信する、又は、ユーザに情報を提供するためのユーザインタフェースデバイスを含み得る。具体的には、コンピューティングシステム１００は、キーボード、マウス、タッチスクリーン、又は、ユーザから情報を受信するための他のデバイス等の入力デバイス１０２を含み得る。コンピューティングシステム１００は、モニタ、発光ダイオード（ＬＥＤ）ディスプレイ、液晶ディスプレイ、又は、他の出力装置等のディスプレイ１０５を介してユーザに情報を表示する。

【0012】

コンピューティングシステム１００は、有線ネットワーク又は無線ネットワークを介してデータを送受信するためのネットワークアダプタ１０７を更に含む。また、コンピューティングシステム１００は、１つ以上の周辺デバイス１０８を含む。周辺デバイス１０８は、大容量ストレージデバイス、位置検出デバイス、センサ、入力デバイス、又は、コンピューティングシステム１００によって使用され得る他の種類のデバイスを含む。

【0013】

コンピューティングシステム１００は、メインメモリ１０６又は他のメモリデバイス（例えば、処理ユニット１０４のうち１つ以上にローカルなメモリ）に記憶される命令１０６ａを受信及び実行可能な１つ以上の処理ユニット１０４を含む。本明細書で参照されるように、処理ユニット１０４は、１つ以上のプロセッサ「パイプライン」を表し、中央処理ユニット（ＣＰＵ）パイプライン、グラフ処理ユニット（ＧＰＵ）パイプライン、又は、他のコンピューティングエンジンを含むことができる。メインメモリ１０６は、ランダムアクセスメモリ（ＲＡＭ）モジュール、読み出し専用メモリ（random-access memory、ＲＯＭ）モジュール、ハードディスク、及び、他の非一時的なコンピュータ可読媒体等のように、コンピューティングシステム１００によって使用されるメモリデバイスを含むコンピューティングシステム１００のメモリサブシステムの一部である。メインメモリ１０６に加えて、メモリサブシステムは、Ｌ２又はＬ３キャッシュ等のキャッシュメモリ及び／又はレジスタも含む。そのようなキャッシュメモリ及びレジスタは、処理ユニット１０４内に、又は、コンピューティングシステム１００の他の構成要素上に存在する。

【0014】

図２は、コンピューティングシステム１００において展開されるグラフ処理アクセラレータデバイス２００の一実施形態を示している。アクセラレータデバイス２００は、システム階層の複数のレベルで展開することができ、同じ機能がシステム階層内の全ての場所で公開され、したがって、ソフトウェアインタフェース及びアクセラレータのプログラミングを簡略化する。アクセラレータデバイス２００内の回路構成要素は、処理ユニット２０１～２０４、ローカルメモリ２１０、及び、メモリインタフェースモジュール２０５～２０９を含む。処理ユニット２０１～２０３は、特定のグラフ処理タスクを実行するための専用ハードウェア機能ユニット（例えば、シストリックアレイ構成）を含む。一実施形態では、機能ユニットで実行される計算は、プログラムコードを実行することなく、回路で実行される。

【0015】

スループット処理ユニット２０１（又はベクトル処理ユニット）は、グラフデータセットのデータ値に基づいて、算術演算や線形代数演算等の計算を行う処理ユニットである。一実施形態では、スループット処理ユニット２０１は、以下を含むが、これらに限定されないテンソル処理のための線形代数プリミティブ機能（linear algebra primitive functions）を実行する。
・行列－行列乗算
・ベクトル－行列乗算
・行列－ベクトル乗算
・ベクトル及び行列の要素ごとの乗算
・ベクトル及び行列の要素ごとの加算
・テンソル又は他のフォーマットの形のサブグラフの選択／抽出
・サブグラフの値をテンソルの形で割り当てること
・機能をテンソルの形でサブグラフに適用すること
・行列をベクトルに、又は、ベクトルを要素に縮小すること
・行列の転置
・２つの行列の間のクロネッカー積又は他の類似の外積を計算すること

【0016】

一実施形態では、スループットユニット２０１は、単一命令、複数データ（ＳＩＭＤ）アーキテクチャ、又は、上記のプリミティブ機能を実行するための機能ユニットの１つ以上のシストリックアレイを使用して実装される。

【0017】

頂点処理ユニット２０２は、グラフデータセットの構造（すなわち、ノード／頂点、エッジ、並びに、ノード及び／又はエッジに関連付けられたプロパティ又はメタデータ）にアクセス及び／又はそれを修正するための機能ユニットを含む。一実施形態では、頂点処理ユニット２０２は、限定はしないが、以下を含むグラフ操作プリミティブ機能をサポートする。
・頂点の追加／除去
・クエリに基づくフィルタリング、所定のストラテジーによる分割
・エッジを一緒にグループ化すること
・エッジの結合
・頂点を一緒にグループ化すること
・頂点の結合
・隣接ノード識別子（ＩＤ）の収集
・接続された構成要素の収集
・グラフの反転（転置）
・フィルタに基づいてグラフからサブグラフを収集すること
・フィルタに基づくグラフ内のサブノードのマスキング
・ノード値集約

【0018】

更に、実施形態は、以下を含むがこれらに限定されない、グラフの基礎となる行列表現に対する基本動作をサポートすることができる。
・行列のサイズ変更
・行列のクリア
・要素の除去又は抽出
・要素の値を設定すること

【0019】

また、アクセラレータデバイス２００は、異なるスパース表現間でスパース行列又は他のデータ構造タイプを変換するための計算ハードウェアを含むフォーマットシャッフルユニット２０３を含む。フォーマットシャッフルユニット２０３は、グラフデータセットの少なくとも一部を第１の表現から第２の表現に変換することができる。一実施形態では、フォーマットシャッフルユニット２０３は、以下の変換動作をサポートする。
・圧縮されたスパース行（ＣＳＲ）、圧縮されたスパース列（ＣＳＣ）、座標リスト（ＣＯＯ）、階層座標（ＨｉＣＯＯ）、ＥＬＬＰＡＣＫ（ＥＬＬ）、及び、スライスされたＥＬＬＰＡＣＫ（ＳＥＬＬ－Ｃ－ｓｉｇｍａ）等の様々なスパーステンソル表現フォーマット間の変換
・スパーステンソル表現と密表現との間の変換及びその逆
・隣接リスト、隣接行列及びエッジリスト等の様々なグラフ表現間の変換
・圧縮表現と非圧縮表現との間の変換

【0020】

上記の処理構成要素２０１～２０３は、それぞれのタスクを実行するための専用ハードウェアを含む。特定の処理ユニットタイプを含む所定のアクセラレータデバイスの場合、含まれる処理ユニットが最適化されるタスクは、主に、その処理ユニット内の専用ハードウェアによって実行される。例えば、頂点処理ユニット２０２を含むアクセラレータデバイスは、他の構成要素ではなく頂点処理ユニット２０２においてグラフデータ構造操作を主に実行する。

【0021】

コンピューティングシステム１００の一実施形態では、システム１００内の各グラフ処理アクセラレータは、プリミティブ機能の同じ基本セットをサポートする。しかしながら、システム１００内の所定のアクセラレータデバイスは、処理ユニットタイプ２０１～２０３の全てを含む必要はない。所定のアクセラレータデバイス２００が専用ハードウェアを含まないタスクは、代わりにＣＰＵ２０４（例えば、ｘ８６ＣＰＵ）によって実行される。例えば、専用頂点処理ユニット２０２を含まないグラフ処理アクセラレータデバイスは、ＣＰＵ２０４においてグラフデータ構造操作を実行する。しかしながら、少なくともいくつかのタスクは、アクセラレータデバイス２００が含むタスクのために最適化されたハードウェアを有する専用処理ユニット２０１～２０３のうち何れかによって実行される。

【0022】

例示的なコンピューティングシステム１００では、システム１００内の各グラフ処理アクセラレータデバイス２００は、ＣＰＵ２０４と、処理ユニット２０１～２０３のうち少なくとも１つと、を含む。アクセラレータデバイス２００の各々は、処理ユニット２０１～２０３の専用ハードウェア及び汎用ＣＰＵ２０４（機能のための専用ハードウェアが含まれない場合）において実装されるグラフ処理プリミティブ機能の少なくとも同じ基本セットをサポートする。アクセラレータ２００の様々な実施形態は、上に列挙したものよりも少ない又は多いプリミティブ機能をサポートすることができる。

【0023】

アクセラレータデバイス２００のメモリインタフェース部分は、プログラム可能な収集ユニット２０５及び分散ユニット２０６、入力／出力モジュール２０７、並びに、圧縮ユニット２０９及び解凍ユニット２０８のうち１つ以上を含む。収集ユニット２０５は、メモリ位置の疎（sparse）な範囲からデータを取り出すことができ、分散ユニット２０６は、メモリ位置の疎な範囲にわたって分散させる（すなわち、データを記憶する）ことができる。収集ユニット２０５は、Ｉ／Ｏモジュール２０７を介してシステム１００内の複数のメモリ場所（例えば、異なるメモリデバイス）からグラフデータセットの一部を取得する。データは、圧縮された形式でＩ／Ｏモジュール２０７で受信することができ、解凍ユニット２０８で解凍される。収集ユニット２０５は、圧縮解除されたグラフデータをローカルメモリ２１０に記憶し、そこに対して、処理ユニット２０１～２０４が計算のためにアクセスすることができる。

【0024】

分散ユニット２０６は、システム１００内の１つ以上のリモートメモリデバイスに記憶されるグラフデータセットの一部を送信する。一実施形態では、分散ユニット２０６は、ローカルメモリ２１０からリモートメモリデバイスに記憶されるデータ（例えば、処理ユニット２０１～２０４によって実行される計算から生じるデータ）を取得する。データは、圧縮ユニット２０９において圧縮され、次いで、Ｉ／Ｏモジュール２０７を介して、相互接続部１０１を介して宛先メモリデバイスに送信され得る。

【0025】

図３は、一実施形態による、コンピューティングシステム１００内の異なる場所におけるグラフ処理アクセラレータデバイスを示している。図３は、コンピューティングシステム１００内の様々な場所にある複数の処理ユニット３０１～３０３（処理ユニット１０４に対応する）、複数のメモリデバイス３０４及び３０５（メモリ１０６に対応する）、ストレージデバイス３０６（すなわち、周辺デバイス１０８のうち何れか）、並びに、グラフ処理アクセラレータデバイス３１４～３１８を更に示す。アクセラレータデバイス３１４～３１８の各々は、アクセラレータデバイス２００等の装置によって実装されるが、処理ユニット２０１～２０３の全て又はサブセット、及び、構成要素２０５～２０９の全て又はサブセットを含んでもよい。グラフ処理アクセラレータデバイス３１４～３１８のセットは、プロセッサに取り付けられたアクセラレータ３１８、メモリに取り付けられたアクセラレータ３１４及び３１５、ネットワークに取り付けられたアクセラレータ３１６、並びに、ストレージに取り付けられたアクセラレータ３１７を含む。

【0026】

アクセラレータデバイス３１４～３１８の各々は、収集ユニット２０５及び分散ユニット２０６を含む。コンピューティングシステム１００では、グラフデータセットは、メモリデバイス３０４及び３０５並びに図示されていない他のメモリデバイスを含む複数のメモリデバイスにわたって記憶され、メモリデバイスの各々は、完全なグラフデータセットの一部を記憶する。アクセラレータデバイス内の収集ユニット２０５は、相互接続部１０１を介して１つ以上のメモリデバイスからグラフデータセットの一部を取得し、その結果、その一部をアクセラレータデバイス内で処理することができる。グラフデータの処理が完了すると、分散ユニット２０６は、相互接続部１０１を介してグラフデータの処理された部分を送信して、メモリデバイスに記憶させる。一実施形態では、各アクセラレータデバイス３１４～３１８は、最も近くに位置するグラフデータに対して動作する。例えば、アクセラレータデバイス３１４は、システム１００内の任意の他のメモリデバイス（例えば、メモリデバイス３０５）よりもメモリデバイス３０４に近いので、アクセラレータデバイス３１４は、主に、そのローカルメモリデバイス３０４に記憶されたグラフデータセットの部分に対して動作する。言い換えれば、アクセラレータデバイス３１４で実行される計算の大部分は、他のメモリデバイスではなくメモリデバイス３０４に記憶されたグラフデータに対して行われる。

【0027】

アクセラレータデバイス３１４～３１８の一部又は全部は、アクセラレータデバイスの場所、特定の他のデバイス又は構成要素に対するアクセラレータデバイスの近接性、実行されているアプリケーション等の要因に応じて最適化される異なるスループット及び／又は帯域幅能力を有する構成要素（例えば、ベクトル処理ユニット、頂点処理ユニット、フォーマットシャッフル等）を有する。一実施形態では、アクセラレータデバイスの各々は、アクセラレータ３１４～３１８の異なる個々のハードウェア構成にかかわらず、同じ共通ソフトウェア／プログラミングインタフェースを介してアクセス可能な同じ機能セット（例えば、上述したプリミティブグラフ処理機能）を実行することができる。

【0028】

アクセラレータデバイス３１４～３１８のスケーラビリティは、グラフアプリケーションの特定の部分を最適化するために個々の構成要素をスケーリングすることによって達成される。これは、例えば、より多数の機能ユニット、メモリ又は他のハードウェアリソースを処理ユニットに含めることによって、処理ユニット２０１～２０３のうち１つ以上のサイズ又は容量を増加させることによって達成することができる。したがって、システム１００内の異なるアクセラレータデバイスは、同じ機能に対して異なる性能能力を有することができる。例えば、第１のアクセラレータデバイスにおいてグラフデータセットに対して特定の機能を実行するための処理ユニット２０１～２０３のうち何れかは、より多くの数の機能ユニット及び／又は他のハードウェアリソースを有してもよく、したがって、第２のアクセラレータデバイスにおいて同じ機能を実行するための、より小さいセットの機能ユニット及びより少ないハードウェアリソースを有する対応する処理ユニットよりも大きなスループット能力を有する（すなわち、所定の時間内により多くのデータを処理することができる）。

【0029】

いくつかの実施形態では、１つのアクセラレータデバイスにおける特定の機能は、そのＣＰＵ２０４においてプログラムコードを実行することによって実行され、別のアクセラレータデバイスでは、同じ機能が１つ以上のハードウェア機能ユニットにおいて実行される。例えば、第１のアクセラレータデバイス内のベクトル処理ユニット２０２は、グラフデータセット内の頂点エッジを追加及び除去するためのハードウェア機能ユニットを含むが、同じ第１のアクセラレータデバイスは、スループット処理ユニット２０１を欠き、計算を実行するためのＣＰＵ２０４内のプログラムコードを実行することによってグラフデータ値に対する計算（例えば、算術及び線形代数）を実行する。対照的に、同じコンピューティングシステム１００内の第２のアクセラレータデバイスは、頂点処理ユニット２０２を欠き、グラフデータセット内の頂点及びエッジを追加及び除去するためのプログラムコードをそのＣＰＵ２０４内で実行するが、同じ第２のアクセラレータデバイスは、算術、線形代数及び他の計算を実行するためのハードウェア機能ユニットのアレイを含むスループット処理ユニット２０１を有する。したがって、これらのアクセラレータデバイスは、同じ機能をサポートするが、これらの機能は、異なるハードウェアにおいて異なる性能特性で実行される。

【0030】

一実施形態では、アクセラレータデバイス３１４～３１８の性能能力は、システム１００内のそれらの場所に応じて最適化される。例えば、特定のデータが長期ストレージデバイスから（例えば、ストレージデバイス３０６の近くに存在するアクセラレータ３１７から）要求される場合、より多くの並列メモリ要求が処理され、正しいデータセットがシステムの別の部分に送信される前に収集されることを確実にするために、より多くのクエリフィルタが実行される可能性が高い。したがって、ローカルアクセラレータデバイス３１７の頂点処理ユニット２０２、ならびに収集ユニット２０５及び分散ユニット２０６は、機能ユニット及び処理能力を追加してサイズアップされ、一方、スループット処理ユニット２０１は、ＣＰＵ２０４上で実行されるソフトウェアによってその機能が実装されてサイズダウン又は削除される。アクセラレータ３１７は、グラフデータの１つの部分に近く、それへのアクセスがより大きいが、グラフデータの他の部分へのアクセスはより小さいので、アクセラレータ３１７が、線形代数計算を実行するために使用されるグラフデータのビュー全体にアクセスすることはより困難である。代わりに、その主要な役割はデータを収集することである。

【0031】

別の例では、メイン計算デバイスである処理ユニット３０１の近くでインスタンス化されたグラフ処理アクセラレータ３１８は、比較的大量のデータにさらされないが、実行されているアプリケーションの計算（例えば、線形代数、算術等）で主に占有される。したがって、アクセラレータデバイス３１８は、より大きくより有能なスループット処理ユニット２０１と、より小さい頂点処理ユニット２０２（グラフがそれほど修正されないので）と、より小さい収集／分散ユニット２０５／２０６と、を有する。

【0032】

図４Ａは、一実施形態による、機能ユニットのシストリックアレイを含むスループット処理ユニット２０１を示している。スループット処理ユニット２０１は、グラフデータセットに対する算術演算及び線形代数演算を高速化する。特に、スループット処理ユニット２０１は、グラフデータセット内に多くのゼロが存在するスパースアプリケーションのためのそのような計算を加速するための専用ハードウェアを含む。図４Ａに示すように、スループット処理ユニット２０１は、計算を実行するための機能ユニットのシストリックアレイ４０１を含む。シストリックアレイ４０１は、４ワイド乗算－加算機能ユニットのアレイである。シストリックアレイ４０１は、２セットの値、Ａ値４０４及びＢ値４０５を受信し、Ａ値４０４の各々をＢ値４０５の各々と乗算する。代替実施形態は、異なる幅及び／又は機能を有する、より少ない又はより多くの機能ユニットを含むことができる。スパース計算の場合、機能ユニットの各々は、そのオペランドの１つとしてゼロを有する１つ以上のゼロオペランド計算をスキップするためのゼロ検出回路を含む。

【0033】

例えば、乗算ユニット４０２が積Ｃを生成するために２つの入力Ａ及びＢを受信する場合、任意のゼロ値積の計算を回避するために最適化を実行することができる。この場合、２つのスカラー値Ａ及びＢを提供するのではなく、オペランドの２つの可能な対（Ａ１、Ｂ１）及び（Ａ２、Ｂ２）が乗算器に提供される。何れの対が２つの非ゼロ値からなるかに依存して、「１」オペランド（すなわち、Ａ１及びＢ１）又は「２」オペランド（すなわち、Ａ２及びＢ２）の何れかが、実際に乗算される。オペランドの「１」セット及び「２」セットの両方が２つの非ゼロ値を有する少数の場合には、追加のバッファリングが提供される。スパースデータセットの場合、２つの非ゼロ値からなるペアは１つしかない可能性が高く、したがって、両方のペアの結果は、ゼロ検出回路４０３及び単一の乗算器ユニット４０２を使用して決定することができる可能性が高い。この場合、ゼロ検出回路４０３は、共に乗算される非ゼロ値であるオペランドのセットを選択し、他のセットの積はゼロである。オペランドの各セットが少なくとも１つのゼロオペランドを有する場合、両方の積はゼロである。オペランドの各セットが２つの非ゼロオペランドを有する場合、１つのセットは第１のサイクルで乗算され、第２のセットは第１のサイクル中にバッファリングされ、後続のサイクルで乗算される。

【0034】

図４Ｂは、ニューラルネットワーク計算のコンテキストにおいて、（Ａ行列バッファ４１１に記憶された）重み及び（Ｂ行列バッファ４１２に記憶された）活性化のセットに対して行列乗算演算を実行するためのシストリックアレイの一実施形態を示しており、結果はＣ行列バッファ４１３に記憶される。シストリックアレイ４１４内の乗算／累算ユニット（ＭＡＣ４）の各々は、Ａ行列４１１から４つの入力を受け取り、Ｂ行列４１２から４つの入力を受け取る。したがって、ＭＡＣ４ユニットのアレイ４１４は、Ａ行列４１１から合計８つの入力を受け取り、Ｂ行列４１２から８つの入力を受け取るか又は８対のオペランドを受け取る。一実施形態では、図４Ａに示す手法を適用するために、ゼロ検出論理がＭＡＣ４ユニットに組み込まれる。十分に疎なデータを乗算するために、ほとんどの場合、８対のオペランドのうち４つ以下が２つの非ゼロ値を含む。したがって、４つのＭＡＣ４ユニットは、通常、単一サイクルで８対のオペランドの計算を実行するのに十分である。ＭＡＣ４ユニットは、オペランドの非ゼロ対に対する積を計算し、少なくとも１つのゼロオペランドを有する対に対する乗算結果はゼロに設定される。

【0035】

図４Ｃは、グラフ処理アクセラレータ２００の一実施形態において行列乗算を実行するためのプロセス４２０を示すフローチャートを示している。行列乗算プロセス４２０は、図２及び図４Ｂに示すように、スループット処理ユニット２０１の構成要素において実行される。ブロック４２１において、収集ユニット２０５によってスパース読み出し／収集動作が実行されて、システム１００内の１つ以上のメモリデバイスからグラフデータを取り出す。ブロック４２３において、収集されたデータは、Ａ行列４１１及びＢ行列４１２バッファに格納される。行列乗算は、ブロック４２５で提供されるように、ＭＡＣ４ユニットのシストリックアレイ４１４で実行され、結果は、ブロック４２７でＣ行列バッファ４１３にバッファリングされる。ブロック４２９において、計算が未だ完了していない場合、プロセス４２０がブロック４２５に戻る場合に、Ｃ行列バッファ４１４内の結果が、１つ以上の後続の反復においてＭＡＣ４ユニットへの入力として使用され、新しい着信データと乗算される。計算が完了すると、プロセス４２０は、ブロック４２９からブロック４３１に続く。ブロック４３１において、最終データ（すなわち、計算結果）は、分散ユニット２０６によってメモリに戻されて記憶される。

【0036】

図５は、一実施形態による、グラフデータセットに対して動作を実行するためのグラフ処理プロセス５００を示している。プロセス５００は、メモリ１０６及びグラフ処理アクセラレータ３１４～３１８を含むコンピューティングシステム１００内の構成要素によって実行される。

【0037】

ブロック５０１において、グラフデータセット内のデータは、コンピューティングシステム１００内の複数のメモリデバイス（例えば、メモリデバイス３０４及び３０５）にわたって記憶される。グラフデータセットは、ノード（又は頂点）及びエッジを、ノードとエッジとの間の関係とともに定義する。また、グラフデータセットは、ノード及び／又はエッジに関連付けられたデータ値を含み、非圧縮フォーマット又はＣＳＲ、ＣＳＣ、ＥＬＬＰＡＣＫ等の圧縮フォーマットで記憶され得るブロック５０３において、処理ユニット３０１～３０３のうち何れかは、グラフデータに対して演算が実行されることを要求する。処理ユニットは、グラフ処理アクセラレータデバイス３１４～３１８のための共通プログラミングインタフェースに従って、演算及び演算が実行されるグラフデータを指定するプログラムコードを実行する。要求は、相互接続部１０１を介してアクセラレータデバイス３１４～３１８のうち１つ以上に送信される。

【0038】

ブロック５０５～５１５は、アクセラレータデバイス３１４によって一般的に表されるアクセラレータデバイス２００～３１８のうち１つ以上において実行される。特に、ブロック５０５～５１５の動作は、処理ユニット２０１～２０４、収集及び分散ユニット２０５～２０６等の構成要素によって実行される。

【0039】

ブロック５０５において、アクセラレータデバイス２００は、メモリデバイス１０６に格納されたグラフデータに対して演算を実行する要求を受信する。要求は、Ｉ／Ｏモジュール２０７によって相互接続部１０１から受信される。ブロック５０７において、収集ユニット２０５は、要求された演算が実行されるグラフデータを読み出すことによって要求に応答する。収集ユニット２０５は、メモリデバイス１０６からデータを要求し、データは、相互接続部１０１を介してメモリ１０６から送信され、圧縮形式でＩ／Ｏモジュール２０７において受信される。データは、解凍ユニット２０８において解凍され、収集ユニット２０５は、処理ユニット２０１～２０４によってアクセスされ得るローカルメモリ２１０にデータを記憶する。グラフデータは、グラフの構造的特徴（例えば、ノード／頂点、エッジ等）及び構造的特徴に関連付けられたデータ値を表す。

【0040】

収集されたデータは、ブロック５０８～５１３のうち１つ以上において提供されるように、要求に従って処理される。要求された１つ以上の動作に応じて、プロセス５００は、ブロック５０８～５１３の一部又は全部を含んでもよい。要求された動作がグラフ構造の修正（例えば、ノード又はエッジの追加又は除去等）を伴う場合、ブロック５０９で提供されるように、グラフデータセットの構造が修正される。演算が実行されるアクセラレータデバイスのハードウェア構成に応じて、グラフ構造の修正は、頂点処理ユニット２０２内の機能ユニットのセットにおいて実行されるか、又は、アクセラレータデバイスが頂点処理ユニット２０２を含まない場合、演算は、修正を実行するためのプログラムコードを実行するＣＰＵ２０４において実行される。修正されたグラフデータは、ローカルメモリ２１０に記憶される。

【0041】

要求された動作が、算術、線形代数又は他の計算等のような、グラフデータセット内のデータ値に基づく計算を含む場合、ブロック５１１で提供されるように計算が実行される。アクセラレータデバイスのハードウェア構成に応じて、計算は、スループット処理ユニット２０１内の機能ユニットのセットにおいて実行されるか、又は、アクセラレータデバイスがスループット処理ユニット２０１を含まない場合、計算は、計算を実行するためのプログラムコードを実行するＣＰＵ２０４において実行される。一例として、図４Ｃのブロック４２３～４２９は、プロセス５００のブロック５１１に対応する。

【0042】

要求された動作が、グラフデータを１つのテンソル表現形式（例えば、ＣＳＲ、ＣＳＣ、ＣＯＯ等）から別のテンソル表現形式に変換することを伴う場合、ブロック５１３で提供されるように変換が実行される。アクセラレータデバイスのハードウェア構成に応じて、計算はフォーマットシャッフルユニット２０３内の機能ユニットのセットで実行され、又は、アクセラレータデバイスがフォーマットシャッフルユニット２０３を含まない場合、変換は、変換を実行するためのプログラムコードを実行するＣＰＵ２０４で実行される。

【0043】

要求された動作がブロック５０９～５１３のうち１つ以上において完了すると、修正されたグラフデータがローカルメモリ２１０に記憶される。プロセス５００はブロック５１５に続き、ここで、分散ユニット２０６は、メモリデバイス１０６に記憶される修正されたグラフデータを送る。分散ユニット２０６は、修正されたグラフデータをローカルメモリ２１０から取得し、グラフデータは圧縮ユニット２０９において圧縮される。データの圧縮バージョンは、Ｉ／Ｏモジュール２０７によって、相互接続部１０１を介してメモリデバイス１０６に送信される。プロセス５００は、グラフデータ上で要求される各動作について繰り返す。したがって、システム１００内のアクセラレータデバイス３１４～３１８は、サポートされたアクセラレータ機能にアクセスし、高度のスケーラビリティ及び柔軟性を維持するための統一ソフトウェアプログラミングインタフェースを提供しながら、グラフデータセットの処理を容易にする。

【0044】

本明細書で使用される場合、「に結合される」という用語は、１つ以上の介在する構成要素を介して直接的又は間接的に結合されることを意味し得る。本明細書で説明する様々なバスを介して提供される信号の何れも、他の信号と時分割され、１つ以上の共通バスを介して提供され得る。加えて、回路構成要素間又はブロック間の相互接続は、バス又は単一の信号線として示され得る。バスの各々は、代替的に、１つ以上の単一の信号線であってもよく、単一の信号線の各々は、代替的にバスであってもよい。

【0045】

特定の実施形態は、非一時的なコンピュータ可読記憶媒体に記憶された命令を含み得るコンピュータプログラム製品として実装され得る。これらの命令は、説明された動作を実行するように汎用プロセッサ又は専用プロセッサをプログラムするために使用され得る。コンピュータ可読記憶媒体は、機械（例えば、コンピュータ）によって可読な形態（例えば、ソフトウェア、処理アプリケーション）で情報を記憶又は送信するための任意の機構を含む。非一時的なコンピュータ可読記憶媒体は、磁気記憶媒体（例えば、フロッピー（登録商標）ディスケット）と、光記憶媒体（例えば、ＣＤ－ＲＯＭ）と、光磁気記憶媒体と、読み出し専用メモリ（ＲＯＭ）と、ランダムアクセスメモリ（ＲＡＭ）と、消去可能なプログラマブルメモリ（例えば、ＥＰＲＯＭ及びＥＥＰＲＯＭ）と、フラッシュメモリと、電子命令を記憶するのに適した別のタイプの媒体と、を含んでもよいが、それに限定されない。

【0046】

加えて、いくつかの実施形態は、コンピュータ可読媒体が２つ以上のコンピュータシステム上に記憶され、及び／又は、２つ以上のコンピュータシステムによって実行される分散コンピューティング環境において実施されてもよい。加えて、コンピュータシステム間で転送される情報は、コンピュータシステムを接続する伝送媒体を介してプルされるか又はプッシュされるかの何れかであり得る。

【0047】

概して、コンピュータ可読記憶媒体に搭載されるコンピューティングシステム１００及び／又はその一部を表すデータ構造は、プログラムによって読み取られることができ、コンピューティングシステム１００を含むハードウェアを製造するために、直接又は間接的に使用され得るデータベース又は他のデータ構造であり得る。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高レベル設計言語（high-level design language、ＨＤＬ）におけるハードウェア機能の行動レベルの記述又はレジスタ転送レベル（register-transfer level、ＲＴＬ）の記述であり得る。記述は、合成ライブラリからゲートのリストを含むネットリストを生成するために記述を合成することができる合成ツールによって読み取ることができる。ネットリストは、コンピューティングシステム１００を含むハードウェアの機能も表すゲートのセットを含む。ネットリストは、次いで、マスクに適用される幾何学的形状を記述するデータセットを生成するために配置され、ルーティングされ得る。次いで、マスクは、コンピューティングシステム１００に対応する半導体回路（複数可）を製造するために、様々な半導体製造工程において使用され得る。代替的に、コンピュータ可読記憶媒体上のデータベースは、所望に応じて、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット、又は、グラフィックデータシステム（Graphic Data System、ＧＤＳ）ＩＩデータであり得る。

【0048】

本明細書における方法の動作は特定の順序で示され説明されているが、各方法の動作の順序は、特定の動作が逆の順序で実行され得るように、又は、特定の動作が少なくとも部分的に他の動作と同時に実行され得るように変更され得る。別の実施形態では、個別の動作の命令又はサブ動作は、断続的及び／又は交互に行われてもよい。

【0049】

上記の明細書において、実施形態は、その特定の例示的な実施形態を参照して説明されている。しかしながら、添付の特許請求の範囲に記載された実施形態のより広い範囲から逸脱することなく、様々な修正及び変更がそれらになされ得ることが明らかであろう。したがって、本明細書及び図面は、限定的な意味ではなく例示的な意味で捉えられるべきである。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図5】

【手続補正書】

【提出日】2024-01-05

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

グラフデータセットの構造にアクセスするように構成された第１の処理ユニットと、
前記第１の処理ユニットに結合され、前記グラフデータセット内のデータ値に基づいて計算を実行するように構成された第２の処理ユニットと、を備える、
アクセラレータデバイス。

【請求項2】

前記第１の処理ユニットは、
前記グラフデータセット内の頂点を追加及び除去することと、
前記グラフデータセット内のエッジを追加及び除去することと、
を行うように構成された１つ以上の回路を含み、
前記第２の処理ユニットは、前記計算を実行するためのプログラムコードを実行するように構成された中央処理ユニットを含む、
請求項１のアクセラレータデバイス。

【請求項3】

前記第１の処理ユニットは、
前記グラフデータセット内の頂点を追加及び除去することと、
前記グラフデータセット内のエッジを追加及び除去することと、
を行うためのプログラムコードを実行するように構成された中央処理ユニットを含み、
前記第２の処理ユニットは、前記計算を実行するように構成された１つ以上の回路を含む機能ユニットのセットを含む、
請求項１のアクセラレータデバイス。

【請求項4】

前記第２の処理ユニットは、前記機能ユニットのシストリックアレイを含む、
請求項３のアクセラレータデバイス。

【請求項5】

前記機能ユニットのセットの各機能ユニットは、１つ以上のゼロオペランド計算をスキップするように構成されたゼロ検出回路を含む、
請求項３のアクセラレータデバイス。

【請求項6】

複数のメモリデバイスから前記グラフデータセットの第１の部分を取得するように構成された収集ユニットと、
前記グラフデータセットの第２の部分を前記複数のメモリデバイスに送信するように構成された分散ユニットと、を備える、
請求項１～５の何れかのアクセラレータデバイス。

【請求項7】

前記グラフデータセットの一部を第１の表現から第２の表現に変換するように構成されたフォーマットシャッフルユニットを備える、
請求項１～５の何れかのアクセラレータデバイス。

【請求項8】

グラフデータセットをメモリデバイスのセットに記憶することと、
アクセラレータデバイスの第１の処理ユニットにおいて、前記グラフデータセットの構造にアクセスすることと、
前記アクセラレータデバイスの第２の処理ユニットにおいて、前記グラフデータセット内のデータ値に基づいて計算を実行することと、を含む、
方法。

【請求項9】

前記グラフデータセットの構造にアクセスすることは、前記第１の処理ユニットの機能ユニットのセットにおいて、前記グラフデータセット内の１つ以上の頂点を追加又は除去することと、前記グラフデータセット内の１つ以上のエッジを追加又は除去することと、によって前記構造を修正することを含み、
前記計算を実行することは、前記第２の処理ユニットにおいて、前記グラフデータセット内のデータ値に対して１つ以上の算術演算を実行するためのプログラムコードを実行することを含む、
請求項８の方法。

【請求項10】

前記計算を実行することは、前記第２の処理ユニット内の機能ユニットのセットにおいて、前記グラフデータセット内のデータ値に対して１つ以上の算術演算を実行することを含み、
前記グラフデータセットの構造にアクセスすることは、前記アクセラレータデバイスの前記第２の処理ユニットにおいて、前記グラフデータセット内の１つ以上の頂点を追加又は除去することと、前記グラフデータセット内の１つ以上のエッジを追加又は除去することと、を行うためのプログラムコードを実行することを含む、
請求項８の方法。

【請求項11】

前記アクセラレータデバイスのフォーマットシャッフルユニットにおいて、前記グラフデータセットの一部を第１の表現から第２の表現に変換することを含む、
請求項８～１０の何れかの方法。

【請求項12】

複数のメモリデバイスから前記グラフデータセットの第１の部分を取得することと、
前記グラフデータセットの第２の部分を前記複数のメモリデバイスに送信することと、を含む、
請求項８～１０の何れかの方法。

【請求項13】

各々がグラフデータセットの一部を記憶する複数のメモリデバイスと、
前記複数のメモリデバイスに結合された複数のアクセラレータデバイスと、を備え、
前記複数のアクセラレータデバイスの各アクセラレータデバイスは、
前記グラフデータセットの構造にアクセスすることと、
前記グラフデータセット内のデータ値に基づいて計算を実行することと、
を行うように構成されている、
コンピューティングシステム。

【請求項14】

前記複数のアクセラレータデバイスのうち第１のアクセラレータデバイスは、処理ユニットにおいてプログラムコードを実行することによって、前記グラフデータセットに対して機能を実行するように構成されており、
前記複数のアクセラレータデバイスのうち第２のアクセラレータデバイスは、１つ以上の回路において前記機能を実行するように構成されている、
請求項１３のコンピューティングシステム。

【請求項15】

各アクセラレータデバイスは、前記複数のメモリデバイスのうちローカルメモリデバイスに記憶された前記グラフデータセットの部分に対して動作するように構成されており、
前記ローカルメモリデバイスは、前記複数のメモリデバイスのうち他の何れのメモリデバイスよりも前記アクセラレータデバイスに近い、
請求項１３又は１４のコンピューティングシステム。

【国際調査報告】