知財求人 - 知財ポータルサイト「IP Force」
▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-05-21
(54)【発明の名称】プラズマ処理中の自動静電チャックバイアス補償
(51)【国際特許分類】
H05H 1/46 20060101AFI20240514BHJP
H01L 21/3065 20060101ALI20240514BHJP
【ＦＩ】
H05H1/46 R
H05H1/46 M
H01L21/302 101G
H01L21/302 101B
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023569770
(86)(22)【出願日】2022-05-05
(85)【翻訳文提出日】2024-01-05
(86)【国際出願番号】 US2022027892
(87)【国際公開番号】W WO2022240651
(87)【国際公開日】2022-11-17
(31)【優先権主張番号】17/319,007
(32)【優先日】2021-05-12
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/319,013
(32)【優先日】2021-05-12
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】サイ， リンイン
(72)【発明者】
【氏名】ロジャーズ， ジェームズ
(72)【発明者】
【氏名】ドルフ， レオニド
【テーマコード（参考）】
2G084
5F004
【Ｆターム（参考）】
2G084AA02
2G084AA05
2G084AA08
2G084BB05
2G084BB11
2G084CC03
2G084CC05
2G084CC08
2G084CC12
2G084CC13
2G084CC33
2G084DD02
2G084DD15
2G084DD24
2G084DD37
2G084DD38
2G084DD42
2G084DD55
2G084EE24
2G084EE25
2G084HH06
2G084HH07
2G084HH22
2G084HH23
2G084HH24
2G084HH26
2G084HH43
2G084HH55
5F004BB12
5F004BB13
5F004BB18
5F004BB22
5F004BB23
5F004BB25
5F004BB26
5F004BB29
5F004CA03
5F004CA06
5F004CA08
(57)【要約】
本開示の実施形態は、基板をパルス状直流（ＤＣ）バイアスおよびクランプするためのシステムに関する。１つの実施形態において、システムは、基板を支持するための静電チャック（ＥＳＣ）を有するプラズマチャンバを含む。電極が、ＥＳＣ内に埋め込まれ、バイアスおよびクランプネットワークに電気的に結合される。バイアスおよびクランプネットワークは、少なくとも、成形ＤＣパルス電圧源およびクランプネットワークを含む。クランプネットワークは、ＤＣ源およびダイオード、ならびに抵抗器を含む。成形ＤＣパルス電圧源およびクランプネットワークは、並列に接続される。バイアスおよびクランプネットワークは、基板がパルス状ＤＣ電圧によってバイアスされるときの電極および基板にわたる電圧降下である実質的に一定のクランプ電圧を自動的に維持し、これによって、基板のクランプが改善される。
【選択図】図６Ａ
【選択図】図６Ａ
【特許請求の範囲】
【請求項1】
基板支持アセンブリであって、基板支持面と、
第１のバイアス電極と、
前記第１のバイアス電極と前記基板支持面との間に配置されている第１の誘電体層と、を備える、基板支持アセンブリ、
波形ジェネレータ、
前記波形ジェネレータを前記第１のバイアス電極に電気的に結合する第１の電力送達ラインであって、ブロッキングキャパシタを備える、第１の電力送達ライン、
前記ブロッキングキャパシタと前記バイアス電極との間の第１の点において前記第１の電力送達ラインに結合されているクランプネットワークであって、
前記第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、
前記第１の点と前記直流（ＤＣ）電圧源の出力との間に結合されているブロッキング抵抗器と、を備える、クランプネットワーク、
前記ブロッキングキャパシタと前記バイアス電極との間に配置されている点において前記第１の電力送達ラインに結合されている第１の信号トレースから第１の電気信号を受信するように構成されている信号検出モジュール、および
前記信号検出モジュールと通信し、受信された前記電気信号内で受信される情報に起因して前記直流（ＤＣ）電圧源によって前記第１の点において前記第１の電力送達ラインに供給される電圧の大きさを制御するように構成されているコントローラ
を備える、プラズマ処理チャンバ。
【請求項2】
前記波形ジェネレータは、第１の時間期間中に複数のパルス状電圧波形を生成し、第２の時間期間に前記複数のパルス状電圧波形の前記生成を休止するように構成されており、前記第１の時間期間中に前記信号検出モジュールによって受信される前記電気信号の第１の部分は、第１の電圧レベルを含む、生成されている前記複数のパルス状電圧波形のうちの１つの波形の第１の部分を含み、
前記第２の時間期間中に前記信号検出モジュールによって受信される前記電気信号の第２の部分は、第２の電圧レベルを含み、
メモリに記憶されているコンピュータ実施命令が、プロセッサによって実行されると、前記コントローラが前記第１の電力送達ラインに供給される前記電圧の前記大きさを制御する前に、前記第１の電圧レベルを前記第２の電圧レベルと比較するように構成されている、請求項１に記載のプラズマ処理チャンバ。
【請求項3】
前記基板支持アセンブリは、静電チャックを備え、前記静電チャックは、前記第１の誘電体層および前記第１のバイアス電極を備える、請求項１に記載のプラズマ処理チャンバ。
【請求項4】
前記ブロッキング抵抗器は、１００キロオームよりも大きい抵抗を有する、請求項１に記載のプラズマ処理チャンバ。
【請求項5】
前記基板支持アセンブリは、支持体基部と、
前記支持体基部と前記第１のバイアス電極との間に配置されている第２の誘電体層とをさらに備え、
前記波形ジェネレータは、第１の導電体を通じて前記第１のバイアス電極に電気的に結合されているパルス状電圧波形ジェネレータを含み、前記第１のバイアス電極においてパルス状電圧波形を確立するように構成されており、
無線周波数ジェネレータが、第２の電力送達ラインを通じて前記支持体基部に電気的に結合されており、前記支持体基部において無線周波数電圧波形を確立するように構成されており、
前記信号検出モジュールは、前記第２の電力送達ラインに結合されている第２の信号トレースから第２の電気信号を受信するようにさらに構成されている、請求項１に記載のプラズマ処理チャンバ。
【請求項6】
前記第１の誘電体層は、約０．１ｍｍ～約２ｍｍの厚さを有する、請求項１に記載のプラズマ処理チャンバ。
【請求項7】
前記クランプネットワークは、前記波形ジェネレータと並列に接続されており、前記クランプネットワークは、前記第１の点と前記直流（ＤＣ）電圧源との間で前記ブロッキング抵抗器と並列に結合されている第１のダイオードであって、前記ダイオードのアノード側は前記第１の点に結合されている、第１のダイオードと、
前記ダイオードのカソード側と接地との間に結合されている第１のキャパシタと、をさらに備え、
ＤＣ電圧源と直列の第２の抵抗器が、前記第１のキャパシタと並列に結合されている、請求項１に記載のプラズマ処理チャンバ。
【請求項8】
前記基板支持アセンブリは、第２のバイアス電極をさらに備え、前記第１のバイアス電極および前記第２のバイアス電極は、各々、エッジ制御電極およびチャック極電極を含む群から選択される、請求項１に記載のプラズマ処理チャンバ。
【請求項9】
基板支持アセンブリであって、基板支持面と、
第１の電極と、
前記第１の電極と前記基板支持面との間に配置されている第１の誘電体層と、を備える、基板支持アセンブリ、
波形ジェネレータ、
前記波形ジェネレータを前記第１の電極に電気的に結合する第１の電力送達ラインであって、ブロッキングキャパシタを備える、第１の電力送達ライン、
前記ブロッキングキャパシタと前記第１の電極との間の第１の点において前記第１の電力送達ラインに結合されているクランプネットワークであって、
前記第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、
前記第１の点と前記直流（ＤＣ）電圧源との間に結合されているブロッキング抵抗器と、を備える、クランプネットワーク、および
前記ブロッキングキャパシタと前記第１の電極との間に配置されている点において前記第１の電力送達ラインに結合されている第１の信号トレースから第１の電気信号を受信するように構成されている信号検出モジュール
を備える、プラズマ処理チャンバ。
【請求項10】
前記第１の点と前記直流（ＤＣ）電圧源との間で前記ブロッキング抵抗器と並列に結合されているダイオードをさらに備え、前記ダイオードのアノード側は前記第１の点に結合されている、請求項９に記載のプラズマ処理チャンバ。
【請求項11】
前記波形ジェネレータは、第１の時間期間中に複数のパルス状電圧波形を生成し、第２の時間期間に前記複数のパルス状電圧波形の前記生成を休止するように構成されており、前記第１の時間期間中に前記信号検出モジュールによって受信される前記電気信号の第１の部分は、第１の電圧レベルを含む、生成されている前記複数のパルス状電圧波形のうちの１つの波形の第１の部分を含み、
前記第２の時間期間中に前記信号検出モジュールによって受信される前記電気信号の第２の部分は、第２の電圧レベルを含み、
メモリに記憶されているコンピュータ実施命令が、プロセッサによって実行されると、コントローラが前記第１の電力送達ラインに供給される電圧の大きさを制御する前に、前記第１の電圧レベルを前記第２の電圧レベルと比較するように構成されている、請求項９に記載のプラズマ処理チャンバ。
【請求項12】
前記基板支持アセンブリは、静電チャックを備え、前記静電チャックは、前記第１の誘電体層および前記第１の電極を備える、請求項９に記載のプラズマ処理チャンバ。
【請求項13】
前記ブロッキング抵抗器は、１００キロオームよりも大きい抵抗を有する、請求項９に記載のプラズマ処理チャンバ。
【請求項14】
前記基板支持アセンブリは、支持体基部と、
前記支持体基部と前記第１の電極との間に配置されている第２の誘電体層とをさらに備え、
前記波形ジェネレータは、第１の導電体を通じて前記第１の電極に電気的に結合されているパルス状電圧波形ジェネレータを含み、前記第１の電極においてパルス状電圧波形を確立するように構成されており、
無線周波数ジェネレータが、第２の電力送達ラインを通じて前記支持体基部に電気的に結合されており、前記支持体基部において無線周波数電圧波形を確立するように構成されており、
前記信号検出モジュールは、前記第２の電力送達ラインに結合されている第２の信号トレースから第２の電気信号を受信するようにさらに構成されている、請求項９に記載のプラズマ処理チャンバ。
【請求項15】
前記第１の誘電体層は、約０．１ｍｍ～約２ｍｍの厚さを有する、請求項９に記載のプラズマ処理チャンバ。
【請求項16】
前記クランプネットワークは、前記波形ジェネレータと並列に接続されており、前記クランプネットワークは、前記第１の点と前記直流（ＤＣ）電圧源との間で前記ブロッキング抵抗器と並列に結合されている第１のダイオードであって、前記ダイオードのアノード側は前記第１の点に結合されている、第１のダイオードと、
前記ダイオードのカソード側と接地との間に結合されている第１のキャパシタと、をさらに備え、
ＤＣ電圧源と直列の第２の抵抗器が、前記第１のキャパシタと並列に結合されている、請求項９に記載のプラズマ処理チャンバ。
【請求項17】
前記第１の電極は、エッジ制御電極またはチャック極電極を含む、請求項９に記載のプラズマ処理チャンバ。
【請求項18】
基板をプラズマ処理するための方法であって、処理チャンバの処理領域内でプラズマを生成することであって、前記処理領域は、基板支持面、第１のバイアス電極、および前記第１のバイアス電極と前記基板支持面との間に配置されている第１の誘電体層を備える基板支持体を備える、プラズマを生成することと、
第１の時間期間中に、１つまたは複数の波形を、波形ジェネレータから第１の電力送達ラインを通じて前記第１のバイアス電極に送達することと、
第２の時間期間の間、前記１つまたは複数の波形の前記第１のバイアス電極への前記送達を休止することと、
第１のクランプ電圧をクランプネットワークから前記第１のバイアス電極に印加することと、
前記第１の電力送達ライン上に配置されている第１の点において前記第１の電力送達ラインに結合されている信号トレースから電気信号を受信することによって、前記第１の時間期間中に前記１つまたは複数の波形の少なくとも１つの特性を検出することと、
前記第２の時間期間中に前記信号トレースから受信される電気信号の少なくとも１つの特性を検出することと、
前記第１のバイアス電極に印加される前記第１のクランプ電圧を、
前記第１の時間期間中に前記信号トレースから受信されている前記１つまたは複数の波形の、検出された前記特性、および
前記第２の時間期間中に前記信号トレースから受信される前記電気信号の、検出された前記少なくとも１つの特性、に基づいて調整することと
を含む、方法。
【請求項19】
複数のパルスが、前記第１の時間期間中に前記波形ジェネレータから提供され、前記複数のパルスの各々は、パルス電圧レベルを有し、前記第１の時間期間の第２の部分中に、前記複数のパルスのうちの１つまたは複数のパルスの前記パルス電圧レベルは、前記第１の時間期間の第１の部分内に提供される１つまたは複数のパルスに対して増大される、請求項１８に記載の方法。
【請求項20】
前記第１の時間期間の前記部分中に前記第１のクランプ電圧を印加することは、前記クランプネットワークによって前記バイアス電極に供給される前記電圧を増大させることを含む、請求項１９に記載の方法。
【請求項21】
前記クランプネットワークは、前記第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、
前記第１の点と前記ＤＣ源との間に結合されているブロッキング抵抗器とを備える、請求項１８に記載の方法。
【請求項22】
前記１つまたは複数の波形は、各々、パルス電圧レベルを含み、前記第１の時間期間の一部分中に、前記パルス電圧レベルは第１の電圧レベルから第２の電圧レベルに増大される、請求項２１に記載の方法。
【請求項23】
前記第１の電力送達ラインは、前記波形ジェネレータと前記バイアス電極との間に配置されているブロッキングキャパシタを備え、前記クランプネットワークの前記電圧は、前記ブロッキングキャパシタにわたる前記電圧のランプと実質的に同等の速度においてランプする、請求項２２に記載の方法。
【請求項24】
前記ブロッキング抵抗器は、１００キロオームよりも大きい抵抗を有する、請求項２１に記載の方法。
【請求項25】
いかなる時点においても前記ブロッキング抵抗器を通じて接地に流れるＤＣ電流は、約２０ｍＡ未満である、請求項２１に記載の方法。
【請求項26】
前記第１の時間期間の一部分中に前記第１のクランプ電圧を印加することは、前記クランプネットワークによって前記バイアス電極に供給される前記電圧を増大させることを含む、請求項１８に記載の方法。
【請求項27】
前記第１の時間期間の一部分中に前記第１のクランプ電圧を印加することは、前記クランプネットワークによって前記バイアス電極に供給される前記電圧を減少させることを含む、請求項１８に記載の方法。
【請求項28】
前記第１の時間期間中に達成されるピークプラズマ電位を、前記第１の時間期間中に検出される前記１つまたは複数の波形の前記少なくとも１つの特性、および
前記第２の時間期間中に検出される前記電気信号の前記少なくとも１つの特性、を分析することによって決定することをさらに含む、請求項１８に記載の方法。
【請求項29】
前記第１のクランプ電圧を調整することは、所望のクランプ電圧を形成するために、決定された前記ピークプラズマ電位を、メモリに記憶されているクランプ電圧設定点の一定の値に加算することと、
制御信号を前記クランプネットワークの直流（ＤＣ）電圧源に送達することと、をさらに含み、前記制御信号は、形成されている前記所望のクランプ電圧に関係する情報を含む、請求項２８に記載の方法。
【請求項30】
前記第１の時間期間中に前記１つまたは複数の波形の前記少なくとも１つの特性を前記検出することは、前記１つまたは複数のパルス状電圧波形のうちの１つのパルス状電圧波形のピークにおける第１の電圧を検出することを含み、前記第２の時間期間中に前記１つまたは複数の波形の前記少なくとも１つの特性を検出することは、前記第２の時間期間中に第２の電圧を検出することを含む、請求項１８に記載の方法。
【請求項31】
前記第１のバイアス電極に印加される前記第１のクランプ電圧を、前記検出された特性に基づいて調整することは、前記第１の電圧と前記第２の電圧との間の差を決定することと、
前記第１の電圧と前記第２の電圧との間の決定された前記差に基づいてプラズマ電位値を決定すること、とをさらに含み、
前記第１のクランプ電圧を前記調整することは、基板バイアス電圧を前記第１のバイアス電極に送達することを含み、前記基板バイアス電圧は、決定された前記プラズマ電位値と、以前に決定されたクランプ電圧設定点値との合計を含む、請求項３０に記載の方法。
【請求項32】
前記プラズマ電位値を前記決定することは、前記第１の電圧と前記第２の電圧との間の前記決定された差に、合成回路容量値を乗算することをさらに含み、前記合成回路容量値は、前記第１の点に直接的に結合されている回路要素の静電容量値を含む、請求項３１に記載の方法。
【請求項33】
基板をプラズマ処理するための方法であって、処理チャンバの処理領域内でプラズマを生成することであって、前記処理領域は、基板支持面、第１のバイアス電極、および前記第１のバイアス電極と前記基板支持面との間に配置されている第１の誘電体層を備える基板支持体を備える、プラズマを生成することと、
第１の時間期間中に、波形ジェネレータから第１の電力送達ラインを通じて前記第１のバイアス電極に複数のパルス状電圧波形を送達することであって、前記第１の電力送達ラインは、前記波形ジェネレータと前記バイアス電極との間に配置されているブロッキングキャパシタを備える、複数のパルス状電圧波形を送達することと、
第２の時間期間全体中に、前記複数のパルス状電圧波形の前記第１のバイアス電極への前記送達を休止することと、
第１のクランプ電圧をクランプネットワークから前記第１のバイアス電極に印加することと、
前記ブロッキングキャパシタと前記バイアス電極との間に配置されている第１の点において前記第１の電力送達ラインに結合されている信号トレースから電気信号を受信することによって、前記第１の時間期間中に送達されている前記複数のパルス状電圧波形のうちの１つまたは複数の少なくとも１つの特性を検出することと、
前記第２の時間期間中に前記信号トレースから受信される電気信号の少なくとも１つの特性を検出することと、
前記送達されている複数のパルス状電圧波形のうちの前記１つまたは複数の検出された前期特性、ならびに、前記第１の時間期間および前記第２の時間期間中に前記信号トレースから受信される前記電気信号の前記少なくとも１つの特性に基づいて、前記第１のバイアス電極に印加される前記第１のクランプ電圧を調整することと
を含む、方法。
【請求項34】
複数のパルス状電圧波形が、前記第１の時間期間中に前記波形ジェネレータから提供され、前記複数のパルスの各々は、パルス電圧レベルを有し、前記第１の時間期間の第２の部分中に、前記複数のパルスのうちの１つまたは複数のパルスの前記パルス電圧レベルは、前記第１の時間期間の第１の部分内に提供される１つまたは複数のパルスに対して増大される、請求項３３に記載の方法。
【請求項35】
前記第１の時間期間の前記部分中に前記第１のクランプ電圧を印加することは、前記クランプネットワークによって前記バイアス電極に供給される前記電圧を増大させることを含む、請求項３４に記載の方法。
【請求項36】
前記クランプネットワークは、前記第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、
前記第１の点と前記ＤＣ源との間に結合されているブロッキング抵抗器とを備える、請求項３３に記載の方法。
【請求項37】
前記１つまたは複数の波形は、各々、パルス電圧レベルを含み、前記第１の時間期間の一部分中に、前記パルス電圧レベルは第１の電圧レベルから第２の電圧レベルに増大される、請求項３６に記載の方法。
【請求項38】
いかなる時点においても前記ブロッキング抵抗器を通じて接地に流れるＤＣ電流は、約２０ｍＡ未満である、請求項３６に記載の方法。
【請求項39】
前記第１の時間期間中に達成されるピークプラズマ電位を、前記第１の時間期間中に検出される前記１つまたは複数の波形の前記少なくとも１つの特性、および
前記第２の時間期間中に検出される前記電気信号の前記少なくとも１つの特性、を分析することによって決定することをさらに含む、請求項３３に記載の方法。
【請求項40】
前記第１のクランプ電圧を調整することは、所望のクランプ電圧を形成するために、決定された前記ピークプラズマ電位を、メモリに記憶されているクランプ電圧設定点の一定の値に加算することと、
制御信号を前記クランプネットワークの直流（ＤＣ）電圧源に送達することと、をさらに含み、前記制御信号は、形成されている前記所望のクランプ電圧に関係する情報を含む、請求項３９に記載の方法。
【請求項41】
前記第１の時間期間中に前記１つまたは複数の波形の前記少なくとも１つの特性を前記検出することは、前記１つまたは複数のパルス状電圧波形のうちの１つのパルス状電圧波形のピークにおける第１の電圧を検出することを含み、前記第２の時間期間中に前記１つまたは複数の波形の前記少なくとも１つの特性を検出することは、前記第２の時間期間中に第２の電圧を検出することを含む、請求項３３に記載の方法。
【請求項42】
前記第１のバイアス電極に印加される前記第１のクランプ電圧を、前記検出された特性に基づいて調整することは、前記第１の電圧と前記第２の電圧との間の差を決定することと、
前記第１の電圧と前記第２の電圧との間の決定された前記差に基づいてプラズマ電位値を決定することと、をさらに含み、
前記第１のクランプ電圧を前記調整することは、基板バイアス電圧を前記第１のバイアス電極に送達することを含み、前記基板バイアス電圧は、決定された前記プラズマ電位値と、以前に決定されたクランプ電圧設定点値との合計を含む、請求項４１に記載の方法。
【請求項43】
前記プラズマ電位値を前記決定することは、前記第１の電圧と前記第２の電圧との間の前記決定された差に、合成回路容量値を乗算することをさらに含み、前記合成回路容量値は、前記第１の点に直接的に結合されている回路要素の静電容量値を含む、請求項４２に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施形態は、概して、半導体製造に使用されるシステムに関する。より詳細には、本開示の実施形態は、プラズマ処理中に基板をバイアスおよびクランプするためのシステムに関する。
【0002】
関連技術の説明
半導体基板を処理するためのプラズマエッチングおよびプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにおける化学的および物理的プロセスの活性化エネルギー源として、イオン衝撃が使用されることが多い。プラズマシースによって加速された高エネルギーイオンは、指向性も高く、アスペクト比の高い特徴部をエッチングするために使用することができる。従来、基板は、無線周波数（ＲＦ）源からのＲＦ電力を使用してバイアスされ得る。ＲＦ源は、静電チャック（ＥＳＣ）内に埋め込まれた第１の電極またはカソードにＲＦ電圧を供給する。第１の電極は、ＥＳＣの一部であるセラミックの層を通じて処理チャンバのプラズマに容量結合される。プラズマシースの非線形的なダイオードのような性質の結果として、印加されるＲＦ場が整流され、結果、直流（ＤＣ）電圧降下または自己バイアスが、基板とプラズマとの間に現れる。この電圧降下が、基板に向かって加速されるイオンの平均エネルギーを決定する。
半導体基板を処理するためのプラズマエッチングおよびプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスにおける化学的および物理的プロセスの活性化エネルギー源として、イオン衝撃が使用されることが多い。プラズマシースによって加速された高エネルギーイオンは、指向性も高く、アスペクト比の高い特徴部をエッチングするために使用することができる。従来、基板は、無線周波数（ＲＦ）源からのＲＦ電力を使用してバイアスされ得る。ＲＦ源は、静電チャック（ＥＳＣ）内に埋め込まれた第１の電極またはカソードにＲＦ電圧を供給する。第１の電極は、ＥＳＣの一部であるセラミックの層を通じて処理チャンバのプラズマに容量結合される。プラズマシースの非線形的なダイオードのような性質の結果として、印加されるＲＦ場が整流され、結果、直流（ＤＣ）電圧降下または自己バイアスが、基板とプラズマとの間に現れる。この電圧降下が、基板に向かって加速されるイオンの平均エネルギーを決定する。
【0003】
ＥＳＣは、固定ＤＣ電圧をＥＳＣ内に埋め込まれた第２の電極に印加して、ＥＳＣと基板との間に電界を確立することによって、上に配置された基板を固定化する。電界は、それぞれ基板および第２の電極に蓄積させるための、反対の極性の電荷を誘起する。反対に分極した電荷の間の静電引力が、基板をＥＳＣに向かって引いて、基板を固定化する。しかしながら、静電力は、ＥＳＣ内の第１の電極に供給されるＲＦバイアス電力によって影響され得、これによって、基板のクランプが不足するかまたは過剰になる。加えて、大きいバイアス電圧は多量のキロボルトになるため、固定ＤＣ電圧に対する自己バイアス電圧のゆらぎが、アーク放電または基板の突然のデクランプおよび破断の危険性を増大させる可能性がある。これは、特に、パルス状電圧タイプの基板バイアス技法中に使用される非常に高いバイアス電力（キロボルト（ｋＶ）範囲）によって問題になる。
【0004】
したがって、基板をバイアスおよびクランプするための改善されたシステムが必要とされている。
【発明の概要】
【0005】
本開示の実施形態は、基板支持アセンブリと、波形ジェネレータと、第１の電力送達ラインと、クランプネットワークと、信号検出モジュールと、コントローラとを備える、プラズマ処理チャンバを提供することができる。基板支持アセンブリは、基板支持面、第１のバイアス電極、および第１のバイアス電極と基板支持面との間に配置されている第１の誘電体層を備える。第１の電力送達ラインは、波形ジェネレータを第１のバイアス電極に電気的に結合し、第１の電力送達ラインは、ブロッキングキャパシタを備える。クランプネットワークは、ブロッキングキャパシタとバイアス電極との間の第１の点において第１の電力送達ラインに結合されており、クランプネットワークは、第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、第１の点と直流（ＤＣ）電圧源の出力との間に結合されているブロッキング抵抗器とを備える。信号検出モジュールは、ブロッキングキャパシタとバイアス電極との間に配置されている点において第１の電力送達ラインに結合されている第１の信号トレースから第１の電気信号を受信するように構成されている。コントローラは、信号検出モジュールと通信し、受信電気信号内で受信される情報に起因して直流（ＤＣ）電圧源によって第１の点において第１の電力送達ラインに供給される電圧の大きさを制御するように構成されている。
【0006】
本開示の実施形態は、基板支持アセンブリと、波形ジェネレータと、第１の電力送達ラインと、クランプネットワークと、信号検出モジュールとを備える、プラズマ処理チャンバをさらに提供することができる。第１の電力送達ラインは、波形ジェネレータを第１の電極に電気的に結合し、第１の電力送達ラインは、ブロッキングキャパシタを備える。クランプネットワークは、ブロッキングキャパシタと第１の電極との間の第１の点において第１の電力送達ラインに結合されており、クランプネットワークは、第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、第１の点と直流（ＤＣ）電圧源との間に結合されているブロッキング抵抗器とを備える。信号検出モジュールは、ブロッキングキャパシタと第１の電極との間に配置されている点において第１の電力送達ラインに結合されている第１の信号トレースから第１の電気信号を受信するように構成されている。
【0007】
本開示の実施形態は、基板をプラズマ処理するための方法をさらに提供することができ、この方法は、処理チャンバの処理領域内でプラズマを生成することであって、処理領域は、基板支持面、第１のバイアス電極、および第１のバイアス電極と基板支持面との間に配置されている第１の誘電体層を備える基板支持体を備える、プラズマを生成することと、第１の時間期間中に、波形ジェネレータから第１の電力送達ラインを通じて第１のバイアス電極に複数のパルス状電圧波形を送達することであって、第１の電力送達ラインは、波形ジェネレータとバイアス電極との間に配置されているブロッキングキャパシタを備える、複数のパルス状電圧波形を送達することと、第２の時間期間全体中に、複数のパルス状電圧波形の第１のバイアス電極への送達を休止することと、第１のクランプ電圧をクランプネットワークから第１のバイアス電極に印加することと、ブロッキングキャパシタとバイアス電極との間に配置されている第１の点において第１の電力送達ラインに結合されている信号トレースから電気信号を受信することによって、第１の時間期間中に送達されている複数のパルス状電圧波形のうちの１つまたは複数の少なくとも１つの特性を検出することと、第２の時間期間中に信号トレースから受信される電気信号の少なくとも１つの特性を検出することと、送達されている複数のパルス状電圧波形のうちの１つまたは複数の検出された特性、ならびに、第１の時間期間および第２の時間期間中に信号トレースから受信される電気信号の少なくとも１つの特性に基づいて、第１のバイアス電極に印加される第１のクランプ電圧を調整することとを含む。
【0008】
本開示の実施形態は、基板をプラズマ処理するための方法をさらに提供することができ、この方法は、処理チャンバの処理領域内でプラズマを生成することであって、処理領域は、基板支持面、第１のバイアス電極、および第１のバイアス電極と基板支持面との間に配置されている第１の誘電体層を備える基板支持体を備える、プラズマを生成することと、第１の時間期間中に、１つまたは複数の波形を、波形ジェネレータから第１の電力送達ラインを通じて第１のバイアス電極に送達することと、第２の時間期間の間、１つまたは複数の波形の第１のバイアス電極への送達を休止することと、第１のクランプ電圧をクランプネットワークから第１のバイアス電極に印加することと、第１の電力送達ライン上に配置されている第１の点において第１の電力送達ラインに結合されている信号トレースから電気信号を受信することによって、第１の時間期間中に１つまたは複数の波形の少なくとも１つの特性を検出することと、第２の時間期間中に信号トレースから受信される電気信号の少なくとも１つの特性を検出することと、第１の時間期間中に信号トレースから受信されている１つまたは複数の波形の検出された特性、および、第２の時間期間中に信号トレースから受信される電気信号の検出された少なくとも１つの特性に基づいて、第１のバイアス電極に印加される第１のクランプ電圧を調整することとを含む。
【0009】
本開示の上記で記載した特徴を詳細に理解することができるように、上記で簡潔に要約した本開示のより特定的な説明を、実施形態を参照することによって得ることができ、実施形態の一部は添付の図面に示されている。しかしながら、添付の図面は、例示的な実施形態のみを示しており、したがって、その範囲を限定するものとして考えられるべきではなく、したがって、他の等しく有効な実施形態を容認し得る。
【図面の簡単な説明】
【0010】
【図1A】１つの実施形態による、本明細書に記載されている方法を実践するように構成されている処理チャンバの概略断面図である。
【図2A】１つの実施形態による、処理チャンバ内で負パルスを生成するために使用することができるシステムの機能的に等価な回路図である。
【図2B】１つの実施形態による、処理チャンバ内で正パルスを生成するために使用することができるシステムの機能的に等価な回路図である。
【図3B】１つの実施形態による、本明細書に記載されている１つまたは複数の方法を実施するために使用することができるシステムを示す回路図である。
【図4A】１つの実施形態による、バイアス電極および基板において確立される負パルス状電圧（ＰＶ）波形の一例を示す図である。
【図4B】１つまたは複数の実施形態による、パルス電圧（ＰＶ）波形バーストの例を示す図である。
【図4C】１つまたは複数の実施形態による、パルス電圧（ＰＶ）波形バーストの例を示す図である。
【図4D】１つまたは複数の実施形態による、パルス電圧（ＰＶ）波形バーストの例を示す図である。
【図5A】１つの実施形態による、処理チャンバ内の電極にＲＦ波形を送達するために使用することができるシステムの機能的に等価な回路図である。
【図6A】１つまたは複数の実施形態による、プラズマ処理中に基板をバイアスおよびクランプする方法を示すプロセスフロー図である。
【図6B】１つまたは複数の実施形態による、プラズマ処理中に基板をバイアスおよびクランプする方法を示すプロセスフロー図である。
【発明を実施するための形態】
【0011】
理解を促進するために、図面に共通する同一の要素を示すために、可能な場合には、同一の参照符号が使用されている。１つの実施形態の要素および特徴を、さらに記述することなく他の実施形態に有益に組み込むことができることが企図されている。
【0012】
本明細書において提供される本開示の実施形態は、処理チャンバ内で基板をプラズマ処理するための装置および方法を含む。本明細書において開示されている実施形態のうちの１つまたは複数の態様は、プラズマ処理結果を改善するために処理中に基板を信頼可能にバイアスおよびクランプするシステムおよび方法を含む。本開示の実施形態は、プラズマプロセス中に基板をバイアスおよびクランプしながら、１つまたは複数のパルス状電圧（ＰＶ）ジェネレータから処理チャンバ内の１つまたは複数の電極に送達されるパルス状電圧（ＰＶ）波形を提供するための装置および方法を含むことができる。いくつかの実施形態において、無線周波数（ＲＦ）生成ＲＦ波形が、ＲＦジェネレータから処理チャンバ内の１つまたは複数の電極に提供されて、処理チャンバ内でプラズマが確立および維持され、一方、ＰＶジェネレータから送達されるＰＶ波形は、基板の表面にわたってほぼ一定のシース電圧を確立するように構成されている。基板の表面にわたって確立されるほぼ一定のシース電圧は、処理チャンバ内で実施される１つまたは複数のプラズマ処理ステップ中に基板の表面に望ましいイオンエネルギー分布関数（ＩＥＤＦ）を作製することができる。いくつかの実施形態において、ＰＶ波形は、プラズマ処理チャンバ内に配置されている基板支持アセンブリ内に配置されているバイアス電極に電気的に結合されているＰＶジェネレータによって確立される。
【0013】
プラズマプロセスのうちのいくつかの最中に、イオンは、基板支持アセンブリの上に置かれている基板の上に形成する電子反発シース内に形成される電圧降下によって、基板に向かって意図的に加速される。本明細書において提供される本開示の範囲に関する限定であるようには意図されていないが、基板支持アセンブリは、本明細書においては「カソードアセンブリ」または「カソード」として参照されることが多い。図１Ａは、基板１０３に対して実施されているプラズマプロセス中にプラズマ１０１が形成される処理チャンバ１００の概略断面図である。本明細書において開示されているプラズマ処理方法のうちの１つまたは複数の最中に、基板支持アセンブリ１３６内に配置されているバイアス電極１０４（図１Ａ～図１Ｂ）においてパルス状電圧波形を確立するように構成されているパルス状電圧（ＰＶ）ジェネレータ１５０を使用することによって、イオン加速カソードシースが、概してプラズマ処理中に形成される。いくつかの実施形態において、基板支持アセンブリ１３６（図１Ａ）は、基板支持体１０５と、支持体基部１０７とを含む。基板支持体１０５は、基板１０３を基板受容面１０５Ａ上に「クランプ」または「チャック」（たとえば、保持）するように構成されている静電チャック（ＥＳＣ）アセンブリ１０５Ｄを含むことができる。いくつかの実施形態において、バイアス電極１０４は、静電チャック（ＥＳＣ）アセンブリ１０５Ｄ内に形成されている誘電体材料１０５Ｂ（図１Ｂ）の薄層によって基板から分離されているチャック電極、および、任意選択的に、基板１０３が基板支持アセンブリ１３６の基板支持面１０５Ａ上に配置されるときに基板１０３を取り囲むエッジリング１１４の中または下方に配置されるエッジ制御電極１１５の一部を形成する。
【0014】
プラズマ処理中、処理チャンバ１００の処理容積１２９内に形成される真空圧が、基板支持体１０５の誘電体材料と基板受容面１０５Ａ上に配置されている基板１０３との間など、中に配置されている構成要素の表面の間に熱伝導不良をもたらし、これによって、基板１０３の加熱または冷却における基板支持体の有効性が低減する。したがって、熱伝導性不活性熱伝達ガス、典型的にはヘリウムが、間の熱伝達を改善するために、基板１０３の非デバイス側表面と基板支持体１０５の基板受容面１０５Ａとの間に配置されている容積（図示せず）内に導入され、増大した圧力（たとえば、バックサイドプレッシャー）に維持される必要があることが多い。熱伝達ガス源（図示せず）によって提供される熱伝達ガスは、支持体基部１０７を通じて配置されており、さらに、基板支持体１０５を通じて配置されているガス連通路（図示せず）を通じて背面容積に流れる。
【0015】
より高い相対圧力が基板の背後に形成されることを可能にする試みにおいて、本明細書においては単純にクランプネットワーク１１６としても参照されるバイアスおよびクランプネットワークを使用することによって、基板１０３を基板受容面１０５Ａに「クランプ」または「チャック」するために、クランプ電圧がバイアス電極１０４に印加される。いくつかの実施形態においては、クランプネットワーク１１６は、ＤＣ電圧源Ｐ２（図２Ａ～図２Ｂ）と、ブロッキング抵抗器Ｒ１（図２Ａ～図２Ｂ）と、ダイオードＤ１（図２Ａ）とを含み、いくつかの構成においては、抵抗器Ｒ２（図２Ａ～図２Ｂ）およびキャパシタＣ６（図２Ａ～図２Ｂ）も含む。ダイオードＤ１の存在は、バイアス電極１０４において確立される波形と基板表面において確立される波形との間で一定の電圧差を維持するために使用される。いくつかの実施形態において、ＰＶジェネレータ１５０およびクランプネットワーク１１６は、並列に接続される。クランプネットワーク１１６は、基板１０３上で達成されるプラズマ処理プロセス結果を改善し、大きすぎるクランプ電圧の印加または小さすぎるクランプ電圧が印加されることに起因してクランプされた基板１０３が処理中に損傷されないことを保証するために、クランプ電圧を所望のクランプ電圧レベルに維持するように、バイアス電極１０４に印加されるクランプ電圧を自動的に調整する。大きすぎるクランプ電圧が印加されることによって、「デチャック」時間（たとえば、基板内に形成された電荷が消散して基板１０３の基板受容面１０５Ａへの引力が低減するのにかかる時間）が増大し得、ならびに／または、基板１０３に大きすぎる「クランプ」または「チャック力」が加わることに起因して基板が破断され得、および／もしくは、基板裏面とクランプ電極１０４との間の薄い誘電体が誘電破壊され得る。小さすぎるクランプ電圧が印加されることによって、基板１０３が、処理中に基板受容面１０５Ａとの近密な接触を弛緩され得る。裏面のヘリウムがプラズマチャンバ内に漏れる可能性があり、プラズマ種も、基板裏面の位置に漏れる可能性があり、それによって、基板裏面において圧力およびガス組成が急激に変化する。そのような急激な変化は、基板裏面においてプラズマを点火し、基板および静電チャックを損傷する可能性がある。
【0016】
処理領域１２９内に形成されるプラズマ１０１のプラズマ電位は、プラズマ処理チャンバ内に配置されている１つまたは複数の電極へのパルス状電圧（ＰＶ）またはＲＦバイアスの印加に起因して変動する。下記にさらに論じられるように、プラズマプロセス中に所望のクランプ電圧ＶＤＣＶを信頼可能に生成するために、処理中にクランプ電極および基板１０３に印加されるクランプ電圧を制御するときに、プラズマ電位の変動を考慮する必要がある。１つの例において、プラズマ電位の変動は、複数のパルスＰＶ波形の各パルス内で発生し、また、ＰＶジェネレータ１５０によって送達されるＰＶ波形の特性も、バイアス電極に適用されるパルス状電圧バイアスパラメータが、処理チャンバ内で１つまたは複数の基板を処理するために使用される基板処理レシピ内で、または、基板処理レシピ間で改変されるときに、変化する。一定のクランプ電圧を提供し、プラズマ電位のゆらぎを考慮に入れず、調整しない従来の基板クランプシステム（たとえば、静電チャック）は、多くの場合、提供するプラズマ処理結果が不満足であり、および／または、処理中に基板を損傷する。
【0017】
しかしながら、処理中に考慮され得るようにプラズマ電位の変動をリアルタイムで信頼可能に測定または決定するための能力は、造作もないことではない。複数の基板を続けざまに連続して処理することが可能とされる生産性の高いプラズマ処理チャンバ内でクランプ電圧を所望に応じて調整することができるように、プラズマ電位のゆらぎまたは変動を信頼可能に測定するための能力が、追加の課題である。プラズマ電位および基板ＤＣバイアスを測定する従来の方法は、基板表面電位を直接的に測定するためのプローブの使用を必要とし、非生産実験室試験にとっては良好であるが、プローブがチャンバ内に存在することは、プラズマ処理結果に影響を及ぼす可能性がある。プラズマ電位および基板ＤＣバイアスを推定する従来の方法は、複雑であり、直接的に測定された基板表面ＤＣバイアスを測定される電圧、電流および位相データと、いくつかの較正条件におけるＲＦ一致において相関させるための１つまたは複数のモデルの使用を必要とし、そのモデルを使用して、生産デバイス作製プロセスにおいて使用するときにプラズマ電位および基板ＤＣバイアスを推定する。本明細書に記載されている装置および方法は、プラズマ電位を時間の関数として信頼可能に決定し、その後、測定されたプラズマ電位に基づいてクランプ電圧に調整を提供するために使用することができる。
【0018】
プラズマ処理チャンバの例
図１Ａは、プラズマ処理中に複合負荷１３０（図２Ａ～図２Ｂ）が形成される処理チャンバ１００を示す。図１Ｂは、１つの実施形態による、図１Ａに示されている基板支持アセンブリ１３６の一部分の拡大概略断面図である。概して、プロセスチャンバ１００は、１つまたは複数のＰＶジェネレータ１５０および／または１つもしくは複数のＲＦジェネレータ１１８を利用して、プラズマ処理中に処理容積１２９内でプラズマ１０１を生成、制御および維持するように構成されている。図２Ａおよび図２Ｂは、ＰＶジェネレータ１５０から提供される複数の電圧パルスをプラズマ処理チャンバ１００内に配置されているバイアス電極１０４に送達するように構成されている電気回路またはシステムの異なる構成を示す。図２Ａおよび図２Ｂに示されているＰＶ波形ジェネレータ１５０は、処理チャンバ１００内に配置されている第１のＰＶ源アセンブリ１９６（図１Ａ）内に配置されている。
図１Ａは、プラズマ処理中に複合負荷１３０（図２Ａ～図２Ｂ）が形成される処理チャンバ１００を示す。図１Ｂは、１つの実施形態による、図１Ａに示されている基板支持アセンブリ１３６の一部分の拡大概略断面図である。概して、プロセスチャンバ１００は、１つまたは複数のＰＶジェネレータ１５０および／または１つもしくは複数のＲＦジェネレータ１１８を利用して、プラズマ処理中に処理容積１２９内でプラズマ１０１を生成、制御および維持するように構成されている。図２Ａおよび図２Ｂは、ＰＶジェネレータ１５０から提供される複数の電圧パルスをプラズマ処理チャンバ１００内に配置されているバイアス電極１０４に送達するように構成されている電気回路またはシステムの異なる構成を示す。図２Ａおよび図２Ｂに示されているＰＶ波形ジェネレータ１５０は、処理チャンバ１００内に配置されている第１のＰＶ源アセンブリ１９６（図１Ａ）内に配置されている。
【0019】
処理チャンバ１００は、１つまたは複数の実施形態に従って、本明細書において提案されているバイアス方式のうちの１つまたは複数を実践するように構成されている。１つの実施形態において、処理チャンバ１００は、反応性イオンエッチング（ＲＩＥ）プラズマチャンバなどのプラズマ処理チャンバである。いくつかの他の実施形態において、処理チャンバ１００は、たとえば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）チャンバ、プラズマ強化物理気相堆積（ＰＥＰＶＤ）チャンバ、またはプラズマ強化原子層堆積（ＰＥＡＬＤ）チャンバなどのプラズマ励起堆積チャンバである。いくつかの他の実施形態において、処理チャンバ１００は、プラズマ処置チャンバ、または、たとえば、プラズマドーピング（ＰＬＡＤ）チャンバなどのプラズマベースのイオン注入チャンバである。いくつかの実施形態において、プラズマ源は、基板支持アセンブリ１３６に面する処理容積１２９内に配置されている電極（たとえば、チャンバリッド１２３）を含む容量結合プラズマ（ＣＣＰ）源である。図１Ａに示されているように、基板支持アセンブリ１３６の反対に位置付けられているチャンバリッド１２３などの対向電極が、接地に電気的に結合されている。しかしながら、他の代替の実施形態では、対向電極は、ＲＦジェネレータに電気的に結合されている。さらに他の実施形態において、処理チャンバ１００は、代替的にまたは付加的に、無線周波数（ＲＦ）電源に電気的に結合されている誘導結合プラズマ（ＩＣＰ）源を含んでもよい。
【0020】
処理チャンバ１００はまた、処理容積１２９を画定するチャンバリッド１２３、１つまたは複数の側壁１２２、およびチャンバ基部１２４を含むチャンバ本体１１３も含む。１つまたは複数の側壁１２２およびチャンバ基部１２４は、概して、処理チャンバ１００の要素のための構造支持体を形成するようなサイズおよび形状にされている材料を含み、処理中に処理チャンバ１００の処理容積１２９内で維持される真空環境内でプラズマ１０１が生成されている間に、側壁およびチャンバ基部に加えられる圧力および追加のエネルギーに耐えるように構成されている。１つの例において、１つまたは複数の側壁１２２およびチャンバ基部１２４は、アルミニウム、アルミニウム合金、またはステンレス鋼などの金属から形成される。チャンバリッド１２３を通じて配置されているガス入口１２８が、１つまたは複数の処理ガスを、ガス入口と流体連結している処理ガス源１１９から処理容積１２９に提供するために使用される。基板１０３は、基板１０３のプラズマ処理中にスリット弁（図示せず）によって封止される、１つまたは複数の側壁１２２のうちの１つの中の開口部（図示せず）を通じて処理容積１２９内に装填され、処理容積から除去される。ここで、基板１０３は、リフトピンシステム（図示せず）を使用して基板支持体１０５の基板受容面１０５Ａに、および、基板受容面から移送される。
【0021】
処理チャンバ１００は、本明細書においては処理チャンバコントローラとしても参照されるシステムコントローラ１２６をさらに含む。本明細書におけるシステムコントローラ１２６は、中央処理装置（ＣＰＵ）１３３と、メモリ１３４と、サポート回路１３５とを含む。システムコントローラ１２６は、本明細書に記載されている基板バイアス方法を含む、基板１０３を処理するために使用される処理シーケンスを制御するために使用される。ＣＰＵ１３３は、処理チャンバおよびＣＰＵに関係付けられるサブプロセッサを制御するために産業環境において使用されるように構成されている汎用コンピュータプロセッサである。概して不揮発性メモリである、本明細書に記載されているメモリ１３４は、ランダムアクセスメモリ、読み出し専用メモリ、フロッピーもしくはハードディスクドライブ、または、ローカルもしくはリモートの他の適切な形態のデジタル記憶装置を含んでもよい。サポート回路１３５は、従来、ＣＰＵ１３３に結合されており、キャッシュ、クロック回路、入出力サブシステム、電源など、およびそれらの組合せを含む。ソフトウェア命令（プログラム）およびデータは、ＣＰＵ１３３内のプロセッサに命令するためにメモリ１３４内にコードおよび記憶することができる。システムコントローラ１２６内のＣＰＵ１３３によって読み出し可能なソフトウェアプログラム（またはコンピュータ命令）は、いずれのタスクが処理チャンバ１００内の構成要素によって実施可能であるかを決定する。好ましくは、システムコントローラ１２６内のＣＰＵ１３３によって読み出し可能であるプログラムは、プロセッサ（ＣＰＵ１３３）によって実行されると、本明細書に記載されている電極バイアス方式の監視および実行に関係するタスクを実施するコードを含む。プログラムは、電極バイアス方式、ならびに、本明細書に記載されているプラズマプロセス中に基板を信頼可能にバイアスおよびクランプする方法を実装するために使用される様々なプロセスタスクおよび様々なプロセスシーケンスを実施するように処理チャンバ１００内の様々なハードウェアおよび電気的構成要素を制御するために使用される命令を含む。１つの実施形態において、プログラムは、図６Ａ～図６Ｂに関連して後述する処理のうちの１つまたは複数を実施するために使用される命令を含む。
【0022】
いくつかの実施形態において、ＲＦジェネレータ１１８およびＲＦジェネレータアセンブリ１６０を含むＲＦ源アセンブリ１６３は、概して、コントローラ１２６から提供される制御信号に基づいて、所望の実質的に固定の正弦波形周波数にある所望の量の連続波（ＣＷ）またはパルス状ＲＦ電力を支持体基部１０７に送達するように構成されている。処理中、ＲＦ源アセンブリ１６３は、基板支持体１０５に近接して基板支持アセンブリ１３６内に配置されている支持体基部１０７にＲＦ電力を送達するように構成されている。支持体基部１０７に送達されるＲＦ電力は、処理容積１２９内に配置されている処理ガスを使用することによって形成される処理プラズマ１０１を点火および維持するように構成されている。いくつかの実施形態において、支持体基部１０７は、両方ともＲＦジェネレータアセンブリ１６０内に配置されているＲＦ整合回路１６２および第１のフィルタアセンブリ１６１を介してＲＦジェネレータ１１８に電気的に結合されているＲＦ電極である。第１のフィルタアセンブリ１６１は、ＰＶ波形ジェネレータ１５０の出力によって生成される電流がＲＦ電力送達ライン１６７を通じて流れてＲＦジェネレータ１１８を損傷するのを実質的に妨げるように構成されている１つまたは複数の電気的要素を含む。第１のフィルタアセンブリ１６１は、ＰＶ波形ジェネレータ１５０内のＰＶパルスジェネレータＰ１から生成されるＰＶ信号に対する高インピーダンス（たとえば、高Ｚ）として作用し、したがって、ＲＦ整合回路１６２およびＲＦジェネレータ１１８に電流が流れるのを阻止する。
【0023】
いくつかの実施形態において、プラズマジェネレータアセンブリ１６０およびＲＦジェネレータ１１８は、処理容積１２９内に配置されている処理ガス、および、ＲＦジェネレータ１１８によって支持体基部１０７に提供されるＲＦ電力によって生成される場を使用して処理プラズマ１０１を点火および維持するために使用される。処理容積１２９は、処理容積１２９を準大気圧条件に維持し、処理ガスおよび／または他のガスを処理容積から排出する１つまたは複数の専用真空ポンプに、真空出口１２０を通じて流体的に結合されている。処理容積１２９内に配置されている基板支持アセンブリ１３６は、接地されており、チャンバ基部１２４を通じて延在する支持シャフト１３８上に配置される。しかしながら、いくつかの実施形態において、ＲＦジェネレータアセンブリ１６０は、支持体基部１０７に対して基板支持体１０５内に配置されているバイアス電極１０４にＲＦ電力を送達するように構成されている。
【0024】
基板支持アセンブリ１３６は、上記で簡潔に論じたように、概して、基板支持体１０５（たとえば、ＥＳＣ基板支持体）および支持体基部１０７を含む。いくつかの実施形態において、基板支持アセンブリ１３６は、付加的に、下記にさらに論じられるような、絶縁板１１１および接地板１１２を含むことができる。支持体基部１０７は、絶縁板１１１によってチャンバ基部１２４から電気的に分離され、接地板１１２は、絶縁板１１１とチャンバ基部１２４との間に配置される。基板支持体１０５は、支持体基部１０７に熱的に結合されており、支持体基部上に配置されている。いくつかの実施形態において、支持体基部１０７は、基板処理中に、基板支持体１０５、および、基板支持体１０５上に配置されている基板１０３の温度を調節するように構成されている。いくつかの実施形態において、支持体基部１０７は、相対的に高い電気抵抗を有する冷却剤源または水源などの冷媒源（図示せず）に流体的に結合されており、冷媒源と流体連結している、中に配置されている１つまたは複数の冷却チャネル（図示せず）を含む。いくつかの実施形態において、基板支持体１０５は、その誘電体材料内に埋め込まれている抵抗加熱素子などのヒータ（図示せず）を含む。本明細書において、支持体基部１０７は、たとえば、アルミニウム、アルミニウム合金、またはステンレス鋼などの耐食金属などの耐食熱伝導性材料から形成され、接着剤を用いてまたは機械的手段によって基板支持体に結合される。
【0025】
典型的には、基板支持体１０５は、たとえば、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ２Ｏ３）、それらの混合物、またはそれらの組合せなどの、耐食金属酸化物または金属窒化物材料などの、バルク焼結セラミック材料などの誘電体材料から形成される。本明細書における実施形態において、基板支持体１０５は、その誘電体材料内に埋め込まれているバイアス電極１０４をさらに含む。１つの構成において、バイアス電極１０４は、基板１０３を基板支持体１０５の基板受容面１０５Ａに固定化（すなわち、チャック）し、本明細書に記載されているパルス状電圧バイアス方式のうちの１つまたは複数を使用して基板１０３を処理プラズマ１０１に対してバイアスするために使用されるチャック極である。典型的には、バイアス電極１０４は、１つまたは複数の金属メッシュ、箔、板、またはそれらの組合せなどの、１つまたは複数の導電性部品から形成される。
【0026】
静電チャック（ＥＳＣ）内のバイアス電極１０４は、図１Ａおよび図２Ａ～図２Ｂに示されているバイアスおよびクランプネットワーク１１６に電気的に結合されている。バイアスおよびクランプネットワーク１１６は、ＤＣ電圧源Ｐ２を含む。クランプネットワーク１１６は、プラズマ処理中にパルス状電圧波形ジェネレータ（ＰＶＷＧ）１５０によって複数のＰＶ波形がバイアス電極１０４に印加されるときに、バイアス電極１０４および基板１０３にわたる一定の電圧降下であるクランプ電圧を自動的に維持し、基板１０３のクランプが改善される。クランプネットワーク１１６は、図２Ａ～図４Ｃに関連して下記にさらに説明される。いくつかの実施形態において、クランプネットワーク１１６は、処理中に、－３，０００ボルト（Ｖ）～約３，０００Ｖなどの、約－１０，０００ボルト（Ｖ）～約１０，０００Ｖの静ＤＣ電圧などのチャック電圧をバイアス電極１０４に提供するように構成されている。
【0027】
図１Ａを参照すると、基板支持アセンブリ１３６は、エッジリング１１４の下方に位置付けられ、バイアス電極１０４を取り囲み、結果、バイアスされると、基板１０３に対するその位置に起因して、基板１０３の縁部にあるかまたはその外側にある、生成されるプラズマ１０１の一部分に影響を及ぼすかまたは改変することができる、エッジ制御電極１１５をさらに含んでもよい。エッジ制御電極１１５は、バイアス電極１０４をバイアスするために使用されるパルス状電圧波形ジェネレータ（ＰＶＷＧ）１５０とは異なるパルス状電圧波形ジェネレータ（ＰＶＷＧ）１５０を使用することによってバイアスすることができる。いくつかの実施形態において、エッジ制御電極１１５は、エッジ制御電極１１５への電力の一部を分割することによってバイアス電極１０４をバイアスするためにも使用されるパルス状電圧波形ジェネレータ（ＰＶＷＧ）１５０を使用することによってバイアスすることができる。１つの構成において、第１のＰＶ源アセンブリ１９６の第１のＰＶ波形ジェネレータ１５０は、バイアス電極１０４をバイアスするように構成されており、第２のＰＶ源アセンブリ１９７の第２のＰＶ波形ジェネレータ１５０は、エッジ制御電極１１５をバイアスするように構成されている。１つの実施形態において、エッジ制御電極１１５は、図１Ａに示すように、基板支持体１０５の領域内に位置付けられる。概して、円形基板を処理するように構成されている処理チャンバ１００について、エッジ制御電極１１５は、環状の形状であり、導電性材料から作成され、図１Ａに示すように、バイアス電極１０４の少なくとも一部分を取り囲むように構成されている。いくつかの実施形態において、図１Ａに示されているように、エッジ制御電極１１５は、基板支持体１０５の表面１０５Ａからバイアス電極１０４と同様の距離（すなわち、Ｚ方向）に配置されている導電性メッシュ、箔または板を含む。いくつかの他の実施形態において、エッジ制御電極１１５は、バイアス電極１０４および／または基板支持体１０５の少なくとも一部分を取り囲む石英パイプ１１０の領域上または内に位置付けられる導電性メッシュ、箔または板を含む。代替的に、いくつかの他の実施形態において、エッジ制御電極１１５は、基板支持体１０５に隣接して配置されているエッジリング１１４内に位置付けられるか、または、エッジリング１１４に結合される。この構成において、エッジリング１１４は、半導体または誘電体材料（たとえば、ＡｌＮなど）から形成される。
【0028】
図１Ａを参照すると、第２のＰＶ源アセンブリ１９７は、クランプネットワーク１１６を含み、結果、エッジ制御電極１１５に印加されるバイアスは、第１のＰＶ源アセンブリ１９６内に結合されているクランプネットワーク１１６によってバイアス電極１０４に印加されるバイアスと同様に構成することができる。同様に構成されているＰＶ波形およびクランプ電圧をバイアス電極１０４およびエッジ制御電極１１５に印加することによって、処理中に基板の表面にわたるプラズマ均一性を改善し、したがって、プラズマ処理プロセス結果を改善するのを助けることができる。論述を単純にするために、本明細書に記載されている様々な方法は、主に、バイアス電極１０４に印加されることになる望ましいクランプ電圧ＶＤＣＶまたはＤＣバイアス電圧を決定するために使用される方法（たとえば、式（１５）および／または（１６））を論じているが、本明細書に記載されている処理または方法のうちの１つまたは複数はまた、第２のＰＶ源アセンブリ１９７のクランプネットワーク１１６によってエッジ制御電極１１５に印加されることになるバイアスを決定および制御するために使用することもできるため、この論述は、本明細書において提供される本開示の範囲に関する限定であるようには意図されていない。１つの例において、図６Ａ～図６Ｂに関連して開示されている処理は、プラズマ処理中にバイアス電極１０４およびエッジ制御電極１１５に同時に適用され得る。
【0029】
いくつかの実施形態において、処理チャンバ１００は、基板支持体１０５および／または支持体基部１０７が腐食性処理ガスもしくはプラズマ、洗浄ガスもしくはプラズマ、またはそれらの副産物と接触するのを妨げるために、基板支持アセンブリ１３６の部分を少なくとも部分的に囲む石英パイプ１１０またはカラーをさらに含む。典型的には、石英パイプ１１０、絶縁板１１１、および接地板１１２は、ライナ１０８によって囲まれる。いくつかの実施形態において、プラズマスクリーン１０９が、カソードライナ１０８と側壁１２２との間に配置されて、ライナ１０８と１つまたは複数の側壁１２２との間でプラズマスクリーン１０９の下の容積内にプラズマが形成されることが妨げられる。
【0030】
図１Ｂは、基板支持アセンブリ１３６の１つまたは複数の実施形態の様々な構造要素の電気的特性の単純化された電気的概略表現を含む基板支持アセンブリ１３６の拡大図である。基板支持アセンブリ１３６は、各々順に論じられる基板支持体１０５、支持体基部１０７、絶縁板１１１および接地板１１２を含む。
【0031】
構造的に、静電チャック（ＥＳＣ）１９１バージョンの基板支持体１０５において、バイアス電極１０４は、誘電体材料の層１０５Ｂによって基板支持体１０５の基板受容面１０５Ａから離間される。典型的には、静電チャック（ＥＳＣ）１９１は、クーロンＥＳＣまたはジョンセン・ラーベックＥＳＣとして知られる２つの主要クラスの静電チャックに分類することができる。クーロンＥＳＣまたはジョンセン・ラーベックＥＳＣなどの静電チャック１９１のタイプに応じて、バイアス電極１０４のプラズマ１０１への電気的結合を説明するために使用される有効回路要素は、いくらかの差を有する。図１Ｃは、１つの実施形態による、図１Ａに示されている処理チャンバに使用することができるクーロンＥＳＣの機能的に等価な回路図である。図１Ｄは、１つの実施形態による、図１Ａに示されている処理チャンバに使用することができるジョンセン・ラーベックＥＳＣの機能的に等価な回路図である。
【0032】
クーロンＥＳＣ事例などの最も単純な事例において、誘電体層１０５Ｂは、図１Ｂ～図１Ｃ、図２Ａおよび図３Ｂに示すような静電容量Ｃ１を含む。典型的には、誘電体材料（たとえば、酸化アルミニウム（Ａｌ２Ｏ３）など）の層１０５Ｂは、約０．１ｍｍ～約０．５ｍｍ、たとえば約０．３ｍｍなどの、約０．１ｍｍ～約１ｍｍの厚さを有する。いくつかの実施形態において、誘電体材料および層厚は、誘電体材料の層の静電容量Ｃ１が、たとえば、約７～約２０ｎＦなどの、約５ｎＦ～約１００ｎＦになるように選択することができる。
【0033】
ジョンセン・ラーベックＥＳＣの事例などの、より複雑な事例において、回路モデルは、図１Ｄに示すように誘電体材料抵抗ＲＪＲおよび間隙容量ＣＪＲと並列に結合されている静電容量Ｃ１を含む。「ジョンセン・ラーベックＥＳＣ」の事例において、ＥＳＣ誘電体層は、たとえば、誘電体材料が約９の誘電率（ε）を有するドープ窒化アルミニウム（ＡｌＮ）であり得るため、完璧な絶縁体ではなく、いくらかの導電性を有するという点において、「漏れがある」。クーロンチャックと同じように、薄い誘電体１０５Ｂおよびヘリウムで充填された間隙を通じて、電極１０４と基板１０３との間に直接容量Ｃ１が存在する。ジョンセン・ラーベックＥＳＣ内の誘電体層の体積抵抗率は、約１０１２オームｃｍ（Ω・ｃｍ）未満、または、約１０１０Ω・ｃｍ未満、またはさらには１０８Ω・ｃｍ～１０１２Ω・ｃｍの範囲内であり、したがって、誘電体材料の層１０５Ｂは、約１０６～１０１１Ωの範囲内の誘電体材料抵抗ＲＪＲを有することができる。間隙は、典型的には、基板支持面１０５Ａと基板１０３の表面との間に形成されるため、間隙容量ＣＪＲが、基板１０３と基板支持面１０５Ａとの間の空間を包含するガスを考慮するために使用される。間隙容量ＣＪＲは、静電容量Ｃ１よりもわずかに大きい静電容量を有すると期待される。
【0034】
論述を容易にするために、基板１０３は、典型的には底面および上面上に固有の誘電体層の薄層がある半導体材料および／または誘電体材料から作成されるため、基板１０３の底部誘電体層は、電気的に、バイアス電極１０４と基板受容面１０５Ａとの間に配置されている誘電体層の一部であると考えることができる。したがって、いくつかの適用において、バイアス電極１０４と基板１０３の上面との間に形成される実効容量ＣＥ（図示せず）は、誘電体材料１０５Ｂおよび基板底層の結合直列容量（すなわち、基板静電容量Ｃｓｕｂ（図１Ｂ））によって近似することができる。クーロンチャックの事例において、基板静電容量Ｃｓｕｂは典型的には非常に大きい（＞１００ｎＦ）ため、または、基板は導電性であり得るため（無限容量）、直列容量は、静電容量Ｃ１で占められる。ジョンセン・ラーベックＥＳＣの事例において、基板静電容量Ｃｓｕｂが典型的に非常に大きいと仮定すると、基板をクランプするための実効容量ＣＥは、ＤＣクランプ電圧の間隙容量ＣＪＲで占められる（図１Ｄ）。上部誘電体１０５Ｂの有限抵抗は間隙容量ＣＪＲと直列の抵抗ＲＪＲをもたらし、それら２つは、電極１０４と基板１０３との間の直接結合Ｃ１と並列である。Ｃ１は、プラズマ処理中に電極１０４からのＲＦ周波数電圧を基板１０３に結合する静電容量である。
【0035】
図１Ｂに戻って参照すると、基板支持アセンブリ１３６内に形成される回路の電気的概略表現は、支持体基部誘電体層静電容量Ｃ２を含み、これは、支持体基部１０７とバイアス電極１０４との間に位置する誘電体層の静電容量を表す。いくつかの実施形態において、支持体基部１０７とバイアス電極１０４との間に配置される誘電体材料１０５Ｃの部分の厚さは、バイアス電極１０４と基板１０３との間に配置される誘電体材料１０５Ｂの厚さよりも大きい。いくつかの実施形態において、バイアス電極の両側で誘電体層を形成するために使用される誘電体材料は同じ材料であり、基板支持体１０５の構造的本体を形成する。１つの例において、支持体基部１０７とバイアス電極１０４との間に延在する方向において測定されるものとしての、誘電体材料１０５Ｃ（たとえば、Ａｌ２Ｏ３またはＡｌＮ）の厚さは、約１．５ｍｍ～約１００ｍｍの厚さを有するなど、１ｍｍよりも大きい。支持体基部誘電体層静電容量Ｃ２は、典型的には、約０．５～約１０ナノファラッド（ｎＦ）の静電容量を有する。
【0036】
基板支持アセンブリ１３６内に形成される回路の電気的概略表現は、支持体基部抵抗Ｒｐ、絶縁板静電容量Ｃ３、および、一端において接地に結合されている接地板抵抗ＲＧも含む。支持体基部１０７および接地板１１１は典型的には金属材料から形成されるため、支持体基部抵抗Ｒｐおよび接地板抵抗ＲＧは、数ミリオーム未満など、非常に低い。絶縁板静電容量Ｃ３は、支持体基部１０７の底面と接地板１１２の上面との間に位置付けられる誘電体層の静電容量を表す。１つの例において、絶縁板静電容量Ｃ３は、約０．１～約１ｎＦの静電容量を有する。
【0037】
図１Ａに戻って参照すると、第１のＰＶ源アセンブリ１９６のＰＶ波形ジェネレータ１５０によって、バイアス電極１０４にＰＶ波形が提供され、第２のＰＶ源アセンブリ１９７のＰＶ波形ジェネレータ１５０によって、エッジ制御電極１１５にＰＶ波形が提供される。処理チャンバ１００内に配置されている負荷（たとえば、複合負荷１３０）に提供されるパルス状電圧波形。ＰＶ波形ジェネレータ１５０は、電力送達ライン１５７を通じてバイアス電極１０４に結合されている、図２ＡのＰＶジェネレータＰ１Ａまたは図２ＢのＰＶジェネレータＰ１Ｂなどの、ＰＶジェネレータＰ１を含む。本明細書において提供される本開示の範囲に関する限定であるようには意図されていないが、論述を単純化するために、ＲＦアセンブリ内の構成要素（たとえば、ＲＦジェネレータアセンブリ１６０およびＲＦジェネレータ１１８）および第２のＰＶ源アセンブリ１９７は、図２Ａおよび図２Ｂには概略的に示されていない。ＰＶ波形ジェネレータ１５０の各々からのＰＶ波形の送達の全体的な制御は、コントローラ１２６から提供される信号を使用することによって制御される。１つの実施形態において、図２Ａおよび図２Ｂに示されているように、ＰＶ波形ジェネレータ１５０は、トランジスタ－トランジスタロジック（ＴＴＬ）ソースからの信号を使用することによって、所定の長さの時間間隔をおいて周期的電圧関数を出力するように構成されている。周期的電圧関数は、所定の負または正の電圧とゼロとの間の２状態ＤＣパルスであり得る。１つの実施形態において、ＰＶ波形ジェネレータ１５０は、１つまたは複数のスイッチを所定の速度で繰り返し開閉することによって、所定の長さの定期的に再発する時間間隔中に、その出力にまたがる（すなわち、接地に対する）所定の実質的に一定の負電圧を維持するように構成されている。１つの例において、パルス間隔の第１の段階中に、第１のスイッチが使用されて高電圧源がバイアス電極１０４に接続され、パルス間隔の第２の段階中に、第２のスイッチが使用されて、バイアス電極１０４が接地に接続される。別の実施形態において、図２Ｂに示されているように、ＰＶ波形ジェネレータ１５０は、その内部スイッチ（図示せず）を所定の速度で繰り返し開閉することによって、所定の長さの定期的に再発する時間間隔中に、その出力にまたがる（すなわち、接地に対する）所定の実質的に一定の正電圧を維持するように構成されている。図２Ｂに示す実施形態の１つの構成において、パルス間隔の第１の段階中に、第１のスイッチが使用されてバイアス電極１０４が接地に接続され、パルス間隔の第２の段階中に、第２のスイッチが使用されて、高電圧源がバイアス電極１０４に接続される。図２Ｂに示す実施形態の代替の構成において、パルス間隔の第１の段階中に、第１のスイッチが開状態に位置付けられ、結果、バイアス電極１０４が高電圧源から接続切断され、バイアス電極１０４がインピーダンスネットワーク（たとえば、直列に接続されているインダクタおよび抵抗器）を通じて接地に結合される。次いで、パルス間隔の第２の段階中に、第１のスイッチが閉状態に位置付けられて、高電圧供給源がバイアス電極１０４に接続され、一方、バイアス電極１０４は、インピーダンスネットワークを通じて接地に結合されたままである。
【0038】
図２Ａ～図２Ｂにおいて、ＰＶ波形ジェネレータ１５０は、バイアス電極１０４における所望のパルス状電圧波形の確立におけるその役割を理解するために重要である構成要素の最小限の組合せに縮小されている。各ＰＶ波形ジェネレータ１５０は、ＰＶジェネレータＰ１ＡまたはＰ１Ｂ、ならびに、ＰＶ波形を出力に提供するように構成されている、限定ではないが、高繰り返し速度スイッチ（図示せず）、キャパシタ（図示せず）、インダクタ（図示せず）、フライバックダイオード（図示せず）、電力トランジスタ（図示せず）および／または抵抗器（図示せず）などの１つまたは複数の電気的構成要素を含む。ナノ秒パルスジェネレータとして構成することができる実際のＰＶ波形ジェネレータ１５０は、任意の数の内部構成要素を含んでもよく、図２Ａ～図２Ｂに示されているものよりも複雑な電気回路に基づいてもよい。図２Ａ～図２Ｂの概略図は各々、ＰＶ波形ジェネレータの動作の基本原理、処理容積内のプラズマとのその相互作用、および、バイアス電極１０４における、図３Ａのパルス状電圧波形３０１または図４Ａのパルス状波形４０１などのパルス状電圧波形の確立におけるその役割の説明を助けるために提供される。
【0039】
電力送達ライン１５７（図１Ａ～図１Ｂ）は、ＰＶ波形ジェネレータ１５０の出力を任意選択のフィルタアセンブリ１５１およびバイアス電極１０４に電気的に接続する。下記の論述は、主に、ＰＶ波形ジェネレータ１５０をバイアス電極１０４に結合するために使用される第１のＰＶ源アセンブリ１９６の電力送達ライン１５７を論じているが、ＰＶ波形ジェネレータ１５０をエッジ制御電極１１５に結合する第２のＰＶ源アセンブリ１９７の電力送達ライン１５８は、同じまたは類似の構成要素を含む。図２Ａおよび図２Ｂにおいて、ＰＶ波形ジェネレータ１５０の出力はノードＮ３に提供される。電力送達ライン１５７の様々な部分内の導電体は、（ａ）剛性同軸伝送線と直列に接続されている可撓性同軸ケーブルを含んでもよい同軸伝送線（たとえば、同軸ライン１０６）、（ｂ）絶縁高電圧耐コロナ性接続ワイヤ、（ｃ）裸線、（ｄ）金属ロッド、（ｅ）電気コネクタ、または（ｆ）（ａ）～（ｅ）の電気的要素の任意の組合せを含んでもよい。支持シャフト１３８（図１Ａ）内の電力送達ライン１５７の部分などの電力送達ライン１５７およびバイアス電極１０４は、接地に対するいくらかの合成漂遊容量Ｃｓｔｒａｙ（図示せず）を有する。任意選択のフィルタアセンブリ１５１は、ＲＦジェネレータ１１８の出力によって生成される電流が電力送達ライン１５７を通じて流れてＰＶ波形ジェネレータ１５０を損傷するのを実質的に妨げるように構成されている１つまたは複数の電気的要素を含む。任意選択のフィルタアセンブリ１５１は、ＲＦジェネレータ１１８によって生成されるＲＦ信号に対する高インピーダンス（たとえば、高Ｚ）として作用し、したがって、ＰＶ波形ジェネレータ１５０に電流が流れるのを阻止する。
【0040】
いくつかの実施形態において、図１Ａおよび図２Ａ～図２Ｂに示すように、第１のＰＶ源アセンブリ１９６のＰＶ波形ジェネレータ１５０は、生成されるパルス状電圧波形をノードＮ３およびブロッキングキャパシタＣ５、フィルタアセンブリ１５１、高電圧線路インダクタンスＬ１、ならびに静電容量Ｃ１を通じて送達することによって、バイアス電極１０４、および、最終的に複合負荷１３０にパルス状電圧波形信号を提供するように構成されている。ＰＶ波形ジェネレータ１５０は、接地ノードＮＧとノードＮ３との間に接続されている。キャパシタＣ５は、さらに、ノードＮ３と、クランプネットワーク１１６が取り付けられているノードＮ１との間に接続されている。クランプネットワーク１１６は、ノードＮ１と接地ノードＮＧとの間に接続されている。１つの実施形態において、図２Ａに示すように、クランプネットワーク１１６は、少なくともダイオードＤ１、キャパシタＣ６、ＤＣ電圧源Ｐ２、限流抵抗器Ｒ２、およびブロッキング抵抗器Ｒ１を含む。この構成において、ダイオードＤ１およびブロッキング抵抗器Ｒ１は、ノードＮ１とノードＮ２との間に接続されており、キャパシタＣ６、および、限流抵抗器Ｒ２と直列であるＤＣ電圧源Ｐ２は、ノードＮ２と接地ノードＮＧとの間に接続されている。別の実施形態において、図２Ｂに示すように、クランプネットワーク１１６は、キャパシタＣ６、ＤＣ電圧源Ｐ２、抵抗器Ｒ２、およびブロッキング抵抗器Ｒ１を含む。この構成において、ブロッキング抵抗器Ｒ１は、ノードＮ１とノードＮ２との間に接続されており、キャパシタＣ６、および、限流抵抗器Ｒ２と直列であるＤＣ電圧源Ｐ２は、ノードＮ２と接地ノードＮＧとの間に接続されている。概して、ＤＣ電圧源Ｐ２は、キャパシタＣ６にまたがる電圧差である、クランプネットワーク１１６の出力電圧を確立するために使用される。
【0041】
クランプネットワーク１１６は、組み合わせて使用されるとき、図２Ａおよび図２Ｂに示すように、ＰＶジェネレータからのＰＶ波形に対する電流抑制／フィルタリング回路を形成し、結果、ＰＶ波形は、クランプネットワーク１１６を通る接地への重大な電流を誘起しない。ＰＶジェネレータＰ１Ａ（図２Ａ）またはＰＶジェネレータＰ１Ｂ（図２Ｂ）の動作に対するクランプネットワーク１１６の影響は、適切な大きさのブロッキングキャパシタＣ５およびブロッキング抵抗器Ｒ１を選択することによって、無視できる程度にすることができる。ブロッキング抵抗器Ｒ１は、クランプネットワーク１１６を、ノードＮ１などの電力送達ライン１５７内の点に接続する構成要素内に配置されている抵抗器として概略的に例示されている。ブロッキングキャパシタＣ５の主要機能は、ＰＶパルスジェネレータＰ１Ａを、ＤＣ電圧源Ｐ２によって発生させられるＤＣ電圧から保護することであり、したがって、この電圧はブロッキングキャパシタＣ５にわたって降下し、ＰＶ波形ジェネレータの出力を混乱させない。ブロッキングキャパシタＣ５の値は、ＤＣ電圧源Ｐ２によって生成されるＤＣ電圧のみをブロックしながら、ノードＮ３に提供されるパルス状バイアスジェネレータのパルス状電圧出力に対する無視できる程度のインピーダンスを作成し、結果、パルス状電圧のほとんどが複合負荷１３０に送達される。十分に大きいブロッキングキャパシタＣ５静電容量（たとえば、１０～８０ｎＦ）を選択することによって、システム内のいかなる他の関連静電容量よりもはるかに大きく、この要素にわたる電圧降下が、シース静電容量ＣＳＨおよびＣＷＡＬＬ（図２Ａ～図２Ｂ）などの他の関連キャパシタにわたる電圧降下と比較して非常に小さいという点において、ブロッキングキャパシタＣ５は、たとえばＰＶ波形ジェネレータ１５０によって生成される４００ｋＨｚのＰＶ波形信号に対してほぼ透過的である。
【0042】
図２Ａ～図２Ｂを参照すると、クランプネットワーク１１６内のブロッキング抵抗器Ｒ１の目的は、ＰＶ波形ジェネレータ１５０によって生成されるパルス状電圧を、ＤＣ電圧供給源Ｐ２内で誘起する電流を最小限に抑えるのに十分にブロックすることである。このブロッキング抵抗器Ｒ１は、これを通る電流（ｉ１）を効率的に最小化するのに十分に大きくなるようなサイズにされる。たとえば、１メガオームよりも大きい、１０メガオームよりも大きい、またはさらには２００キロオーム～５０メガオームの範囲内などの、２００キロオーム以上の抵抗が、ＰＶ波形ジェネレータ１５０による４００ｋＨｚのパルス状電圧信号のノードＮ１への送達から生成されるクランプネットワーク１１６への電流を、無視できる程度にするために使用される。平均誘起ＤＣ電流は、望ましくは、３０ｍＡ未満、または２０ｍＡ未満、または１０ｍＡ未満、または５ｍＡ未満、またはさらには１μＡ～２０ｍＡなどの、約４０ｍＡ未満である。
【0043】
いくつかの構成において、ブロッキング抵抗器Ｒ１は、ダイオードＤ１が順方向バイアスモードにないときに、キャパシタＣ１にまたがって形成されるクランプ電圧をリセットするのに有用である充電／放電経路を提供する。たとえば、プラズマプロセスの開始時に、基板は、キャパシタＣ１を所定の電圧まで充電することによって、静電チャック表面１０５Ａにクランプされる。キャパシタＣ１に供給されるそのような充電電流は、クランプネットワーク１１６によって抵抗器Ｒ１を通じて提供することができる（図２Ａおよび図２Ｂ）。同様に、基板のデチャックステップにおけるキャパシタＣ１からの放電電流は、Ｒ１を通じて流れることができる。キャパシタＣ１の充電または放電電流は、基板のクランプ（たとえば、チャック）またはデチャックのいずれかの定常状態に達する速さを決定する。したがって、いくつかの実施形態において、ブロッキング抵抗器Ｒ１は、その抵抗が、約５０メガオーム未満など、大きすぎないように選択される。
【0044】
処理チャンバ１００の１つの実施形態において、図５Ａに示されているように、ＲＦ波形が、ＲＦ源アセンブリ１６３によって、ノードＮ５に位置付けられている支持体基部１０７に提供される。いくつかの実施形態において、ＲＦ源アセンブリ１６３は、多周波ＲＦ源とすることができる。この構成において、ＲＦ源アセンブリ１６３は、ＲＦ整合１６２および第１のフィルタアセンブリ１６１の一部である実効静電容量Ｃ８を介して、支持体基部１０７などの電極に結合されており、クランプネットワーク１１６は、電力送達ライン１５７を通じてバイアス電極１０４に結合されている。ＲＦ波形は、処理チャンバ１００内に配置されている負荷（たとえば、複合負荷１３０）に提供される。図５ＡのＲＦ源アセンブリ１６３は、ＲＦ電力の支持体基部１０７への送達を介して負荷１３０に容量結合される。本明細書において提供される本開示の範囲に関する限定であるようには意図されていないが、論述を単純化するために、この例においては任意選択のものである１つまたは複数のＰＶ源アセンブリは、図５Ａには概略的に示されていない。ＲＦ波形の送達の全体的な制御は、コントローラ１２６から提供される信号を使用することによって制御される。図５Ｂに示されているように、ＲＦ源アセンブリ１６３から処理領域１２９に提供される正弦波ＲＦ波形が、バースト期間５１０中に提供され、バーストオフ期間５１４中は休止される。図５Ａにおいて、ＲＦ源アセンブリ１６３は、支持体基部１０７に対する所望のＲＦ波形の確立におけるその役割を理解するために重要である構成要素の最小限の組合せに縮小されている。上述したように、ＲＦ源アセンブリ１６３は、ＲＦ整合回路１６２および第１のフィルタアセンブリ１６１内の構成要素を含むことができる。
【0045】
プロセス監視および制御例
いくつかの実施形態において、図１Ａに示されているように、処理チャンバ１００は、図１Ｅに示されている、複数の信号ライン１８７を使用することによって処理チャンバ１００内で見出される１つまたは複数の電気的構成要素に電気的に結合されている信号検出モジュール１８８をさらに含む。図１Ｅは、処理チャンバ１００内の様々な電気的構成要素に結合されており、信号検出モジュール１８８内で見出される信号検出要素に電気信号を送達するように構成されている複数の信号トレース１９２を含む処理チャンバ１００の概略図を示す。概して、信号検出モジュール１８８は、１つまたは複数の入力チャネル１７２と、高速データ取得モジュール１２０とを含む。１つまたは複数の入力チャネル１７２は各々、信号トレース１９２から電気信号を受信するように構成されており、高速データ取得モジュール１２０に電気的に結合されている。受信電気信号は、ＰＶ波形ジェネレータ１５０および／またはＲＦジェネレータ１１８によって生成される波形の１つまたは複数の特性を含むことができる。いくつかの実施形態において、高速データ取得モジュール１２０は、処理中に実質的に一定のクランプ電圧を自動的に制御および維持するために使用される制御信号を生成するように構成されており、プラズマ処理中の基板のクランプの改善をもたらす。さらに、高速データ取得モジュール１２０は、１つまたは複数の取得チャネル１２２を含む。コントローラ１２６は、１つまたは複数の信号ライン１８７を通じて信号検出モジュール１８８に提供され、構成要素によって処理されて高速データ取得モジュール１２０に提供され、次いでコントローラ１２６によって受信される信号情報に基づいて、クランプ電圧を自動的に制御および維持するために使用される制御信号を生成するように構成されている。コントローラ１２６によって受信される信号情報は、次いで、クランプネットワーク１１６のＤＣ電圧供給源Ｐ２によって印加される電圧の所望のリアルタイム調整を、受信信号情報の分析された特性に基づいて提供することができるように、分析することができる。
いくつかの実施形態において、図１Ａに示されているように、処理チャンバ１００は、図１Ｅに示されている、複数の信号ライン１８７を使用することによって処理チャンバ１００内で見出される１つまたは複数の電気的構成要素に電気的に結合されている信号検出モジュール１８８をさらに含む。図１Ｅは、処理チャンバ１００内の様々な電気的構成要素に結合されており、信号検出モジュール１８８内で見出される信号検出要素に電気信号を送達するように構成されている複数の信号トレース１９２を含む処理チャンバ１００の概略図を示す。概して、信号検出モジュール１８８は、１つまたは複数の入力チャネル１７２と、高速データ取得モジュール１２０とを含む。１つまたは複数の入力チャネル１７２は各々、信号トレース１９２から電気信号を受信するように構成されており、高速データ取得モジュール１２０に電気的に結合されている。受信電気信号は、ＰＶ波形ジェネレータ１５０および／またはＲＦジェネレータ１１８によって生成される波形の１つまたは複数の特性を含むことができる。いくつかの実施形態において、高速データ取得モジュール１２０は、処理中に実質的に一定のクランプ電圧を自動的に制御および維持するために使用される制御信号を生成するように構成されており、プラズマ処理中の基板のクランプの改善をもたらす。さらに、高速データ取得モジュール１２０は、１つまたは複数の取得チャネル１２２を含む。コントローラ１２６は、１つまたは複数の信号ライン１８７を通じて信号検出モジュール１８８に提供され、構成要素によって処理されて高速データ取得モジュール１２０に提供され、次いでコントローラ１２６によって受信される信号情報に基づいて、クランプ電圧を自動的に制御および維持するために使用される制御信号を生成するように構成されている。コントローラ１２６によって受信される信号情報は、次いで、クランプネットワーク１１６のＤＣ電圧供給源Ｐ２によって印加される電圧の所望のリアルタイム調整を、受信信号情報の分析された特性に基づいて提供することができるように、分析することができる。
【0046】
図１Ｅは、高速データ取得モジュール１２０の対応する取得チャネル１２２に各々が電気的に結合されている複数の入力チャネル１７２を含む信号検出モジュール１８８の一例を概略的に示す。入力チャネル１７２１～１７２３などの複数の入力チャネル１７２は、第１のＰＶ源アセンブリ１９６の様々な部分内に位置付けられている接続点に結合されて、処理中にこれらの接続点から電気的データを測定および収集する。付加的に、入力チャネル１７２４～１７２Ｎなどの複数の入力チャネル１７２は、ＲＦ源アセンブリ１６３（図１Ａ）の様々な部分内に位置付けられている接続点に結合されて、処理中にＲＦ源アセンブリ１６３内の１つまたは複数の点またはノードから電気的データを測定および収集する。１つの例において、入力チャネル１７２４～１７２Ｎは、プラズマ処理中にＲＦ源アセンブリ１６３内の異なる点において確立されるＲＦ波形１８１を検出するように構成されている。複数の入力チャネル１７２はまた、処理チャンバ１００内の様々な点において電気的データを測定および収集するように構成されている、電流センサなどの様々な電気的検知要素にも結合されてもよい。図１Ｅは、いくつかの入力チャネル１７２のみが第１のＰＶ源アセンブリ１９６およびＲＦ源アセンブリ１６３内の点に結合されている構成を概略的に示しているが、入力チャネル１７２の数は、所望のチャンバ処理アプリケーションを制御するために、必要に応じて増減することができるため、この構成は、本明細書において提供される本開示の範囲に関する限定であるようには意図されていない。いくつかの実施形態において、１つまたは複数の入力チャネル１７２は、第１のＰＶ源アセンブリ１９６、第２のＰＶ源アセンブリ１９７およびＲＦ源アセンブリ１６３の異なる部分に接続されている。
【0047】
入力チャネル１７２のうちの１つまたは複数は、たとえば、入力チャネル１７２１内の調整回路１７１１および入力チャネル１７２２内の調整回路１７１２などの調整回路１７１を含むことができる。さらに、１つまたは複数の入力チャネル１７２は、調整される出力波形を生成するように構成されている。いくつかの実施形態において、調整回路１７１は、各々、分圧器を含んでもよく、ローパスフィルタを含んでもよく、分圧器とローパスフィルタの両方を含んでもよく、または、さらにはいくつかの事例においては、分圧器もローパスフィルタも含まなくてもよく、これは、本明細書において、非減衰調整回路として参照される。分圧器およびフィルタなどの様々な調整回路要素の例、および、それらの入力チャネルとの統合は、参照によりその全体が本明細書に組み込まれる米国特許第１０，９１６，４０８号にさらに記載されている。
【0048】
図１Ｅは、信号検出モジュール１８８が、入力チャネル１７２１～１７２Ｎなどの複数の入力チャネルを含む構成を示しており、Ｎは概して１よりも大きい数である。入力チャネル１７２１～１７２Ｎの各々は、プラズマ処理チャンバ１００内の異なる点に接続されてもよい。たとえば、入力チャネル１７２１は、ＰＶ波形ジェネレータ１５０をブロッキングキャパシタＣ５に結合するために使用される導電体に接続されてもよい（図１Ｅ）。入力チャネル１７２１がＰＶ波形ジェネレータ１５０の出力とブロッキングキャパシタＣ５との間に結合される実施形態において、入力チャネル１７２１は、入力パルス状電圧波形（たとえば、第１の入力パルス状電圧波形１８２（図１Ｅ））を受信し、調整回路１７１１は、出力波形（たとえば、調整済み波形）を生成する。１つの例において、受信または測定されている入力パルス状電圧波形は、電圧パルスの各々の異なる位相内の正および負の電圧レベル、ならびに、入力パルス状電圧波形内のパルスの様々な位相内の高周波振動を含む電圧パルスを含み、これは、調整回路１７１１内の分圧器などの構成要素によって調整されると、分圧器の使用に起因して少なくともより低い電圧レベルにおいて提供される出力波形を形成する。１つの例において、電圧パルスの各々の異なる位相内の正および負の電圧レベル、ならびに、入力パルス状電圧波形内の各パルスの位相のうちの少なくとも１つの中の高周波振動を含む電圧パルスを含む入力パルス状電圧波形は、入力チャネル１７２１によって受信され、次いで、調整回路１７１１内の分圧器およびローパスフィルタなどの構成要素によって、低減された電圧レベルにあるフィルタリング済み波形である出力波形を形成するために調整される。入力チャネル１７２２がブロッキングキャパシタＣ５とバイアス電極１０４との間に結合される実施形態において、入力チャネル１７２２は、入力パルス状電圧波形（たとえば、第２の入力パルス状電圧波形）を受信し、調整回路１７１２は、出力波形（たとえば、調整済み波形）を生成する。概して、入力チャネル１７２１によって受信される第１の入力パルス状電圧波形は、プラズマ処理チャンバ１００内の電力送達ライン１５７に沿ったそれらのそれぞれの接続点の位置に起因して、入力チャネル１７２２によって受信される第２の入力パルス状電圧波形とは異なる波形特性を有する。
【0049】
高速データ取得モジュール１２０は、概して、アナログ電圧波形（たとえば、調整済み波形）を受信し、デジタル化電圧波形を送信するように構成されている。高速データ取得モジュール１２０は、各々が第１の入力チャネル１７２のそれぞれの調整回路１７１に電気的に結合されている１つまたは複数の取得チャネル１２２を含み、高速データ取得モジュール１２０は、受信調整済み電圧波形（たとえば、出力波形）からデジタル化電圧波形を生成するように構成されており、高速データ取得モジュール１２０のデータ取得コントローラ１２３は、第１のデジタル化電圧波形を分析することによって、調整済み電圧波形の１つまたは複数の波形特性を決定するように構成されている。
【0050】
図１Ｅに示されているように、高速データ取得モジュール１２０は、複数の取得チャネル１２２１～１２２Ｎ、データ取得コントローラ１２３およびメモリ１２４（たとえば、不揮発性メモリ）を備える。取得チャネル１２２の各々は、対応する入力チャネル１７２の出力に電気的に結合されており、結果、取得チャネル１２２は、対応する入力チャネル１７２から出力波形を受信する。たとえば、取得チャネル１２２１は、入力チャネル１７２１の出力端に電気的に結合されており、入力チャネル１７２１の入力端の接続点の位置に応じて、いずれかの第１の出力波形を受信する。さらに、取得チャネル１２２２は、入力チャネル１７２２の出力端に電気的に結合されており、第２の出力波形を受信する。付加的に、または代替的に、取得チャネル１２２３は、入力チャネル１７２３の出力端に電気的に結合されており、第３の出力波形を受信する。取得チャネル１２２Ｎは、入力チャネル１７２Ｎの出力端に電気的に結合されており、第Ｎの出力波形を受信する。
【0051】
データ取得コントローラ１２３は、取得チャネル１２２の各々の出力に電気的に結合されており、取得チャネル１２２の各々からデジタル化電圧波形を受信するように構成されている。さらに、データ取得コントローラ１２３のメモリ１２４内に記憶されているアルゴリズムは、デジタル化電圧波形の各々を分析することによって、調整済み波形の各々の１つまたは複数の波形特性を決定するように適合されている。分析は、デジタル化電圧波形内で受信される情報を、メモリ１２４内に記憶されており、下記にさらに論じられる１つまたは複数の記憶されている波形特性に関係する情報と比較することを含んでもよい。
【0052】
データ取得コントローラ１２３は、アナログ－デジタル変換器（ＡＤＣ）（図示せず）、プロセッサ１２１（図１Ｅ）、通信インターフェース（図示せず）、クロック（図示せず）および任意選択のドライバ（図示せず）のうちの１つまたは複数を含むことができる。プロセッサは、任意の汎用コンピューティングプロセッサであってもよい。さらに、プロセッサは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）であってもよい。ＡＤＣは、出力波形内の信号を、アナログドメインからデジタルドメインに変換し、ＡＤＣの出力デジタル信号は、処理のためにプロセッサ１２１に提供される。データ取得コントローラ１２３のプロセッサ１２１は、ＡＤＣから提供される出力デジタル信号を分析することによって、出力波形の１つまたは複数の波形特性を決定する。
【0053】
様々な実施形態において、高速データ取得モジュール１２０は、付加的に、メモリ１２４を含む。メモリ１２４は、任意の不揮発性メモリであってもよい。さらに、データ取得コントローラ１２３は、メモリ１２４と電気的に結合されており、波形特性がメモリ１２４内に記憶されるようにするように構成されている。様々な実施形態において、メモリ１２４は、データ取得コントローラ１２３に、受信出力波形を分析させ、および／または、受信出力波形の分析に基づいて決定される波形特性に対応する情報を送信させるために、データ取得コントローラ１２３によって実行可能な命令を含む。メモリ１２４に記憶されている波形分析器は、データ取得コントローラ１２３によって実行可能であり、実行されると、データ取得コントローラ１２３に、波形特性を決定するために出力波形を分析させる命令を含む。その後、分析された波形特性に関係する情報を、フィードバックプロセッサ１２５および／またはコントローラ１２６のうちの１つまたは複数に送信することができる。データ取得コントローラ１２３によって実施される分析は、上記波形特性と、メモリに記憶されている１つまたは複数の波形特性閾値との比較を含むことができる。
【0054】
いくつかの実施形態において、高速データ取得モジュール１２０は、データ通信インターフェース１２５Ａを介してフィードバックプロセッサ１２５に結合されており、フィードバックプロセッサ１２５は、データ取得コントローラ１２３内に配置されているプロセッサによって実行される１つまたは複数のアルゴリズムによって決定される１つまたは複数の波形特性を使用して１つまたは複数の制御パラメータを生成するように構成されている。概して、フィードバックプロセッサ１２５は、任意の汎用コンピューティングプロセッサであってもよい。いくつかの実施形態において、フィードバックプロセッサ１２５は、概して、データ通信インターフェースを介して高速データ取得モジュール１２０に接続されている外部プロセッサ、高速データ取得モジュール１２０内に統合されている内部プロセッサ、または、データ通信インターフェースを介して高速データ取得モジュールに接続されている基板処理チャンバコントローラ（たとえば、コントローラ１２６）の一部分、のうちの１つである。データ取得モジュール１２０は、受信出力波形のうちの１つまたは複数に対応する情報をフィードバックプロセッサ１２５に通信することができる。たとえば、データ取得モジュール１２０は、受信出力波形のうちの１つまたは複数の１つまたは複数の検出および／または処理されている波形特性に関連する情報をフィードバックプロセッサ１２５に通信することができる。さらに、フィードバックプロセッサ１２５は、通信リンク３５０（図３Ｂ）を介してプラズマ処理システム１００と通信可能に結合されてもよい。
【0055】
様々な実施形態において、フィードバックプロセッサ１２５は、本明細書に記載されている方法の１つまたは複数の部分を実施するように、フィードバックプロセッサ１２５内のプロセッサに命令するためのソフトウェアアルゴリズムをさらに包含するメモリを含む。１つまたは複数のアルゴリズムは、高速データ取得モジュール内のプロセッサ１２１によって実行されると、高速データ取得モジュールに、受信出力波形の１つまたは複数の波形特性を決定するために１つまたは複数の出力波形（たとえば、調整済み電圧波形）を処理させる命令を含む。コントローラ１２６、またはコントローラ１２６内に配置されているフィードバックプロセッサ１２５は、プロセッサ（ＣＰＵ）によって実行されると、コントローラ１２６またはフィードバックプロセッサ１２５に、高速データ取得モジュール１２０から提供される、決定された１つまたは複数の波形特性を使用して１つまたは複数の制御パラメータを生成させる命令を含むメモリを含む。コントローラ１２６またはフィードバックプロセッサ１２５によって実行される命令はまた、生成された１つまたは複数の制御パラメータに関連する情報を、通信リンク３５０（図３Ｂ）に沿ってクランプネットワーク１１６に送信させるようにさらに構成されてもよい。クランプネットワーク１１６および／またはコントローラ１２６はまた、クランプネットワーク１１６および／またはコントローラ１２６内のプロセッサによって実行されると、クランプネットワーク１１６に、フィードバックプロセッサ１２５によって生成される１つまたは複数の制御パラメータに基づいてバイアス電極１０４において所望のチャック電圧レベルを確立させる命令を含むメモリも含んでもよい。
【0056】
１つまたは複数の実施形態において、高速データ取得モジュール１２０は、処理チャンバ１００のコントローラ１２６と電気的に（有線またはワイヤレスに）結合されてもよい。たとえば、高速データ取得モジュール１２０は、コントローラ１２６にデータを送信し、および／または、コントローラ１２６からデータを受信する。たとえば、高速データ取得モジュール１２０は、１つまたは複数の波形特性に関連する情報をコントローラ１２６に通信する。さらに、処理チャンバコントローラ１２６は、通信リンク３５０を介して処理チャンバ１００のクランプネットワーク１１６と通信可能に結合されてもよい。様々な実施形態において、処理チャンバコントローラ１２６は省略される。処理チャンバコントローラ１２６のメモリ内に記憶されているアルゴリズムは、コントローラＣＰＵによって実行されると、データ取得コントローラ１２３によって決定される１つまたは複数の波形特性に関連する情報に基づいて、チャック電源上のチャック電圧設定点などの、様々なプロセスチャンバ設定点が調整されるようにする命令を含むことができる。
【0057】
クランプモジュール制御方法およびハードウェア例
上述したように、プラズマ処理中にクランプ電極（たとえば、バイアス電極１０４）に印加されるクランプ電圧レベルに対してリアルタイム制御を提供するための能力は、再現可能なプラズマ処理結果を改善および達成し、クランプされた基板が処理中に損傷されないことを保証するのに有用である。図３Ａは、１つまたは複数のソースから生成され、プロセスチャンバ１００内に配置されている１つまたは複数の電極に送達される複数の波形を含むパルス状電圧波形のバースト３１６を示す。たとえば、波形３０１～３０４は各々、ＰＶ波形ジェネレータ１５０によって生成されるパルス状電圧波形（図示せず）の送達によってシステム３００（図３Ｂ）内の異なる点において確立される。いくつかの実施形態において、各々がバーストオフ期間３１４によって分離されている一連の個々のバースト３１６が、バイアス電極１０４に提供される。パルス状電圧波形のバースト３１６および連続的に実施されるバーストオフ期間３１４を含むバーストサイクル３１７は、図３Ａおよび図４Ｂ～図４Ｄに関連して下記にさらに論じられるように、基板の処理中に複数回繰り返すことができる。
上述したように、プラズマ処理中にクランプ電極（たとえば、バイアス電極１０４）に印加されるクランプ電圧レベルに対してリアルタイム制御を提供するための能力は、再現可能なプラズマ処理結果を改善および達成し、クランプされた基板が処理中に損傷されないことを保証するのに有用である。図３Ａは、１つまたは複数のソースから生成され、プロセスチャンバ１００内に配置されている１つまたは複数の電極に送達される複数の波形を含むパルス状電圧波形のバースト３１６を示す。たとえば、波形３０１～３０４は各々、ＰＶ波形ジェネレータ１５０によって生成されるパルス状電圧波形（図示せず）の送達によってシステム３００（図３Ｂ）内の異なる点において確立される。いくつかの実施形態において、各々がバーストオフ期間３１４によって分離されている一連の個々のバースト３１６が、バイアス電極１０４に提供される。パルス状電圧波形のバースト３１６および連続的に実施されるバーストオフ期間３１４を含むバーストサイクル３１７は、図３Ａおよび図４Ｂ～図４Ｄに関連して下記にさらに論じられるように、基板の処理中に複数回繰り返すことができる。
【0058】
システム３００は、概して、たとえば、基板支持アセンブリ１３６内に配置されているバイアス電極１０４に対する第１のＰＶ源アセンブリ１９６（図１Ａ）のＰＶ波形ジェネレータ１５０を含むプロセスチャンバ１００の一部分を表す単純化された概略である。システム３００内の構成要素は、異なる時点においてシステム３００内の異なる点において検出される電気信号の特性を検出することによって、ＰＶ波形ジェネレータ１５０から送達される１つまたは複数のＰＶ波形の波形特性を検出および決定するために使用される。信号ライン３２１～３２５は、図１Ｅに示されている複数の信号ライン１８７と同様であり、したがって、処理システム内の様々な点と信号検出モジュール１８８の入力チャネル１７２（図３Ｂには示さず）との間の接続を例示することが意図されている。
【0059】
図３Ａに示されているように、複数の測定ＰＶ波形３０１～３０４は、ＰＶ波形バースト３１６中に提供される一連のパルスを含む。この例において、一連のパルスのうちの最後の３つがバースト３１６内に示されている。ＰＶ波形３０１～３０４の各々の中の３つのパルスの各々は、波形周期Ｔｐを有する。バーストオン期間３１０を有するパルスのバースト３１６の送達後、ＰＶ波形ジェネレータ１５０の出力は停止され、結果、システム３００は、ＰＶ波形がＰＶ波形ジェネレータ１５０によって生成されていない時間期間を経験する。ＰＶ波形が形成されていない時間は、本明細書において、非バースト期間３１４または「バーストオフ」期間３１４として参照される。バースト３１６と非バースト期間３１４の定常状態部分との間は、本明細書においてプラズマ緩和期間３１２として参照される遷移領域である。非バースト期間３１４の終わりに、複数のパルスを含む第２のバースト（図示せず）が、ＰＶ波形ジェネレータ１５０から生成および送達される。基板の処理中に、典型的には、一連のバースト内の各バースト３１６が、バーストオフ期間３１４によって分離され、結果、バースト３１６およびバーストオフ期間３１４（すなわち、バーストサイクル３１７）は、複数回連続的に形成される。したがって、バースト３１６およびバーストオフ期間３１４を含む単一のバーストサイクル３１７は、本明細書においてはバースト期間ＴＢＤとしても参照される、バーストオン期間３１０（すなわち、ＴＯＮ）＋バーストオフ期間３１４（すなわち、ＴＯＦＦ）の合計に等しい長さを有する（図４Ｂ）。１つの例において、バーストオン期間３１０は、約２００μｓ～約５ｍｓなどの、約１００マイクロ秒（μｓ）～約１０ミリ秒（ｍｓ）である。１つの例において、波形周期Ｔｐは、約２．５μｓなどの、約１μｓ～約１０μｓである。バーストデューティサイクルは、約５０％～約９５％などの約５％～１００％とすることができ、デューティサイクルは、バーストオン期間３１０を、バーストオン期間３１０＋非バースト期間３１４で除算した比である。
【0060】
ＰＶ波形３０１は、図３ＢにノードＮ１として示されているような、ブロッキングキャパシタＣ５とバイアス電極１０４との間の点において測定される。したがって、測定電圧は、処理チャンバ内で実施される処理シーケンスの異なる段階中にバイアス電極１０４において測定される実際の電圧に関連する。本明細書においては電極電圧ＶＥであるものとしても参照されるこのＰＶ波形の測定電圧は、処理中に一連のバースト３１６および非バースト期間３１４がＰＶ波形ジェネレータ１５０からバイアス電極１０４に提供されるときに、経時的に変動する。１つの実施形態において、ＰＶ波形３０１は、ノードＮ１に位置付けられている電気結合アセンブリ（図示せず）によって測定される。電気結合アセンブリは、信号検出モジュール１８８内の入力チャネル１７２と通信している信号トレース３２４に結合されている。
【0061】
いくつかの実施形態において、ＰＶ波形ジェネレータ１５０の出力において生成されるＰＶ波形（図示せず）は、ノードＮ３に位置付けられている電気結合アセンブリ（図示せず）において形成される電圧を測定することによって、本明細書に記載されている処理のうちの１つまたは複数において測定および利用される。ＰＶ波形ジェネレータ１５０において測定されるＰＶ波形は、ＰＶ波形３０１を密接に追跡し、ＤＣ電圧供給源Ｐ２の設定点に少なくとも関連する量だけ、ＰＶ波形３０１からオフセットされる測定電圧を有する。この構成において、図３Ｂに示すように、電気結合アセンブリは、信号検出モジュール１８８内の入力チャネル１７２と通信している信号トレース３２１に結合されている。
【0062】
ＰＶ波形３０２は、ＰＶ波形ジェネレータ１５０から提供されるＰＶ波形の送達に起因して処理中に基板１０３上に確立される電圧を表すことが意図されている。図３Ａに示すように、ＰＶ波形３０２は、測定ＰＶ波形３０１を非常に密接に追跡し、結果、ＰＶ波形３０２は、典型的には、ＰＶ波形３０１から固定量のオフセットであると考えられる。電極１０４と基板１０３との間で処理中に形成されるオフセット電圧は、本明細書においてクランプ電圧として参照され、主に、ＤＣ電圧供給源Ｐ２の設定点によって設定される。いくつかの構成において、ＰＶ波形３０２は、基板１０３の前面または背面と良好に接触しており、信号検出モジュール１８８内の入力チャネル１７２と通信している信号トレース３２２に取り付けられている電圧プローブによって測定することができる。ほとんどのプロセスチャンバハードウェア構成において、基板電圧は、ＥＳＣハードウェア制限、測定信号完全性問題、およびチャンバ構成要素間の容量結合に関連する問題に起因して容易には直接測定されない。本明細書に記載されている方法を使用することによって、基板電圧の直接測定の必要性を、本明細書に記載されている様々な測定技法およびプロセスを使用することによって回避することができる。
【0063】
いくつかの実施形態において、ＰＶ波形３０３は、処理チャンバ１００内に配置されている第２の導体板に直接的に結合されているノードにおいて測定される。１つの実施形態において、第２の導体板は、図３ＢにおいてノードＮ５に配置されている支持体基部１０７である。図３Ｂに示すように、第２の導体板は、それぞれ絶縁板１１１および誘電体層１０５Ｃの存在によって形成される静電容量を表すことが意図されている、静電容量Ｃ３と静電容量Ｃ２との間に配置されている。したがって、測定電圧は、処理チャンバ内で実施される処理シーケンスの異なる段階中に支持体基部１０７において測定される実際の電圧に関連する。本明細書においては電圧ＶＣであるものとしても参照されるＰＶ波形の測定電圧は、処理中に一連のバースト３１６および非バースト期間３１４がＰＶ波形ジェネレータ１５０からバイアス電極１０４に提供されるときに、経時的に変動する。いくつかの実施形態において、ＰＶ波形３０３は、導体板１０７を通じてチャンバに結合されているＲＦ源アセンブリ１６３などのソースを使用することによって形成される。ＰＶ波形３０３は、ノードＮ５に配置されており、信号検出モジュール１８８内の入力チャネル１７２と通信している信号トレース３２３に結合されている電気結合アセンブリを使用することによって測定することができる。
【0064】
いくつかの実施形態において、ＰＶ波形３０４は、ＰＶ源１５０に直接的に結合されているノードにおいて測定される。本明細書においては電圧ＶＲであるものとしても参照されるＰＶ波形３０４の測定電圧は、一連のバースト３１６および非バースト期間３１４がＰＶ波形ジェネレータ１５０から提供されるときに、経時的に変動する。いくつかの実施形態において、ＰＶ波形３０４は、非バースト期間３１４中に所望の電圧Ｖ４を達成するように構成されており、したがって、非バースト期間３１４中に電気的に浮遊しない。いくつかの実施形態において、ＰＶ波形３０４は、非バースト期間３１４中に電気的に浮遊するように構成されている。ＰＶ波形３０４は、ノードＮ３に結合されており、信号検出モジュール１８８内の入力チャネル１７２と通信している信号トレース３２１に結合されている電気結合アセンブリを使用することによって測定することができる。
【0065】
図４Ａは、波形周期Ｔｐの部分の中のＰＶ源アセンブリ内のＰＶ波形ジェネレータ１５０およびアセンブリ１１６内のＤＣ電圧源Ｐ２を使用することによるバイアス電極１０４に対するＰＶ波形４０１の一例を示す。ＰＶ波形４０２は、図４Ａに示すように、ＰＶ波形ジェネレータ１５０およびＤＣ電圧源Ｐ２によってバイアス電極１０４においてＰＶ波形４０１が確立されることに起因して基板（たとえば、ＶＷ）において確立されるＰＶ波形の系列を含む。ＰＶ波形４０１および４０２は、図３Ａに示されているＰＶ波形３０１および３０２の部分のより詳細な例を示すことが意図されている。
【0066】
コントローラ１２６のメモリに記憶されているプラズマ処理レシピにおける設定によって制御することができる、ＰＶ波形ジェネレータ１５０の出力は、本明細書においてパルス電圧レベルＶｐｐとしても参照されるピーク間電圧を含むＰＶ波形４０１を形成する。ＰＶ波形４０１の送達に起因して基板１０３によって見込まれる波形であるＰＶ波形４０２は、点４２０と点４２１との間に延在するシース崩壊および再充電段階４５０（または論述を単純にするためにシース崩壊段階４５０）、点４２１と点４２２との間に延在するシース形成段階４５１、および、点４２２と、次の連続して確立されるパルス状電圧波形の開始に戻る点４２０との間に延在するイオン電流段階４５２を含むものとして特徴付けられる。所望のプラズマ処理条件に応じて、少なくとも、基板に対する望ましいプラズマ処理結果を達成するためのＰＶ波形周波数（１／ＴＰ）、パルス電圧レベルＶｐｐ、パルス電圧オン時間、および／または、バースト３１６内のＰＶ波形の他のパラメータなどのＰＶ波形特性を制御および設定することが望ましい。１つの例において、イオン電流時間期間（たとえば、図４Ａの点４２２と後続の点４２０との間の時間）と波形周期Ｔｐとの比として定義されるパルス電圧（ＰＶ）オン時間は、エッチング速度を調整するために１つのプラズマ処理方策ごとに変動する。いくつかの実施形態において、ＰＶオン時間は、８０％～９５％など、５０％よりも大きいか、または、７０％よりも大きい。
【0067】
図４Ｂは、パルス状電圧波形のバースト４６２の系列がバイアス電極１０４および基板表面において確立されるＰＶ波形を示す。図４Ｂに示されている例において、各バースト４６２内の複数のパルス４６１は、バイアス電極１０４において確立されるＰＶ波形４０１の系列を含む。この例において、バースト４６２の各々は、一貫したパルス状電圧形状（たとえば、一定の電圧の大きさが各ＰＶ波形４０１の一部分中に提供される）、経時的にバースト４６２ごとに変動しないバースト送達長ＴＯＮ、および、経時的に変動する長さを有しないバースト静止長ＴＯＦＦを有するＰＶ波形を有するパルス４６１を含む。バースト静止長ＴＯＦＦは、バースト送達長ＴＯＮ時間中に提供されるＰＶ波形の送達を一定の時間期間の間休止することによって形成される。バースト中に複数のパルスが送達される時間長（すなわち、バースト送達長ＴＯＮ）をバースト期間の持続時間（すなわち、ＴＢＤ＝ＴＯＮ＋ＴＯＦＦ）で除算した比であるバースト４６２のデューティサイクルも、この例においては一定である。論述を明瞭にするために、図３Ａにおいて参照されるバーストオン期間３１０およびバーストオフ期間３１４の総計は、図４Ｂにおいて参照されるバースト期間ＴＢＤと等価であることが意図されている。他の処理方法においては、複数のパルス４６１が、負パルス波形、成形パルス波形もしくは正パルス波形、またはそれらの組合せを含み得ることが諒解されよう。図４Ｂに示されているように、バースト静止長ＴＯＦＦ中、バイアス電極電位曲線４３６は、主に、バイアス補償モジュール１１６によって印加および制御されるチャック電圧によって制御され、したがって、プラズマ電位とは異なる電圧レベルにあってもよい。
【0068】
図４Ｃは、一連のパルス状電圧波形のバースト４９０のマルチレベルがバイアス電極１０４などの電極において確立されるＰＶ波形を示す。処理中、複数のバースト４９１および４９２ならびにバーストオフ期間４９３を含む一連のバースト４９０が、バイアス電極１０４に提供される。バーストオフ期間４９３が後続する一連のバースト４９１および４９２を含む一連のバースト４９０が、１回または複数回連続して繰り返すことができる。１つの例において、複数のバースト４９１および４９２の各々は、バースト４９１および４９２の各々のピークの各々のレベルの差によって例示されるものとしての異なる電圧レベルにおいて供給される複数のＰＶ波形４０１を含む。いくつかの実施形態において、バースト４９２からバースト４９１への遷移は、バーストオフ期間４９３によって分離され、一方、バースト４９１からバースト４９２への遷移は、バーストオフ期間４９３によって分離されない。バースト４９０の系列は、バースト４９１中にバイアス電極１０４に提供されるパルス波形が、バースト４９２中にバイアス電極１０４に提供されるパルス波形よりも高いパルス電圧レベルＶｐｐ（図４Ａ）を有することに起因して、一連の「ハイ・ロー」バーストであるものとして参照されることが多い。バースト４９１は、本明細書において「ハイ」パルス電圧レベルＶｐｐを含むものとして参照されることが多く、バースト４９２は、本明細書において「ロー」パルス電圧レベルＶｐｐを含むものとして参照されることが多い。
【0069】
図４Ｄは、一連のパルス状電圧波形のバースト４９４のマルチレベルがバイアス電極１０４などの電極において確立されるＰＶ波形を示す。異なる「ロー・ハイ」構成に向けられた、同じく複数のバースト４９１および４９２ならびにバーストオフ期間４９３を含む一連のバースト４９４が、１回または複数回連続して繰り返すことができる。１つの例において、複数のバースト４９１および４９２の各々は、バースト４９１および４９２の各々のピークの各々のレベルの差によって例示されるものとしての異なる電圧レベルにおいて供給される複数のＰＶ波形４０１を含む。いくつかの実施形態において、バースト４９２からバースト４９１への遷移は、バーストオフ期間４９３によって分離されず、一方、バースト４９１から次のバースト４９２への遷移は、バーストオフ期間４９３によって分離される。
【0070】
図５Ｂは、ＲＦ源アセンブリ１６３から生成され、プロセスチャンバ１００内に配置されている電極に送達される複数の波形を含むＲＦ波形のバースト５１６を示す。たとえば、波形５０２～５０４は各々、ＲＦジェネレータ１１８によって生成されるＲＦ波形５０１の送達によってシステム５００（図５Ａ）内の異なる点において確立される。波形５０２～５０４は、それぞれ、基板において形成される波形ＶＷ、静電チャックの表面において形成される波形ＶＳ、および、バイアス電極１０４において形成される波形ＶＥを含む。図５Ａは、異なる時点においてシステム５００内の異なる点において検出される電気信号の特性を検出することによって、ＲＦジェネレータ１１８から送達される１つまたは複数のＲＦ波形の波形特性を検出および決定するために使用されるシステム５００の構成の一例を示す。信号トレース３２２～３２５は、図１Ｅに示されている複数の信号ライン１８７の複数の信号トレース１９２と同様であり、したがって、処理システム内の様々な点と信号検出モジュール１８８の入力チャネル１７２（図３Ｂには示さず）との間の接続を例示することが意図されている。
【0071】
図５Ｂに示されているように、複数の測定ＲＦ波形５０１～５０４は、ＲＦバースト５１６中に提供される一連のパルスを含む。この例において、ＲＦ波形の２つのサイクルがバースト５１６内に示されている。ＲＦ波形５０１～５０４などの測定ＲＦ波形は、１００ｋＨｚ～１２０ＭＨｚとすることができる、ＲＦ生成器１１８によって制御される波形周波数を有する。バースト期間５１０を有するＲＦバースト５１６の送達後、ＲＦジェネレータ１１８の出力は停止され、結果、システム５００は、ＲＦ波形がＲＦジェネレータ１１８によって生成されていない時間期間を経験する。ＲＦ波形が形成されていない時間は、本明細書において、非バースト期間５１４または「バーストオフ」期間５１４として参照される。バースト５１６と非バースト期間５１４の定常状態部分との間は、本明細書においてプラズマ緩和期間５１２として参照される遷移領域である。非バースト期間５１４の終わりに、複数のＲＦ波形を含む第２のバースト（図示せず）が、ＲＦジェネレータ１１８から生成および送達される。基板の処理中に、典型的には、一連のバースト内の各バースト５１６が、非バースト期間５１４によって分離され、結果、一連のバースト５１６および非バースト期間５１４は、複数回連続的に形成される。１つの例において、バースト期間５１０は、約２００μｓ～約５ｍｓなどの、約２０マイクロ秒（μｓ）～約１００ミリ秒（ｍｓ）である。バーストデューティサイクルは、約５０％～約９５％などの約５％～１００％とすることができ、デューティサイクルは、バースト期間５１０を、バースト期間５１０＋非バースト期間５１４で除算した比である。
【0072】
プラズマ電位分析
プラズマプロセス中に所望のクランプ電圧ＶＤＣＶを信頼可能に生成するために、処理中にクランプ電圧をクランプ電極に送達するときに、プラズマ電位の変動が考慮される必要がある。上述したように、生産環境において複数の基板を連続的に処理するように構成されている処理チャンバ内のプラズマ電位を信頼可能に測定および監視するための能力は、造作もないことではない。本明細書において提供される本開示の実施形態のうちの１つまたは複数において、プラズマ電位は、基板処理シーケンスの異なる部分中にプラズマ処理システム内の異なる点において行われる測定に基づいて決定される。図６Ａは、望ましいクランプ電圧を信頼可能に制御し、基板支持体内に配置されているクランプ電極に印加することができるように、処理チャンバ内に形成されるプラズマの属性を測定、監視および制御するために使用することができる処理方法を示す。静電容量Ｃ１は、誘電体層１０５Ｂ、および、誘電体表面１０５Ａと基板背面との間の間隙、および、基板背面上にある可能性のある薄い誘電体層、の正味の直列容量であると仮定される。
プラズマプロセス中に所望のクランプ電圧ＶＤＣＶを信頼可能に生成するために、処理中にクランプ電圧をクランプ電極に送達するときに、プラズマ電位の変動が考慮される必要がある。上述したように、生産環境において複数の基板を連続的に処理するように構成されている処理チャンバ内のプラズマ電位を信頼可能に測定および監視するための能力は、造作もないことではない。本明細書において提供される本開示の実施形態のうちの１つまたは複数において、プラズマ電位は、基板処理シーケンスの異なる部分中にプラズマ処理システム内の異なる点において行われる測定に基づいて決定される。図６Ａは、望ましいクランプ電圧を信頼可能に制御し、基板支持体内に配置されているクランプ電極に印加することができるように、処理チャンバ内に形成されるプラズマの属性を測定、監視および制御するために使用することができる処理方法を示す。静電容量Ｃ１は、誘電体層１０５Ｂ、および、誘電体表面１０５Ａと基板背面との間の間隙、および、基板背面上にある可能性のある薄い誘電体層、の正味の直列容量であると仮定される。
【0073】
図４Ａに示されているプラズマ電位曲線４３３は、ＰＶ波形ジェネレータ１５０を使用することによってバイアス電極１０４において確立されるＰＶ波形４０１の送達中の局所プラズマ電位を示す。処理中、プラズマ電位は、概して、バーストオン期間３１０のほとんどの全体を通じて、および、バーストオフ期間３１４中に、０ボルトのままであるか、または、０ボルトに近いままである。プラズマ電位は、図３Ａおよび図４Ａの時点Ｔ１と一致するシース崩壊段階４５０中にそのピーク値（ＶＰＬ）に達する。付加的に、時点Ｔ１において、多相ＰＶ波形４０１がそのピーク値に達したとき、バイアスされた電極（たとえば、バイアス電極１０４）における電圧は、ＤＣ電圧源Ｐ２によって供給される出力電圧（ＶＢＣＭ）に等しくなる。したがって、プラズマ電位のゆらぎは、１ｋＶ程度以上になり得、したがって、処理チャンバ１００内の１つまたは複数の電極へのバイアスの送達に起因するプラズマ電位のゆらぎを考慮に入れない基板クランプシステムは、不満足なプラズマ処理結果および／または基板への損傷をもたらす可能性がある。図４Ａを参照すると、時点Ｔ２およびＴ３は、それぞれバーストオフ期間の始まりおよび遷移期間３１２の終わりを示す。時間Ｔ２とＴ３との間の時間期間は、本明細書においてはプラズマ緩和時間と呼ばれ、これは概して、ＰＶ波形およびＲＦ電力送達がバーストオフ期間３１４中に休止されたことを受けてプラズマが消滅するのにかかる時間である。時点Ｔ４は、遷移期間３１２が終わった後で、かつ、次のバースト３１６（図示せず）が始まる前に位置付けられる測定時点を表すことが意図されている。
【0074】
ノードＮ１に所望のクランプ電圧（ＶＤＣＶ）を提供するために、ＤＣ電圧源Ｐ２の設定点、ノードＮ２のＶＢＣＭは、プラズマ電位の変動を決定し、したがって考慮に入れるように構成されているコンピュータ実行命令を使用することによって調整される。所望のクランプ電圧（ＶＤＣＶ）設定値は、概して、プラズマ処理条件および基板表面材料によって影響を及ぼされるピークプラズマ電位（ＶＰＬ）＋処理中に使用されている静電チャックのタイプのクランプ電圧設定値（ＶＣｌａｍｐ）に等しい。したがって、所望のクランプ電圧設定点（ＶＤＣＶ）は、式（１）に示すように書くことができる。
ＶＤＣＶ＝ＶＰＬ＋ＶＣｌａｍｐ （１）
ＶＤＣＶ＝ＶＰＬ＋ＶＣｌａｍｐ （１）
【0075】
クランプ電圧設定値（ＶＣｌａｍｐ）は、実際の静電チャックの静電チャック特性または静電チャックのタイプ（たとえば、クーロン静電チャック）の事前の試験および評価を通じて決定された一定の電圧値である。事前の試験および評価結果は、基板が誘電体表面１０５Ａに対する良好な熱的接触を有し、プラズマ処理中に基板が基板支持体１０５の表面にクランプされるときに基板支持体１０５の外側封止バンドを通じて漏れるヘリウムが無視できる程度になることを保証するための最小基板クランプ力電圧を決定するために使用される。クランプ電圧設定（ＶＣｌａｍｐ）値は、使用されている静電チャックのタイプ（たとえば、クーロンまたはジョンセン・ラーベック静電チャック）、処理中に使用されている背面ガス圧、および、プラズマ処理中の誘電体１０５Ａの温度に起因して変動する。
【0076】
クランプネットワーク１１６のいくつかの実施形態において、ダイオードＤ１が、ノードＮ１およびＮ２を電気的に接続し（図２Ａおよび図３Ｂ参照）、ノードＮ１からＮ２への方向においてのみ、電流が流れることを可能にするように構成されている（すなわち、ダイオードＤ１のアノード側がノードＮ１に結合され、ダイオードＤ１のカソード側がノードＮ２に結合される）。ダイオードＤ１の構成に起因して、ノードＮ１の電圧は、常時、ノードＮ２の電圧（ＶＢＣＭ）よりも高くない電圧に制約される。したがって、ＰＶ波形の各パルス周期Ｔｐ（図３Ａ）中に、ノードＮ１のピーク電圧が、大きい静電容量Ｃ６（たとえば、０．５～１０μＦ）が使用されるときの定常状態におけるＤＣ電圧源Ｐ２の出力電圧である、ノードＮ２の電圧（ＶＢＣＭ）にリセットされる。ノードＮ１のピーク電圧は、ピークプラズマ電位ＶＰＬと、キャパシタＣ１にまたがる実際のクランプ電圧との合計である。クランプ電圧設定点を達成するために、ＤＣ電圧源Ｐ２（ＶＢＣＭ）の設定値は、式（１）を書き換えたバージョンにおいて下記に示すように、所望のクランプ電圧設定値（ＶＤＣＶ）に等しくなるべきである。
ＶＢＣＭ＝ＶＤＣＶ＝ＶＰＬ＋ＶＣｌａｍｐ
ＶＢＣＭ＝ＶＤＣＶ＝ＶＰＬ＋ＶＣｌａｍｐ
【0077】
しかしながら、クランプネットワーク１１６のいくつかの実施形態において、ノードＮ１およびＮ２を接続するためにダイオードＤ１は使用されない（図２Ｂおよび図５Ａ参照）。この構成において、ノードＮ２の電圧（ＶＢＣＭ）は、依然として、大きいＣ６（たとえば、０．５～１０μＦ）を所与とした定常状態におけるＤＣ電圧源Ｐ２の電圧に等しくなる。いくつかの実施形態において、クランプネットワーク１１６内の抵抗器Ｒ１およびキャパシタＣ６の値は、Ｒ１＊Ｃ６の時定数がバースト期間ＴＢＤ（図４Ｂ）よりもはるかに大きくなり、結果、ノードＮ２における電圧が１つのバースト期間ＴＢＤ内で実質的に一定になるように選択される。ノードＮ１およびＮ２は高抵抗値抵抗器、すなわち抵抗器Ｒ１を通じて接続されているため、ノードＮ１における時間平均（バースト期間ＴＢＤにおける）電圧は、クランプ電圧ＶＢＣＭに等しい、ノードＮ２における時間平均（バースト期間ＴＢＤにおける）電圧に等しくなる。キャパシタＣ１にまたがるクランプ電圧設定点ＶＣｌａｍｐを達成するために、ノードＮ１における時間平均（バースト期間ＴＢＤにおける）電圧は、時間平均基板（バースト期間ＴＢＤにおける）電圧＋クランプ電圧設定値ＶＣｌａｍｐであるべきである。下記にさらに論じられるように、時間平均基板電圧は、ＰＶ波形ジェネレータ１５０によって生成されるＰＶ波形およびピークプラズマ電位ＶＰＬを使用することによって近似することができる。したがって、ＤＣ電圧源Ｐ２の設定値（ＤＣ電圧源出力電圧ＶＢＣＭ）は、パルサー電圧波形、ピークプラズマ電位ＶＰＬ、およびクランプ電圧設定値ＶＣｌａｍｐによって決定することができる。
【0078】
図４Ａに示されているように、プラズマ電位ＶＰｌａｓｍａ（すなわち、曲線４３３）は、処理中の時間のほとんどについて０に等しいかまたは近く、時点Ｔ１においてピークレベルに達する。したがって、時点Ｔ１において形成される、基板の表面におけるピークプラズマ電位（ＶＰＬ）を決定するために、プラズマ電位に影響を及ぼすことになる様々な要因のすべてを考慮した測定値が測定され、所望のクランプ電圧（ＶＤＣＶ）を達成するようにＤＣ電圧源Ｐ２の出力電圧（ＶＢＣＭ）を調整するために使用される。ピークプラズマ電位（ＶＰＬ）を決定するために、最初に、バースト期間ＴＢＤの時間尺度において電極バイアス回路内の１つまたは複数のノードにおいて電荷保存が維持されると仮定され、システムがそのように構成される。いくつかの実施形態において、図２Ａ～図２Ｂ、図３Ｂおよび図５Ａに示すように、電荷保存は、電極バイアス回路のノードＮ１において維持される。１つの実施形態において、キャパシタＣ１、Ｃ２、およびＣ５はノードＮ１に直接的に結合されており、インダクタＬ１（たとえば、図２Ａ～図２Ｂに示されている線路インダクタンス）は、ＰＶ波形ジェネレータ１５０によって生成されるＰＶ電圧と比較して無視できる程度の電圧発振を誘導するのに十分に小さいと仮定される。図２Ａ～図２Ｂ、図３Ｂおよび図５Ａに示されているように、ノードＮ１は、抵抗器Ｒ１にも結合され、次いで、キャパシタＣ６にも結合される。したがって、バースト期間ＴＢＤの時間尺度において抵抗器Ｒ１を通じて流れる全電荷（ＱＴ）は、ＱＴ≒ＴＢＤ＊ＶＢＣＭ／Ｒ１程度である。いくつかの実施形態において、抵抗器Ｒ１の抵抗は、バースト期間ＴＢＤの時間尺度において抵抗器Ｒ１を通じて流れる電荷が、たとえば、キャパシタＣ１、Ｃ２、およびＣ５に蓄積される電荷と比較して無視できる程度であるように、十分に大きくなるように選択される。したがって、この構成において、大きいブロッキング抵抗器Ｒ１が存在することによって、キャパシタＣ６は、見掛け上、機能的にノードＮ１に直接的に結合されなくなり、ノードＮ１に関連付けられる静電荷は、ノードＮ１に直接的に結合されている、キャパシタＣ１、Ｃ２、およびＣ５に蓄積されている静電荷の合計になる。
【0079】
下記の式（２）は、電極バイアス回路内のノードにおける電荷保存を記述するために使用され、これは、バーストオン期間３１０の一部分中に測定される静電荷ＱＢｕｒｓｔの合計がバーストオン期間３１０の直後のバーストオフ期間３１４中に測定される蓄積電荷ＱＯＦＦの量に等しいことを意味する。
ΣＱＢｕｒｓｔ＝ΣＱＯＦＦ （２）
ΣＱＢｕｒｓｔ＝ΣＱＯＦＦ （２）
【0080】
図２Ａ～図２Ｂおよび図３Ａは、静電容量Ｃ１、Ｃ２、およびＣ５内に蓄積されている電荷が保存され、したがって、ピークプラズマ電位ＶＰＬが、本明細書に記載されている方法のうちの１つまたは複数を使用することによって決定されることを可能にすると仮定され得るシステム構成例を提供する。本明細書に記載されている１つまたは複数の方法において検出される電気信号は、ＰＶ波形ジェネレータ１５０および／またはＲＦジェネレータ１１８によって生成される波形の１つまたは複数の特性を含むことができる。検出される１つまたは複数の波形特性は、限定ではないが、パルス内の１つまたは複数の時点における電圧、パルス内の１つまたは複数の時点における勾配、パルス周期、およびパルス繰り返し周波数を含むことができる。しかしながら、図２Ａ～図２Ｂおよび図３ＢのノードＮ１などのノードを取り囲む領域内に電荷が保存されるという仮定は、ブロッキング抵抗器Ｒ１を通じて接地に流れる電流ｉ１（図３Ｂ）などの、接地に流れる電流の大きさに起因して損失する蓄積電荷の量によって制限されるか、または、損失する蓄積電荷の量に依存する。下記にさらに論じられるように、ピークプラズマ電位ＶＰＬを正確に決定するための能力は、信号検出モジュール１８８が少なくとも１つのバーストオン期間３１０およびバーストオフ期間３１４を含むバーストシーケンスの段階のうちの１つまたは複数の最中に生成される電気信号を測定する前に損失した電荷の量が無視できる程度であることを保証するためのブロッキング抵抗器の能力に依存する。上記で言及したように、抵抗器Ｒ１の抵抗が、たとえば１００キロオームよりも大きいことが望ましい。
【実施例】
【0081】
実施例１
１つの例において、図３Ａ～図３Ｂに示されているシステム３００の構成に基づいて、ノードＮ１について、式（２）は式（３）に示すように書き換えることができる。
Ｃ１（ΔＶ１）Ｂｕｒｓｔ＋Ｃ２（ΔＶ２）Ｂｕｒｓｔ＋Ｃ５（ΔＶ５）Ｂｕｒｓｔ＝Ｃ１（ΔＶ１）ＯＦＦ＋Ｃ２（ΔＶ２）ＯＦＦ＋Ｃ５（ΔＶ５）ＯＦＦ （３）
式（３）において、Ｃ１、Ｃ２、およびＣ５は、既知である静電容量であり、ΔＶ１、ΔＶ２、およびΔＶ５は、ノードＮ１に直接的に結合されている蓄電板の電圧からバーストオン期間３１０またはバーストオフ期間３１４のいずれかの最中に測定される静電容量Ｃ１、Ｃ２、およびＣ５の対向する蓄電板の電圧を差し引いた値である。したがって、バーストオン期間３１０中に行われる測定が、時点Ｔ１の瞬間のうちの１つにおいて行われ、バーストオフ期間３１４中に行われる測定が、時点Ｔ４において行われる場合、式（３）は、式（４）として書き換えることができる。
Ｃ１（Ｖ１－ＶＰＬ）＋Ｃ２（Ｖ１－Ｖ５）＋Ｃ５（Ｖ１－Ｖ３）＝Ｃ１（Ｖ２－０）＋Ｃ２（Ｖ２－Ｖ６）＋Ｃ５（Ｖ２－Ｖ４） （４）
式（４）において、電圧Ｖ１は、バーストオン期間３１０中の時点Ｔ１における電極１０４の電圧であり、ピークプラズマ電位ＶＰＬは、バーストオン期間３１０中の時点Ｔ１におけるプラズマ電位であり、電圧Ｖ５は、バーストオン期間３１０中の時点Ｔ１においてノードＮ５において測定される電圧であり、電圧Ｖ３は、バーストオン期間３１０中に時点Ｔ１においてノードＮ３において測定される電圧であり、電圧Ｖ２は、バーストオフ期間３１４中にノードＮ１において測定される電圧であり、電圧Ｖ６は、バーストオフ期間３１４中にノードＮ５において測定される電圧であり、電圧Ｖ４は、バーストオフ期間３１４中にノードＮ３において測定される電圧である。上記で言及したように、プラズマ電位は、バーストオフ期間中は実効的に０であり、したがって、バーストオフ期間３１４中にキャパシタＣ１に蓄積される電荷は、実効的に、電圧Ｖ２×静電容量Ｃ１に等しい。バーストオフ期間中の実際のクランプ電圧はＶ２である。したがって、式（５）に示す、式（４）の再構成の後、図３Ｂに示されているシステム構成について式（５）を解くことによって、ピークプラズマ電位ＶＰＬを求めることができる。
議論を簡単にするために、式（５）および下記に与えられる式のいずれかの電圧差項を乗算されている静電容量項の各々は、概して、本明細書において、所望のノード（たとえば、ノードＮ１）に対する様々な接続されている回路要素（たとえば、静電チャック１９１、ＲＦジェネレータ１１８、およびＰＶ波形ジェネレータ１５０）の構成に基づく静電容量（たとえば、式（５）の静電容量Ｃ１、Ｃ２、およびＣ５）の算術的合成によって決定される合成された回路容量値を有する「合成回路容量」として参照される。
１つの例において、図３Ａ～図３Ｂに示されているシステム３００の構成に基づいて、ノードＮ１について、式（２）は式（３）に示すように書き換えることができる。
Ｃ１（ΔＶ１）Ｂｕｒｓｔ＋Ｃ２（ΔＶ２）Ｂｕｒｓｔ＋Ｃ５（ΔＶ５）Ｂｕｒｓｔ＝Ｃ１（ΔＶ１）ＯＦＦ＋Ｃ２（ΔＶ２）ＯＦＦ＋Ｃ５（ΔＶ５）ＯＦＦ （３）
式（３）において、Ｃ１、Ｃ２、およびＣ５は、既知である静電容量であり、ΔＶ１、ΔＶ２、およびΔＶ５は、ノードＮ１に直接的に結合されている蓄電板の電圧からバーストオン期間３１０またはバーストオフ期間３１４のいずれかの最中に測定される静電容量Ｃ１、Ｃ２、およびＣ５の対向する蓄電板の電圧を差し引いた値である。したがって、バーストオン期間３１０中に行われる測定が、時点Ｔ１の瞬間のうちの１つにおいて行われ、バーストオフ期間３１４中に行われる測定が、時点Ｔ４において行われる場合、式（３）は、式（４）として書き換えることができる。
Ｃ１（Ｖ１－ＶＰＬ）＋Ｃ２（Ｖ１－Ｖ５）＋Ｃ５（Ｖ１－Ｖ３）＝Ｃ１（Ｖ２－０）＋Ｃ２（Ｖ２－Ｖ６）＋Ｃ５（Ｖ２－Ｖ４） （４）
式（４）において、電圧Ｖ１は、バーストオン期間３１０中の時点Ｔ１における電極１０４の電圧であり、ピークプラズマ電位ＶＰＬは、バーストオン期間３１０中の時点Ｔ１におけるプラズマ電位であり、電圧Ｖ５は、バーストオン期間３１０中の時点Ｔ１においてノードＮ５において測定される電圧であり、電圧Ｖ３は、バーストオン期間３１０中に時点Ｔ１においてノードＮ３において測定される電圧であり、電圧Ｖ２は、バーストオフ期間３１４中にノードＮ１において測定される電圧であり、電圧Ｖ６は、バーストオフ期間３１４中にノードＮ５において測定される電圧であり、電圧Ｖ４は、バーストオフ期間３１４中にノードＮ３において測定される電圧である。上記で言及したように、プラズマ電位は、バーストオフ期間中は実効的に０であり、したがって、バーストオフ期間３１４中にキャパシタＣ１に蓄積される電荷は、実効的に、電圧Ｖ２×静電容量Ｃ１に等しい。バーストオフ期間中の実際のクランプ電圧はＶ２である。したがって、式（５）に示す、式（４）の再構成の後、図３Ｂに示されているシステム構成について式（５）を解くことによって、ピークプラズマ電位ＶＰＬを求めることができる。
【0082】
しかしながら、ノードＮ３において接続されているバイアス要素（たとえば、ＰＶ源１５０）がバーストオフ期間中に浮遊するか、または、バーストオフ期間中に接地から接続切断される構成においては、ノードＮ３に直接的に結合されているキャパシタＣ５は、バーストオン－バーストオフ遷移中に電流が流れなくなる。言い換えれば、キャパシタＣ５に蓄積される電荷は、バーストン－バーストオフ遷移中に同じであり、そのため、その効果は、電荷保存式（２）、（３）および（４）から除去され得る。電圧ＶＰＬを求めるために使用される式は、式（６）に単純化することができる。
【0083】
いくつかの実施形態において、バーストオン－バーストオフ遷移中にＲＦ源アセンブリ１６３を通じてノードＮ５において結合されているキャパシタＣ２に流れる無視できる程度の電流が存在し、結果、Ｃ２を通じて流れる電流の大部分はまた、Ｃ３も通じて流れる。したがって、Ｃ２およびＣ３の系列は、値（Ｃ２Ｃ３）／（Ｃ２＋Ｃ３）のキャパシタのうちの１つとして扱われ、接地され得る。したがって、式（６）において、Ｖ５＝Ｖ６＝０であり、Ｃ２は、（Ｃ２Ｃ３）／（Ｃ２＋Ｃ３）に置換される。
【0084】
したがって、静電容量Ｃ１は、典型的には、ほとんどのシステムにおいて静電容量Ｃ２およびＣ３よりもはるかに大きいため、式（７）は、この例において、式（８）に示す浮遊バイアス要素の単純な式に縮小され得る。
ＶＰＬ≒Ｖ１－Ｖ２ （８）
ＶＰＬ≒Ｖ１－Ｖ２ （８）
【0085】
いずれにせよ、式（５）、（６）、（７）または（８）のいずれか、Ｃ１、Ｃ２、Ｃ３、および／またはＣ５の静電容量値の知識、ならびに、信号検出モジュール１８８を使用することによってバーストオン期間３１０およびバーストオフ期間３１４中に検出される測定電圧を使用して、ピークプラズマ電位ＶＰＬを算出することができ、結果、所望のクランプ電圧ＶＤＣＶを決定することができる。
【0086】
実施例２
別の例において、ノードＮ３において接続されているバイアス要素（たとえば、ＰＶ源１５０）は、バーストオフ期間中に一定の電圧Ｖ４（０など）において制御される。いくつかの実施形態において、バーストオン－バーストオフ遷移中にＲＦ源アセンブリ１６３を通じてノードＮ５において結合されているキャパシタＣ２に流れる無視できる程度の電流が存在し、結果、Ｃ２を通じて流れる電流の大部分はまた、Ｃ３も通じて流れる。このとき、図３Ｂに示されているシステム構成について式（９）を解くことによって、電圧ＶＰＬを求めることができる。
別の例において、ノードＮ３において接続されているバイアス要素（たとえば、ＰＶ源１５０）は、バーストオフ期間中に一定の電圧Ｖ４（０など）において制御される。いくつかの実施形態において、バーストオン－バーストオフ遷移中にＲＦ源アセンブリ１６３を通じてノードＮ５において結合されているキャパシタＣ２に流れる無視できる程度の電流が存在し、結果、Ｃ２を通じて流れる電流の大部分はまた、Ｃ３も通じて流れる。このとき、図３Ｂに示されているシステム構成について式（９）を解くことによって、電圧ＶＰＬを求めることができる。
【0087】
この場合、式（９）、Ｃ１、Ｃ２、Ｃ３、および／またはＣ５の静電容量値の知識、ならびに、信号検出モジュール１８８を使用することによるバーストオン期間３１０およびバーストオフ期間３１４中の測定電圧を使用して、ピークプラズマ電位ＶＰＬを算出することができ、結果、所望のクランプ電圧ＶＤＣＶを決定することができる。
【0088】
実施例３
別の例において、図５Ａに示されているシステム５００の構成に基づいて、式（２）は式（１０）に示すように書き換えることができる。この例において、図５Ａに概略的に示すように、ＲＦ源アセンブリ１６３は、ノードＮ５に接続されており、プラズマ処理中に基板バイアス電圧を生成するために利用される。この例において、ＰＶ波形ジェネレータ１５０は、システム５００に接続されていない。したがって、式（２）は、式（１０）に示すように書き換えることができる。
Ｃ１（ΔＶ１）Ｂｕｒｓｔ＋Ｃ２（ΔＶ２）Ｂｕｒｓｔ＝Ｃ１（ΔＶ１）Ｏｆｆ＋Ｃ２（ΔＶ２）Ｏｆｆ （１０）
別の例において、図５Ａに示されているシステム５００の構成に基づいて、式（２）は式（１０）に示すように書き換えることができる。この例において、図５Ａに概略的に示すように、ＲＦ源アセンブリ１６３は、ノードＮ５に接続されており、プラズマ処理中に基板バイアス電圧を生成するために利用される。この例において、ＰＶ波形ジェネレータ１５０は、システム５００に接続されていない。したがって、式（２）は、式（１０）に示すように書き換えることができる。
Ｃ１（ΔＶ１）Ｂｕｒｓｔ＋Ｃ２（ΔＶ２）Ｂｕｒｓｔ＝Ｃ１（ΔＶ１）Ｏｆｆ＋Ｃ２（ΔＶ２）Ｏｆｆ （１０）
【0089】
したがって、電圧ＶＰＬは、式（１１）を使用することによって求めることができる。
【0090】
この場合、式（１１）、Ｃ１およびＣ２の静電容量値の知識、ならびに、信号検出モジュール１８８を使用することによるバースト期間５１０およびバーストオフ期間５１４中の測定電圧を使用して、ピークプラズマ電位ＶＰＬを算出することができ、結果、所望のクランプ電圧ＶＤＣＶを決定することができる。
【0091】
プラズマ処理方法実施例
図６Ａは、処理チャンバにおける基板のプラズマ処理中に使用されるプロセスレシピの適用に基づいて所望のクランプ電圧を決定するための方法６００のプロセスフロー図である。図６Ａに加えて、方法６００は、図１Ａ～図５Ｂを参照して説明される。１つの実施形態において、方法６００は、ＣＰＵ１３３によって、コントローラ１２６のメモリ１３４内に記憶されているコンピュータ実行命令を実行することによって実施することができる。１つの実施形態において、方法６００は、少なくとも、処理６０６～６１４を含むクランプ電圧決定プロセス６０５を含む。
図６Ａは、処理チャンバにおける基板のプラズマ処理中に使用されるプロセスレシピの適用に基づいて所望のクランプ電圧を決定するための方法６００のプロセスフロー図である。図６Ａに加えて、方法６００は、図１Ａ～図５Ｂを参照して説明される。１つの実施形態において、方法６００は、ＣＰＵ１３３によって、コントローラ１２６のメモリ１３４内に記憶されているコンピュータ実行命令を実行することによって実施することができる。１つの実施形態において、方法６００は、少なくとも、処理６０６～６１４を含むクランプ電圧決定プロセス６０５を含む。
【0092】
処理６０２において、プラズマ１０１が処理チャンバ１００の処理領域１２９内に形成されるようにする処理レシピが、処理チャンバ１００内で開始される。いくつかの実施形態において、この処理中、ＲＦ源アセンブリ１６３は、プラズマ１０１を形成するために、ＲＦ周波数における十分なＲＦ電力を処理チャンバ内の電極に送達する。１つの例において、ＲＦ源アセンブリ１６３は、４０ＭＨｚなどの、４００ｋＨｚ～１００ＭＨｚのＲＦ周波数におけるＲＦ電力を、基板支持アセンブリ１３６内に配置されている支持体基部１０７に送達する。支持体基部１０７に送達されるＲＦ電力は、処理容積１２９内に配置されている処理ガスを使用することによって形成される処理プラズマ１０１を点火および維持するように構成されている。
【0093】
処理６０４において、コントローラ１２６は、バイアス電極１０４において第１のクランプ電圧を開始および確立するためのコマンド信号をＤＣ電圧源Ｐ２に送る。第１のクランプ電圧の大きさは、コントローラ１２６のメモリに記憶されている方策内のクランプ電圧に設定される。レシピの設定値は、概して、初期試験を通じて、または、一般知識によって、基板支持体内の上部誘電体層の絶縁破壊を引き起こさないように十分に低い大きさを有するが、基板背面ガス（たとえば、ヘリウム）を十分に封止するために基板受容面１０５Ａとの良好な熱的接触を達成するのには十分に高い大きさを有するレベルに設定される。
【0094】
処理６０６において、１つの実施形態において、ＰＶ波形ジェネレータ１５０は、バイアス電極１０４においてＰＶ波形を確立するＰＶ波形の系列を生成し始める。処理６０６中、ＰＶジェネレータ１５０は、ＰＶ波形のバースト３１６を生成し、処理チャンバ１００内のバイアス電極１０４に提供するように構成することができる。代替の実施形態において、ＲＦ源アセンブリ１６３は、処理チャンバ１００内の電極（たとえば、支持体基部１０７）において、図５Ｂに関連して論じたように、ＲＦ波形のバーストを生成し始める。
【0095】
いくつかの実施形態において、処理６０６中、バイアス電極１０４などの電極に印加されるパルス電圧レベル（たとえば、Ｖｐｐ）が、ＶＤＣＶおよびＶＰＬがパルス電圧Ｖｐｐとともにランプされている間に、キャパシタＣ１にまたがる実際のクランプ電圧が一定のままであるように、キャパシタＣ５およびＣ６を、それぞれ抵抗器Ｒ１およびＲ２を通じて充電または放電する（図３Ｂ）速度よりも大きくない所望のランプ速度において制御されることが望ましい。そのようなランプレート関係が満たされる場合、式（１）に従って、キャパシタＣ１にまたがる実際のクランプ電圧は、パルス電圧ランプ中にクランプ電圧設定値ＶＣｌａｍｐの近くに保たれる。抵抗器Ｒ１を通じたキャパシタＣ５の充電または放電速度は、ＲＣ時定数によって決定される。
τ１＝Ｒ１（Ｃ５） （１２）
抵抗器Ｒ２を通じたキャパシタＣ６の充電または放電速度は、ＲＣ時定数によって決定される。
τ２＝Ｒ２（Ｃ６） （１３）
したがって、パルス電圧レベルＶｐｐ変化のためのランプ時間は、ＲＣ時定数τ１およびτ２よりも大きくなければならない。いくつかの実施形態において、パルス電圧レベルＶｐｐのランプ時間は、ＲＣ時定数τ１およびτ２よりも少なくとも３倍に設定される。
τ１＝Ｒ１（Ｃ５） （１２）
抵抗器Ｒ２を通じたキャパシタＣ６の充電または放電速度は、ＲＣ時定数によって決定される。
τ２＝Ｒ２（Ｃ６） （１３）
したがって、パルス電圧レベルＶｐｐ変化のためのランプ時間は、ＲＣ時定数τ１およびτ２よりも大きくなければならない。いくつかの実施形態において、パルス電圧レベルＶｐｐのランプ時間は、ＲＣ時定数τ１およびτ２よりも少なくとも３倍に設定される。
【0096】
動作６０８において、バイアス電極１０４に印加されるパルス電圧レベル（たとえば、Ｖｐｐ）をランプしている間、信号検出モジュール１８８が、プラズマ処理レシピの実行中に処理チャンバ１００の異なる部分内で確立される波形を監視するために使用される。１つの例において、信号検出モジュール１８８は、経時的にパルス電圧レベルがランプされている間にバイアス電極１０４および支持体基部１０７において確立される波形を監視するように構成されている。１つの例において、バイアス電極１０４および支持体基部１０７において確立される波形は、それぞれ図３Ｂまたは図５Ａに示されているシステム３００または５００内のノードＮ１およびＮ５において確立される波形信号を測定することによって検出することができる。概して、処理６０８中、信号検出モジュール１８８は、図３Ａ、図４Ａまたは図５Ｂに示されている時点Ｔ１～Ｔ５のうちの１つまたは複数における波形信号の検出など、経時的にシステム内の様々なノードにおいて確立される波形信号を連続的に監視するか、または、繰り返しサンプリングするために使用される。
【0097】
処理６１０において、処理６０８中に収集される情報が、式（５）、（６）、（７）、（８）、（９）または（１１）などの、式（２）から導出される少なくとも１つの式を使用することによって、プラズマプロセス中にプラズマ電位を算出するために使用される。ピークプラズマ電位ＶＰＬを決定するために使用されることになる所望の式は、プラズマ処理中に使用されているシステム構成の知識、および／または、メモリ内に記憶されているソフトウェア命令に見出される設定に基づく。典型的には、パルス電圧レベル、ＲＦ電力、または他のプラズマ関連パラメータ（たとえば、圧力、ガス組成など）がプラズマ処理中に変化しているとき、コントローラ１２６のメモリに記憶されている命令内に組み込まれている関連式のうちの１つまたは複数を、ＣＰＵ１３３による記憶されている命令の実行中に使用して、処理中の任意の時点におけるピークプラズマ電位ＶＰＬを決定することができる。
【0098】
処理６１２において、目下のプラズマプロセスの後続の部分中に使用されることになる所望のクランプ電圧ＶＤＣＶが、式（１）および動作６１０の結果を使用することによって決定される。上述したように、式（１）に見出されるクランプ電圧設定値（ＶＣｌａｍｐ）は、レシピ内のクランプ電圧設定値、典型的には、コントローラ１２６のメモリ内に記憶されている所定の値である。
【0099】
動作６１４において、その後、上述したように、ＤＣ電圧源Ｐ２の電圧を適切に設定することによって、所望のクランプ電圧ＶＤＣＶをバイアス電極１０４に適用することができるように、コマンド信号が、コントローラ１２６またはフィードバックプロセッサ１２５によってＤＣ電圧源Ｐ２に送られる。いくつかの実施形態において、クランプ電圧決定プロセス６０５の動作６０６～６１４は、パルス電圧ランプ段階中に、少なくとももう１回、または、プラズマ処理中のバーストオン期間３１０中に所望のパルス電圧レベル（たとえば、Ｖｐｐ）が達成されるまで、繰り返される。いくつかの他の実施形態において、クランプ電圧決定プロセス６０５の動作６０８～６１４のみが、プラズマ処理中に１回または複数回繰り返される。１つの例において、動作６０８～６１４は、バーストオン期間３１０中に所望のパルス電圧レベル（たとえば、Ｖｐｐ）が達成されたのを受けて、１回または複数回繰り返される。
【0100】
動作６０８～６１４を１回または複数回実施した後にパルス電圧レベル（たとえば、Ｖｐｐ）の定常状態値が達成された後、ＤＣ電圧源Ｐ２の設定点またはＤＣ電圧源出力電圧ＶＢＣＭがメモリに記憶される動作６１６が実施される。いくつかの実施形態において、ＤＣ電圧源出力電圧ＶＢＣＭ値の中間設定点（たとえば、パルス電圧ランプ段階中に決定される最終でない値）を、将来のプラズマ処理シーケンスにおけるベースラインとして使用することができるように、メモリに記憶することが望ましい。メモリに記憶されているＤＣ電圧源出力電圧ＶＢＣＭの設定点は、同じまたは類似のプラズマ処理方策を使用して処理される追加の基板に対して実施される将来のプラズマプロセスにおいて使用することができる。簡潔に上述したように、プラズマ処理方策は、概して、処理チャンバ内に配置されている基板に対して実施される１つまたは複数のプラズマ処理パラメータを制御するように適合されている１つまたは複数の処理ステップを含む。１つまたは複数のプラズマ処理パラメータは、ＰＶ波形特性（たとえば、デューティサイクル、パルス電圧レベルＶｐｐ、バースト期間、バーストオフ期間、パルス電圧オン時間など）、チャンバ圧力、基板温度、ガス流速、ガス組成、および他の有用なパラメータを含むことができる。たとえば、ＰＶ波形ジェネレータ１５０は、０．０１ｋＶ～１０ｋＶのパルス電圧レベル（たとえば、Ｖｐｐ）を有するパルスを提供するように設定され、クランプネットワーク１１６のＤＣ電圧源出力電圧ＶＢＣＭは、＋２．５ｋＶなどの、－３ｋＶ～＋３ｋＶの一定のＤＣ電圧に設定される。
【0101】
図４Ｃを参照すると、いくつかの実施形態において、動作６０６中に形成されるＰＶ波形の生成されている系列は、バースト４９０内のＰＶ波形の系列を確立することを含む。バースト４９２中に形成されるＰＶ波形内に見出される「ロー」パルス電圧レベルＶｐｐは、バースト４９１内に見出される「ハイ」パルス電圧レベルＶｐｐよりも大幅に小さい大きさを有する。バースト４９１内に見出される「ハイ」パルス電圧レベルＶｐｐは、ピーク間パルス電圧がより大きいことに起因して、所望のクランプ電圧ＶＤＣＶ設定点に対する効果が最も大きくなる。したがって、いくつかの実施形態において、システムは、電極に結合されている電極バイアス回路の領域内で電荷保存が維持されるように構成されているため、「ロー」パルス電圧レベルＶｐｐを包含するバースト４９２が「ハイ」パルス電圧レベルＶｐｐを包含するバースト４９１とバーストオフ期間４９３との間に位置付けられる場合であっても、「ハイ」パルス電圧レベルＶｐｐ中に達成されるピークプラズマ電位ＶＰＬを使用して、ＤＣ電圧源出力電圧ＶＢＣＭの設定点を決定することができる。１つの例において、式（５）、（６）、（７）、（８）、（９）または（１１）のうちの１つを使用して、プラズマ処理中にプラズマ電位を決定するために使用される。
【0102】
図４Ｄを参照すると、いくつかの実施形態において、動作６０６中に形成されるＰＶ波形の生成されている系列は、バースト４９４内のＰＶ波形の系列を確立することを含む。いくつかの実施形態において、システムは、電極バイアス回路の領域内で電荷保存が維持されるように構成されているため、「ロー」パルス電圧レベルＶｐｐを包含するバースト４９２が「ハイ」パルス電圧レベルＶｐｐを包含するバースト４９１とバーストオフ期間４９３との間に位置付けられる場合であっても、「ハイ」パルス電圧レベルＶｐｐ中に達成されるピークプラズマ電位ＶＰＬを決定し、使用して、ＤＣ電圧源出力電圧ＶＢＣＭの設定点を決定することができる。したがって、式（５）、（６）、（７）、（８）、（９）または（１１）を使用して、プラズマ処理中にプラズマ電位を決定することができる。
【0103】
図６Ｂは、方法６００を少なくとも１回実施した後などの、先行するプラズマ処理シーケンスにおけるＤＣ電圧源出力電圧ＶＢＣＭの設定点の決定に基づいて所望のクランプ電圧ＶＤＣＶを送達するために使用される方法６５０のプロセスフロー図である。方法６５０は、ＣＰＵ１３３によって、コントローラ１２６のメモリ１３４によって記憶されているコンピュータ実施命令を実行することによって実施することができる。
【0104】
動作６５２において、プラズマ１０１を処理チャンバの処理領域１２９内に形成することによって、処理方策が、処理チャンバ内で開始される。動作６５２は、動作６０２に関連して上述した方法と同様に実施することができる。
【0105】
動作６５４において、コントローラ１２６は、バイアス電極１０４において第１のクランプ電圧を開始および確立するためのコマンド信号をＤＣ電圧源Ｐ２に送る。第１のクランプ電圧の大きさは、処理方策内の、または、コントローラ１２６のメモリに記憶されている設定点に基づいて設定される。１つの実施形態において、記憶される設定点は、方法６００内に見出される動作のうちの１つの実施からの結果などの、先行して実施されているプロセス中に使用されているＤＣ電圧源出力電圧ＶＢＣＭ値に基づく。
【0106】
動作６５６において、１つの実施形態において、ＰＶ波形ジェネレータ１５０は、バイアス電極１０４においてＰＶ波形を確立するＰＶ波形の系列を生成し始める。代替の実施形態において、ＲＦ源アセンブリ１６３は、処理チャンバ１００内の支持体基部１０７などの電極においてＲＦ波形を確立するＲＦ波形を生成し始める。動作６０６に関連して上述したように、電極に印加されるパルス電圧レベル（たとえば、Ｖｐｐ）は、Ｒ１およびＲ２を通じてＣ５およびＣ６を充電または放電するためのＲＣ時定数よりも大きい（たとえば、２倍または３倍大きい）時間期間内でランプされる。典型的には、動作６５６は、動作６０６に関連して上述した方法と同様に実施される。
【0107】
動作６５９において、動作６５６と同時に、基板に対して実施される処理ステップの少なくとも一部分中に所望のクランプ電圧ＶＤＣＶがＤＣ電圧源Ｐ２によってバイアス電極１０４において印加され、維持されるように、ＤＣ電圧源出力電圧ＶＢＣＭの設定点に達するために、コマンド信号が、コントローラ１２６またはフィードバックプロセッサ１２５によってＤＣ電圧源Ｐ２に送られる。方法６５０は、付加的に、処理チャンバ内で後続して処理される基板のすべてに対して実施することができる。しかしながら、１つまたは複数のプラズマ処理方策パラメータが任意の後続のプラズマプロセスにおいて改変される場合、これらの改変されたプラズマ処理方策パラメータを使用して実施される後続のプロセスのすべてに対して方法６００、および、次いで方法６５０を実施することが望ましい場合がある。
【0108】
いくつかの実施形態において、方法６００のステップ６０８～６１４は、クランプ電圧設定点ＶＣｌａｍｐを維持するためにＤＣ電圧源Ｐ２の異なるＤＣ電圧源出力電圧ＶＢＣＭをもたらすプラズマ特性およびピークプラズマ電位ＶＰＬドリフトを調整するための処理ステップ内で繰り返し使用することができる。
【0109】
ＤＣバイアス分析例
いくつかの実施形態において、処理中に基板に印加されるＤＣバイアス（ＶＤＣ Ｂｉａｓ）の量が算出され、その後、プラズマ処理方策の１つまたは複数の部分中に処理パラメータのうちの１つまたは複数を調整するために使用される。対称な波形（たとえば、正弦波形（ＲＦ波形）またはＳ字状波形）が送達されるプラズマ処理中の任意の時点におけるＤＣバイアスは、式（１４）を使用することによって算出することができる。
ＶＤＣ Ｂｉａｓ＝（ＶＰＬ－Ｖｐｐ）／２ （１４）
いくつかの実施形態において、処理中に基板に印加されるＤＣバイアス（ＶＤＣ Ｂｉａｓ）の量が算出され、その後、プラズマ処理方策の１つまたは複数の部分中に処理パラメータのうちの１つまたは複数を調整するために使用される。対称な波形（たとえば、正弦波形（ＲＦ波形）またはＳ字状波形）が送達されるプラズマ処理中の任意の時点におけるＤＣバイアスは、式（１４）を使用することによって算出することができる。
ＶＤＣ Ｂｉａｓ＝（ＶＰＬ－Ｖｐｐ）／２ （１４）
【0110】
本明細書に記載されている動作のうちの１つまたは複数の最中、信号検出モジュール１８８およびコントローラ１２６は、１つまたは複数のコンピュータ実施命令を使用してＤＣバイアスおよび／またはピークＤＣバイアスを決定することができるように、経時的にシステム内の様々なノードにおいて確立される波形信号を検出および監視するために使用される。
【0111】
本明細書において開示されている実施形態のうちの１つまたは複数の態様は、複数の基板に対して実施されるプラズマ処理結果を改善するために処理中に基板を信頼可能にバイアスおよびクランプするシステムおよび方法を含む。
【0112】
開示されている技術は、下記に提供するいくつかの非限定的な例において表現することができる。
【0113】
例１：基板支持面、第１のバイアス電極、第１のバイアス電極と基板支持面との間に配置されている第１の誘電体層を備える、基板支持アセンブリと、波形ジェネレータと、波形ジェネレータを第１のバイアス電極に電気的に結合する第１の電力送達ラインであって、ブロッキングキャパシタを備える、第１の電力送達ラインと、ブロッキングキャパシタとバイアス電極との間の第１の点において第１の電力送達ラインに結合されているクランプネットワークであって、第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、第１の点と直流（ＤＣ）電圧源の出力との間に結合されているブロッキング抵抗器とを備える、クランプネットワークと、ブロッキングキャパシタとバイアス電極との間に配置されている点において第１の電力送達ラインに結合されている第１の信号トレースから第１の電気信号を受信するように構成されている信号検出モジュールと、信号検出モジュールと通信し、受信電気信号内で受信される情報に起因して直流（ＤＣ）電圧源によって第１の点において第１の電力送達ラインに供給される電圧の大きさを制御するように構成されているコントローラとを備える、プラズマ処理チャンバ。
【0114】
例２：波形ジェネレータは、第１の時間期間中は複数のパルス状電圧波形を生成し、第２の時間期間は複数のパルス状電圧波形の生成を休止するように構成されており、第１の時間期間中に信号検出モジュールによって受信される電気信号の第１の部分は、第１の電圧レベルを含む、生成されている複数のパルス状電圧波形のうちの１つの波形の第１の部分を含み、第２の時間期間中に信号検出モジュールによって受信される電気信号の第２の部分は、第２の電圧レベルを含み、メモリに記憶されているコンピュータ実施命令が、プロセッサによって実行されると、コントローラが第１の電力送達ラインに供給される電圧の大きさを制御する前に、第１の電圧レベルを第２の電圧レベルと比較するように構成されている、例１に記載のプラズマ処理チャンバ。
【0115】
例３：基板支持アセンブリは、静電チャックを備え、静電チャックは、第１の誘電体層および第１のバイアス電極を備える、例１に記載のプラズマ処理チャンバ。
【0116】
例４：ブロッキング抵抗器は、１００キロオームよりも大きい抵抗を有する、例１に記載のプラズマ処理チャンバ。
【0117】
例５：基板支持アセンブリは、支持体基部と、支持体基部と第１のバイアス電極との間に配置されている第２の誘電体層とをさらに備え、波形ジェネレータは、第１の導電体を通じて第１のバイアス電極に電気的に結合されているパルス状電圧波形ジェネレータを含み、第１のバイアス電極においてパルス状電圧波形を確立するように構成されており、無線周波数ジェネレータが、第２の電力送達ラインを通じて支持体基部に電気的に結合されており、支持体基部において無線周波数電圧波形を確立するように構成されており、信号検出モジュールは、第２の電力送達ラインに結合されている第２の信号トレースから第２の電気信号を受信するようにさらに構成されている、例１に記載のプラズマ処理チャンバ。
【0118】
例６：第１の誘電体層は、約０．１ｍｍ～約２ｍｍの厚さを有する、例１に記載のプラズマ処理チャンバ。
【0119】
例７：クランプネットワークは、波形ジェネレータと並列に接続されており、クランプネットワークは、第１の点と直流（ＤＣ）電圧源との間でブロッキング抵抗器と並列に結合されている第１のダイオードであって、ダイオードのアノード側は第１の点に結合されている、第１のダイオードと、ダイオードのカソード側と接地との間に結合されている第１のキャパシタとをさらに備え、ＤＣ電圧源と直列の第２の抵抗器が、第１のキャパシタと並列に結合されている、例１に記載のプラズマ処理チャンバ。
【0120】
例８：基板支持アセンブリは、第２のバイアス電極をさらに備え、第１のバイアス電極および第２のバイアス電極は、各々、エッジ制御電極およびチャック極電極を含む群から選択される、例１に記載のプラズマ処理チャンバ。
【0121】
例９：基板支持面、第１の電極、第１の電極と基板支持面との間に配置されている第１の誘電体層を備える、基板支持アセンブリと、波形ジェネレータと、波形ジェネレータを第１の電極に電気的に結合する第１の電力送達ラインであって、ブロッキングキャパシタを備える、第１の電力送達ラインと、ブロッキングキャパシタと第１の電極との間の第１の点において第１の電力送達ラインに結合されているクランプネットワークであって、第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、第１の点と直流（ＤＣ）電圧源との間に結合されているブロッキング抵抗器とを備える、クランプネットワークと、ブロッキングキャパシタと第１の電極との間に配置されている点において第１の電力送達ラインに結合されている第１の信号トレースから第１の電気信号を受信するように構成されている信号検出モジュールとを備える、プラズマ処理チャンバ。
【0122】
例１０：第１の点と直流（ＤＣ）電圧源との間でブロッキング抵抗器と並列に結合されているダイオードをさらに備え、ダイオードのアノード側は第１の点に結合されている、例９に記載のプラズマ処理チャンバ。
【0123】
例１１：波形ジェネレータは、第１の時間期間中は複数のパルス状電圧波形を生成し、第２の時間期間は複数のパルス状電圧波形の生成を休止するように構成されており、第１の時間期間中に信号検出モジュールによって受信される電気信号の第１の部分は、第１の電圧レベルを含む、生成されている複数のパルス状電圧波形のうちの１つの波形の第１の部分を含み、第２の時間期間中に信号検出モジュールによって受信される電気信号の第２の部分は、第２の電圧レベルを含み、メモリに記憶されているコンピュータ実施命令が、プロセッサによって実行されると、コントローラが第１の電力送達ラインに供給される電圧の大きさを制御する前に、第１の電圧レベルを第２の電圧レベルと比較するように構成されている、例９に記載のプラズマ処理チャンバ。
【0124】
例１２：基板支持アセンブリは、静電チャックを備え、静電チャックは、第１の誘電体層および第１の電極を備える、例９に記載のプラズマ処理チャンバ。
【0125】
例１３：ブロッキング抵抗器は、１００キロオームよりも大きい抵抗を有する、例９に記載のプラズマ処理チャンバ。
【0126】
例１４：基板支持アセンブリは、支持体基部と、支持体基部と第１の電極との間に配置されている第２の誘電体層とをさらに備え、波形ジェネレータは、第１の導電体を通じて第１の電極に電気的に結合されているパルス状電圧波形ジェネレータを含み、第１の電極においてパルス状電圧波形を確立するように構成されており、無線周波数ジェネレータが、第２の電力送達ラインを通じて支持体基部に電気的に結合されており、支持体基部において無線周波数電圧波形を確立するように構成されており、信号検出モジュールは、第２の電力送達ラインに結合されている第２の信号トレースから第２の電気信号を受信するようにさらに構成されている、例９に記載のプラズマ処理チャンバ。
【0127】
例１５：第１の誘電体層は、約０．１ｍｍ～約２ｍｍの厚さを有する、例９に記載のプラズマ処理チャンバ。
【0128】
例１６：クランプネットワークは、波形ジェネレータと並列に接続されており、クランプネットワークは、第１の点と直流（ＤＣ）電圧源との間でブロッキング抵抗器と並列に結合されている第１のダイオードであって、ダイオードのアノード側は第１の点に結合されている、第１のダイオードと、ダイオードのカソード側と接地との間に結合されている第１のキャパシタとをさらに備え、ＤＣ電圧源と直列の第２の抵抗器が、第１のキャパシタと並列に結合されている、例９に記載のプラズマ処理チャンバ。
【0129】
例１７：第１の電極は、エッジ制御電極またはチャック極電極を含む、例９に記載のプラズマ処理チャンバ。
【0130】
例１８：基板をプラズマ処理するための方法であって、処理チャンバの処理領域内でプラズマを生成することであって、処理領域は、基板支持面、第１のバイアス電極、および第１のバイアス電極と基板支持面との間に配置されている第１の誘電体層を備える基板支持体を備える、プラズマを生成することと、第１の時間期間中に、１つまたは複数の波形を、波形ジェネレータから第１の電力送達ラインを通じて第１のバイアス電極に送達することと、第２の時間期間の間、１つまたは複数の波形の第１のバイアス電極への送達を休止することと、第１のクランプ電圧をクランプネットワークから第１のバイアス電極に印加することと、第１の電力送達ライン上に配置されている第１の点において第１の電力送達ラインに結合されている信号トレースから電気信号を受信することによって、第１の時間期間中に１つまたは複数の波形の少なくとも１つの特性を検出することと、第２の時間期間中に信号トレースから受信される電気信号の少なくとも１つの特性を検出することと、第１のバイアス電極に印加される第１のクランプ電圧を、第１の時間期間中に信号トレースから受信されている１つまたは複数の波形の検出された特性、および第２の時間期間中に信号トレースから受信される電気信号の検出された少なくとも１つの特性に基づいて調整することとを含む、方法。
【0131】
例１９：複数のパルスは、第１の時間期間中に波形ジェネレータから提供され、複数のパルスの各々は、パルス電圧レベルを有し、第１の時間期間の第２の部分中に、複数のパルスのうちの１つまたは複数のパルスのパルス電圧レベルは、第１の時間期間の第１の部分内に提供される１つまたは複数のパルスに対して増大される、例１８に記載の方法。
【0132】
例２０：第１の時間期間の部分中に第１のクランプ電圧を印加することは、クランプネットワークによってバイアス電極に供給される電圧を増大させることを含む、例１９に記載の方法。
【0133】
例２１：クランプネットワークは、第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、第１の点とＤＣ源との間に結合されているブロッキング抵抗器とを備える、例１８に記載の方法。
【0134】
例２２：１つまたは複数の波形は、各々、パルス電圧レベルを含み、第１の時間期間の一部分中に、パルス電圧レベルは第１の電圧レベルから第２の電圧レベルに増大される、例２１に記載の方法。
【0135】
例２３：第１の電力送達ラインは、波形ジェネレータとバイアス電極との間に配置されているブロッキングキャパシタを備え、クランプネットワークの電圧は、ブロッキングキャパシタにわたる電圧のランプと実質的に同等の速度においてランプする、例２２に記載の方法。
【0136】
例２４：ブロッキング抵抗器は、１００キロオームよりも大きい抵抗を有する、例２１に記載の方法。
【0137】
例２５：いかなる時点においてもブロッキング抵抗器を通じて接地に流れるＤＣ電流は、約２０ｍＡ未満である、例２１に記載の方法。
【0138】
例２６：第１の時間期間の一部分中に第１のクランプ電圧を印加することは、クランプネットワークによってバイアス電極に供給される電圧を増大させることを含む、例１８に記載の方法。
【0139】
例２７：第１の時間期間の一部分中に第１のクランプ電圧を印加することは、クランプネットワークによってバイアス電極に供給される電圧を減少させることを含む、例１８に記載の方法。
【0140】
例２８：第１の時間期間中に達成されるピークプラズマ電位を、第１の時間期間中に検出される１つまたは複数の波形の少なくとも１つの特性、および第２の時間期間中に検出される電気信号の少なくとも１つの特性を分析することによって決定することをさらに含む、例１８に記載の方法。
【0141】
例２９：第１のクランプ電圧を調整することは、所望のクランプ電圧を形成するために、決定されたピークプラズマ電位を、メモリに記憶されているクランプ電圧設定点の一定の値に加算することと、制御信号をクランプネットワークの直流（ＤＣ）電圧源に送達することとをさらに含み、制御信号は、形成されている所望のクランプ電圧に関係する情報を含む、例２８に記載の方法。
【0142】
例３０：第１の時間期間中に１つまたは複数の波形の少なくとも１つの特性を検出することは、１つまたは複数のパルス状電圧波形のうちの１つのパルス状電圧波形のピークにおける第１の電圧を検出することを含み、第２の時間期間中に１つまたは複数の波形の少なくとも１つの特性を検出することは、第２の時間期間中に第２の電圧を検出することを含む、例１８に記載の方法。
【0143】
例３１：第１のバイアス電極に印加される第１のクランプ電圧を、検出された特性に基づいて調整することは、第１の電圧と第２の電圧との間の差を決定することと、第１の電圧と第２の電圧との間の決定された差に基づいてプラズマ電位値を決定することとをさらに含み、第１のクランプ電圧を調整することは、基板バイアス電圧を第１のバイアス電極に送達することを含み、基板バイアス電圧は、決定されたプラズマ電位値と、以前に決定されたクランプ電圧設定点値との合計を含む、例３０に記載の方法。
【0144】
例３２：プラズマ電位値を決定することは、第１の電圧と第２の電圧との間の決定された差に、合成回路容量値を乗算することをさらに含み、合成回路容量値は、第１の点に直接的に結合されている回路要素の静電容量値を含む、例３１に記載の方法。
【0145】
例３３：基板をプラズマ処理するための方法であって、処理チャンバの処理領域内でプラズマを生成することであって、処理領域は、基板支持面、第１のバイアス電極、および第１のバイアス電極と基板支持面との間に配置されている第１の誘電体層を備える基板支持体を備える、プラズマを生成することと、第１の時間期間中に、波形ジェネレータから第１の電力送達ラインを通じて第１のバイアス電極に複数のパルス状電圧波形を送達することであって、第１の電力送達ラインは、波形ジェネレータとバイアス電極との間に配置されているブロッキングキャパシタを備える、複数のパルス状電圧波形を送達することと、第２の時間期間全体中に、複数のパルス状電圧波形の第１のバイアス電極への送達を休止することと、第１のクランプ電圧をクランプネットワークから第１のバイアス電極に印加することと、ブロッキングキャパシタとバイアス電極との間に配置されている第１の点において第１の電力送達ラインに結合されている信号トレースから電気信号を受信することによって、第１の時間期間中に送達されている複数のパルス状電圧波形のうちの１つまたは複数の少なくとも１つの特性を検出することと、第２の時間期間中に信号トレースから受信される電気信号の少なくとも１つの特性を検出することと、送達されている複数のパルス状電圧波形のうちの１つまたは複数の検出された特性、ならびに、第１の時間期間および第２の時間期間中に信号トレースから受信される電気信号の少なくとも１つの特性に基づいて、第１のバイアス電極に印加される第１のクランプ電圧を調整することとを含む、方法。
【0146】
例３４：複数のパルス状電圧波形が、第１の時間期間中に波形ジェネレータから提供され、複数のパルスの各々は、パルス電圧レベルを有し、第１の時間期間の第２の部分中に、複数のパルスのうちの１つまたは複数のパルスのパルス電圧レベルは、第１の時間期間の第１の部分内に提供される１つまたは複数のパルスに対して増大される、例３３に記載の方法。
【0147】
例３５：第１の時間期間の部分中に第１のクランプ電圧を印加することは、クランプネットワークによってバイアス電極に供給される電圧を増大させることを含む、例３４に記載の方法。
【0148】
例３６：クランプネットワークは、第１の点と接地との間に結合されている直流（ＤＣ）電圧源と、第１の点とＤＣ源との間に結合されているブロッキング抵抗器とを備える、例３３に記載の方法。
【0149】
例３７：１つまたは複数の波形は、各々、パルス電圧レベルを含み、第１の時間期間の一部分中に、パルス電圧レベルは第１の電圧レベルから第２の電圧レベルに増大される、例３６に記載の方法。
【0150】
例３８：いかなる時点においてもブロッキング抵抗器を通じて接地に流れるＤＣ電流は、約２０ｍＡ未満である、例３６に記載の方法。
【0151】
例３９：第１の時間期間中に達成されるピークプラズマ電位を、第１の時間期間中に検出される１つまたは複数の波形の少なくとも１つの特性、および第２の時間期間中に検出される電気信号の少なくとも１つの特性を分析することによって決定することをさらに含む、例３３に記載の方法。
【0152】
例４０：第１のクランプ電圧を調整することは、所望のクランプ電圧を形成するために、決定されたピークプラズマ電位を、メモリに記憶されているクランプ電圧設定点の一定の値に加算することと、制御信号をクランプネットワークの直流（ＤＣ）電圧源に送達することとをさらに含み、制御信号は、形成されている所望のクランプ電圧に関係する情報を含む、例３９に記載の方法。
【0153】
例４１：第１の時間期間中に１つまたは複数の波形の少なくとも１つの特性を検出することは、１つまたは複数のパルス状電圧波形のうちの１つのパルス状電圧波形のピークにおける第１の電圧を検出することを含み、第２の時間期間中に１つまたは複数の波形の少なくとも１つの特性を検出することは、第２の時間期間中に第２の電圧を検出することを含む、例３３に記載の方法。
【0154】
例４２：第１のバイアス電極に印加される第１のクランプ電圧を、検出された特性に基づいて調整することは、第１の電圧と第２の電圧との間の差を決定することと、第１の電圧と第２の電圧との間の決定された差に基づいてプラズマ電位値を決定することとをさらに含み、第１のクランプ電圧を調整することは、基板バイアス電圧を第１のバイアス電極に送達することを含み、基板バイアス電圧は、決定されたプラズマ電位値と、以前に決定されたクランプ電圧設定点値との合計を含む、例４１に記載の方法。
【0155】
例４３：プラズマ電位値を決定することは、第１の電圧と第２の電圧との間の決定された差に、合成回路容量値を乗算することをさらに含み、合成回路容量値は、第１の点に直接的に結合されている回路要素の静電容量値を含む、例４２に記載の方法。
【0156】
上記は、本開示の実施形態を対象としているが、本開示の他のおよびさらなる実施形態を、その基本範囲から逸脱することなく考案することができ、その範囲は、添付の特許請求の範囲によって決定される。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図5A】
【図5B】
【図6A】
【図6B】
【国際調査報告】