特表 2024-519912 双極子領域を有するＶ－ＮＡＮＤスタック

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-21

(54)【発明の名称】双極子領域を有するＶ－ＮＡＮＤスタック

(51)【国際特許分類】

   H10B 43/27 20230101AFI20240514BHJP

   H01L 21/336 20060101ALI20240514BHJP

   H01L 21/316 20060101ALI20240514BHJP

【ＦＩ】

H10B43/27

H01L29/78 371

H01L21/316 X

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023571910

(86)(22)【出願日】2022-05-23

(85)【翻訳文提出日】2024-01-15

(86)【国際出願番号】 US2022030485

(87)【国際公開番号】W WO2022251091

(87)【国際公開日】2022-12-01

(31)【優先権主張番号】17/329,484

(32)【優先日】2021-05-25

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ヤン， ヨン

(72)【発明者】

【氏名】レンチ， ジャックリーン エス．

(72)【発明者】

【氏名】ヤン， イーシオン

(72)【発明者】

【氏名】スブラマニアン， プラディープ ケー．

(72)【発明者】

【氏名】ガンディコッタ， シュリーニヴァース

【テーマコード（参考）】

5F058

5F083

5F101

【Ｆターム（参考）】

5F058BC03

5F058BF24

5F058BF29

5F058BF37

5F058BH01

5F083EP22

5F083EP76

5F083GA09

5F083GA10

5F083GA27

5F083HA02

5F083HA06

5F083JA02

5F083JA04

5F083JA19

5F083JA39

5F083JA40

5F083KA01

5F083PR21

5F083PR33

5F101BB02

5F101BD16

5F101BD30

5F101BD34

5F101BH16

(57)【要約】

メモリデバイスは、交互に配置された酸化ケイ素層とワードライン層とのスタックを備え、ワードライン層の各々が、酸化ケイ素層に隣接した双極子領域を備え、双極子領域は、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含む。双極子領域は、双極子膜を、ワードライン層のゲート酸化物層の中に押し込むことによって形成され、あらゆる残留双極子膜が除去される。
【選択図】図１

【特許請求の範囲】

【請求項1】

交互に配置された酸化ケイ素層とワードライン層とのスタックを備えるメモリデバイスであって、
前記ワードライン層の各々が、前記酸化ケイ素層に隣接した双極子領域を備え、前記双極子領域が、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含む、
メモリデバイス。

【請求項2】

前記双極子金属が、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、またはこれらの混合物を含む、請求項１に記載のメモリデバイス。

【請求項3】

各ワードライン層が、ゲート金属酸化物層における前記双極子領域と、ゲート金属充填層とを備える、請求項１に記載のメモリデバイス。

【請求項4】

前記双極子金属が前記ゲート金属酸化物層の金属の電気陰性度よりも高い電気陰性度を有する、請求項３に記載のメモリデバイス。

【請求項5】

前記ゲート金属酸化物層が酸化アルミニウムを含み、前記双極子金属が、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、またはこれらの混合物を含む、請求項３に記載のメモリデバイス。

【請求項6】

前記ゲート金属酸化物層がハフニウム酸化物を含み、前記双極子金属が、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、またはこれらの混合物を含む、請求項３に記載のメモリデバイス。

【請求項7】

前記ゲート金属充填層がタングステン（Ｗ）またはモリブデン（Ｍｏ）を含む、請求項３に記載のメモリデバイス。

【請求項8】

各ワードライン層が、前記ゲート金属酸化物層と前記ゲート金属充填層との間にバリア層をさらに備える、請求項３に記載のメモリデバイス。

【請求項9】

前記バリア層が窒化チタン（ＴｉＮ）を含む、請求項８に記載のメモリデバイス。

【請求項10】

前記交互に配置された酸化ケイ素層およびワードライン層のうち少なくともいくつかの厚さを貫通する複数のメモリホールをさらに備え、各メモリホールが、メモリホール半導体材料によって取り囲まれたコア酸化物を有する、請求項１に記載のメモリデバイス。

【請求項11】

基板上のメモリスタックであって、
前記基板上の、複数の、交互に配置された酸化ケイ素層およびワードライン層と、
前記交互に配置された酸化ケイ素層およびワードライン層のうち少なくともいくつかの厚さを貫通する複数のメモリホールとを備える、メモリスタックであって、
各ワードライン層が、１つまたは複数の双極子領域を含むゲート酸化物層と、ゲート金属充填層と、任意選択の、前記ゲート酸化物層と前記ゲート金属充填層との間のバリア層とを備え、前記双極子領域が、各酸化ケイ素層および前記メモリホールの一部に隣接しており、前記双極子領域が、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含み、前記双極子金属が、ゲート金属酸化物層の金属の電気陰性度よりも高い電気陰性度を有する、
メモリスタック。

【請求項12】

前記ゲート酸化物層がハフニウム酸化物を含み、前記双極子金属が、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、またはこれらの混合物を含む、請求項１１に記載のメモリスタック。

【請求項13】

前記ゲート酸化物層が酸化アルミニウムを含み、前記双極子領域が、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、またはこれらの混合物を含む、請求項１１に記載のメモリスタック。

【請求項14】

各ワードライン層が前記バリア層を備え、前記バリア層が窒化チタン（ＴｉＮ）を含む、請求項１１に記載のメモリスタック。

【請求項15】

メモリスタックを形成する方法であって、
基板上のメモリスタックの酸化ケイ素層間の交互の開口部にゲート金属酸化物層を堆積することと、
前記基板の表面を、双極子金属を含む前駆体に曝露し、任意選択で、窒素、酸素、および／または炭素を含む共剤に曝露することによって、双極子膜を準備することと、
任意選択で、前記基板を熱処理に晒して双極子領域を形成することと、
前記開口部に金属ゲート充填層を堆積することと
を含む、方法。

【請求項16】

前記双極子膜が、２００℃から５００℃の範囲の第１の基板温度において原子層堆積を使用して準備される、請求項１５に記載の方法。

【請求項17】

前記双極子膜がゲート酸化物層上に準備され、前記基板を熱処理に晒すことにより、前記ゲート金属酸化物層の中に前記双極子膜を押し込んで前記双極子領域を形成し、前記方法が、前記双極子膜のあらゆる残留物を除去することを含む、請求項１５に記載の方法。

【請求項18】

前記熱処理が少なくとも７００℃の第２の基板温度において行われる、請求項１５に記載の方法。

【請求項19】

前記双極子金属が、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、またはこれらの混合物を含む、請求項１５に記載の方法。

【請求項20】

第１の前駆体が金属ハロゲン化物または金属有機化合物を含み、かつ／または前記共剤が、ＮＨ_３、Ｎ_２、Ｎ_２Ｈ_２、Ｎ_２Ｈ_４、窒素含有プラズマ、Ｈ_２Ｏ、Ｈ_２Ｏ_２、Ｏ_３、エタノール、メタン（ＣＨ_４）、Ｈ_２、およびこれらの組み合わせからなる群から選択された第２の化合物を含む、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、一般に、垂直ＮＡＮＤ（Ｖ－ＮＡＮＤ）メモリデバイスまたは３Ｄ ＮＡＮＤメモリデバイスにおける双極子領域に関する。特定の実施形態では、メモリデバイスのメモリスタックは、交互に配置された酸化ケイ素層とワードライン層とを含み、それぞれのワードライン層が、酸化ケイ素層に隣接する双極子領域を備える。

【背景技術】

【0002】

半導体技術は急速に進歩しており、技術の進歩に伴って、デバイスの寸法が縮小し、単位空間あたりの処理およびストレージの高速化をもたらしている。ＮＡＮＤデバイスでは、スケーリングは、層の数を、４８Ｐから３００Ｐ超に増やすことを包含する（一般に酸化物／窒化物スタックと称される）。交互に配置された酸化物の層および窒化物の層を有する既存のＶ－ＮＡＮＤメモリスタックは、ワードラインを構築するための置換金属ゲート（ＲＭＧ）処理を必要とする。酸化物／窒化物の型の窒化物層が、通常は、タングステン（Ｗ）またはモリブデン（Ｍｏ）のワードライン金属（またはゲート金属）によって置換される。

【0003】

酸化物／窒化物の型のスタックからＳｉＮを除去して導出されるワードラインの厚さが縮小し、しかも、より薄いＴｉＮバリアもしくは接着層またはバリアがない金属充填設計が望まれると、ワードラインの読出し／書込みのための閾値電圧（Ｖ_ｔ）に影響が及ぶ。

【0004】

したがって、デバイスがより小さくなるとき、閾値電圧（Ｖ_ｔ）が一貫したデバイスを提供することができるシステムおよび方法が必要になる。

【発明の概要】

【0005】

本開示の１つまたは複数の実施形態は、交互に配置された酸化ケイ素層およびワードライン層のスタックを備えるメモリデバイスを対象とするものであり、ワードライン層の各々が、酸化ケイ素層に隣接した双極子領域を備え、双極子領域は、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含む。

【0006】

本開示のさらなる実施形態は、基板上の、複数の、交互に配置された酸化ケイ素層およびワードライン層と、交互に配置された酸化ケイ素層およびワードライン層のうち少なくともいくつかの厚さを貫通する複数のメモリホールとを備える、基板上のメモリスタックを対象とするものであり、各ワードライン層が、１つまたは複数の双極子領域を含むゲート酸化物層と、ゲート金属充填層と、任意選択の、ゲート酸化物層とゲート金属充填層との間のバリア層とを備え、双極子領域が、各酸化ケイ素層およびメモリホールの一部に隣接しており、双極子領域が、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含み、双極子金属は、ゲート金属酸化物層の金属の電気陰性度よりも高い電気陰性度を有する。

【0007】

本開示のさらなる実施形態は、メモリスタックを形成する方法を対象とするものであり、この方法は、基板上のメモリスタックの酸化ケイ素層間の交互の開口部にゲート金属酸化物層を堆積することと、基板の表面を、双極子金属を含む前駆体に曝露し、任意選択で、窒素、酸素、および／または炭素を含む共剤に曝露することによって、双極子膜を準備することと、任意選択で、基板を熱処理して双極子領域を形成することと、双極子膜のあらゆる残留物を除去することと、開口部に金属ゲート充填層を堆積することとを含む。１つまたは複数の実施形態では、ゲート酸化物層上に双極子膜が準備され、基板を熱処理に晒すことにより、ゲート金属酸化物層の中に双極子膜を押し込んで双極子領域を形成し、この方法は、双極子膜のあらゆる残留物を除去することを含む。１つまたは複数の実施形態では、双極子領域を形成するために、酸化ケイ素層上に双極子膜が準備され、双極子膜上にゲート金属酸化物層が堆積される。

【0008】

上記で列挙された本開示の特徴が詳細に理解され得るように、上記で簡単に要約された本開示のより詳細な説明が、実施形態を参照することによって得られるはずであり、実施形態のうちいくつかが添付図に示されている。しかしながら、添付図面は本開示の典型的な実施形態のみを示しており、したがって本発明の範囲を限定するものと見なされるべきではなく、というのは、本開示は、他の同様に有効な実施形態に適合し得るからであることに留意されたい。

【図面の簡単な説明】

【0009】

【図1】本開示の１つまたは複数の実施形態によるメモリデバイスの切欠断面斜視図である。

【図2】本開示の１つまたは複数の実施形態によるメモリデバイススタックの断面図である。

【図3】本開示の１つまたは複数の実施形態による、双極子領域を形成する方法の流れ図である。

【図4】本開示の１つまたは複数の実施形態によるクラスタツールの図である。

【図5】抵抗率（μΩ－ｃｍ）とスタック厚さ（Å）の関係を示すグラフである。

【発明を実施するための形態】

【0010】

本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の記述で説明される構造または処理ステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々なやり方で実施または実行され得る。

【0011】

本明細書および添付の特許請求の範囲で使用される「基板」という用語は、処理が作用する表面または表面の一部を指す。基板に対する参照は、文脈がそうでないことを明白に示さない限り、基板の一部のみを指す場合もあることが、当業者には理解されよう。加えて、基板上の堆積に対する参照は、ベア基板と、１つまたは複数の膜または特徴が上に堆積または形成されている基板との両方を意味し得る。

【0012】

本明細書で使用される「基板」は、任意の基板、または製造処理中に膜処理を実行される、基板上に形成された材料表面を指す。たとえば、処理を実行され得る基板表面は、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン（ＩＢＭが開発したもの）、シリコンオンインシュレータ（ＳＯＩ）、炭素添加酸化ケイ素、アモルファスシリコン、不純物添加シリコン、ゲルマニウム、砒化ガリウム、ガラス、サファイア、ならびに金属、金属窒化物、合金などの任意の他の材料、および他の導電性材料などの材料を含む。基板は、半導体ウエハを制限なく含む。基板は、基板表面の研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、ｅビーム硬化および／または焼成のために、前処理に晒されてもよい。本開示では、以下でより詳細に開示されるように、基板自体の表面に対する直接的な膜処理に加えて、基板上に形成された下層に対して、開示された膜処理ステップのうち任意のものが実行され得、「基板表面」という用語は、文脈が指示するような下層を含むように意図されている。したがって、たとえば、基板表面上に膜／層または部分的な膜／層が堆積されていれば、新たに堆積された膜／層の露出した表面が基板表面になる。

【0013】

疑問の余地がないように、本明細書で開示される材料の特定は、化学量論比を含意しない。たとえば、ＴｉＮ材料はチタンおよび窒素を含有している。これらの成分の比は、１：１であってよく、そうでなくてもよい。

【0014】

本開示の実施形態は、Ｖ－ＮＡＮＤ金属化におけるボリュームレス双極子ベースの閾値電圧（Ｖ_ｔ）調整に関する。有利には、ワードライン厚さが縮小するとき、適切な閾値電圧（Ｖ_ｔ）を有するメモリスタックを準備するために、酸化ケイ素層とゲート金属酸化物層との間の双極子形成が使用され得る。双極子領域は、たとえばＴｉＮのようなバリア層または接着層が、厚さを縮小されるかまたは残らず除去されると、Ｖ_ｔが高まる。いくつかの既存の技術については、ＴｉＮバリア層の厚さは２０Å～３０Åの範囲である。

【0015】

ＴｉＮバリア層の厚さが縮小してゼロになるのにつれて、抵抗率が低下する。酸化ケイ素の抵抗率およびワードラインスタック（双極子領域なし）に関する試験の結果が、図５に示され、表１に要約されている。技術のさらなる進化に伴って、さらなる抵抗率改善が期待され得る。

【0016】

４０Åのα－Ｗでの２０ｎｍのスタック厚さにおける挿入値に関して、バリアがないスタックの抵抗率（１５μΩ・ｃｍ）は、ＴｉＮのバリア含有スタックの抵抗率（２３μΩ・ｃｍ）に対して３５％低下した。バリアがないスタック（１５Åのα－Ｗ）の抵抗率は１６．５μΩ・ｃｍであった。したがって、ＴｉＮバリア層の厚さが縮小してゼロになるのにつれて、スタックのＶ_ｔが低下する。１つまたは複数の実施形態では、メモリスタックに双極子領域および／またはメモリデバイスが存在することは、バリア層の厚さが、２０Å未満に、さらにはゼロに縮小するときのＶ_ｔを補償するのに有効である。１つまたは複数の実施形態では、ゲート金属酸化物層に双極子膜が押し込まれるので、スタックの厚さに寄与することなくＶ_ｔの利益が追加される。１つまたは複数の実施形態では、双極子領域は、スタックにいかなる厚さも追加することなく、Ｖ_ｔを、１００ｍＶ～２５０ｍＶの範囲ならびにこの間のすべての値および部分範囲、またはそれ以上に高めるのに有効である。

【0017】

本開示の１つまたは複数の実施形態は、垂直ＮＡＮＤ（Ｖ－ＮＡＮＤ）または３Ｄ ＮＡＮＤメモリデバイスを形成するのに特に有用なデバイスおよび形成の方法を提供するものであり、そのような文脈で説明される。他のデバイスおよび応用も本発明の範囲内である。

【0018】

図１は、メモリデバイス１００の切欠断面斜視図を示す。図２は、本開示の１つまたは複数の実施形態による、メモリデバイスの中に存在し得るメモリデバイススタックの断面図である。図１と図２との両方に関して、デバイス１００は、基板１０１と、交互に配置された酸化ケイ素層１３２およびワードライン層１３４とを含み、酸化ケイ素層１３２およびワードライン層１３４は、多層になり得、複数のメモリホール１２０に接触している。いくつかの実施形態では、基板１１０はシリコンを含む。一般に、ワードライン層の各々が、酸化ケイ素層１３２に隣接した双極子領域１３６を含み、双極子領域１３６は、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含む。

【0019】

１つまたは複数の実施形態によれば、ワードライン層１３４の各々が、１つまたは複数の双極子領域１３６を有するゲート金属酸化物層１３８と、任意選択のバリア層１４０と、金属ゲート充填層１４２とを備える。双極子領域１３６は酸化ケイ素層１３２に隣接している。

【0020】

いくつかの実施形態では、ゲート金属酸化物層１３８は金属酸化物を含む。いくつかの実施形態では、ゲート金属酸化物層１３８は、ハフニウム酸化物（たとえばＨｆＯ_２）またはアルミニウム酸化物（たとえばＡｌ_２Ｏ_３）を含む。ゲート金属酸化物層は、ＡＬＤ処理によって堆積され得、非晶質でよく、約２０Å～約３０Åならびにそれらの間のすべての値および部分範囲の厚さを有し得る。

【0021】

双極子領域は、水平方向のシリコン層の各々と、ワードライン層がメモリホールに接する、垂直方向におけるメモリホール１２０の部分とに隣接する。双極子領域１３６は、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせを含む。１つまたは複数の実施形態では、双極子金属は、ゲート金属酸化物層の金属の電気陰性度よりも高い電気陰性度を有する。１つまたは複数の実施形態では、ゲート酸化物層はハフニウム酸化物を含み、双極子金属は、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、またはこれらの混合物を含む。１つまたは複数の実施形態では、ゲート酸化物層はアルミニウム酸化物を含み、双極子領域は、亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、またはこれらの混合物を含む。

【0022】

いくつかの実施形態では、バリア層１４０は、ＴｉＮを含むか、または本質的にＴｉＮから成る。この点に関して使用される、「本質的に～から成る」は、明示された成分が、原子ベースで、明示された材料の９５％超、９８％超、９９％超または９９．５％超を構成することを意味する。

【0023】

バリア層１４０は、任意の適切な厚さを有し得る。いくつかの実施形態では、バリア層１４０の厚さは、５Å以上～２５Å以下の範囲である。いくつかの実施形態では、バリア層１４０の厚さは約１０Åであり、１０ű１０％、１０ű５％、および／または１０ű１％を含む。

【0024】

いくつかの実施形態では、バリア層は存在しない。１つまたは複数の実施形態では、メモリデバイスまたはメモリスタックはＴｉＮ層を除外する。

【0025】

ゲート金属充填層１４２は、任意の適切な材料を含む。ゲート金属充填層１４２は、任意の適切な厚さを有し得る。いくつかの実施形態では、ゲート金属充填層１４２の厚さは、５Å以上～５０Å以下の範囲である。一般に、ゲート充填材料は、所望の性能および性能向上に基づいて選択され得る。１つまたは複数の実施形態では、ゲート金属充填層は、タングステン（Ｗ）またはモリブデン（Ｍｏ）を含む。

【0026】

閾値電圧（Ｖ_ｔ）は、メモリスタックの特性をもたらす。メモリスタックのゲート金属酸化物層に双極子領域が含まれると、Ｖ_ｔが高まる。１つまたは複数の実施形態では、双極子領域は、双極子領域のないスタックと比較して、Ｖ_ｔを＋１５０ｍＶ以上高める。

【0027】

メモリデバイスは、交互に配置された酸化ケイ素層１３２およびワードライン層１３４のうち少なくともいくつかの厚さを通って延在する複数のメモリホール１２０をさらに備える。メモリホール１２０の各々が、メモリホール半導体材料１１４によって取り囲まれたコア酸化物１１２を有する。メモリホール半導体材料１１４は、メモリホール誘電体１１６、１１８によって取り囲まれている。いくつかの実施形態では、メモリホール誘電体１１６、１１８は第３の層１１７を備える。いくつかの実施形態では、メモリホール誘電体は、メモリホールの第１の酸化物層と、メモリホール窒化物層と、メモリホールの第２の酸化物層とを備える。

【0028】

図１～図２に示された実施形態では、３つの酸化ケイ素層と２つのワードライン層１３４とが交互に配置されている。当業者なら、これは、１つの可能な構成を表すものでしかないことを認識するであろう。いくつかの実施形態では、ワードライン層／酸化ケイ素層の対が、４８、７２、９６、１４４、さらには１９６もある。

【0029】

メモリスタックの層の各々が、第１の方向１０１と第２の方向１０２とによって形成される面の内部にある。図２において、第１の方向１０１はページ上で左から右に示されており、第２の方向１０２は図示のページの背後へと延び、第３の方向１０３は、ページの下から上へ向かうものである。第１の方向１０１および第２の方向１０２は、それぞれＸ軸方向およびＹ軸方向と称されることもあり、または類似の用語法で参照されることもある。当業者なら、第２の方向１０２は、第１の方向１０１に対して９０度の方向に限定されないことを認識するであろう。第１の方向１０１と第２の方向１０２との間の角度は、任意の適切な角度であり得る。酸化ケイ素層１３２とワードライン層１３４とが交互に配置された層の各々の厚さは、第３の方向１０３に沿って測定される。第３の方向１０３は、Ｚ軸方向またはそれに類するものと称されることもある。当業者なら、第３の方向１０３は、第１の方向１０１と第２の方向１０２とによって形成された面に対して垂直なものに限定されないことを認識するはずである。

【0030】

交互に配置された個々の層は、任意の適切な厚さに形成され得る。いくつかの実施形態では、各酸化ケイ素層１３２の厚さはほぼ等しい。１つまたは複数の実施形態において、それぞれの酸化ケイ素層１３２が第１の材料層厚さを有する。いくつかの実施形態では、各酸化ケイ素層１３２の厚さはほぼ等しい。いくつかの実施形態では、各ワードライン層１３４の厚さはほぼ等しい。１つまたは複数の実施形態において、それぞれのワードライン層１３４が第２の材料層厚さを有する。この点に関して使用される、ほぼ等しい厚さは、互いに±５％以内にある。

【0031】

１つまたは複数の実施形態では、酸化ケイ素層１３２の厚さは約０．５ｎｍ～約３０ｎｍの範囲であり、約１ｎｍ、約３ｎｍ、約５ｎｍ、約７ｎｍ、約１０ｎｍ、約１２ｎｍ、約１５ｎｍ、約１７ｎｍ、約２０ｎｍ、約２２ｎｍ、約２５ｎｍ、約２７ｎｍ、および約３０ｎｍを含む。１つまたは複数の実施形態では、第１の材料層の厚さは約０．５ｎｍ～約４０ｎｍの範囲である。１つまたは複数の実施形態では、ワードライン層１３４の厚さは約０．５ｎｍ～約３０ｎｍの範囲であり、約１ｎｍ、約３ｎｍ、約５ｎｍ、約７ｎｍ、約１０ｎｍ、約１２ｎｍ、約１５ｎｍ、約１７ｎｍ、約２０ｎｍ、約２２ｎｍ、約２５ｎｍ、約２７ｎｍ、および約３０ｎｍを含む。１つまたは複数の実施形態では、第２の材料層の厚さは約０．５ｎｍ～約４０ｎｍの範囲である。

【0032】

図３を参照して、本開示の別の実施形態は、双極子領域を形成する方法２００に関する。方法２００は、動作２０５において、基板上のメモリスタックの酸化ケイ素層間の交互の開口部にゲート金属酸化物層を堆積することを含む。ゲート金属酸化物層は、ハフニウムジオキシド（ＨｆＯ_２）またはアルミニウム酸化物（Ａｌ_２Ｏ_３）などの高κ誘電材料から形成され得る。堆積処理は、原子層堆積（ＡＬＤ）処理を含み得、この処理では、金属含有前駆体と酸素含有前駆体とが界面層へと交互に配送される。いくつかの実施形態では、酸素含有前駆体を送達する前に金属含有前駆体がパージされる。金属は、ハフニウム（Ｈｆ）などの遷移金属またはアルミニウム（Ａｌ）などの他の金属でよい。酸化剤については、金属と反応し得る任意の酸素含有前駆体が使用され得る。たとえば、酸素含有前駆体は、水、二原子酸素、オゾン、水酸基含有の前駆体またはアルコール、窒素および酸素を含有する前駆体、局所的もしくは遠隔的に強化された酸素を含むプラズマ強化酸素、または界面層の上に金属酸化物の層を生成するために金属と一緒に取り入れられ得る、酸素を含む任意の他の材料でよく、あるいはこれらを含む。一例では、金属含有前駆体はハフニウムテトラクロリド（ＨｆＣｌ_４）であり、酸化剤はハフニウムジオキシド（ＨｆＯ_２）層を形成するための水（Ｈ_２Ｏ）である。ＡＬＤ処理は、２００℃～５００℃、たとえば約２７０℃の温度で実行され得る。ＡＬＤ処理によって堆積されるゲート金属酸化物層は、非晶質であって約２０～３０Ａの厚さを有し得る。

【0033】

動作２１０において双極子膜が準備される。１つまたは複数の実施形態では、ゲート金属酸化物層上に双極子膜が形成される。１つまたは複数の実施形態では、双極子膜は、双極子金属の窒化物、炭化物、酸化物、炭窒化物、またはこれらの組み合わせである。１つまたは複数の実施形態では、双極子金属は、ゲート金属酸化物層の金属の電気陰性度よりも高い電気陰性度を有する。１つまたは複数の実施形態では、ゲート金属酸化物層を堆積する前に、酸化ケイ素層上に双極子膜が形成され、その後、双極子膜上にゲート金属酸化物層が堆積される。

【0034】

１つまたは複数の実施形態では、双極子膜は２００℃～５００℃の範囲の基板温度において原子層堆積（ＡＬＤ）によって堆積される。たとえば５Å～２０Å、ならびにその間のすべての値および部分範囲といった、所望厚さの双極子膜を得るために、ＡＬＤサイクルが繰り返される。所望厚さは、異なる材料に基づき得る。いくつかの実施形態では、双極子膜の堆積は、ゲート金属酸化物層の露出した表面全体の上に双極子膜をブランケット堆積することによって行われ、次にリソグラフィやエッチングの処理によって双極子膜がパターニングされる（すなわち、双極子膜は、半導体構造のいくつかの領域に形成され、いくつかの他の領域には形成されない）。たとえばアニール処理といった後続の熱処理（動作２１５）において、双極子膜から、たとえば亜鉛（Ｚｎ）、バナジウム（Ｖ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）といったドーパント種が拡散し、下にあるゲート金属酸化物層に取り入れられて双極子領域を形成する。

【0035】

１つまたは複数の実施形態では、基板の表面を、双極子金属を含む第１の前駆体と、任意選択の窒素、酸素、または炭素を含む共剤に、２００℃～５００℃の範囲ならびにその間のすべての値および部分範囲の第１の基板温度で、原子層堆積を使用して曝露することにより、ゲート金属酸化物層上に双極子膜が準備される。一般に、任意の適切な金属前駆体が使用され得る。１つまたは複数の実施形態では、第１の前駆体は、金属ハロゲン化物または金属有機化合物を含む。ＮｂＮ膜については、たとえば、ニオブ前駆体は、それだけではないが、ＮｂＣｌ_５、ＮｂＢ_５、ＮｂＢｒ_５、ＮｂＩ_５、ＮｂＦ_５、有機ニオブ化合物、およびこれらの組み合わせを含み得る。

【0036】

１つまたは複数の実施形態では、共剤は、ＮＨ_３、Ｎ_２、Ｎ_２Ｈ_２、Ｎ_２Ｈ_４、窒素含有プラズマ、およびこれらの組み合わせからなる群から選択された化合物を含む。

【0037】

１つまたは複数の実施形態では、共剤は、Ｈ_２Ｏ、Ｈ_２Ｏ_２、Ｏ_３、エタノール、およびこれらの組み合わせからなる群から選択された化合物を含む。

【0038】

１つまたは複数の実施形態では、共剤は、ＣＨ_４、エタノール、およびＨ_２からなる群から選択された化合物を含む。

【0039】

１つまたは複数の実施形態では、共剤は、ＮＨ_３、ＣＨ_４、エタノール、およびＨ_２からなる群から選択された２つ以上の化合物の組み合わせを含む。

【0040】

動作２１５において、ゲート金属酸化物層上に双極子膜が形成されるとき、基板は、ゲート金属酸化物層に双極子膜を押し込んでゲート金属酸化物層に双極子領域を形成するために、熱処理される。双極子金属ドーパント種を、下にあるゲート金属酸化物層の中に拡散させるために、熱処理が実行される。１つまたは複数の実施形態では、動作２１５の熱処理は、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から購入可能なＲＡＤＯＸ（商標）チャンバなどの急速熱処理（ＲＴＰ）チャンバの中の窒素（Ｎ_２）やアルゴン（Ａｒ）の環境などの不活性環境で実行される熱アニール処理を含む。交互のシリコン層上に双極子膜が準備されている場合には、熱処理は任意選択である。

【0041】

動作２１５の熱処理は、６００℃～１０００℃、たとえば約９００℃の温度で、約０．１トル～１００トルの圧力において、約１秒～約３０秒にわたって実行されてよい。

【0042】

動作２２０において、１つまたは複数の実施形態によれば、ゲート金属酸化物層上に双極子膜が形成されて、ゲート金属酸化物層の中へ押し込むために熱処理されるとき、ゲート金属酸化物層上に残っている双極子膜のあらゆる部分が除去される。除去処理は、乾燥プラズマエッチング処理を含み得る。結果の、ドープ領域を有するゲート金属酸化物層を含む構造は、次いで、所望の用途に適合するように、さらに処理され得る。

【0043】

動作２２５において、ゲート金属酸化物層の上にある、またはゲート金属酸化物層上の、開口部の中に、ゲート金属充填剤が堆積される。

【0044】

任意選択で、ゲート金属充填材が堆積される前に、ゲート金属酸化物層上にバリア層が堆積される。１つまたは複数の実施形態では、バリア層はＴｉＮを含む。１つまたは複数の実施形態では、バリア層の厚さは２０Å未満である。

【0045】

本明細書の態様は、双極子領域を形成する方法を含み、この方法は、基板上のメモリスタックの酸化ケイ素層間の交互の開口部にゲート金属酸化物層を堆積することと、基板の表面を、双極子金属を含む前駆体に曝露し、任意選択で、窒素、酸素、および／または炭素を含む共剤に曝露することによって、ゲート酸化物層上に双極子膜を準備することと、基板を熱処理に晒すことにより、ゲート金属酸化物層の中に双極子膜を押し込んで双極子領域を形成することと、双極子膜のあらゆる残留物を除去することと、開口部に金属ゲート充填層を堆積することとを含む。

【0046】

１つまたは複数の実施形態では、双極子膜は２００℃～５００℃の範囲の第１の基板温度において原子層堆積を使用して準備される。

【0047】

１つまたは複数の実施形態では、熱処理は、少なくとも７００℃の第２の基板温度で行われる。１つまたは複数の実施形態では、熱処理は、７００℃以上～１０５０℃以下の範囲の第２の基板温度において行われる。

【0048】

１つまたは複数の実施形態では、ゲート金属酸化物層を堆積する前に、酸化物／窒化物型の窒化物層を除去することによって、基板上のメモリスタックの酸化ケイ素層の間の開口部が形成される。１つまたは複数の実施形態では、酸化物／窒化物型の窒化物層を除去する前に、酸化物／窒化物型の層のうちいくつかの厚さを通してメモリホールが準備される。

【0049】

本発明の範囲内に多くの前駆体がある。前駆体は、環境の温度および圧力においてプラズマ、ガス、液体、または固体であり得る。しかしながら、前駆体はＡＬＤチャンバの中で蒸発する。有機金属化合物または錯体は、金属と、アルキル基、アルコキシル基、アルキルアミド基、およびアニリド基などの少なくとも１つの有機基とを含有している任意の化学物質を含む。前駆体は、有機金属および無機化合物／ハロゲン化物化合物であり得る。

【0050】

一般に、任意選択のバリア層として任意の適切なチタン前駆体が使用され得る。したがって、チタン前駆体は、それだけではないが、ＴｉＣｌ_４、ＴｉＢｒ_４、ＴｉＩ_４、ＴｉＦ_４、テトラキスジメチルアミノチタンを含み得る。加えて、任意の適切な窒素源前駆体が使用され得る。例は、それだけではないが、窒素ガス、アンモニアガス、Ｎ_２Ｈ_２またはＮ_２Ｈ_４を含む。

【0051】

本開示の方法は、同一のチャンバあるいは１つまたは複数の個別の処理チャンバの中で実行され得る。いくつかの実施形態では、基板は、さらなる処理のために、第１のチャンバから別の第２のチャンバに移動される。基板は、第１のチャンバから別の処理チャンバへ直接移動され得、あるいは、第１のチャンバから１つまたは複数の移送チャンバに移動してから、次いで、別の処理チャンバに移動され得る。したがって、適切な処理装置は、移送ステーションと通信する複数のチャンバを備え得る。この種の装置は、「クラスタツール」または「クラスタ化されたシステム」などと称されることがある。

【0052】

一般に、クラスタツールは、基板の中心検出と配向、アニーリング、堆積および／またはエッチングを含む様々な機能を実行する複数のチャンバを備えたモジュラシステムである。１つまたは複数の実施形態によれば、クラスタツールは、少なくとも第１のチャンバおよび中央の移送チャンバを含む。中央の移送チャンバは、各処理チャンバと各ロードロックチャンバとの間で基板を行ったり来たりさせるロボットを収納し得る。移送チャンバは、通常は真空条件に保たれ、あるチャンバと、別のチャンバおよび／またはクラスタツールの前端に配置されたロードロックチャンバとの間で、基板を行ったり来たりさせるための中間段をもたらす。本開示に適合され得る２つの周知のクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）およびＥｎｄｕｒａ（登録商標）であり、どちらもカリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から購入可能である。しかしながら、チャンバの正確な配置や組み合わせは、本明細書で説明された処理の特定のステップを実行するために変更され得る。使用可能な他の処理チャンバには、それだけではないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学クリーン、ＲＴＰなどの熱処理、プラズマ窒化、アニール、配向、水酸化および他の基板処理が含まれる。クラスタツール上のチャンバの中で処理を実行することにより、次の膜を堆積する前の酸化なしで、大気中の不純物による基板の表面汚染を回避することができる。

【0053】

いくつかの実施形態では、第１の処理チャンバと第２の処理チャンバとは、同一のクラスタ化された処理ツールの一部である。したがって、いくつかの実施形態では、方法は、インシトゥ（現場で）の統合された方法である。

【0054】

いくつかの実施形態では、第１の処理チャンバと第２の処理チャンバとは別々の処理ツールである。したがって、いくつかの実施形態では、方法は、エクシトゥ（現場外で）の統合された方法である。

【0055】

１つまたは複数の実施形態によれば、基板は、常に、真空または「ロードロック」状態にあり、１つのチャンバから次のチャンバに移動するとき、周囲の空気に曝露されない。したがって、移送チャンバは真空下にあり、真空圧力の下で「ポンプダウン」される。処理チャンバまたは移送チャンバの中には、不活性ガスがあってよい。いくつかの実施形態では、不活性ガスは、反応物のいくらかまたはすべてを除去するためのパージガスとして使用される。１つまたは複数の実施形態によれば、反応物が堆積チャンバから移送チャンバおよび／または追加の処理チャンバへ移動するのを防止するために、堆積チャンバの出口においてパージガスが注入される。したがって、チャンバの出口において、不活性ガスの流れがカーテンを形成する。

【0056】

基板は、１つの基板堆積チャンバの中で処理され得、ここにおいて、１つの基板がロードされ、処理され、アンロードされてから、別の基板が処理される。基板も、コンベヤシステムと同様に連続的に処理され得、複数の基板が、チャンバの第１の部分に個々にロードされ、チャンバを通って移動し、チャンバの第２の部分からアンロードされる。チャンバの形状と、関連するコンベヤシステムとで、直線経路または曲線経路を形成し得る。加えて、処理チャンバはカルーセルでよく、複数の基板が、カルーセル経路を通じて、中心軸のまわりで移動され、堆積、エッチング、アニーリング、および／または洗浄の処理を施される。

【0057】

基板はまた、処理中に、静止しているかまたは回転され得る。基板の回転は、連続的であり得、または慎重なステップであり得る。たとえば、基板は、処理の全体を通じて回転されてよく、または別々の反応ガスまたはパージガスに対する曝露の間に少し回転され得る。処理中に基板を（連続的にまたはステップで）回転させると、たとえばガス流れの形状における局所的変動の影響を最小限に抑えることにより、より均一な堆積またはエッチングをもたらすのに役立ち得る。

【0058】

原子層堆積タイプのチャンバでは、基板は、第１の前駆体と第２の前駆体とに対して、空間的または時間的に分けて処理され得る。時間的ＡＬＤは従来の処理であり、第１の前駆体がチャンバに流入して表面と反応する。第２の前駆体を流す前に、第１の前駆体がチャンバからパージされる。空間的ＡＬＤでは、チャンバに対して第１の前駆体と第２の前駆体との両方が同時に流されるが、空間的に分離されており、そのため、流れの間に、前駆体の混合を防止する領域がある。空間的ＡＬＤでは、ガス分散板に対して基板が移動されるか、または基板に対してガス分散板が移動される。

【0059】

方法の部分のうち１つまたは複数が１つのチャンバの中で行われる実施形態では、処理は空間的ＡＬＤ処理であり得る。上記で説明した化学作用のうち１つまたは複数に互換性がない（すなわち、基板表面以外での反応および／またはチャンバ上への堆積をもたらす）場合でも、空間的な分離により、試薬が、気相において互いに対して曝露されないことが保証される。たとえば、時間的ＡＬＤは、堆積チャンバをパージすることを包含している。しかしながら、実際には、追加の試薬を流す前にチャンバから過剰試薬をパージするのが不可能なこともある。したがって、チャンバの中で何らかの残存試薬が反応する可能性がある。空間的分離を用いると、過剰試薬をパージする必要はなく、交差汚染を制限する。その上、チャンバをパージするのに多くの時間がかかるので、パージステップを排除することにより、スループットを向上することができる。

【0060】

図４を参照して、本開示のさらなる実施形態は、本明細書で説明された方法を実行するための処理システム９００を対象とする。図４は、本開示の１つまたは複数の実施形態による、基板を処理するために使用され得るシステム９００を示す。システム９００は、クラスタツールと称され得る。システム９００は、ロボット９１２を有する中央移送ステーション９１０を含む。ロボット９１２は、単一のブレードロボットとして示されているが、当業者なら、ロボット９１２の他の構成も本開示の範囲内にあることを認識するであろう。ロボット９１２は、中央移送ステーション９１０に接続されたチャンバの間で、１つまたは複数の基板を移動するように構成されている。

【0061】

少なくとも１つの予洗浄／バッファチャンバ９２０が、中央移送ステーション９１０に接続されている。予洗浄／バッファチャンバ９２０は、ヒータ、ラジカルソースまたはプラズマ源のうち１つまたは複数を含み得る。予洗浄／バッファチャンバ９２０は、処理のために、個々の半導体基板またはウエハのカセットを保持する領域として使用され得る。予洗浄／バッファチャンバ９２０は、予洗浄処理を実行すること、処理のために基板を予熱すること、または単に処理シーケンス用の中間領域になることができる。いくつかの実施形態では、中央移送ステーション９１０に、２つの予洗浄／バッファチャンバ９２０が接続されている。

【0062】

図４に示される実施形態では、予洗浄チャンバ９２０は、ファクトリインターフェース９０５と中央移送ステーション９１０との間の通過チャンバとして働くことができる。ファクトリインターフェース９０５は、基板をカセットから予洗浄／バッファチャンバ９２０に移動するための１つまたは複数のロボット９０６を含み得る。次いで、ロボット９１２は、基板を、予洗浄／バッファチャンバ９２０から、システム９００内の他のチャンバに移動することができる。

【0063】

第１の処理チャンバ９３０は、中央移送ステーション９１０に接続され得る。第１の処理チャンバ９３０は、基板上のメモリスタックの各酸化ケイ素層の間にゲート金属酸化物層を形成するためのＡＬＤ用に構成され得、処理チャンバ９３０に反応性ガスの流れを供給するための１つまたは複数の反応性ガス源と流体連通する。基板は、遮断弁９１４を通過するロボット９１２によって、処理チャンバ９３０との間でやり取りされ得る。

【0064】

処理チャンバ９４０も、中央移送ステーション９１０に接続され得る。いくつかの実施形態では、処理チャンバ９４０は、ゲート金属酸化物層上に双極子金属フィルムを堆積するための原子層堆積チャンバを含み、処理チャンバ９４０に反応性ガスの流れを供給するための１つまたは複数の反応性ガス源と流体連通する。基板は、遮断弁９１４を通過するロボット９１２によって、処理チャンバ９４０との間でやり取りされ得る。

【0065】

いくつかの実施形態では、処理チャンバ９６０は、中央移送ステーション９１０に接続され、基板を熱処理するように構成されている。

【0066】

いくつかの実施形態では、他の処理チャンバが、あらゆる残りの双極子膜を除去して金属ゲート充填層を堆積することを含む、処理方法の他の部分を実行するように構成され得る。当業者なら、ツール上の個々の処理チャンバの数および配置も変更され得ること、および図４に示された実施形態は単に１つの可能な構成を表していることを認識するであろう。基板上のメモリスタックの酸化ケイ素層間の交互の開口部にゲート金属酸化物層を堆積する動作に先立って、メモリスタックが、酸化物／窒化物型の窒化物層を除去することによって処理されてよく、１つまたは複数の実施形態では、酸化物／窒化物型の窒化物層を除去する前に、酸化物／窒化物型の層のうちいくつかの厚さを通してメモリホールが準備される。

【0067】

いくつかの実施形態では、処理システム９００は、１つまたは複数の計測学ステーションを含む。たとえば、計測学ステーションは、予洗浄／バッファチャンバ９２０の内部、中央移送ステーション９１０の内部、または個々の処理チャンバのうちいずれかの内部に配置され得る。計測学ステーションは、基板を酸化環境に曝露することなく凹部の距離を測定することができる、システム９００内の任意の位置にあり得る。

【0068】

中央移送ステーション９１０、予洗浄／バッファチャンバ９２０、処理チャンバ９３０、９４０、または９６０のうち１つまたは複数に、少なくとも１つのコントローラ９５０が結合される。いくつかの実施形態では、個々のチャンバまたはステーションに複数のコントローラ９５０が結合されており、主制御プロセッサが、システム９００を制御するために、個別のプロセッサの各々に接続されている。コントローラ９５０は、様々なチャンバおよびサブプロセッサを制御するために工業用の設定で使用され得る、汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどの任意の形態のうちの１つでよい。

【0069】

少なくとも１つのコントローラ９５０は、プロセッサ９５２、プロセッサ９５２に結合されたメモリ９５４、プロセッサ９５２に結合された入出力デバイス９５６、および別の電子部品との間の通信のためのサポート回路９５８を有し得る。メモリ９５４は、一時的メモリ（たとえばランダムアクセスメモリ）および非一時的メモリ（たとえばストレージ）のうち１つまたは複数を含み得る。

【0070】

プロセッサのメモリ９５４またはコンピュータ可読媒体は、ローカルまたはリモートの、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、または任意の他の形態のデジタルストレージなど、１つまたは複数の容易に入手可能なメモリであり得る。メモリ９５４は、システム９００のパラメータおよび構成要素を制御するためにプロセッサ９５２によって実施可能な命令セットを保存することができる。サポート回路９５８は、従来のやり方でプロセッサをサポートするために、プロセッサ９５２に結合されている。回路は、たとえば、キャッシュ、電源、クロック回路、入出力回路、サブシステムなどを含み得る。

【0071】

処理は、一般に、プロセッサによって実行されたとき処理チャンバに本開示の処理を実行させるソフトウェアルーチンとして、メモリに記憶され得る。ソフトウェアルーチンは、プロセッサによって制御されているハードウェアから遠隔に配置された第２のプロセッサ（図示せず）によって、記憶され、かつ／または実行されてもよい。本開示の方法のいくつかまたはすべてが、ハードウェアで実行されてもよい。そのため、処理は、ソフトウェアで実施され、たとえば、特定用途向け集積回路または他のタイプのハードウェア実装形態として、またはソフトウェアとハードウェアとの組み合わせとして、コンピュータシステムを使用してハードウェアで実行され得る。ソフトウェアルーチンは、プロセッサによって実行されたとき、汎用コンピュータを、処理が実行されるようにチャンバの動作を制御する特定目的コンピュータ（コントローラ）に変換する。

【0072】

いくつかの実施形態では、コントローラ９５０は、方法を実行するための個々の処理またはサブ処理を実行する１つまたは複数の構成を有する。コントローラ９５０は、方法の機能を実行するために、中間構成要素に接続され、中間構成要素を動作させるように構成され得る。たとえば、コントローラ９５０は、ガス弁、アクチュエータ、モータ、スリットバルブ、真空制御装置などのうちの１つまたは複数に接続され、制御するように構成され得る。

【0073】

いくつかの実施形態のコントローラ９５０は、ロボット上の基板を、複数の処理チャンバと計測学ステーションとの間で移動するための構成、システムに基板をロードしたりシステムから基板をアンロードしたりするための構成、基板上のメモリスタックの酸化ケイ素層間の交互の開口部にゲート金属酸化物層を堆積するための構成、ゲート酸化物層上に双極子膜を準備するための構成、基板を熱処理して、ゲート金属酸化物層に双極子膜を押し込むための構成、あらゆる残りの双極子膜を除去するための構成、金属ゲート充填層を堆積するための構成、から選択された１つまたは複数の構成を有する。

【0074】

本明細書の全体にわたる、「１つの実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「ある特定の実施形態」、「１つまたは複数の実施形態」、または「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」に対する参照は、実施形態に関連して説明された特定のフィーチャ、構造物、材料、または特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の全体にわたって、様々な場所における、「１つまたは複数の実施形態では」、「ある特定の実施形態では」、「１つの実施形態では（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態では（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」などの句の出現は、必ずしも本開示の同一の実施形態を参照するわけではない。さらに、特定の特徴、構造、材料、または特性は、１つまたは複数の実施形態において、任意の適切なやり方で組み合わされ得る。

【0075】

本開示は、本明細書において特定の実施形態を参照しながら説明されてきたが、当業者なら、説明された実施形態は、本開示の原理および応用例の単なる例示であることを理解するはずである。本開示の趣旨および範囲から逸脱することなく、本開示の方法および装置に対する様々な修正形態および変形形態が作製され得ることが、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびそれらの等価物の範囲内の修正形態および変形形態を含むことができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】