特表 2024-522091 イオンエネルギー制御を伴うプラズマ励起

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-06-11

(54)【発明の名称】イオンエネルギー制御を伴うプラズマ励起

(51)【国際特許分類】

   H05H 1/46 20060101AFI20240604BHJP

   H01L 21/3065 20060101ALI20240604BHJP

   H01L 21/31 20060101ALI20240604BHJP

   C23C 16/509 20060101ALI20240604BHJP

【ＦＩ】

H05H1/46 R

H01L21/302 101B

H01L21/31 C

H05H1/46 M

C23C16/509

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023572682

(86)(22)【出願日】2022-04-13

(85)【翻訳文提出日】2024-01-19

(86)【国際出願番号】 US2022024678

(87)【国際公開番号】W WO2022256086

(87)【国際公開日】2022-12-08

(31)【優先権主張番号】17/337,146

(32)【優先日】2021-06-02

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ヤン， ヤン

(72)【発明者】

【氏名】クオ， ユエ

(72)【発明者】

【氏名】ラーマスワーミ， カーティク

【テーマコード（参考）】

2G084

4K030

5F004

5F045

【Ｆターム（参考）】

2G084AA02

2G084AA05

2G084AA08

2G084BB23

2G084CC12

2G084DD02

2G084DD15

2G084DD23

2G084DD24

2G084DD38

2G084FF04

2G084FF06

2G084FF38

4K030FA03

4K030KA30

4K030KA41

4K030LA15

5F004BA09

5F004BB12

5F004BB13

5F004BB18

5F004BB22

5F004BB23

5F004BB25

5F004BB26

5F004BB29

5F004BD04

5F004CA03

5F004CA04

5F004CA06

5F045AA08

5F045AA15

5F045AD01

5F045DP03

5F045DQ10

5F045EE17

5F045EF05

5F045EH05

5F045EH12

5F045EK07

5F045EM05

(57)【要約】

本明細書で提供される実施形態は、概して、処理チャンバにおける基板のプラズマ処理のための波形の生成のための装置、プラズマ処理システムおよび方法を含む。一実施形態は、出力ノードに選択的に結合される電圧源を有する、波形ジェネレータを含み、この場合、出力ノードは、処理チャンバ内に配設された電極に結合されるように構成され、かつ、出力ノードは、接地ノードに選択的に結合される。波形ジェネレータはまた、高周波（ＲＦ）信号ジェネレータと、ＲＦ信号ジェネレータと出力ノードとの間に結合された第１のフィルタとを含み得る。
【選択図】図５

【特許請求の範囲】

【請求項1】

プラズマ処理のための波形ジェネレータであって、
出力ノードに選択的に結合された電圧源であって、
前記出力ノードが、処理チャンバ内に配設された電極に結合されるように構成され、
前記出力ノードが、接地ノードに選択的に結合される、
電圧源と、
高周波（ＲＦ）信号ジェネレータと、
前記ＲＦ信号ジェネレータと前記出力ノードとの間に結合された第１のフィルタと
を備える、波形ジェネレータ。

【請求項2】

前記波形ジェネレータが、前記出力ノードに前記電圧源と前記接地ノードとを選択的に結合することによって、パルス電圧信号を生成するように構成され、前記ＲＦ信号ジェネレータが、前記パルス電圧信号上にオーバーレイされるＲＦ信号を生成するように構成された、請求項１に記載の波形ジェネレータ。

【請求項3】

前記第１のフィルタが、ハイパスフィルタを含む、請求項１に記載の波形ジェネレータ。

【請求項4】

前記電圧源が、スイッチを介して前記出力ノードに選択的に結合される、請求項１に記載の波形ジェネレータ。

【請求項5】

前記接地ノードが、スイッチを介して前記出力ノードに選択的に結合される、請求項１に記載の波形ジェネレータ。

【請求項6】

前記電圧源と前記出力ノードとの間に結合された第２のフィルタをさらに備える、請求項１に記載の波形ジェネレータ。

【請求項7】

前記接地ノードと前記出力ノードとの間に結合された第２のフィルタをさらに備える、請求項１に記載の波形ジェネレータ。

【請求項8】

前記第２のフィルタが、ローパスフィルタを含む、請求項７に記載の波形ジェネレータ。

【請求項9】

前記ローパスフィルタが、誘導性要素と並列な容量性要素を備える、請求項８に記載の波形ジェネレータ。

【請求項10】

前記出力ノードに結合された電流源と、
前記電流源と前記出力ノードとの間に結合された第２のフィルタと
をさらに備える、請求項１に記載の波形ジェネレータ。

【請求項11】

第１の位相中に前記出力ノードに前記電圧源を結合するように構成された第１のスイッチと、
第２の位相中に前記出力ノードに前記接地ノードを結合するように構成された第２のスイッチと
をさらに備え、前記第１のスイッチおよび前記第２のスイッチが、第３の位相中に前記出力ノードから前記電圧源および前記接地ノードを結合解除するようにさらに構成され、前記ＲＦ信号ジェネレータが、前記第３の位相中に前記出力ノードに結合される、請求項１０に記載の波形ジェネレータ。

【請求項12】

前記電流源と前記接地ノードとの間に結合されたインピーダンスをさらに備える、請求項１０に記載の波形ジェネレータ。

【請求項13】

前記インピーダンスが、誘導性要素と抵抗要素とを備える、請求項１２に記載の波形ジェネレータ。

【請求項14】

波形生成のための装置であって、
メモリと、
前記メモリに結合された１つまたは複数のプロセッサと
を備え、前記メモリおよび前記１つまたは複数のプロセッサは、
波形の第１の位相中に出力ノードに電圧源を結合することであって、前記出力ノードが、処理チャンバ内に配設された電極に結合される、出力ノードに電圧源を結合することと、
前記波形の第２の位相中に前記出力ノードに接地ノードを結合すること
を行うように構成され、高周波（ＲＦ）信号ジェネレータが、前記第１の位相中にフィルタを通して前記出力ノードに結合される、
装置。

【請求項15】

電流源が、前記波形の第３の位相中に前記出力ノードに結合され、前記電圧源および前記接地ノードが、前記第３の位相中に前記出力ノードから結合解除される、請求項１４に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、一般に、半導体デバイス製造において使用されるシステムに関する。より詳細には、本開示の実施形態は、基板を処理するために使用されるプラズマ処理システムに関する。

【背景技術】

【0002】

高アスペクト比特徴を確実に作り出すことは、次世代の半導体デバイスについての主要技術課題のうちの１つである。高アスペクト比特徴を形成する１つの方法は、プラズマ支援エッチングプロセスを使用し、プラズマ支援エッチングプロセスでは、プラズマが処理チャンバ中に形成され、プラズマからのイオンが、基板の表面に向かって加速されて、基板の表面上に形成されたマスク層の下に配設された材料層中に開口を形成する。

【0003】

一般的なプラズマ支援エッチングプロセスでは、基板は、処理チャンバ中に配設された基板支持体上に配置され、プラズマが基板の上に形成され、イオンが、プラズマと基板の表面との間に形成された、プラズマシース、すなわち、電子が枯渇した領域を横切って、基板に向かってプラズマから加速される。

【0004】

プラズマ処理チャンバ中の電極のうちの１つまたは複数に、ＲＦ信号を含んでいる正弦波形を供給するにすぎない、従来のＲＦプラズマ支援エッチングプロセスは、シース特性と生成されたイオンエネルギーとを適切にまたは望ましく制御せず、これは望ましくないプラズマ処理結果につながることがわかっている。望ましくない処理結果は、マスク層の過剰なスパッタリングと、高アスペクト比特徴における側壁欠陥の生成とを含むことがある。

【0005】

したがって、当技術分野では、望ましいプラズマ支援エッチングプロセス結果を提供することが可能である、プラズマ処理およびバイアス方法が必要である。

【発明の概要】

【0006】

本明細書で提供される実施形態は、概して、処理チャンバにおける基板のプラズマ処理のための波形の生成のための装置、プラズマ処理システムおよび方法を含む。

【0007】

本開示の一実施形態は、プラズマ処理のための波形ジェネレータを対象とする。本波形ジェネレータは、概して、出力ノードに選択的に結合された電圧源であって、出力ノードが、処理チャンバ内に配設された電極に結合されるように構成され、出力ノードが、接地ノードに選択的に結合される、電圧源と、高周波（ＲＦ）信号ジェネレータと、ＲＦ信号ジェネレータと出力ノードとの間に結合された第１のフィルタとを含む。

【0008】

本開示の一実施形態は、波形生成のための方法を対象とする。本方法は、概して、波形の第１の位相中に出力ノードに電圧源を結合することであって、出力ノードが、処理チャンバ内に配設された電極に結合される、出力ノードに電圧源を結合することと、波形の第２の位相中に出力ノードに接地ノードを結合することであって、ＲＦ信号ジェネレータが、フィルタを通して出力ノードに結合される、出力ノードに接地ノードを結合することとを含む。

【0009】

本開示の一実施形態は、波形生成のための装置を対象とする。本装置は、概して、メモリと、メモリに結合された１つまたは複数のプロセッサとを含む。メモリおよび１つまたは複数のプロセッサは、波形の第１の位相中に出力ノードに電圧源を結合することであって、出力ノードが、処理チャンバ内に配設された電極に結合される、出力ノードに電圧源を結合することと、波形の第２の位相中に出力ノードに接地ノードを結合することであって、ＲＦ信号ジェネレータが、フィルタを通して出力ノードに結合される、出力ノードに接地ノードを結合することとを行うように構成される。

【0010】

本開示の上記で具陳された特徴が詳細に理解され得るように、上記で手短に要約された本開示のより詳細な説明は、添付の図面にその一部が示されている実施形態を参照することによってなされ得る。しかしながら、添付の図面は、例示的な実施形態を示すにすぎず、したがって、その範囲の限定と見なされるべきでなく、他の等しく有効な実施形態を認め得ることに留意されたい。

【図面の簡単な説明】

【0011】

【図1】本明細書に記載される方法を実践するように構成された、１つまたは複数の実施形態による、処理システムの概略断面図である。

【図2A】１つまたは複数の実施形態による、処理チャンバの電極に印加され得る電圧波形を示す図である。

【図2B】処理チャンバの電極に印加された電圧波形により基板上に確立される電圧波形を示す図である。

【図3A】単一周波数励起波形を使用するときの一般的なイオンエネルギー分布（ＩＥＤ）を示す図である。

【図3B】本開示のいくつかの実施形態による、ＩＥＤ関数（ＩＥＤＦ）を示すグラフである。

【図4】本開示のいくつかの実施形態による、波形ジェネレータを使用して生成される波形を示す図である。

【図5】本開示のいくつかの態様による、ＩＥＤ制御を達成するために基板をバイアスするための波形ジェネレータの例示的な一実装形態を示す図である。

【図6】本開示のいくつかの実施形態による、例示的なフィルタトポロジーを示す図である。

【図7】本開示のいくつかの態様による、図５の波形ジェネレータのスイッチの状態を示すタイミング図である。

【図8】波形生成のための方法を示すプロセスフロー図である。

【発明を実施するための形態】

【0012】

技術ノードが２ｎｍに向けて進歩するにつれて、より大きいアスペクト比をもつより小さい特徴の製造は、プラズマ処理のための原子精度を伴う。プラズマイオンが重要な役割を果たすエッチングプロセスでは、イオンエネルギー制御が、半導体機器産業にとって課題である。旧来、ＲＦバイアス技法は、プラズマを励起し、イオンを加速するために、正弦波を使用する。

【0013】

本開示のいくつかの実施形態は、概して、イオンエネルギー分布（ＩＥＤ）を制御するための波形を生成するための技法を対象とする。たとえば、パルス電圧波形および高周波（ＲＦ）波形が、本明細書でより詳細に説明されるように、低エネルギーピークと高エネルギーピークとの間の中間エネルギーをほとんどもたないＩＥＤ関数における、低エネルギーピークと高エネルギーピークとを実装するために、プラズマチャンバ中の同じノードに印加され得る。高エネルギーピークに関連するイオンが、エッチングされている高アスペクト比特徴の底部に達し、エッチング反応を可能にする、エネルギーおよび方向性を有する。低エネルギーをもつイオンはエッチング中に特徴の底部に達することができないが、低エネルギーイオンは、依然として、エッチングプロセスにとって重要である。中間エネルギーをもつイオンは、所望の方向性を有せず、エッチングされている特徴の側壁に当たることになり、しばしば、エッチングされた特徴における側壁の望ましくないボーイング（ｂｏｗｉｎｇ）を生じるので、中間エネルギーをもつイオンはエッチングプロセスにとって有益でない。いくつかの実施形態は、中間エネルギーイオンをほとんどもたない、高エネルギーピークと低エネルギーピークとを有する波形を生成するための技法を対象とする。

【0014】

プラズマ処理システム例
図１は、本明細書に記載されるプラズマ処理方法のうちの１つまたは複数を実施するように構成された処理システム１０の概略断面図である。いくつかの実施形態では、処理システム１０は、反応性イオンエッチング（ＲＩＥ）プラズマ処理など、プラズマ支援エッチングプロセスのために構成される。しかしながら、本明細書で説明される実施形態はまた、プラズマ堆積プロセス、たとえば、プラズマ化学気相堆積（ＰＥＣＶＤ）プロセス、プラズマ物理的気相堆積（ＰＥＰＶＤ）プロセス、プラズマ原子層堆積（ＰＥＡＬＤ）プロセス、プラズマ処置処理またはプラズマベースイオン注入処理、たとえば、プラズマドーピング（ＰＬＡＤ）処理など、他のプラズマ支援プロセスにおいて使用するために構成された処理システムとともに使用されることに留意されたい。

【0015】

示されているように、処理システム１０は、容量結合プラズマ（ＣＣＰ）を形成するように構成され、処理チャンバ１００が、処理ボリューム１２９中に配設された上側電極（たとえば、チャンバリッド１２３）を含み、上側電極は、同じく処理ボリューム１２９中に配設された下側電極（たとえば、基板支持アセンブリ１３６）に対向する。一般的な容量結合プラズマ（ＣＣＰ）処理システムでは、高周波（ＲＦ）源が、上側電極または下側電極のうちの１つに電気的に結合され、ＲＦ信号を供給し、ＲＦ信号は、上側電極および下側電極の各々に容量結合され、上側電極と下側電極との間の処理領域中に配設される、プラズマ（たとえば、プラズマ１０１）に点火し、プラズマを維持するように構成される。一般に、上側電極または下側電極のうちの対向する１つは、接地に、または追加のプラズマ励起のための第２のＲＦ電源に結合される。示されているように、処理システム１０は、処理チャンバ１００と、支持アセンブリ１３６と、システムコントローラ１２６とを含む。

【0016】

処理チャンバ１００は、一般に、集合的に処理ボリューム１２９を画定する、チャンバリッド１２３と、１つまたは複数の側壁１２２と、チャンバベース１２４とを含む、チャンバ本体１１３を含む。１つまたは複数の側壁１２２およびチャンバベース１２４は、概して、処理チャンバ１００の要素のための構造的支持体を形成するようにサイズ決定および整形された材料を含み、プラズマ１０１が、処理中に処理チャンバ１００の処理ボリューム１２９において維持された真空環境内で生成される間、１つまたは複数の側壁１２２およびチャンバベース１２４に印加される圧力および追加されたエネルギーに耐えるように構成される。一例では、１つまたは複数の側壁１２２およびチャンバベース１２４は、アルミニウム、アルミニウム合金、またはステンレス鋼合金など、金属から形成される。

【0017】

チャンバリッド１２３を通って配設されたガス入口１２８が、処理ボリューム１２９と流体連結している処理ガス源１１９から、処理ボリューム１２９に、１つまたは複数の処理ガスを供給するために使用される。基板１０３が、基板１０３のプラズマ処理中にスリットバルブ（図示せず）で密封される、１つまたは複数の側壁１２２のうちの１つ中の開口（図示せず）を通って、処理ボリューム１２９中にロードされ、処理ボリューム１２９から除去される。

【0018】

いくつかの実施形態では、基板支持アセンブリ１３６中に形成された開口を通って移動可能に配設された複数のリフトピン２０が、基板支持表面１０５Ａへのおよび基板支持表面１０５Ａからの基板移送を容易にするために使用される。いくつかの実施形態では、複数のリフトピン２０は、処理ボリューム１２９中に配設されたリフトピンフープ（図示せず）の上方に配設され、リフトピンフープに結合され、および／またはリフトピンフープと係合可能である。リフトピンフープは、チャンバベース１２４を通って密封的に延びるシャフト（図示せず）に結合され得る。シャフトは、リフトピンフープを上げ下げするために使用されるアクチュエータ（図示せず）に結合され得る。リフトピンフープが上げられた位置にあるとき、リフトピンフープは、複数のリフトピン２０と係合して、基板支持表面１０５Ａより上にリフトピンの上面を上げ、基板支持表面１０５Ａから基板１０３を持ち上げ、ロボットハンドラ（図示せず）による基板１０３の非アクティブ（裏側）表面へのアクセスを可能にする。リフトピンフープが下げられた位置にあるとき、複数のリフトピン２０は、基板支持表面１０５Ａと面一であるか、または基板支持表面１０５Ａより下に引っ込められ、基板１０３は、基板支持表面１０５Ａ上に載る。

【0019】

本明細書では処理チャンバコントローラとも呼ばれる、システムコントローラ１２６は、中央処理ユニット（ＣＰＵ）１３３と、メモリ１３４と、サポート回路１３５とを含む。システムコントローラ１２６は、本明細書で説明される基板バイアス方法を含む、基板１０３を処理するために使用されるプロセスシーケンスを制御するために使用される。ＣＰＵ１３３は、処理チャンバと処理チャンバに関係するサブプロセッサとを制御するための産業用設定において使用するために構成された汎用コンピュータプロセッサである。概して不揮発性メモリである、本明細書で説明されるメモリ１３４は、ランダムアクセスメモリ、読取り専用メモリ、フロッピーまたはハードディスクドライブ、あるいはローカルまたはリモートの他の好適な形態のデジタルストレージを含み得る。サポート回路１３５は、従来、ＣＰＵ１３３に結合され、キャッシュ、クロック回路、入出力サブシステム、電源などと、それらの組合せとを備える。ソフトウェア命令（プログラム）およびデータが、ＣＰＵ１３３内のプロセッサに命令するために、コーディングされ、メモリ１３４内に記憶され得る。システムコントローラ１２６中のＣＰＵ１３３によって可読なソフトウェアプログラム（またはコンピュータ命令）が、どのタスクが処理システム１０中の構成要素によって実施可能であるかを決定する。

【0020】

一般に、システムコントローラ１２６中のＣＰＵ１３３によって可読であるプログラムは、プロセッサ（ＣＰＵ１３３）によって実行されたとき、本明細書で説明されるプラズマ処理方式に関係するタスクを実施する、コードを含む。プログラムは、本明細書で説明される方法を実装するために使用される様々なプロセスタスクおよび様々なプロセスシーケンスを実施するように処理システム１０内の様々なハードウェアおよび電気構成要素を制御するために使用される、命令を含み得る。一実施形態では、プログラムは、図８に関して以下で説明される動作のうちの１つまたは複数を実施するために使用される命令を含む。

【0021】

プラズマ制御システムは、概して、バイアス電極１０４において少なくとも第１のパルス電圧（ＰＶ）波形を確立するための第１のソースアセンブリ（ｓｏｕｒｃｅ ａｓｓｅｍｂｌｙ）１９６と、エッジ制御電極１１５において少なくとも第２のＰＶ波形を確立するための第２のソースアセンブリ１９７とを含む。第１のＰＶ波形または第２のＰＶ波形は、図４および図５に関して本明細書でより詳細に説明される波形ジェネレータに対応し得る、波形ジェネレータアセンブリ１５０内の１つまたは複数の構成要素を使用して生成され得る。いくつかの実施形態では、波形ジェネレータは、基板支持アセンブリ１３６とチャンバリッド１２３との間に配設された処理領域においてプラズマ１０１を生成する（プラズマ１０１を維持するおよび／またはプラズマ１０１に点火する）ために使用され得る、支持ベース１０７（たとえば、電力電極またはカソード）またはバイアス電極１０４に、ＲＦ信号を供給する。

【0022】

いくつかの実施形態では、ＲＦ信号は、処理ボリューム１２９中に配設された処理ガスと、支持ベース１０７および／またはバイアス電極１０４に供給されたＲＦ電力（ＲＦ信号）によって生成された電界とを使用して、処理プラズマ１０１に点火し、処理プラズマ１０１を維持するために使用される。いくつかの態様では、ＲＦ信号は、波形ジェネレータアセンブリ１５０によって生成され得る。処理ボリューム１２９は、真空出口１２０を通って１つまたは複数の専用真空ポンプに流動的に結合され、これは、準大気圧条件に処理ボリューム１２９を維持し、処理ボリューム１２９から、処理ガスおよび／または他のガスを排気する。いくつかの実施形態では、処理ボリューム１２９中に配設された基板支持アセンブリ１３６は、接地され、チャンバベース１２４を通って延びる、支持シャフト１３８上に配設される。波形ジェネレータアセンブリ１５０は、図５に示されているように、ＲＦジェネレータ５０６を含み得る。図５に示されているように、ＲＦジェネレータ５０６は、いくつかの実施形態では、ＲＦ信号源５８０とＲＦマッチングネットワーク５８２とを使用して実装され得る。いくつかの実施形態では、以下でさらに説明されるように、ＲＦジェネレータ５０６は、約４０ＭＨｚから約２００ＭＨｚの間のなど、４０ＭＨｚよりも大きい周波数を有するＲＦ信号を供給するように構成される。

【0023】

上記で手短に説明された基板支持アセンブリ１３６は、概して、基板支持体１０５（たとえば、ＥＳＣ基板支持体）と、支持ベース１０７とを含む。いくつかの実施形態では、基板支持アセンブリ１３６は、以下でさらに説明されるように、絶縁体プレート１１１と接地プレート１１２とをさらに含むことができる。支持ベース１０７は、絶縁体プレート１１１によってチャンバベース１２４から電気的に絶縁され、接地プレート１１２は、絶縁体プレート１１１とチャンバベース１２４との間に挿入される。基板支持体１０５は、支持ベース１０７に熱結合され、支持ベース１０７上に配設される。いくつかの実施形態では、支持ベース１０７は、基板処理中に、基板支持体１０５と、基板支持体１０５上に配設された基板１０３との温度を調節するように構成される。いくつかの実施形態では、支持ベース１０７は、支持ベース１０７中に配設された１つまたは複数の冷却チャネル（図示せず）を含み、１つまたは複数の冷却チャネルは、比較的高い電気抵抗を有する冷媒源または水源など、冷却剤源（図示せず）に流動的に結合され、冷却剤源と流体連結している。いくつかの実施形態では、基板支持体１０５は、基板支持体１０５の誘電体材料中に埋め込まれた抵抗加熱要素（ｒｅｓｉｓｔｉｖｅ ｈｅａｔｉｎｇ ｅｌｅｍｅｎｔ）など、ヒータ（図示せず）を含む。本明細書では、支持ベース１０７は、耐腐食性金属、たとえば、アルミニウム、アルミニウム合金、またはステンレス鋼など、耐腐食性熱導電性材料から形成され、接着剤でまたは機械的手段によって基板支持体に結合される。

【0024】

一般に、基板支持体１０５は、耐腐食性金属酸化物または金属窒化物材料、たとえば、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ_２Ｏ_３）、それらの混合物、またはそれらの組合せなど、バルク焼結セラミック材料など、誘電体材料から形成される。本明細書の実施形態では、基板支持体１０５は、基板支持体１０５の誘電体材料中に埋め込まれたバイアス電極１０４をさらに含む。

【0025】

一構成では、バイアス電極１０４は、基板支持体１０５の基板支持表面１０５Ａに基板１０３を固定する（すなわち、チャックする）ために、および本明細書で説明されるパルス電圧バイアス方式のうちの１つまたは複数を使用して処理プラズマ１０１に関して基板１０３をバイアスするために使用されるチャッキング極である。一般に、バイアス電極１０４は、１つまたは複数の金属メッシュ、フォイル、プレート、またはそれらの組合せなど、１つまたは複数の導電性部分から形成される。

【0026】

いくつかの実施形態では、バイアス電極１０４は、クランピングネットワークに電気的に結合され、クランピングネットワークは、同軸電力供給ライン１０６（たとえば、同軸ケーブル）など、電気導体を使用して、約－５０００Ｖから約５０００Ｖの間の静的ＤＣ電圧など、チャッキング電圧をバイアス電極１０４に提供する。以下でさらに説明されるように、クランピングネットワークは、ＤＣ電源１５５（たとえば、高電圧ＤＣ（ＨＶＤＣ）電源）と、フィルタ１５１（たとえば、ローパスフィルタ）とを含む。

【0027】

基板支持アセンブリ１３６は、エッジ制御電極１１５をさらに含み得、エッジ制御電極１１５は、エッジリング１１４の下方に配置され、バイアス電極１０４を囲み、および／またはバイアス電極１０４の中心からある距離に配設される。概して、円形基板を処理するように構成された処理チャンバ１００の場合、エッジ制御電極１１５は、形状が環状であり、導電性材料から作られ、バイアス電極１０４の少なくとも一部分を囲むように構成される。図１に示されているものなど、いくつかの実施形態では、エッジ制御電極１１５は、基板支持体１０５の領域内に配置される。いくつかの実施形態では、図１に示されているように、エッジ制御電極１１５は、基板支持体１０５の基板支持表面１０５Ａからバイアス電極１０４と同様の距離（すなわち、Ｚ方向）に配設された、導電性メッシュ、フォイル、および／またはプレートを含む。

【0028】

エッジ制御電極１１５は、バイアス電極１０４をバイアスするために使用される波形ジェネレータアセンブリ１５０とは異なる、波形ジェネレータアセンブリの使用によってバイアスされ得る。いくつかの実施形態では、エッジ制御電極１１５は、波形ジェネレータアセンブリ１５０の使用によってバイアスされ得、波形ジェネレータアセンブリ１５０は、エッジ制御電極１１５への電力の一部を分割することによってバイアス電極１０４をバイアスするためにも使用される。一構成では、第１のソースアセンブリ１９６の第１の波形ジェネレータアセンブリ１５０が、バイアス電極１０４をバイアスするように構成され、第２のソースアセンブリ１９７の第２の波形ジェネレータアセンブリ１５０が、エッジ制御電極１１５をバイアスするように構成される。

【0029】

電力供給ライン１５７は、バイアス電極１０４に、第１のソースアセンブリ１９６の波形ジェネレータアセンブリ１５０の出力を電気的に接続する。以下の説明は、バイアス電極１０４に波形ジェネレータアセンブリ１５０を結合するために使用される、第１のソースアセンブリ１９６の電力供給ライン１５７について主に説明するが、エッジ制御電極１１５に波形ジェネレータアセンブリ１５０を結合する、第２のソースアセンブリ１９７の電力供給ライン１５８は、同じまたは同様の構成要素を含むことになる。電力供給ライン１５７の様々な部分内の（１つまたは複数の）電気導体は、（ａ）剛性同軸ケーブルと直列に接続されたフレキシブル同軸ケーブルなど、同軸ケーブルのうちの１つまたは組合せ、（ｂ）絶縁高電圧耐コロナ性フックアップ線、（ｃ）裸線、（ｄ）金属棒、（ｅ）電気コネクタ、あるいは（ｆ）（ａ）～（ｅ）における電気要素の任意の組合せを含み得る。

【0030】

いくつかの実施形態では、処理チャンバ１００は、基板支持体１０５および／または支持ベース１０７が、腐食性の処理ガスまたはプラズマ、洗浄ガスまたはプラズマ、あるいはそれらの副産物と接触するのを防ぐために、基板支持アセンブリ１３６の部分に少なくとも部分的に外接する、石英パイプ１１０またはカラーをさらに含む。一般に、石英パイプ１１０、絶縁体プレート１１１、および接地プレート１１２は、ライナ１０８によって外接される。いくつかの実施形態では、プラズマスクリーン１０９が、カソードライナ１０８と側壁１２２との間に配置されて、プラズマが、ライナ１０８と１つまたは複数の側壁１２２との間のプラズマスクリーン１０９の下のボリューム中に形成するのを防ぐ。

【0031】

図２Ａは、処理チャンバの電極において確立され得る電圧波形を示す。図２Ｂは、図２Ａに示されている電圧波形と同様の、異なる電圧波形により基板において確立された異なるタイプの電圧波形２２５と電圧波形２３０との一例を示し、それらは、処理チャンバ内の電極において別々に確立される。それらの波形は、示されているように、２つのステージ、すなわち、イオン電流ステージとシース崩壊ステージとを含む。イオン電流ステージの始まりにおいて、基板電圧の降下が、基板の上方に高電圧シースを作成し、基板に対して正イオンを加速する。イオン電流ステージ中に基板の表面に衝撃を与える正イオンは、基板表面上に正電荷を堆積させ、これは、補償されていない場合、図２Ｂ中の電圧波形２２５によって示されているように、イオン電流ステージ中に基板電圧を正に徐々に増加させることを引き起こす。しかしながら、基板表面上での正電荷の制御されない蓄積は、シースキャパシタおよびチャックキャパシタを望ましくなく徐々に放電し、電圧波形２２５によって示されているように、シース電圧降下を緩やかに減少させ、基板電位を０により近づける。正電荷の蓄積は、基板において確立される電圧波形中に電圧ドループを生じる（図２Ｂ）。しかしながら、図２Ａに示されているように、イオン電流ステージ中に負の傾斜を有する、電極において確立される電圧波形が、図２Ｂ中の曲線２３０によって示されているように、確立される基板電圧波形について正方形の領域（たとえば、ほぼ０の傾斜）を確立するように生成され得る。イオン電流ステージ中に電極において確立される波形における傾斜を実装することは、電流補償と呼ばれることがある。イオン電流位相の始まりと終わりとの間の電圧差が、イオンエネルギー分布関数（ＩＥＤＦ）幅を決定する。電圧差が大きいほど、ＩＥＤＦ幅は広くなる。モノエネルギー性（ｍｏｎｏｅｎｅｒｇｅｔｉｃ）イオンとより狭いＩＥＤＦ幅とを達成するために、電流補償を使用してイオン電流位相における基板電圧波形を平坦化するための動作が実施される。本開示のいくつかの実施形態では、ＲＦ信号が、図２Ａに示されている電圧波形上にオーバーレイされる。

【0032】

波形生成のための生成技法
現在のいくつかの実施形態は、概して、エッチングされた高アスペクト比特徴中に形成される望ましくないＩＥＤボーイングプロファイルを低減しながら、同時のプラズマ生成とイオンエネルギー分布（ＩＥＤ）制御とを使用して基板のプラズマ処理を容易にする、波形生成のための技法を対象とする。たとえば、パルス電圧（ＰＶ）波形が、ＲＦ信号がＰＶ波形上にオーバーレイされて、生成され得る。いくつかの実施形態では、生成された波形は、本明細書で説明されるように、電流補償を容易にするためのランプ信号をも含み得る。

【0033】

図３Ａは、単一ＲＦ周波数励起波形を使用するときの一般的なＩＥＤを示す。示されているように、ＩＥＤは、高エネルギーピーク３０６と、低エネルギーピーク３０２と、（たとえば、中間エネルギー領域３０４に関連する）中間エネルギーイオンとを有する、バイモーダル形状を有する。プラズマエッチングプロセスの見地から、高エネルギーピークにおけるまたは高エネルギーピークの近くのイオンのみが、エッチングされている材料中に作成されるイオン生成帯電効果を克服し、特徴の底部に達し、エッチング反応を可能にするための、エネルギーおよび方向性を有する。中間エネルギーをもつイオンは、方向性を有せず、特徴の側壁に当たる傾向があることになり、しばしば、望ましくないＩＥＤボーイングプロファイルを生じるので、中間エネルギーをもつイオンはエッチングプロセスにとって有益でない。低エネルギーをもつイオンは、マスク表面を洗浄し、マスク層の形状を維持し、孔の詰まりを防ぐので、低エネルギーをもつイオンはエッチングプロセスにとって重要である。本開示のいくつかの実施形態は、高エネルギーピークと低エネルギーピークとを有し、高エネルギーピークと低エネルギーピークとの間に中間エネルギーをほとんどもたない、エネルギープロファイルを作成することを対象とする。

【0034】

図３Ｂは、本開示のいくつかの実施形態による、ＩＥＤ関数（ＩＥＤＦ）を示すグラフである。示されているように、ＩＥＤＦは、低エネルギーピーク３０１と高エネルギーピーク３０３とを含む。低エネルギーピークに関連するエネルギーは、数百ｅＶよりも小さい（たとえば、１Ｋ ｅＶよりも小さい）ことがあり、高エネルギーピークに関連するエネルギーは、基板中に形成されるべき特徴のアスペクト比に応じて、数百ｅＶ～数万ｅＶであり得る。たとえば、いくつかの場合には、高エネルギーピークに関連するエネルギーは、４ｋ ｅＶから１０ｋ ｅＶの間であり得る。示されているように、低エネルギーピーク３０１と高エネルギーピーク３０３との間にイオンが存在しない（または少なくとも従来の実装よりも少ない）。いくつかの実施形態は、本明細書でより詳細に説明されるように、波形調整技法を使用して図３Ｂに示されているイオンエネルギー分布を実装するための技法を対象とする。

【0035】

図４は、本開示のいくつかの実施形態による、波形ジェネレータを使用して生成される波形４００を示す。示されているように、波形４００は、波形領域４０１と波形領域４０５とを含む。波形領域４０１は、ＲＦ信号４０４でオーバーレイされた直流（ＤＣ）信号を含み、波形領域４０５は、ＲＦ信号４０４でオーバーレイされた（たとえば、電流補償のための）電圧ランプを含む。

【0036】

ＲＦ信号４０４は、チャンバ中のプラズマを持続させ、図３Ｂに関して説明された低エネルギーピーク３０１を作り出す。ＲＦ信号４０４は、いくつかの実施形態では、４０ＭＨｚから２００ＭＨｚの間の周波数を有し得る。ＲＦ信号４０４の周波数は、イオンシース移動周波数（ｉｏｎ ｓｈｅａｔｈ ｔｒａｎｓｉｔ ｆｒｅｑｕｅｎｃｙ）よりも高いことがある。この場合、シース厚さを横切る平均イオン移動時間は、ＲＦ信号４０４の周期よりも長く、イオンが、ＲＦ信号４０４の複数のサイクルを経験し、複数のサイクルに関連する平均エネルギーを取得して、低エネルギーピーク３０１を作成することを生じる。したがって、イオンは、ＲＦ信号４０４によって引き起こされた平均シース電位によって加速され、したがって、単一イオンエネルギーピークが達成される。高周波数ＲＦ励起は、モノエネルギーピークをもつイオンを作り出す。言い換えれば、シースを横切って進むイオンは、ＲＦ信号４０４によって駆動された平均シース電位を経験し、連続エネルギー分布ではなく、単一イオンエネルギーピークを作成する。

【0037】

パルス波形サイクルの一部分中に、プラズマバルク電子が、パルスステップの立上りエッジ４０２により、基板（たとえば、基板１０３）の表面に引きつけられる。しかしながら、プラズマバルク電子は、より高いエネルギーピーク３０３を作り出すための負のＤＣシース電位を確立することができないことがある。基板表面および電極（たとえば、支持ベース１０７）は、（たとえば、静電チャックキャパシタ（Ｃ_ｅｓｃ）と呼ばれる）容量性要素を形成し、容量性要素は、いくつかの実施形態では、図１に示されているように、バイアス電極１０４と基板支持表面１０５Ａとの間に配設された基板支持体１０５の誘電体材料層を含む。（たとえば、基板上の負電荷と比較して）電極上の等しい量の正電荷があって、プラズマバルク電子によって生成された電界を打ち消す。波形４００の立下りエッジ４０３において、イオンは、電極への波形の印加により、電子によって中和される。したがって、負のＤＣシース電位が、基板表面上に確立される。これは、より高いエネルギーピーク３０３の起点である。ＤＣシース電位（Ｖｄｃ）、またはより高いイオンエネルギーは、立下りエッジの大きさ（ΔＶ）と、Ｃ_ｅｓｃとシースキャパシタンス（Ｃ_{ｓｈｅａｔｈ}）との間の比とを使用して、以下の式に基づいて、近似され得る。

したがって、波形領域４０１は、チャンバ中で（たとえば、より低いエネルギーピーク３０１を作り出しながら）プラズマを持続させ、より高いエネルギーピーク３０３についてのＤＣシース電位を確立するように働く。

【0038】

入って来るイオンが基板表面上の電子を中和するので、ＤＣシース電位は、補償の手段がない場合、減少する。したがって、基板に入射するイオンは、モノエネルギー性でなくなる。いくつかの実施形態では、電圧ランプが波形領域４０５中に実装されて、増加する量の電子を電極に与えて、入って来るイオンによる正電荷によって引き起こされる、さもなければ増加する電界を打ち消し、それにより、一定のシース電位（モノエネルギーピーク）を維持する。ランプを実装するためのＤＣ供給電流が、イオン電流ステージ中に提供されるイオン電流を等化および補償するように制御され得る。イオン電流（Ｉ_ｉｏｎ）は、イオンエネルギー診断を使用することによって較正されるか、または、（たとえば、Ｖ０の時間導関数を計算するための）電極電圧（Ｖ０）と、シース電位の値とをサンプリングすることによって、以下の式に基づいて、計算される。

示されているように、ＲＦ信号４０４はまた、チャンバ中で（たとえば、より低いエネルギーピーク３０１を作り出しながら）プラズマを持続させることと、より高いエネルギーピーク３０３についてのＤＣシース電位を確立することとを続けるために、領域４０５中にランプ信号上にオーバーレイされ得る。

【0039】

図５は、本開示のいくつかの実施形態による、ＩＥＤ制御を達成するために基板をバイアスするための波形ジェネレータ５００の例示的な一実装形態を示す。波形ジェネレータ５００は、図１に関して説明されたように、波形ジェネレータアセンブリ１５０を実装するために使用され得る。示されているように、波形ジェネレータ５００は、図４に関して説明された波形４００を生成し得る。

【0040】

波形ジェネレータ５００は、波形領域４０１中に正電圧を実装するための主電圧源５０２（たとえば、ＤＣ電圧源）と、波形領域４０５中にランプ電圧を実装するための電流源５０５と、ＲＦ信号４０４を提供するための（ＲＦ信号ジェネレータとも呼ばれる）ＲＦジェネレータ５０６とを含む。波形ジェネレータ５００は、出力ノード５０４において波形４００を生成する。出力ノード５０４は、基板支持体１０５（たとえば、セラミックパック）中のバイアス電極１０４または支持ベース１０７に結合され得る。出力ノード５０４が支持ベース１０７に結合された場合、出力ノード５０４と基板１０３との間の総キャパシタンス（たとえば、１／Ｃ_{ｔｏｔａｌ}＝１／Ｃ_ｅｓｃ＋１／Ｃ_ＳＢであり、ここで、Ｃ_ＳＢは、支持ベース１０７とバイアス電極１０４との間に配設された誘電体層のキャパシタンスである）は、出力ノード５０４がバイアス電極１０４に結合された場合（たとえば、Ｃ_ｅｓｃ）よりも大きくなる。より大きいキャパシタンスは、Ｃ_ｅｓｃにわたるより低い電圧降下と、シース上でのより多くの電圧降下とを生じ得る。

【0041】

示されているように、スイッチ５２０（たとえば、高電圧固体リレー）が、主電圧源５０２と出力ノード５０４との間に結合され得、スイッチ５２２（たとえば、高電圧固体リレー）が、接地ノード５０８と出力ノード５０４との間に結合され得る。示されているように、ＲＦフィルタ５４０は、電圧源５０２とスイッチ５２０との間の経路において実装され得、ＲＦフィルタ５４２は、接地ノード５０８とスイッチ５２２との間の経路において実装され得、ＲＦフィルタ５４４は、電流源５０５と出力ノード５０４との間に実装され得る。ＲＦフィルタ５４０、５４２、５４４は、ＲＦジェネレータ５０６から提供される（１つまたは複数の）ＲＦ信号をブロックするように構成された、ローパスフィルタとして実装され得る。電圧源５０２および電流源５０５は、ＲＦジェネレータ５０６の出力から、それぞれのＲＦフィルタ５４０、５４４によって保護される。言い換えれば、ＲＦフィルタ５４０、５４４は、ＲＦジェネレータ５０６から提供される高周波数ＲＦ信号をブロックするように構成される。接地ノード５０８は、スイッチ５２２が閉じられたとき、ＲＦフィルタ５４２（たとえば、ローパスフィルタ）によってＲＦジェネレータ５０６から隔てられる。いくつかの実施形態では、ＲＦフィルタ５４０、５４２、５４４の各々は、図６に示されているように、並列ＬＣトポロジーとして実装され得る。

【0042】

図６は、容量性要素６０２と誘導性要素６０４とを有する、並列ＬＣフィルタトポロジー６００を示す。示されているように、容量性要素６０２は、誘導性要素６０４に並列に、およびノード６１０とノード６１２との間に結合され得る。ＲＦフィルタ５４０、５４２、５４４の各々は、並列ＬＣフィルタトポロジー６００を使用して実装され得る。たとえば、ＲＦフィルタ５４２の場合、ノード６１０は接地ノード５０８に結合され得、ノード６１２はスイッチ５２２に結合され得る。一例として、４０ＭＨｚ ＲＦ信号の場合、４０ＭＨｚ ＲＦ信号をブロックするために、容量性要素６０２は１００ピコファラド（ｐＦ）であり得、誘導性要素６０４は１５８ナノヘンリー（ｎＨ）であり得る。言い換えれば、ＬＣフィルタトポロジー６００は、４０ＭＨｚ信号について開回路として効果的に働き、４０ＭＨｚ ＲＦ信号から、電圧源５０２、接地ノード５０８、または電流源５０５を隔てる、共振回路である。

【0043】

図７は、本開示のいくつかの実施形態による、（「Ｓ１」と標示された）スイッチ５２０と、（「Ｓ２」と標示された）スイッチ５２２との状態を示す、タイミング図７００である。示されているように、スイッチ５２０とスイッチ５２２とは、接地ノード５０８に電圧源５０２を電気的に短絡させることを回避するために、同時に閉じられない。いくつかの実施形態では、波形サイクル（たとえば、波形４００のサイクル）の位相１中に、スイッチ５２０は、図４に示されているように立上りエッジ４０２を作り出すために、閉じられ得る。スイッチ５２０は、十分な数の電子が基板表面において収集されることを可能にするために、２０ｎｓから２０００ｎｓの範囲に及ぶ期間の間、閉じられ得る。波形領域４０１に関連する期間の後に、波形サイクルの位相２中に立下りエッジ４０３を作り出すために、スイッチ５２０は開かれ得、スイッチ５２２は閉じられ得る。スイッチＳ１を開いた後に、スイッチＳ２は、１０ｎｓから１００ｎｓの範囲に及ぶ時間期間の間、閉じられ得る。

【0044】

いくつかの実施形態では、スイッチＳ１が閉じられる間の位相１中に、正電荷が、図１に示されている基板１０３上に蓄積する。基板１０３上の電圧は、容量効果により、瞬時に変化することができない。したがって、位相２中に、スイッチＳ１が開かれ、スイッチＳ２が閉じられると、出力ノード５０４における（たとえば、図１に示されている電極１０４における）電圧は、図４に示されているように、正電圧から負電圧に降下する。正電圧から負電圧への降下は、負電荷が電極１０４上に形成して基板１０４上の正電荷を相殺することによるものであると考えられる。言い換えれば、基板１０３上の正電荷は、電極１０４に電子を引きつけ、スイッチＳ２の閉鎖時に出力ノード５０４における負電圧への降下を引き起こす。

【0045】

波形サイクルの位相３中に、両方のスイッチ５２０、５２２は開いたままである。図５に示されているように、ＲＦジェネレータ５０６および電流源５０５は、常に、出力ノード５０４に（たとえば、チャンバに）接続され得る。いくつかの実施形態では、ハイパスフィルタ５４６が、ＲＦジェネレータ５０６と出力ノード５０４との間に結合され得る。ハイパスフィルタ５４６は、（たとえば、スイッチ５２０が閉じられたときの電流源５０５、電圧源５０２、またはスイッチ５２２が閉じられたときの接地ノード５０８によって引き起こされる）出力ノード５０４におけるＤＣ成分から、ＲＦジェネレータを隔てる。ハイパスフィルタ５４６は、いくつかの実施形態では、交流（ＡＣ）ブロッキングキャパシタとして実装され得る。

【0046】

いくつかの実施形態では、インピーダンス５７０が、スイッチ５２０が閉じたときに電流源５０５からの出力電流を分流させるために、電流源５０５の出力と接地ノードとの間に結合され得る。言い換えれば、急激なインピーダンス変化が、出力ノード５０４への電圧源５０２の結合により、発生し得る。インピーダンス５７０は、スイッチ５２０が閉じると、電流源５０５から接地への電流についての流路を提供し、立上りエッジ４０２の後の電流源５０５からの電流の徐々の減少を可能にする。示されているように、インピーダンス５７０は、誘導性要素５７４と抵抗要素５７２とを有する、インダクタ－抵抗器（ＲＬ）回路を使用して実装され得る。４０ＭＨｚ ＲＦ信号を使用するとき、誘導性要素のインピーダンスは２マイクロヘンリー（μＨ）であり得、抵抗要素５７２の抵抗は１００オームであり得る。

【0047】

本開示の実施形態は、プロセスに好都合なデュアルピークＩＥＤと、同時のプラズマ励起および持続を伴って、プラズマ処理チャンバについて基板表面上でそのようなＩＥＤを達成するための方法とを提供する。旧来のイオンエネルギー制御技法と比較した、本開示の実施形態の１つの利点は、同時のプラズマ生成とＩＥＤ制御とである。１つのＰＶ波形サイクルが完了した後に、繰り返される第２の電圧波形サイクルの部分図によって図４に示されているように、複数の追加のＰＶ波形サイクルが、複数回連続的に繰り返されることになる。いくつかの実施形態では、電極において確立された電圧波形は、イオン電流時間期間（たとえば、波形領域４０５の長さ）と、波形周期Ｔ_Ｐ（たとえば、波形領域４０１の長さ＋波形領域４０５の長さ）との比として定義され、８０％から９５％の間のなど、５０％よりも大きいかまたは７０％よりも大きい、オン時間を有する。いくつかの実施形態では、約２．５μｓの周期Ｔ_Ｐを有する波形サイクルを有するＰＶ波形が、約１００マイクロ秒（μｓ）から約１０ミリ秒（ｍｓ）の間であるバースト期間を有する、ＰＶ波形バースト内で連続的に繰り返される。ＰＶ波形のバーストは、約５０％から約９５％の間のなど、約５％～１００％の間である、バーストデューティサイクルを有することができ、デューティサイクルは、バースト期間を、バースト期間＋バースト期間を分離する非バースト期間（すなわち、ＰＶ波形が生成されない）で除算した、比である。

【0048】

図８は、波形生成のための方法８００を示すプロセスフロー図である。方法８００は、波形ジェネレータ５００などの波形ジェネレータ、および／またはシステムコントローラ１２６などのシステムコントローラを含む、波形生成システムによって実施され得る。

【0049】

アクティビティ８０２において、波形生成システムは、波形（たとえば、波形４００）の第１の位相（たとえば、図７に示されている位相１）中に、出力ノード（たとえば、出力ノード５０４）に、電圧源（たとえば、電圧源５０２）を、（たとえば、スイッチ５２０を閉じることによって）結合する。出力ノードは、処理チャンバ（たとえば、処理チャンバ１００）内に配設された電極に結合され得る。たとえば、出力ノードは、電極１０４または支持ベース１０７に結合され得る。

【0050】

アクティビティ８０４において、波形生成システムは、波形の第２の位相（たとえば、図７に示されている位相２）中に、出力ノードに、接地ノード（たとえば、接地ノード５０８）を、（たとえば、スイッチ５２２を閉じることによって）結合する。いくつかの実施形態では、ＲＦ信号ジェネレータ（たとえば、ＲＦジェネレータ５０６）が、第１の位相中に、フィルタ（たとえば、フィルタ５４６）を通して出力ノードに結合される。ＲＦ信号ジェネレータは、波形の第１の位相、第２の位相、および第３の位相（たとえば、図７に示されている位相３）中に、出力ノードに結合され得る。電圧源および接地ノードは、第３の位相中に、出力ノードから（たとえば、スイッチ５２０、５２２を開くことによって）結合解除される。いくつかの実施形態では、電圧源は、フィルタ（たとえば、フィルタ５４０）を通して出力ノードに結合され、接地ノードは、フィルタ（たとえば、フィルタ５４２）を通して出力ノードに結合される。

【0051】

いくつかの実施形態では、電流源（たとえば、電流源５０５）が、波形の第３の位相中に出力ノードに結合され、電圧源および接地ノードは、第３の位相中に出力ノードから結合解除される。電流源は、フィルタ（たとえば、フィルタ５４４）を通して出力ノードに結合され得る。

【0052】

「結合された（ｃｏｕｐｌｅｄ）」という用語は、本明細書では、２つの物体間の直接的または間接的結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接し、物体Ｂが物体Ｃに接する場合、物体Ａと物体Ｃとは、物体Ａと物体Ｃとが互いに直接的に物理的に接しない場合でも、依然として、互いに結合されたと見なされ得る。たとえば、第１の物体は、第１の物体が決して第２の物体と直接的に物理的に接触していなくても、第２の物体に結合され得る。

【0053】

上記は本開示の実施形態を対象とするが、本開示の他のおよびさらなる実施形態がその基本的範囲から逸脱することなく考案され得、その範囲は以下の特許請求の範囲によって決定される。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】