特表 2024-524944 イオン電流補償の装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-09

(54)【発明の名称】イオン電流補償の装置及び方法

(51)【国際特許分類】

   H01L 21/3065 20060101AFI20240702BHJP

   H05H 1/46 20060101ALI20240702BHJP

【ＦＩ】

H01L21/302 101B

H05H1/46 R

H05H1/46 M

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023577881

(86)(22)【出願日】2022-05-26

(85)【翻訳文提出日】2024-02-16

(86)【国際出願番号】 US2022031072

(87)【国際公開番号】W WO2022265838

(87)【国際公開日】2022-12-22

(31)【優先権主張番号】17/349,763

(32)【優先日】2021-06-16

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ヤン， ヤン

(72)【発明者】

【氏名】クオ， ユエ

(72)【発明者】

【氏名】ラーマスワーミ， カーティク

【テーマコード（参考）】

2G084

5F004

【Ｆターム（参考）】

2G084AA02

2G084AA04

2G084AA05

2G084AA08

2G084BB23

2G084CC12

2G084DD02

2G084DD15

2G084DD24

2G084DD38

2G084FF06

2G084FF38

2G084HH02

2G084HH06

2G084HH15

2G084HH20

2G084HH22

2G084HH30

5F004BA09

5F004BB12

5F004BB13

5F004BB18

5F004BB22

5F004BB23

5F004BB25

5F004BB26

5F004BB29

5F004BD04

5F004CA03

5F004CA04

5F004CA06

(57)【要約】

本明細書で提供される実施形態は、概して、処理チャンバ内で基板をプラズマ処理するための波形を生成するための装置、プラズマ処理システム、及び方法を含む。本明細書の実施形態は、パルス電圧波形を生成するための装置及び方法を含み、該方法は、パルス電圧波形を生成するプロセスの第１のフェーズ中に主電圧源を、処理チャンバ内に配置されている電極に結合することと、パルス電圧波形を生成するプロセスの第２のフェーズ中に接地ノードを電極に結合することと、パルス電圧波形を生成するプロセスの第３のフェーズ中に、第１の補償電圧源を電極に結合することと、パルス電圧波形を生成するプロセスの第４のフェーズ中に第２の補償電圧源を電極に結合することとを含む。
【選択図】図５Ａ

【特許請求の範囲】

【請求項1】

プラズマ処理のためのパルス電圧波形を生成する波形発生器であって、
出力ノードに選択的に結合されている主電圧源であって、
前記出力ノードは、処理チャンバ内に配置されている電極に結合されるように構成されており、
前記出力ノードは選択的に接地ノードに結合されている、前記主電圧源と、
前記出力ノードに選択的に結合されている第１の補償電圧源と、
前記出力ノードに選択的に結合されている第２の補償電圧源と
を含む、波形発生器。

【請求項2】

パルス電圧波形の第１のフェーズ中に前記主電圧源を前記出力ノードに結合するように構成されている第１のスイッチ、
前記パルス電圧波形の第２のフェーズ中に前記接地ノードを前記出力ノードに結合するように構成されている第２のスイッチ、及び
前記パルス電圧波形の第３のフェーズ中に前記第１の補償電圧源を前記出力ノードに結合するように構成されている第３のスイッチ
をさらに含む、請求項１に記載の波形発生器。

【請求項3】

前記パルス電圧波形の第４のフェーズ中に前記第２の補償電圧源を前記出力ノードに結合するように構成されている第４のスイッチをさらに含む、請求項２に記載の波形発生器。

【請求項4】

前記パルス電圧波形の第３のフェーズ中に前記第１の補償電圧をグランドに選択的に結合し、前記パルス電圧波形の第４のフェーズ中に前記第２の補償電圧源を前記出力ノードに選択的に結合するように構成されている第４のスイッチをさらに含む、請求項２に記載の波形発生器。

【請求項5】

無線周波数（ＲＦ）信号発生器、及び
前記ＲＦ信号発生器と前記出力ノードとの間に結合されている第１のフィルタをさらに含む、請求項１に記載の波形発生器。

【請求項6】

前記接地ノードと前記出力ノードとの間に結合されている第２のフィルタ、
前記主電圧源と前記出力ノードとの間に結合されている第３のフィルタ、
前記第１の補償電圧源と前記出力ノードとの間に結合されている第４のフィルタ、及び
前記第２の補償電圧源と前記出力ノードとの間に結合されている第５のフィルタ、をさらに含む、請求項５に記載の波形発生器。

【請求項7】

前記主電圧源、前記第１の補償電圧源、及び前記第２の補償電圧源それぞれが直流（ＤＣ）電圧源を含む、請求項１に記載の波形発生器。

【請求項8】

パルス電圧波形を生成するための方法であって、
パルス電圧波形を生成する第１のフェーズ中に、処理チャンバ内に配置された電極に結合されている主電圧源を出力ノードに結合することと、
前記第１のフェーズに続き、前記生成されたパルス電圧波形の第２のフェーズ中に接地ノードを前記出力ノードに結合することと、
前記第２のフェーズに続き、前記生成されたパルス電圧波形の第３のフェーズ中に、第１の補償電圧源を前記出力ノードに結合することと、
前記第３のフェーズに続き、前記生成されたパルス電圧波形の第４のフェーズ中に、第２の補償電圧源を前記出力ノードに結合することと
を含む、方法。

【請求項9】

前記第３のフェーズ中に、前記第１の補償電圧源の第１のポートを、前記接地ノードに結合し、前記出力ノードの第２のポートを結合すること、及び
前記第４のフェーズ中に、前記第１の補償電圧源の前記第１のポートを前記第２の補償電圧源に結合すること
をさらに含む、請求項８に記載の方法。

【請求項10】

前記生成されたパルス電圧波形の前記第１のフェーズが、２０ｎｓと２０００ｎｓの間であり、
前記生成されたパルス電圧波形の前記第２のフェーズが、１０ｎｓと１００ｎｓの間であり、
前記生成されたパルス電圧波形の前記第３のフェーズが、１００ｎｓと２０００ｎｓの間であり、
前記生成されたパルス電圧波形の前記第４のフェーズが、１００ｎｓと２０００ｎｓの間である、請求項８に記載の方法。

【請求項11】

前記生成されたパルス電圧波形の、前記第１のフェーズ、前記第２のフェーズ、前記第３のフェーズ、及び第４のフェーズ中に、ＲＦ信号発生器が前記出力ノードに結合される、請求項８に記載の方法。

【請求項12】

前記ＲＦ信号発生器が、第１のフィルタを介して前記出力ノードに結合され、
前記接地ノードが第２のフィルタを介して前記出力ノードに結合され、
前記主電圧源が第３のフィルタを介して前記出力ノードに結合され、
前記第１の補償電圧源が第４のフィルタを介して前記出力ノードに結合され、及び
前記第２の補償電圧源が第５のフィルタを介して前記出力ノードに結合される、請求項１１に記載の方法。

【請求項13】

前記主電圧源、前記第１の補償電圧源、及び前記第２の補償電圧源それぞれが直流（ＤＣ）電圧源を含む、請求項１１に記載の方法。

【請求項14】

波形生成のための装置であって、
処理チャンバの電極と、
主電圧源と、
第１の補償電圧源と、
第２の補償電圧源と、
プロセッサによって実行されると、前記装置に、
パルス電圧波形を形成する処理の第１のフェーズ中に、前記主電圧源を前記電極に結合し、
前記第１のフェーズに続き、前記パルス電圧波形の第２のフェーズ中に、前記電極を接地し、
前記第２のフェーズに続き、前記パルス電圧波形の第３のフェーズ中に、前記第１の補償電圧源を前記電極に結合し、そして
前記第３のフェーズに続き、前記パルス電圧波形の第４のフェーズ中に、前記第２の補償電圧源を前記電極に結合する
ことを行わせるいくつかの命令を含むプログラム情報が記憶されている、不揮発性メモリと
を含む、装置。

【請求項15】

前記命令が、プロセッサによって実行されると、
前記第３のフェーズ中に、前記第１の補償電圧源を接地ノードに結合し、そして
前記第４のフェーズ中に、前記第１の補償電圧源を前記第２の補償電圧源に結合すること
を前記装置にさらに行わせる、請求項１４に記載の装置。

【請求項16】

前記パルス電圧波形の前記第１のフェーズが、２０ｎｓと２０００ｎｓの間であり、
前記パルス電圧波形の前記第２のフェーズが、１０ｎｓと１００ｎｓの間であり、
前記パルス電圧波形の前記第３のフェーズが、１００ｎｓと２０００ｎｓの間であり、
前記パルス電圧波形の前記第４のフェーズが、１００ｎｓと２０００ｎｓの間である、請求項１４に記載の装置。

【請求項17】

前記パルス電圧波形の、前記第１のフェーズ、前記第２のフェーズ、前記第３のフェーズ、及び前記第４のフェーズ中に、前記電極に結合されるＲＦ信号発生器をさらに含む、請求項１４に記載の装置。

【請求項18】

前記ＲＦ信号発生器が、第１のフィルタを介して前記電極に結合されており、
前記接地ノードが第２のフィルタを介して前記電極に結合されており、
前記主電圧源が第３のフィルタを介して前記電極に結合されており、
前記第１の補償電圧源が第４のフィルタを介して前記電極に結合されており、かつ
前記第２の補償電圧源が第５のフィルタを介して前記電極に結合されている、請求項１７に記載の装置。

【請求項19】

前記主電圧源、前記第１の補償電圧源、及び前記第２の補償電圧源それぞれが直流（ＤＣ）電圧源を含む、請求項１４に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

背景
分野
［０００１］本開示の実施形態は、概して、半導体デバイスの製造に使用されるシステムに関する。より詳細には、本開示の実施形態は、基板を処理するために使用されるプラズマ処理システムに関する。

【背景技術】

【0002】

関連技術の説明
［０００２］高アスペクト比のフィーチャを確実に製造することは、次世代の半導体デバイスにとって重要な技術課題の１つである。高アスペクト比のフィーチャを形成する方法の１つは、処理チャンバ内でプラズマを形成し、プラズマからのイオンが基板の表面に向かって加速して、基板の表面上に形成されたマスク層の下に配置された材料層に開口部を形成する、プラズマ支援エッチングプロセスを使用することである。

【0003】

［０００３］典型的なプラズマ支援エッチングプロセスでは、基板は処理チャンバ内に配置された基板支持体上に配置され、プラズマが基板上に形成され、イオンは、プラズマと基板の表面との間に形成されるプラズマシース、すなわち電子が枯渇した領域を通ってプラズマから基板に向かって加速される。

【0004】

［０００４］従来のＲＦプラズマ支援エッチングプロセスは、ＲＦ信号を含む正弦波形をプラズマ処理チャンバ内の１つ又は複数の電極に送信するだけであり、シースの特性及び生成されるイオンエネルギーを適切に、又は望ましく制御することができず、これは望ましくないプラズマ処理結果をもたらすことが判明した。望ましくない処理結果には、マスク層の過剰なスパッタリングと、高アスペクト比のフィーチャにおける側壁欠陥の生成とが含まれる可能性がある。

【0005】

［０００５］したがって、当技術分野では、望ましいプラズマ支援エッチングプロセスの結果を提供できるプラズマ処理のための及びバイアスするための方法が必要とされている。

【発明の概要】

【0006】

［０００６］本明細書で提供される実施形態は、概して、処理チャンバ内で基板をプラズマ処理するための波形を生成するための装置、プラズマ処理システム、及び方法を含む。

【0007】

［０００７］本開示の上記の特徴を詳細に理解できるように、上記で簡単に要約した本開示のより具体的な説明は、その一部が添付の図面に示されている実施形態を参照することによって得ることができる。しかしながら、添付図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容されうることに留意されたい。

【図面の簡単な説明】

【0008】

【図1】［０００８］本明細書に記載の方法を実施するように構成された、１つ又は複数の実施形態による処理システムの概略断面図である。

【図2A】［０００９］１つ又は複数の実施形態に従って、処理チャンバの電極に印加され得る電圧波形を示す。

【図2B】［００１０］処理チャンバの電極に印加される電圧波形により基板上に確立される電圧波形を示す。

【図3A】［００１１］単一周波数励起波形を使用した場合の典型的なイオンエネルギー分布（ＩＥＤ）を示している。

【図3B】［００１２］本開示の特定の実施形態による、ＩＥＤ関数（ＩＥＤＦ）を示すグラフである。

【図4A】［００１３］本開示の特定の実施形態による、図５Ａの波形発生器を使用して生成されたパルス電圧（ＰＶ）波形を示す。

【図4B】［００１４］本開示の特定の実施形態による、図５Ｃの波形発生器を使用して生成されたＰＶ波形を示す。

【図4C】［００１５］本開示の特定の実施形態による、図５Ａの波形発生器を使用して生成された測定波形を示す。

【図5A】［００１６］本開示の特定の態様に従って、基板にバイアスをかけてＩＥＤ制御を達成するための波形発生器の実装例を示す。

【図5B】［００１７］本開示の特定の態様に従って、基板にバイアスをかけてＩＥＤ制御を達成するための波形発生器の実装例を示す。

【図5C】［００１８］本開示の特定の態様に従って、基板にバイアスをかけてＩＥＤ制御を達成するための波形発生器の実装例を示す。

【図6】［００１９］本開示の特定の実施形態による、図５Ｃの波形発生器とともに使用するための例示的なフィルタトポロジを示す。

【図7】［００２０］本開示の特定の態様による、図５Ａ、図５Ｂ、又は図５Ｃの波形発生器のスイッチの状態を示すタイミング図である。

【図8】［００２１］波形生成方法を示すプロセスフロー図である。

【発明を実施するための形態】

【0009】

［００２２］テクノロジーノードが２ｎｍに向けて進歩する中、より大きなアスペクト比を備えたより小さなフィーチャの製造には、プラズマ処理の原子精度が必要となる。プラズマイオンが重要な役割を果たすエッチングプロセスでは、イオンエネルギーの制御が半導体装置業界の課題となっている。従来のＲＦバイアス技術では、正弦波を使用してプラズマを励起し、イオンを加速する。

【0010】

［００２３］本開示のいくつかの実施形態は、概して、イオンエネルギー分布（ＩＥＤ）を制御するためのパルス電圧（ＰＶ）波形を生成する技術に関する。例えば、パルス電圧波形と高周波（ＲＦ）波形は、本明細書でさらに詳しく説明するように、ＩＥＤ機能に低エネルギーピークと高エネルギーピークを実装し、低エネルギーピークと高エネルギーピークの間の中間エネルギーがほとんどないか、又は全くないよう、プラズマチャンバ内の同じノードに印加される場合がある。高エネルギーのピークに関連するイオンは、エッチング中の高アスペクト比のフィーチャの底部に到達し、エッチング反応を可能にするエネルギーと方向性を有する。低エネルギーのイオンはエッチング中にフィーチャの底部に到達できないが、低エネルギーのイオンは依然としてエッチングプロセスにとって重要である。中間エネルギーのイオンは、所望の方向性を有さず、エッチング中のフィーチャの側壁に衝突し、多くの場合、エッチングされたフィーチャの側壁に望ましくない反りが生じるため、エッチングプロセスには有益ではない。いくつかの実施形態は、中間エネルギーイオンがほとんど又は全くない、高エネルギーピークと低エネルギーピークを有するＰＶ波形を生成するための技術に関する。

【0011】

プラズマ処理システムの例
［００２４］図１は、本明細書に記載の１つ又は複数のプラズマ処理方法を実行するように構成された処理システム１０の概略断面図である。いくつかの実施形態では、処理システム１０は、反応性イオンエッチング（ＲＩＥ）プラズマ処理などのプラズマ支援エッチング処理のために構成されている。しかしながら、本明細書で説明する実施形態は、例えば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）処理、プラズマ強化物理的気相堆積（ＰＥＰＶＤ）処理、プラズマ強化原子層堆積（ＰＥＡＬＤ）処理などのプラズマ強化堆積プロセス、例えば、プラズマドーピング（ＰＬＡＤ）などのプラズマ処理プロセス又はプラズマベースのイオン注入プロセスなどの他のプラズマ支援処理で使用するように構成された処理システムでも使用できることに留意されたい。

【0012】

［００２５］示されているように、処理システム１０は、容量結合プラズマ（ＣＣＰ）を形成するように構成されており、処理チャンバ１００は、処理領域１２９内に配置された下部電極（例えば、基板支持アセンブリ１３６）に面している処理領域１２９に配置された上部電極（例えば、チャンバ蓋１２３）を含む。典型的な容量結合プラズマ（ＣＣＰ）処理システムでは、高周波（ＲＦ）源は、上部電極又は下部電極の一方に電気的に結合され、上部電極と下部電極のそれぞれに容量結合され、それらの間の処理領域に配置されるプラズマ（例えば、プラズマ１０１）を点火及び維持するように構成されたＲＦ信号を送る。通常、上部電極又は下部電極のうちの対向する電極は、接地又は追加のプラズマ励起のための第２のＲＦ電源に結合される。図示のように、処理システム１０は、処理チャンバ１００、基板支持アセンブリ１３６、及びシステムコントローラ１２６を含む。

【0013】

［００２６］処理チャンバ１００は通常、チャンバ蓋１２３、１つ又は複数の側壁１２２、及びチャンバベース１２４を含むチャンバ本体１１３を含み、これらが集合的に処理領域１２９を画定する。１つ又は複数の側壁１２２及びチャンバベース１２４は、概して、処理チャンバ１００の要素の構造的支持を形成するようなサイズ及び形状を有し、それらに加えられる圧力及び追加エネルギーに耐えるように構成される材料を含む一方で、プラズマ１０１は、処理中に処理チャンバ１００の処理領域１２９内に維持される減圧環境内で発生させる。一例では、１つ又は複数の側壁１２２及びチャンバベース１２４は、アルミニウム、アルミニウム合金、又はステンレス鋼合金などの金属から形成される。

【0014】

［００２７］チャンバ蓋１２３を通って配置されたガス入口１２８は、流体連通している処理ガス源１１９から処理領域１２９に１つ又は複数の処理ガスを供給するために使用される。基板１０３は、１つ又は複数の側壁１２２の１つの開口部（図示せず）を通って処理領域１２９中にロードされ、そして処理領域１２９から取り出され、開口部は、基板１０３のプラズマ処理中にスリットバルブ（図示せず）で密閉される。

【0015】

［００２８］いくつかの実施形態では、基板支持アセンブリ１３６に形成された開口部を通して移動可能に配置された複数のリフトピン２０は、基板支持面１０５Ａへの、及び基板支持面１０５Ａからの基板の移送を容易にするために使用される。いくつかの実施形態では、複数のリフトピン２０は上方に配置され、処理領域１２９内に配置されたリフトピンフープ（図示せず）に結合され、及び／又は係合可能である。リフトピンフープは、チャンバベース１２４を通って密封して延びるシャフト（図示せず）に結合され得る。シャフトは、リフトピンフープを上げ下げするために使用されるアクチュエータ（図示せず）に結合され得る。リフトピンフープが上がった位置にあるとき、複数のリフトピン２０と係合して、リフトピンの上面を基板支持面１０５Ａよりも上に持ち上げ、基板１０３をそこから持ち上げて、ロボットハンドラー（図示せず）によって基板１０３の非アクティブ（裏面）表面にアクセスできるようにする。リフトピンフープが下がった位置にあるとき、複数のリフトピン２０は基板支持面１０５Ａと同一面、又は基板支持面１０５Ａの下に凹み、基板１０３はその上に載置される。

【0016】

［００２９］システムコントローラ１２６は、本明細書では処理チャンバコントローラとも呼ばれ、中央処理装置（ＣＰＵ）１３３、メモリ１３４、及びサポート回路１３５を含む。システムコントローラ１２６は、本明細書で説明される基板バイアス方法を含む、基板１０３を処理するために使用されるプロセスシーケンスを制御するために使用される。ＣＰＵ１３３は、処理チャンバ及びそれに関するサブプロセッサを制御するために産業環境で使用するために構成された汎用コンピュータプロセッサである。本明細書に記載のメモリ１３４は、一般に不揮発性メモリであり、ランダムアクセスメモリ、読み取り専用メモリ、フロッピー若しくはハードディスクドライブ、又はローカル若しくはリモートの他の適切な形式のデジタル記憶装置を含むことができる。サポート回路１３５は、従来のようにＣＰＵ１３３に結合されており、キャッシュ、クロック回路、入出力サブシステム、電源など、及びそれらの組み合わせを含む。ソフトウェア命令（プログラム）及びデータは、ＣＰＵ１３３内のプロセッサに命令するために、メモリ１３４内にコード化され記憶され得る。システムコントローラ１２６内のＣＰＵ１３３によって読み取り可能なソフトウェアプログラム（又はコンピュータ命令）は、処理システム１０内の構成要素によってどのタスクが実行可能であるかを決定する。

【0017】

［００３０］通常、システムコントローラ１２６のＣＰＵ１３３によって読み取り可能なプログラムにはコードを含み、これは、プロセッサ（ＣＰＵ１３３）によって実行されると、本明細書で説明されるプラズマ処理スキームに関するタスクを実行する。プログラムは、本明細書で説明される方法を実行するために使用される様々なプロセスタスク及び様々なプロセスシーケンスを実行するための処理システム１０内の様々なハードウェア及び電気構成要素を制御するために使用される命令を含むことができる。一実施形態では、プログラムには、図８に関連して以下で説明する１つ又は複数の処理を実行するために使用される命令が含まれている。

【0018】

［００３１］プラズマ制御システムには、概して、バイアス電極１０４において少なくとも第１のパルス電圧（ＰＶ）波形を確立するための第１のソースアセンブリ１９６と、エッジ制御電極１１５において少なくとも第２のＰＶ波形を確立するための第２のソースアセンブリ１９７とを含む。第１のＰＶ波形又は第２のＰＶ波形は、波形発生器アセンブリ１５０内の１つ又は複数の構成要素を使用して生成することができ、これは、図４Ａ～図５Ｃに関して本明細書でより詳細に説明される波形発生器に対応し得る。一実施形態では、波形発生器アセンブリ１５０は、バイアス電極１０４及びエッジ制御電極１１５において、図４Ａに示されるＰＶ波形４００と同様のＰＶ波形を生成するように構成された、図５Ａに示される波形発生器５００を含む。

【0019】

［００３２］いくつかの実施形態では、波形発生器アセンブリ１５０は、バイアス電極１０４、エッジ制御電極１１５及び／又は支持ベース１０７（例えば、電力電極又はカソード）において、図４Ｂに示されるＰＶ波形４５０と同様のＰＶ波形を生成するように構成された、図５Ｃに図示された波形発生器５５０のようなＰＶ波形発生源及びＲＦ源を含む。第１のソースアセンブリ１９６の波形発生器アセンブリ１５０の波形発生器５５０は、ＰＶ波形及びＲＦ信号を支持ベース１０７（例えば、電力電極又はカソード）又はバイアス電極１０４に送るように構成することができる。いくつかの実施形態では、図１に示すように、第３のソースアセンブリ１９８内の別個の波形発生器アセンブリ１５０は、支持ベース１０７（例えば、電力電極又はカソード）にＲＦ信号を送るように構成されたＲＦソースを少なくとも含む。

【0020】

［００３３］第１のソースアセンブリ１９６、第２のソースアセンブリ１９７、又は第３のソースアセンブリ１９８から提供される印加ＲＦ信号は、基板支持アセンブリ１３６とチャンバ蓋１２３との間に配置された処理領域内にプラズマ１０１を生成（維持及び／又は点火）するように構成され得る。いくつかの実施形態では、ＲＦ信号は、処理空間１２９内に配置された処理ガスと、支持ベース１０７及び／又はバイアス電極１０４に送られるＲＦ電力（ＲＦ信号）によって生成される電界とを使用して、プラズマ１０１を点火及び維持するために使用される。処理領域１２９は、減圧出口１２０を介して１つ又は複数の専用の減圧ポンプ（図示せず）に流体的に結合されており、これらは、処理領域１２９を大気圧未満の圧力条件に維持し、処理領域１２９から処理ガス及び／又は他のガスを排出させる。いくつかの実施形態では、処理領域１２９内に配置された基板支持アセンブリ１３６は、接地され、チャンバベース１２４を通って延びる支持シャフト１３８上に配置される。いくつかの実施形態では、第１のソースアセンブリ１９６、第２のソースアセンブリ１９７、又は第３のソースアセンブリ１９８内の波形発生器アセンブリ１５０から提供される印加ＲＦ信号は、ＲＦ信号源５８１及びＲＦ整合ネットワーク５８２を使用して実装されるＲＦ発生器５０６（図５Ｃ）によって提供される。いくつかの実施形態では、以下でさらに説明するように、ＲＦ発生器５０６は、約４０ＭＨｚと約２００ＭＨｚとの間など、４０ＭＨｚを超える周波数を有するＲＦ信号を送るように構成されている。

【0021】

［００３４］図１に戻って参照すると、基板支持アセンブリ１３６は、概して、基板支持面１０５Ａ及び支持ベース１０７を有する基板支持体１０５（例えば、ＥＳＣ基板支持体）を含む。いくつかの実施形態では、基板支持アセンブリ１３６は、以下にさらに説明するように、絶縁板１１１及び接地板１１２をさらに含むことができる。支持体ベース１０７は、絶縁板１１１によってチャンバベース１２４から電気的に絶縁されており、接地板１１２は、絶縁板１１１とチャンバベース１２４との間に介在される。基板支持体１０５は、支持体ベース１０７に熱的に結合され、その上に配置される。いくつかの実施形態では、基板処理中、支持体ベース１０７は、基板支持体１０５及び基板支持体１０５上に配置された基板１０３の温度を調節するように構成される。幾つかの実施形態では、支持ベース１０７は、内部に１つ又は複数の冷却チャネル（図示せず）が配置されており、冷却チャネルは、冷却剤源（図示せず）（例えば、比較的高い電気抵抗を有する冷媒源又は水源）に流体的に連結され、流体連通する。幾つかの実施形態では、基板支持体１０５は、ヒータ（図示せず）、例えば、その誘電体材料に埋め込まれた抵抗加熱素子を含む。ここで、支持ベース１０７は、耐食性金属（例えば、アルミニウム、アルミニウム合金、又はステンレス鋼）のような耐食性熱伝導材料で形成され、接着剤又は機械的手段によって基板支持体に連結される。

【0022】

［００３５］通常、基板支持体１０５は誘電体材料、例えば、バルク焼結セラミック材料など、例えば、耐食性のある金属酸化物又は金属窒化物材料など、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ_２Ｏ_３）、それらの混合物、又はそれらの組み合わせなどで形成される。本明細書の実施形態では、基板支持体１０５はさらに、その誘電体材料に埋め込まれたバイアス電極１０４を含む。

【0023】

［００３６］一構成では、バイアス電極１０４は、本明細書に記載の１つ又は複数のパルス電圧バイアス方式を使用して、基板１０３を基板支持体１０５の基板支持面１０５Ａに固定（すなわち、チャック）し、プラズマ１０１に対して基板１０３にバイアスをかけるチャッキングポールとして使用される。一般に、バイアス電極１０４は、１つ又は複数の金属メッシュ、箔、プレート、又はそれらの組み合わせなどの１つ又は複数の導電性部品から形成される。いくつかの実施形態では、基板表面とバイアス電極１０４は容量性素子（例えば、静電チャックコンデンサ（Ｃ_ｅｓｃ）と呼ばれる）を形成し、いくつかの実施形態では、これは、図１に示すように、バイアス電極１０４と基板支持面１０５Ａとの間に配置された基板支持体１０５の誘電体材料層を含む。

【0024】

［００３７］いくつかの実施形態では、バイアス電極１０４はクランプネットワークに電気的に結合され、これは、同軸電力供給線１０６（例えば、同軸ケーブル）などの導電体を使用して、約－５０００Ｖ～約５０００Ｖの間の静的ＤＣ電圧などのチャッキング電圧を供給する。クランプネットワークは、ＤＣ電源１５５（例えば、高電圧ＤＣ電源）及びフィルタ１５１（例えば、ローパスフィルタ）を含む。

【0025】

［００３８］基板支持アセンブリ１３６は、エッジリング１１４の下に位置し、バイアス電極１０４を取り囲む、及び／又はバイアス電極１０４の中心から距離を置いて配置されるエッジ制御電極１１５をさらに含む。一般に、円形基板を処理するように構成された処理チャンバ１００の場合、エッジ制御電極１１５は、形状が環状であり、導電性材料から作られ、バイアス電極１０４の少なくとも一部を取り囲むように構成される。図１に示されるようないくつかの実施形態では、エッジ制御電極１１５は基板支持体１０５の領域内に配置される。いくつかの実施形態では、図１に示すように、エッジ制御電極１１５は、基板支持体１０５の基板支持面１０５Ａからバイアス電極１０４と同様の距離（すなわち、Ｚ方向）に配置される導電性メッシュ、箔、及び／又はプレートを含む。

【0026】

［００３９］エッジ制御電極１１５は、バイアス電極１０４にバイアスをかけるために使用される波形発生器アセンブリ１５０とは異なる波形発生器アセンブリを使用することによってバイアスをかけることができる。いくつかの実施形態では、エッジ制御電極１１５は、電力の一部をエッジ制御電極１１５に分割することによってバイアス電極１０４にバイアスをかけるためにも使用される波形発生器アセンブリ１５０の使用によってバイアスをかけることができる。ある構成では、第１のソースアセンブリ１９６の波形発生器アセンブリ１５０は、バイアス電極１０４にバイアスをかけるように構成され、第２のソースアセンブリ１９７の波形発生器アセンブリ１５０は、エッジ制御電極１１５にバイアスをかけるように構成されている。

【0027】

［００４０］電力供給ライン１５７は、第１の電源アセンブリ１９６の波形発生器アセンブリ１５０の出力をバイアス電極１０４に電気的に接続する。以下の説明では主に第１の電源アセンブリ１９６の電力供給ライン１５７について説明するが、これは、第１のソースアセンブリ１９６の波形発生器アセンブリ１５０をバイアス電極１０４に結合するために使用され、第２電源アセンブリ１９７の電力供給ライン１５８は、第２のソースアセンブリ１９７の波形発生器アセンブリ１５０をエッジ制御電極１１５に結合し、同じ又は類似の構成要素を含むことになる。電力フィードライン１５７の様々な部品内の導電体は、（ａ）１本の同軸ケーブル、又は硬質同軸ケーブルと直列に結合されたフレキシブル同軸ケーブルなどの組み合わせ、（ｂ）絶縁された高電圧コロナ耐性フックアップワイヤ、（ｃ）裸線、（ｄ）金属ロッド、（ｅ）電気コネクタ、又は（ｆ）（ａ）～（ｅ）の電気要素の任意の組み合わせ、を含み得る。

【0028】

［００４１］いくつかの実施形態では、処理チャンバ１００は、さらに石英パイプ１１０又はカラーを含み、それは、基板支持アセンブリ１３６の一部を少なくとも部分的に囲んで、基板支持体１０５及び／又は支持体ベース１０７が腐食性の処理ガス若しくはプラズマ、クリーニングガス若しくはプラズマ、あるいはそれらの副生成物と接触するのを防止する。典型的には、石英パイプ１１０、絶縁板１１１、及び接地板１１２は、カソードライナー１０８によって囲まれている。いくつかの実施形態では、プラズマスクリーン１０９は、ライナー１０８と１つ又は複数の側壁１２２との間のプラズマスクリーン１０９の下の領域内にプラズマが形成されるのを防ぐために、カソードライナー１０８と側壁１２２との間に配置される。

【0029】

［００４２］図２Ａは、処理チャンバの電極で確立され得る電圧波形を示す。図２Ｂは、異なる電圧波形により基板表面に確立される異なるタイプの電圧波形２２５及び２３０の例を示しており、図２Ａに示す電圧波形と同様、処理チャンバ内の電極に別途設置される。図に示すように、波形にはイオン電流ステージとシース崩壊ステージの２つのステージを含む。イオン電流ステージの開始時に、基板電圧の降下により基板上に高電圧シースが形成され、基板への陽イオンが加速される。イオン電流ステージ中に基板の表面に衝突する正イオンは、基板表面に正電荷を堆積させ、これは、補償されない場合、図２Ｂの電圧波形２２５によって示されるように、イオン電流ステージ中に基板電圧を徐々に正に増加させる原因となる。しかしながら、基板表面に正電荷が制御されずに蓄積されると、シースコンデンサとチャックコンデンサが望ましくないことに徐々に放電し、電圧波形２２５で示すように、シース電圧降下をゆっくりと減少させ、基板電位をゼロに近づける。正電荷の蓄積により、基板表面で確立される電圧波形の電圧降下が生ずる（図２Ｂ）。しかしながら、図２Ａに示すように、イオン電流ステージ中に負の傾きを有する電極で確立される電圧波形は、図２Ｂの曲線２３０に示すように、確立された基板電圧波形に対して正方形の領域（例えば、ほぼゼロの傾き）を確立するように生成され得る。イオン電流ステージ中に電極で確立される波形の傾斜を実現することは、電流補償と呼ばれることもある。イオン電流フェーズの開始時と終了時の電圧差が、イオンエネルギー分布関数（ＩＥＤＦ）幅を決定する。電圧差が大きいほど、ＩＥＤＦ幅は広くなる。単一エネルギーイオンとより狭いＩＥＤＦ幅を実現するには、電流補償を使用して、イオン電流フェーズの基板電圧波形を平坦化する操作が実行される。本開示のいくつかの実施形態では、図２Ａに示される電圧波形にＲＦ信号がオーバーレイされる。

【0030】

波形生成の生成技法
［００４３］本発明の特定の実施形態は、概して、プラズマ生成とイオンエネルギー分布（ＩＥＤ）制御を同時に使用して基板のプラズマ処理を容易にし、エッチングされた高アスペクト比フィーチャに形成される望ましくないＩＥＤボーイングプロファイルを低減する波形生成のための技術に関する。例えば、パルス電圧（ＰＶ）波形は、ＰＶ波形にＲＦ信号がオーバーレイされて生成できる。いくつかの実施形態では、生成された波形は、本明細書で説明するように、電流補償を容易にするためのランプ信号を含むこともできる。

【0031】

［００４４］図３Ａは、単一ＲＦ周波数励起波形を使用した場合の典型的なＩＥＤを示している。示されているように、ＩＥＤは、高エネルギーピーク３０６を有する二峰性形状、低エネルギーピーク３０２、及び中間エネルギーイオン（例えば、中間エネルギー領域３０４に関連する）を有する。プラズマエッチングプロセスの側面から見ると、高エネルギーのピーク又はその付近のイオンのみが、エッチング中の材料内で生成されるイオン生成帯電効果を克服するエネルギーと方向性を有し、フィーチャの底部に到達してエッチング反応を可能にする。中間エネルギーのイオンは方向性がなく、エッチングプロセスには有益ではなく、フィーチャの側壁に当たる傾向があり、多くの場合、望ましくないＩＥＤの湾曲プロファイルが発生する。低エネルギーのイオンはマスク表面を洗浄し、マスク層の形状を維持して孔の詰まりを防ぐため、エッチングプロセスにとって重要である。本開示のいくつかの実施形態は、高エネルギーピークと低エネルギーピークを有する、高エネルギーピークと低エネルギーピークの間に中間エネルギーがほとんど、又はまったくないエネルギープロファイルを作成することを目的とする。

【0032】

［００４５］図３Ｂは、本開示の特定の実施形態による、ＩＥＤ関数（ＩＥＤＦ）を示すグラフである。示されているように、ＩＥＤＦは、低エネルギーピーク３０１と高エネルギーピーク３０３を含む。低エネルギーピークに関連するエネルギーは、基板に形成されるフィーチャのアスペクト比に応じて、数百ｅＶ未満（例えば、１ＫｅＶ未満）であり得、高エネルギーピークに関連するエネルギーは数百ｅＶ～数万ｅＶになり得る。例えば、いくつかの場合では、高エネルギーピークに関連するエネルギーは、４ｋｅＶ～１０ｋｅＶの間になり得る。図示されるように、より低いエネルギーのピーク３０１と、より高いエネルギーのピーク３０３との間にはイオンが存在しない（又は少なくとも従来の実施形態よりも少ない）。いくつかの実施形態は、本明細書でさらに詳しく説明するように、ＰＶ波形調整技術を使用して、図３Ｂに示されるイオンエネルギー分布を実現するための技術に関する。

【0033】

［００４６］図４Ａは、本開示の特定の実施形態に従って、波形生成器を使用して生成されたＰＶ波形４００を示す。図示のように、ＰＶ波形４００は、波形領域４０１及び４０５を含む。波形領域４０１は直流（ＤＣ）信号を含み、波形領域４０５はイオン電流補償に使用できる電圧階段を含む。

【0034】

［００４７］パルス波形サイクル内の波形領域４０１の一部の間、プラズマバルク電子は、ＰＶ波形４００の立ち上がりエッジ４０２により、基板（例えば、基板１０３）の表面に引き寄せられる。上で説明したように、基板表面と電極（例えばバイアス電極１０４）は容量性素子（例えば静電チャックコンデンサ（Ｃ_ｅｓｃ）と呼ばれる）を形成し、このステージでは、極上に同量の正電荷（例えば、基板上の負電荷と比較して）が発生して、バルクプラズマによって提供される電子の蓄積によって生成される電界を打ち消す。

【0035】

［００４８］ＰＶ波形４００の立ち下がりエッジ４０３において、電極へのＰＶ波形４００の印加により、イオンは電子によって中和される。したがって、負の電圧Ｖ_０が電極に確立され、負のＤＣシース電位Ｖ_ｄｃが基板表面に確立される。これは、より高いエネルギーのピーク３０３の起源である。ＤＣシース電位（Ｖ_ｄｃ）、又はより高いイオンエネルギーは、立下りエッジ４０３での電圧降下（ΔＶ）と、次の式に基づくＣ_ｅｓｃとシース静電容量（Ｃ_{ｓｈｅａｔｈ}）との比を使用して近似することができる。

したがって、波形領域４０１は、チャンバ内でプラズマを（例えば、より低いエネルギーのピーク３０１を生成しながら）維持し、より高いエネルギーのピーク３０３に対するＤＣシース電位Ｖ_ｄｃを確立するように機能する。

【0036】

［００４９］入ってくるイオンが基板表面の電子を中和し、基板表面に正電荷が蓄積されるため、イオン補償手段がない場合、ＤＣシース電位Ｖ_ｄｃは低下する。したがって、基板表面に入射するイオンは、ＤＣシース電位の変化により単一エネルギーではなくなる。波形領域４０５内に見られるイオン電流ステージ中の基板上の正電荷の収集を補償するために、いくつかの実施形態では、シース電位Ｖ_ｄｃの変化を補償するために電極に電圧階段が印加され、それによって一定のシース電位Ｖ_ｄｃ（単一エネルギーのピーク）が維持される。いくつかの実施形態では、波形領域４０５内のバイアス電極１０４に印加される電圧階段は２つ以上のサブステップに分割され、それぞれの継続時間Δｔは一定であることも、サブステップ間で変化することもある。継続時間Δｔを有する最初のサブステップ４０６では、正電荷の全量ΔＱ＝Ｉ_ｉｏｎ ×Δｔが基板表面に蓄積され、ここで、イオン電流（Ｉ_ｉｏｎ）は、電極電圧（Ｖ）とシース静電容量（Ｃ_{ｓｈｅａｔｈ}）を

として時間導関数に基づいて次のように計算でき、それ故、ＤＣシース電位Ｖ_ｄｃは、ΔＱ／Ｃ_{ｓｈｅａｔｈ}だけ減少する。ＤＣシース電位Ｖ_ｄｃのこの変化を補償するために、立ち下がりエッジ４０７での電圧降下ΔＶ_Ｃが適用され、ここで、電圧降下ΔＶ_Ｃは、

として選択される。電圧階段の１つ又は複数のサブステップ中に適用される電圧降下ΔＶ_Ｃの必要な量は、既知又は測定されたイオン電流Ｉ_ｉｏｎから決定することができる。

【0037】

［００５０］いくつかの実施形態では、電圧階段の１つ又は複数のサブステップの電圧降下ΔＶ_Ｃを決定するために使用されるイオン電流Ｉ_ｉｏｎは、測定波形３９９（図４Ｃ）を電極に印加することによって事前測定される。図４Ｃに示すように、測定波形３９９は、波形領域４０１及び測定領域４１９を含む。測定波形３９９は、最初に、電圧パルスを印加して波形領域４０１を形成することによって、電極（例えば、バイアス電極１０４）に提供されるときに測定される。立ち下がりエッジ４０３が形成された後、測定領域４１９中に電極電圧の時間減衰が測定される。測定波形３９９は、測定領域４１９の期間の少なくとも一部の間に測定された電圧減衰（すなわち、レートｄＶ／ｄｔ）に起因して、未補償のイオン電流を計算又は推定するために使用される１つ又は複数のサイクルを含むことができ、これを曲線４１８で示す。立ち下がりエッジ４０３の終わりの出力電圧は通常、このプロセス中に測定され、これにより、ＰＶ波形４００又は４５０に見られる後続のイオン補償ステージの基準電圧として使用できる。

【0038】

［００５１］したがって、イオン電流Ｉ_ｉｏｎが決定されると、ＰＶ波形４００又は４５０のイオン電流ステージ中にイオン電流によって生成された電圧減衰を補償するために各サブステップの持続時間Δｔと電圧降下ΔＶ_Ｃが決定される。一般的に、形成されたサブステップは、プラズマ処理中に基板で確立される波形の部分が、図２Ｂの曲線２３０で示される正方形の領域を含むように、ＰＶ波形４００又は４５０のイオン電流ステージ中に、図４Ａの曲線４１１などの線形補償曲線に近似する。システムコントローラ１２６内の１つ又は複数のソフトウェアアルゴリズムを使用して、測定波形３９９に基づいてイオン電流を測定及び決定し、また、イオン電流を補償するためにＰＶ波形４００又は４５０内で使用される各サブステップの特性（例えば、持続時間Δｔ及び電圧降下ΔＶ_Ｃ）も決定することができる。

【0039】

［００５２］第１のサブステップ４０６で望ましい電圧降下ΔＶ_Ｃが決定されると、電圧降下ΔＶ_Ｃは、第１のサブステップ４０６の終わりに（すなわち、波形領域４０５の立ち下がりエッジ４０７において）Ｖ_１＝Ｖ_０－ΔＶ_Ｃの電圧を印加するように構成された第１の電圧源に電極を接続することによって実施することができる。いくつかの実施形態では、電圧降下ΔＶ_Ｃを生成するために使用される第１の電圧源の出力は固定電圧である。他の実施形態では、第１の電圧源の出力電圧は、決定された電圧降下ΔＶ_Ｃに基づいてシステムコントローラ１２６から提供されるコマンド信号によって所望の設定点に調整される。

【0040】

［００５３］同様に、第２のサブステップ４０８で望ましい電圧降下ΔＶ_Ｃが決定されると、電圧降下ΔＶ_Ｃは、第２のサブステップ４０８の終わりに（すなわち、波形領域４０５の立ち下がりエッジ４０９において）Ｖ_２＝Ｖ_１－ΔＶ_Ｃの電圧を印加するように構成された第２の電圧源に電極を接続することによって実施することができる。一実施形態では、立下りエッジ４０９で印加される電圧降下ΔＶ_Ｃは、立下りエッジ４０７で印加される電圧降下ΔＶ_Ｃと同じ大きさ、従って、電圧Ｖ_２＝Ｖ_１－ΔＶ_Ｃ＝Ｖ_０-2ΔＶ_Ｃを有する。しかしながら、いくつかの実施形態では、立ち下がりエッジ４０９で印加される電圧降下ΔＶ_Ｃの大きさが、立ち下がりエッジ４０７で印加される電圧降下ΔＶ_Ｃとは異なることが望ましい場合がある。いくつかの実施形態では、第２の電圧源の出力は、電圧降下ΔＶ_Ｃを達成するために使用される固定電圧に設定される。他の実施形態では、第１の電圧源の出力電圧は、決定された電圧降下ΔＶ_Ｃに基づいてシステムコントローラ１２６から提供されるコマンド信号によって所望の設定点に調整される。

【0041】

［００５４］図４Ａに示される例では、波形領域４０５内に等しい持続時間Δｔを有する２つのサブステップ４０６及び４０８が含まれ、波形領域４０５内のサブステップの数ｎは２つのサブステップに限定されないことに留意されたい。いくつかの実施形態では、ＰＶ波形４００が波形領域４０５内にｎサブステップを有することで、電極は、ｉ－番目のサブステップ（ｉ＝１， ２， ．．．， ｎ）中にＶ_ｉ＝Ｖ_０－（ｉ－１）ΔＶ_Ｃの電圧を印加できる電圧源に接続される。いくつかの実施形態では、波形領域４０５内のサブステップの数ｎは５以下である。持続時間Δｔ_ｉは各サブステップ（ｉ＝１， ２， ．．．， ｎ） で異なる場合があり、その場合、ｉ－番目のサブステップの終了時の電圧降下は、

によって決定される。

【0042】

［００５５］電圧降下ΔＶ_Ｃを決定するために使用される上記の式は、寄生容量や浮遊容量、伝送線路のインダクタンスなどの影響は含まれておらず、それ故、異なるチャンバ設計及びプラズマ条件に基づいて係数を修正する場合、基板表面に蓄積された正電荷によるＤＣシース電位の変化を補償するための電圧降下ΔＶ_Ｃは異なる可能性があることにも留意すべきである。

【0043】

［００５６］図５Ａは、本開示の特定の態様に従って、基板にバイアスをかけてＩＥＤ制御を達成するための波形発生器５００の実施形態を示す。いくつかの実施形態では、波形発生器５００は、バイアス電極１０４又は支持ベース１０７で確立することができるＰＶ波形４００（図４Ａ）を生成するように構成されている。しかしながら、波形発生器５００は、図１に関して上述した波形発生器アセンブリ１５０のうちの１つ又は複数を実装するために使用されてもよい。

【0044】

［００５７］波形発生器５００は、波形領域４０１中に正の電圧を実行するための主電圧源５０２（例えば、ＤＣ電圧源）と、第１の補償電圧源５０５Ａ（例えば、第１の電圧源）と、波形領域４０５中に電圧階段を実現するために並列に接続される第２の補償電圧源５０５Ｂ（例えば、第２の電圧源）とを含む。波形発生器５００は、出力ノード５０４でＰＶ波形４００を生成する。一例では、出力ノード５０４は、基板支持体１０５（例えば、セラミックパック）又はサポートベース１０７内のバイアス電極１０４に結合される。出力ノード５０４が支持ベース１０７に結合されている場合、出力ノード５０４と基板１０３との間の全静電容量Ｃ_{ｔｏｔａｌ}（例えば、

、ここで、Ｃ_ＳＢは支持ベース１０７とバイアス電極１０４との間に配置された誘電体層の静電容量である）は、出力ノード５０４がバイアス電極１０４（例えば、Ｃ_ｅｓｃ）に結合されている場合よりも大きくなり、その結果、Ｃ_ｅｓｃ両端の電圧降下が小さくなり、シースの電圧降下が大きくなる可能性がある。

【0045】

［００５８］図５Ａに示すように、スイッチ５２０（例えば、高電圧ソリッドステートリレー）が主電圧源５０２と出力ノード５０４との間に結合され、スイッチ５２２（例えば、高電圧ソリッドステートリレー）は、接地ノード５０８と出力ノード５０４との間に結合される。スイッチ５２３Ａ及びスイッチ５２３Ｂは、それぞれ、第１の補償電圧源５０５Ａと出力ノード５０４との間、及び第２の補償電圧源５０５Ｂと出力ノード５０４との間に結合される。図５Ａは、電圧階段を形成するために使用される２つの補償電圧源を含む構成を示しているが、波形発生器５００は、電圧階段内に３つ以上のサブステップを形成するために並列に接続された３つ以上の波形発生器を含むことができるため、この構成は、本明細書で提供される開示の範囲を限定することを意図したものではない。以下でさらに説明するように、様々なスイッチの開閉のタイミングは、システムコントローラ１２６から送信されるコマンドによって制御することができる。

【0046】

［００５９］図５Ｂは、本開示の特定の態様に従って、基板にバイアスをかけてＩＥＤ制御を達成するための波形発生器５８０の実装を示す。一実施形態では、波形発生器５８０は、バイアス電極１０４又は支持ベース１０７で確立することができるＰＶ波形４００（図４Ａ）を生成するように構成されている。波形発生器５８０はまた、図１に関して上述した波形発生器アセンブリ１５０のうちの１つ又は複数を実装するために使用されてもよい。

【0047】

［００６０］波形発生器５８０は、波形領域４０１中に正の電圧を実行するための主電圧源５０２（例えば、ＤＣ電圧源）と、第１の補償電圧源５０５Ａ（例えば、第１の電圧源）と、波形領域４０５中の電圧階段の実現を可能にするために直列に接続された第２の補償電圧源５０５Ｂ（例えば、第２の電圧源）とを含む。波形発生器５８０は、出力ノード５０４でＰＶ波形４００を生成する。出力ノード５０４は、基板支持体１０５（例えば、セラミックパック）又はサポートベース１０７内のバイアス電極１０４に結合され得る。図５Ｂに示すように、スイッチ５２０（例えば、高電圧ソリッドステートリレー）が主電圧源５０２と出力ノード５０４との間に結合され、スイッチ５２２（例えば、高電圧ソリッドステートリレー）は、接地ノード５０８と出力ノード５０４との間に結合される。スイッチ５２３Ａは、第１の補償電圧源５０５Ａの第１のポートと出力ノード５０４との間に結合される。第２の補償電圧源５０５Ｂは、接地とスイッチ５２３Ｂとの間に結合される。スイッチ５２３Ｂは、立ち下がりエッジ４０７の形成中に、第１の補償電圧源５０５Ａの第２のポートを接地ノードに選択的に結合するように構成されており、その後、第２の補償電圧源５０５Ｂの第１のポートを第１の補償電圧源５０５Ａの第２のポートに直列に接続するため、立ち下がりエッジ４０９の形成中、第２の補償電圧源５０５Ｂと第１の補償電圧源５０５Ａを結合する。以下でさらに説明するように、様々なスイッチの開閉のタイミングは、システムコントローラ１２６から送信されるコマンドによって制御することができる。図５Ｂは、電圧階段を形成する２つの直列に接続された電圧源を示しているが、波形発生器５８０は、電圧階段内に３つ以上のサブステップを形成するために並列に接続された３つ以上の波形発生器を含むことができるため、この構成は、本明細書で提供される開示の範囲を限定することを意図したものではない。３つ以上の波形発生器を含むシステム構成では、波形発生器の各隣接ペア間の接続に２ポジションスイッチを含むことになり、これは、図５Ｂに示されるスイッチ５２３Ｂと同様であり、各波形発生器の直列接続が電圧階段の各サブステップを形成できるようにする。

【0048】

ＲＦオーバーレイの構成例
［００６１］図４Ｂは、本開示の特定の実施形態に従って、波形生成器を使用して生成されたＰＶ波形４５０を示す。図示のように、ＰＶ波形４５０は、波形領域４５１及び４５５を含む。波形領域４５１には、ＲＦ信号４５４が重畳された直流（ＤＣ）信号を含み、波形領域４５５は、ＲＦ信号４５４がオーバーレイされた電圧階段（例えば、電流補償のため）を含む。ＲＦ信号４５４は、波形領域４５５中に電圧階段信号にオーバーレイされて、チャンバ内のプラズマを維持し続け（例えば、より低いエネルギーピーク３０１を生成している間）、より高いエネルギーピーク３０３に対するＤＣシース電位を確立することもできる。図４Ｂに示す例は、波形領域４５５内に等しい持続時間Δｔを有する２つのサブステップ４５６及び４５８を含むが、波形領域４５５内のサブステップの数ｎは２つのサブステップに限定されないため、多かれ少なかれサブステップを含むことができることに留意すべきである。

【0049】

［００６２］ＲＦ信号４５４は、一般に、チャンバ内のプラズマを維持するために使用され、図３Ｂに関して説明したより低いエネルギーピーク３０１を生成する。いくつかの実施形態では、ＲＦ信号４５４は、４０ＭＨｚ～２００ＭＨｚの間の周波数を有し得る。ＲＦ信号４５４の周波数は、周波数＞４０ＭＨｚなど、イオンシース遷移周波数よりも高くてもよい。この場合、シースの厚さを横切る平均イオン遷移時間は、ＲＦ信号４５４の周期よりも長く、その結果、イオンはＲＦ信号４５４の複数のサイクルを経験し、複数のサイクルに関連する平均エネルギーを取得して、より低いエネルギーピーク３０１を生成する。したがって、イオンは、単一のイオンエネルギーピークが達成されるように、ＲＦ信号４５４によって引き起こされる平均シース電位によって加速される。高周波ＲＦ励起により、単一エネルギーピークを有するイオンが生成される。換言すれば、シースを横切って移動するイオンは、ＲＦ信号４５４によって駆動される平均シース電位を受け、連続的なエネルギー分布ではなく単一のイオンエネルギーピークを生成する。

【0050】

［００６３］図５Ｃは、本開示の特定の態様に従って、基板にバイアスをかけてＩＥＤ制御を達成するための波形発生器５５０の実施形態を示す。いくつかの実施形態では、波形発生器５５０は、バイアス電極１０４又は支持ベース１０７で確立することができるＰＶ波形４５０（図４Ｂ）を生成するように構成されている。波形発生器５５０は、図１に関して上述した波形発生器アセンブリ１５０のうちの１つ又は複数を実装するために使用されてもよい。

【0051】

［００６４］波形発生器５５０は、波形領域４０１中に正の電圧を実行するための主電圧源５０２（例えば、ＤＣ電圧源）と、波形領域４０５中に電圧階段を実現するための第１の補償電圧源５０５Ａ（例えば、ＤＣ電圧源）及び第２の補償電圧源５０５Ｂ（例えば、ＤＣ電圧源）と、ＲＦ信号４５４を提供するためのＲＦ発生器５０６（ＲＦ信号発生器とも呼ばれる）とを含む。波形発生器５５０は、出力ノード５０４でＰＶ波形４５０を生成する。出力ノード５０４は、基板支持体１０５（例えば、セラミックパック）又はサポートベース１０７内のバイアス電極１０４に結合され得る。

【0052】

［００６５］図５Ｃに示される実施形態では、ＲＦフィルタ５４０は、主電圧源５０２とスイッチ５２０との間の経路に実装され得、ＲＦフィルタ５４２は、接地ノード５０８とスイッチ５２２との間の経路に実装され得、ＲＦフィルタ５４４Ａは、第１の補償電圧源５０５Ａと出力ノード５０４との間に実装され得、ＲＦフィルタ５４４Ｂは、第２の補償電圧源５０５Ｂと出力ノード５０４との間に実装され得る。ＲＦフィルタ５４０、５４２、５４４Ａ、５４４Ｂは、ＲＦ発生器５０６から提供されるＲＦ信号をブロックするように構成されたローパスフィルタとして実装され得る。主電圧源５０２、第１の補償電圧源５０５Ａ、及び第２の補償電圧源５０５Ｂは、ＲＦ発生器５０６の出力からのそれぞれのＲＦフィルタ５４０、５４４Ａ、５４４Ｂによって保護される。換言すれば、ＲＦフィルタ５４０、５４４Ａ、５４４Ｂは、ＲＦ発生器５０６から提供される高周波ＲＦ信号をブロックするように構成されている。接地ノード５０８は、スイッチ５２２が閉じているとき、ＲＦフィルタ５４２（例えば、ローパスフィルタ）によってＲＦ発生器５０６から分離される。いくつかの実施形態では、ＲＦフィルタ５４０、５４２、５４４Ａ、５４４Ｂのそれぞれは、図６に示されるように、並列ＬＣトポロジとして実装され得る。

【0053】

［００６６］図６は、容量性素子６０２及び誘導性素子６０４を有する並列ＬＣフィルタトポロジ６００を示す。図示されるように、容量性素子６０２は、ノード６１０、６１２の間で誘導性素子６０４に並列に結合され得る。ＲＦフィルタ５４０、５４２、５４４のそれぞれは、並列ＬＣフィルタトポロジ６００を使用して実装され得る。例えば、ＲＦフィルタ５４２の場合、ノード６１０は接地ノード５０８に結合され得、ノード６１２はスイッチ５２２に結合され得る。一例として、４０ＭＨｚのＲＦ信号の場合、４０ＭＨｚのＲＦ信号を阻止するために、容量性素子６０２は１００ピコファラッド（ｐＦ）であり、誘導性素子６０４は１５８ナノヘンリー（ｎＨ）であり得る。換言すれば、並列ＬＣフィルタトポロジ６００は、４０ＭＨｚ信号に対して開回路として効果的に作用し、主電圧源５０２、接地ノード５０８、第１の補償電圧源５０５Ａ、又は第２の補償電圧源５０５Ｂを、４０ＭＨｚのＲＦ信号から絶縁する共振回路である。

【0054】

波形生成例
［００６７］図７は、本開示の特定の実施形態による、スイッチ５２０（「Ｓ１」とラベル付け）、スイッチ５２２（「Ｓ２」とラベル付け）、スイッチ５２３Ａ（「Ｓ３」とラベル付け）、及びスイッチ５２３Ｂ（「Ｓ４」とラベル付け）の状態を示すタイミング図７００である。一般に、操作中、スイッチ５２０、５２３Ａ、５２３Ｂは、主電圧源５０２、第１の補償電圧源５０５Ａ、及び／又は第２の補償電圧源５０５Ｂが接地ノード５０８に電気的に短絡することを避けるために、スイッチ５２２（Ｓ２）と同時に閉じられない。以下の説明は主に、ＰＶ波形４００を形成する波形発生器５００を含むシステム上で実行されるスイッチタイミングプロセスを開示するが、スイッチタイミングプロセスは、ＰＶ波形４５０を形成する波形発生器５５０を含むシステム上で実装することもできるため、この構成は、本明細書で提供される開示の範囲を限定することを意図したものではない。

【0055】

［００６８］図４Ａ、図５Ａ、及び図７を参照すると、いくつかの実施形態では、波形サイクル（例えば、ＰＶ波形４００のサイクル）のフェーズ１中に、スイッチ５２０（Ｓ１）を閉じて、図４Ａに示すように立ち上がりエッジ４０２を生成することができる。スイッチ５２０（Ｓ１）は、十分な数の電子が基板表面に収集されることを可能にするために、２０ｎｓから２０００ｎｓの範囲の期間閉じられてもよい。波形領域４０１に関連付けられた期間の後、スイッチ５２０（Ｓ１）を開き、スイッチ５２２（Ｓ２）を閉じて、出力ノード５０４をグランドに接続し、波形サイクルのフェーズ２中に立ち下がりエッジ４０３を生成することができる。スイッチ５２０（Ｓ１）を開いた後、スイッチ５２２（Ｓ２）は、１０ｎｓ～１００ｎｓの範囲の期間閉じられてもよい。

【0056】

［００６９］いくつかの実施形態では、スイッチ５２０（Ｓ１）が閉じているフェーズ１中に、図１に示す基板１０３上に負の電荷が蓄積する。基板１０３上のバイアス電極１０４と基板１０３によって形成されるコンデンサの両端の電圧降下は、容量効果により瞬時に変化することができない。したがって、フェーズ２では、スイッチ５２０（Ｓ１）が開き、スイッチ５２２（Ｓ２）が閉じると、出力ノード５０４（例えば、図１に示すバイアス電極１０４）の電圧は、スイッチ５２２がバイアス電極１０４を接地するにつれて、図４Ａに示すように、正の電圧からゼロ（接地電位）まで降下する。換言すれば、バイアス電極１０４上の正電荷はグランドから電子を引きつけ、スイッチＳ２が閉じると出力ノード５０４の基板表面で負の電圧Ｖ_０まで降下を引き起こす。

【0057】

［００７０］波形領域４０５の最初のサブステップ４０６に関連付けられた期間（すなわち、持続時間Δｔ）に達した後、スイッチ５２２（Ｓ２）が開かれ、スイッチ５２３Ａ（Ｓ３）が閉じられて、波形サイクルのフェーズ３の間に立ち下がりエッジ４０７を生成することができる。スイッチ５２２（Ｓ２）を開いた後、スイッチ５２３Ａ（Ｓ３）は、１００ｎｓ～１０００ｎｓの範囲の期間閉じられてもよい。波形サイクルのフェーズ３の間、両方のスイッチ５２０、５２２は開いたままであり、スイッチ５２３Ａは閉じられて、第１の補償電圧源５０５Ａが出力ノード５０４（例えば、チャンバ）に接続されることを可能にする。

【0058】

［００７１］波形領域４０５のサブステップ４０８に関連付けられた期間（すなわち、持続時間Δｔ）に達した後、図４に示すように、波形サイクルのフェーズ４中に、スイッチ５２３Ａ（Ｓ３）を開き、スイッチ５２３Ｂ（Ｓ４）を閉じて、立ち下がりエッジ４０９を生成することができる。一実施形態では、第２の補償モジュール５０２Ｂの出力の大きさは、立下りエッジ４０７で印加される電圧に、立ち下がりエッジ４０９（すなわち、Ｖ_２＝Ｖ_０－ΔＶ_Ｃ１－ΔＶ_Ｃ２）中に適用されることになる追加の電圧降下ΔＶ_Ｃに達するのに必要な追加の電圧を加えたものに等しい。スイッチ５２３Ａ（Ｓ３）を開いた後、スイッチ５２３Ｂ（Ｓ４）は、１００ｎｓ～２０００ｎｓの範囲の期間閉じられてもよい。波形サイクルのフェーズ４の間、スイッチ５２０、５２２は両方とも開いたままであり、スイッチ５２３Ｂは閉じている。

【0059】

［００７２］波形発生器５８０が実装されるいくつかの実施形態では、図７に示すタイミングシーケンスは、スイッチ５２３Ａ（Ｓ３）が閉じたままになるように変更される一方、スイッチ５２３Ｂ（Ｓ４）は、波形サイクルのフェーズ４中に第１の補償電圧源５０５Ａと第２の補償電圧源５０５Ｂを結合するために使用される。フェーズ４の終わりにスイッチ５２３Ａが開いており、スイッチ５２３Ｂは、波形サイクルが繰り返されるように、又はその準備として、第１の補償電圧源５０５Ａを接地する位置に切り替えられる。

【0060】

［００７３］本開示の実施形態は、プラズマの励起と維持を同時に行い、プラズマ処理チャンバの基板表面にそのようなＩＥＤを実現するために、プロセスに有利なデュアルピークＩＥＤ及び方法を提供する。従来のイオンエネルギー制御技術と比較した本開示の実施形態の１つの利点は、プラズマ生成とＩＥＤ制御を同時に行うことができることである。ＰＶ波形の１サイクルが完了すると、繰り返される第２の電圧波形サイクルの部分図によって図４Ａ～図４Ｃに示されるように、複数の追加のＰＶ波形サイクルが複数回連続して繰り返される。いくつかの実施形態では、電極で確立される電圧波形にはオン時間があり、これは、イオン電流の期間（例えば、波形領域４０５の長さ）と波形期間Ｔ_Ｐ（例えば、波形領域４０１の長さ＋波形領域４０５の長さ）の比として定義され、５０％超、又は７０％超、例えば、８０％と９５％の間などである。いくつかの実施形態では、約２．５μｓの周期Ｔ_Ｐを有する波形サイクルを有するＰＶ波形は、約１００マイクロ秒（μｓ）から約１０ミリ秒（ｍｓ）の間のバースト周期を有するＰＶ波形バースト内で連続的に繰り返される。ＰＶ波形のバーストは、約５％～１００％、例えば、約５０％～約９５％のバーストデューティサイクルを有することができ、この際、デューティサイクルは、バースト期間をバースト期間とバースト期間を区切る非バースト期間（すなわち、ＰＶ波形が生成されない）を加えたもので割った比である。

【0061】

［００７４］図８は、波形生成の方法８００を示すプロセスフロー図である。方法８００は、波形発生器５００などの波形発生器、及び／又はシステムコントローラ１２６などのシステムコントローラを含む波形発生システムによって実行され得る。

【0062】

［００７５］操作８０２では、波形生成システムは、ＰＶ波形（例えば、ＰＶ波形４００）の第１のフェーズ（例えば、図７に示すフェーズ１）の間、約２０ｎｓ～約２０００ｎｓの間、主電圧源（例えば、主電圧源５０２）を出力ノード（例えば、出力ノード５０４）に（例えば、スイッチ５２０を閉じることによって）結合する。出力ノードは、処理チャンバ（例えば、処理チャンバ１００）内に配置された電極に結合され得る。例えば、出力ノードは、バイアス電極１０４又は支持ベース１０７に結合され得る。

【0063】

［００７６］操作８０４では、波形生成システムは、波形の第２フェーズ（例えば、図７に示すフェーズ２）中に、約１０ｎｓと約１００ｎｓの間、接地ノード（例えば、接地ノード５０８）を出力ノードに（例えば、スイッチ５２２を閉じることによって）結合する。上述したように、スイッチ５２２を閉じると、立ち下がりエッジ４０３が形成される。

【0064】

［００７７］操作８０６では、波形生成システムは、波形の第３のフェーズ（例えば、図７に示すフェーズ３）中に、約１００ｎｓと約２０００ｎｓの間、第１の補償電圧源（例えば、第１の補償電圧源５０５Ａ）を出力ノードに（例えば、スイッチ５２３Ａを閉じることによって）結合する。したがって、スイッチ５２３Ａが閉じ、スイッチ５２２が開くと、立ち下がりエッジ４０７が形成される。

【0065】

［００７８］操作８０８では、波形生成システムは、波形の第４のフェーズ（例えば、図７に示すフェーズ４）中に、約１００ｎｓと約２０００ｎｓの間、第２の補償電圧源（例えば、第２の補償電圧源５０５Ｂ）を出力ノードに（例えば、スイッチ５２３Ｂを閉じることによって）結合する。図５Ａ又は図５Ｃに示される波形発生器５００又は波形発生器５５０の構成を使用する場合、したがって、スイッチ５２３Ｂが閉じ、スイッチ５２３Ａが開くと、立ち下がりエッジ４０７が形成される。

【0066】

［００７９］波形発生器５５０を含むいくつかの実施形態では、ＲＦ信号発生器（例えば、ＲＦ発生器５０６）は、第１ステージ中にフィルタ（例えば、ハイパスフィルタ５４６）を介して出力ノードに結合される。ＲＦ信号発生器は、波形の第１フェーズ、第２フェーズ、第３フェーズ、及び第４フェーズ中に出力ノードに結合され得る。主電圧源及び接地ノードは、第３フェーズ及び第４フェーズの間、出力ノードから（例えば、スイッチ５２０、５２２を開くことによって）切り離される。いくつかの実施形態では、主電圧源はフィルタ（例えば、ＲＦフィルタ５４０）を介して出力ノードに結合され、接地ノードはフィルタ（例えば、ＲＦフィルタ５４２）を介して出力ノードに結合される。

【0067】

［００８０］いくつかの実施形態では、２つ以上の補償電圧源（例えば、第１の補償電圧源５０５Ａ及び第２の補償電圧源５０５Ｂ）は、波形の第３フェーズ及び第４フェーズそれぞれ中に出力ノードに結合され、主電圧源と接地ノードは、第３フェーズ及び第４フェーズ中に出力ノードから切り離される。第１及び第２の補償電圧源はそれぞれ、フィルタ（例えば、ＲＦフィルタ５４４）を介して出力ノードに結合され得る。

【0068】

［００８１］「結合された」という用語は、本明細書では、２つの物体間の直接的又は間接的な結合を指すために使用される。例えば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに物理的に接触した場合、物体ＡとＣが物理的に互いに直接接触していない場合でも、物体ＡとＣは依然として相互に結合していると見なすことができる。例えば、第１の物体が第２の物体に物理的に直接接触していない場合でも、第１の物体は第２の物体に結合される可能性がある。

【0069】

［００８２］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及び追加の実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図5A】

【図5B】

【図5C】

【図6】

【図7】

【図8】

【国際調査報告】