特表 2024-527223 高品質選択的窒化ケイ素堆積のための一体化された方法およびツール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-07-24

(54)【発明の名称】高品質選択的窒化ケイ素堆積のための一体化された方法およびツール

(51)【国際特許分類】

   H01L 21/318 20060101AFI20240717BHJP

   H01L 21/316 20060101ALI20240717BHJP

   H01L 21/31 20060101ALI20240717BHJP

   H01L 21/304 20060101ALI20240717BHJP

   H10B 41/27 20230101ALI20240717BHJP

   H01L 21/336 20060101ALI20240717BHJP

   C23C 16/42 20060101ALI20240717BHJP

   C23C 16/04 20060101ALI20240717BHJP

【ＦＩ】

H01L21/318 B

H01L21/316 B

H01L21/31 B

H01L21/304 645C

H01L21/304 647Z

H10B41/27

H01L29/78 371

C23C16/42

C23C16/04

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023568448

(86)(22)【出願日】2023-04-07

(85)【翻訳文提出日】2023-12-27

(86)【国際出願番号】 US2023017807

(87)【国際公開番号】W WO2023219732

(87)【国際公開日】2023-11-16

(31)【優先権主張番号】63/341,242

(32)【優先日】2022-05-12

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/127,213

(32)【優先日】2023-03-28

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】北島 知彦

(72)【発明者】

【氏名】リー， ニン

(72)【発明者】

【氏名】カン， チャンソク

(72)【発明者】

【氏名】吉田 尚美

【テーマコード（参考）】

4K030

5F045

5F058

5F083

5F101

5F157

【Ｆターム（参考）】

4K030AA03

4K030AA13

4K030AA16

4K030AA17

4K030AA18

4K030BA40

4K030BA41

4K030BA49

4K030BB12

4K030CA04

4K030CA12

4K030DA04

4K030DA05

4K030DA09

4K030FA01

4K030FA10

4K030GA12

4K030HA01

4K030JA01

4K030JA06

4K030JA09

4K030JA10

4K030JA11

4K030LA02

4K030LA15

5F045AA06

5F045AA15

5F045AB32

5F045AB33

5F045AB34

5F045AB40

5F045AC14

5F045AD05

5F045AD06

5F045AD07

5F045AD08

5F045AD09

5F045AD10

5F045AD11

5F045AE19

5F045AF08

5F045AF10

5F045BB08

5F045BB19

5F045CA00

5F045DC68

5F045DP02

5F045DQ10

5F045DQ17

5F045EE17

5F045EH18

5F045EK07

5F045HA03

5F045HA04

5F058BA11

5F058BA20

5F058BB10

5F058BC08

5F058BC12

5F058BC20

5F058BD10

5F058BD16

5F058BE03

5F058BE04

5F058BE10

5F058BF02

5F058BH16

5F058BJ04

5F083EP17

5F083EP22

5F083EP76

5F083ER21

5F083GA10

5F083JA01

5F083JA56

5F083PR03

5F083PR05

5F083PR21

5F101BA41

5F101BB02

5F101BD16

5F101BD30

5F101BD34

5F101BE07

5F101BH02

5F101BH14

5F101BH15

5F157AA28

5F157AA85

5F157AB02

5F157AB33

5F157AB47

5F157AB51

5F157AB64

5F157BE46

5F157BG05

5F157BG06

5F157BG34

5F157BG35

(57)【要約】

メモリデバイスを製造する方法が提供される。本方法は、膜スタックの上面を前洗浄することであって、膜スタックが、第１の材料層と第２の材料層との交互層を含み、膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、膜スタックの上面を成長抑制剤にさらすことと、膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、シリコン含有誘電体層を高密度化することとを含む。本処理方法は、真空を破壊することなしに処理ツール内で実行される。
【選択図】図５

【特許請求の範囲】

【請求項1】

論理デバイスまたはメモリデバイスを形成するための処理方法であって、前記処理方法は、
膜スタックの上面を前洗浄することであって、前記膜スタックが、第１の材料層と第２の材料層との交互層を含み、前記膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、
前記膜スタックの前記上面を成長抑制剤にさらすことと、
前記膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、
前記シリコン含有誘電体層を高密度化することと
を含み、
前記処理方法が、真空を破壊することなしに処理ツール内で実行される、論理デバイスまたはメモリデバイスを形成するための処理方法。

【請求項2】

前記第２の材料層が酸化物層を含む、請求項１に記載の処理方法。

【請求項3】

前記領域が、前記メモリホールを通して前記第２の材料層に対して前記第１の材料層を凹ませることによって形成された凹形領域である、請求項１に記載の処理方法。

【請求項4】

前記領域が、前記膜スタックのワード線側にある、請求項１に記載の処理方法。

【請求項5】

前記第１の材料層が、ポリシリコンと、窒化ケイ素と、炭化ケイ素と、炭窒化ケイ素と、ゲルマニウムと、窒化チタンとのうちの１つ以上を含む、請求項１に記載の処理方法。

【請求項6】

前記シリコン含有誘電体層が、窒化ケイ素（ＳｉＮ）と、炭窒化ケイ素（ＳｉＣＮ）と、酸窒化ケイ素と、酸炭窒化ケイ素（ＳｉＯＣＮ）と、ホウ化ケイ素（ＳｉＢ）と、シリコンボロンナイトライド（ＳｉＢＮ）とのうちの１つ以上を含む、請求項１に記載の処理方法。

【請求項7】

前記シリコン含有誘電体層が窒化ケイ素を含む、請求項６に記載の処理方法。

【請求項8】

前記シリコン含有誘電体層を選択的に堆積することが、５００℃よりも低い温度における堆積を含む、請求項１に記載の処理方法。

【請求項9】

前記シリコン含有誘電体層が、１Å／ｍｉｎ未満のウェットエッチ速度を有する、請求項１に記載の処理方法。

【請求項10】

前記シリコン含有誘電体層を高密度化することが、前記シリコン含有誘電体層を急速熱処理（ＲＴＰ）プロセスにさらすことを含む、請求項１に記載の処理方法。

【請求項11】

前記シリコン含有誘電体層を高密度化することが、前記シリコン含有誘電体層を、５００℃以下の温度においておよび１トール未満の圧力において高密度プラズマにさらすことを含み、前記高密度プラズマが、ヘリウム（Ｈｅ）と、水素（Ｈ_２）と、ネオン（Ｎｅ）と、アルゴン（Ａｒ）と、クリプトン（Ｋｒ）と、キセノン（Ｘｅ）とのうちの１つ以上から選択される、請求項１に記載の処理方法。

【請求項12】

前記シリコン含有誘電体層が、０Å超から２５Åまでの範囲内の厚さを有する、請求項１に記載の処理方法。

【請求項13】

前記シリコン含有誘電体層を酸化させることをさらに含む、請求項１に記載の処理方法。

【請求項14】

前記処理ツールが、単一の処理チャンバとバッチ処理チャンバとからなる群から選択される、請求項１に記載の処理方法。

【請求項15】

処理ツールであって、
ウエハを移動するように構成されたロボットを含む中央移送ステーションと、
複数のプロセスステーションであって、各プロセスステーションが、前記中央移送ステーションに接続され、隣接するプロセスステーションの処理領域から分離された処理領域を提供し、前記複数のプロセスステーションが、前洗浄チャンバと抑制剤浸漬チャンバと選択的堆積チャンバと高密度化チャンバとのうちの１つ以上を含む、複数のプロセスステーションと、
前記中央移送ステーションと前記複数のプロセスステーションとに接続されたコントローラであって、前記コントローラが、プロセスステーション間で前記ウエハを移動するために前記ロボットを動作させ、前記プロセスステーションの各々において行われるプロセスを制御するように構成された、コントローラと
を含む、処理ツール。

【請求項16】

前記コントローラが、
膜スタックの上面を前洗浄する動作であって、前記膜スタックが、第１の材料層と第２の材料層との交互層を含み、前記膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄する動作と、
前記膜スタックの前記上面を成長抑制剤にさらす動作と、
前記膜スタックの領域内にシリコン含有誘電体層を選択的に堆積する動作と、
前記シリコン含有誘電体層を高密度化する動作と
を前記処理ツールに実行させ、
前記処理ツールが真空下に維持される、請求項１５に記載の処理ツール。

【請求項17】

前記領域が前記膜スタックのワード線側にある、請求項１６に記載の処理ツール。

【請求項18】

前記領域が、前記メモリホールを通して前記第１の材料層に対して前記第２の材料層を凹ませることによって形成された凹形領域である、請求項１６に記載の処理ツール。

【請求項19】

前記第１の材料層が酸化物層を含み、前記第２の材料層が、ポリシリコンと、窒化ケイ素と、炭化ケイ素と、炭窒化ケイ素と、ゲルマニウムと、窒化チタンとのうちの１つ以上を含む、請求項１６に記載の処理ツール。

【請求項20】

前記シリコン含有誘電体層が、窒化ケイ素（ＳｉＮ）と、炭窒化ケイ素（ＳｉＣＮ）と、酸窒化ケイ素と、酸炭窒化ケイ素（ＳｉＯＣＮ）と、ホウ化ケイ素（ＳｉＢ）と、シリコンボロンナイトライド（ＳｉＢＮ）とのうちの１つ以上を含む、請求項１６に記載の処理ツール。

【請求項21】

前記シリコン含有誘電体層を選択的に堆積することが、５００℃よりも低い温度における堆積を含む、請求項１６に記載の処理ツール。

【請求項22】

前記高密度化されたシリコン含有誘電体層を成長抑制剤にさらすことと、
前記膜スタックの領域内に第２のシリコン含有誘電体層を選択的に堆積することと、
前記第２のシリコン含有誘電体層を高密度化することと
をさらに含む、請求項１に記載の処理方法。

【請求項23】

前記膜スタックの領域内に第２のシリコン含有誘電体層を選択的に堆積することと
前記第２のシリコン含有誘電体層を高密度化することと
をさらに含む、請求項１に記載の処理方法。

【請求項24】

前記方法を繰り返すことをさらに含む、請求項１に記載の処理方法。

【請求項25】

論理デバイスまたはメモリデバイスを形成するための処理方法であって、前記処理方法は、
膜スタックの上面を前洗浄することであって、前記膜スタックが、第１の材料層と第２の材料層との交互層を含み、前記膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、
前記膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、
前記シリコン含有誘電体層を高密度化することと
を含み、
前記処理方法は、真空を破壊することなしに処理ツール内で実行される、論理デバイスまたはメモリデバイスを形成するための処理方法。

【請求項26】

前記高密度化されたシリコン含有誘電体層の上面を前洗浄することと、
前記膜スタックの領域内に第２のシリコン含有誘電体層を選択的に堆積することと、
第２のシリコン含有誘電体層を高密度化することと
をさらに含む、請求項２５に記載の処理方法。

【請求項27】

前記膜スタックの領域内に第２のシリコン含有誘電体層を選択的に堆積することと、
前記第２のシリコン含有誘電体層を高密度化することと
をさらに含む、請求項２５に記載の処理方法。

【請求項28】

論理デバイスまたはメモリデバイスを形成するための処理方法であって、前記処理方法は、
膜スタックの上面を前洗浄することであって、前記膜スタックが、第１の材料層と第２の材料層との交互層を含み、前記膜スタックを通って延びるメモリホールとスリットパターン開口とのうちの１つ以上を有する、前洗浄することと、
前記膜スタックの前記上面を成長抑制剤にさらすことと、
前記膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、
前記シリコン含有誘電体層を高密度化することと、
任意選択的に、前記膜スタックの前記上面を前洗浄することと、前記膜スタックの前記上面を成長抑制剤にさらすことと、シリコン含有誘電体層を選択的に堆積することと、前記シリコン含有誘電体層を高密度化することとのうちの１つ以上を繰り返すことと
を含み、
前記処理方法は、真空を破壊することなしに処理ツール内で実行される、論理デバイスまたはメモリデバイスを形成するための処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、電子デバイス、ならびに電子デバイスを製造するための方法および装置の分野に関する。より詳細には、本開示の実施形態は、高品質シリコン含有誘電体層をもつ３Ｄ－ＮＡＮＤデバイスを形成するための方法を提供する。

【背景技術】

【0002】

半導体技術は急速に進歩しており、単位スペース当たりより速い処理およびストレージを与えるための技術の進歩に伴って、デバイスの寸法は収縮している。ＮＡＮＤデバイスでは、オンセルとオフセルとを区別するために十分な電流を得るのに、ストリング電流が十分に高い必要がある。ストリング電流は、シリコンチャネルの粒子サイズを大きくすることによって向上するキャリヤ移動度に依存する。

【0003】

３Ｄ－ＮＡＮＤ製造において採用される現在のプロセスは、後続の追加のパターニングステップとともに高温の原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）窒化ケイ素（ＳｉＮ）を使用する。ＳｉＮの選択的堆積はパターニングステップをなくすことができる。選択的堆積は、しかしながら、比較的低い堆積温度を必要とし、それにより膜の品質が悪くなる。

【0004】

したがって、当技術分野では、高品質のＳｉＮ膜を有する３Ｄ－ＮＡＮＤデバイスが必要である。さらに、当技術分野では、３Ｄ－ＮＡＮＤデバイスを形成するための方法および装置が必要である。

【発明の概要】

【0005】

本開示の１つまたは複数の実施形態は、論理デバイスまたはメモリデバイスを形成するための処理方法を対象とする。１つまたは複数の実施形態では、論理デバイスまたはメモリデバイスを形成するための処理方法は、膜スタックの上面を前洗浄することであって、膜スタックが、第１の材料層と第２の材料層との交互層を含み、膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、膜スタックの上面を成長抑制剤（ｇｒｏｗｔｈ ｉｎｈｉｂｉｔｏｒ）にさらすことと、膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、シリコン含有誘電体層を高密度化することとを含み、処理方法は、真空を破壊することなしに処理ツール内で実行される。

【0006】

本開示のさらなる実施形態は処理ツールを対象とする。一実施形態では、処理ツールは、ウエハを移動するように構成されたロボットを含む中央移送ステーションと、複数のプロセスステーションであって、各プロセスステーションが中央移送ステーションに接続され、隣接するプロセスステーションの処理領域から分離された処理領域を提供し、複数のプロセスステーションが、前洗浄チャンバと抑制剤浸漬チャンバと選択的堆積チャンバと高密度化チャンバとのうちの１つ以上を含む、複数のプロセスステーションと、中央移送ステーションと複数のプロセスステーションとに接続されたコントローラであって、コントローラが、プロセスステーション間でウエハを移動するためにロボットを動作させ、プロセスステーションの各々において行われるプロセスを制御するように構成された、コントローラとを含む。

【0007】

本開示の上記で具陳した特徴が詳細に理解され得るように、上記で手短に要約した、本開示のより詳細な説明が、それらのうちのいくつかが添付の図面に示されている実施形態を参照することによって得られ得る。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、本開示は他の等しく効果的な実施形態を許容し得るので、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。本明細書で説明する実施形態は、同様の参照符号が類似の要素を示す添付の図面の図において、限定ではなく、例として示されている。

【図面の簡単な説明】

【0008】

【図1】本明細書で説明する実施形態による方法の一実施形態のプロセスフロー図を示す図である。

【図2A】１つまたは複数の実施形態によるデバイスの断面図を示す図である。

【図2B】１つまたは複数の実施形態による、図２Ａのデバイスの領域１０３の拡大断面図を示す図である。

【図3A】１つまたは複数の実施形態によるデバイスの断面図を示す図である。

【図3B】１つまたは複数の実施形態による、図３Ａのデバイスの領域１０３の拡大断面図を示す図である。

【図3C】１つまたは複数の実施形態による、図３Ａのデバイスの領域１０３の拡大断面図を示す図である。

【図4A】１つまたは複数の実施形態による、図３Ａのデバイスの領域１０３の拡大断面図を示す図である。

【図4B】１つまたは複数の実施形態によるデバイスの断面図を示す図である。

【図5】１つまたは複数の実施形態によるデバイスの断面図を示す図である。

【図6】１つまたは複数の代替実施形態によるデバイスの断面図を示す図である。

【図7】１つまたは複数の代替実施形態によるデバイスの断面図を示す図である。

【図8】１つまたは複数の実施形態によるクラスタツールを示す図である。

【発明を実施するための形態】

【0009】

本開示のいくつかの例示的な実施形態について説明する前に、本開示は、以下の説明に記載されている構成またはプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な形で実施または実行されることが可能である。

【0010】

１つまたは複数の実施形態は、高アスペクト比メモリホールを通したまたは３Ｄ ＮＡＮＤセル膜スタック中のスリットパターン開口を通したポリシリコン側壁上またはトンネル酸化物側壁上へのシリコン含有誘電体膜、たとえば、窒化ケイ素の選択的堆積を可能にするための一体化された処理ツールにおける処理方法を提供する。

【0011】

シリコン含有誘電体膜、たとえば、窒化ケイ素の選択的堆積は、低品質の膜をもたらす低温プロセスである。理論によって縛る意図はないが、低品質の選択的に堆積されたシリコン含有誘電体膜を高品質シリコン含有膜に変換することができない場合、３Ｄ ＮＡＮＤセル構造を形成するために、選択的に堆積されたシリコン含有膜、特に窒化ケイ素を使用することができないと考えられる。

【0012】

図を参照しながら、本開示の１つまたは複数の実施形態について説明する。１つまたは複数の実施形態の方法では、論理デバイスまたはメモリデバイスが作製される。特定の実施形態では、３Ｄ ＮＡＮＤセル構造が作製される。いくつかの実施形態では、本方法は、膜スタックの上面を前洗浄することであって、膜スタックが、第１の材料層と第２の材料層との交互層を含み、膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄することと、膜スタックの上面を成長抑制剤にさらすことと、膜スタックの領域内にシリコン含有誘電体層を選択的に堆積することと、シリコン含有誘電体層を高密度化することとを含む。いくつかの実施形態では、処理方法は、真空を破壊することなしに処理ツール内で実行される。

【0013】

図１は、メモリデバイスを形成するための例示的な方法１０についてのフローチャートを示す。方法１０は図示のプロセスのいずれかまたはすべてを含むことができることを、当業者は認識するであろう。さらに、個々のプロセスの順序はいくつかの部分について変更することできる。方法１０は、本開示から逸脱することなく、列挙されたプロセスのいずれかにおいて開始することができる。図１を参照すると、動作１２において、膜スタックが与えられる。本明細書で使用する際、「与えられる」という用語は、基板が処理のために利用可能にされる（たとえば、処理チャンバ中に配置される）ことを意味する。動作１４において、膜スタックの表面から不純物、たとえば自然酸化物が取り除かれる。動作１６において、膜スタックが成長抑制剤にさらされる。動作１８において、シリコン含有誘電体層が膜スタックの領域内に選択的に堆積される。動作２０において、シリコン含有誘電体層が高密度化される。動作２２において、シリコン含有誘電体層が任意選択的に酸化させられ得る。

【0014】

図２Ａ～図５は、図１に方法１０について示されているプロセスフローに従う電子デバイス１００の部分を示す。図２Ａは、本開示の１つまたは複数の実施形態による電子デバイス１００を示す。いくつかの実施形態では、図２Ａに示された電子デバイス１００は、図示のように、むき出しであり得る基板１０５上に層状に形成される。図２Ａの電子デバイスは、基板１０５と、半導体層１１０と、随意の犠牲層１２０と、スタック１３０と、随意の酸化物層１４０とから構成される。

【0015】

基板１０５は、当業者に知られている任意の好適な材料であり得る。本明細書および添付の特許請求の範囲において使用する際、「基板」という用語は、それの上でプロセスが作用する、表面または表面の部分を指す。また、コンテキストが別段に明示しない限り、基板への言及は基板の一部分のみを指し得ることが、当業者によって理解されよう。さらに、基板上に堆積することへの言及は、むき出しの基板と、それの上に１つまたは複数の膜またはフィーチャが堆積または形成された基板との両方を意味し得る。

【0016】

本明細書で使用する「基板」は、作製プロセス中にそれの上で膜処理が実行される、任意の基板、または基板上に形成された材料表面を指す。たとえば、それの上で処理が実行され得る基板表面は、適用例に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープ酸化ケイ素、アモルファスシリコン、ドープシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイア、および、金属、金属窒化物、金属合金、および他の導電性材料など任意の他の材料などの材料を含む。基板は、限定はしないが、半導体ウエハを含む。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニールおよび／または焼成するために前処理プロセスにさらされ得る。基板自体の表面上への直接の膜処理に加えて、本開示では、以下でより詳細に開示するように、開示する膜処理ステップのいずれかが、基板上に形成された下層上でも実行され得、「基板表面」という用語は、コンテキストが示すように、そのような下層を含むものである。したがって、たとえば、膜／層または部分的な膜／層が基板表面に堆積されている場合、新たに堆積された膜／層の露出した表面が基板表面になる。

【0017】

１つまたは複数の実施形態では、半導体層１１０は基板１０５上にある。いくつかの実施形態では、半導体層１１０は共通ソース線と呼ばれることもある。半導体層１１０は、当業者に知られている任意の好適な技法によって形成することができ、また、限定はしないが、ポリシリコン（ｐｏｌｙ－Ｓｉ）を含む任意の好適な材料から製造することができる。いくつかの実施形態では、半導体層１１０は、導電性材料または半導体材料から製造される共通ソース線である。

【0018】

１つまたは複数の実施形態では、随意の犠牲層１２０は、半導体層１１０上に形成され、任意の好適な材料から製造することができる。いくつかの実施形態における随意の犠牲層１２０は、除去され、後のプロセスにおいて置き換えられる。いくつかの実施形態では、随意の犠牲層１２０は、除去されず、電子デバイス１００内に残る。この場合、「犠牲」という用語は、永久層を含むように拡大された意味を有し、導電層と呼ばれることがある。１つまたは複数の実施形態では、随意の犠牲層１２０は、隣接する半導体層１１０と第２の材料層１３２に対して選択的に除去することができる材料を含む。

【0019】

１つまたは複数の実施形態では、随意の犠牲層１２０上にスタック１３０が形成される。図示の実施形態におけるスタック１３０は複数の交互する第２の材料層１３２と第１の材料層１３４とを含む。１つまたは複数の実施形態では、第１の材料層１３４は窒化物層を含み、第２の材料層１３２は酸化物層を含む。いくつかの実施形態では、スタック１３０は、交互する酸化物とポリシリコン、または酸化物と金属、または酸化物と犠牲層など、非交換ゲートを含む。第１の材料層１３４は、第２の材料層１３２に実質的な影響を及ぼすことなしに第１の材料層１３４を除去することができるように、第２の材料層１３２に対してエッチ選択的である材料を含む。１つまたは複数の実施形態では、第１の材料層１３４は、ポリシリコン、窒化ケイ素（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸炭化ケイ素（ＳｉＯＣ）、ゲルマニウム（Ｇｅ）、および窒化チタン（ＴｉＮ）のうちの１つ以上を含む。１つまたは複数の実施形態では、第１の材料層１３４は窒化ケイ素を含む。１つまたは複数の実施形態では、第２の材料層１３２は酸化ケイ素を含む。

【0020】

個々の交互する層は任意の好適な厚さに形成され得る。いくつかの実施形態では、各第２の材料層１３２の厚さはほぼ等しい。１つまたは複数の実施形態では、各第２の材料層１３２は第２の層の厚さを有する。いくつかの実施形態では、各第１の材料層１３４の厚さはほぼ等しい。この点に関して使用する際、ほぼ等しい厚さは互いの＋／－５％以内である。いくつかの実施形態では、第２の材料層１３２と第１の材料層１３４との間にシリコン層（図示せず）が形成される。シリコン層の厚さは、第２の材料層１３２または第１の材料層１３４の層の厚さと比較して比較的薄くなり得る。

【0021】

１つまたは複数の実施形態では、スタック１３０を通ってメモリホールチャネル１５０が開口される。いくつかの実施形態では、メモリホールチャネル１５０を開口することは、随意の酸化物層１４０、スタック１３０、随意の犠牲層１２０を通って、半導体層１１０中にエッチングすることを含む。領域１０３の拡大図である図２Ｂを参照すると、メモリホールチャネル１５０は、スタック１３０を通って延び、第２の材料層１３２の表面１３８と第１の材料層１３４の表面１３９とを露出させる側壁を有する。

【0022】

１つまたは複数の実施形態では、メモリホールチャネル１５０は高アスペクト比を有する。本明細書で使用する際、「高アスペクト比」という用語は、約１０、２０、または５０、またはそれ以上よりも大きいかまたはそれに等しい高さ：幅比を有するフィーチャを指す。

【0023】

１つまたは複数の実施形態では、随意の犠牲層１２０は、メモリホールチャネル１５０の側壁として露出した表面１２２を有する。メモリホールチャネル１５０は、側壁表面１１２とメモリホールチャネル１５０の底部１１４とが半導体層１１０内に形成されるように、半導体層１１０中に距離を延長する。メモリホールチャネル１５０の底部１１４は、半導体層１１０の厚さ以内の任意の点に形成することができる。いくつかの実施形態では、メモリホールチャネル１５０は、半導体層１１０の厚さの約１０％から約９０％までの範囲内、または約２０％から約８０％までの範囲内、または約３０％から約７０％までの範囲内、または約４０％から約６０％までの範囲内で半導体層１１０中に厚さを延長する。いくつかの実施形態では、メモリホールチャネル１５０は、半導体層１１０の厚さの１０％、２０％、３０％、４０％、５０％、６０％、７０％、または８０％よりも大きいかまたはそれに等しいだけ半導体層１１０中に距離を延長する。

【0024】

図１および図２Ａおよび図２Ｂを参照すると、動作１４において、露出した表面、たとえば、膜スタックの、第２の材料層１３２の表面１３８、第１の材料層１３４の表面１３９、およびメモリホールチャネル１５０の底部１１４は、洗浄／前洗浄され得る。いくつかの実施形態では、洗浄／前洗浄プロセスは自然酸化物除去のための昇華エッチを含む。エッチプロセスはプラズマベースまたは熱ベースであり得る。プラズマプロセスは任意の好適なプラズマ（たとえば、導電結合プラズマ、誘導結合プラズマ、マイクロ波プラズマ）であり得る。１つまたは複数の実施形態では、洗浄プロセスは、従来のプラズマエッチ、またはカリフォルニア州サンタクララに所在するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社から入手可能な、ＳｉＣｏＮｉ（商標）エッチプロセスなど、遠隔プラズマ支援ドライエッチプロセスを含み得る。ＳｉＣｏＮｉ（商標）エッチプロセスにおいて、デバイスまたは膜スタックは、Ｈ_２、ＮＦ_３、および／またはＮＨ_３プラズマ種、たとえば、プラズマ励起水素およびフッ素種にさらされる。たとえば、いくつかの実施形態では、デバイスまたは膜スタックは、Ｈ_２、ＮＦ_３、ＮＨ_３プラズマへの同時曝露を受け得る。ＳｉＣｏＮｉ（商標）エッチプロセスは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ（登録商標）から入手可能な、Ｃｅｎｔｕｒａ（登録商標）、ＤＵＡＬ ＡＣＰ、Ｐｒｏｄｕｃｅｒ（登録商標）ＧＴ、およびＥｎｄｕｒａ（登録商標）プラットフォームを含む、様々なマルチプロセシングプラットフォームのうちの１つに一体化され得る、ＳｉＣｏＮｉ（商標）前洗浄チャンバ中で実行され得る。ウェットエッチプロセスは、フッ化水素（ＨＦ）酸ラストプロセス、すなわち、表面を水素終端化させる、表面のＨＦエッチングが実行される、いわゆる「ＨＦラスト」プロセスを含み得る。代替的に、任意の他の液体ベースの前洗浄プロセスが採用され得る。

【0025】

図１を参照すると、１つまたは複数の実施形態では、動作１６において、電子デバイス１００は、堆積を回避するために成長抑制剤にさらされる。成長抑制剤は、第２の材料層上の堆積を防ぐために第２の材料層１３２上に追加され得る。動作１８において、シリコン含有誘電体層１５２は、第１の材料層１３４上に選択的に堆積され、第２の材料層１３２上には堆積されない（または実質的に堆積されない）ことがある。シリコン含有誘電体層１５２は、当業者に知られている任意の好適な手段によって堆積され得る。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、５００℃よりも低い温度において堆積、たとえば、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）される。

【0026】

１つまたは複数の実施形態の方法１０は一体化された方法である。１つまたは複数の実施形態では、方法１０は、動作１２、１４、１６、１８、２０、および２２のいずれかの間で、真空を破壊することなしに１つまたは複数の処理チャンバ中で実行され得る。

【0027】

図３Ａ～図５は、メモリホールチャネル１５０を通して第１の材料層１３４に隣接する凹形領域１４２上にシリコン含有層が堆積される、１つまたは複数の実施形態を示す。特に、図３Ａは、メモリホールチャネル１５０を通して第２の材料層１３２に対して第１の材料層１３４を凹ませることを示す。１つまたは複数の実施形態では、凹形領域１４２が形成される。第１の材料層１３４は、当業者に知られている任意の好適なプロセスに従って凹ませられ得る。他の実施形態では、メモリホールチャネル１５０は構造的に形成することができ、たとえば、ＳｉＮ／ＳｉＯ／ＳｉＮスタックのメモリホール中にポリシリコンチャネル材料を堆積することができ、その後、ＳｉＮを除去し、ＳｉＯをトリミングすると、ｐｏｌｙ－Ｓｉチャネルに開口する凹みを有するＳｉＯ構造が残る。この場合、１３４は、凹ませられるだけでなく、完全に除去され、充填されたチャネル材料が露出する。

【0028】

１つまたは複数の実施形態では、図１を参照すると、動作１６において、後続のＡＬＤ膜成長が様々な表面に基づいて区別されるように、異なる終端化基が第２の材料層１３２上に存在することを保証するために、表面処理、たとえば、成長抑制剤への曝露が使用される。たとえば、Ｓｉ－Ｈ基で終端化したむき出しのＳｉ表面を作成するために、Ｓｉ表面上の自然酸化物を除去し、Ｓｉ－Ｈ結合を形成するために希釈ＨＦウェット洗浄またはプラズマベースドライ洗浄を使用することができる。ＡＬＤ膜成長を妨げることができる不動態化された表面を作成するために、酸化ケイ素表面上に疎水性表面単層を形成することができる。たとえば、ＳｉＯ表面上にアルキルシリル基を形成するために、酸化ケイ素表面上にアルキルアミノシランを吸着させることができる。いくつかの実施形態のＡＬＤ膜成長化学反応は、むき出しのＳｉ表面上で選択的に成長することができるが、不動態化されたＳｉＯ表面上では選択的に成長することができない、ハロゲン化ケイ素およびアンモニア反応に基づく。いくつかの実施形態によって達成可能な最大厚さは、むき出しのＳｉ上での約１００Åの成長であり、不動態化されたＳｉＯ表面上での膜成長は実質的にない。ＳｉＯよりもむき出しのＳｉ上でより厚い成長をさせるために周期的なＳｉＯ表面再生成および不動態化を使用することができる。

【0029】

図３Ｂ～図３Ｃは、本開示の１つまたは複数の実施形態による動作１６の表現を示す。１つまたは複数の実施形態では、第２の材料層１３２はヒドロキシル基終端化した表面を有し得るが、第１の材料層１３４は水素終端化した表面を有し得る。いくつかの図示されていない実施形態では、第１の材料層１３４は、それの上に形成された何らかの自然酸化物をも有し得る。図３Ｂ～図３Ｃによって示された実施形態は、基板表面への単純な単結合を示すが、当業者は、これは説明のためのものにすぎないことを理解し、表面原子結合が図示のように単純ではないことを理解するであろう。たとえば、酸化物表面は、２つ以上のシリコン原子に結合された架橋酸素原子であり得、表面の化学量論とバルク組成とは必ずしも１対１であるとは限らない。

【0030】

第１の材料層１３４および第２の材料層１３２は選択的堆積のための任意の好適な表面であり得る。いくつかの実施形態では、第２の材料層１３２は、－ＯＨ末端基をもつ誘電体表面を含み、第１の材料層１３４は、自然酸化物をもつまたはもたないＳｉ－Ｈ基をもつシリコン表面を含む。いくつかの実施形態では、第２の材料層１３２は、－ＯＨ末端基をもつ誘電体表面を含み、第１の材料層１３４は、自然酸化物をもつまたはもたない金属表面を含む。いくつかの実施形態では、第２の材料層１３２は、－ＯＨ末端基をもつ金属酸化物表面を含み、第１の材料層１３４は、自然酸化物をもつまたはもたないＳｉ－Ｈ基をもつシリコン表面を含む。いくつかの実施形態では、第２の材料層１３２は、－ＯＨ末端基をもつ金属酸化物表面を含み、第１の材料層１３４は、自然酸化物をもたない清浄な金属表面を含む。

【0031】

第１の材料層１３４上に自然酸化物が存在する場合、自然酸化物の除去により、より効果的な選択的堆積プロセスが可能になり得る。基板をエッチプロセスにさらすことにより、第１の材料層１３４から自然酸化物を除去することができる。エッチプロセスは、ウェットエッチプロセス（たとえば、希釈ＨＦ（１％）への曝露）またはドライエッチプロセス（たとえば、プラズマへの曝露）であり得る。いくつかの実施形態では、エッチプロセスはプラズマベースのプロセスである。いくつかの実施形態では、プラズマベースのエッチプロセスは、基板をアンモニアとフッ化水素酸とのプラズマにさらすことを含む。

【0032】

いくつかの実施形態では、第１の材料層１３４から自然酸化物を除去すると、実質的に水素のみの終端をもつ表面が得られる。このように使用する際、「実質的に水素のみの終端」という用語は、表面終端が、約９８％よりも大きいかまたはそれに等しい表面積について水素であることを意味する。いくつかの実施形態では、第１の材料層１３４から自然酸化物を除去すると、実質的に酸素がない終端をもつ表面が得られる。このように使用する際、「実質的に酸素がない終端」という用語は、表面終端の約２％よりも小さい表面積しか酸素原子を含まないことを意味する。

【0033】

１つまたは複数の実施形態では、第１の材料層１３４から自然酸化物を除去するために使用されるプロセスはまた、実質的に水素がない終端をもつ表面を与えるために第２の材料層１３２を酸化させる。このように使用する際、「実質的に水素がない終端」という用語は、述べられた表面の表面終端が、約２％よりも小さいかまたはそれに等しい表面積について水素であることを意味する。いくつかの実施形態では、第２の材料層１３２は実質的にヒドロキシル基のみの終端を含む。このように使用する際、「実質的にヒドロキシル基のみの終端」という用語は、対象の表面の表面終端が、約９８％よりも大きいかまたはそれに等しい表面積についてヒドロキシル基であることを意味する。

【0034】

ブロッキング層１７０を形成するために、ヒドロキシル基終端化した表面と反応するように、第１の材料層１３４と第２の材料層１３２とを含む基板を成長抑制剤にさらすことができる。いくつかの実施形態の成長抑制剤はアルキルシランを含む。いくつかの実施形態では、一般式ＳｉＲ_４を有し、ここで、各Ｒは単独でＣ_１－Ｃ_６アルキル、置換または非置換アミン、置換または非置換環状アミンである。

【0035】

いくつかの実施形態では、アルキルシランは実質的にＳｉ－Ｈ結合を含まない。このように使用する際、「実質的にＳｉ－Ｈ結合を含まない」という用語は、成長抑制剤が、シリコン結合の総数に基づいて約１％よりも小さいＳｉ－Ｈ結合を含むことを意味する。いくつかの実施形態の成長抑制剤は、第２の材料層１３２上に表面終端－ＯＳｉＲｘを形成し、－ＯＨ終端と置き換わる。いくつかの実施形態では、成長抑制剤は、１－（トリメチルシリル）ピロリジンまたはビス（ジメチルアミノ）ジメチルシランのうちの１つ以上を含む。

【0036】

いくつかの実施形態では、アルキルシランは、４～１０個の範囲内の原子を有するリングをもつ少なくとも１つの置換または非置換環状アミンを含む。いくつかの実施形態では、アルキルシランは、１つの窒素原子を有する環状アミンを含む。いくつかの実施形態では、環状アミンは、２つ以上の窒素原子を有さず、１つ以上の窒素原子を有する。１つまたは複数の実施形態では、環状アミンは、ピロリジンの窒素原子がアルキルシランのシリコン原子に結合された、ピロリジンを含む。いくつかの実施形態では、アルキルシランは１－（トリメチルシリル）ピロリジンを含む。１つまたは複数の実施形態では、アルキルシランは本質的に１－（トリメチルシリル）ピロリジンからなる。このように使用する際、「本質的に～からなる」という用語は、アルキルシランが、分子ベースで約９８％よりも大きいかまたはそれに等しい１－（トリメチルシリル）ピロリジンであることを意味する。

【0037】

基板は任意の好適な温度および圧力において成長抑制剤にさらすことができる。いくつかの実施形態では、基板は、約５０℃～約５００℃の範囲内または約１００℃～約４００℃の範囲内の温度において成長抑制剤にさらされる。いくつかの実施形態では、基板は、約３０トール～約１２０トールの範囲内、または約４０トール～約１００トールの範囲内、または約５０トール～約９０トールの範囲内の圧力において成長抑制剤にさらされる。１つまたは複数の実施形態では、基板は、プラズマなしの熱プロセス中に成長抑制剤にさらされる。

【0038】

図４Ａ～図４Ｂは、シリコン含有誘電体層１５２が凹形領域１４２中に選択的に堆積される動作１４を示す。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、当業者に知られている任意の好適な手段によって堆積することができる。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、５００℃よりも低い温度における堆積、たとえば、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）である。他の実施形態では、シリコン含有誘電体層１５２は、４９０℃よりも低い、４５０℃よりも低い、４００℃よりも低い、３５０℃よりも低い、および３００℃よりも低い温度を含む、５００℃よりも低い温度において堆積される。

【0039】

シリコン含有誘電体層１５２は、当業者に知られている任意の好適な誘電体材料を含み得る。本明細書で使用する際、「誘電体材料」という用語は、電界中で分極し得る電気絶縁体である材料の層を指す。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、酸窒化ケイ素（ＳｉＯＮ）、酸炭窒化ケイ素（ＳｉＯＣＮ）、ホウ化ケイ素（ＳｉＢ）、およびシリコンボロンナイトライド（ＳｉＢＮ）のうちの１つ以上を含む。特定の実施形態では、シリコン含有誘電体層１５２は窒化ケイ素（ＳｉＮ）を含む。

【0040】

１つまたは複数の実施形態では、シリコン含有誘電体層１５２が、第１の材料層１３４に隣接する凹形領域１４２中に堆積するように、シリコン含有誘電体層１５２の堆積は第２の材料層１３２の上の第１の材料層１３４に対して選択的である。１つまたは複数の実施形態では、選択性は、２：１よりも大きいか、５：１よりも大きいか、１０：１よりも大きいか、または１００：１よりも大きい。

【0041】

１つまたは複数の実施形態では、シリコン含有誘電体層１５２は０Å超から２５Åまでの範囲内の厚さを有する。

【0042】

理論によって縛る意図はないが、堆積温度が比較的低い（すなわち、４９０℃よりも低い）とシリコン含有誘電体層１５２が低品質になると考えられる。したがって、低品質のシリコン含有誘電体層１５２は、３００Åよりも大きい、低いウェットエッチ速度（ＷＥＲ）を有する。

【0043】

図４Ａおよび図４Ｂに示されているように、ブロッキング層１７０を形成した後に、第２の材料層１３２の上の第１の材料層１３４上にシリコン含有誘電体層１５２を選択的に堆積するために、基板は１つまたは複数の堆積ガスにさらされる。この点に関して使用する際、「の上に選択的に」という用語は、膜が第２の材料層１３２上に形成され得るよりも広い範囲まで、膜が第１の材料層１３４上に形成されることを意味する。たとえば、シリコン含有誘電体層１５２は、膜が第２の材料層１３２上に形成されるよりも２０倍、３０倍、４０倍または５０倍よりも厚いかそれらに等しく第１の材料層１３４上に形成することができる。

【0044】

シリコン含有誘電体層１５２の形成は、限定はしないが、原子層堆積を含む任意の好適な技法によって行われ得る。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は単一の処理チャンバ中で形成される。他の実施形態では、シリコン含有誘電体層１５２は、図８に示されているものと同様な、バッチ処理チャンバ中で形成される。たとえば、シリコン含有誘電体層１５２は、シリコン前駆体と反応物とへの連続曝露によって形成され得る。いくつかの実施形態のシリコン含有誘電体層１５２は、ＳｉＮ、ＳｉＯ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、またはＳｉＣＯＮのうちの１つ以上を含む。いくつかの実施形態では、シリコン含有誘電体層１５２は、シリコンと、酸素、炭素、または窒素原子のうちの１つ以上とを含む。いくつかの実施形態では、シリコン含有誘電体層１５２は、原子ベースで最高約２パーセントの量のホウ素（Ｂ）、ヒ素（Ａｓ）、またはリン（Ｐ）のうちの１つ以上でドープされる。

【0045】

いくつかの実施形態では、シリコン前駆体はハロゲン化ケイ素を含み、反応物はアンモニアを含む。いくつかの実施形態では、シリコン前駆体は、ハロゲン原子をもつまたはもたない有機シリコン化合物を含む。いくつかの実施形態では、反応物は、窒素寄与種、酸素寄与種および／または炭素寄与種を含む。いくつかの実施形態では、シリコン前駆体は、シリコン含有誘電体層１５２に窒素、酸素、または炭素のうちの１つ以上を与える。

【0046】

単一の処理チャンバでは、基板は処理チャンバの同じプロセス領域内でシリコン前駆体と反応物とにさらされ得る。バッチ処理チャンバ中では、基板は、処理チャンバの交互するプロセス領域内でシリコン前駆体と反応物とにさらされ得る。

【0047】

基板は任意の好適なプロセスチャンバ中で成長抑制剤にさらされ得る。いくつかの実施形態では、基板は前洗浄チャンバ中で成長抑制剤にさらされる。いくつかの実施形態では、基板は別個の抑制チャンバ中で成長抑制剤にさらされる。いくつかの実施形態では、基板はバッチ処理チャンバ中で成長抑制剤にさらされる。たとえば、プロセス領域内を流れる反応性ガスが成長抑制剤と置き換えられるように、バッチ処理チャンバのプロセス領域を変更することができる。ブロッキング層１７０を形成した後に、プロセス領域内の成長抑制剤の流れをシリコン前駆体および反応物と置き換えることができる。

【0048】

膜厚は所定の量まで堆積することができる。しばらく後に、シリコン含有誘電体層１５２は、ブロッキング層１７０が存在しているにもかかわらず、第２の材料層１３２上に堆積し始め得る。特定の動作理論によって制限する意図はないが、ブロッキング層１７０は堆積反応物への繰り返される曝露によって除去され得ると考えられる。シリコン含有誘電体層１５２の厚さを増加させ、選択性を維持するために、ブロッキング層１７０は定期的に補充され得る。いくつかの実施形態では、基板は、シリコン含有誘電体層１５２を堆積するために、２０、３０、４０、５０、６０、７０、８０、９０または１００回以下の原子層堆積サイクルの後に成長抑制剤にさらされる。いくつかの実施形態では、基板は、約３０Å～約１００Åの範囲内の厚さまでのシリコン含有誘電体層１５２の形成の後に、または最高約２０Å、３０Å、４０Å、５０Å、６０Åまたは７０Åの厚さまでのシリコン含有誘電体層１５２の形成の後に、成長抑制剤にさらされる。

【0049】

ブロッキング層１７０の再生成は任意の好適なプロセスによって行うことができる。たとえば、基板の表面は、約１トール～約３０トールの範囲内の圧力において、約１０分～約６０分の範囲内の時間の間、不活性ガス（たとえば、Ｎ_２またはＨｅ）でパージすることができる。表面をパージした後に、ブロッキング層１７０を再生成するために、基板を再び成長抑制剤にさらすことができる。いくつかの実施形態では、表面は、約１５分～約５０分の範囲内の時間、または約２０分～約４０分の範囲内の時間の間パージされる。いくつかの実施形態では、表面は、約１０トール～約２５トールの範囲内、または約１５トール～約２０トールの範囲内の圧力においてパージされる。

【0050】

いくつかの実施形態では、ブロッキング層１７０は、まず基板の表面全体をエッチングし、その後成長抑制剤にさらすことによって再生成される。エッチングプロセスは、表面を前洗浄するために使用される同じプロセスであり得るか、または異なるエッチングプロセスであり得る。

【0051】

シリコン含有誘電体層１５２は任意の好適な温度において形成することができる。いくつかの実施形態では、シリコン含有誘電体層１５２は、約２００℃～約７００℃の範囲内、または約３００℃～約５００℃の範囲内、または約３５０℃～約４５０℃の範囲内の温度において形成される。いくつかの実施形態では、シリコン含有誘電体層１５２はプラズマ曝露なしの熱プロセスによって形成される。いくつかの実施形態では、シリコン含有誘電体層１５２はプラズマ強化プロセスによって形成される。

【0052】

堆積されたシリコン含有誘電体層１５２は、ポスト堆積処理によって最適化または改善することができる膜特性を有し得る。たとえば、堆積された窒化ケイ素膜は高いウェットエッチ速度を有し得る。膜をポスト堆積プロセスにさらすことは、堆積されたシリコン含有誘電体層１５２のウェットエッチ速度を改善するために使用することができる。いくつかの実施形態では、ポスト堆積プロセスは膜の品質を改善する。いくつかの実施形態では、改善された膜の品質は、ウェットエッチ速度、屈折率、密度、または水素濃度のうちの１つ以上を含む。

【0053】

いくつかの実施形態のポスト堆積プロセスは、基板表面を減結合プラズマにさらすことを含む。１つまたは複数の実施形態の減結合プラズマはヘリウムを含む。いくつかの実施形態では、減結合プラズマは本質的にヘリウムからなる。この点において使用する際、「本質的にヘリウムからなる」という用語は、プラズマが約９５原子百分率よりも大きいかまたはそれに等しいヘリウムを含むことを意味する。いくつかの実施形態の処理圧力は約１ｍトール～約１トールの範囲内である。高アスペクト比構造の等方性処理のために、より低い圧力が使用され得る。処理中のウエハ温度は約室温から約５００℃までの範囲であり得る。

【0054】

いくつかの実施形態では、処理プラットフォームは、洗浄後の基板表面を容易に酸化させない環境を有する。この点において使用する際、「環境」という用語は、少なくとも中央移送ステーション内の周囲条件を指す。いくつかの実施形態の処理プラットフォームの環境は、堆積プロセスにおいて使用される任意の処理チャンバをも含む。たとえば、プロセスにおいて２つの処理チャンバが使用される場合、「環境」は２つの処理チャンバと中央移送ステーションとを含み得る。いくつかの実施形態では、処理プラットフォームの環境は水蒸気を含む。水蒸気は不活性ガスと混合することも混合しないこともある。いくつかの実施形態では、水蒸気は約０．１％～約９０重量％の範囲内の量において不活性ガス中に存在する。いくつかの実施形態では、水蒸気は、約１％～約８０％の範囲内、または約２％～約７０％の範囲内、または約３％～約６０％の範囲内、または約４％～約５０％の範囲内、または約５％～約４０％の範囲内、または約１０％～約２０重量％の範囲内の量において存在する。いくつかの実施形態では、環境は、約０．１％、０．５％、１％、２％、３％、４％、５％、６％、７％、８％、９％、１０％、１２％、１４％、１６％、１８％、または２０％よりも大きいかまたはそれに等しい量における水蒸気とともに、窒素、水素、ヘリウム、アルゴン、クリプトン、ネオン、またはキセノンのうちの１つ以上を含む。

【0055】

１つまたは複数の実施形態によれば、基板は、層を形成する前におよび／または層を形成した後に処理にかけられる。この処理は、同じチャンバ中であるいは１つまたは複数の別個の処理チャンバ中で実行され得る。いくつかの実施形態では、基板は、さらなる処理のために第１のチャンバから別個の第２のチャンバに移動される。基板は、第１のチャンバから別個の処理チャンバに直接移動することができるか、または基板は、第１のチャンバから１つまたは複数の移送チャンバに移動し、次いで別個の処理チャンバに移動することができる。したがって、処理装置は、移送ステーションと連通している複数のチャンバを備え得る。この種類の装置は「クラスタツール」または「クラスタ化されたシステム」などと呼ばれることがある。

【0056】

図５は、高品質シリコン含有誘電体膜１５４を形成するためにシリコン含有誘電体層１５２が高密度化される、動作１６と動作１８とを示す。シリコン含有誘電体層１５２は、当業者に知られている任意の好適な手段によって高密度化され得る。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、シリコン含有層中に酸素を追加することなしに熱プロセスまたは他の処理のうちの１つ以上によって高密度化される。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、高品質シリコン含有誘電体膜１５４を与えるために急速熱処理（ＲＴＰ）にさらされる。他の実施形態では、シリコン含有誘電体層を高密度化することは、５００℃よりも低いかまたはそれに等しい温度においておよび１トールよりも小さい圧力においてシリコン含有誘電体層１５２を高密度プラズマにさらすことを含む。高密度プラズマは、ヘリウム（Ｈｅ）、水素（Ｈ_２）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）のうちの１つ以上から選択され得る。

【0057】

１つまたは複数の実施形態では、動作１８において、選択的に堆積されたシリコン含有誘電体層１５２は、シリコン含有誘電体膜１５４を与えるために８００℃よりも高い温度において高密度化される。いくつかの実施形態では、シリコン含有誘電体層１５２は、シリコン含有誘電体膜１５４を与えるために１０００℃よりも高い温度において処理される。１つまたは複数の実施形態では、処理の後に、シリコン含有誘電体膜１５４は、高品質膜となり、３Å／ｍｉｎ未満、２Å／ｍｉｎ未満、および１Å／ｍｉｎ未満のウェットエッチ速度を含む、４Å／ｍｉｎ未満のウェットエッチ速度を有する。

【0058】

１つまたは複数の実施形態では、シリコン含有誘電体膜１５４は０Å超から２５Åまでの範囲内の厚さを有する。

【0059】

１つまたは複数の実施形態の方法は一体化された方法である。１つまたは複数の実施形態では、本方法は、真空を破壊することなしに１つまたは複数の処理チャンバ中で実行され得る。

【0060】

図１を参照すると、動作２２において、１つまたは複数の実施形態では、高品質シリコン含有誘電体膜１５４の表面が任意選択的に酸化される。

【0061】

１つまたは複数の図示されていない代替実施形態では、シリコン含有層が第１の材料層上のメモリホールを通して堆積され得、第１の材料層は凹ませられていない。

【0062】

図６～図７を参照すると、１つまたは複数の代替実施形態では、処理中に、型の中に開口２００を形成するためにスタック１３０中の第２の材料層１３２が除去され、スリットパターン開口２０２が形成された後に、シリコン含有誘電体層１５２がワード線スリットパターン開口２０２を通して非酸化物含有材料上に選択的に堆積され得、このようにして、デバイスのワード線側にトランジスタ層２０４に隣接してシリコン含有誘電体層１５２が堆積される。

【0063】

図７は、高品質シリコン含有誘電体膜１５４を形成するためにシリコン含有誘電体層１５２が高密度化される動作を示す。シリコン含有誘電体層１５２は、当業者に知られている任意の好適な手段によって高密度化され得る。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、シリコン含有層中に酸素を追加することなしに熱プロセスまたは他の処理のうちの１つ以上によって高密度化される。１つまたは複数の実施形態では、シリコン含有誘電体層１５２は、高品質シリコン含有誘電体膜１５４を与えるために急速熱処理（ＲＴＰ）にさらされる。他の実施形態では、シリコン含有誘電体層を高密度化することは、５００℃よりも低いかまたはそれに等しい温度においておよび１トールよりも小さい圧力においてシリコン含有誘電体層１５２を高密度プラズマにさらすことを含む。高密度プラズマは、ヘリウム（Ｈｅ）、水素（Ｈ_２）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）のうちの１つ以上から選択され得る。

【0064】

１つまたは複数の実施形態では、選択的に堆積されたシリコン含有誘電体層１５２は、シリコン含有誘電体膜１５４を与えるために８００℃よりも高い温度において高密度化される。いくつかの実施形態では、シリコン含有誘電体層１５２は、シリコン含有誘電体膜１５４を与えるために１０００℃よりも高い温度において処理される。１つまたは複数の実施形態では、処理の後に、シリコン含有誘電体膜１５４は、高品質の膜になり、３Å／ｍｉｎ未満、２Å／ｍｉｎ未満、および１Å／ｍｉｎ未満のウェットエッチ速度を含む、４Å／ｍｉｎ未満のウェットエッチ速度を有する。

【0065】

１つまたは複数の実施形態では、シリコン含有誘電体膜１５４は０Å超から２５Åまでの範囲内の厚さを有する。

【0066】

１つまたは複数の実施形態の方法は一体化された方法である。１つまたは複数の実施形態では、本方法は、真空を破壊することなしに１つまたは複数の処理チャンバ中で実行され得る。

【0067】

本開示の追加の実施形態は、図８に示されているように、論理デバイスまたはメモリデバイスの形成のための処理ツール９００および説明した方法を対象とする。

【0068】

１つまたは複数の実施形態では、処理ツール９００は、複数の側面をもつ、少なくとも１つの中央移送ステーション、たとえば、第１の移送チャンバ９２１と第２の移送チャンバ９３１とを含むクラスタツールである。少なくとも１つのロボット９２５、９３５が、少なくとも１つの中央移送ステーション、たとえば、第１の移送チャンバ９２１および第２の移送チャンバ９３１内に配置され、ロボットブレードとウエハとを複数の側面の各々まで移動するように構成される。

【0069】

１つまたは複数の実施形態では、処理ツール９００は、中央移送ステーションに接続された、プロセスステーションとも呼ばれる、複数の処理チャンバ９０２、９０４、９０６、９０８、９１０、９１２、９１４、９１６、および９１８を備えるクラスタツールである。様々な処理チャンバは、隣接するプロセスステーションから分離された別個の処理領域を提供する。処理チャンバは、限定はしないが、前洗浄（ＳｉＣｏＮｉ（商標））チャンバ、抑制剤浸漬チャンバ、選択的堆積（ＡＬＤ）チャンバ、および高密度化チャンバ（ＲＴＰ）を含む、任意の好適なチャンバであり得る。プロセスチャンバの具体的な構成および構成要素は、クラスタツールに応じて異なり得、本開示の範囲を限定するものとして取られるべきでない。

【0070】

図８に示されている実施形態では、ファクトリインターフェース９５０が処理ツール９００の前面に接続される。ファクトリインターフェース９５０はファクトリインターフェース９５０の前面にローディングチャンバ９５４とアンローディングチャンバ９５６とを含む。ローディングチャンバ９５４は左側に示され、アンローディングチャンバ９５６は右側に示されているが、これは１つの可能な構成を表すものにすぎないことを当業者は理解しよう。

【0071】

ローディングチャンバ９５４およびアンローディングチャンバ９５６のサイズおよび形状は、たとえば、処理ツール９００、たとえば、クラスタツール内で処理される基板に応じて異なり得る。示されている実施形態では、ローディングチャンバ９５４およびアンローディングチャンバ９５６は、ウエハカセットを保持するようにサイズ決定され、カセット内には複数のウエハが配置される。

【0072】

ロボット９５２がファクトリインターフェース９５０内にあり、ローディングチャンバ９５４とアンローディングチャンバ９５６との間を移動することができる。ロボット９５２は、ローディングチャンバ９５４中のカセットからファクトリインターフェース９５０を通ってロードロックチャンバ９６０までウエハを移送することが可能である。ロボット９５２はまた、ロードロックチャンバ９６２からファクトリインターフェース９５０を通ってアンローディングチャンバ９５６中のカセットまでウエハを移送することが可能である。当業者によって理解されるように、ファクトリインターフェース９５０は２つ以上のロボット９５２を有することができる。たとえば、ファクトリインターフェース９５０は、ローディングチャンバ９５４とロードロックチャンバ９６０との間でウエハを移送する第１のロボットと、ロードロックチャンバ９６２とアンローディングチャンバ９５６との間でウエハを移送する第２のロボットとを有し得る。

【0073】

１つまたは複数の実施形態では、処理ツール９００は、第１のセクション９２０と第２のセクション９３０とを有するクラスタツールである。第１のセクション９２０はロードロックチャンバ９６０、９６２を通してファクトリインターフェース９５０に接続される。第１のセクション９２０は、少なくとも１つのロボット９２５がそれの中に配置された第１の移送チャンバ９２１を含む。少なくとも１つのロボット９２５はロボットウエハ移送機構とも呼ばれる。第１の移送チャンバ９２１はロードロックチャンバ９６０、９６２と処理チャンバ９０２、９０４、９１６、９１８とバッファチャンバ９２２、９２４とに対して中央に位置する。いくつかの実施形態の少なくとも１つのロボット９２５は、一度に２つ以上のウエハを単独で移動することが可能なマルチアームロボットである。いくつかの実施形態では、第１の移送チャンバ９２１は２つ以上のロボットウエハ移送機構を備える。第１の移送チャンバ９２１中の少なくとも１つのロボット９２５は、第１の移送チャンバ９２１の周りのチャンバ間でウエハを移動するように構成される。個々のウエハは、第１のロボット機構の遠位端に位置するウエハ移送ブレード上で搬送される。

【0074】

第１のセクション９２０においてウエハを処理した後に、ウエハはパススルーチャンバを通して第２のセクション９３０に渡され得る。たとえば、チャンバ９２２、９２４は単方向または双方向パススルーチャンバであり得る。パススルーチャンバ９２２、９２４は、たとえば、第２のセクション９３０における処理の前にウエハを極低温冷却するために、または第１のセクション９２０に戻る前にウエハの冷却または後処理を可能にするために使用することができる。

【0075】

システムコントローラ９９０は、第１のロボット９２５と、第２のロボット９３５と、第１の複数の処理チャンバ９０２、９０４、９１６、９１８と、第２の複数の処理チャンバ９０６、９０８、９１０、９１２、９１４と通信している。システムコントローラ９９０は、処理チャンバとロボットとを制御することができる任意の好適な構成要素であり得る。たとえば、システムコントローラ９９０は、中央処理ユニットと、メモリと、好適な回路と、ストレージとを含むコンピュータであり得る。

【0076】

プロセスは、一般に、プロセッサによって実行されたときに、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてシステムコントローラ９９０のメモリに記憶され得る。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔にある第２のプロセッサ（図示せず）によって記憶および／または実行され得る。本開示の本方法の一部または全部はハードウェアにおいても実行され得る。したがって、プロセスは、ソフトウェアにおいて実装され、また、たとえば、特定用途向け集積回路または他のタイプのハードウェア実装形態として、またはソフトウェアとハードウェアの組合せとして、ハードウェアにおいて、コンピュータシステムを使用して実行され得る。ソフトウェアルーチンは、プロセッサによって実行されたときに、汎用コンピュータを、プロセスが実行されるようにチャンバ動作を制御する特殊目的コンピュータ（コントローラ）に変換する。

【0077】

いくつかの実施形態では、システムコントローラ９９０は、４９０℃よりも低い温度において膜スタックの領域内にシリコン含有誘電体層を選択的に堆積するために、選択的堆積チャンバを制御するための構成を有する。いくつかの実施形態では、システムコントローラ９９０は、４Å／ｍｉｎ未満のウェットエッチ速度を有するシリコン含有誘電体膜を与えるために、８００℃よりも高い温度においてシリコン含有誘電体層を熱的に処理するために、シリコン含有誘電体層をさらすプラズマ処理チャンバに動作させるための構成を有する。

【0078】

１つまたは複数の実施形態では、処理ツールは、ウエハを移動するように構成されたロボットを含む中央移送ステーションと、複数のプロセスステーションであって、各プロセスステーションが中央移送ステーションに接続され、隣接するプロセスステーションの処理領域から分離された処理領域を提供し、複数のプロセスステーションが、前洗浄チャンバと抑制剤浸漬チャンバと選択的堆積チャンバと高密度化チャンバとのうちの１つ以上を含む、複数のプロセスステーションと、中央移送ステーションと複数のプロセスステーションとに接続されたコントローラであって、コントローラが、プロセスステーション間でウエハを移動するためにロボットを動作させ、プロセスステーションの各々において行われるプロセスを制御するように構成された、コントローラとを含む。１つまたは複数の実施形態では、コントローラは、膜スタックの上面を前洗浄する動作であって、膜スタックが、第１の材料層と第２の材料層との交互層を含み、膜スタックを通って延びるメモリホール及びスリットパターン開口のうちの１つ以上を有する、前洗浄する動作と、膜スタックの上面を成長抑制剤にさらす動作と、膜スタックの領域内にシリコン含有誘電体層を選択的に堆積する動作と、シリコン含有誘電体層を高密度化する動作とを処理ツールに実行させる。１つまたは複数の実施形態では、処理ツールは各処理動作中に真空下に維持される。

【0079】

本明細書で説明した材料および方法について説明するコンテキストにおいて（特に、以下の特許請求の範囲のコンテキストにおいて）、「ａ」および「ａｎ」および「ｔｈｅ」という用語ならびに同様の指示対象の使用は、本明細書で別段に規定されていない限り、またはコンテキストによって明らかに否定されない限り、単数と複数の両方をカバーすると解釈されるべきである。本明細書における値の範囲の具陳は、本明細書で別段に規定されていない限り、範囲内に入る各別個の値を個々に言及する簡単な方法として働くものにすぎず、各別個の値は、それが本明細書で個別に具陳されたかのように本明細書中に組み込まれる。本明細書で説明するすべての方法は、本明細書で別段に規定されていない限り、またはコンテキストによって別段に明らかに否定されない限り、任意の好適な順序で実行することができる。本明細書で与えられる、ありとあらゆる例、または例示的な文言（たとえば、「など」）の使用は、材料および方法をより良く明らかにするものにすぎず、別段にクレームされない限り、範囲に制限を課さない。本明細書中のいかなる文言も、クレームされていない要素が開示されている材料および方法の実践に不可欠であることを示すものと解釈されるべきでない。

【0080】

本明細書全体にわたる「一実施形態」、「ある実施形態」、「１つまたは複数の実施形態」または「一実施形態」への言及は、その実施形態に関して説明された特定の特徴、構造、材料、または特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、この明細書全体にわたる様々な場所における「１つまたは複数の実施形態では」、「ある実施形態では」、「一（ｏｎｅ）実施形態では」または「一（ａｎ）実施形態では」などのフレーズの出現は、必ずしも本開示の同じ実施形態を指しているとは限らない。さらに、特定の特徴、構造、材料、または特性は１つまたは複数の実施形態において任意の好適な様式で組み合わせられ得る。

【0081】

本明細書の開示について特定の実施形態に関して説明したが、これらの実施形態は、本開示の原理および適用例を例示するものにすぎないことを理解されたい。本開示の方法および装置への様々な改変および変形を、本開示の趣旨および範囲から逸脱することなく行うことができることが当業者に明らかになろう。したがって、本開示は、添付の特許請求の範囲およびそれらの等価物の範囲内である改変および変形を含むものである。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】