特表 2024-530712 分子層堆積法による選択的パターニング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-23

(54)【発明の名称】分子層堆積法による選択的パターニング

(51)【国際特許分類】

   H01L 21/312 20060101AFI20240816BHJP

   H01L 21/314 20060101ALI20240816BHJP

   H01L 21/31 20060101ALI20240816BHJP

【ＦＩ】

H01L21/312 A

H01L21/314 Z

H01L21/31 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024510375

(86)(22)【出願日】2022-08-11

(85)【翻訳文提出日】2024-04-16

(86)【国際出願番号】 US2022040110

(87)【国際公開番号】W WO2023022924

(87)【国際公開日】2023-02-23

(31)【優先権主張番号】17/407,504

(32)【優先日】2021-08-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ブイヤン， バスカー ジョティ

(72)【発明者】

【氏名】シェン， ツェシン

(72)【発明者】

【氏名】ロイ， サスミット シンハー

(72)【発明者】

【氏名】マリック， アブヒジット バス

【テーマコード（参考）】

5F045

5F058

【Ｆターム（参考）】

5F045AA08

5F045AB31

5F045AB39

5F045AC07

5F045AD05

5F045AF20

5F045DC69

5F045DP03

5F045EE19

5F045EF05

5F045EH14

5F045EH20

5F045EM05

5F045GB08

5F045HA13

5F058BF07

5F058BF37

5F058BF39

5F058BH12

5F058BJ04

(57)【要約】

半導体処理の例示的な方法が、半導体処理チャンバの処理領域内に配置された基板上に炭素含有材料の層を形成することを含み得る。基板は、第１の誘電材料の露出された領域及び金属含有材料の露出された領域を含み得る。炭素含有材料の層は、金属含有材料の露出された領域の上に選択的に形成され得る。炭素含有材料の層を形成することは、金属含有材料と選択的に結合する第１の分子種を提供することの１以上のサイクルを含み得る。炭素含有材料の層を形成することは、第１の分子種と選択的に結合する第２の分子種を提供することを含み得る。該方法は、第１の誘電材料の露出された領域上に第２の誘電材料を選択的に堆積させることを含み得る。
【選択図】図２

【特許請求の範囲】

【請求項1】

半導体処理チャンバの処理領域内に配置された基板上に炭素含有材料の層を形成することであって、前記基板は第１の誘電材料の露出された領域及び金属含有材料の露出された領域を含み、前記炭素含有材料の層は前記金属含有材料の前記露出された領域の上に選択的に形成され、前記炭素含有材料の層を形成することは、
前記金属含有材料と選択的に結合する第１の分子種を提供すること、及び
前記第１の分子種と選択的に結合する第２の分子種を提供すること、の１以上のサイクルを含む、炭素含有材料の層を形成すること、並びに
前記第１の誘電材料の前記露出された領域上に第２の誘電材料を選択的に堆積させることを含む、半導体処理方法。

【請求項2】

前記炭素含有材料の層は、約５nm以上の厚さに形成される、請求項１に記載の半導体処理方法。

【請求項3】

前記炭素含有材料の層を形成することは、約１００℃以上の基板温度で実行される、請求項１に記載の半導体処理方法。

【請求項4】

前記第１の誘電材料を露出させるために、前記炭素含有材料の層のエッチングを実行することを更に含む、請求項１に記載の半導体処理方法。

【請求項5】

前記炭素含有材料を酸化すること又は前記炭素含有材料をアニールすることによって、前記炭素含有材料の層を除去することを更に含む、請求項１に記載の半導体処理方法。

【請求項6】

前記金属含有材料は、第１の金属含有材料を含み、前記半導体処理方法は、
前記第１の金属含有材料上に第２の金属含有材料を形成することを更に含む、請求項５に記載の半導体処理方法。

【請求項7】

前記第１の分子種は、アミン、ジアミン、ジオール、又はジチオールを含む、頭部基によって特徴付けられる、請求項１に記載の半導体処理方法。

【請求項8】

前記第２の分子種は、酸素を含む頭部基によって特徴付けられる、請求項７に記載の半導体処理方法。

【請求項9】

前記第２の誘電材料を選択的に堆積させることは、プラズマ強化堆積を含む、請求項１に記載の半導体処理方法。

【請求項10】

前記炭素含有材料の層を形成することは、少なくとも１０サイクルを含む、請求項１に記載の半導体処理方法。

【請求項11】

半導体処理チャンバの処理領域内に配置された基板上に炭素含有材料の層を形成することであって、前記基板は誘電材料の露出された領域及び金属含有材料の露出された領域を含み、前記炭素含有材料の層は、前記誘電材料上に形成される厚さの少なくとも２倍の厚さに、前記金属含有材料の前記露出された領域の上に選択的に形成される、炭素含有材料の層を形成すること、並びに
前記誘電材料の前記露出された領域上に第２の誘電材料を選択的に堆積させることを含む、半導体処理方法。

【請求項12】

前記炭素含有材料の層を形成することは、
前記金属含有材料と選択的に結合する第１の分子種を提供すること、及び
前記第１の分子種と選択的に結合する第２の分子種を提供すること、の１以上のサイクルを含む、請求項１１に記載の半導体処理方法。

【請求項13】

前記炭素含有材料を酸化すること又は前記炭素含有材料をアニールすることによって、前記炭素含有材料の層を除去することを更に含む、請求項１１に記載の半導体処理方法。

【請求項14】

前記炭素含有材料の層は、約５nm以上の厚さに形成される、請求項１１に記載の半導体処理方法。

【請求項15】

前記金属含有材料は、第１の金属含有材料を含み、前記半導体処理方法は、
前記第１の金属含有材料上に第２の金属含有材料を形成することを更に含む、請求項１１に記載の半導体処理方法。

【請求項16】

前記炭素含有材料の層を形成することは、約１００℃以上の基板温度で実行される、請求項１１に記載の半導体処理方法。

【請求項17】

前記誘電材料を露出させるために、前記炭素含有材料の層のエッチングを実行することを更に含む、請求項１１に記載の半導体処理方法。

【請求項18】

半導体処理チャンバの処理領域内に配置された基板上に約１００℃以上の基板温度で炭素含有材料の層を形成することであって、前記基板は第１の誘電材料の露出された領域及び金属含有材料の露出された領域を含み、前記炭素含有材料の層は前記金属含有材料の前記露出された領域の上に選択的に形成され、前記炭素含有材料の層を形成することは、
前記金属含有材料と選択的に結合する第１の分子種を提供することであって、前記第１の分子種はアミン頭部基を含む、第１の分子種を提供すること、及び
前記第１の分子種と選択的に結合する第２の分子種を提供することであって、前記第２の分子種は酸素を含む、第２の分子種を提供すること、の１以上のサイクルを含む、炭素含有材料の層を形成すること、並びに
前記第１の誘電材料の前記露出された領域上に第２の誘電材料を選択的に堆積させることを含む、半導体処理方法。

【請求項19】

前記第１の誘電材料を露出させるために、前記炭素含有材料の層のエッチングを実行することを更に含む、請求項１８に記載の半導体処理方法。

【請求項20】

前記炭素含有材料を酸化すること又は前記炭素含有材料をアニールすることによって、前記炭素含有材料の層を除去することを更に含む、請求項１８に記載の半導体処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001] 本出願は、2021年8月20日に出願された「SELECTIVE PATTERNING WITH MOLECULAR LAYER DEPOSITION」という題目の米国非仮特許出願第17/407,504号の利益及び優先権を主張し、当該非仮特許出願は、その全体があらゆる目的のために参照によって本明細書に援用される。

【0002】

[0002] 本技術は、半導体処理のためのシステム及び方法に関する。特に、本技術は、半導体構造上に分子層を選択的に形成するためのシステム及び方法に関する。

【背景技術】

【0003】

[0003] 集積回路は、基板表面上に複雑にパターニングされた材料層を生成するプロセスによって可能となる。基板上にパターニングされた材料を生成することは、材料を形成し除去するための制御された方法を必要とする。デバイスの小型化が進み、デバイスの複雑さが継続的に増すにつれて、構造の製造はますます複雑になっている。構造を開発するには、複雑なパターニング及び材料集積化を行うために、更に多くの工程が必要になるかもしれない。更に、処理中にパターニングされる材料層の数が増えるにつれて、他の露出した材料に対する改善された除去選択性を有し得る材料を生成することが、材料特性を維持することと共に、より大きな課題となっている。

【0004】

[0004] したがって、高品質デバイス及び構造の製造に使用することができる、改善されたシステム及び方法が必要とされている。これらの必要性及びその他の必要性は、本技術によって対処される。

【発明の概要】

【0005】

[0005] 半導体処理の例示的な方法は、半導体処理チャンバの処理領域内に配置された基板上に炭素含有材料の層を形成することを含み得る。基板は、第１の誘電材料の露出された領域及び金属含有材料の露出された領域を含み得る。炭素含有材料の層は、金属含有材料の露出された領域の上に選択的に形成され得る。炭素含有材料の層を形成することは、金属含有材料と選択的に結合する第１の分子種を提供することの１以上のサイクルを含み得る。炭素含有材料の層を形成することは、第１の分子種と選択的に結合する第２の分子種を提供することを含み得る。該方法は、第１の誘電材料の露出された領域上に第２の誘電材料を選択的に堆積させることを含み得る。

【0006】

[0006] 幾つかの実施形態では、炭素含有材料の層が、約５nm以上の厚さに形成され得る。炭素含有材料の層を形成することは、約１００℃以上の基板温度で実行され得る。該方法は、第１の誘電材料を露出させるために、炭素含有材料の層のエッチングを実行することを含み得る。該方法は、炭素含有材料を酸化させること又は炭素含有材料をアニールすることによって、炭素含有材料の層を除去することを含み得る。金属含有材料は、第１の金属含有材料を含み得る。該方法は、第１の金属含有材料上に第２の金属含有材料を形成することを含み得る。第１の分子種は、アミン、ジアミン、ジオール、又はジチオールを含む、頭部基によって特徴付けられ得る。第２の分子種は、酸素を含む頭部基によって特徴付けられ得る。第２の誘電材料を選択的に堆積させることは、プラズマ強化堆積を含み得る。炭素含有材料の層を形成することは、少なくとも１０サイクルを含み得る。

【0007】

[0007] 本技術の幾つかの実施形態は、半導体処理方法を包含し得る。該方法は、半導体処理チャンバの処理領域内に配置された基板上に炭素含有材料の層を形成することを含み得る。基板は、誘電材料の露出された領域及び金属含有材料の露出された領域を含み得る。炭素含有材料の層は、誘電材料上に形成される厚さの少なくとも２倍の厚さに、金属含有材料の露出された領域の上に選択的に形成され得る。該方法は、誘電材料の露出された領域上に第２の誘電材料を選択的に堆積させることを含み得る。

【0008】

[0008] 幾つかの実施形態では、炭素含有材料の層を形成することが、金属含有材料と選択的に結合する第１の分子種を提供すること、及び第１の分子種と選択的に結合する第２の分子種を提供すること、の１以上のサイクルを含み得る。該方法は、炭素含有材料を酸化させること又は炭素含有材料をアニールすることによって、炭素含有材料の層を除去することを含み得る。炭素含有材料の層は、約５nm以上の厚さに形成され得る。金属含有材料は、第１の金属含有材料を含み得る。該方法は、第１の金属含有材料上に第２の金属含有材料を形成することを含み得る。炭素含有材料の層を形成することは、約１００℃以上の基板温度で実行され得る。該方法は、誘電材料を露出させるために、炭素含有材料の層のエッチングを実行することを含み得る。

【0009】

[0009] 本技術の幾つかの実施形態は、半導体処理方法を包含し得る。該方法は、約１００℃以上の基板温度で、半導体処理チャンバの処理領域内に配置された基板上に炭素含有材料の層を形成することを含み得る。基板は、第１の誘電材料の露出された領域及び金属含有材料の露出された領域を含み得る。炭素含有材料の層は、金属含有材料の露出された領域の上に選択的に形成され得る。炭素含有材料の層を形成することは、金属含有材料と選択的に結合する第１の分子種を提供することの１以上のサイクルを含み得る。第１の分子種は、アミン頭部基を含み得る。炭素含有材料の層を形成することは、第１の分子種と選択的に結合する第２の分子種を提供することの１以上のサイクルを含み得る。第２の分子種は酸素を含み得る。該方法は、第１の誘電材料の露出された領域上に第２の誘電材料を選択的に堆積させることを含み得る。

【0010】

[0010] 幾つかの実施形態において、該方法は、第１の誘電材料を露出させるために、炭素含有材料の層のエッチングを実行することを含み得る。該方法は、炭素含有材料を酸化させること又は炭素含有材料をアニールすることによって、炭素含有材料の層を除去することを含み得る。

【0011】

[0011] このような技術は、従来のシステム及び技法を超えた多数の利点を提供してよい。例えば、本技術の複数の実施形態は、特定の露出された材料上に選択的に堆積されたブロッキング材料を生成し得る。これにより、他の露出された材料上への後続の選択な堆積を可能にし得る。更に、本技術は、厚みを増しても基板からより容易に除去できる犠牲ブロッキング材料を生成し得る。これらの実施形態及びその他の実施形態は、その多くの利点や特徴と共に、後述の記載及び添付の図面により詳細に説明されている。

【0012】

[0012] 開示された技術の性質及び利点は、本明細書の残りの部分と図面を参照することによって更に理解を深めることができる。

【図面の簡単な説明】

【0013】

【図1】[0013] 本技術の幾つかの実施形態による、例示的なプラズマシステムの概略断面図を示す。

【図2】[0014] 本技術の幾つかの実施形態による、半導体処理方法における工程を示す。

【図3A】[0015] 図３Ａ～図３Ｅは、本技術の幾つかの実施形態に従って生成された、材料層が含まれる例示的な概略断面構造を示す。

【図3B】図３Ａ～図３Ｅは、本技術の幾つかの実施形態に従って生成された、材料層が含まれる例示的な概略断面構造を示す。

【図3C】図３Ａ～図３Ｅは、本技術の幾つかの実施形態に従って生成された、材料層が含まれる例示的な概略断面構造を示す。

【図3D】図３Ａ～図３Ｅは、本技術の幾つかの実施形態に従って生成された、材料層が含まれる例示的な概略断面構造を示す。

【図3E】図３Ａ～図３Ｅは、本技術の幾つかの実施形態に従って生成された、材料層が含まれる例示的な概略断面構造を示す。

【発明を実施するための形態】

【0014】

[0016] 図面のうちの幾つかは、概略図として含まれている。図面は例示を目的としており、縮尺通りであると明記されていない限り、縮尺通りであるとみなしてはならないと理解するべきである。更に、概略図として、図面は、理解を助けるために提供されており、現実的な描写に比べて全ての態様又は情報を含まない場合があり、例示を目的として強調された素材を含むことがある。

【0015】

[0017] 添付の図面では、類似の構成要素及び／又は特徴が、同じ参照符号を有し得る。更に、同じ種類の様々な構成要素は、類似の構成要素間を区別する文字により、参照符号に従って区別することができる。本明細書において第１の参照符号のみが使用される場合、その記載は、文字に関わりなく、同じ第１の参照符号を有する類似の構成要素のうちの何れにも適用可能である。

【0016】

[0018] デバイスのサイズが縮小し続けるにつれて、多くの材料層は、デバイスをスケーリングするために厚さやサイズが低減され得る。基板の一部の領域上に材料を形成し、他の領域上に異なる材料を形成することは、ますます複雑になってきている。更に、処理される表面上の材料の数が増加するにつれて、後続の除去又は処理中での選択性を高めるために、より新しい材料が利用されてよい。非限定的な一実施例として、犠牲膜を選択的に堆積させることにより、基板の他の領域上で堆積を進めながら、特定の材料をブロックすることができる。これにより、パターニング工程を削減したプロセスフローが可能になり、堆積された膜内の損傷又は孔食を未だ引き起こす可能性がある選択的除去プロセスから、露出された材料を保護することができる。

【0017】

[0019] 従来の技術は、後続の堆積工程に十分な保護を提供する選択的に堆積された犠牲層を生成するのに苦労してきた。例えば、幾つかの従来技術は、自己組織化単分子膜を利用して、基板上の特定の材料に局所的なブロッキングを提供することを検討した。しかし、自己組織化単分子膜には幾つかの限界がある。例えば、層は数ナノメートル以下までしか成長しないことが多く、ブロックされていない領域に厚い膜を堆積させる能力が制限される可能性がある。更に、自己組織化単分子膜は、多くの理由で選択性を失う。この層は、不完全な被覆率を有することや、後続の原子層堆積前駆体との反応性が不完全である場合があり、これにより、ボイドや欠陥が生じて、ブロックされた領域での後続の成長を可能にすることがある。また、自己組織化単分子膜はまた、高温になると分解してしまうという熱的不安定性のため適用性に限界がある。最後に、自己組織化単分子膜はプラズマ放出物に接触すると分解してしまうため、後続の原子層堆積や熱堆積プロセスによる堆積に技術を限定する。したがって、多くの従来技術では、選択的堆積を促進するためのブロッキング材料を組み込む能力に限界があった。

【0018】

[0020] 本技術は、ブロッキング層を生成するために、基板上に露出された材料に対して選択的な分子層堆積を実行することによって、これらの課題を克服する。従来技術とは異なり、現在開示されている材料及び技術は、厚みを増したブロッキング材料の形成を容易にし、他の堆積材料にほとんど影響を与えることなく容易に除去することもできる。更に、本材料は、金属を選択的にブロックすることが可能であり、ブロッキング機能を維持しながら、幾つかの堆積工程を実行することを可能にする。

【0019】

[0021] 残りの開示では、開示された技術を利用する特定の堆積プロセスを通常通りに特定し、１つのタイプの半導体処理チャンバを説明するが、説明されるプロセスは、任意の数の半導体処理チャンバで実行され得ることが容易に理解されるであろう。更に、本技術は、以下で説明する例示的なプロセス以外にも、任意の数の半導体プロセスに適用可能であってよい。例えば、本技術は、ラインのバックエンド（back end of line）での選択的な堆積、自己整合ビア形成、及び、ブロッキング材料を使用して一部の露出された表面への堆積を促進し、他の表面への堆積を促進しない任意の数の更なるプロセスなどを含む、プロセスを促進することができる。したがって、本技術は、これらの特定の堆積プロセス又はチャンバ単独での使用に限定されるものと見なされるべきではない。本開示は、本技術による半導体処理の方法が説明される前に、本技術の複数の実施形態に従ってプロセスを実行するために使用され得る１つの可能なチャンバを説明することになる。

【0020】

[0022] 図１は、本技術の幾つかの実施形態による、例示的な処理チャンバ１００の断面図を示す。本図は、本技術の１以上の態様を組み込み、及び／又は、本技術の複数の実施形態による１以上の工程を実行するように特に構成され得る、システムの態様を示し得る。チャンバ１００又は実行される方法の更なる詳細が、以下で更に説明され得る。チャンバ１００を利用して、本技術の幾つかの実施形態に従って膜層を形成することができるが、該方法は、膜形成が行われ得る任意のチャンバ内で同様に実行されてよいことを理解されたい。処理チャンバ１００は、チャンバ本体１０２、チャンバ本体１０２の内部に配置された基板支持体１０４、及び、チャンバ本体１０２に結合され、基板支持体１０４を処理空間１２０内に囲い込むリッドアセンブリ１０６を含み得る。基板１０３は、開口部１２６を通して処理空間１２０に提供されてよく、この開口部は、スリットバルブ又はドアを用いて処理のために従来通りに封止されてよい。基板１０３は、処理中に基板支持体の表面１０５上に載置されてよい。基板支持体１０４は、矢印１４５で示されているように、基板支持体１０４のシャフト１４４が配置され得る軸１４７に沿って回転可能であり得る。代替的に、基板支持体１０４は、堆積プロセス中に必要に応じて持ち上げて回転させることができる。

【0021】

[0023] プラズマプロファイル変調器１１１が、基板支持体１０４上に配置された基板１０３にわたるプラズマの分布を制御するために、処理チャンバ１００内に配置され得る。プラズマプロファイル変調器１１１は、第１の電極１０８を含み得る。第１の電極１０８は、チャンバ本体１０２に隣接して配置されてよく、チャンバ本体１０２をリッドアセンブリ１０６の他の構成要素から分離し得る。第１の電極１０８は、リッドアセンブリ１０６の一部であってよく、又は別個の側壁電極であってもよい。第１の電極１０８は、環状又はリング状の部材であってよく、リング電極であってよい。第１の電極１０８は、処理空間１２０を囲む処理チャンバ１００の外周の連続的なループであってよく、所望の場合、選択された位置において不連続であってもよい。第１の電極１０８はまた、例えば穿孔リング又はメッシュ電極などの穿孔電極であってもよく、又は例えば二次ガス分配器などの平板電極であってもよい。

【0022】

[0024] 例えば酸化アルミニウム及び／又は窒化アルミニウムといったセラミック又は金属酸化物などの誘電材料であってよい１以上の絶縁体１１０ａ、１１０ｂが、第１の電極１０８に接触してよく、第１の電極１０８をガス分配器１１２から及びチャンバ本体１０２から電気的且つ熱的に分離してよい。ガス分配器１１２は、プロセス前駆体を処理空間１２０の中に分配するための開孔１１８を画定してよい。ガス分配器１１２は、処理チャンバに結合されてよいRF生成器、RF電源、DC電源、パルス状DC電源、パルス状RF電源、又は任意の他の電源などの、第１の電力源１４２に結合され得る。幾つかの実施形態では、第１の電力源１４２がRF電源であってよい。

【0023】

[0025] ガス分配器１１２は、導電性ガス分配器又は非導電性ガス分配器であってよい。ガス分配器１１２はまた、導電性及び非導電性の構成要素で形成されてもよい。例えば、ガス分配器１１２の本体が導電性であってよい一方で、ガス分配器１１２の面板は非導電性であってよい。ガス分配器１１２は、図１で示されているような第１の電力源１４２などによって電力供給されてよく、又は、幾つかの実施形態では、ガス分配器１１２は、接地されてもよい。

【0024】

[0026] 第１の電極１０８は、処理チャンバ１００の接地経路を制御してよい第１の同調回路１２８に結合され得る。第１の同調回路１２８は、第１の電子センサ１３０、及び第１の電子コントローラ１３４を含んでよい。第１の電子コントローラ１３４は、可変キャパシタ又は他の回路素子であってよく、又はそれを含んでよい。第１の同調回路１２８は、１以上のインダクタ１３２であってよく、又はそれを含んでよい。第１の同調回路１２８は、処理中に処理空間１２０内に存在するプラズマ条件下で可変又は制御可能なインピーダンスを可能にする任意の回路であってよい。図示されているような幾つかの実施形態では、第１の同調回路１２８が、接地と第１の電子センサ１３０との間で平行に結合された第１の回路脚及び第２の回路脚を含んでよい。第１の回路脚は、第１のインダクタ１３２Ａを含んでよい。第２の回路脚は、第１の電子コントローラ１３４と直列に結合された第２のインダクタ１３２Ｂを含んでよい。第２のインダクタ１３２Ｂは、第１の電子コントローラ１３４と、第１及び第２の回路脚の両方を第１の電子センサ１３０に結合するノードとの間に配置されてよい。第１の電子センサ１３０は、電圧又は電流センサであってよく、第１の電子コントローラ１３４に結合されてよい。第１の電子コントローラ１３４は、処理空間１２０の内側のプラズマ状態のある程度の閉ループ制御を許容し得る。

【0025】

[0027] 第２の電極１２２が、基板支持体１０４に結合されてよい。第２の電極１２２は、基板支持体１０４内に埋め込まれてよく、又は基板支持体１０４の表面に結合されてよい。第２の電極１２２は、板、穿孔板、メッシュ、ワイヤスクリーン、又は導電性要素の任意の他の分散設備（distributed arrangement）であってよい。第２の電極１２２は、同調電極であってよく、例えば、基板支持体１０４のシャフト１４４内に配置された、５０オームなどの選択された抵抗を有するケーブルなどの導管１４６によって、第２の同調回路１３６に結合され得る。第２の同調回路１３６は、第２の電子センサ１３８及び第２の電子コントローラ１４０を有してよい。第２の電子コントローラ１４０は、第２の可変キャパシタであってよい。第２の電子センサ１３８は、電圧又は電流センサであってよく、処理空間１２０内のプラズマ状態を更に制御するために、第２の電子コントローラ１４０に結合されてよい。

【0026】

[0028] バイアス電極及び／又は静電チャック電極であってよい第３の電極１２４が、基板支持体１０４に結合され得る。第３の電極は、フィルタ１４８を通して第２の電力源１５０に結合されてよい。フィルタ１４８は、インピーダンス整合回路であってよい。第２の電力源１５０は、DC電源、パルス状DC電源、RFバイアス電源、パルス状RF源若しくはバイアス電源、又はこれらの組み合わせ若しくは他の電源であってよい。幾つかの実施形態では、第２の電力源１５０が、RFバイアス電源であってよい。基板支持体１０４はまた、基板を約２５℃と約８００℃との間又はそれにより上であってよい処理温度まで加熱するように構成された１以上の加熱要素も含んでよい。

【0027】

[0029] 図１のリッドアセンブリ１０６及び基板支持体１０４は、プラズマ又は熱処理用の任意の処理チャンバと共に使用されてよい。工程中、処理チャンバ１００が、処理空間１２０内のプラズマ条件のリアルタイム制御を許容し得る。基板１０３は、基板支持体１０４上に配置されてよく、プロセスガスが、任意の所望のフロープラン（flow plan）に従って入口１１４を使用してリッドアセンブリ１０６を通して流されてよい。ガスは、出口１５２を通って処理チャンバ１００を出ることができる。電源が、処理空間１２０内にプラズマを確立するために、ガス分配器１１２に結合されてよい。幾つかの実施形態では、基板が、第３の電極１２４を使用して電気バイアスをかけられてよい。

【0028】

[0030] 処理空間１２０内のプラズマを励起すると、プラズマと第１の電極１０８との間に電位差が確立され得る。また、プラズマと第２の電極１２２との間に電位差が確立され得る。次いで、電子コントローラ１３４、１４０が、２つの同調回路１２８、１３６によって表される接地経路の流れ特性を調整するために使用されてよい。堆積速度の独立した制御と、中心から縁部までのプラズマ密度の均一性の独立した制御とを行うために、第１の同調回路１２８と第２の同調回路１３６とに設定点がもたらされ得る。電子コントローラが両方とも可変キャパシタであり得る複数の実施形態では、電子センサが、独立して、堆積速度を最大化し、厚さの不均一性を最小化するように可変キャパシタを調整し得る。

【0029】

[0031] 同調回路１２８、１３６の各々は、それぞれの電子コントローラ１３４、１４０を使用して調整されてよい可変インピーダンスを有し得る。電子コントローラ１３４、１４０が可変キャパシタである場合、可変キャパシタの各々の容量範囲、並びに第１のインダクタ１３２Ａ及び第２のインダクタ１３２Ｂのインダクタンスは、インピーダンスの範囲を提供するように選択され得る。この範囲は、プラズマの周波数特性や電圧特性に依存し、各可変キャパシタの容量範囲に最小値が存在し得る。それゆえ、第１の電子コントローラ１３４の容量が最小又は最大であるときに、第１の同調回路１２８のインピーダンスは高くなり、基板支持体の上の空中又は横方向の被覆率（coverage）が最小であるプラズマ形状がもたらされ得る。第１の電子コントローラ１３４の容量が第１の同調回路１２８のインピーダンスを最小化する値に近づくと、プラズマの空中被覆率は最大まで成長し、基板支持体１０４の全作業領域を効果的に覆うことになり得る。第１の電子コントローラ１３４の容量が最小インピーダンス設定から外れると、プラズマ形状がチャンバ壁から収縮し、基板支持体の空中被覆率が低下することがある。第２の電子コントローラ１４０は、同様の効果を有し、第２の電子コントローラ１４０の容量が変更可能なので、基板支持体上のプラズマの空中被覆率を増減させることができる。

【0030】

[0032] 電子センサ１３０、１３８は、閉ループでそれぞれの回路１２８、１３６を調整するために使用され得る。使用されるセンサの種類に応じて、電流又は電圧の設定点が各センサに設けられ、各それぞれの電子コントローラ１３４、１４０への調整を決定する制御ソフトウェアであって、設定点からの偏差を最小化する制御ソフトウェアがセンサに提供され得る。その結果、処理中に、プラズマ形状が選択され、動的に制御され得る。前述の説明は、可変キャパシタであり得る電子コントローラ１３４、１４０に基づいているが、調整可能なインピーダンスを有する同調回路１２８、１３６を提供するために、調整可能な特性を有する任意の電子部品が使用され得ることが理解されよう。

【0031】

[0033] プラズマ処理チャンバは、膜処理の１以上の態様に使用され得るが、幾つかの実施形態では、分子層堆積膜を形成することが、工程の一部又は全部にプラズマ強化プロセスを利用しないことがある。しかし、プロセスは、後続の堆積用にプラズマが生成可能であり得るチャンバ内で部分的又は完全に実行されてよい。本技術は、幾つかの実施形態では、少なくともプラズマを生成することなしに選択的ブロッキング層を形成することができる。図２は、本技術の幾つか実施形態による処理方法２００における例示的な工程を示す。該方法は、上述された処理チャンバ１００、ならびに工程が実行され得る任意の他のチャンバを含む、様々な処理チャンバ内で実行されてよい。方法２００は、方法の開始前に、フロントエンド処理、堆積、エッチング、研磨、洗浄、又は説明された工程の前に実行され得る任意の他の工程を含む１以上の工程を含み得る。該方法は、本技術の幾つかの実施形態による方法の幾つかの実施形態に特に関連付けられてよい、又は関連付けられなくてもよい、幾つかの任意選択的な工程を含んでよい。例えば、工程の多くは、実行されるプロセスのより広い範囲を提供するために説明されるが、本技術にとって絶対的なものではなく、又は以下で更に説明されるように代替的な方法によって実行されてよい。方法２００は、図３Ａ～図３Ｅで概略的に示される工程を説明し、それらの図は、方法２００の工程に関連して説明されることになる。図は、部分概略図のみを示すものであり、基板は、図で示されているような様々な特性及び態様を有する任意の数の更なる材料及びフィーチャを含んでよいことが理解されるべきである。更に、図は、本技術の複数の実施形態による分子層堆積法が採用され得る１つのみの例示的なプロセスを示しており、説明は、本技術をこのプロセスのみに限定することを意図するものではないことが理解されよう。

【0032】

[0034] 方法２００は、半導体構造を特定の製造工程に発展させるための任意選択的な工程を含んでも又は含まなくてもよい。図３Ａで示されているように、方法２００は、任意の数の半導体構造又は基板３０５に対して実行されてよい。それらは、選択的な堆積材料が形成され得る例示的な構造を含む。図３Ａで示されているように、基板３０５は、複数の材料が基板の表面に沿って露出され得る位置まで処理されてよい。基板３０５は、シリコン、シリコン含有材料、ゲルマニウム、他の基板材料、ならびに半導体処理中に基板の上に重なって形成され得る１以上の材料、で作製されたベースウエハ又は基板などの、任意の数の材料であってよい。

【0033】

[0035] 例えば、幾つかの実施形態では、基板が、半導体処理用の１以上の材料又は構造を含むように処理されてよい。基板３０５は、任意の数の材料の酸化物又は窒化物などの誘電材料であってよく又はそれらを含んでよく、形成されるフィーチャ又は凹部は、１以上の下層材料へのアクセスを提供してよい。ある量の金属含有材料３１０が含まれ、基板上に露出されるビア、トレンチ、又は他のフィーチャが形成されてよい。例えば、基板３０５は、金属含有材料３１０が露出され得る層間誘電材料であってよい。金属含有材料３１０は、コバルト、タングステン、銅、ルテニウム、モリブデン、又は遷移金属を含む任意の数の他の金属の金属プラグであってよく、これは、原始的な金属材料だけでなく、自然酸化物又は他の酸化物を有する金属材料も含み得、任意の構造で形成され得る。平坦化又はその他のプロセスにより、誘電材料と金属含有材料との両方が基板の表面に沿って露出してよい図示されているような構造が提供され得る。図には幾つかのフィーチャしか示されていないが、例示的な構造は、本技術の幾つかの実施形態に従って構造に沿って画定された任意の数のフィーチャを有してよいことが理解されよう。

【0034】

[0036] 方法２００は、分子層堆積を実行することによって、露出された金属含有材料上に炭素含有材料を選択的に形成することを含んでよい。上述されたように、炭素鎖に限界があり得る自己組織化単分子膜とは異なり、本技術では数ナノメートル以上のブロッキングを実現できる可能性があり、これにより、後続の処理ではより厚い堆積が促進され得る。例えば、スケーリングされたブロッキングがないと、堆積がブロッキング層を乗り越え、構造全体をブランケット状に覆ってしまい、ブロッキング材料が閉じ込められる可能性がある。更に、自己組織化単分子膜はプラズマ処理によって完全に分解される可能性があるが、本技術の幾つかの実施形態によるブロッキング層はプラズマ曝露に対して耐性があり得、これによりプラズマ強化堆積が実行されることを可能にし得る。

【0035】

[0037] ブロッキング層を形成することは、分子層堆積の連続的なプロセスを含んでよい。例えば、工程２０５において、第１の分子種が基板に提供されてよい。第１の分子種は、金属３１０などの露出された金属含有材料と選択的に結合してよい。金属３１０は、上述された材料のいずれかであってよい。この材料は、任意の数の他の誘電材料の中でとりわけ、酸化ケイ素又は窒化ケイ素などの露出された誘電材料と実質的に結合しないか、又は低減された結合を有し得る。第１の分子種に十分に曝露された後で、パージ工程が実行されてよい。工程２１０において、第２の分子種が提供されてよく、第１の分子種と選択的に結合してよい。

【0036】

[0038] 図３Ｂで示されているように、第１の分子種は、金属含有材料３１０の露出された表面と吸着するか又は他の方法で結合する頭部基によって特徴付けられてよく、これにより、金属含有材料の上に重なる第１の分子層３１２を生成することができる。第２の分子種は、第１の分子種と特に結合してよく、第２の分子層３１４が第１の分子層３１２の上に重なって形成されることを可能にする。次いで、プロセスは、任意の数のサイクルを繰り返して、十分な厚さのブロッキング層を生成してよい。例えば、第２の分子種がパージされた後で、第１の分子種が再び提供されてよく、第１の分子種は、第２の分子種と結合してよく、別の第１の分子層３１６を形成してよい。次いで、処理領域がパージされてよく、第２の分子種が提供されて、別の第２の分子層３１８が形成されてよい。このような４つの層が説明されているが、任意の数のサイクルが実行されてよく、それは、幾つかの実施形態では、数十の層を含んでよい。

【0037】

[0039] 所望の厚さに応じて、サイクルは約２回以上繰り返されてよく、約５回以上、約１０回以上、約２５回以上、約５０回以上、約１００回以上、又はそれより多く繰り返されてよい。これにより、金属含有材料３１０の上に選択的に炭素含有層が形成され得る。数十オングストローム以下までしか生成できない可能性のある自己組織化単分子膜とは異なり、本技術の幾つかの実施形態の炭素含有材料は、約１nm以上の厚さに形成されてよく、５nm以上、１０nm以上、１５nm以上、２０nm以上、５０nm以上、７５nm以上、１００nm以上、又はそれより上の厚さに形成されてよい。

【0038】

[0040] 幾つかの実施形態では、形成が完全に選択的であってよい。それによって、炭素含有材料は、金属含有材料の上にのみ形成され、誘電材料の露出された部分上にはほとんど又は全く形成されない可能性がある。幾つかの実施形態では、ある量のカバレッジが誘電材料の上に生じるかもしれないが、その量は、金属含有材料の上に重なって形成される厚さに対して低減されてよい。例えば、幾つかの実施形態では、誘電材料上に形成される量は、金属含有材料の上に形成される厚さの約９０％以下の厚さによって特徴付けられてよく、誘電材料上に形成される量は、金属含有材料の上に形成される厚さの約８０％以下、金属含有材料の上に形成される厚さの約７０％以下、金属含有材料の上に形成される厚さの約６０％以下、金属含有材料の上に形成される厚さの約５０％以下、金属含有材料の上に形成される厚さの約４０％以下、金属含有材料の上に形成される厚さの約３０％以下、金属含有材料の上に形成される厚さの約２０％以下、金属含有材料の上に形成される厚さの約１０％以下、金属含有材料の上に形成される厚さの約５％以下、金属含有材料の上に形成される厚さの約１％以下、又はそれより下の厚さによって特徴付けられてよい。

【0039】

[0041] 誘電材料の上に材料が形成され、その上に後続の堆積が行われ得る場合、後続のプロセスは、下層の誘電材料を再露出させるように実行されてよい。例えば、酸化剤を処理領域に供給して炭素含有材料と反応させ、誘電体の表面を露出させるのに十分な量をエッチングすることができる。酸化は、酸素含有前駆体を提供し、プラズマを生成して酸素ラジカル種を生成し、炭素含有材料をエッチングし得ることなどにより、プラズマで促進することができる。更に、炭素含有材料を除去するためにオゾン又は何らかの他の反応性材料を使用することができ、それは、プラズマによる促進でなくてもよく、ブロッキング構造に対する更なる損傷を抑えることができる。エッチングは、金属含有材料の上に維持される炭素含有材料を更にエッチングする可能性があるが、残留量はブロッキング層として機能するのに十分な量であり得る。次いで、該方法は、工程２２０において、誘電材料の露出された表面上に二次的な又は後続の誘電材料の堆積を実行することを含んでよい。堆積された誘電材料は、材料３０５に含まれるものと同じ又は異なる誘電材料であってよい。

【0040】

[0042] ブロッキング層は、堆積材料の相互作用を制限又は防止することができるので、堆積は、誘電材料３０５の露出された領域上に誘電材料を選択的に堆積させるが、金属含有材料又はブロッキング材料上への堆積がほとんど又は全くないように実行され得る。図３Ｃで示されているように、誘電材料３２０は、炭素含有ブロッキング材料の周りの露出された領域上に堆積又は形成され得る。堆積は、上述されたように任意の厚さであってよく、より厚いブロッキング層よって促進され得る。更に、堆積は、化学気相堆積、原子層堆積、及びプラズマ強化堆積を含む、任意の数のやり方で実行されてよい。ブロッキング層は、堆積プロセスによって影響を受け、少なくとも部分的に除去される可能性があるが、ブロッキング層の少なくとも一部分は維持され得る。これにより、本技術の複数の実施形態において、完全な堆積が可能にされ得る。

【0041】

[0043] 幾つかの実施形態では、方法２００がまた、任意選択的な工程２２５において、炭素含有材料の層を除去することも含んでよい。上述されたエッチングバックプロセスはまた、炭素含有材料の層を酸化することなどによって、炭素含有材料を完全に除去するために実行されてよいが、本技術の幾つかの実施形態は、アニールによって炭素含有材料を除去してもよい。炭素含有材料は、自己組織化単分子膜材料よりも熱的に安定しているかもしれないが、それでも十分な温度で分解する可能性がある。したがって、幾つかの実施形態では、材料が、約３００℃以上のアニールに曝露されてよく、約３５０℃以上、約４００℃以上、約４５０℃以上、約５００℃以上、約５５０℃以上、約６００℃以上、又はそれより上のアニールに曝露されてよい。図３Ｄで示されているように、炭素含有材料が除去されてしまうと、構造は、堆積した誘電材料３２０及び金属含有材料３１０の露出した領域を含み得る。

【0042】

[0044] 実行されているプロセスに応じて、次いで、更なる処理が、金属含有材料の上に重なる材料を堆積させるために実行されてよい。例えば、ラインのバックエンドでの処理中にメタライゼーション層を形成するときに、金属含有材料３１０の露出された領域のうちの１以上は、更なる金属と接触してよく、選択的に堆積された誘電材料によって分離されてよい。図３Ｅで示されているように、金属層及び再分布プロセスを形成する１つの非限定的な実施例として、更なる処理は、露出された金属の幾つかの領域内に誘電体又は他の間隙充填材料３２５を含んでよいが、一方で、金属ビアフィル３３０が形成されて、金属含有材料の下層領域を再分布層又は上層であるメタライゼーション層３３５に接続することができる。本技術の複数の実施形態において、任意の数の他のプロセスが実行されてよい。その場合、後続の堆積又は処理が、露出された金属含有材料の上で実行されてよい。

【0043】

[0045] 材料の堆積温度は、露出されたた金属含有材料と露出された誘電材料との間の堆積の選択性に影響を与える可能性がある。例えば、温度が低いと分子堆積種の滞留時間が長くなり、誘電材料上の堆積を増加させる可能性がある。しかし、温度を上げることにより、滞留時間が短縮され、金属含有材料上に優先的に堆積させることができ、幾つかの実施形態では、金属含有材料上にのみ炭素含有材料を形成し得る。したがって、幾つかの実施形態では、炭素含有材料を形成することが、約１００℃以上の基板温度で実行されてよく、約１１０℃以上、約１２０℃以上、約１３０℃以上、約１４０℃以上、約１５０℃以上、約１６０℃以上、約１７０℃以上、約１８０℃以上、約１９０℃以上、約２００℃以上、又はそれより上の温度で実行されてよい。しかし、温度が上昇し続けると、成長速度が低下し、分解が始まる可能性がある。したがって、幾つかの実施形態では、温度が約３００℃以下に維持されてよく、約２８０℃以下、約２６０℃以下、約２４０℃以下、約２２０℃以下、約２００℃以下、又はそれより下に維持されてよい。

【0044】

[0046] 炭素含有層の形成は、長鎖の生成を促進する材料によって特徴付けられる分子堆積種を利用してよく、これは、形成温度において金属含有材料と選択的に結合し得る。例えば、第１の分子種は、誘電材料との相互作用を制限し得る高温を利用することにより、短縮された滞留時間中に、露出した金属含有材料とより容易に結合又は接合し得る頭部基によって特徴付けられてよい。金属含有材料との結合を促進するために、第１の分子種は、第一級のアミン部分を含むアミン、スルフヒドリル基などのチオール、カルボキシル基、若しくはヒドロキシル基などの、頭部基又は官能基を含んでよい。更に、頭部基は、ジオール、ジアミン、ジチオール、又は他の多官能性材料などの、二官能性若しくは多官能性材料を含んでよい。第１の分子種の非限定的な例としては、エチレンジアミン、フェニレンジアミン、窒素のプラズマ又は窒素含有材料、例えばアンモニア、トリス（2-アミノエチル）アミン、又はアミンヘッド若しくはテール部分を含む任意の数の他の材料が挙げられる。

【0045】

[0047] 第２の分子種は、第１の分子種の頭部基との相互作用を促進する１以上の基を含んでよい。例えば、第２の分子種は、塩化アシル、アルデヒド、イソシアネート、又は任意の数の他の酸素含有官能基などの、酸素を含む官能基によって特徴付けられてよい。更に、第２の分子種の頭部基は、ジアルデヒド、ジアシルクロリド、ジアンヒドリド、ジイソシアント、又は他の多官能性基などの、二官能性若しくは多官能性基を含んでよい。第２の分子種の非限定的な例としては、フェニレンジイソシアネート、塩化テレフタロイル、テレフタルアルデヒド、又は任意の数の他の酸素含有材料が挙げられる。本技術の幾つかの実施形態に従って分子層堆積を実行することによって、金属含有材料の選択的なブロッキングが行われてよく、これにより、誘電材料の選択的堆積が促進され得る。

【0046】

[0048] 前述の記載では、説明を目的として、本技術の様々な実施形態の理解を促すために、数々の詳細が提示されている。しかし、当業者には、これらの詳細のうちの一部がなくても、或いは、追加の詳細があれば、特定の複数の実施形態を実施することができることは明らかであろう。

【0047】

[0049] 幾つかの実施形態を開示したが、当業者は、実施形態の精神から逸脱することなく、様々な修正例、代替構造物、及び均等物を使用できることを認識されよう。更に、幾つかの周知の処理及び要素は、本技術を不必要に不明瞭にすることを避けるために説明されていない。したがって、上記の説明は、本技術の範囲を限定するものと解釈すべきでない。

【0048】

[0050] 値の範囲が提供されている場合、文脈上そうでないと明示されていない限り、当然ながら、その範囲の上限値と下限値との間の各介在値は、下限値の最も小さい単位まで具体的に開示されている。記載された範囲の任意の記載値又は記載されていない介在値の間の任意の小さい範囲、そしてその記載範囲のその他の任意の記載された値又は介在する値も含まれる。これら小さい範囲の上限及び下限は、その範囲に個々に含まれ、又はその範囲から除外される場合があり、小さい範囲に限界値の何れかが含まれる、どちらも含まれない、又は両方が含まれる各範囲もまた、記載された範囲における明確に除外される任意の限界値を条件として、この技術範囲に包含される。記載された範囲が、限界値の片方又は両方を含む場合、これらの含められた限界値のいずれか又は両方を除外する範囲も含まれる。

【0049】

[0051] 本明細書及び特許請求の範囲で使用される単数形「a」、「an」、及び「the」は、文脈が他のことを明らかに示していない限り、複数の参照対象を含む。したがって、例えば、「ある前駆体（a precursor）」への言及は、複数のこのような前駆体を含み、「その層（the layer）」への言及は、当業者に知られている１つ又は複数の層及びその均等物への言及を含み、その他の形にも同様のことが当てはまる。

【0050】

[0052] また、「備える（comprise（s））」、「備えている（comprising）」、「含有する（contain（s））」、「含有している（containing）」、「含む（include（s））」、及び「含んでいる（including）」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数、構成要素、又はステップの存在を特定することを意図しているが、１以上のその他の特徴、整数、構成要素、工程、動作、又は群の存在若しくは追加を除外するものではない。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【国際調査報告】