特表 2024-532727 シングルエンドリンクにおけるノイズ緩和

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-10

(54)【発明の名称】シングルエンドリンクにおけるノイズ緩和

(51)【国際特許分類】

   H04L 25/02 20060101AFI20240903BHJP

   H03K 19/0175 20060101ALI20240903BHJP

【ＦＩ】

H04L25/02 F

H03K19/0175

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024507106

(86)(22)【出願日】2022-08-10

(85)【翻訳文提出日】2024-03-11

(86)【国際出願番号】 US2022039934

(87)【国際公開番号】W WO2023018783

(87)【国際公開日】2023-02-16

(31)【優先権主張番号】63/232,343

(32)【優先日】2021-08-12

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/545,108

(32)【優先日】2021-12-08

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ラモン マンゲイサー

(72)【発明者】

【氏名】カーシク ゴパラクリシュナン

(72)【発明者】

【氏名】アンディ ヒューイ チュウ

(72)【発明者】

【氏名】プラディープ ジャヤラマン

【テーマコード（参考）】

5J056

5K029

【Ｆターム（参考）】

5J056AA11

5J056BB07

5J056BB10

5J056CC04

5J056CC09

5K029AA02

(57)【要約】

データ伝送システムは、第１の回路と、第２の回路と、基準電圧生成回路と、を備える。第１の回路は、第１の電源電圧によって電力供給される送信機であって、データ出力信号を受信するための入力部と、出力部と、を有する送信機を含む。第２の回路は、第２の電源電圧によって電力供給される受信機であって、送信機の出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する受信機を含む。基準電圧生成回路は、第１の電源電圧に基づいて第１の回路によって生成された第１の信号と、第２の電源電圧に基づいて第２の回路によって生成された第２の信号と、を混合することによって、基準電圧を形成する。
【選択図】図２

【特許請求の範囲】

【請求項1】

データ伝送システムであって、
第１の電源電圧によって電力供給される送信機であって、データ出力信号を受信するための入力部と、出力部と、を有する送信機を備える、第１の回路と、
第２の電源電圧によって電力供給される受信機であって、前記送信機の前記出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する受信機を備える、第２の回路と、
前記第１の電源電圧に基づいて前記第１の回路によって生成された第１の信号と、前記第２の電源電圧に基づいて前記第２の回路によって生成された第２の信号と、を混合することによって前記基準電圧を形成する基準電圧生成回路と、を備える、
データ伝送システム。

【請求項2】

前記基準電圧生成回路は、
所定の信号を受信するための入力部と、前記第１の電源電圧を基準とする前記第１の信号を提供するための出力部と、を有するドライバと、
第２の電源電圧端子から電力供給される分圧器であって、前記ドライバの前記出力部及び前記受信機の前記第２の入力部に連結されており、前記基準電圧を前記受信機に供給する分圧器と、を備える、
請求項１のデータ伝送システム。

【請求項3】

前記送信機及び前記ドライバは、第１の集積回路上にあり、
前記受信機及び前記分圧器は、第２の集積回路上にある、
請求項２のデータ伝送システム。

【請求項4】

前記分圧器は、
前記第２の電源電圧を受信するための第１の端子と、前記ドライバの前記出力部に連結され、前記基準電圧を形成する第２の端子と、を有する抵抗器と、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する第２の回路素子と、を備える、
請求項２のデータ伝送システム。

【請求項5】

前記第２の回路素子は、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する可変電流源を備える、
請求項４のデータ伝送システム。

【請求項6】

前記第２の回路素子は、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する可変抵抗器を備える、
請求項４のデータ伝送システム。

【請求項7】

データ伝送システムであって、
第１の電源電圧によって電力供給される送信機であって、データ出力信号を受信するための入力部と、出力部と、を有する送信機と、
第２の電源電圧によって電力供給される受信機であって、前記送信機の前記出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する受信機と、
基準電圧生成回路と、を備え、
前記基準電圧生成回路は、
前記第１の電源電圧によって電力供給されるドライバであって、所定の信号を受信するための入力部と、出力部と、を有するドライバと、
前記第２の電源電圧によって電力供給される分圧器であって、前記ドライバの前記出力部及び前記受信機の前記第２の入力部に連結されており、前記基準電圧を前記受信機に供給する分圧器と、を備える、
データ伝送システム。

【請求項8】

前記送信機は、第１の集積回路上にあり、
前記受信機は、第２の集積回路上にあり、
前記送信機の前記出力部は、導体を介して前記受信機の前記第１の入力部に連結されている、
請求項７のデータ伝送システム。

【請求項9】

前記分圧器は、
前記第２の電源電圧を受信するための第１の端子と、前記ドライバの前記出力部に連結され、前記基準電圧を形成する第２の端子と、を有する抵抗器と、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する第２の回路素子と、を備える、
請求項７のデータ伝送システム。

【請求項10】

前記第２の回路素子は、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する可変電流源を備える、
請求項９のデータ伝送システム。

【請求項11】

前記第２の回路素子は、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する可変抵抗器を備える、
請求項９のデータ伝送システム。

【請求項12】

前記第１の電源電圧によって電力供給されるデータストローブドライバであって、データストローブ信号を提供するための出力部を有するデータストローブドライバと、
前記第２の電源電圧によって電力供給されるデータストローブ受信機であって、前記データストローブドライバの前記出力部に連結された第１の入力部と、前記基準電圧を受信するための第２の入力部と、出力部と、を有するデータストローブ受信機と、
前記受信機の前記出力部に連結されたデータ入力部と、前記データストローブ受信機の前記出力部に連結されたクロック入力部と、ラッチされたデータ信号を提供するための出力部と、を有するラッチと、を更に備える、
請求項７のデータ伝送システム。

【請求項13】

前記受信機は、少なくとも１つの追加の電圧レベルを受信するための入力部を有し、前記受信機の出力は、マルチビットデジタル信号であり、前記受信することは、前記マルチビットデジタル信号を復号するために前記少なくとも１つの追加の電圧レベルを使用し、
前記データ伝送システムは、前記基準電圧を受信するための入力部と、前記少なくとも１つの追加の電圧レベルを複数のスライスレベルとして提供するために前記受信機の前記第２の入力部に連結された出力部と、を有するスライスレベル発生器を更に備える、
請求項７のデータ伝送システム。

【請求項14】

方法であって、
第１の電源電圧で動作する第１の集積回路であって、第１の電圧基準端子を有する第１の集積回路の送信機からデータ信号を伝送することと、
第２の電源電圧で動作する第２の集積回路であって、第２の電圧基準端子を有する第２の集積回路の受信機において前記データ信号を受信することであって、前記受信することは、前記データ信号を前記第２の電圧基準端子上の電圧と比較して、受信データ信号を提供することを含む、ことと、
前記第１の電源電圧及び前記第２の電源電圧の両方におけるノイズに基づいて、前記第１の電圧基準端子及び前記第２の電圧基準端子上に共有基準電圧を生成することと、を含む、
方法。

【請求項15】

前記共有基準電圧を生成することは、
前記第１の電圧基準端子を前記第２の電圧基準端子に連結することと、
所定の論理レベルに応じて、前記第１の集積回路及び前記第２の集積回路のうち一方から前記第１の電圧基準端子及び前記第２の電圧基準端子を駆動することと、
基準回路を使用して前記第２の電圧基準端子上の電圧を分圧し、前記分圧することに応じて、前記第１の集積回路及び前記第２の集積回路のうち他方に前記共有基準電圧を形成することと、を含む、
請求項１４の方法。

【請求項16】

前記分圧することは、
前記第２の電源電圧を受信するための第１の端子と、前記第２の電圧基準端子に連結された第２の端子と、を有する抵抗器と、前記第２の電圧基準端子に連結された第１の端子と、接地に連結された第２の端子と、を有する第２の回路素子と、を使用して、前記第２の電圧基準端子上の電圧を分圧することを含む、
請求項１５の方法。

【請求項17】

前記分圧することは、
可変電流源を前記第２の回路素子として用いて分圧することを含む、
請求項１６の方法。

【請求項18】

前記分圧することは、
可変抵抗器を前記第２の回路素子として用いて分圧することを含む、
請求項１６の方法。

【請求項19】

前記伝送することは、
前記第１の電源電圧を使用して、前記第１の集積回路から前記第２の集積回路へストローブ信号を伝送することを含み、
前記受信することは、
前記第２の電源電圧及び前記共有基準電圧を使用して、前記第２の集積回路において前記ストローブ信号を受信して、受信ストローブ信号を形成することと、
前記受信ストローブ信号を使用して、前記受信データ信号をラッチすることと、を含む、
請求項１４の方法。

【請求項20】

前記伝送することは、
前記第２の集積回路の送信機から第２のデータ信号を伝送することと、
前記第１の集積回路の受信機において前記第２のデータ信号を受信することであって、前記受信することは、前記第２のデータ信号を前記第２の電圧基準端子上の電圧と比較して、受信された第２のデータ信号を提供することを含む、ことと、を含む、
請求項１４の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２１年８月１２日に出願された米国仮特許出願第６３／２３２，３４３号に対する優先権を主張するものであり、その内容の全体は、参照により本明細書に組み込まれる。

【背景技術】

【0002】

現代のシングルエンドデータ伝送システムは、差動信号伝送と比較して、システムレベルで重要な密度の利点を提供する。システムは、我々がより高速及びより高変調に移行するにつれて、この利点を保持するために、シングルエンド方式を推進し続けるであろう。また、リンク性能に対する課題（例えば、ビットエラー目標、電力、面積を満たすこと）も、高速化の必要性と共に大幅に増加する。

【0003】

これらのシステムの多くは、本質的にバーストモードである。換言すれば、それらは、使用されていない間では、低電力状態（アイドル状態と称される）のままであり、必要な場合に、アクティブ状態（すなわち、データの通常の伝送又は受信）に遷移する。物理インターフェース回路（ＰＨＹ）がアイドル状態からアクティブモードに入る際に、電力供給ネットワーク（ＰＤＮ）は、負荷の突然の変化という負担に対処する。電力に対する突然の需要は、ＰＤＮに対するステップ励振（step excitation）のように見え、典型的なネットワークを固有周波数で共振させる。この共振ノイズは、リンクが対処しなければならない大きなエラー源となる。

【図面の簡単な説明】

【0004】

【図1】背景技術における周知のデータ伝送システムのブロック図である。

【図2】いくつかの実施形態による、データ伝送システムの部分ブロック図及び部分概略図である。

【図3】図２のデータ伝送システムの動作を理解するのに有用なタイミング図のセットである。

【図4】図２のデータ伝送システムが様々なデータノイズ周波数で測定されたデータアイ（data eye）の高さ及び幅の例を示すグラフである。

【図5】いくつかの実施形態による、マルチレベルデータ伝送システムにおいて有用なデータ伝送システムの部分ブロック図及び部分概略図である。

【発明を実施するための形態】

【0005】

以下の説明において、異なる図面における同一の符号の使用は、同様のアイテム又は同一のアイテムを示す。別段の言及がなければ、「連結される（coupled）」という単語及びその関連する動詞は、当該技術分野で周知の手段による直接接続及び間接電気接続の両方を含み、また、別段の言及がなければ、直接接続の任意の記述は、好適な形態の間接電気接続を使用する代替の実施形態も同様に意味する。

【0006】

データ伝送システムは、第１の回路と、第２の回路と、基準電圧生成回路と、を備える。第１の回路は、第１の電源電圧によって電力供給される送信機であって、データ出力信号を受信するための入力部と、出力部と、を有する送信機を含む。第２の回路は、第２の電源電圧によって電力供給される受信機であって、送信機の出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する受信機を含む。基準電圧生成回路は、第１の電源電圧に基づいて第１の回路によって生成される第１の信号と、第２の電源電圧に基づいて第２の回路によって生成される第２の信号と、を混合することによって、基準電圧を形成する。

【0007】

データ伝送システムは、送信機と、受信機と、基準電圧生成回路と、を含む。送信機は、第１の電源電圧によって電力供給され、データ出力信号を受信するための入力部と、出力部と、を有する。受信機は、第２の電源電圧によって電力供給され、送信機の出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する。基準電圧生成回路は、ドライバと、分圧器と、を含む。ドライバは、第１の電源電圧によって電力供給され、所定の信号を受信するための入力部と、出力部と、を有する。分圧器は、第２の電源電圧によって電力供給され、ドライバの出力部及び受信機の第２の入力部に連結されており、基準電圧を受信機へと供給する。

【0008】

方法は、第１の電源電圧で動作する第１の集積回路の送信機からデータ信号を伝送することを含み、当該第１の集積回路は、第１の電圧基準端子を有する。データ信号は、第２の電源電圧で動作する第２の集積回路の受信機において受信される。第２の集積回路は、第２の電圧基準端子を有する。受信することは、当該データ信号を、当該第２の電圧基準端子の電圧と比較して、受信データ信号を提供することを含む。共有基準電圧は、当該第１の電源電圧及び当該第２の電源電圧の両方におけるノイズに基づいて、当該第１の電圧基準端子及び当該第２の電圧基準端子で生成される。

【0009】

図１は、背景技術における周知のデータ伝送システム１００のブロック図である。データ伝送システム１００は、シングルエンドシステムであり、集積回路１１０と、集積回路１２０と、伝送媒体１３０と、を含む。

【0010】

集積回路１１０は、ドライバ１１１と、比較器１１２と、を含む。ドライバ１１１は、「ＤＡＴＡ_ＯＵＴＡ」とラベルされた出力信号を受信するための入力部と、集積回路１１０の端子に接続された出力部と、を有しており、「Ｖ_ＳＳＡ」と名付けられているが図１には示されていないより負の電源電圧と共に、集積回路１１０の全体的な電源電圧を形成する、「Ｖ_ＤＤＡ」とラベルされた正の電源電圧を受信するための電源入力部を有する。比較器１１２は、集積回路１１０の集積回路端子に接続された正の入力部と、集積回路１１０に関連付けられた「Ｖ_ＲＥＦＡ」とラベルされた基準電圧を受信するための負の入力部と、「ＤＡＴＡ_ＩＮＡ」とラベルされた信号を提供するための出力部と、を有する。

【0011】

集積回路１２０は、ドライバ１２１と、比較器１２２と、を含む。ドライバ１２１は、「ＤＡＴＡ_ＯＵＴＢ」と標識された出力信号を受信するための入力部と、集積回路１２０の端子に接続された出力部と、を有し、「Ｖ_ＳＳＢ」と名付けられているが図１には示されていないより負の電源電圧と共に、集積回路１２０の全体的な電源電圧を形成する、「Ｖ_ＤＤＢ」とラベルされた正の電源電圧を受信するための電源入力部を有する。比較器１２２は、集積回路１２０の集積回路端子に接続された正の入力部と、集積回路１３０に関連付けられた「Ｖ_ＲＥＦＢ」とラベルされた基準電圧を受信するための負の入力部と、「ＤＡＴＡ_ＩＮＢ」とラベルされた信号を提供するための出力部と、を有する。

【0012】

伝送媒体１３０は、集積回路１１０の端子に接続された左端部と、集積回路１２０の端子に接続された右端部と、を有する。伝送媒体１３０は、例えば、マイクロプロセッサとその関連するメモリに接続されたコンピュータのマザーボード内のバスに沿った集積回路トレースとすることができる。

【0013】

ドライバ１１１及び１２１の各々は、それらが伝送媒体１３０の特性インピーダンスに整合する駆動強度を有することを示す抵抗器と、比較器１１２及び比較器１２２への入力における、図１には示されていない終端抵抗器と共に示されている。更に、リンクは双方向であり、データが集積回路１１０から集積回路１２０に送信される場合もあれば、集積回路１２０から集積回路１１０に伝送される場合もある。データ伝送システム１００の典型的な実施形態は、グラフィックス・ダブル・データ・レート、バージョン６（ｇＤＤＲ６）シンクロナス・ダイナミック・ランダム・アクセスメモリ（ＳＤＲＡＭ）、及び、ｇＤＤＲ６メモリコントローラを有するグラフィックスプロセッサの物理的インターフェースである。技術が進歩するにつれて、ｇＤＤＲメモリの動作速度は、数ＧＨｚの周波数を有するメモリクロックの低（遅い速度）から高（速い速度）への遷移及び高（速い速度）から低（遅い速度）への遷移における、典型的なｇＤＤＲ６データ転送速度であるように増加した。この速い速度では、メモリコントローラは、正確なタイミング遅延を提供することによってリンクをトレーニングすることが必要であり、その結果、データは、「データアイ（data eye）」の中心付近、すなわち、データが速いクロック速度で確実に捕捉され得る期間及び電圧範囲で捕捉され得る。

【0014】

伝送媒体１３０の各端部における基準電圧は、可能な限り大きいデータアイを提供するように較正され得る。通信リンクの各端部は、Ｖ_ＲＥＦＡ及びＶ_ＲＥＦＢに反映されるノイズの影響を受けやすい。しかしながら、電力分配ネットワークも同様に独立しているので、伝送媒体１３０の端部におけるノイズ源は互いに独立している。これらの独立したノイズ源は、ドライバ及び受信機に異なる影響を与える傾向があり、アイの高さ及びアイの幅の両方を縮小することによって、データアイを縮小させる。

【0015】

図２は、いくつかの実施形態による、データ伝送システム２００の部分ブロック図及び部分概略図である。データ伝送システム２００は、概して、集積回路２１０と、集積回路２３０と、伝送媒体２５０と、を含む。

【0016】

集積回路２１０は、トランシーバ２１１と、データストローブ受信機２１４と、ラッチ２１７と、データストローブドライバ２１８と、分圧器２２０と、バッファ２２３と、を含む。トランシーバ２１１は、送信機２１２と、受信機２１３と、を含む。送信機２１２は、Ｄ_ＯＵＴＡ信号を受信するための入力部と、集積回路２１０の第１の端子に接続された出力部と、負の電源電圧Ｖ_ＳＳＡと共に集積回路２１０の全体的な電源電圧を形成する、「Ｖ_{ＰＨＹ－Ａ}」とラベルされた正の電源電圧を受信するための電源入力部と、を有する。受信機２１３は、第１の集積回路端子に接続された正の入力部と、基準電圧Ｖ_ＲＥＦＡを受信するための負の入力部と、出力部と、Ｖ_{ＰＨＹ－Ａ}を受信するための電源入力部と、を有する。データストローブ受信機２１４は、抵抗器２１５と、比較器２１６と、を含む。抵抗器２１５は、Ｖ_{ＰＨＹ－Ａ}を受信するための第１の端子と、集積回路２１０の第２の端子に接続された第２の端子と、を有する。比較器２１６は、データストローブ受信機として動作し、第２の集積回路端子に接続された正の入力部と、基準電圧Ｖ_ＲＥＦＡを受信するための負の入力部と、出力部と、Ｖ_{ＰＨＹ－Ａ}を受信するための電源入力部と、を有する。ラッチ２１７は、受信機２１３の出力部に接続されたＤ入力部と、比較器２１６の出力部に接続されたクロック入力部と、Ｄ_ＩＮＡ信号を提供するためのＱ入力部と、を有するクロックＤ型ラッチである。送信機２１８は、「１０１０」とラベルされた１と０との交互パターンを受信するための入力部と、第２の集積回路端子に接続された出力部と、を有する。

【0017】

分圧器２２０は、抵抗器２２１と、回路素子２２２と、を含む。抵抗器２２１は、Ｖ_{ＰＨＹ－Ａ}を受信するための第１の端子と、集積回路２１０の第３の端子に接続され、電圧Ｖ_ＲＥＦＡを形成する第２の端子と、を有する。回路素子２２２は、抵抗器２２１の第２の端子に接続された第１の端子と、接地された第２の端子と、を有する。いくつかの実施形態では、回路素子２２２は、抵抗器２２１の第２の端子に接続された第１の端子と、接地された第２の端子と、を有する、調整可能電流源２２４によって実装されている。その他の実施形態では、回路素子２２２は、抵抗器２２１の第２の端子に接続された第１の端子と、接地された第２の端子と、を有する調整可能抵抗器２２５によって実装されている。更にその他の実施形態では、回路素子２２２は、調整可能電流源と調整可能抵抗器との組合せによって実装されている。バッファ２２３は、破線で示されている任意のバッファであり、抵抗器２２１の第２の端子に接続された入力部と、受信機２１３及び受信機２１６の負の入力部に接続された出力部と、を有する。

【0018】

集積回路２３０は、トランシーバ２３１と、データストローブ受信機２３４と、ラッチ２３７と、データストローブ送信機２３８と、ドライバ２３９と、を含む。トランシーバ２３１は、送信機２３２と、受信機２３３と、を含む。送信機２３２は、Ｄ_ＯＵＴＢ信号を受信するための入力部と、集積回路２３０の第１の端子に接続された出力部と、を有しており、負の電源電圧Ｖ_ＳＳＢと共に集積回路の全体的な電源電圧を形成する、「Ｖ_{ＰＨＹ－Ｂ}」とラベルされた正の電源電圧を受信するための電源入力部を有する。受信機２３３は、集積回路２３０の第１の端子に接続された正の入力部と、基準電圧Ｖ_ＲＥＦＢを受信するための負の入力部と、出力部と、を有する。データストローブ受信機２３４は、抵抗器２３５と、比較器２３６と、を含む。抵抗器２３５は、Ｖ_{ＰＨＹ－Ｂ}を受信するための第１の端子と、集積回路２３０の第２の端子に接続された基準電圧Ｖ_ＲＥＦＢを形成する第２の端子と、を有する。受信機２３６は、集積回路２３０の第２の端子に接続された正の入力部と、基準電圧Ｖ_ＲＥＦＢを受信するための負の入力部と、出力部と、を有する。ラッチ２３７は、受信機２３３の出力部に接続されたＤ入力部と、比較器２３６の出力部に接続されたクロック入力部と、Ｄ_ＩＮＢ信号を提供するためのＱ出力部と、を有するクロックＤ型ラッチである。送信機２３８は、「１０１０」とラベルされた１と０との交互パターンを受信するための入力部と、集積回路２３０の第２の端子に接続された出力部と、を有する。ドライバ２３９は、「１」とラベルされた論理高（ハイ）電圧を受信するための入力部と、集積回路２３０の第３の端子及び受信機２３３及び受信機２３６の負の入力部に接続され、電圧Ｖ_ＲＥＦＢを形成する出力部と、Ｖ_{ＰＨＹ－Ｂ}を受信するための電源入力部と、を有する。

【0019】

伝送媒体２５０は、集積回路２１０と集積回路２３０とを相互接続し、一組の導体２５１～２５３を含む。導体２５１は、集積回路２１０の第１の端子に接続された第１の端部と、集積回路２３０の第１の端子に接続された第２の端部と、を有する。導体２５２は、集積回路２１０の第２の端子に接続された第１の端部と、集積回路２３０の第２の端子に接続された第２の端部と、を有する。導体２５３は、集積回路２１０の第３の端子に接続された第１の端部と、集積回路２３０の第３の端子に接続された第２の端部と、を有する。

【0020】

以下でより詳細に説明するように、ドライバ２３９及び分圧器２２０は、導体２５３によって一緒に接続されており、基準電圧生成回路２６０を形成する。

【0021】

データ伝送システム２００は、伝送媒体２５０を介して、集積回路２１０と集積回路２３０とを双方向に相互接続する。図２に示されている例では、集積回路２３０は、統合されたＤＤＲｘメモリコントローラと、物理層インターフェース回路と、を有するデータプロセッサであり、集積回路２１０は、ＤＤＲｘメモリである。データ伝送システム２００の設計は、使用されるＤＤＲｘメモリのタイプに基づいて変化する。ＤＤＲ１の場合、図１に示されるように、集積回路２３０は、データ（ＤＱ）信号を使用して、シングルエンドデータストローブ信号（ＤＱＳ）の遷移に基づいて、集積回路２１０との間でデータを送受信する。その他の世代のＤＤＲｘメモリは、データ伝送システム２００の改変を含む。別の例では、集積回路２３０は、集積ｇＤＤＲメモリコントローラ及び物理層インターフェース回路を有するグラフィックス処理ユニット（ＧＰＵ）であり、集積回路２１０は、ｇＤＤＲ６ ＳＤＲＡＭ又は後続のｇＤＤＲバージョン等のｇＤＤＲメモリである。ｇＤＤＲ６規格によれば、データ（ＤＱ）端子は、双方向端子であるが、クロック信号は、プロセッサが読取りサイクルと書込みサイクルの両方の間に差動書込みクロック信号（ＷＣＫ＿ｔ及びＷＣＫ＿ｃ）を供給する単方向差動信号である。更に別の例では、集積回路２３０は、集積ＤＤＲメモリコントローラ及び物理層インターフェース回路を有する中央演算処理装置（ＣＰＵ）であり、集積回路２１０は、ＤＤＲ５ ＳＤＲＡＭである。ＤＤＲ５規格によれば、データ（ＤＱ）端子は、双方向の差動データストローブ信号に基づいて捕捉される双方向端子である。ｇＤＤＲ６及びＤＤＲ５メモリデバイスが動作可能な高速では、データプロセッサ（ＧＰＵ又はＣＰＵ）は、クロック信号がＤＱＳ信号のデータアイの中心に位置合わせされてデータプロセッサに到着するように、対応するクロック信号に対してＤＱ信号を遅延させる「データアイトレーニング」を実行する。しかしながら、上述したように、集積回路２１０及び集積回路２３０は、第２の電力ドメイン内のＶ_{ＰＨＹ－Ｂ}電源上のノイズから独立している第１の電力ドメイン内のＶ_{ＰＨＹ－Ａ}電源上のノイズ等の独立したＰＤＮから電力を受信する。これらの変化は、データアイを閉じるように動作する、すなわち、データアイの高さ及び／又は幅を小さくする。

【0022】

しかしながら、本明細書に開示される様々な実施形態によれば、データ伝送システム２００は、第１の電源電圧（例えば、Ｖ_{ＰＨＹ－Ａ}）に基づいて第１の回路によって生成される第１の信号（例えば、分圧器２２０によって生成されるＶ_ＲＥＦＡ）と、第２の電源電圧（例えば、Ｖ_{ＰＨＹ－Ｂ}）に基づいて第２の回路によって生成される第２の信号（例えば、ドライバ２３９によって生成されるＶ_ＲＥＦＢ）と、を混合することによって、受信機で使用される基準電圧（例えば、受信機２１３及び受信機２１６で使用されるＶ_ＲＥＦＡ）を形成する基準電圧生成回路２６０を含む。基準電圧生成回路２６０は、Ｖ_{ＰＨＹ－Ａ}及びＶ_{ＰＨＹ－Ｂ}の両方のノイズ特性を搬送する基準電圧Ｖ_ＲＥＦＡを生成させる。次に、Ｖ_ＲＥＦＡは、集積回路２１０において、ＤＱ信号及びＤＱＳ信号を受信するために、受信機２１３及び受信機２１６において使用される。通信リンクの反対の端点からの電源ノイズを混合して、通信リンクの所定の側でデータを受信する際に使用される基準電圧を形成することは、データ受信をよりロバストするためにＤＱデータアイを拡大するという顕著な特性を有する。その他の実施形態では、Ｖ_ＲＥＦは、集積回路２１０及び集積回路２３０のＰＤＮ上でＶ_ＳＳノイズを混合することによって形成され得る。この場合、ドライバ２３９は、Ｖ_ＳＳＢ電圧を表す論理「０」をその入力において受信し、分圧器２２０は、抵抗器２２１及び回路素子２２２の順序を逆にすることによって、Ｖ_ＲＥＦＡ及びＶ_ＲＥＦＢを形成し得る。なお、ドライバ２３９は、抵抗器２２１の抵抗に一致するプルダウン駆動強度を有する。

【0023】

更に、以下で更に説明するように、著しくよりロバストなデータ受信は、従来の二値システムの代わりに多値データ伝送システム及び多値データ受信システムの実装を可能にすることによって、より速い全体的なデータ送信速度を可能にする。例えば、ＤＤＲ及びグラフィックスＤＤＲ規格の既存のバージョンで使用される従来のバイナリデータ伝送の代わりに、四値パルス振幅変調（ＰＡＭ４）システムを生成し得るが、これは、クロック遷移ごとに２つだけではなく２つのバイナリビットの伝送及び受信を可能にする。したがって、所定のクロック速度に対して、データ伝送帯域幅を倍増し得る。

【0024】

図３は、図２のデータ伝送システム２００の動作を理解するのに有用な一組のタイミング図３００を示している。タイミング図３００は、データアイ図３１０、データアイ図３２０、データアイ図３３０、及び、データアイ図３４０を含む。各データアイ図は、ピコ秒（ｐｓ）単位の時間を表すそれぞれの横軸と、ボルト単位の振幅を表すそれぞれの縦軸と、を有する。データアイ図３１０、データアイ図３２０、データアイ図３３０、及び、データアイ図３４０は、低から高への遷移及び高から低への遷移の両方と、メモリコントローラが捕捉遅延を設定するデータ信号のグループ、例えば、バイトとの重ね合わせから生じる波形クラウドを示す。図の左列、すなわち、データアイ図３１１及びデータアイ図３３１は、集積回路２１０において受信されるデータ信号を示し、データアイ図３１１は、Ｖ_ＲＥＦを生成させる従来の方法を示し、データアイ図３３１は、本明細書に記載される種々の実施形態による、Ｖ_ＲＥＦを生成させる混合技術を示す。同様に、図の右列、すなわち、データアイ図３２１及びデータアイ図３４１は、集積回路２３０において受信されるデータ信号を示し、データアイ図３２１は、Ｖ_ＲＥＦを生成させる従来の方法を示し、データアイ図３４１は、本明細書に記載される種々の実施形態による、Ｖ_ＲＥＦを生成させる混合技術を示す。明らかに分かるように、本明細書に記載される混合技術を使用して形成されたデータアイ図は、より高いアイの高さ及びより大きなアイの幅を有する、より鮮明なデータアイを示す。

【0025】

図３のグラフに示されているこれらの実験的観察は、既存のデータ伝送システムと比較して、本明細書に開示される混合技術を使用したデータ伝送忠実度における、著しい改善を確証している。

【0026】

図４は、図２のデータ伝送システム２００が様々なデータノイズ周波数で測定された、データアイの高さ及び幅の例を示すグラフ４００を示している。図４において、横軸は、周波数をＨｚで表し、左縦軸は、アイの高さをミリボルト（ｍＶ）で表し、右縦軸は、アイの幅をｐｓで表す。グラフ４００には、本明細書に開示されるＶ_ＲＥＦ混合技術を使用したデータアイのアイの高さを示す波形４１０と、従来のＶ_ＲＥＦ生成技術を使用したデータアイのアイの高さを示す波形４２０と、本明細書に開示されるＶ_ＲＥＦ混合技術を使用したデータアイのアイの幅を示す波形４３０と、従来のＶ_ＲＥＦ生成技術を使用したデータアイのアイの高さを示す波形４４０と、を含む４つの波形が示されている。波形４１０及び波形４２０から分かるように、アイの高さは、約５００ＭＨｚまでの電圧ノイズ周波数を通して０．８ボルトの電源に対して約３７ｍＶほど改善し、その後、約９５０ＭＨｚでクロスオーバ点に達するまで徐々に低下する。アイの幅は、全ての電圧ノイズ周波数にわたって一貫しているがあまり劇的でない改善を示す。特に重要な電圧ノイズ周波数、すなわち、１００ＭＨｚでは、アイの高さは２４ｍＶだけ改善され、アイの幅は０．８ｐｓだけ改善される。

【0027】

図５は、いくつかの実施形態による、多値データ伝送システムにおいて有用なデータ伝送システム５００の部分ブロック図及び部分概略図である。データ伝送システム５００は、集積回路５１０と、集積回路５３０と、伝送媒体５５０と、を含む。

【0028】

集積回路５１０は、四値パルス振幅変調（ＰＡＭ４）受信機５１１と、スライスレベル生成器５１２と、分圧器５２０と、を含む。ＰＡＭ４受信機５１１は、集積回路５１０のボンディングパッドに接続された信号入力部と、基準入力部と、「Ｄ_ＩＮＡ［１：０］」とラベルされた復号電圧信号を提供するための出力部と、Ｖ_{ＰＨＹ－Ａ}を受信するための電源入力部と、を有する。スライスレベル生成器５１２は、Ｖ_ＲＥＦＡを受信するための入力部と、Ｖ_{ＰＨＹ－Ａ}を受信するための電源入力部と、ＰＡＭ４受信機５１１の第２の入力部に接続され、３つのスライスレベルを供給する出力部と、を有する。分圧器５２０は、抵抗器５２１と、回路素子５２２と、を含む。抵抗器５２１は、Ｖ_{ＰＨＹ－Ａ}を受信するための第１の端子と、Ｖ_ＲＥＦＡを形成し、集積回路５１０の第２の端子に接続された第２の端子と、を有する。回路素子５２２は、抵抗器５２１の第２の端子に接続された第１の端子と、接地された第２の端子と、を有する。分圧器２２０におけるように、いくつかの実施形態では、回路素子５２２は、抵抗器５２１の第２の端子に接続された第１の端子と、接地された第２の端子と、を有する、調整可能電流源によって実装されている。その他の実施形態では、回路素子５２２は、抵抗器５２１の第２の端子に接続された第１の端子と、接地された第２の端子と、を有する調整可能抵抗器によって実装されている。更にその他の実施形態では、回路素子５２２は、調整可能電流源と調整可能抵抗器との組合せによって実装されている。

【0029】

集積回路５３０は、ＰＡＭ４伝送機５３１と、ドライバ５３５と、を含む。ＰＡＭ４伝送機５３１は、「Ｄ_ＯＵＴＢ［１：０］」とラベルされた２ビットの出力信号を受信するための入力部と、Ｖ_{ＰＨＹ－Ｂ}を受信するための電源入力部と、Ｖ_ＲＥＦＢを受信するための基準入力部と、集積回路５３０の第１の端子に接続された出力部と、を有する。ドライバ５３５は、「１」とラベルされた論理高（ハイ）電圧レベルを受信するための入力部と、集積回路２３０の第１の端子に接続された出力部と、Ｖ_{ＰＨＹ－Ｂ}を受信するための電源入力部と、を有する。

【0030】

伝送媒体５５０は、導体５５１と、導体５５２と、を含む。導体５５１は、集積回路５３０の第１の端子に接続された第１の端部と、集積回路５１０の第１の端子に接続された第２の端部と、を有する。導体５５２は、集積回路５３０の第２の端子に接続された第１の端部と、集積回路５１０の第２の端子に接続された第２の端部と、を有する。ドライバ５３５及び分圧器５２０は、導体５５２によって一緒に接続され、基準電圧生成回路５６０を形成する。

【0031】

データ伝送システム５００は、図２のデータ伝送システム２００とほぼ同様に動作するが、ＰＡＭ４の符号化及び復号化を実施する。ＰＡＭ４は、各クロックエッジで伝送される４つの電圧レベルのうち何れかとして２ビットのデータを符号化することによって、所定のクロック周波数に対するデータ伝送スループットの効果的な倍増を可能にする。ＰＡＭ４によれば、電圧レベルは、以下の表１に示されるように、４つのレベルに符号化される。

【0032】

【表1】

【0033】

電圧を適切なシンボル及びそれに対応するデータに復号するために、スライスレベル生成器５１２は、１／４Ｖ_{ＰＨＹ－Ａ}、１／２Ｖ_{ＰＨＹ－Ａ}、及び、３／４Ｖ_{ＰＨＹ－Ａ}に等しい値で、３つのスライスレベルを生成させる。スライスレベル生成器５１２は、様々な方法で、Ｖ_ＲＥＦＡに基づいて、集積回路５１０及び集積回路５３０から混合された電源ノイズを注入しながら、３つのスライスレベルを生成させ得る。一例では、集積回路５１０及び集積回路５３０は、Ｖ_{ＰＨＹ－Ａ}及びＶ_{ＰＨＹ－Ｂ}の電圧の半分で、Ｖ_ＲＥＦＡ及びＶ_ＲＥＦＢを生成させる。この場合、スライスレベル生成器５１２は、Ｖ_{ＰＨＹ－Ａ}電源と接地との間に、４つの等しい値の抵抗器のストリングを組み込み、上部抵抗器と上部中間抵抗器との間の接続点において、３／４Ｖ_{ＰＨＹ－Ａ}の値を生成し、下部中間抵抗器と下部抵抗器との間の接続点において、１／４Ｖ_{ＰＨＹ－Ａ}の値を生成させる。本例では、バッファは、Ｖ_ＲＥＦＡを受信するための入力部と、上部中間抵抗器と下部中間抵抗器との間の接続点を駆動するための出力部と、を有する。Ｖ_ＲＥＦＡは、集積回路５１０及び集積回路５３０の両方のＰＤＮからのノイズを混合するので、スライスレベル生成器５１２は、これらのノイズ要素の両方を有するスライスレベルを出力する。通信リンクの両端から混合された電源ノイズを有する基準電圧を使用することによって、データアイは、バイナリ信号伝送について上述したような、改善されたアイの開度を示す。

【0034】

いくつかの実施形態では、抵抗器ストリング内の抵抗器は、プログラム可能にされてもよく、データアイ内のレベルのクロスオーバ点においてスライスレベルを設定するようにトレーニングされ得る。例えば、データアイは、データアイの中心をより高く又はより低く歪める非対称性を示す場合がある。較正プロセスを使用して、更によりロバストなデータ伝送及びデータ受信のために、これらの調整が行われ得る。

【0035】

したがって、本明細書に開示される技術を使用して、非バイナリシンボル、すなわち、クロックエッジごとに３つ以上の状態を有するシンボルを伝送することによって、データ伝送帯域幅を改善し得る。ノイズ軽減技術は、そうでなければ既存のクロック速度でＰＡＭ４シンボルにおいて使用される４つの電圧レベルを復号するためには十分にロバストではないシステムにおけるＰＡＭ４の受信を可能にし得ると考えられる。

【0036】

本明細書に記載される基準電圧生成回路又はその任意の部分を含む集積回路又は複数の集積回路は、プログラムによって読み取ることができ、集積回路を製造するために直接的又は間接的に使用することができるデータベース又は他のデータ構造の形態で、コンピュータアクセス可能データ構造によって記述又は表現することができる。例えば、本データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高位設計言語（ＨＤＬ）におけるハードウェア機能の挙動レベル記述又はレジスタ転送レベル（ＲＴＬ）記述であってもよい。記述は、合成ライブラリからゲートのリストを含むネットリストを生成するために記述を合成することができる合成ツールによって読み取られてもよい。ネットリストは、集積回路を含むハードウェアの機能も表すゲートのセットを含む。ネットリストは、次に、マスクに適用される幾何学的形状を記述するデータセットを生成するために配置され、ルーティングされてもよい。次に、マスクを、様々な半導体製造工程で使用して、集積回路を製造してもよい。代替的に、コンピュータアクセス可能記憶媒体上のデータベースは、所望の場合、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット、又は、グラフィック・データ・システム（Graphic Data System、ＧＤＳ）ＩＩデータであってもよい。

【0037】

特定の実施形態を説明してきたが、これらの実施形態に対する様々な修正が当業者には明らかであろう。例えば、本願は、バイナリ（すなわち、二値）データ伝送及び受信システムを詳細に説明しているが、いくつかの実施形態では、ノイズ緩和は、ＰＡＭ４等のように、クロックエッジごとに２ビット以上を伝送するデータ伝送システムにおいて使用され得る。更に、基準電圧生成回路の異なる部分を、集積回路の異なる部分に実装し得る。また、基準電圧生成回路は、伝送媒体の両端又は一端のみに、分圧器及び／又はドライバを有し得る。開示されている技術は、高速データ伝送を使用する多種多様な集積回路に適用可能である。１つの特定の例では、一方の集積回路は、データプロセッサ、システム・オン・チップ（ＳＯＣ）又はグラフィックス処理ユニット（ＧＰＵ）であってもよく、他方の集積回路は、ＤＤＲ又はｇＤＤＲ ＳＤＲＡＭであるが、本明細書に記載される技術は、多くの他のタイプの集積回路と共に使用され得る。また、伝送媒体は、実施形態間で異なっていてもよく、プリント回路基板配線、ボンドワイヤ、シリコン貫通ビア（ＴＳＶ）等を含んでもよい。

【0038】

したがって、添付の特許請求の範囲は、開示された実施形態の範囲に含まれる開示された実施形態の全ての変更を網羅することを意図している。

【図1】

【図2】

【図3】

【図4】

【図5】

【手続補正書】

【提出日】2024-03-12

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

データ伝送システムであって、
接地に対する第１の電源電圧によって電力供給される送信機であって、データ出力信号を受信するための入力部と、出力部と、を有する送信機を備える、第１の回路と、
接地に対する第２の電源電圧によって電力供給される受信機であって、前記送信機の前記出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する受信機を備える、第２の回路と、
前記第１の電源電圧に基づいて前記第１の回路によって生成された第１の信号と、前記第２の電源電圧に基づいて前記第２の回路によって生成された第２の信号と、を混合することによって前記基準電圧を形成する基準電圧生成回路と、を備える、
データ伝送システム。

【請求項2】

前記基準電圧生成回路は、
所定の信号を受信するための入力部と、前記第１の電源電圧を基準とする前記第１の信号を提供するための出力部と、を有するドライバと、
第２の電源電圧端子から電力供給される分圧器であって、前記ドライバの前記出力部及び前記受信機の前記第２の入力部に連結されており、前記基準電圧を前記受信機に供給する分圧器と、を備える、
請求項１のデータ伝送システム。

【請求項3】

前記送信機及び前記ドライバは、第１の集積回路上にあり、
前記受信機及び前記分圧器は、第２の集積回路上にある、
請求項２のデータ伝送システム。

【請求項4】

前記分圧器は、
前記第２の電源電圧を受信するための第１の端子と、前記ドライバの前記出力部に連結され、前記基準電圧を形成する第２の端子と、を有する抵抗器と、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する第２の回路素子と、を備える、
請求項２のデータ伝送システム。

【請求項5】

前記第２の回路素子は、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する可変電流源を備える、
請求項４のデータ伝送システム。

【請求項6】

前記第２の回路素子は、
前記抵抗器の前記第２の端子に連結された第１の端子と、接地に連結された第２の端子と、を有する可変抵抗器を備える、
請求項４のデータ伝送システム。

【請求項7】

データ伝送システムであって、
第１の電源電圧によって電力供給される送信機であって、データ出力信号を受信するための入力部と、出力部と、を有する送信機と、
第２の電源電圧によって電力供給される受信機であって、前記送信機の前記出力部に連結された第１の入力部と、基準電圧を受信するための第２の入力部と、データ入力信号を提供するための出力部と、を有する受信機と、
基準電圧生成回路と、を備え、
前記基準電圧生成回路は、
前記第１の電源電圧によって電力供給されるドライバであって、所定の信号を受信するための入力部と、出力部と、を有するドライバと、
前記第２の電源電圧によって電力供給される分圧器であって、前記ドライバの前記出力部及び前記受信機の前記第２の入力部に連結されており、前記基準電圧を前記受信機に供給する分圧器と、を備える、
データ伝送システム。

【請求項8】

前記送信機は、第１の集積回路上にあり、
前記受信機は、第２の集積回路上にあり、
前記送信機の前記出力部は、導体を介して前記受信機の前記第１の入力部に連結されている、
請求項７のデータ伝送システム。

【請求項9】

前記第１の電源電圧によって電力供給されるデータストローブドライバであって、データストローブ信号を提供するための出力部を有するデータストローブドライバと、
前記第２の電源電圧によって電力供給されるデータストローブ受信機であって、前記データストローブドライバの前記出力部に連結された第１の入力部と、前記基準電圧を受信するための第２の入力部と、出力部と、を有するデータストローブ受信機と、
前記受信機の前記出力部に連結されたデータ入力部と、前記データストローブ受信機の前記出力部に連結されたクロック入力部と、ラッチされたデータ信号を提供するための出力部と、を有するラッチと、を更に備える、
請求項７のデータ伝送システム。

【請求項10】

前記受信機は、少なくとも１つの追加の電圧レベルを受信するための入力部を有し、前記受信機の出力は、マルチビットデジタル信号であり、前記受信することは、前記マルチビットデジタル信号を復号するために前記少なくとも１つの追加の電圧レベルを使用し、
前記データ伝送システムは、前記基準電圧を受信するための入力部と、前記少なくとも１つの追加の電圧レベルを複数のスライスレベルとして提供するために前記受信機の前記第２の入力部に連結された出力部と、を有するスライスレベル発生器を更に備える、
請求項７のデータ伝送システム。

【請求項11】

方法であって、
第１の電源電圧で動作する第１の集積回路であって、第１の電圧基準端子を有する第１の集積回路の送信機からデータ信号を伝送することと、
第２の電源電圧で動作する第２の集積回路であって、第２の電圧基準端子を有する第２の集積回路の受信機において前記データ信号を受信することであって、前記受信することは、前記データ信号を前記第２の電圧基準端子上の電圧と比較して、受信データ信号を提供することを含む、ことと、
前記第１の電源電圧及び前記第２の電源電圧の両方におけるノイズに基づいて、前記第１の電圧基準端子及び前記第２の電圧基準端子上に共有基準電圧を生成することと、を含む、
方法。

【請求項12】

前記共有基準電圧を生成することは、
前記第１の電圧基準端子を前記第２の電圧基準端子に連結することと、
所定の論理レベルに応じて、前記第１の集積回路及び前記第２の集積回路のうち一方から前記第１の電圧基準端子及び前記第２の電圧基準端子を駆動することと、
基準回路を使用して前記第２の電圧基準端子上の電圧を分圧し、前記分圧することに応じて、前記第１の集積回路及び前記第２の集積回路のうち他方に前記共有基準電圧を形成することと、を含む、
請求項１１の方法。

【請求項13】

前記分圧することは、
前記第２の電源電圧を受信するための第１の端子と、前記第２の電圧基準端子に連結された第２の端子と、を有する抵抗器と、前記第２の電圧基準端子に連結された第１の端子と、接地に連結された第２の端子と、を有する第２の回路素子と、を使用して、前記第２の電圧基準端子上の電圧を分圧することを含む、
請求項１２の方法。

【請求項14】

前記伝送することは、
前記第１の電源電圧を使用して、前記第１の集積回路から前記第２の集積回路へストローブ信号を伝送することを含み、
前記受信することは、
前記第２の電源電圧及び前記共有基準電圧を使用して、前記第２の集積回路において前記ストローブ信号を受信して、受信ストローブ信号を形成することと、
前記受信ストローブ信号を使用して、前記受信データ信号をラッチすることと、を含む、
請求項１１の方法。

【請求項15】

前記伝送することは、
前記第２の集積回路の送信機から第２のデータ信号を伝送することと、
前記第１の集積回路の受信機において前記第２のデータ信号を受信することであって、前記受信することは、前記第２のデータ信号を前記第２の電圧基準端子上の電圧と比較して、受信された第２のデータ信号を提供することを含む、ことと、を含む、
請求項１１の方法。

【国際調査報告】