特表 2024-534993 プラズマ中のイオンエネルギー分布をデジタル制御するための方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-26

(54)【発明の名称】プラズマ中のイオンエネルギー分布をデジタル制御するための方法及び装置

(51)【国際特許分類】

   H05H 1/46 20060101AFI20240918BHJP

   C23C 16/50 20060101ALI20240918BHJP

   H01L 21/3065 20060101ALI20240918BHJP

   H01L 21/31 20060101ALI20240918BHJP

【ＦＩ】

H05H1/46 R

C23C16/50

H01L21/302 101B

H01L21/31 C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024515650

(86)(22)【出願日】2022-08-18

(85)【翻訳文提出日】2024-05-02

(86)【国際出願番号】 US2022040803

(87)【国際公開番号】W WO2023038773

(87)【国際公開日】2023-03-16

(31)【優先権主張番号】63/242,410

(32)【優先日】2021-09-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ラーマスワーミ， カーティク

(72)【発明者】

【氏名】ヤン， ヤン

(72)【発明者】

【氏名】クオ， ユエ

【テーマコード（参考）】

2G084

4K030

5F004

5F045

【Ｆターム（参考）】

2G084AA02

2G084AA04

2G084AA05

2G084AA08

2G084BB05

2G084CC09

2G084CC12

2G084DD02

2G084DD15

2G084DD38

2G084HH06

2G084HH24

2G084HH26

4K030FA01

4K030GA02

4K030KA30

4K030LA15

5F004BA04

5F004BB12

5F004BB13

5F004BB18

5F004BB22

5F004BB23

5F004BB29

5F004BD04

5F004CA03

5F004CA06

5F045AA08

5F045DP03

5F045EC05

5F045EH14

5F045EH20

5F045EM05

5F045EM09

5F045GB08

5F045GB15

(57)【要約】

本明細書で提供される複数の実施形態は、概して、処理チャンバ内で基板をプラズマ処理するための波形の生成のための装置、プラズマ処理システム、及び方法を含む。本開示の複数の実施形態は、波形を生成する第１の段階中に、第１の電圧供給源を出力ノードに結合すること、波形を生成する第２の段階中に、第１のキャパシタを出力ノードと電気接地ノードとの間に結合すること、及び、波形を生成する第３の段階中に、第１のキャパシタと第２のキャパシタとを直列経路で出力ノードと電気接地ノードとの間に結合することを含む、疑似階段電圧波形を生成するための装置及び方法を含む。
【選択図】図５

【特許請求の範囲】

【請求項1】

波形生成器であって、
第１の電圧供給源、
前記第１の電圧供給源と前記波形生成器の出力ノードとの間に結合された第１のスイッチ、
第２のスイッチ、並びに
キャパシタアレイを備え、前記第２のスイッチが前記出力ノードと前記キャパシタアレイとの間に結合され、前記キャパシタアレイは、
前記第２のスイッチに結合された第１のキャパシタ、
前記第１のキャパシタと電気接地ノードとの間に結合された第３のスイッチ、
前記第１のキャパシタと前記第３のスイッチとの間に選択的に結合される第２のキャパシタ、及び
前記第２のキャパシタと前記電気接地ノードとの間に結合された第４のスイッチを備える、波形生成器。

【請求項2】

前記キャパシタアレイに結合された充電回路を更に備える、請求項１に記載の波形生成器。

【請求項3】

前記充電回路は、前記第１のキャパシタと前記第２のキャパシタとの各々に選択的に結合される第２の電圧供給源を備える、請求項２に記載の波形生成器。

【請求項4】

前記充電回路は、
前記第２の電圧供給源と前記第１のキャパシタとの間に結合された第５のスイッチ、及び
前記第５のスイッチと前記第２のキャパシタとの間に結合された第６のスイッチを更に備える、請求項３に記載の波形生成器。

【請求項5】

前記充電回路は、前記第１のキャパシタと前記第３のスイッチとの間のノード、及び、前記第２のキャパシタと前記第６のスイッチとの間のノード、に結合された第７のスイッチを更に備える、請求項４に記載の波形生成器。

【請求項6】

前記第２の電圧供給源は、第３のキャパシタに選択的に結合される、請求項４に記載の波形生成器。

【請求項7】

前記充電回路は、
前記第６のスイッチと前記第３のキャパシタとの間に結合された第９のスイッチ、並びに
前記第２のキャパシタと第４のスイッチとの間のノード、及び、前記第３のキャパシタと前記第９のスイッチとの間のノード、に結合された第８のスイッチを更に備える、請求項６に記載の波形生成器。

【請求項8】

前記第１の電圧供給源と前記第２の電圧供給源とは、各々、直流（DC）電圧源を含む、請求項３に記載の波形生成器。

【請求項9】

前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、及び前記第４のスイッチは、各々、トランジスタを含む、請求項１に記載の波形生成器。

【請求項10】

前記波形生成器の前記出力ノードは、処理チャンバに結合されている、請求項１に記載の波形生成器。

【請求項11】

波形を生成する第１の段階中に、第１の電圧供給源を出力ノードに結合すること、
前記波形を生成する第２の段階中に、第１のキャパシタを前記出力ノードと電気接地ノードとの間に結合すること、及び
前記波形を生成する第３の段階中に、前記第１のキャパシタと第２のキャパシタとを直列経路で前記出力ノードと前記電気接地ノードとの間に結合することを含む、波形生成器のための方法。

【請求項12】

前記第１の段階中に、前記第１のキャパシタ及び前記第２のキャパシタを充電することを更に含む、請求項１１に記載の方法。

【請求項13】

前記第１のキャパシタ及び前記第２のキャパシタを充電することは、第２の電圧供給源を前記第１のキャパシタ及び前記第２のキャパシタに結合することを含む、請求項１２に記載の方法。

【請求項14】

前記第２の段階中に、前記第１のキャパシタに蓄積された負の電圧を前記出力ノードに提供することを更に含む、請求項１１に記載の方法。

【請求項15】

負の電圧を前記出力ノードに提供することを更に含み、前記負の電圧は、前記第１のキャパシタと前記第２のキャパシタとに蓄積された電圧の和である、請求項１１に記載の方法。

【請求項16】

メモリ、並びに
前記メモリに結合された１以上のプロセッサを備える、波形生成のための装置であって、前記メモリ及び前記１以上のプロセッサは、
波形を生成する第１の段階中に、第１の電圧供給源を出力ノードに結合すること、
前記波形を生成する第２の段階中に、第１のキャパシタを前記出力ノードと電気接地ノードとの間に結合すること、及び
前記波形を生成する第３の段階中に、前記第１のキャパシタと第２のキャパシタとを直列経路で前記出力ノードと前記電気接地ノードとの間に結合すること、を実行するように構成されている、装置。

【請求項17】

前記メモリ及び前記１以上のプロセッサは、前記第１の段階中に、前記第１のキャパシタ及び前記第２のキャパシタを充電するように更に構成されている、請求項１６に記載の装置。

【請求項18】

前記第１のキャパシタ及び前記第２のキャパシタを充電することは、第２の電圧供給源を前記第１のキャパシタ及び前記第２のキャパシタに結合することを含む、請求項１７に記載の装置。

【請求項19】

前記メモリ及び前記１以上のプロセッサは、前記第２の段階中に、前記第１のキャパシタに蓄積された負の電圧を前記出力ノードに提供するように更に構成されている、請求項１６に記載の装置。

【請求項20】

前記メモリ及び前記１以上のプロセッサは、負の電圧を前記出力ノードに提供するように更に構成され、前記負の電圧は、前記第１のキャパシタと前記第２のキャパシタとに蓄積された電圧の和である、請求項１６に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

[0001] 本開示の実施形態は、広くは、半導体デバイス製造に使用されるシステムに関する。特に、本開示の実施形態は、基板を処理するために使用されるプラズマ処理システムに関する。

【背景技術】

【0002】

[0002] 高いアスペクト比のフィーチャを確実に生成することは、次世代の半導体デバイスにとって重要な技術課題の１つである。高いアスペクト比のフィーチャを形成する１つの方法は、プラズマ支援エッチングプロセスを使用する。その場合、処理チャンバ内でプラズマが生成され、プラズマからのイオンが基板の表面に向けて加速され、基板の表面に形成されたマスク層の下方に配置された材料層内に開口部が形成される。

【0003】

[0003] 典型的なプラズマ支援エッチングプロセスでは、処理チャンバ内に配置された基板支持体上に基板が配置され、基板の上にプラズマが生成され、イオンが、プラズマからプラズマシース（すなわち、プラズマと基板の表面との間に生成された電子が枯渇した領域）を横切って基板に向けて加速される。

【0004】

[0004] 従来の高周波（RF）プラズマ支援エッチングプロセスは、RF信号を含む正弦波形をプラズマ処理チャンバ内の電極のうちの１以上に供給するだけであり、シース特性及び生成されたイオンエネルギーを適切に又は所望に制御することができず、望ましくないプラズマ処理結果につながることが判明している。望ましくない処理結果は、マスク層の過剰なスパッタリングや、高いアスペクト比のフィーチャ内の側壁欠陥の発生を含み得る。

【0005】

[0005] したがって、所望のプラズマ支援エッチングプロセス結果を提供することができるプラズマ処理及びバイアス方法が、当該技術分野で必要とされている。

【発明の概要】

【0006】

[0006] 本明細書で提供される複数の実施形態は、概して、処理チャンバ内で基板をプラズマ処理するための波形（例えば、疑似階段電圧波形）を生成するための装置、プラズマ処理システム、及び方法を含む。

【0007】

[0007] 幾つか実施形態は、波形生成器を対象とする。波形生成器は、概して、第１の電圧供給源、第１の電圧供給源と波形生成器の出力ノードとの間に結合された第１のスイッチ、第２のスイッチ、及びキャパシタアレイを含む。その場合、第２のスイッチは、出力ノードとキャパシタアレイとの間に結合される。キャパシタアレイは、第２のスイッチに結合された第１のキャパシタ、第１のキャパシタと電気接地ノードとの間に結合された第３のスイッチ、第１のキャパシタと第３のスイッチとの間のノードに選択的に結合される第２のキャパシタ、及び第２のキャパシタと電気接地ノードとの間に結合された第４のスイッチを備える。

【0008】

[0008] 幾つか実施形態は、波形生成のための方法を対象とする。該方法は、概して、波形を生成する第１の段階中に、第１の電圧供給源を出力ノードに結合すること、波形を生成する第２の段階中に、第１のキャパシタを出力ノードと電気接地ノードとの間に結合すること、及び、波形を生成する第３の段階中に、第１のキャパシタと第２のキャパシタとを直列経路で出力ノードと電気接地ノードとの間に結合することを含む。

【0009】

[0009] 幾つか実施形態は、波形生成のための装置を対象とする。該装置は、概して、メモリ、及びメモリに結合された１以上のプロセッサを含む。該メモリ及び１以上のプロセッサは、波形を生成する第１の段階中に、第１の電圧供給源を出力ノードに結合すること、波形を生成する第２の段階中に、第１のキャパシタを出力ノードと電気接地ノードとの間に結合すること、及び、波形を生成する第３の段階中に、第１のキャパシタと第２のキャパシタとを直列経路で出力ノードと電気接地ノードとの間に結合すること、実行するように構成されている。

【0010】

[0010] 本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態を参照することによって行うことができ、その幾つかを添付の図面に示す。しかし、添付図面は例示的な実施形態を示しているに過ぎず、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに留意されたい。

【図面の簡単な説明】

【0011】

【図1】[0011] 本明細書で説明される方法を実施するように構成された、１以上の実施形態による処理システムの概略断面図である。

【図2A】[0012] １以上の実施形態による、処理チャンバの電極に印加され得る電圧波形を示す。

【図2B】[0013] 処理チャンバの電極に印加される電圧波形に起因して基板上に確立された電圧波形を示す。

【図3A】[0014] 単一周波数の励起波形を使用したときの典型的なイオンエネルギー分布（IED）を示す。

【図3B】[0015] 本開示の特定の複数の態様による、IED関数（IEDF）を示すグラフである。

【図4】[0016] 本開示の特定の複数の実施形態による、波形生成器を使用して生成された疑似階段電圧波形を示す。

【図5】[0017] 本開示の特定の複数の態様による、IEDのデジタル制御のための波形生成器の例示的な一実施態様を示す。

【図6】[0018] 本開示の特定の複数の態様による、図５の波形生成器のスイッチの状態を示すタイミング図である。

【図7】[0019] 本開示の特定の複数の態様による、波形生成のための方法を示すプロセスフロー図である。

【発明を実施するための形態】

【0012】

[0020] 技術ノードが２nmに向けて進歩するにつれて、より高いアスペクト比を有するより小さいフィーチャの製造は、プラズマ処理のための原子精度（atomic precision）を必要とする。プラズマイオンが主要な役割を果たすエッチングプロセスでは、イオンエネルギー制御が半導体機器産業にとって困難である。従来の高周波（RF）バイアス技法は、プラズマを励起し、基板の表面と相互作用するイオンを加速するために、正弦波を使用する。

【0013】

[0021] 本開示の幾つかの実施形態は、概して、プラズマ中のイオンエネルギー分布（IED）を制御するための疑似階段電圧波形を生成するための技法を対象とする。例えば、本明細書で説明される技法は、IEDのデジタル制御を可能にし得る。その場合、キャパシタ（例えば、集積回路の外部）、スイッチ、及び直流（DC）電力供給源のネットワークを使用して、疑似階段電圧波形を生成し、プラズマ処理システム内の電極（静電チャック内の電極など）に負の電圧を維持する。それは、電極の上に配置された基板が、プラズマからの正のイオン電流によって放電されているときである。基板が正のイオン電流によって放電されている間、電極に一定な負の電圧を維持するプロセスは、電流補償と呼ばれる。この技法は、処理チャンバコントローラからのデジタルコマンドを介して、複数のイオンエネルギーピークを生成することによって、IEDの精密な制御を提供し得る。

【0014】

[0022] 本明細書で説明される技法は、イオンエネルギー制御のための従来の方法を超える幾つかの利点を提供する。例えば、幾つかの従来の方法は、単一のエネルギーピークの生成を可能にするが、本明細書で説明される技法は、仕様を満たすように調整され得る複数のイオンエネルギーピークを生成することができる。更に、幾つかの従来の方法は、電流補償を実施するために、外部電流源を使用するが、本開示の複数の実施形態は、外部電流源を使用することなしに、電流補償を実施し、ハードウェアの面積消費を低減させる。本明細書で説明される技法はまた、より高い選択性で異なる材料をエッチングし、膜特性を改善した膜の堆積も可能にし得る。更に、本明細書で説明される技法は、周期的な過渡レジームで動作することによって、高周波（RF）電流の戻りが悪い処理チャンバ内で基板バイアスを生成することができる。

【0015】

プラズマ処理システムの複数の実施例
[0023] 図１は、本明細書で説明される複数のプラズマ処理方法のうちの１以上を実施するように構成された、処理システム１０の概略断面図である。幾つか実施形態では、処理システム１０が、反応性イオンエッチング（RIE）プラズマ処理などの、プラズマ支援エッチングプロセス用に構成されている。しかし、本明細書で説明される複数の実施形態はまた、プラズマ堆積プロセス、例えば、プラズマ化学気相堆積（PECVD）プロセス、プラズマ物理的気相堆積（PEPVD）プロセス、プラズマ原子層堆積（PEALD）プロセス、プラズマ処理プロセス、又はプラズマベースのイオン注入プロセス（例えば、プラズマドーピング（PLAD）プロセス）などの、他のプラズマ支援プロセスで使用されるように構成された処理システムと共に使用されてよいことに留意されたい。

【0016】

[0024] 図示されているように、処理システム１０は、容量結合プラズマ（CCP）を形成するように構成されている。その場合、処理チャンバ１００が、処理空間１２９内に配置された上側電極（例えば、チャンバリッド１２３）を含む。上側電極は、これもまた処理空間１２９内に配置された下側電極（例えば、基板支持アセンブリ１３６）と対向する。典型的な容量結合プラズマ（CCP）処理システムでは、高周波（RF）源（例えば、RF生成器１１８）が、上側電極又は下側電極のうちの一方に電気的に結合され、プラズマ（例えば、プラズマ１０１）を点火して維持するように構成されたRF信号を供給する。この構成では、プラズマが、上側電極と下側電極の各々に容量結合され、それらの間の処理領域内に配置される。典型的には、上側電極又は下側電極のうちの他方が、接地又は第２のRF電源に結合される。支持ベース１０７などの基板支持アセンブリ１３６の１以上の構成要素が、プラズマ生成器アセンブリ１６３に電気的に結合される。プラズマ生成器アセンブリ１６３は、RF生成器１１８を含み、チャンバリッド１２３は、接地に電気的に結合されている。図示されているように、処理システム１０は、処理チャンバ１００、支持アセンブリ１３６、及びシステムコントローラ１２６を含む。

【0017】

[0025] 処理チャンバ１００は、典型的には、チャンバ本体１１３を含む。チャンバ本体１１３は、チャンバリッド１２３、１以上の側壁１２２、及びチャンバベース１２４を含む。それらは、集合的に処理空間１２９を画定する。１以上の側壁１２２及びチャンバベース１２４は、概して、処理チャンバ１００の要素用の構造的支持を形成するようにサイズ決定され成形された材料であって、それらに印加される圧力及び更なるエネルギーに耐えるように構成された材料を含む。一方で、プラズマ１０１は、処理中に処理チャンバ１００の処理空間１２９内で維持される減圧環境内で生成される。一実施例では、１以上の側壁１２２及びチャンバベース１２４が、アルミニウム、アルミニウム合金、又はステンレス鋼合金などの、金属から形成される。

【0018】

[0026] チャンバリッド１２３を貫通して配置されたガス入口１２８は、処理空間１２９に流体連通した処理ガス源１１９から、１種類以上の処理ガスを処理空間１２９に供給するために使用される。基板１０３は、１以上の側壁１２２のうちの１つ内の開口部（図示せず）を通して、処理空間１２９の中に装填され、処理空間１２９から取り出される。該開口部は、基板１０３のプラズマ処理中にスリットバルブ（図示せず）によって密封される。

【0019】

[0027] システムコントローラ１２６がまた、本明細書で処理チャンバコントローラとも呼ばれ、中央処理装置（CPU）１３３、メモリ１３４、及びサポート回路１３５を含む。システムコントローラ１２６は、基板１０３を処理するために使用されるプロセスシーケンス（本明細書で説明される基板バイアス方法を含む）を制御するために使用される。CPU１３３は、処理チャンバ及び処理チャンバと関連するサブプロセッサを制御するための、産業設定で使用されるように構成された汎用コンピュータプロセッサである。本明細書で説明されるメモリ１３４は、一般に不揮発性メモリであり、ランダムアクセスメモリ、リードオンリーメモリ、フロッピー若しくはハードディスクドライブ、又は他の適切な形態のデジタルストレージ（ローカル若しくはリモート）を含んでよい。サポート回路１３５は、従来からCPU１３３に結合されており、キャッシュ、クロック回路、入／出力サブシステム、電源など、及びこれらの組み合わせを備える。ソフトウェア指示命令（プログラム）及びデータが、CPU１３３内のプロセッサに指示命令するために符号化され、メモリ１３４内に記憶され得る。システムコントローラ１２６内のCPU１３３によって読み取り可能なソフトウェアプログラム（又はコンピュータ指示命令）は、どの作業が処理システム１０内の構成要素によって実行可能であるかを特定する。

【0020】

[0028] 典型的には、プログラムが、システムコントローラ１２６内のCPU１３３によって読み取り可能であり、コードを含む。該コードは、プロセッサ（CPU１３３）によって実行されると、本明細書で説明されるプラズマ処理スキームに関連する作業を実行する。該プログラムは、指示命令を含んでよい。該指示命令は、処理システム１０内の様々なハードウェア及び電気部品を制御するために使用される。それによって、本明細書で説明される方法を実施するために使用される、様々なプロセス作業及び様々なプロセスシーケンスを実行する。一実施形態では、プログラムが、図４～図７に関連して以下で説明される動作のうちの１以上を実行するために使用される指示命令を含む。

【0021】

[0029] 処理システムは、プラズマ生成器アセンブリ１６３、第１のパルス電圧（PV）波形をバイアス電極１０４において確立するための第１のPV源アセンブリ１９６、及び第２のPV波形を縁部制御電極１１５において確立するための第２のPV源アセンブリ１９７を含んでよい。第１のPV波形又は第２のPV波形は、図４、図５、及び図６に関して本明細書でより詳細に説明されるように、波形生成器を使用して生成されてよい。幾つかの実施形態では、プラズマ生成器アセンブリ１６３が、支持ベース１０７（例えば、電極又はカソード）にRF信号を供給する。支持ベース１０７は、基板支持アセンブリ１３６とチャンバリッド１２３との間に配置された処理領域内でプラズマ１０１を生成する（維持する及び／又は点火する）ために使用されてよい。幾つかの実施形態では、RF生成器１１８が、１MHz以上、又は約２MHz以上、例えば約１３．５６MHz以上などの、周波数を有するRF信号を供給するように構成される。

【0022】

[0030] 上述されたように、幾つかの実施形態では、プラズマ生成器アセンブリ１６３が、RF生成器１１８及びRF生成器アセンブリ１６０を含み、概して、システムコントローラ１２６から提供される制御信号に基いて、所望な量の連続波（CW）又はパルスRF電力を、所望の実質的に一定な正弦波形の周波数で、基板支持アセンブリ１３６の支持ベース１０７に供給するように構成されている。処理中に、プラズマ生成器アセンブリ１６３は、基板支持体１０５に近接して且つ基板支持アセンブリ１３６内に配置された支持ベース１０７に、RF電力（例えば、RF信号）を供給するように構成されている。支持ベース１０７に供給されるRF電力は、処理空間１２９内に配置された処理ガスの処理プラズマ１０１を点火し維持するように構成される。

【0023】

[0031] 幾つかの実施形態では、支持ベース１０７が、両方ともRF生成器アセンブリ１６０内に配置されている、RF整合回路１６２と第１のフィルタアセンブリ１６１を介して、RF生成器１１８に電気的に結合されたRF電極である。第１のフィルタアセンブリ１６１は、PV波形生成器１５０の出力によって生成された電流が、RF電力供給ライン１６７を通って流れ、RF生成器１１８に損傷を与えることを実質的に防止するように構成された１以上の電気素子を含む。第１のフィルタアセンブリ１６１は、PV波形生成器１５０内のPVパルス生成器PG1から生成されるPV信号に対して高インピーダンス（例えば、高Ｚ）として作用し、したがって、RF整合回路１６２及びRF生成器１１８への電流の流れを阻止する。

【0024】

[0032] 幾つかの実施形態では、RF生成器アセンブリ１６０及びRF生成器１１８が、処理空間１２９内に配置された処理ガス、及び、RF生成器１１８によって支持ベース１０７に供給されたRF電力（RF信号）によって生成された電場を使用して、処理プラズマ１０１を点火し維持するために使用される。処理空間１２９は、減圧出口１２０を介して１以上の専用減圧ポンプに流体結合されている。１以上の専用減圧ポンプは、処理空間１２９を準大気圧状態に維持し、処理空間１２９から処理ガス及び／又は他のガスを排気する。幾つかの実施形態では、処理空間１２９内に配置された基板支持アセンブリ１３６が、接地され且つチャンバベース１２４を貫通して延在する支持シャフト１３８上に配置される。しかし、幾つかの実施形態では、RF生成器アセンブリ１６０が、支持ベース１０７に対して基板支持体１０５内に配置されたバイアス電極１０４にRF電力を供給するように構成される。

【0025】

[0033] 短く上述されたように、基板支持アセンブリ１３６は、概して、基板支持体１０５（例えば、ESC基板支持体）及び支持ベース１０７を含む。幾つかの実施形態では、基板支持アセンブリ１３６が、以下で更に説明されるように、絶縁体プレート１１１及び接地プレート１１２を更に含み得る。支持ベース１０７は、絶縁体プレート１１１によってチャンバベース１２４から電気的に絶縁され、接地プレート１１２は、絶縁体プレート１１１とチャンバベース１２４との間に挿入されている。基板支持体１０５は、支持ベース１０７と熱的に結合され、支持ベース１０７上に配置されている。幾つかの実施形態では、支持ベース１０７が、基板処理中に、基板支持体１０５及び基板支持体１０５上に配置された基板１０３の温度を調節するように構成されている。

【0026】

[0034] 典型的には、基板支持体１０５が、誘電材料（例えば、耐食性金属酸化物材料又は金属窒化物材料などのバルク焼結セラミック材料）で形成され、これは、例えば、、酸化アルミニウム（Al₂O₃）、窒化アルミニウム（AlN）、酸化チタン（TiO）、窒化チタン（TiN）、酸化イットリウム（Y₂O₃）、これらの混合物、又はこれらの組み合わせである。本明細書の複数の実施形態では、基板支持体１０５が、その誘電材料内に埋め込まれたバイアス電極１０４を更に含む。幾つかの実施形態では、バイアス電極１０４の上の処理領域内でプラズマ１０１を維持するために使用されるRF電力の１以上の特性が、バイアス電極１０４において確立されたRF波形を測定することによって特定及び／又はモニタされる。

【0027】

[0035] ある構成では、バイアス電極１０４が、基板１０３を基板支持体１０５の基板支持面１０５Ａに固定（すなわち、チャック）するため、及び、本明細書で説明されるパルス電圧バイアススキームのうちの１以上を使用して、基板１０３を処理プラズマ１０１に対してバイアスするために使用される、チャッキングポールである。典型的には、バイアス電極１０４が、１以上の金属メッシュ、箔、プレート、又はこれらの組み合わせなどの、１以上の導電性部品で形成される。

【0028】

［0036］ 幾つかの実施形態では、バイアス電極１０４が、クランピングネットワーク１１６と電気的に結合される。クランピングネットワーク１１６は、同軸電力供給ライン１０６（例えば、同軸ケーブル）などの電気導体を使用して、約－５０００Vと約５０００Vとの間の静的DC電圧などのチャッキング電圧を、バイアス電極１０４に提供する。以下で更に説明されるように、クランピングネットワーク１１６は、バイアス補償回路要素１１６Ａ、DC電源１５５、及び本明細書でブロッキングキャパシタC₅とも呼ばれるバイアス補償モジュールブロッキングキャパシタを含む。ブロッキングキャパシタC₅は、パルス電圧（PV）波形生成器１５０の出力とバイアス電極１０４との間に配置されている。

【0029】

[0037] 基板支持アセンブリ１３６は、縁部制御電極１１５を更に含んでよい。縁部制御電極１１５は、縁部リング１１４の下方に配置され、バイアス電極１０４を取り囲み、及び／又は、バイアス電極１０４の中心から距離を置いて配置される。一般に、回路基板を処理するように構成された処理チャンバ１００では、縁部制御電極１１５が、環形状であり、導電性材料から作製され、バイアス電極１０４の少なくとも一部分を取り囲むように構成されている。図１で示されているような幾つか実施形態では、縁部制御電極１１５が、基板支持体１０５の領域内に配置される。幾つかの実施形態では、図１で示されているように、縁部制御電極１１５が、基板支持体１０５の基板支持面１０５Ａから、バイアス電極１０４と同様な距離（すなわち、Ｚ方向）に配置された、導電性メッシュ、箔、及び／又はプレートを含む。幾つかの他の実施形態では、縁部制御電極１１５が、石英管１１０の領域上に又は石英管１１０の領域内に配置された、導電性メッシュ、箔、及び／又はプレートを含む。石英管１１０は、バイアス電極１０４及び／又は基板支持体１０５の少なくとも一部分を取り囲む代替的に、幾つかの他の実施形態（図示せず）では、縁部制御電極１１５が、基板支持体１０５上に隣接して配置される縁部リング１１４内に配置されるか、又はそれと結合される。この構成では、縁部リング１１４が、半導体又は誘電材料（例えば、AlNなど）から形成される。

【0030】

[0038] 縁部制御電極１１５は、バイアス電極１０４をバイアスするために使用されるPV波形生成器１５０とは異なるPV波形生成器を使用してバイアスをかけることができる。幾つかの実施形態では、縁部制御電極１１５が、バイアス電極１０４をバイアスするためにも使用されるPV波形生成器１５０を使用してバイアスされ得る。それは、電力の一部を縁部制御電極１１５に分割することによる。ある構成では、第１のPV源アセンブリ１９６の第１のPV波形生成器１５０が、バイアス電極１０４をバイアスするように構成され、第２のPV源アセンブリ１９７の第２のPV波形生成器１５０は、縁部制御電極１１５をバイアスするように構成される。

【0031】

[0039] 電力供給ライン１５７は、第１のPV源アセンブリ１９６のPV波形生成器１５０の出力を、任意選択的なフィルタアセンブリ１５１及びバイアス電極１０４と電気的に接続する。以下の説明では主に、PV波形生成器１５０をバイアス電極１０４に結合するために使用される第１のPV源アセンブリ１９６の電力供給ライン１５７について説明するが、PV波形生成器１５０を縁部制御電極１１５に結合する第２のPV源アセンブリ１９７の電圧供給ライン１５８は、同じ又は同様な構成要素を含むことになる。電圧供給ライン１５７の様々な部分内の（１以上の）電気導体は、以下のものを含む。すなわち、（ａ）剛性同軸ケーブルと直列に接続された可撓性同軸ケーブルなどの同軸ケーブルの１つ又は組み合わせ、（ｂ）絶縁された高電圧コロナ抵抗性回路用電線、（ｃ）裸線、（ｄ）金属ロッド、（ｅ）電気コネクタ、又は（ｆ）（ａ）～（ｅ）の電気素子の任意の組み合わせである。任意選択的なフィルタアセンブリ１５１は、RF生成器１１８の出力によって生成された電流が、電力供給ライン１５７を通って流れ、PV波形生成器１５０に損傷を与えることを実質的に防止するように構成された１以上の電気素子を含む。任意選択的なフィルタアセンブリ１５１は、RF生成器１１８によって生成されたRF信号に対する高インビーダンス（例えば、高Ｚ）として作用し、したがって、PV波形生成器１５０への電流の流れを阻止する。

【0032】

[0040] 第２のPV源アセンブリ１９７は、クランピングネットワーク１１６を含む。それによって、縁部制御電極１１５に印加されるバイアスは、第１のPV源アセンブリ１９６内に結合されたクランピングネットワーク１１６によってバイアス電極１０４に印加されるバイアスと同様に構成され得る。同様に構成されたPV波形及びクランピング電圧をバイアス電極１０４及び縁部制御電極１１５に印加することは、処理中の基板の表面にわたるプラズマの均一性を改善するのに役立ち、したがって、プラズマ処理プロセスの結果を改善することができる。

【0033】

[0041] 幾つかの実施形態では、処理チャンバ１００が、石英管１１０又はカラーを更に含む。それらは、基板支持体１０５及び／又は支持ベース１０７が、腐食性の処理ガス若しくはプラズマ、洗浄ガス若しくはプラズマ、又はこれらの副生成物と接触することを防止するために、基板支持アセンブリ１３６の部分と少なくとも部分的に外接する。典型的には、石英管１１０、絶縁体プレート１１１、及び接地プレート１１２が、ライナ１０８によって外接される。幾つかの実施形態では、プラズマスクリーン１０９が、カソードライナ１０８と側壁１２２との間に配置されて、ライナ１０８と１以上の側壁１２２との間のプラズマスクリーン１０９の下方の空間内にプラズマが生成するのを防止する。

【0034】

[0042] 図２Ａは、処理チャンバの電極において確立され得る電圧波形を示す。図２Ｂは、処理チャンバ内の電極（例えば、バイアス電極１０４）において別個に確立された、図２Ａで示されている電圧波形と同様な異なる電圧波形に起因して、基板において確立された異なるタイプの電圧波形２２５及び２３０の一例を示す。波形は、図示されているように、２つの段階、すなわちイオン電流段階２０５とシース崩壊段階２１０を含む。イオン電流段階２０５の開始時に、基板電圧の降下が、基板の上方に高電圧シースを生成し、正のイオンを基板に加速させる。イオン電流段階２０５中に基板の表面に衝突する正のイオンは、基板表面上に正の電荷を堆積させ、これが補償されていない場合、図２Ｂの電圧波形２２５によって示されているように、イオン電流段階２０５中に基板電圧を正の方向に徐々に増加させる。しかし、基板表面上の正の電荷の制御されない蓄積は、望ましくないことにシース及びチャックキャパシタを徐々に放電し、電圧波形２２５によって図示されているように、シース電圧降下をゆっくり減少させ、基板電位をゼロに近づける。正の電荷の蓄積は、基板表面において確立された電圧波形内の電圧降下（すなわち、電圧がより負でなくなる）をもたらす（図２Ｂ）。しかし、図２Ａで示されているように、イオン電流段階２０５中に負の傾きを有する電極において確立された電圧波形は、図２Ｂの電圧波形２３０によって示されているように、確立される基板電圧波形に対して正方形状の領域（例えば、ゼロに近い傾き）を確立するように生成され得る。イオン電流段階２０５中に電極において確立された波形内の傾きを実施することは、電流補償と呼ばれ得る。イオン電流段階２０５の始まりと終わりとの間の電圧差は、イオンエネルギー分布関数（IEDF）の幅を決定する。電圧差が大きいほど、IEDF幅は広くなる。単一エネルギーのイオン及びより狭いIEDF幅を実現するために、電流補償を使用してイオン電流段階２０５中の基板電圧波形を平坦化するよう動作が実行される。

【0035】

波形生成のための生成技法
[0043] 本開示の幾つかの実施形態は、概して、プラズマ中のイオンエネルギー分布（IED）を制御するための疑似階段電圧波形を生成するための技法を対象とする。例えば、この技法は、基板の表面において所望のIEDを生成する所望のパルス波形を実現するために、周期的な過渡モードで充電及び放電される外部ストレージキャパシタ及びスイッチのネットワークを使用することを含んでよい。

【0036】

[0044] 図３Ａは、単一の高周波（RF）周波数励起波形を使用するときの典型的なIEDを示す。図示されているように、IEDは、高エネルギーピーク３０６、低エネルギーピーク３０２、及び中間エネルギーのイオン（例えば、中間エネルギー領域３０４に関連付けられた）を有する二峰性形状を有する。プラズマエッチングプロセスの側面から見ると、高エネルギーピーク又はその近傍にあるイオンのみが、エッチングされている材料内に生じるイオン生成帯電効果に打ち勝ち、フィーチャの下部に到達してエッチング反応を可能にするエネルギーと指向性を持っている。中間的なエネルギーを持つイオンは、エッチングプロセスには有益でない。というのも、そのようなイオンは、指向性がなく、フィーチャの側壁に衝突する傾向があり、しばしば、フィーチャの弓形プロファイルを誘発する望ましくないIEDをもたらすからである。低エネルギーのイオンは、マスク表面を洗浄し、マスク層の形状を維持し、孔の詰まりを防ぐので、エッチングプロセスにとって重要である。本開示の幾つかの実施形態は、IEDを広いIEDから狭いIED（任意の所望の値の周りに集まった）に操作することを可能にする技法を提供する。

【0037】

[0045] 図３Ｂは、本開示の特定の複数の態様による、IED関数（IEDF）を示すグラフである。IEDFは、第１のエネルギーピーク３０１、第２のエネルギーピーク３０３、及び第３のエネルギーピーク３０５などの、複数の高エネルギーピークを含む。図示されているように、第１のエネルギーピーク３０１に関連付けられたエネルギーは、第２のエネルギーピーク３０３に関連付けられたエネルギーよりもわずかに低く、第２のエネルギーピーク３０３に関連付けられたエネルギーは、第３のエネルギーピーク３０５に関連付けられたエネルギーよりもわずかに低い。狭いエネルギー分布及び複数のIEDピークは、所望の原子精度を持つ基板の表面上のフィーチャを形成することにおいて有用であり得る。第３のエネルギーピーク３０５（又は高エネルギーピーク）に関連付けられたイオンは、概して、エッチングされている高いアスペクト比のフィーチャの下部に到達し、エッチング反応を可能にするための、エネルギー及び指向性を有するように構成される。プラズマエッチングプロセスの側面から見ると、高エネルギーピーク又はその近傍のイオンもまた、概して、エッチングされている材料内で生じるイオン生成帯電効果に打ち勝つためのエネルギー及び指向性を有するように構成される。第１のエネルギーピーク３０１（低エネルギーピーク）及び／又は第２のエネルギーピーク３０３は、それらがエッチング中にフィーチャの下部に到達するのに十分なエネルギーを有さないように生成され得る。しかし、低エネルギー及び中間エネルギーは、エッチングプロセスにおいて未だ有用であり得る。というのも、これらのイオンエネルギーは、マスクを洗浄し、マスク層の形状を維持し、孔の詰まりを防止するので、エッチングプロセスにとって重要だからである。

【0038】

[0046] IEDは、波形生成器の異なるスイッチ（例えば、図５に関してより詳細に説明されることとなるように、波形生成器５００の第２のスイッチ（S2）５１２、第７のスイッチ（S7）５２４、及び／又は第８のスイッチ（S8）５２６）の動作／閉鎖に基づいて影響を受け得る。本明細書で説明される技法は、各スイッチの制御と各スイッチの閉鎖持続時間の制御とを可能にし、IEDに影響を与える。スイッチを制御することによって、図３Ｂで示されているIEDは、本明細書でより詳細に説明されるように、疑似階段電圧波形４００を使用して実施され得る。

【0039】

[0047] 図４は、本開示の特定の複数の実施形態による、波形生成器（例えば、図５で示されている波形生成器５００）を使用して生成された疑似階段電圧波形４００を示す。幾つかの実施形態では、波形生成器５００が、第１のPV源アセンブリ１９６のパルス波形生成器１５０の少なくとも部分を形成し、及び／又は、波形生成器５００が、第２のPV源アセンブリ１９７のパルス波形生成器１５０の少なくとも部分を形成する。擬似階段電圧波形４００は、特定のIEDを実現するためにウエハをバイアスするよう印加される。擬似階段電圧波形４００のパルス繰り返し周波数は、数十kHzから数百kHz、例えば５０kHzから８００kHzの間、例えば１００kHzから４００kHzの間で変化し得る。擬似階段電圧波形４００は、１つの波形サイクルにおいて様々な持続時間の複数のステップに分割され得る。

【0040】

[0048] 図示されているように、擬似階段電圧波形４００は、波形領域４０１及び４０５を含む。波形領域４０１（例えば、図２のシース崩壊段階２１０に対応する）は、直流（DC）信号を含み、波形領域４０５（例えば、図２のイオン電流段階２０５に対応する）は、イオン電流補償のために使用され得る電圧疑似階段を含む。

【0041】

[0049] パルス波形サイクル内の波形領域４０１の一部分の最中に、プラズマバルク電子が基板（例えば、図１の基板１０３の基板支持面１０５Ａ）の表面に引き付けられる。それは、疑似階段電圧波形４００の立ち上がり縁部４０２に起因する。そして、正の電圧（V_positve）が電極において確立される。基板表面及び電極（例えば、図１のバイアス電極１０４）は、容量素子（例えば、静電チャックキャパシタ（C_esc））を形成し、この段階では、電極の（例えば、基板の負の電荷と比較して）等量の正の電荷が、バルクプラズマによって提供される電子の蓄積によって生成される電界を打ち消すことになる。

【0042】

[0050] 疑似階段電圧波形４００の立ち下り縁部４０３において、イオンは電子によって中和される。それは、疑似階段電圧波形４００が電極に印加されることに起因する。電極において負の電圧（-V₀）が確立され、負のDCシース電位が、基板表面に確立される。これは、より高いエネルギーピーク（例えば、図３ＢのIEDFの第３のエネルギーピーク３０５）の起源である。DCシース電位、又はより高いイオンエネルギーは、立ち下り縁部４０３における電圧降下（ΔV）（例えば、V_positive+V₀）、及び以下の数式に基づくC_escとシース容量（C_sheath）との間の比を用いて近似することができる。すなわち、
V_dc＝－（V_positive＋V₀）C_esc／（C_esc＋C_sheath）
したがって、波形領域４０１は、チャンバ内のプラズマを維持し、より高いエネルギーピークのDCシース電位を確立するのに役立つ。

【0043】

[0051] 入射イオンが基板表面の電子を中和し、基板表面に正の電荷が蓄積されると、イオン補償（電流補償とも呼ばれる）の手段がない場合、DCシース電位は低下する。その結果、基板表面の上に入射するイオンは、DCシース電位の変化に起因して単一エネルギーではなくなる。波形領域４０５内で見られるイオン電流段階中の基板の正の電荷の収集を補償するための努力として、幾つかの実施形態では、シース電位の変化を補償するために電圧擬似階段が電極に印加され、それによって一定のシース電位V_dc（単一エネルギーピーク）が維持される。幾つかの実施形態では、波形領域４０５で電極に印加される電圧擬似階段は、複数のサブステップに分割され、各サブステップは、一定であるか又はサブステップ間で変化させることができる持続時間Δtを有する。

【0044】

[0052] 持続時間Δtを有する第１のサブステップ４０６において、正の電荷の総量ΔQ=I_ion×Δtは、基板表面に蓄積される。ここで、イオン電流（I_ion）は、電極電圧（V）及びシース容量（C_sheath）の時間微分に基づいて、I_ion=C_sheathdV/dtとして計算することができ、したがって、DCシース電位は、ΔQ/C_sheathによって低下する。DCシース電位のこの変化を補償するために、擬似階段電圧波形４００の立ち下がり縁部４０７における電圧降下が印加される（例えば、図５に関してより詳細に説明されることとなるように、電子は、スイッチの閉鎖に基づいて、キャパシタアレイのキャパシタのネットワークから電極に供給される）。電圧疑似階段のサブステップの１以上の最中に印加される電圧降下の量は、プラズマ処理中に生成される既知の又は測定されたイオン電流I_ionから決定することができる。それによって、電圧疑似階段は、所望のイオン補償曲線４１３に従う傾向がある。

【0045】

[0053] 第２のサブステップ４０８では、－２V₀の電圧が電極に印加される。電圧降下（例えば、立ち下がり縁部４０９に関連付けられた）は、第２のサブステップ４０８の終わりに電圧を印加することによって実施され得る。一実施形態では、立ち下がり縁部４０９において印加される電圧降下は、図５に関して本明細書でより詳細に説明されるように、立ち下がり縁部４０７において印加される電圧降下と同じ大きさを有する。立ち下がり縁部４０９の後で、第３のサブステップ４１０が開始する。その最中に、－３V₀の電圧が基板に印加される。

【0046】

[0054] 立ち下がり縁部４０７及び立ち下がり縁部４０９の最中に、電極に供給される（キャパシタアレイのうちの１以上のキャパシタからの）電子は、入射イオンによって生成される電界を打ち消し、それによって、DCシース電位が維持される。これにより、－（V_positive＋V₀）ボルト付近のイオンエネルギーのデジタル（スイッチ状態に応じて）クラスタが生成される。図４で示されている一実施例は、波形領域４０５内に３つのサブステップ４０６、４０８、４１０を含むが、任意の数のサブステップが、波形領域４０５内で実施されてよいことに留意されたい。

【0047】

[0055] 図５は、本開示の特定の複数の実施形態による、波形生成器５００の例示的な一実施態様を示す。幾つかの実施形態では、波形生成器５００が、（図４の）疑似階段電圧波形４００を生成するように構成される。該波形４００は、電極（例えば、図１のバイアス電極１０４）又は支持ベース（図１の支持ベース１０７）において確立され得る。波形生成器５００を使用して、図１に関して上述された波形生成アセンブリ１５０のうちの１以上を実施することができる。

【0048】

[0056] 波形生成器５００は、第１の電圧供給源５０２（例えば、正のDC電圧源）及び第２の電圧供給源５０４（例えば、負のDC電圧源）などの、電圧電力供給源を含む。

【0049】

[0057] 波形生成器５００は、第１のキャパシタ（C1）５０６、第２のキャパシタ（C2）５０８、及び第３のキャパシタ（C3）５１０などの、キャパシタ（パルス容量素子とも呼ばれる）を更に含む。第１のキャパシタ５０６、第２のキャパシタ５０８、及び第３のキャパシタ５１０は、充電回路を使用して充電され得る電圧蓄積素子として働き得る。

【0050】

[0058] 波形生成器５００は、第１のスイッチ（S1）５１２、第２のスイッチ（S2）５１４、第３のスイッチ（S3）５１６、第４のスイッチ（S4）５１８、第５のスイッチ（S5）５２０、第６のスイッチ（S6）５２２、第７のスイッチ（S7）５２４、第８のスイッチ（S8）５２６、及び第９のスイッチ（S9）５２８などの、スイッチ（例えば、トランジスタ）を更に含む。スイッチは、パワートランジスタ（例えば、金属酸化膜半導体電界効果トランジスタ（MOSFET））であってもよい。スイッチは、高電圧ソリッドステートリレーであってもよい。スイッチを使用して、波形生成器５００用の電流経路（出力電流経路とも呼ばれる）を選択することができる。

【0051】

[0059] 特定の複数の態様では、第１のスイッチ５１２、第５のスイッチ５２０、第６のスイッチ５２２、及び第９のスイッチ５２８が、同じように動作する。例えば、図６に関してより詳細に説明されるように、第１のスイッチ５１２、第５のスイッチ５２０、第６のスイッチ５２２、及び第９のスイッチ５２８は、同時に開閉される。

【0052】

[0060] 第１のスイッチ５１２は、第１の電圧供給源５０２と出力ノード５３４との間に結合される。第２のスイッチ５１４は、出力ノード５３４とキャパシタアレイとの間に結合される。キャパシタアレイは、少なくとも第１のキャパシタ５０６及び第２のキャパシタ５０８を含む。第１のキャパシタ５０６は、第２のスイッチ５１４に結合される。第２のキャパシタ５０８は、第１のキャパシタ５０６と第３のスイッチ５１６との間のノード５１７に選択的に結合される。第３のスイッチ５１６は、第１のキャパシタ５０６と電気接地ノードとの間に結合される。第４のスイッチ５１８は、第２のキャパシタ５０８と電気接地ノードとの間に結合される。

【0053】

[0061] キャパシタアレイは、充電回路に接続されている。充電回路は、第１のキャパシタ５０６と第２のキャパシタ５０８との各々に選択的に結合される第２の電圧供給源５０４を含む。充電回路は、第２の電圧供給源５０４と第１のキャパシタ５０６との間に結合された第５のスイッチ５２０、及び、第５のスイッチ５２０と第２のキャパシタ５０８との間に結合された第６のスイッチ５２２を更に含む。第７のスイッチ５２４は、第１のキャパシタ５０６と第３のスイッチ５１６との間のノード５１７、及び、第２のキャパシタ５０８と第６のスイッチ５２２との間のノード５１９に結合される。第３のキャパシタ５１０は、第２のキャパシタ５０８と第４のスイッチ５１８との間のノード５２１に選択的に結合される。第８のスイッチ５２６は、第２のキャパシタ５０８と第４のスイッチ５１８との間のノード５２１、及び、第３のキャパシタ５１０と第９のスイッチ５２８との間のノード５２３に結合される。

【0054】

[0062] 波形生成器５００は、出力ノード５３４を介してプラズマ処理チャンバに結合される。プラズマ処理チャンバは、浮遊キャパシタ（C_stray）５３０及び静電チャックキャパシタ（C_esc）５３２を含む。浮遊キャパシタ５３０は、プラズマ処理チャンバと電気接地ノードとの間の電気容量（キャパシタンス）を表す。上述されたように、静電チャックキャパシタ５３２は、電極（例えば、図１のバイアス電極１０４）と基板表面（例えば、図１の基板支持面１０５Ａ）との間の電気容量を表す。静電チャックキャパシタ５３２は、出力ノード（U_out）５３４とプラズマ負荷５３６（プラズマ処理チャンバ内で生成されるプラズマであってよい）との間に結合される。プラズマ負荷５３６は、シースキャパシタ（C_shealth）５３８（イオン補償電流及びプラズマシースを表す）並びにプラズマ抵抗素子（R_plasma）５４０によって表される。プラズマ抵抗素子（R_plasma）５４０は、チャンバリッドなどの１以上のチャンバ構成要素を介して接地に結合される。

【0055】

[0063] 図５は、電圧疑似階段を生成するために使用される２つの電圧源、３つのキャパシタ、及び９つのスイッチを含む構成を示すが、この構成は、本明細書で提供される開示の範囲を限定することを意図しない。というのも、波形生成器５００は、電圧疑似階段を生成するための同様の構成内に接続された、それより多い又は少ない数の電圧源、キャパシタ、及びスイッチを含み得るからである。更に以下で説明されることとなるように、様々なスイッチの開閉のタイミングは、コントローラ（例えば、図１のシステムコントローラ１２６）から送られるコマンドによって制御され得る。これは、IEDに影響を与える可能性がある。図４で示されている疑似階段電圧波形４００を生成するための波形生成器５００の動作は、図６に関してより詳細に説明される。

【0056】

[0064] 図６は、本開示の特定の複数の実施形態による、スイッチの状態を示すタイミング図６００である。以下の説明は、パルス電圧波形（例えば、図４の疑似階段電圧波形４００）を生成するための波形生成器（例えば、図５の波形生成器５００）を含むシステムで実行されるスイッチタイミングプロセスを主として開示するが、この構成は、本明細書で提供される開示の範囲を限定することを意図していない。

【0057】

[0065] 波形サイクル（例えば、疑似階段電圧波形４００のサイクル）の第１の段階（P1）では、コントローラからのコマンドに基づいて、第１のスイッチ５１２（S1）、第５のスイッチ５２０（S5）、第６のスイッチ５２２（S6）、及び第９のスイッチ５２８（S9）が、閉じられる。第２のスイッチ５１４（S2）は、開かれる。第３のスイッチ５１６（S3）及び第４のスイッチ５１８（S4）は、閉じられる。

【0058】

[0066] 第１の段階（P1）中に、第１の電圧供給源５０２からの正のDC電圧（V_positive）が、浮遊キャパシタ５３０及び静電チャックキャパシタ５３２（ウエハ表面及び電極によって形成される）を充電する。更に、第１の段階（P1）中に、スイッチ５１６、５１８、５２０、５２２、及び５２８が、閉じられる。したがって、第２の電圧供給源５０４からの負のDC電圧（-V₀）が、第１のキャパシタ５０６（C1）、第２のキャパシタ５０８（C2）、及び第３のキャパシタ５１０（C3）を、-V₀に充電する。

【0059】

[0067] 波形サイクルの第２の段階（P2）では、コントローラからのコマンドに基づいて、第１のスイッチ５１２（S1）、第５のスイッチ５２０（S5）、第６のスイッチ５２２（S6）、及び第９のスイッチ５２８（S9）が、開かれる。第２のスイッチ５１４（S2）及び第３のスイッチ５１６（S3）は、閉じられる。第７のスイッチ５２４（S7）、第４のスイッチ５１８（S4）、及び第８スイッチ５２６（S8）が、開かれる。したがって、第１のキャパシタ５０６（C1）（例えば、-V₀に充電された）は、出力ノード５３４に結合され、負の電圧-V₀を出力ノード５３４に印加する。

【0060】

[0068] 第２の段階（P2）中に、V_positiveから-V₀へのパルスステップの立ち下がり縁部（例えば、疑似階段電圧波形４００の立ち下がり縁部４０３）において、イオンが、第１のキャパシタ５０６からのプラズマバルク電子によって中和される。負の電圧-V₀が、電極（例えば、静電チャックキャパシタ５３２の非プラズマ対向面）に確立され、負のDCシース電位が、ウエハ表面に確立される。入射イオンが、ウエハ表面のプラズマバルク電子を中和するにつれて、電流補償の手段がない場合、DCシース電位は低下する。したがって、ウエハ表面の上へ入射するイオンのエネルギーは、DCシース電位（すなわち、パルス化された波形の垂下）に起因して経時的に変化することとなる。

【0061】

[0069] 電流補償を実施するために、擬似階段電圧波形４００は、異なる負の電圧の大きさを出力ノード５３４に印加することによって生成される。例えば、波形サイクルの第３の段階（P3）では、コントローラからのコマンドに基づいて、第２のスイッチ５１４（S2）が閉じたままである。第１のスイッチ５１２（S1）、第５のスイッチ５２０（S5）、第６のスイッチ５２２（S6）、及び第９のスイッチ５２８（S9）は、開かれる。第３のスイッチ５１６（S3）及び第８のスイッチ５２６（S8）は、開かれる。第７のスイッチ５２４（S7）及び第４のスイッチ５１８（S4）は、閉じられる。第３の段階中に、第１のキャパシタ５０６（C1）及び第２のキャパシタ５０８（C2）からの負の電圧が、電極に印加される（例えば、出力ノード５３４に印加される）。言い換えると、第７のスイッチ５２４（S7）及び第４のスイッチ５１８（S4）を閉じることによって、第１のキャパシタ５０６（C1）と第２のキャパシタ５０８（C2）（共に-V₀に充電される）が、直列に配置される。したがって、キャパシタ５０６、５０８の電圧の和（例えば、－２V₀）が、出力ノード５３４に印加される。

【0062】

[0070] 波形サイクルの第４の段階（P4）では、コントローラからのコマンドに基づいて、第２のスイッチ５１４（S2）が閉じたままである。第１のスイッチ５１２（S1）、第５のスイッチ５２０（S5）、第６のスイッチ５２２（S6）、及び第９のスイッチ５２８（S9）は、開かれたままである。第３のスイッチ５１６（S3）は、開かれたままである。第４のスイッチ５１８（S4）は、開かれる。第７のスイッチ５２４（S7）及び第８のスイッチ５２６（S8）は、閉じられる。第４の段階中に、第１のキャパシタ５０６（C1）、第２のキャパシタ５０８（C2）、及び第３のキャパシタ５１０（C3）の各々からの負の電圧（-V₀）（例えば、擬似ステップ関数ランプ及び過渡電圧の最も負の部分）が、出力ノード５３４に印加される。言い換えると、第４の段階（P4）中に、第７のスイッチ５２４（S7）及び第８のスイッチ５２６（S8）を閉じて、第４のスイッチ５１８（S4）を開くことによって、キャパシタ５０６、５０８、５１０（各々が-V₀に充電される）が、直列に配置される。したがって、キャパシタ５０６、５０８、５１０の電圧の和（例えば、－３V₀）が、出力ノード５３４に印加される。

【0063】

[0071] 波形サイクルの第４の段階の後で、波形サイクルは繰り返されてよい。擬似階段電圧波形４００の複数の段階及びサイクルの印加は、静電チャックキャパシタ５３２の非プラズマ対向面を効果的なランプに晒し、静電チャックキャパシタ５３２のプラズマ対向面がイオン放電電流を受けている間に、DCバイアスの幾つかのインスタンスを作成してよい。これらのDCバイアスは、説明されたようにスイッチの閉鎖によって引き起こされ、プラズマ中のIEDを制御するために、（図３Ｂで示されているように）異なるエネルギーピークを生成する。

【0064】

[0072] 特定の複数の態様では、第１のキャパシタ５０６（C1）、第２のキャパシタ５０８（C2）、及び第３のキャパシタ５１０（C3）が、実施される波形（例えば、擬似階段電圧波形４００）に応じて、第２の電圧供給源５０４を使用して特定の電圧に充電されてよい。幾つかの実施態様では、第１のキャパシタ５０６（C1）、第２のキャパシタ５０８（C2）、及び第３のキャパシタ５１０（C3）が、種々の実施態様に適した波形用の種々の電圧レベルを実施するために、より高い又はより低い電圧に充電されてよい。

【0065】

[0073] 特定の複数の態様では、本明細書で説明されるように、静電チャックキャパシタ５３２がプラズマ負荷５３６からの正のイオン電流によって常に放電されるときに、波形生成器５００が、静電チャックキャパシタ５３２の上面の所望の負の電圧を維持する。例えば、波形生成器５００は、過渡的な周期で常に動作することによって、静電チャックキャパシタ５３２の負の電荷を維持するために、第１のキャパシタ５０６（C1）、第２のキャパシタ５０８（C2）、及び／又は第３のキャパシタ５１０（C3）内に蓄積された電荷を使用する。

【0066】

[0074] 静電チャックキャパシタ５３２を横切る瞬間的な電圧は、過渡的な条件下では変化しないかもしれないが、静電チャックキャパシタ５３２の非プラズマ対向面の第１のキャパシタ５０６（C1）、第２のキャパシタ５０８（C2）、及び／又は第３のキャパシタ５１０（C3）からの負の電圧を一定期間にわたって単独若しくは組み合わせて印加することにより、電極及び基板において確立される疑似階段電圧波形４００を生成することになる。擬似階段電圧波形４００のステップ数（及び持続時間）は、波形生成器５００において使用されるキャパシタの数、スイッチのタイミング、及び／又は電圧供給源の数に応じて変化し得る。静電チャックキャパシタ５３２の非プラズマ対向面の負の電圧の一定な印加に基づいて、静電チャックキャパシタ５３２の所望の負の電圧（すなわち、静電チャックキャパシタ５３２のプラズマ対向面のDCバイアス）が維持される。

【0067】

[0075] 図７は、波形生成ための方法７００を示すプロセスフロー図である。方法７００は、波形生成器（例えば、図５の波形生成器５００）及び／又はシステムコントローラ（例えば、図１のシステムコントローラ１２６）を含む、波形生成システムによって実行されてよい。

【0068】

[0076] アクティビティ７０２において、波形生成システムは、波形（例えば、図４の疑似階段電圧波形４００）を生成する第１の段階中に、第１の電圧供給源（例えば、図５の第１の電圧供給源５０２）を出力ノード（例えば、出力ノード５３４）に結合する。出力ノードは、処理チャンバ（例えば、図１の処理チャンバ１００）内に配置された電極に結合されてよい。例えば、出力ノードは、バイアス電極１０４又は支持ベース１０７に結合されてよい。第１の電圧供給源は、正のDC電圧（例えば、V_positive）を出力ノードに出力する。

【0069】

[0077] 第１の段階中に、第１のキャパシタ（例えば、図１の第１のキャパシタ５０６）及び第２のキャパシタ（例えば、図１の第２のキャパシタ５０８）は充電される。例えば、第１のキャパシタ及び第２のキャパシタは、第２の電圧供給源（例えば、図５の第２の電圧供給源５０４）に結合される。第２の電圧供給源は、第１のキャパシタ及び第２のキャパシタを所望の電圧（例えば、各々を負の電圧-V₀）に充電する。

【0070】

[0078] アクティビティ７０４において、波形生成システムは、波形を生成する第２の段階中に、第１のキャパシタを出力ノードと電気接地ノードとの間に結合する。第２の段階中に、出力ノードには、第１のキャパシタから負の電圧（例えば、-V₀）が提供される。

【0071】

[0079] アクティビティ７０６において、波形生成システムは、波形を生成する第３の段階中に、第１のキャパシタと第２のキャパシタとを直列経路で出力ノードと電気接地ノードとの間に結合する。第３の段階中に、出力ノードには、第１のキャパシタ及び第２のキャパシタから負の電圧（例えば、－２V₀）が提供される。波形サイクルの第３の段階の後で、波形サイクルは繰り返されてよい。

【0072】

[0080] 任意選択的に、アクティビティ７０８において、波形生成システムは、波形を生成する第４の段階中に、第１のキャパシタ、第２のキャパシタ、及び第３のキャパシタを直列経路で出力ノードと電気接地ノードとの間に結合する。第４の段階中に、出力ノードには、第１のキャパシタ、第２のキャパシタ、及び第３のキャパシタから負の電圧（例えば、－３V₀）が提供される。波形サイクルの第４の段階の後で、波形サイクルは繰り返されてよい。

【0073】

[0081] 「結合された」という用語は、本明細書では、２つの物体間の直接的又は間接的な結合を指すために使用される。例えば、物体Aが物体Bと物理的に接触し、物体Bが物体Cと物理的に接触している場合、物体AとCとが直接的に物理的に接触していなくても、物体AとCとは、互いに結合されたと見なされてよい。例えば、第１の物体が第２の物体と直接的に物理的に接触していなくても、第１の物体は第２の物体と結合されてよい。

【0074】

[0082] 前述されたことは本開示の複数の実施形態を対象としているが、本開示の他の及び更なる複数の実施形態が、その基本的な範囲から逸脱することなしに考案されてよく、その範囲は以下の特許請求の範囲によって規定される。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】