特表 2024-535231 低減電力状態間の２段階遷移のためのデバイス及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-30

(54)【発明の名称】低減電力状態間の２段階遷移のためのデバイス及び方法

(51)【国際特許分類】

   G06F 1/3215 20190101AFI20240920BHJP

【ＦＩ】

G06F1/3215

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024516384

(86)(22)【出願日】2022-07-27

(85)【翻訳文提出日】2024-04-03

(86)【国際出願番号】 US2022038552

(87)【国際公開番号】W WO2023048819

(87)【国際公開日】2023-03-30

(31)【優先権主張番号】17/483,702

(32)【優先日】2021-09-23

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ベンジャミン チェン

(72)【発明者】

【氏名】アレクサンダー ジェイ． ブラノーバー

(72)【発明者】

【氏名】インドラニ ポール

(72)【発明者】

【氏名】クリストファー ティー． ウィーバー

(72)【発明者】

【氏名】トーマス ジェイ． ギブニー

(72)【発明者】

【氏名】ステファン ヴィー． コソノキー

(72)【発明者】

【氏名】ジョン ピー． ペトリー

(72)【発明者】

【氏名】ミヒル シャイルシュバイ ドクター

【テーマコード（参考）】

5B011

【Ｆターム（参考）】

5B011DA01

5B011DC01

5B011DC06

5B011EA02

5B011EB01

5B011EB03

5B011EB09

(57)【要約】

キャッシュプリフェッチング用のデバイス及び方法を提供する。プログラムを実行するためのデータを記憶するために使用される第１の割り当てレジスタを有するサービス品質（ＱＯＳ）構成要素と、プログラムを実行するためのデータを記憶するために使用される第２の割り当てレジスタを有する複数の非ＱＯＳ構成要素と、ＱＯＳ構成要素及び非ＱＯＳ構成要素と通信する電力管理コントローラと、を備えるデバイスが提供される。電力管理コントローラは、非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に、非ＱＯＳ構成要素に対してフェンスを発行し、非ＱＯＳ構成要素に対するフェンスが完了した場合に、ＱＯＳ構成要素に対してフェンスを発行し、非ＱＯＳ構成要素に対するフェンス及びＱＯＳ構成要素に対するフェンスが完了した場合に、低減電力状態に移行するように構成されている。
【選択図】図６

【特許請求の範囲】

【請求項1】

処理デバイスであって、
プログラムを実行するためのデータを記憶するために使用される第１の割り当てられたレジスタを有するサービス品質（ＱＯＳ）構成要素と、
前記プログラムを実行するためのデータを記憶するために使用される第２の割り当てられたレジスタを有する複数の非ＱＯＳ構成要素と、
前記ＱＯＳ構成要素及び前記複数の非ＱＯＳ構成要素と通信する電力管理コントローラと、を備え、
前記電力管理コントローラは、
前記複数の非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に、前記複数の非ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンスが完了した場合に、前記ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンス及び前記ＱＯＳ構成要素に対するフェンスが完了した場合に、低減電力状態に移行することと、
を行うように構成されている、
処理デバイス。

【請求項2】

データファブリックを備え、
前記データファブリックは、
前記複数の非ＱＯＳ構成要素のうち何れかとして、他の非ＱＯＳ構成要素のデータをサービスするように構成された非ＱＯＳサービスロジックと、
追加のＱＯＳ構成要素として、前記ＱＯＳ構成要素のデータをサービスするように構成されたＱＯＳサービスロジックと、を備え、
前記電力管理コントローラは、
前記複数の非ＱＯＳ構成要素への電力を除去するために、前記非ＱＯＳサービスロジックを含む前記複数の非ＱＯＳ構成要素にフェンス要求を送信することと、
前記複数の非ＱＯＳ構成要素へのフェンス要求の肯定応答が受信された場合に、前記複数の非ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンスが完了した場合に、前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素にフェンス要求を送信することと、
を行うように構成されている、
請求項１の処理デバイス。

【請求項3】

前記電力管理コントローラは、
前記ＱＯＳ構成要素から前記肯定応答を受信する前に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素及び前記複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったかどうかを判定することと、
前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素から前記肯定応答を受信する前に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素又は複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定された場合に、前記低減電力状態への移行を中断することと、
前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素から前記肯定応答を受信した後に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素又は複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定された場合に、前記低減電力状態に移行することと、
を行うように構成されている、
請求項２の処理デバイス。

【請求項4】

前記電力管理コントローラは、電源オフされていない別の構成要素からウェイクイベントの指標を受信することによって、前記ＱＯＳ構成要素及び前記複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定するように構成されている、
請求項１の処理デバイス。

【請求項5】

前記電力管理コントローラは、前記複数の非ＱＯＳ構成要素のうち１つ以上がアクティブであると示された場合に、前記構成要素に対する電力を回復させるプロセスを実行するように構成されている、
請求項１の処理デバイス。

【請求項6】

複数のＱＯＳ構成要素を備え、
前記電力管理コントローラは、前記複数の非ＱＯＳ構成要素がアイドルであると判定された場合に、前記複数のＱＯＳ構成要素に対してフェンスを発行するように構成されている、
請求項１の処理デバイス。

【請求項7】

ディスプレイを備え、
前記ＱＯＳ構成要素は、前記第２の割り当てられたレジスタ内のデータを前記ディスプレイに提供するように構成されたディスプレイコントローラである、
請求項１の処理デバイス。

【請求項8】

前記低減電力状態は、前記複数の非ＱＯＳ構成要素及び前記ＱＯＳ構成要素から電力が除去された状態である、
請求項１の処理デバイス。

【請求項9】

前記低減電力状態は、前記複数の非ＱＯＳ構成要素及び前記ＱＯＳ構成要素から電力が除去された第２の低減電力状態であり、
前記電力管理コントローラは、前記複数の非ＱＯＳ構成要素から電力が除去され、ディスプレイスタッタモードをサポートする第１の低減電力状態と、前記第２の低減電力状態と、の間で往復遷移するように構成されている、
請求項１の処理デバイス。

【請求項10】

電力状態遷移の方法であって、
複数の非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に、前記複数の非ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンスが完了した場合に、ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンス及び前記ＱＯＳ構成要素に対するフェンスが完了した場合に、処理デバイスの低減電力状態に移行することと、を含む、
方法。

【請求項11】

前記複数の非ＱＯＳ構成要素への電力を除去するために、データファブリックの非ＱＯＳサービスロジックを含む前記複数の非ＱＯＳ構成要素にフェンス要求を送信することと、
前記複数の非ＱＯＳ構成要素へのフェンス要求の肯定応答が受信された場合に、前記複数の非ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンスが完了した場合に、前記ＱＯＳ構成要素及び追加のＱＯＳ構成要素としてのＱＯＳサービスロジックにフェンス要求を送信することと、を含む、
請求項１０の方法。

【請求項12】

前記ＱＯＳ構成要素から前記肯定応答を受信する前に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素及び前記複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったかどうかを判定することと、
前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素から前記肯定応答を受信する前に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素又は複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定された場合に、前記低減電力状態への移行を中断することと、
前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素から前記肯定応答を受信した後に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素又は複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定された場合に、前記低減電力状態に移行することと、を含む、
請求項１１の方法。

【請求項13】

電源オフされていない別の構成要素からウェイクイベントの指標を受信することによって、前記ＱＯＳ構成要素及び前記複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定することを含む、
請求項１２の方法。

【請求項14】

前記複数の非ＱＯＳ構成要素のうち１つ以上がアクティブであると示された場合に、前記構成要素に対する電力を回復させるプロセスを実行することを含む、
請求項１０の方法。

【請求項15】

前記複数の非ＱＯＳ構成要素がアイドルであると判定された場合に、複数のＱＯＳ構成要素に対してフェンスを発行することを含む、
請求項１０の方法。

【請求項16】

前記低減電力状態は、前記複数の非ＱＯＳ構成要素及び前記ＱＯＳ構成要素から電力が除去された状態である、
請求項１０の方法。

【請求項17】

前記低減電力状態は、前記複数の非ＱＯＳ構成要素及び前記ＱＯＳ構成要素から電力が除去された第２の低減電力状態であり、
前記処理デバイスは、前記非ＱＯＳ構成要素から電力が除去され、ディスプレイスタッタモードをサポートする第１の低減電力状態と、前記第２の低減電力状態と、の間で往復遷移する、
請求項１０の方法。

【請求項18】

電力状態遷移の方法をコンピュータに実行させるための命令を含むコンピュータ可読記憶媒体であって、
前記命令は、
複数の非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に、前記複数の非ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンスが完了した場合に、ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンス及び前記ＱＯＳ構成要素に対するフェンスが完了した場合に、低減電力状態に移行することと、を含む、
コンピュータ可読記憶媒体。

【請求項19】

前記命令は、
前記複数の非ＱＯＳ構成要素への電力を除去するために、データファブリックの非ＱＯＳサービスロジックを含む前記複数の非ＱＯＳ構成要素にフェンス要求を送信することと、
前記複数の非ＱＯＳ構成要素へのフェンス要求の肯定応答が受信された場合に、前記複数の非ＱＯＳ構成要素に対してフェンスを発行することと、
前記複数の非ＱＯＳ構成要素に対するフェンスが完了した場合に、前記ＱＯＳ構成要素及び追加のＱＯＳ構成要素としてのＱＯＳサービスロジックにフェンス要求を送信することと、を含む、
請求項１８のコンピュータ可読記憶媒体。

【請求項20】

前記命令は、
前記ＱＯＳ構成要素から前記肯定応答を受信する前に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素及び前記複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったどうかを判定することと、
前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素から前記肯定応答を受信する前に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素又は複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定された場合に、前記低減電力状態への移行を中断することと、
前記ＱＯＳ構成要素及び前記追加のＱＯＳ構成要素から前記肯定応答を受信した後に、前記ＱＯＳ構成要素、前記追加のＱＯＳ構成要素又は複数の非ＱＯＳ構成要素のうち１つ以上がアイドルでなくなったと判定された場合に、前記低減電力状態に移行することと、を含む、
請求項１９のコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０２１年９月２３日に出願された米国特許出願第１７／４８３，７０２号の利益を主張し、参照により本明細書に十分に記載されているように組み込まれる。

【背景技術】

【0002】

コンピューティングシステムは、単一チップ又はマルチチップモジュール上に多数の異なるタイプの構成要素を集積するようになってきている。システムの複雑さ及び電力消費は、異なるタイプの構成要素の数と共に増加する。電力管理は、集積回路、特に、モバイルデバイス等のように、通常、バッテリ電力に依存するデバイス内に集積される回路の設計及び動作の重要な態様である。これらのデバイスの集積回路における電力消費を低減することは、バッテリの寿命を増加させ、及び、集積回路によって生じた熱を減少させることができる。

【0003】

添付の図面と共に例として与えられる以下の説明から、より詳細な理解を得ることができる。

【図面の簡単な説明】

【0004】

【図1】本開示の１つ以上の特徴を実装することができる例示的なデバイスのブロック図である。

【図2】本開示の１つ以上の特徴を実装するための電力管理コントローラを含む例示的な構成要素を示すブロック図である。

【図3】図２に示される電力管理コントローラを更に詳細に示すブロック図である。

【図4】本開示の１つ以上の特徴を実装するための中間システム管理ユニットの構成要素を示すブロック図である。

【図5】本開示の１つ以上の特徴を実装することができる例示的なデバイスの異なる電力ドメインを示すブロック図である。

【図6】本開示の特徴による、電力状態遷移の例示的な方法を示すフロー図である。

【図7】本開示の特徴による、アクティブ電力状態と低減電力状態との間の２段階遷移プロセスを示すタイミング図である。

【図8】本開示の特徴による、低減電力状態への移行の中断の例を示すタイミング図である。

【発明を実施するための形態】

【0005】

いくつかの従来のデバイスは、低減電力状態（すなわち、電力ゲーティングされた状態）に移行することによって、消費電力を低減し、この状態は、デバイス又はデバイスの１つ以上の構成要素が、別の動作モードよりも消費電力の少ないモードで動作している状態である。例えば、いくつかの実装では、現在の電力状態を保持するために通常使用される電力が、１つ以上の構成要素から除去され、低減電力状態に移行し、消費電力が少なくなる。低減電力状態は、例えば、構成要素に対する電力をオフにすること若しくは除去することによって、又は、代替的に、構成要素に供給される電源電圧を低減すること及び／若しくはクロック周波数を低減することによって移行される。

【0006】

低減電力状態に移行する前に、構成レジスタ状態がメモリ（例えば、ダイナミックランダムアクセスメモリ（dynamic random-access memory、ＤＲＡＭ））に保存される。構成レジスタ状態は、デバイスの構成要素に割り当てられた複数の構成レジスタに記憶された値を指し、構成要素を識別し、構成要素の様々な特徴を定義し、システムソフトウェアが構成要素とインターフェースし、及び／又は、構成要素の動作を制御することを許容する。構成要素に割り当てられたレジスタには、ルーティングテーブル、アドレスマップ、構成データ、フロー制御クレジットを含むバッファ割り当て情報（例えば、初期化中に第１の構成要素がそのバッファカウントを第２の構成要素に通信し、それによって、第２の構成要素が、バッファが解放されるのを一時停止して待つことなく、第１の構成要素に送信することができるパケット数の指標を有する場合）、パフォーマンスレジスタ及びデバッグ関連レジスタ等のような、任意の数及びタイプのレジスタが含まれる。

【0007】

オペレーティングシステム、デバイスドライバ及び診断ソフトウェアは、通常、構成要素の動作中に構成レジスタ状態にアクセスする。低減電力状態を終了すると、構成レジスタ状態が回復する。構成要素の構成レジスタ状態を保存及び回復させることにより、構成要素が、電力が除去される前と電力が回復した後とで同じように動作し、実行中に誤ったデータが記憶されることに起因する計算エラーの発生を防止することが確実になる。しかしながら、システムが低減電力状態に移行する毎に構成レジスタ状態をメモリに保存すると、低減電力状態で費やされる合計時間を低減する遅延が引き起こされる。また、構成レジスタ状態をメモリに書き込むことにより、電力使用のペナルティが発生する。

【0008】

（Ｚ０～Ｚ８電力状態等の）より浅い低減電力状態では、電力は、１つ以上の構成要素に供給される。Ｚ８電力状態中、電力（例えば、電圧）がいくつかの構成要素に供給されるが、低減電圧である。より浅い低減電力状態への遷移及びより浅い低減電力状態からの遷移中に、各構成要素の構成レジスタ状態が保存及び回復される。

【0009】

しかしながら、より深い低減電力状態（例えば、Ｚ９及びＺ１０電力状態）では、電力は、構成要素に供給されない。例えば、Ｚ９低減電力状態中、電力は、ディスプレイ（例えば、ディスプレイコントローラ）に供給されるが、他の構成要素（例えば、ＣＰＵ、ＧＰＵ及びメモリコントローラ）には供給されない。Ｚ１０電力状態中、電力は、ディスプレイコントローラ又はデバイスのこれらの他の構成要素に供給されることはない。したがって、これらの構成要素は、機能することができず、互いの間でデータを通信することができない。

【0010】

デバイスの動作中、構成要素は、短い時間間隔でアイドルになる可能性がある。例えば、ユーザがディスプレイを見ているが、デバイスが短い期間（例えば、キーストローク間の期間）にわたっていかなるユーザ入力も受信していない場合、構成要素（例えば、ＣＰＵ、ＧＰＵ及びメモリコントローラ）は、これらの短い時間期間の間アイドルになる。これらの短いアイドル期間中、デバイスの電力消費は、Ｚ９電力状態に遷移し、これらの構成要素に供給される電力を除去することによって低減される可能性がある。

【0011】

従来のシステムは、ソフトウェアを介して構成要素のアイドル状態（すなわち、アイドル又は非アイドル）を検出し、構成要素がアクティブになってから（すなわち、もはやアイドルでなくなってから）複数のミリ秒（millisecond、ｍｓ）が経過するまで、電力を回復させ、低減電力状態を終了させることができない。したがって、これらの従来のシステムは、これらの短いアイドル期間（例えば、キーストローク間の期間）の間、これらの低減電力状態間で効率的に遷移することができない。

【0012】

本開示の特徴は、１つ以上の構成要素のアイドル状態を（例えば、ウェイク信号を介して）識別し、構成要素とのハンドシェイクプロセス（例えば、フェンス要求及びフェンス肯定応答）を実施して、電力状態間を効率的に遷移する電力管理コントローラ（power management controller、ＰＭＣ）の固有のハードウェアを介して、異なるレベルの低減電力状態間の効率的な遷移を提供する。

【0013】

Ｚ９電力状態への遷移及びＺ９電力状態からの遷移中、構成レジスタ状態の一部（すなわち、電力が除去される構成要素に対応するレジスタ）は、レジスタの一部（例えば、ディスプレイコントローラに対応するレジスタ）が保存及び回復されるが、これらの構成要素は、Ｚ９電力状態中、アクティブではないため、保存及び回復されることはない。しかしながら、Ｚ１０電力状態では、Ｚ９電力状態で電源オフされた構成要素に対応するレジスタも、ディスプレイコントローラに対応するレジスタも、これらの構成要素の何れもＺ１０電力状態中にアクティブでないので、保存されない。

【0014】

いくつかの構成要素（例えば、ディスプレイコントローラ）は、サービス品質（quality of service、ＱＯＳ）制約（例えば、低減電力状態への移行及びその終了のためのより厳密なレイテンシ期間許容範囲）を有するが、他の構成要素（例えば、ＣＰＵ、ＧＰＵ、ＩＯ構成要素）は、これらのＱＯＳ制約を有していない。例えば、Ｚ９電力状態は、ディスプレイコントローラがそのデータバッファからディスプレイにデータを連続的に出力するディスプレイスタッタモードもサポートする。ディスプレイバッファが一杯になると、デバイスは、低減電力状態に移行する。ディスプレイバッファは、データをディスプレイに提供するためにドレインし続ける。ディスプレイバッファがデータ閾値を下回ると、デバイスは低減電力状態を終了し、ディスプレイバッファを満たすためにメモリへのアクセスが回復する。次いで、デバイスは、もう一度低減電力状態に移行し、プロセスが繰り返される。したがって、電力が除去される前に、ディスプレイコントローラがそのタスクを完了するために、可能な限り長くメモリにアクセスし続けることができることをよりよく可能にする。したがって、Ｚ９電力状態への移行及びＺ９電力状態の終了のためのレイテンシ期間は、ディスプレイスタッタモードを効率的に実装するために、Ｚ１０電力状態のためのレイテンシ期間よりも厳しい許容範囲を有する。Ｚ１０電力状態は、ディスプレイが電源オフされた場合、又は、パネルセルフリフレッシュ（panel self-refresh、ＰＳＲ）中に有効にされるので、より長い終了レイテンシが、より低い電力と引き換えに許容される。

【0015】

しかしながら、いくつかの非ＱＯＳ構成要素がフェンスされ、低減電力移行が可能になるまでにかかる時間は、非効率な実行又は機能エラーを引き起こす可能性がある。例えば、バッファ（例えばディスプレイバッファ）が満たされてから、構成要素が低減電力状態に移行するまでの時間により、非効率性が発生する。ディスプレイコントローラ等のＱＯＳ構成要素が、フェンスされて低減電力移行に利用可能になるのに長い時間を要する（すなわち、ＱＯＳ構成要素が低減電力状態に移行するためのレイテンシ許容範囲を満たさない）非ＱＯＳ構成要素と並行してフェンスする場合、ＱＯＳ構成要素は、低減電力状態への遷移中に要求を生成することを妨げられる。すなわち、非効率性は、ディスプレイコントローラがディスプレイバッファを満たしてフェンスオフされる一方で、低速非ＱＯＳ構成要素が、その構成レジスタ状態が保存されるために、又は、構成要素が低減電力状態に遷移することを構成要素が許容することを妨げる別の条件のために、そのフェンスを完了することができない場合に生じる可能性がある。一方、ディスプレイに提供され続けているディスプレイバッファ内のデータが空になり、ディスプレイバッファは、低減電力状態への遷移中にディスプレイに提供される追加データのためのメモリにアクセスすることができない。加えて、機能エラーは、例えば、構成要素がフェンスされることを許容しない条件を有しており、ディスプレイバッファがアンダーランした場合に生じる。

【0016】

本開示の特徴は、ＰＭＣを利用して、Ｚ９及びＺ１０の低減電力状態への及び低減電力状態からの遷移のための２段階ＩＰ構成要素／ＰＭＣインターフェースプロトコルを実装することによって、低減電力状態への及び低減電力状態からの効率的な遷移を提供する。第１の段階では、電力を除去するためのフェンス要求が先ず非ＱＯＳ構成要素（例えば、ＣＰＵ、ＧＰＵ及びＩＯ構成要素）に送信され、次いで、第２の段階でフェンス要求がＱＯＳ構成要素（例えば、ディスプレイコントローラ）に送信される。したがって、非ＱＯＳ構成要素は、ＱＯＳ構成要素によって生成されるデータトラフィックに干渉することなく、先ずフェンスを完了し、その構成レジスタの状態をＰＭＣ内のメモリ（例えば、バッファ）に保存する。次いで、ＱＯＳ構成要素は、それらのフェンスを完了し、デバイスが低減電力状態に移行する前に、それらの構成レジスタ状態をＰＭＣ内のメモリに保存する。すなわち、いくつかの非ＱＯＳ構成要素は、それらのフェンスの完了とそれらの構成要素レジスタ状態の保存に時間がかかりすぎることによって、非効率性及びエラーをもたらす可能性があるため、非ＱＯＳ構成要素を２段階に分けてフェンスオフした後に、ＱＯＳ構成要素をフェンスオフする。

【0017】

プログラムを実行するためのデータを記憶するために使用される第１の割り当てレジスタを有するＱＯＳ構成要素と、プログラムを実行するためのデータを記憶するために使用される第２の割り当てレジスタを有する複数の非ＱＯＳ構成要素と、ＱＯＳ構成要素及び非ＱＯＳ構成要素と通信する電力管理コントローラと、を備える処理デバイスが提供される。電力管理コントローラは、非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に非ＱＯＳ構成要素のためのフェンスを発行し、非ＱＯＳ構成要素のためのフェンスが完了した場合にＱＯＳ構成要素のためのフェンスを発行し、非ＱＯＳ構成要素のためのフェンス及びＱＯＳ構成要素のためのフェンスが完了した場合に低減電力状態に移行するように構成されている。

【0018】

非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に非ＱＯＳ構成要素のためのフェンスを発行することと、非ＱＯＳ構成要素のためのフェンスが完了した場合にＱＯＳ構成要素のためのフェンスを発行することと、非ＱＯＳ構成要素のためのフェンス及びＱＯＳ構成要素のためのフェンスが完了した場合に処理デバイスの低減電力状態に移行することと、を含む、電力状態遷移の方法が提供される。

【0019】

電力状態遷移の方法をコンピュータに実行させるための命令を含む非一時的なコンピュータ可読記憶媒体が提供される。命令は、非ＱＯＳ構成要素のうち１つ以上がアイドルであると判定された場合に非ＱＯＳ構成要素のためのフェンスを発行することと、非ＱＯＳ構成要素のためのフェンスが完了した場合にＱＯＳ構成要素のためのフェンスを発行することと、非ＱＯＳ構成要素のためのフェンス及びＱＯＳ構成要素のためのフェンスが完了した場合に低減電力状態に移行することと、を含む。

【0020】

図１は、本開示の１つ以上の特徴が実装され得る例示的なデバイス１００のブロック図である。デバイス１００は、例えば、コンピュータ、ゲームデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話又はタブレットコンピュータを含むことができる。デバイス１００は、プロセッサ１０２、メモリ１０４、ストレージ１０６、１つ以上の入力デバイス１０８、及び、１つ以上の出力デバイス１１０を含む。また、デバイス１００は、オプションで、入力ドライバ１１２及び出力ドライバ１１４を含むことができる。デバイス１００は、図１に示されていない追加の構成要素を含むことができることを理解されたい。

【0021】

様々な代替形態では、プロセッサ１０２は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）、同じダイ上に位置するＣＰＵ及びＧＰＵ、各プロセッサコアがＣＰＵ若しくはＧＰＵである可能性がある１つ以上のプロセッサコア、又は、デバイス１００若しくはデバイス１００の構成要素が通常動作モードよりも少ない電力を消費するモードで動作している場合の低減電力状態等のようなデバイス１００の異なる電力状態を管理するために使用される電力管理コントローラ（power management controller、ＰＭＣ）を含む。様々な代替例では、メモリ１０４は、プロセッサ１０２と同じダイ上に位置しているか、又は、プロセッサ１０２とは別に位置する。メモリ１０４は、揮発性若しくは不揮発性メモリ（例えば、ランダムアクセスメモリ（random access memory、ＲＡＭ）、ダイナミックＲＡＭ（dynamic RAM、ＤＲＡＭ）、キャッシュ）を含む。

【0022】

ストレージ１０６は、固定若しくはリムーバブルストレージ（例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／若しくは受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。出力デバイス１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上の光、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２シグナルの送信及び／若しくは受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。

【0023】

入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信することを可能にする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信することを可能にする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であること、並びに、デバイス１００は、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合に、同じ方式で動作することに留意されたい。

【0024】

図２は、本開示の１つ以上の特徴を実装するためのＰＭＣ２６０を含むデバイス２００の例示的な構成要素を示すブロック図である。例示的なデバイス２００の構成要素は、デバイスの知的財産（intellectual property、ＩＰ）構成要素（本明細書では「ＩＰ構成要素」と称される）間でデータを通信するための任意のタイプの通信ファブリック、バス、及び／又は、他の制御及びインターフェースロジックを表すデータファブリック２０５を含む。ＩＰ構成要素は、例えば、プログラム又はアプリケーションの様々な部分を実行するために使用されるコア、ハードウェアブロック、メモリセル及びロジックを含む。データファブリック２０５は、ＣＰＵ２１０、ＧＰＵ２２０、マルチメディア処理ユニット２３０、（図３に示されるディスプレイコントローラ２４０を介した）ディスプレイ２４０、Ｉ／Ｏハブ２５０、及び、メモリコントローラ２７０等の様々なＩＰ間でデータを通信するために使用される、データ経路、スイッチ、ルータ及び他のロジックを含む。データファブリック２０５は、共有バス構成、クロスバー構成及びブリッジを有する階層型バスを含むバスベースとすることができる。また、データファブリック２０５は、パケットベースとすることができ、ブリッジ、クロスバー、ポイントツーポイント又は他の相互接続を有する階層とすることができる。図２の矢印は、デバイスのＩＰ構成要素間のデータフローを示す。ＤＦ２０５は、ＱＯＳ機能性と非ＱＯＳ機能性の両方を担うＩＰ構成要素である。ＤＦ２０５の非ＱＯＳ機能性は、非ＱＯＳ構成要素によって使用されるデータパスを介して非ＱＯＳトラフィックを生成すること又はサービス提供することを含み、ＤＦ２０５のＱＯＳ機能性は、ＱＯＳ構成要素によって使用されるデータパスを介してＱＯＳトラフィックを生成すること又はサービス提供することを含む。

【0025】

また、図２に示されるデバイス２００の構成要素は、例えば、ユニバーサルシリアルバス（universal serial bus、ＵＳＢ）ポート、周辺構成要素相互接続エクスプレス（peripheral component interconnect express、ＰＣＩｅ）バス、ＮＶＭｅコントローラ、汎用入力／出力（general-purpose input/output、ＧＰＩＯ）コントローラ及びセンサフュージョンＩ／Ｏ構成要素等の様々なＩ／Ｏ構成要素２８０を含む。

【0026】

図３に関して以下でより詳細に説明されるように、ＰＭＣ２６０は、ハードウェア及びファームウェアの組合せを含み、ＩＰ構成要素制御インターフェース及びレジスタバスインターフェース（ＩＰ構成要素間でデータを通信するために使用されるデータファブリックインターフェースとは異なる）を介してＩＰ構成要素（例えば、ＣＰＵ２１０、ＧＰＵ２２０、マルチメディア処理ユニット２３０、ディスプレイ２４０、Ｉ／Ｏハブ２５０及びメモリコントローラ２７０）とインターフェースして、デバイスの異なる電力状態間の遷移（例えば、移行及び終了）を管理する。

【0027】

図３は、複数のＩＰ構成要素３０８と通信するＰＭＣ２６０の構成要素を示すブロック図である。図３に示されるように、ＰＭＣ２６０は、ＰＭＣハードウェア（hardware、ＨＷ）ロジック３０２、ＩＰ保存／回復中間システム管理ユニット（middle system management unit、ＭＳＭＵ）３０４、及び、メインＭＳＭＵ３０６を含む。ＰＭＣ ＨＷロジック３０２は、ＩＰ／ＰＭＣインターフェースプロトコルに従って、（図５に示されるＰ１及びＰ２電力ドメイン内の）ＩＰ構成要素３０８とインターフェースするハードウェアブロック（すなわち、ロジック回路）である。例えば、ＰＭＣ ＨＷロジック３０２は、ＩＰ構成要素３０８のうち１つ以上がアイドルであるか又はアイドルでない（例えば、ウェイクイベント）かのアイドル状態指標を受信し、ハンドシェイクを実行する（例えば、１つ以上のＩＰ構成要素３０８にフェンス要求を送信し、１つ以上のＩＰ構成要素３０８からフェンス肯定応答を受信する）。

【0028】

図４は、図３に示されるＭＳＭＵ３０４及び３０６の構成要素を示すブロック図である。図４に示されるように、ＭＳＭＵ３０４及び３０６は、命令メモリ４０２、データメモリ４０４、レジスタ及びタイマ４０６、命令プロセッサ４０８、及び、ＭＳＭＵバス４１０を含む。ＩＰ保存／回復ＭＳＭＵ３０４は、並列に動作して、対応するＩＰ構成要素３０８のレジスタデータをそれらのデータメモリ４０４に保存し、レジスタデータをそれらのデータメモリ４０４から対応するＩＰ構成要素３０８に回復させる。

【0029】

各ＭＳＭＵプロセッサ４０８は、その命令メモリ４０２内のファームウェア命令を実行して、その対応するＩＰ構成要素３０８のためのレジスタデータを保存及び回復させる。命令メモリ４０２は、レジスタ保存回復トラフィックを効率的に実装する（例えば、１つ以上のＩＰ構成要素３０８がアクティブになる（すなわち、アイドルではない）時間と、デバイス２００の１つ以上のＩＰ構成要素３０８をアクティブ状態に回復させる時間との間のターゲットレイテンシ期間を満たす）ために使用されるファームウェア命令の限定されたセット（例えば、１６個の命令）を含む。データメモリ４０４は、プログラムの一部を実行するために対応するＩＰ構成要素３０８によって使用されるデータを記憶するために使用されるダイナミックランダムアクセスメモリ（dynamic random access memory、ＤＲＡＭ）及びスタティックランダムアクセスメモリ（static random access memory、ＳＲＡＭ）を含む。データは、デバイス２００の電力状態を終了する場合にＩＰ構成要素３０８に割り当てられた構成レジスタからデータメモリ４０４に保存され、デバイス２００の電力状態に移行する場合に構成レジスタに回復される（例えば、リロードされる）。

【0030】

メインＭＳＭＵ３０６は、ＰＭＣバス３１０を介してＩＰ保存／回復ＭＳＭＵ３０４及びＰＭＣ ＨＷロジック３０２と通信し、ＩＰ保存／回復ＭＳＭＵ３０４を管理し、ＩＰ保存／回復ＭＳＭＵ３０４とそれらの対応するＩＰ構成要素３０８との間のレジスタ保存回復トラフィックの実装を編成するために使用されるファームウェア命令を含む。

【0031】

図５は、例示的なデバイス２００の異なる電力ドメインを示すブロック図である。図５に示されるように、第１の電力ドメイン（Ｐ１）内のＩＰ構成要素は、ＣＰＵ２１０と、ＧＰＵ２２０と、例えばマルチメディア処理ユニット２３０、Ｉ／Ｏハブ２５０及びメモリコントローラ２７０等の他のＩＰ構成要素５０２と、を含む。第２の電力ドメイン（Ｐ２）は、ディスプレイコントローラ２４０を含む。第３の電力ドメイン（Ｐ３）は、ＰＭＣ２６０を含む。第４の電力ドメインは、Ｉ／Ｏ構成要素２８０等のデバイス２００の他の構成要素を含む。

【0032】

デバイス２００の電力状態は、例えば、Ｚ０（状態Ｓ０とも称される）からＺ１０までの１１個の状態を含む。しかしながら、本開示の特徴は、任意の数の電力状態に対して実装することができる。Ｓ０／Ｚ０電力状態中、電力が、ドメインの各々に提供される（例えば、各電力レールがオンである）。Ｚ１～Ｚ７状態中、ＩＰ構成要素の各々ではなく、１つ以上がアイドルである。Ｚ８及びＺ９電力状態中、ＣＰＵ２１０、ＧＰＵ２２０及びＩＰ構成要素５０２は、アイドルである。Ｚ８電力状態中に、Ｐ１電力ドメインに供給された電力（例えば、電圧）は、制限された機能性（例えば、ディスプレイスタッタ）のために低減される。Ｚ９状態中、Ｐ１電力ドメインには電力が供給されない（すなわち、電力がオフである）。ＤＺ１０状態中、電力は、Ｐ１及びＰ２電力ドメインに供給されない。

【0033】

図６は、本開示の特徴による、２段階アプローチを使用した低減電力状態への遷移及び低減電力状態からの遷移の例示的な方法６００を示すフロー図である。方法６００は、低減電力状態への移行が成功したことを示す。図８に関して以下でより詳細に説明されるように、低減電力状態への移行も中断することができる。

【0034】

また、方法６００は、図７を参照して説明される。図７は、本開示の特徴による、アクティブ電力状態と低減電力状態との間の２段階遷移プロセスを示すタイミング図である。図７に示される例は、アクティブ電力状態（例えば、Ｓ０電力状態又はＺ０電力状態）からＺ９低減電力状態への又はＺ１０低減電力状態への遷移と、Ｚ９又はＺ１０低減電力状態からアクティブ電力状態（すなわち、Ｓ０電力状態又はＺ０電力状態）に戻る遷移と、を含む。

【0035】

ＰＭＣ２６０は、電力状態間の遷移を実装するための複数の異なる指標（指示）を受信する。例えば、ＰＭＣ２６０は、非ＱＯＳ構成要素の各々から個別の指標を受信する。各対応する非ＱＯＳ構成要素３０８のアイドル状態（アイドル又は非アイドル）に関して（例えば、図３のＩＰ構成要素３０８）。非ＱＯＳ構成要素３０８は、データファブリック（data fabric、ＤＦ）２０５を含み、これは、以下でより詳細に説明されるように、ステージ１構成要素及びステージ２構成要素の両方である。しかしながら、簡略化の目的で、単一のアイドル状態指標信号（すなわち、ＤＦ＿ＰＭＣ＿ｉｄｌｅ）が、ステージ１のための非ＱＯＳ ＩＰ構成要素３０８の組み合わされたアイドル状態を表すために、図７に示されている。すなわち、ＤＦ＿ＰＭＣ＿ｉｄｌｅ指標がハイである場合、非ＱＯＳ構成要素３０８の各々は、アイドルである。ＤＦ＿ＰＭＣ＿ｉｄｌｅ指標がローである場合、非ＱＯＳ構成要素３０８のうち１つ以上は、アイドルではない（すなわち、アクティブである）。

【0036】

また、ＰＭＣ２６０は、ＩＰ構成要素３０８間のハンドシェイキングプロセスを実施する。例えば、ＰＭＣ２６０は、非ＱＯＳ構成要素３０８の各々にフェンス要求を送信し、非ＱＯＳ構成要素３０８の各々からフェンス肯定応答を受信する。しかしながら、簡略化の目的で、単一のステージ１フェンス要求（例えば、ＰＭＣ＿ＤＦ＿ｆｅｎｃｅ＿ｒｅｑ）が、データファブリック（ＤＦ）２０５を含むステージ１のための非ＱＯＳ構成要素３０８の各々に送信されるフェンス要求を表すために図７に示されている。加えて、単一のフェンス肯定応答（例えば、ＤＦ＿ＰＭＣ＿ｆｅｎｃｅ＿ａｃｋ）が、ステージ１のための非ＱＯＳ構成要素３０８の各々に送信されるフェンス肯定応答を表すために図７に示されている。

【0037】

また、ＰＭＣ２６０は、ウェイク信号を受信するように構成されている。例えば、フェンス要求が各ＩＰ構成要素に送信される一方で、いくつかのＩＰ構成要素（例えば、デジタルコントローラハブ）は、低減電力状態中には電源がオフにならない。電源オフされていないこれらのＩＰ構成要素のうち１つ以上は、低減電力状態中にウェイク信号をＰＭＣ２６０に送信する。例えば、デジタルコントローラハブが新しいトラフィック（例えば、データ）を受信した場合に、デジタルコントローラハブは、ウェイク信号（すなわち、ＩＰ＿ＰＭＣ＿ｗａｋｅ）を送信して、１つ以上のＩＰ構成要素がもはやアイドルではなく、デバイスが低減電力状態を終了させるべきであることを示す。

【0038】

図６のブロック６０２に示されるように、方法６００は、デバイスのデータファブリック（ＤＦ）２０５を含む、非ＱＯＳ構成要素の各々がアイドルであるという指標（指示）を受信することを含む。例えば、ＰＭＣ２６０のハードウェアロジック３０２は、図３に示す非ＱＯＳ ＩＰ構成要素３０８の各々がアイドルであるという指標を受信し、これにより低減電力状態への移行プロセスが開始される。

【0039】

時間ｔ１において、ＩＰ＿ＺＳＣ＿ｉｄｌｅがハイになる。すなわち、ＰＭＣ２６０は、非ＱＯＳ構成要素３０８（例えば、ＣＰＵ、ＧＰＵ、ＩＯ構成要素及びデータファブリック（ＤＦ）２０５）の各々がアイドルであるという指標を受信し、ＰＭＣ２６０は、低減電力状態への移行プロセスを開始する。

【0040】

ブロック６０４に示されるように、方法６００は、電力を除去する要求をデバイスの非ＱＯＳ ＩＰ構成要素に送信することを含む。例えば、時間ｔ２において、ＰＭＣ２６０は、非ＱＯＳ ＩＰ構成要素３０８の各々にフェンス要求（ＰＭＣ＿ＤＦ＿ｆｅｎｃｅ＿ｒｅｑ）を送信して、ＩＰ構成要素３０８に対する電力を除去する許可を要求する。また、フェンス要求は、非ＱＯＳ構成要素３０８の各々に、他の構成要素への通信の送信を停止すべきであるという指標を提供する。

【0041】

ブロック６０６に示されるように、方法６００は、フェンス要求の肯定応答を受信することを含む。例えば、時間ｔ３において、ＰＭＣ２６０は、非ＱＯＳ ＩＰ構成要素３０８の各々から肯定応答（ＤＦ＿ＰＭＣ＿ｆｅｎｃｅ＿ａｃｋ）を受信し、ＰＭＣ２６０が非ＱＯＳ ＩＰ構成要素３０８から電力を除去することを許可する。上述したように、ＤＦ２０５は、ステージ１構成要素及びステージ２構成要素の両方である。ＤＦ２０５は、ＱＯＳ機能性と非ＱＯＳ機能性の両方を担う構成要素である。ＤＦ２０５の非ＱＯＳ機能性は、ステージ１ハンドシェイクの完了時（すなわち、ＰＭＣ２６０が非ＱＯＳ ＩＰ構成要素３０８の各々から肯定応答（ＤＦ＿ＰＭＣ＿ｆｅｎｃｅ＿ａｃｋ）を受信した場合）にフェンスオフされる。ＱＯＳ構成要素が（上述したように）低減電力状態に移行するためのレイテンシ許容範囲を満たすために、ＤＦは、ＰＭＣ＿ＤＦ＿ｆｅｎｃｅ＿ｒｅｑを介して、非ＱＯＳトラフィックを生成し又はサービス提供することからフェンスされ、これは、非ＱＯＳ構成要素によって使用されるデータパスをフェンスすること、非ＱＯＳクライアント（例えば、ＣＰＵ２１０、ＧＰＵ２２０）への割込み生成をフェンスすること、及び、そのレジスタ状態の一部のＤＲＡＭへの保存を含む。

【0042】

構成要素がフェンス要求を受信すると、構成要素のデータがＤＲＡＭ（例えば、メモリ２９０）に保存される。構成要素は、フェンス要求に肯定応答し、次いで、構成要素の残りのデータ（すなわち、構成レジスタ状態）が、対応するＭＳＭＵ３０４のＳＲＡＭに保存され、それにより、低減電力状態が終了すると、逆の順序を実施して、ＤＲＡＭへのアクセスを再確立することができる。データをＤＲＡＭに保存することは、第１段階ハンドシェイクを満足させるための非ＱＯＳ構成要素アクションと考えられる。

【0043】

次いで、ＰＭＣ２６０は、ステージ２に遷移し、ＰＭＣ＿ＤＦ＿ｓｔａｇｅ２＿ｓｔａｒｔが時間ｔ４において、中断される（ハイになる）（以下で説明されるようにディスプレイスタッタモードを実装する場合、ディスプレイスタッタ要求がディスプレイコントローラ２４０に送信される）。ＰＭＣ２６０がステージ２に遷移した後、ＤＦ２０５は、非ＱＯＳ構成要素（例えば、ＣＰＵ、ＧＰＵ及びＩＯ構成要素）にサービス提供しないが、非ＱＯＳ構成要素がフェンスオフされるまで、ＱＯＳ構成要素にサービス提供する（例えば、ディスプレイコントローラ及びＤＦ２０５のＱＯＳサービスロジック）。すなわち、ＤＦ２０５のＱＯＳ機能性は、ステージ２ハンドシェイクの完了まで（すなわち、ＰＭＣ ２６０が肯定応答（ＤＦ＿ＰＭＣ＿ｓｔａｇｅ２＿ａｃｋ）を受信する場合まで）動作可能なままである。

【0044】

ブロック６０８に示されるように、ＰＭＣ２６０は、ディスプレイコントローラ２４０及びＤＦ２０５のＱＯＳサービスロジック等のＱＯＳ構成要素がアイドルであるという指標（指示）を受信する。例えば、時間ｔ５において、ＰＭＣ２６０は、ディスプレイコントローラ２０４がアイドルであるという指標を受信する。すなわち、ディスプレイコントローラ２０４は、そのバッファを満たし、アイドルであることを示す。

【0045】

ブロック６１０において、ＰＭＣ２６０は、電力を除去する要求をＱＯＳ構成要素（例えば、ディスプレイコントローラ２０４及びＤＦ２０５のＱＯＳサービスロジック）に送信する。例えば、時間ｔ６において、ＰＭＣ２６０は、ディスプレイコントローラ２０４及びＤＦ２０５のＱＯＳサービスロジックにフェンス要求（ＰＭＣ＿ＤＦ＿ｓｔａｇｅ２＿ｒｅｑ）を送信し、ディスプレイコントローラ２０４及びＤＦ２０５のＱＯＳサービスロジックへの電力を除去する許可を要求する。

【0046】

ブロック６１２において、ＰＭＣ２６０は、フェンス要求（ＰＭＣ＿ＤＦ＿ｓｔａｇｅ２＿ｒｅｑ）の肯定応答を受信する。例えば、時間ｔ７において、ＰＭＣ２６０は、ディスプレイコントローラ２０４及びＤＦ２０５のＱＯＳサービスロジックから肯定応答（ＤＦ＿ＰＭＣ＿ｓｔａｇｅ２＿ａｃｋ）を受信し、ＰＭＣ２６０がディスプレイコントローラ２０４及びＤＦ２０５のＱＯＳサービスロジックから電力を除去することを許可する。ステージ２ハンドシェイクが完了すると（すなわち、ＰＭＣ２６０が肯定応答（ＤＦ＿ＰＭＣ＿ｓｔａｇｅ２＿ａｃｋ）を受信すると）、ＤＦ２０５は、ＱＯＳ構成要素へのサービス提供を停止する。この例では、フェンス要求は、２つのＱＯＳ構成要素、ディスプレイコントローラ及びＤＦ２０５のＱＯＳサービスロジックに送信される。しかしながら、本開示の特徴は、任意の数の異なるＱＯＳ構成要素の要求をＤＦ２０５のＱＯＳサービスロジックに送信し、ＤＦ２０５のＱＯＳサービスロジック及び任意の数の異なるＱＯＳ構成要素から肯定応答を受信することによって実装することができる。

【0047】

ブロック６１４に示されるように、方法６００は、電力を除去し、低減電力状態に移行することを含む。例えば、ＰＭＣ２６０は、電力リセット信号（すなわち、リセット）を使用して、構成要素の各々への電力をリセットする。図７の例に示されるように、リセットは、時間ｔ８においてローからハイになり、次いで、非ＱＯＳ構成要素３０８及びＱＯＳ構成要素（例えば、ディスプレイコントローラ２０４及びＤＦ２０５のＱＯＳサービスロジック）を含む構成要素の各々から電力が除去される（図７ではオフ）。

【0048】

決定ブロック６１６に示されるように、方法６００は、ウェイク信号ＩＰ＿ＰＭＣ＿ｗａｋｅを受信することを含む。例えば、構成要素のうち何れか（例えば、デジタルコントローラハブ）が新しいトラフィック（例えば、データ）を検出した場合、デジタルコントローラハブは、時間ｔ９において、ウェイク信号（すなわち、ＩＰ＿ＰＭＣ＿ｗａｋｅ）をＰＭＣ２６０に送信して、ＩＰ構成要素３０８のうち１つ以上がもはやアイドルではなく、デバイスが低減電力状態を終了させるべきであることを示す。

【0049】

決定ブロック６１８に示されるように、電力が回復され、デバイスは、低減電力状態を終了させる。例えば、図７に示されるように、時間ｔ１０において、電力が回復される。リセットは、時間ｔ１１において、ハイからローになる。すなわち、ＰＭＣ２６０は、リセットをデアサートし、ＭＳＭＵ３０４に対して、レジスタデータをそれらのデータメモリ４０４から対応するＩＰ構成要素３０８に対して回復させるように指示する。時間ｔ１２において、ＭＳＭＵ３０４は、回復を完了し、完了をＰＭＣ２６０に示し、ＰＭＣ２６０は、両方のステージ要求をデアサートする。

【0050】

時間ｔ１２とｔ１３との間では、ＤＦ＿ＺＳＣ＿ａｃｋ及びＤＦ＿ＺＳＣ＿ｓｔａｇｅ２＿ａｃｋがデアサートされる。スタッタパスＤＲＡＭが回復され、デバイスはディスプレイスタッタモードを終了させる。時間ｔ１３において、ＩＰ＿ＰＭＣ＿ｗａｋｅがデアサートされる。

【0051】

上述したように、方法６００は、低減電力状態への移行が成功したことを示しているが、低減電力状態へのその移行を中断することもできる。例えば、図７に示される例では、ＰＭＣは、ウェイク信号（ＩＰ＿ＰＭＣ＿ｗａｋｅ）を介して、時間ｔ７においてＱＯＳ構成要素の各々から肯定応答を受信した後に、構成要素のうち１つ以上がもはやアイドルではないという指標を受信する。しかしながら、時間ｔ７においてＱＯＳ構成要素の各々から肯定応答を受信する前に、ＱＯＳ構成要素又は非ＱＯＳ構成要素のうち１つ以上が（例えば、ウェイク信号を介して）もはやアイドルではないと判定された場合、低減電力状態への移行が中断される。すなわち、ＰＭＣ２６０は、ＩＰ構成要素３０８のレジスタデータを保存せず、低減電力状態に移行しない。

【0052】

図８は、本開示の特徴による、低減電力状態への移行の中断の例を示すタイミング図である。図８に示されるように、ＰＭＣは、ウェイク信号（ＩＰ＿ＰＭＣ＿ｗａｋｅ）を介して、時間ｔ７においてＱＯＳ構成要素の各々から肯定応答を受信する前に、時間ｔ３において構成要素のうち１つ以上がもはやアイドルではないという指標を受信する。したがって、図８に示されるように、低減電力状態への移行が中断され、電力はオンのままであり、リセットはローのままであり、デバイスは低減電力状態に移行しない。

【0053】

上述したように、Ｚ９電力状態は、ディスプレイコントローラがそのデータバッファからディスプレイにデータを連続的に出力するディスプレイスタッタモードをサポートする。ディスプレイバッファが一杯になると、デバイスは、低減電力状態に移行する。ディスプレイバッファは、データをディスプレイに提供するためにドレインし続ける。ディスプレイバッファがデータ閾値を下回ると、デバイスは低減電力状態を終了し、ディスプレイバッファを満たすためにメモリへのアクセスが回復する。次いで、デバイスは、もう一度低減電力状態に移行し、プロセスが繰り返される。すなわち、スタッタは、非ＱＯＳクライアントがフェンスオフされたまま、ＱＯＳクライアントのためのステージ２ハンドシェイクの繰り返しであり、これは非効率的な電力消費を回避する。例えば、非ＱＯＳクライアントは、スタッタ中に低減電力モードにとどまることができ、非ＱＯＳクライアントの非効率的な回復が回避され、ステージ１アイドル検出と終了及び再移行のためのハンドシェイクプロセスとを繰り返すために発生する時間が回避される。図７に示されるように、フェンス要求（ＰＭＣ＿ＤＦ＿ｆｅｎｃｅ＿ｒｅｑ）及びステージ２の開始（ＰＭＣ＿ＤＦ＿ｓｔａｇｅ２＿ｓｔａｒｔ）は、時間ｔ１２においてデアサートされる（すなわち、ローになる）。しかしながら、ディスプレイスタッタモードが実装された場合、ＰＭＣ＿ＤＦ＿ｆｅｎｃｅ＿ｒｅｑ及びＰＭＣ＿ＤＦ＿ｓｔａｇｅ２＿ｓｔａｒｔは、ＱＯＳクライアントがスタッタを完了した場合に、図７のｔ５より前のステップをスキップして、ｔ５から始まる低減電力状態への移行が繰り返されるように、スタッタを示すために時間ｔ１２においてアサートされたままである。

【0054】

図において示され及び／又は本明細書に説明される様々な機能ユニット（プロセッサ１０２、入力ドライバ１１２、入力デバイス１０８、出力デバイス１１０、出力ドライバ１１４、データファブリック２０５、ＣＰＵ２１０、ＧＰＵ２２０、メモリコントローラ２７０及びＰＭＣ２６０を含むが、これらに限定されない）は、汎用コンピュータ、プロセッサ若しくはプロセッサコアとして、又は、汎用コンピュータ、プロセッサ若しくはプロセッサコアによって実行可能な非一時的なコンピュータ可読記憶媒体若しくは別の記憶媒体に記憶されているプログラム、ソフトウェア若しくはファームウェアとして実装され得る。提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実施することができる。好適なプロセッサとしては、例として、汎用プロセッサ、専用プロセッサ、従来型プロセッサ、デジタルシグナルプロセッサ（digital signal processor、ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）回路、任意の他のタイプの集積回路（integrated circuit、ＩＣ）、及び／又は、状態マシンが挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（hardware description language、ＨＤＬ）命令及びネットリストを含む他の中間データ（コンピュータ可読媒体に記憶させることが可能な命令）の結果を使用して製造プロセスを構成することによって製造することができる。そのような処理の結果は、マスクワークとすることができ、このマスクワークをその後の半導体製造プロセスにおいて使用して、本開示の特徴を実装するプロセッサを製造する。

【0055】

本明細書に提供される方法又はフローチャートは、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実施することができる。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（read only memory、ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、内蔵ハードディスク及びリムーバブルディスク等の磁気媒体、磁気光学媒体、並びに、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（digital versatile disk、ＤＶＤ）等の光学媒体が挙げられる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】