特表 2024-536590 半導体基板の製造および再使用

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-04

(54)【発明の名称】半導体基板の製造および再使用

(51)【国際特許分類】

   H01L 21/02 20060101AFI20240927BHJP

【ＦＩ】

H01L21/02 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024523846

(86)(22)【出願日】2022-10-21

(85)【翻訳文提出日】2024-06-13

(86)【国際出願番号】 IB2022000607

(87)【国際公開番号】W WO2023067386

(87)【国際公開日】2023-04-27

(31)【優先権主張番号】63/270,599

(32)【優先日】2021-10-22

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/743,006

(32)【優先日】2022-05-12

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】501209070

【氏名又は名称】インフィネオン テクノロジーズ アーゲー

【氏名又は名称原語表記】ＩＮＦＩＮＥＯＮ ＴＥＣＨＮＯＬＯＧＩＥＳ ＡＧ

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ゴラー， ベルンハルト

(72)【発明者】

【氏名】ビンター， アレクサンダー クリスティアン

(72)【発明者】

【氏名】ホフバウアー， トビアス フランツ ヴォルフガング

(72)【発明者】

【氏名】ヒューバー， マルティン

(72)【発明者】

【氏名】モーダー， アイリス

(72)【発明者】

【氏名】ピッチン， マテオ

(72)【発明者】

【氏名】サントス ロドリゲス， フランシスコ ハビエル

(72)【発明者】

【氏名】シュルツェ， ハンス－ヨアヒム

(57)【要約】

半導体ウエハを処理する方法が、半導体ウエハの第１の主要表面の上に１つまたは複数のエピタキシャル層を形成することと、半導体ウエハ中にまたは１つまたは複数のエピタキシャル層中に、１つまたは複数の多孔質層を形成することであって、半導体ウエハと、１つまたは複数のエピタキシャル層と、１つまたは複数の多孔質層とが、集合的に基板を形成する、１つまたは複数の多孔質層を形成することと、１つまたは複数のエピタキシャル層中に半導体デバイスのドープ領域を形成することと、半導体デバイスのドープ領域を形成した後に、１つまたは複数の多孔質層に沿って基板の残部から半導体ウエハの非多孔質パートを分離することとを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体ウエハを処理する方法であって、前記方法は、
前記半導体ウエハの第１の主要表面の上に１つまたは複数のエピタキシャル層を形成することと、
前記半導体ウエハ中にまたは前記１つまたは複数のエピタキシャル層中に、１つまたは複数の多孔質層を形成することであって、前記半導体ウエハと、前記１つまたは複数のエピタキシャル層と、前記１つまたは複数の多孔質層とが集合的に基板を形成する、１つまたは複数の多孔質層を形成することと、
前記１つまたは複数のエピタキシャル層中に半導体デバイスのドープ領域を形成することと、
前記半導体デバイスの前記ドープ領域を形成した後に、前記１つまたは複数の多孔質層に沿って前記基板の残部から前記半導体ウエハの非多孔質パートを分離することと
を含む、方法。

【請求項2】

前記１つまたは複数の多孔質層を形成することが、前記半導体ウエハのまたは前記１つまたは複数のエピタキシャル層の、半導体材料を多孔質化することを含み、前記多孔質化することが、電解質溶液を使用する電気化学プロセスを含み、前記方法は、
前記１つまたは複数の多孔質層の多孔度が前記半導体ウエハの前記第１の主要表面に対して直角な方向において変動するように、前記電気化学プロセスの電流および／または電圧、ならびに／あるいは前記電解質溶液の組成を変動させること
をさらに含む、請求項１に記載の方法。

【請求項3】

前記１つまたは複数の多孔質層を形成することが、前記半導体ウエハのまたは前記１つまたは複数のエピタキシャル層の、半導体材料を多孔質化することを含み、前記方法が、
前記多孔質化することより前に、多孔質化されるべき前記半導体材料のドーピング濃度を修正すること
をさらに含む、請求項１に記載の方法。

【請求項4】

多孔質化されるべき前記半導体材料の前記ドーピング濃度を修正することが、多孔質化されるべき前記半導体材料の前記ドーピング濃度を増加させることを含む、請求項３に記載の方法。

【請求項5】

前記１つまたは複数の多孔質層は、前記半導体ウエハが、前記１つまたは複数の多孔質層を含む多孔質パートと、前記１つまたは複数の多孔質層を除く前記非多孔質パートとを有するように、前記半導体ウエハ中に形成される、請求項１に記載の方法。

【請求項6】

前記１つまたは複数の多孔質層に沿って前記１つまたは複数のエピタキシャル層から前記非多孔質パート半導体ウエハを分離した後に、前記半導体ウエハの前記非多孔質パートを再使用すること
をさらに含む、請求項５に記載の方法。

【請求項7】

前記１つまたは複数の多孔質層が、前記１つまたは複数のエピタキシャル層中に形成され、半導体ウエハ全体が、非多孔質であり、前記１つまたは複数の多孔質層に沿って前記１つまたは複数のエピタキシャル層から分離される、請求項１に記載の方法。

【請求項8】

前記１つまたは複数のエピタキシャル層から前記半導体ウエハ全体を分離した後に、前記半導体ウエハ全体を再使用すること
をさらに含む、請求項７に記載の方法。

【請求項9】

前記１つまたは複数の多孔質層を形成することが、前記半導体ウエハ中にまたは前記１つまたは複数のエピタキシャル層中に、異なる孔サイズをもつ多孔質層のスタックを形成することを含む、請求項１に記載の方法。

【請求項10】

前記１つまたは複数の多孔質層を形成することが、
第１の平均孔密度を有する第１の多孔質層を形成することと、
前記第１の多孔質層より上に、前記第１の平均孔密度よりも小さい第２の平均孔密度を有する第２の多孔質層を形成することと
を含み、
前記第１の多孔質層と前記第２の多孔質層とが、構造化されており、および／または変動する厚さを有する、請求項１に記載の方法。

【請求項11】

前記１つまたは複数の多孔質層を形成することが、
カウンタドーピングを提供するドーパントの注入によって誘起される、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域を形成することと、
前記低導電性のエピタキシャル層、前記低導電性のウエハ領域、または前記低導電性の埋込みウエハ領域上に、前記低導電性のエピタキシャル層、前記低導電性のウエハ領域、または前記低導電性の埋込みウエハ領域よりも高い平均ドーピング濃度を有するより高い導電性の層を形成することと、
前記より高い導電性の層中に均質多孔質層を形成することと
を含む、請求項１に記載の方法。

【請求項12】

前記１つまたは複数の多孔質層を形成することが、
エピタキシャル層上にまたは前記半導体ウエハの前記第１の主要表面上にマスクを形成することと、
前記マスクにおける開口を通してドーパントを注入することと、
前記ドーパントが注入された領域に、垂直多孔質化を加速する電界をかけることと
を含む、請求項１に記載の方法。

【請求項13】

前記１つまたは複数のエピタキシャル層を形成することが、
前記１つまたは複数の多孔質層のうちの最上の１層の中の孔のエピタキシャル横方向過成長によって第１のエピタキシャル層を形成すること
を含む、請求項１に記載の方法。

【請求項14】

前記第１のエピタキシャル層が、前記１つまたは複数の多孔質層のうちの前記最上の１層の中の孔ロケーションに基づいて変動する横方向ドーパント濃度を有する、請求項１３に記載の方法。

【請求項15】

前記基板を複数のダイに個片化すること
をさらに含み、
前記個片化することが、前記分離することの後に実施される、請求項１に記載の方法。

【請求項16】

前記基板を複数のダイに個片化することと、
前記分離することの前に、前記半導体ウエハの前記非多孔質パートとは反対の前記基板の側にキャリアを取り付けることと
をさらに含み、
前記キャリアが、前記分離することの間、前記基板に取り付けられたままである、請求項１に記載の方法。

【請求項17】

前記個片化することが、前記分離することと前記キャリアを前記取り付けることの両方の前に実施される、請求項１６に記載の方法。

【請求項18】

前記基板を複数のダイに個片化することと、
前記分離することの前に、前記半導体ウエハの前記非多孔質パートとは反対の前記基板の第１の側に第１の金属化を形成することと、
前記分離することの後に、前記分離することによって露出しており且つ前記第１の側とは反対にある前記基板の第２の側に、第２の金属化を形成することと
をさらに含む、請求項１に記載の方法。

【請求項19】

前記分離することを援助するために、前記１つまたは複数の多孔質層中に少なくとも部分的に延びる１つまたは複数のクラックを誘起すること
をさらに含み、
前記１つまたは複数のクラックを前記誘起することが、レーザー光により前記１つまたは複数の多孔質層を照射することを含む、請求項１に記載の方法。

【請求項20】

前記分離することを援助するために、前記１つまたは複数の多孔質層中に少なくとも部分的に延びる１つまたは複数のクラックを誘起すること
をさらに含み、
前記１つまたは複数のクラックを前記誘起することが、外力を適用することを含む、請求項１に記載の方法。

【請求項21】

前記外力を前記適用することが、
前記１つまたは複数の多孔質層とは異なる熱膨張係数を有する層を前記基板に適用することと、
前記層を冷却または加熱することと
を含む、請求項２０に記載の方法。

【請求項22】

前記外力を前記適用することが、
前記基板にわたる熱勾配を適用すること
を含む、請求項２０に記載の方法。

【請求項23】

前記外力を前記適用することが、
前記基板の側から前記１つまたは複数の多孔質層にレーザー光を適用すること
を含む、請求項２０に記載の方法。

【請求項24】

前記レーザー光の最大吸収が前記１つまたは複数の多孔質層内で発生するように、前記１つまたは複数の多孔質層のドーピング濃度を修正すること
をさらに含む、請求項２３に記載の方法。

【請求項25】

前記外力を前記適用することが、
前記１つまたは複数の多孔質層に超音波振動を適用すること
を含む、請求項２０に記載の方法。

【請求項26】

前記基板が、前記超音波振動を前記適用することの間、液体で満たされた容器中にある、請求項２５に記載の方法。

【請求項27】

前記分離することの後に、前記基板の前記残部から残留多孔質パートを除去すること
をさらに含む、請求項１に記載の方法。

【請求項28】

前記基板の前記残部から残留多孔質パートを前記除去することが、
前記半導体ウエハの前記非多孔質パートから前記分離することによって画定された前記基板の前記残部の表面を、機械的研削および／または化学機械研磨および／またはエッチングおよび／またはサンドブラストおよび／または水噴射すること
を含む、請求項２７に記載の方法。

【請求項29】

前記残留多孔質パートが以前に除去された前記基板の前記残部の側を多孔質化すること
をさらに含む、請求項２７に記載の方法。

【請求項30】

前記基板の前記残部の前記多孔質化された側に金属化を形成すること
をさらに含む、請求項２９に記載の方法。

【発明の詳細な説明】

【背景技術】

【0001】

炭化ケイ素ウエハ／ベース材料上に成長させられる半導体デバイスのためのウエハコストは高い傾向があり、ここで、「炭化ケイ素ウエハ／ベース材料」は、エピタキシャル半導体層がその上に成長させられる成長基板を指す。対照的に、「基板」は、ウエハ、および随意に、エピタキシャル層および金属化層であり得るか、またはそれらを含み得る。そのような半導体デバイスは、炭化ケイ素（ＳｉＣ）に基づくか、またはＳｉＣ上に成長させられ得る他の材料（たとえば、ＧａＮ、ＧａＡｓなど）に基づき得る。

【0002】

ウエハコストは、ＳｉＣ上に成長させられる半導体デバイスの全体的な製作コストのかなりの割合を占める。したがって、これらのコストを低減することは、競争的利点を生じる。ウエハコストを低減するための１つのやり方が、たとえば、標準ウエハを数回使用することによって、および／またはウエハ製造中の損失を低減することによって、製造中のウエハ材料の材料損失を低減することである。

【発明の概要】

【0003】

半導体ウエハを処理する方法の一実施形態によれば、本方法は、半導体ウエハの第１の主要表面の上に１つまたは複数のエピタキシャル層を形成することと、半導体ウエハ中にまたは１つまたは複数のエピタキシャル層中に、１つまたは複数の多孔質層を形成することであって、半導体ウエハと、１つまたは複数のエピタキシャル層と、１つまたは複数の多孔質層とが集合的に基板を形成する、１つまたは複数の多孔質層を形成することと、１つまたは複数のエピタキシャル層中に半導体デバイスのドープ領域を形成することと、半導体デバイスのドープ領域を形成した後に、１つまたは複数の多孔質層に沿って基板の残部から半導体ウエハの非多孔質パート（ｐａｒｔ）を分離することとを含む。

【0004】

当業者は、以下の発明を実施するための形態を読み、添付の図面を見ると、追加の特徴および利点を認識されよう。

【0005】

図面の要素は、必ずしも互いに対して一定の縮尺であるとは限らない。同様の参照番号は、対応する同様のパートを示す。様々な図示の実施形態の特徴は、それらが互いを除外しない限り、組み合わせられ得る。実施形態は、図面において示され、以下の説明において詳述される。

【図面の簡単な説明】

【0006】

【図1】半導体ウエハの再使用のための方法の一実施形態の概略図である。

【図2】図１の方法の簡略ブロック図である。

【図3】半導体ウエハの再使用のための方法の別の実施形態のブロック図である。

【図4】半導体ウエハの再使用のための方法の別の実施形態のブロック図である。

【図5】半導体ウエハの剥離／分離のための多孔質化（ｐｏｒｏｓｉｆｙ）された層の一実施形態の部分断面図である。

【図6】半導体ウエハの剥離／分離のための多孔質化された層の別の実施形態の部分断面図である。

【図7】半導体ウエハの剥離／分離のための均質多孔質層を形成する異なる実施形態のそれぞれの部分断面図である。

【図8】半導体ウエハの剥離／分離のための多孔質多層スタックの一実施形態の部分断面図である。

【図9】前側キャリアに取り付けられたデバイス基板の一実施形態の部分断面図である。

【発明を実施するための形態】

【0007】

本明細書で説明される実施形態は、エピタキシーのためにおよびスプリッティングのために多孔質半導体層を使用する、複数回の半導体ウエハの再使用のための方法を提供する。デバイス構造が、多孔質表面層をもつ前処理された半導体ウエハ上に製作される。デバイス製造の後に、半導体ウエハは、多孔質層において基板の残部から（剥離）分離され、再使用される。

【0008】

図１は、方法の一実施形態を示す。方法は、後続のエピタキシーのための用意ができている半導体ウエハ１００を提供すること（ａ）を含む。１つまたは複数の多孔質層１０２が、半導体ウエハ１００の第１の主要表面１０４においておよびそれより下に、形成される（ｂ）。１つまたは複数のエピタキシャル層１０６が、半導体ウエハ１００の第１の主要表面１０４（たとえば、前側）上に成長させられる（ｃ）。次いで、前側処理（ｄ）が、ウエハ１００の非多孔質パート１１０と、１つまたは複数の多孔質層１０２と、デバイス構造１１１とを含む、基板１０８を作成するために、あるポイント、たとえば、前側金属化および／またはパッシベーションまで実施される。デバイス構造１１１は、１つまたは複数のエピタキシャル層１０６中に形成された、ドレイン領域、バッファ層、ボディゾーン、ソースゾーン、エミッタゾーン、ゲート、電流拡散層などと、１つまたは複数のエピタキシャル層１０６の上に形成された、前側金属化、パッシベーションなどとを含み得る。

【0009】

図１における方法は、基板１０８を安定させるために、基板１０８の前側に一時的または永続的キャリア１１２を取り付けること（ｅ）をさらに含む。半導体ウエハ１００は、分離層として１つまたは複数の多孔質層１０２を使用することによって剥離される（ｆ）。すなわち、半導体ウエハ１００の非多孔質パート１１０は、１つまたは複数の多孔質層１０２に沿って基板１０８の残部１０８’から分離される。剥離または分離プロセスは、分離時に、再生ウエハ１１４と、基板１０８の残部１０８’をなすデバイス基板１１６とを生じる。

【0010】

再生ウエハ１１４について、再生ウエハ１１４は、一新され（ｇ）、随意に、たとえば、本明細書で後で説明されるように、ウエハ厚さを増加させるために、さらに処理され得る。一新された再生ウエハ１１４は、再び使用されて（ａ－＞ｆ）、別のデバイス基板を形成し得る。デバイス基板１１６について、たとえば、本明細書で後でより詳細に説明されるように、半導体ウエハ１００の非多孔質パート１１０から分離することによって画定されたデバイス基板１１６の表面１１８を調整すること（ｈ）、デバイス基板１１６の調整された裏側１１８において金属化および／またはオーミックコンタクト１２０を形成すること（ｉ）、デバイス基板１１６の金属化された裏側１１８にキャリア１２２を取り付けること（ｊ）、デバイス基板１１６の前側の側１２４からキャリア１１２を除去すること（ｋ）、デバイス基板１１６をテストすること（ｌ）、デバイス基板１１６を個々のダイ（チップ）１２６に個片化し（ｍ）、裏側キャリア１２２を除去すること、ならびにめっきなどのさらなるバックエンド「ＢＥ」アセンブリ（ｎ）など、さらなる処理ステップが行われ得る。

【0011】

図２は、図１に示されている同じ方法を示すが、あまり詳細ではない。異なる処理ステップを示すために図において使用される文字（ａ）～（ｎ）は、別段に明記されていない限り、必ずしも、必要とされる処理順序を暗示または示唆するとは限らない。

【0012】

図３は、図１に示されている方法の別の実施形態を、図２において使用されたものと同じ詳細レベルで示す。図３では、デバイス基板１１６のテスト（ｌ）は、プロセスにおいてより早期に実施される。詳細には、デバイス基板１１６は、基板１０８の残部１０８’から半導体ウエハ１００の非多孔質パート１１０を剥離すること／分離すること（ｆ）の前に、テストされる（ｌ）。

【0013】

図４は、図１に示されている方法の別の実施形態を、図２において使用されたものと同じ詳細レベルで示す。図３のように、図４では、デバイス基板１１６は、基板１０８の残部１０８’から半導体ウエハ１００の非多孔質パート１１０を剥離すること／分離すること（ｆ）の前に、テストされる（ｌ）。図４では、デバイス基板１１６を個々のダイ（チップ）１２６に個片化すること（ｍ）も、基板１０８の残部１０８’から半導体ウエハ１００の非多孔質パート１１０を剥離すること／分離すること（ｆ）の前に、実施される。

【0014】

図３および図４に示されている実施形態は、前側キャリア１１２が基板１０８に取り付けられる前に、デバイステストを実施する。さらに、基板１０８の残部１０８’から半導体ウエハ１００の非多孔質パート１１０を剥離すること／分離すること（ｆ）の後に、テストは必要とされない。

【0015】

図２～図４に示されている実施形態の各々では、さらなるダイテストが、個片化の後に、ただし他のポストダイ作製プロセスより前に、実施され得る。たとえば、個々のダイ（チップ）１２６は、個片化の後に、ただし、ピックアンドプレース、成形、パッケージング、アセンブリなどより前に、テストされ得る。

【0016】

図１～図４に示されているステップ（ａ）～（ｎ）は、以下でより詳細に説明される。

【0017】

ステップ（ａ）：ウエハ準備
半導体ウエハ１００は、１つまたは複数のエピタキシャル層１０６が、デバイス製造をサポートするのに十分に低い結晶欠陥密度で成長させられ得るように、たとえば、エピタキシーがその上で実施される前側表面１０４において、結晶、たとえば、単結晶または少なくとも部分的に単結晶であり得る。半導体ウエハ１００は、たとえば、軸外または軸上４Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ、６Ｈ－ＳｉＣなど、ＳｉＣウエハであり得る（すなわち、ＳｉＣを含み得るか、またはＳｉＣからなり得る）。しかしながら、再使用方法は、ウエハ材料としてのＳｉＣに限定されず、Ｓｉ、ＧａＮ、ＧａＡｓ、Ｇａ２Ｏ３など、他のウエハ材料のためにも、または異なる材料の２つまたはそれ以上の層から構成される基板のためにも、使用され得る。平面図では、半導体ウエハ１００は、随意に、いわゆる平坦部またはノッチをもつ、円形、楕円形または多角形（たとえば、矩形または六角形）形状を有し得る。半導体ウエハ１０の直径は、１００ｍｍ、１５０ｍｍ、２００ｍｍ、さらにはより大きいものであり得る。

【0018】

半導体ウエハ１００は、標準厚さを有し得る。標準厚さは、ウエハ直径に応じて変動し得る。一般に、１００ｍｍおよび１５０ｍｍウエハは、（初期に）（たとえば、高々±４０μｍまたは高々±２５μｍの精度で）３５０μｍの厚さを有する。しかしながら、開始ウエハ１００は、標準厚さを下回る厚さ（たとえば、１００ｍｍまたは１５０ｍｍウエハでは２００μｍ）を有し得る。より大きいウエハ直径では、標準厚さは、処理中の半導体ウエハ１００の機械的安定性を可能にするためにより高くなり得る。半導体ウエハ１００は、代替として、標準厚さよりも小さい厚さまたは大きい厚さを有し得る。たとえば、再使用方法は、（たとえば、標準厚さを上回るか、または標準厚さをもつ）より厚い最初のウエハから始まり得、その厚さは、再生ステップ（ａ）～（ｇ）の各サイクルにおいて低減され得る。すなわち、再生ウエハ１１４は、初期ウエハ１００よりも小さい厚さを有し得る。１つまたは複数の多孔質層１０２が、初期ウエハ１００中にではなく１つまたは複数のエピタキシャル層１０６中に形成される場合、半導体ウエハ１００全体は、非多孔質であり、剥離／分離ステップ（ｆ）の後に、再使用のために利用可能である。

【0019】

半導体ウエハ１００は、エピタキシャル成長を可能にするために、すでに前処理されていることがある。しかしながら、エピタキシャル成長のために半導体ウエハ１００を準備することが、最初のプロセスサイクルのためでさえ必要とされる可能性もあり得る。概して、エピタキシャル成長のために半導体ウエハ１００を準備することは、以下のプロセスのうちの少なくとも１つを伴い得る。以下で識別されるプロセスの組合せが可能であり、プロセスのうちのいくつかは、前述のカテゴリーのうちの２つまたはそれ以上に入り得る。ウエハ準備プロセスは以下の通りである：洗浄；機械的研削（研磨）；微細な材料による噴射による処置（たとえば、サンドブラストまたはドライアイスブラスト）；化学機械研磨（ＣＭＰ）；たとえば、高温のＫＯＨ、ＫＭｎＯ_４などによる、たとえば、反応性イオンエッチング、ウェットエッチング、ドライエッチング、または後続のウェットエッチング、たとえば、ＨＦ：ＨＮＯ_３を伴う、イオン注入など、化学的および／または機械的プロセス構成要素によるプラズマ処置；レーザー支援表面処置；ガス雰囲気、たとえば、水素、または様々なガス種の混合における、ベークなどの温度処置、あるいは、たとえば、少なくとも数ナノメートル（ｎｍ）が除去され得る、後続の酸化物除去を伴う、約１２００℃における繰返し熱酸化；ならびに、たとえば、金属のような他の材料による、熱反応。

【0020】

ステップ（ｂ）：多孔質化
（１つまたは複数の）多孔質層１０２は、半導体ウエハ１００のまたは１つまたは複数のエピタキシャル層１０６の、半導体材料を多孔質化することによって作成される。多孔質化プロセスは、多孔質化されるべき半導体材料のドーピング濃度によって影響を及ぼされ得る。たとえば、より高いドーピング濃度が、より高い多孔度（ｐｏｒｏｓｉｔｙ）を生じ得る。所望のドーピング濃度は、初期基板ドーピングのうちの少なくとも１つによって、および後続の温度処置を伴う注入ステップによって、提供され得る。たとえば、多孔質化されるべき半導体材料のドーピング濃度は、注入エネルギーと、注入角度と、チャネリングインプラントとのうちの１つまたは複数を調節することによって修正され得る。別の手法では、多孔質化されるべき半導体材料のドーピング濃度は、多孔質化されるべき半導体材料の垂直ドーピング濃度および／または横方向ドーピング濃度を変動させることによって修正される。

【0021】

多孔度は、半導体材料中の孔密度と孔サイズ（たとえば、孔直径）との組合せである。より大きい多孔度は、より大きい孔サイズと組み合わせたより低い孔密度から、またはより低い孔サイズと組み合わせたより高い孔密度から、さらにはその両方、より高い孔密度とより大きい孔サイズとの組合せから生じ得る。半導体ウエハ１００は、エピタキシャル成長の前に多孔質化され得るか、または（１つまたは複数の）エピタキシャル層１０６がウエハ１００上に成長させられ得、次いで、１つまたは複数のこれらの層が多孔質化される。

【0022】

（１つまたは複数の）多孔質化された層１０２は、半導体ウエハ１００の第１の主要表面１０４に対して直角な（垂直）方向において、および／または半導体ウエハ１００の第１の主要表面１０４に対して平行な（横方向）方向において、変動するドーピング濃度を有し得る。これは、たとえば、図６に示されているように、異なる孔サイズをもつ複数の多孔質化された層１０２のスタックを作成することを可能にする。そのような変動するドーピング濃度は、たとえば、エピタキシャル成長プロセス中にドーピング濃度をチューニングすることによって、作成され得る。代替または追加として、変動するドーピング濃度は、半導体ウエハ１００および／または（１つまたは複数の）エピタキシャル層１０６中にドーパントを注入することによって作成され得る。

【0023】

半導体材料は、たとえば、陽極多孔質化プロセスによって、多孔質化され得る。一般に、陽極多孔質化は、たとえば、酸成分、アルカリ成分、または塩成分を含み得る、および随意に、さらなる添加剤、たとえば、ＩＰＡ、エタノールなどの界面活性剤などを含み得る、電解質溶液中で行われる。たとえば、電解質溶液は、フッ素ベース化学現象（ｃｈｅｍｉｓｔｒｙ）（たとえば、水性ＨＦ溶液）またはアルカリエッチ化学現象（たとえば、ＴＭＡＨ、ＫＯＨ）であり得るか、あるいはそれらを含み得る。陽極多孔質化プロセスは、ＵＶ（紫外線）放射への露出によって駆動され得る。また、多孔質化は、電荷キャリアが十分に高い電界を介して誘起される、いわゆる「破壊」領域において実施され得る。エッチ化学現象における他の添加剤が、エッチ速度および多孔度に影響を及ぼす。

【0024】

孔は、半導体材料中の空隙をなす。多孔度は、多孔質化条件に応じて深さとともに変動することがある。たとえば、多孔度は、電気化学プロセスの電流および／または電圧ならびに／あるいは電解質溶液の組成を変動させることによって変動させられ得る。半導体材料は、弱められた（多孔質化された）パートにおいて基板１０８をスプリットするための十分な応力が生成され得るように、孔（空隙）によって弱められる。しかしながら、多孔度（たとえば、孔の密度およびサイズ）は、剥離／分離ステップ（ｆ）の前に（１つまたは複数の）多孔質層１０２の局所的なまたは完全な層間剥離を起こすことなしにすべての後続のプロセスステップが実施され得るほど、十分に低くなるべきである。すなわち、（１つまたは複数の）多孔質層１０２の多孔度は、良好な剥離特性を保証するために十分に高くなるべきであるが、（１つまたは複数の）多孔質層１０２が剥がれ落ちることを回避するのに十分に低くなるべきである。たとえば、剥離のために使用される（１つまたは複数の）多孔質層１０２は、高い多孔度（たとえば、スタック中で最も高い多孔度）を有するべきである。追加または代替として、剥離のために使用される多孔質層１０２は、その多孔質層１０２がスタック中で最も弱い多孔質層であるような、孔構造（たとえば、孔構成または分布）を有し得る。たとえば、この多孔質層１０２では、組み合わせられる孔は、少なくとも、同じ量の空間を占有するか、またはその孔の周囲の非多孔質領域よりも多くの空間を占有し得る（たとえば、平均して、孔間の距離は孔の直径よりも小さい）。孔の構成に応じて、より大きい孔では、より低い孔密度が十分であり得、より小さい孔は高い孔密度を必要とし得る。

【0025】

一実施形態では、１つまたは複数の半導体層１０６が、多孔質化ステップ（ｂ）の後に（１つまたは複数の）多孔質層上にエピタキシャル成長させられる。したがって、最上の多孔質層１０２の表面は、高品質の（１つまたは複数の）エピタキシャル層１０６を可能にするべきである。このために、最上の多孔質層１０２は、高い結晶品質を有するべきである。これは、いわゆるスキン層を利用することによって保証され得る。そのようなスキン層は、多孔質化中に発生し、下の多孔質化された層と比較して極めて低い孔密度をもつ極めて薄い表面層である。スキン層は、以下の特性、すなわち、単結晶、低い表面粗さ、小さい孔直径（好ましくは、２００ｎｍ未満、たとえば、１００ｎｍ未満、たとえば、７０ｎｍ未満、たとえば、約５０ｎｍ）、小さい孔密度を有し得る。たとえば、孔密度の場合、孔間の距離は、平均して、孔の直径よりも大きくなり得、したがって、孔（空隙）は非多孔質領域よりも少ない空間を占有する。多孔度に関して、孔は、非多孔質領域の空間の５０％未満を占有し得る）。自然発生するスキン層は、極めて薄く（たとえば、２０～５０ｎｍ）、不均質であり得る。スキン層の厚さおよび均質性は、以下で説明されるように影響を及ぼされ得る。

【0026】

図５は、剥離／分離のための多孔質化された層２００が、半導体ウエハ１００上にまたは半導体ウエハ１００中に形成され、スキン層２０２が、多孔質化された剥離／分離層２００上に形成される、一実施形態を示す。スキン層２０２の厚さは、たとえば、１００ｎｍ～５００ｎｍの範囲内であり得る。多孔質化された剥離／分離層２００の厚さは、たとえば、１μｍ～１０μｍの範囲内であり得る。そのような層スタックは、電気化学エッチングによる多孔質化が、ドーピング濃度の増加とともに大幅に加速されるので、異なる平均ドーピング濃度をもつ層を形成することによって実現され得る。したがって、スキン層２０２は、半導体ウエハ１００の非多孔質パート１００よりも高い平均ドーピング濃度を有し得、多孔質化された剥離／分離層２００は、スキン層２０２よりも高い平均ドーピング濃度を有し得る。たとえば、半導体ウエハ１００の非多孔質パート１００は、約５ｅ１８ｃｍ^－３の平均ドーピング濃度を有し得、多孔質化された剥離／分離層２００は、約１ｅ２０ｃｍ^－３の平均ドーピング濃度を有し得、スキン層２０２は、約１ｅ１７ｃｍ^－３の平均ドーピング濃度を有し得る。

【0027】

図５に示されている異なるドーピングをもつエリアは、個々の適用例によって必要とされるように、半導体ウエハ１００にわたって、構造化され得るか、または変動する厚さを有し得る。異なるドーピング領域は、注入を介しておよび／またはエピタキシー中に提供され得る。たとえば、異なるドーピング領域は、（ｉ）アクセプタ注入によって、またはバナジウムおよび／もしくはチタン不純物など、深いエネルギーレベルをもつ不純物を注入することによって、表面層２０２中のｎドーピングを局所的に補償すること、（ｉｉ）ドナーインプラントによって、多孔質化されるべき層２００中のｎドーピングを増加させること、ならびに／あるいは（ｉｉｉ）注入および電気的に方向付けられた拡散によって、提供され得る。

【0028】

追加または代替として、図６は、パターニングされたマスク３００が低ドープ（たとえば、約１ｅ１７ｃｍ^－３）半導体層３０２上で使用される実施形態を示す。マスク３００は、たとえば、（より長く保たれる）窒化物マスク、または（多孔質化ステップ全体を終了する前に除去される）レジストマスクであり得る。マスク３００は、１００ｎｍの範囲内の幅または直径ｄ１と、ミクロン（μｍ）範囲内の開口３０４間の距離ｄ２とを有する、開口３０４を有し得る。電界をかけることが、ドーパントが注入された領域３０６において、垂直多孔質化を加速する。マスク３００によって遮蔽された低ドープ領域３０８では、多孔度は、電界線、およびこの場合、電界ピークに沿って適用され、表面は、さらなる多孔質化を受けないはずであるが、より多量にドープされた（たとえば、約１ｅ２０ｃｍ^－３）下にある層３１０は、さらに、より高い多孔質化を有する。ドーピング濃度とマスク開口３０４の間隔ｄ２および幅ｄ１との好適な選定によって、スキン層３０２の厚さ、およびしたがって、安定性は、具体的に制御され得る。

【0029】

半導体材料中の孔の電気化学形成は、適用される電流に強く依存する。全基板ウエハにわたって均質多孔質層を生成するために、材料中を流れる電流は、均質であるべきである。この理由で、孔形態および深さは、多孔質化されるべき半導体材料内のドーピング均一性に大きく依存する。したがって、半導体材料の多孔質化は、半導体材料のドーピング均一性に大きく依存するプロセスである。

【0030】

多孔質化は、２つのやり方、すなわち、（ｉ）異なる多孔度をもつ複数の層のスタックの作成、および（ｉｉ）孔形成中のエッチストップとしての（低ドープ）ウエハまたは低導電性の層の使用において、ドーピングへのこの依存性を利用し得る。

【0031】

エッチストップに関して、カウンタドーピングを生じる好適なドーパントの注入によって誘起される、低導電性のエピタキシャル層、または低導電性のウエハ領域、または低導電性の埋込みウエハ領域。より高いドーピング濃度をもつ良（高）導電性の層が、低導電性の部分の上部にエピタキシャル成長させられ得るか、または注入することを介して製作され得る。良導電性の層は、均質多孔質層の形成を可能にする。エピタキシャル材料は、ベース材料よりも少ないドーピング変動を示し、これは、ベース材料の上部に、均質にドープされた層を追加することによって、均質多孔質構造を達成する可能性を開き得る。

【0032】

図７は、均質多孔質層を形成する異なる実施形態を示す。図７に示されている実施形態は、ベースＳｉＣウエハ４００を使用して示されている。しかしながら、前に説明されたように、本明細書で説明される再使用方法は、ウエハ材料としてのＳｉＣに限定されず、Ｓｉ、ＧａＮ、ＧａＡｓ、Ｇａ２Ｏ３など、他のウエハ材料のためにも、または異なる材料の２つまたはそれ以上の層から構成される基板のためにも、使用され得る。図７に示されている実施形態によれば、生じた多孔質層１０２の厚さ変動が、＜＜±１μｍであり、均質孔形態が、ベースＳｉＣウエハ４００にわたって達成される。

【0033】

一実施形態では、均質にドープされたエピタキシャル（ＥＰＩ）層４０２が、ベースＳｉＣウエハ４００上に成長させられる。均質にドープされたエピタキシャル層４０２の上側パートが、均質多孔質層４０４を形成するために多孔質化される。均質にドープされたエピタキシャル層４０２の下側パートが、非多孔質のままであり、エッチストップ４０６として働く。

【0034】

別の実施形態では、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域４０８が、カウンタドーピングを提供するドーパントの誘起された注入によって形成される。より高い導電性の層４１０が、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域４０８上に形成される。より高い導電性の層４１０は、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域４０８よりも高い平均ドーピング濃度を有する。次いで、均質多孔質層４０４が、より高い導電性の層４１０中に形成される。一実施形態では、より高い導電性の層４１０の下側パート４１２が、均質多孔質層４０４の下で非多孔質のままである。別の実施形態では、より高い導電性の層４１０全体が、均質多孔質層４０４に変えられる。いずれの場合も、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域４０８は、エッチストップとして働く。

【0035】

多孔質多層スタックに関して、孔形成の均質性をさらに制御するために、高くドープされた半導体層が、下にある低ドープ部分（たとえば、層またはウエハ）の上部にエピタキシャル成長させられ得る。多孔質化ステップ（ｂ）は、両方のドープ半導体層に適用される。

【0036】

図８は、多孔質多層スタックの一実施形態を示す。第１の多孔質層５００が、半導体ウエハ１００の非多孔質パート１１０の平均孔密度よりも大きい平均孔密度を有する。第１の多孔質層５００より上の第２の多孔質層５０２が、半導体ウエハ１００の非多孔質パート１１０の平均孔密度よりも大きく、第１の多孔質層５００の平均孔密度よりも小さい、平均孔密度を有する。一実施形態では、第２の多孔質層５０２は、本明細書で説明されるスキン層である。追加の多孔質層５０４が、第１の多孔質層５００より下に形成され、半導体ウエハ１００の非多孔質パート１１０の平均孔密度よりも大きく、第１の多孔質層５００の平均孔密度よりも小さい、平均孔密度を有し得る。別々にまたは組み合わせて、追加の多孔質層５０６が、第１の多孔質層５００と第２の多孔質層５０２との間に形成され、第２の多孔質層５０２の平均孔密度よりも大きく、第１の多孔質層５００の平均孔密度よりも小さい、平均孔密度を有することがある。

【0037】

上記で説明された多孔質化実施形態の追加または代替として、ドーピングの横方向変動が、マスク注入（ｍａｓｋｅｄ ｉｍｐｌａｎｔａｔｉｏｎ）によって、層１０２の表面に隣接する多孔質化されるべき層１２０中で実施され得る。たとえば、増加されたドーピングが、図６に示されているマスク開口３０４の領域において生成されて、露出された領域３０６において垂直多孔質化速度を加速し得る。マスク開口３０４は、たとえば、ストライプまたはホール形状を有し得、それにより、開口３０４の間隔ｄ２および幅ｄ１は、多孔質化された層表面の広く欠陥のないエピタキシャル過成長が可能であるように、選択され得る。

【0038】

ステップ（ｃ）：エピタキシー
エピタキシャル成長が、新しいウエハまたは再生ウエハのスキン層上で実施され得る。エピ成長適合性のためのスキン層表面準備が、１つまたは複数の異なるガス種（たとえば、水素）のガス流下での成長前エッチによってその場で達成され得るか、ウエハ準備ステップ（ａ）に関して上記で説明されたような他の方法を通して達成され得るかのいずれかである。したがって、スキン層のパートが再生ウエハの表面エリア全体にわたって再生ウエハ上に残るやり方で、エッチ除去深さが制限され得る。

【0039】

エピプロセスは、スキン層中の孔の過成長が提供されるように、チューニングされ得る。数個の層（たとえば、スキン層中の孔サイズの少なくとも２倍または少なくとも３倍または少なくとも１０倍の厚さ、たとえば、およそ５０ｎｍの孔直径では、５００ｎｍ未満または３００ｎｍ未満または２００ｎｍ未満）の後に、エピプロセス条件は、横方向過成長から変更され得る。

【0040】

孔を過成長させるためのエピの第１のパートは、随意に、スキン層、および多孔質層のうちのいくつかとともに、本明細書で後でより詳細に説明されるように、最終デバイス構造のパート、たとえば、ドレイン層、エミッタ層、バッファ層のパートであり得る。エピの第１のパートは、たとえば、横方向において、変動するドーパント濃度を有し得、これは、最終デバイスにおいて見られ得る。たとえば、孔分布は、エピの第１のパート内のドーパント分布を反映し得る。過成長中に、ドーパントは、孔の領域中で、孔の外側とは別様に堆積し得る。エピの第１のパートはまた、欠陥の低減を生じ得、この欠陥は、たとえば、後のエピタキシャル層中でいわゆる基底面転位を生じ得る。

【0041】

エピ層スタックは、たとえば、高くドープされたドレイン層またはエミッタ層、高くドープされたドレイン層またはエミッタ層上のバッファ層、およびバッファ層上のドリフト層などを含む、デバイスエピを含み得る。ドレイン／エミッタ層、バッファ層、およびドリフト層は、各々、それらのそれぞれの深さ全体にわたって一定のドーピング濃度レベルを有するか、またはそれらのそれぞれの層厚さ内でドーピング濃度勾配を有し得る。

【0042】

エピは、第１のエピタキシャル層の後に、２つの層を分離するドレイン／エミッタまたはバッファ層をもつまたはもたないデバイスエピが続く、マルチスタック構造をも含み得る。孔を過成長させる第１のパートを含む、エピの第１の層は、高いドーピングレベルを有し、剥離／分離ステップ（ｆ）の後に構造的支持として働く。

【0043】

エピタキシーはまた、基板多孔質化より前に、新しいウエハまたは再生ウエハ１００上で実施され得る。この場合、多孔質化プロセスは、半導体ウエハ１００に適用されるのではなく、むしろ、エピタキシャル層１０６に適用される。これによって、エピ成長は、多孔質化ストップ層として働く、低ドープ層ありでまたはなしで開始し、その後に、高いドーピング濃度をもつ層が続き得る。エピは、後続の多孔質化プロセスにおいて多孔質化の様々な程度の深さを誘起するために、強く変動するドーピングレベルおよび／またはドーピング種をもつ、ならびに垂直ドーピング濃度勾配をもつ、多層スタックをも含み得る。（１つまたは複数の）エピタキシャル層１０６に多孔質化プロセスを適用することは、少なくとも以下の利点を有する、（ｉ）多孔質化が、エピタキシャル層１０６内の異なるドーパント濃度を介して制御され得る、および（ｉｉ）半導体ウエハ１００のパートが変形されない、すなわち、剥離／分離の後に、ウエハ１００は、同じ初期厚さを有し続け、ウエハを再び厚くすることなしに無限回再使用され得る。

【0044】

ステップ（ｄ）：前側処理
デバイス準備が、エピタキシャル成長に続く。デバイスの必要とされるドーピング領域は、エピタキシャル層１０６中の注入によって、および／またはエピタキシャルプロセス中にドープすることによって、製作され得る。デバイス構造１１１は、半導体デバイスの構造、たとえば、ＭＰＳ（Ｍｅｒｇｅｄ ｐ－ｉ－ｎ／Ｓｃｈｏｔｔｋｙ）ダイオードまたはショットキーダイオードなどのダイオード、あるいはＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、ＪＦＥＴ（接合電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＦＩＮＦＥＴ（フィン電界効果トランジスタ）など、パワートランジスタデバイス、さらにはそれらの組合せであり得る。デバイス構造１１１がショットキーコンタクトを備える場合、前側金属化がショットキーコンタクト金属を備え得る。追加または代替として、およびショットキーコンタクトがない場合、前側金属化は、オーミックコンタクト金属を備え得る。

【0045】

たとえば、第１の堆積されたエピタキシャル層１０６は、パワーＭＯＳＦＥＴまたはパワーダイオードでは１０μｍ～５０μｍの範囲内の厚さをもつｎドープドレイン層またはエミッタ層であるか、あるいはＩＧＢＴの場合ｐドープエミッタ層であり得る。第２のエピタキシャルに堆積された層１０６は、裏側エミッタ層またはドレイン層のほうへの空間電荷層のパンチスルーを防ぐ、バッファ層であり得る。バッファ層の厚さは、２μｍ～３０μｍの範囲内であり得る。ｎ形ドリフトゾーン層１０６が、バッファ層上に、あるいは、バッファ層が省略される場合、ｎドープドレイン層またはエミッタ層上に、エピタキシャル技法によって堆積され得る。ドリフトゾーン層の厚さは、ターゲットにされる破壊電圧に依存する。１２００Ｖデバイスの場合、ドリフトゾーン層の厚さは、１２μｍの範囲内であり得る。３．３ｋＶデバイスの場合、ドリフトゾーン層の厚さは、３５μｍの範囲内であり得る。ドリフトゾーン層のドーピングレベルは、所望の破壊電圧に従って調節され得る。１２００Ｖデバイスの場合、ドリフトゾーン層のドーピングレベルは、約１０×１６ｃｍ^－３の範囲内であり得る。３．３ｋＶデバイスの場合、ドリフトゾーン層のドーピングレベルは、１０×１５ｃｍ^－３の数倍の範囲内であり得る。パワーＭＯＳＦＥＴまたはＩＧＢＴのためのｐボディ領域およびｎ形ソース領域、あるいはパワーダイオードのためのｐエミッタなど、さらなる前側構造１１１が、高温、たとえば、１５００℃超における、後続のアニールステップを伴う、マスクイオン注入によって実現され得る。切替え可能デバイスの場合、平面またはトレンチベースであり得るゲート構造が、追加として実現され得る。

【0046】

上記で説明された個々のエピタキシャル層１０６は、随意に、プロセス全体にわたるエピタキシャル条件の適応を伴う、単一のエピタキシャル成長プロセスにおいて、または他の中間処理ステップを伴ういくつかのエピタキシャルプロセスにおいて、成長させられ得る。デバイス構造１１１は、前側金属化および／またはパッシベーション層が適用されるまで処理され得る。したがって、前側処理ステップ（ｄ）の後に、基板１０８は、デバイス構造１１１と、場合によっては前側金属化および／またはパッシベーション層とをもつ、前側を有する。基板１０８の裏側は、半導体ウエハ１００の裏側に対応する。前側デバイス準備の後に、基板１０８全体は、（１つまたは複数の）多孔質層１０２をもつ半導体ウエハ１００と、デバイス構造１１１を含む（１つまたは複数の）エピタキシャル層１０６と、随意に前側金属化および／またはパッシベーション構造とを備える。

【0047】

前側キャリア１１２が取り付けられる前に、さらには前側金属化が堆積される前に、ダイシングストリートが、たとえば、不要な効果を伴う従来の分離技法（たとえば、レーザー、機械式）において生成される、側壁損傷およびカーフ損失を低減するために、前側デバイス処理の過程において、たとえば、剥離／分離ステップ（ｆ）の前に、垂直多孔質層を形成することによって、多孔質化され得る。

【0048】

ステップ（ｅ）：前側キャリア
図８は、剥離／分離ステップ（ｆ）の前の基板１０８の一実施形態を示す。キャリア１１２が、基板１０８の前側に取り付けられる。キャリア１１２は、剥離／分離ステップ（ｆ）中におよびその後に、基板１０８を機械的に安定させる。キャリア１１２は、前側金属化６００に取り付けられ得る。キャリア１１２の材料オプションおよび寸法が、本明細書で後でより詳細に説明される。

【0049】

さらなる実施形態が、たとえば、図４に示されているように、前側キャリア１１２によって支持されるすでに分離されたダイ１２６に対して、剥離／分離ステップ（ｆ）と裏側調整および金属化ステップ（ｈ）、（ｉ）との両方より前に、個片化（チップ分離）ステップ（ｍ）を実施することを含む。この実施形態によれば、永続的または一時的裏側キャリアあるいは支持構造１２２が省略され得る。

【0050】

ステップ（ｆ）：剥離／分離
デバイス準備の後に、半導体ウエハ１００の非多孔質パート１１０は、ウエハ１００の残部１０８’から剥離／分離される。（１つまたは複数の）多孔質層１０２は、１つまたは複数のクラックが誘起される分離開始ポイントとして働く。したがって、たとえば、レーザー放射による、追加のクラック誘導が必要とされない。しかしながら、そのような追加の手段は、依然として、最終プロセスにおいて使用され得、たとえば、パルスレーザー放射が、そのレーザー放射が、線形または非線形吸収プロセスにおいて吸収され、半導体材料の修正を生じる、（１つまたは複数の）多孔質層１０２の位置に集束され得る。随意に、（１つまたは複数の）多孔質層１０２内のレーザー吸収は、（１つまたは複数の）多孔質層１０２内の高いドーピングレベルによって増強され得る。たとえば、一般的なアクセプタまたはドナードーパントが選定され得、あるいは、また、バナジウム（Ｖ）および／またはチタン（Ｔｉ）など、深いエネルギーレベルをもつドーパント、ならびに／あるいは、（１つまたは複数の）多孔質層１０２の十分な熱処置による（１つまたは複数の）多孔質層１０２内の孔側壁上の炭素層またはグラフェニック層の作成によって。（１つまたは複数の）多孔質層１０２のある深さにおける孔密度および／または応力を増強するための（１つまたは複数の）多孔質層１０２中への陽子またはヘリウム注入など、さらなる方策が、剥離／分離ステップ（ｆ）を容易にするために使用され得る。

【0051】

たとえば、変動する孔サイズおよび孔距離による、孔密度の垂直変動がある場合、スプリット／分離は、（１つまたは複数の）多孔質化された層１０２が最も安定していない、たとえば、孔密度が最高である、または孔構造が、最も容易なスプリッティングを可能にする、たとえば、最も弱い、領域において行われる。最も安定していない多孔質層１０２が、多孔質層スタックのより深い領域中に位置する場合、これは、スキン層上に欠陥のないエピタキシャルＳｉＣ成長のために役立つことができ、スプリッティング／分離は、圧倒的に、最も弱い多孔質層１０２の領域中で発生し、したがって、多孔質層１０２のあるパートがスプリッティング／分離の後にウエハ１００の裏側に残り得る。たとえば、本明細書で後でより詳細に説明されるように、さらなる裏側調整が必要とされ得る。

【0052】

一般に、分離は、多孔質層１０２または最も安定していない多孔質層において開始し、１つまたは複数のクラックが、半導体材料を通して、好ましくは、多孔質層１０２または最も安定していない多孔質層１０２に沿って、誘導される。しかしながら、（１つまたは複数の）クラックはまた、多孔質層１０２または最も安定していない多孔質層１０２を出て、隣接する半導体材料に入ることがある。（１つまたは複数の）クラックが、下にある半導体ウエハ１００の方向に出る場合、損傷は、後の一新プロセスステップにおいて除去され得る。（１つまたは複数の）クラックは、デバイス層の方向に出ることもある。この場合、さらなるクラックストップ層が有利であり得、そのクラックストップ層は、（１つまたは複数の）多孔質層１０２とデバイス層との間に配置され得る。そのようなクラックストップ層は、たとえば、デバイス層が製作された後に、デバイス層の隣の多孔質層１０２のパートの陽極酸化によって製作され得る。そのようなクラックストップ層は、追加または代替として、（１つまたは複数の）多孔質層１０２のウエハ側に位置し得る。代替的に、（１つまたは複数の）多孔質層１０２とデバイス層との間の半導体層（多孔質または非多孔質）は、（１つまたは複数の）クラックがデバイス層中に延びることを防ぐのに十分に厚く選定され得る。

【0053】

基板１０９の残部１０８’から半導体ウエハ１００の非多孔質パート１１０を分離するために、（１つまたは複数の）多孔質層１０２に沿って少なくとも１つのクラックを誘起するために、外力が基板１０８に適用され得る。いくつかの方法が、外力を適用するために単独でまたは組み合わせて使用され得る。

【0054】

一実施形態では、外力は、熱支援スプリッティングによって適用される。基板１０８またはウエハ材料、特に多孔質半導体材料とは異なる熱膨張係数（ＣＴＥ）をもつ、有機ベースの、無機ベースの、またはその組合せのいずれかの、層が、ウエハ１００／基板１０８に適用される。層は、ポリマー、金属、ハイブリッドポリマー、セラミック（たとえば、特にポリマー）であり得る。層は、基板１０８の裏側または前側さらには両側に取り付けられ得る。層の選定に応じて、冷却または加熱のいずれかが使用されて、半導体ウエハ１００の非多孔質パート１１０を基板１０８の残部１０８’から分離するための、ウエハ１００／基板１０８にわたる／上の応力を生成し得る。

【0055】

別の実施形態では、外力は、熱勾配によって適用される。基板１０８の一方の側が冷却され得る。随意に、基板１０８の他方の側が加熱され得る。熱勾配は、（１つまたは複数の）多孔質層１０２に沿って破断する、材料中の応力を生じ、これは、応力がＣＴＥ不整合により生成される熱支援スプリッティング実施形態とは異なる。

【0056】

別の実施形態では、外力は、水噴射および／または空気噴射によって適用される。流体駆動型分離は、（たとえば、ＣａｎｏｎによるＥＬＴＲＡＮ（登録商標）と同様に）水によって、またはガスでのいずれかで、実装される。流体（たとえば、水／ガス）は、基板１０８のエッジにおいて、好ましくは（１つまたは複数の）多孔質層１０２に適用される。

【0057】

別の実施形態では、外力は、基板１０８のエッジから少なくとも部分的にレーザー切断することによって適用される。焦点が（１つまたは複数の）多孔質層１０２にあるように、レーザーが、基板１０８のエッジから（１つまたは複数の）多孔質層１０２に集束され得る。レーザー波長は、吸収が（１つまたは複数の）多孔質層１０２において最大になるように、選定され得る。レーザー処理は、本明細書で前に説明された（１つまたは複数の）多孔質層中の吸収増強と組み合わせられ得る。たとえば、１つまたは複数の多孔質層１０２のドーピング濃度は、レーザー光の最大吸収が１つまたは複数の多孔質層１０２内で発生するように、修正され得る。

【0058】

別の実施形態では、外力は、圧力によって適用される。ナッツオープニングマシンと同様であるが、ウエハ１００は保持されなければならない。たとえば、基板１０８の両側がチャンバ中で固定され得、高い圧力がチャンバ環境に適用される。急激な（極めて速い）圧力解放が、１つまたは複数の多孔質層１０２である最も弱い層における、１つまたは複数のクラックの形成を生じる。

【0059】

別の実施形態では、外力は、エッチングによって適用される。（１つまたは複数の）多孔質層１０２は、エッチャント、たとえば、液体エッチャントにより除去され得る。エッチャントは、エッチャントが、多孔質半導体材料を非多孔質半導体材料１１０よりも速く（たとえば、少なくとも１０倍速く）エッチングするように、選定され得る。可能なエッチャントは、アルカリ（たとえば、ＫＯＨ、ＴＭＡＨ）またはフッ素ベース（ＮＨ_４Ｆ、ＨＦ、ＨＢＦ_４）であり得る。エッチングと水リンスとを交互に行うこと、たとえば、エッチング－リンス－乾燥－エッチング－リンスなどが、（１つまたは複数の）多孔質層のみをエッチングするために実装され得る。

【0060】

別の実施形態では、外力は、流体への浸漬と冷却とによって適用される。基板１０８は、より低い温度において（たとえば、凍結凝集状態において）、より高い温度（たとえば、液体凝集状態）においてよりも高い体積を有する、流体に浸漬され得る。たとえば、流体は水であり得る。流体は、基板１０８の開放エッジにおいて孔に浸透する。流体は、流体が、膨張し、（１つまたは複数の）多孔質層１０２の損傷を生じるように、冷却され得る。プロセスは、プロセスの繰返し、たとえば、浸漬－冷却－浸漬－冷却など、および／または他のプロセスとの組合せが行われるように、外側パートに作用する。

【0061】

別の実施形態では、外力は、酸化によって適用される。表面が完全に除去されるまでの、閉ループにおける、ルーチンの、（１つまたは複数の）多孔質層１０２の酸化と、エッチングと、リンスとを介して、たとえば、酸化－エッチング－リンス－乾燥－酸化－エッチング．．．．など。多孔質化の後に、その後でのＣＭＰ処置を含む酸化プロセスが、エピ成長のためにスキン層を露出するために実施され得る。

【0062】

別の実施形態では、外力は、超音波振動によって適用される。たとえば、音波が、基板１０８に適用され得る。その波は、ｋＨｚ様式、たとえば、少なくとも２０ｋＨｚおよび高々６０ｋＨｚ、たとえば、３０～５０ｋＨｚ、たとえば、３５～４５ｋＨｚにおける周波数を有し得る。超音波を適用するために、基板１０８は、流体、たとえば、純水で満たされた容器中に維持され得る。超音波を適用するための超音波生成器は、たとえば、超音波洗浄装置と同様のデバイスであり得る。

【0063】

別の実施形態では、外力は、ねじり応力によって適用される。基板１０８が所定の場所に留められる間、ねじり力が１つまたは複数の多孔質層１０２に適用される。たとえば、基板１０８は、たとえば、接着力により、チャックホルダーに取り付けられ得る。基板１０８は、次いで、ウエハ１００に対してチャックホルダーを介して応力を誘起するようにねじられる。

【0064】

別の実施形態では、外力は、機械的上昇によって適用される。基板１０８が所定の場所に留められる間、ほぼ垂直の力が１つまたは複数の多孔質層１０２に適用される。たとえば、基板１０８は剛性キャリアに取り付けられ得、てこの力が、ウエハ１００の非多孔質パート１１０を基板１０８の残部１０８’から剥離／分離するために使用される。

【0065】

別の実施形態では、外力は、引張力によって適用される。基板１０８が所定の場所に留められる間、引張り力が１つまたは複数の多孔質層１０２に適用される。たとえば、チャックホルダー（または同様の構造）が、強い接着剤により基板１０８に取り付けられ得る。引張り力は、チャックホルダーに、および基板１０８において、適用される。チャックホルダーの代わりに、テープが、たとえば、一方の側のみに、たとえば、チャックと組み合わせて、または両側に、使用され得る。

【0066】

別の実施形態では、外力は、電磁（引張）力によって適用される。基板１０８は、電極（負または正）に（たとえば、接着的に）取り付けられ得、ウエハ１００は、ウエハ１００をある電位に引きつけるようにする、何らかのドーピングレベルを有する。さらなる電極がウエハ１００より上に配置され、高い電圧が２つの電極間に適用され、したがって、これは、基板１０８を上側電極に引きつける。基板１０８の上側パートはこれらの力によって基板１０８の下側パートから引き離され、ここで、（１つまたは複数の）多孔質層１０２は弱いポイントとして働く。基板１０８は、デバイス基板１１６が上側電極に引かれるべきであるのか、再生ウエハ１１４が上側電極に引かれるべきであるのかに応じて、裏側が上向きになるかまたは前側が上向きになるように、配置され得る。２つの静電チャックが、（１つまたは複数の）多孔質層１０２の間における破断を生成するために使用され得る。

【0067】

ステップ（ｇ）：再生ウエハの一新
剥離／分離プロセス（ｆ）の後に、再生ウエハ１１４は、たとえば、ウエハ準備ステップ（ａ）に関して上記で説明されたように、一新され得る。たとえば、再生ウエハ１１４は、エピタキシャル成長のために調整（一新）を必要とし得る。デバイス基板１１６の調整は、本明細書で後でさらに詳細に説明される。エピレディウエハ（ｅｐｉ－ｒｅａｄｙ ｗａｆｅｒ）が、５０ｎｍ未満、たとえば、３０ｎｍ未満、たとえば、１０ｎｍ未満、たとえば、さらには５ｎｍまたは１ｎｍ未満のｒｍｓ（２乗平均）値をもつ表面粗さを必要とし得る。

【0068】

剥離／分離プロセス（ｆ）の後に、（１つまたは複数の）多孔質層１０２の残りのパート（たとえば、残部、残留物、残留多孔質パートなど）が、再生ウエハ１１４の分離表面において、およびデバイス基板１１６の分離表面において、存在し得る。また、それらの表面は、剥離／分離プロセスにより粗くなり得る。ウエハ準備ステップ（ａ）に関して上記で説明された一般的な処置オプションの追加または代替として、以下の随意のステップが使用され得る。

【0069】

（１つまたは複数の）多孔質層１０２の残留多孔質パートの少なくともパートが、たとえば、ウエハ準備ステップ（ａ）に関して上記で説明された方法のうちの１つにより、除去され得る。多孔質材料は、非多孔質材料と比較して、多孔質材料が多孔質構造によりほぼ１０００倍大きい表面エリアを有し、エッチング速度が表面エリアに相関するので、選択的にエッチングされ得る。多孔質化のパラメータは、（１つまたは複数の）多孔質層１０２が、不安定であり、剥がれ落ちるか、または機械的に剥がされ得るように、その場で選定され得る。（１つまたは複数の）多孔質層１０２、たとえば、１０～２０ｎｍの約１２００℃における熱酸化は、完全な酸化と、その後に続く、形成された酸化物の除去とのために十分である。（１つまたは複数の）多孔質層１０２はまた、研削／研磨によって除去され得る。この場合、（１つまたは複数の）多孔質層１０２がはるかに不安定になるので、コスト削減が主要な考慮事項である。損傷注入と、たとえば、ＨＦ／ＨＮＯ_３による、後続のウェット化学エッチングとが、使用され得る。この方法は、特に、１μｍの範囲内の層厚さに好適である。金属層、たとえば、Ｔｉ、Ｎｉ、Ｍｏの堆積と、温度ステップとの助けをかりて、シリサイド化が行われ、後続のステップにおいて、形成された炭素および金属シリサイドが除去され得る。一般に、（１つまたは複数の）多孔質層は、上記の方法のうちの少なくとも１つにより最初に除去され、表面は、その後で、たとえば、ＣＭＰまたは何らかの他の表面準備方法により、平滑化／準備される。再生ウエハ１１４の厚さはまた、たとえば、エピタキシーステップ（ｃ）に関して本明細書で前に説明されたように、単結晶、たとえば、ＳｉＣ層をウエハ前側表面上に堆積させることによって、あるいは、単結晶、たとえば、ＳｉＣ層、多結晶、たとえば、ＳｉＣ層、または単結晶と多結晶との組合せ、たとえば、ＳｉＣ層をウエハ裏側に堆積させることによってのいずれかで、増加され得る。剥離／分離方法に応じて、ベベル再整形、たとえば、研削、ソーイング、プラズマエッチング、レーザーアブレーション、ＥＤＭ／ＥＣＤＭ（電気的［化学的］放電機械加工）などが、必要とされ得る。

【0070】

剥離／分離ステップ（ｆ）の後に、デバイス基板１１６は、デバイス構造１１１を含む（１つまたは複数の）エピタキシャル層１０６と、（随意に）前側金属化および／またはパッシベーション構造とを備える。デバイス基板１１６は、たとえば、図９に示されているように、依然として、前側キャリア１１２に取り付けられ得る。随意に、裏側において、デバイス基板１１６は、（１つまたは複数の）多孔質層１０２および／またはウエハ１００の部分を備え得る。

【0071】

剥離／分離の後のデバイス基板１１６の厚さは、たとえば、少なくとも５μｍおよび高々１００μｍであり得る。裏側調整の後に、デバイス基板１１６の厚さは、残りの多孔質層１０２の厚さに応じて、少なくとも５００ｎｍだけなお一層減少され得る。そのような極めて薄いデバイス基板の扱いは、以下のプロセスステップにおいて極めて厄介である。

【0072】

ステップ（ｈ）：裏側調整
デバイス基板１１６の裏側、すなわち、剥離／分離が行われた側は、（１つまたは複数の）多孔質層１０２の残留多孔質パートおよび／またはウエハ１００の残留パートを備え得る。デバイス基板１１６の裏側は、再生ウエハ１１４の損傷と同様の損傷、たとえば、より高い表面粗さをさらに有し得る。

【0073】

（１つまたは複数の）多孔質層１０２の残留多孔質パート、および場合によってはウエハ１００の残留パートが、除去され得るか、または、（１つまたは複数の）多孔質層１０２の少なくともパートが、デバイス基板１１６の裏側において残り得る。いくつかの実施形態では、デバイス基板１１６の処理は、裏側における損傷除去から開始して、（１つまたは複数の）多孔質層１０２の残留多孔質パート、および場合によってはウエハ１００の残留パートを除去する。損傷除去は、たとえば、機械的研削および／または化学機械研磨（ＣＭＰ）および／またはエッチングあるいは他の機械的方法、たとえば、サンドブラスト、水噴射などを備え得る。ウエハ準備ステップ（ａ）に関して上記で説明された一般的な処置オプションのうちの少なくともいくつかが、デバイス基板１１６の裏側を調整するために使用され得る。裏側表面の最終粗さは、２μｍ未満、たとえば、１ｎｍから１００ｎｍの間、さらには５０ｎｍ未満のｒｍｓ値を有し得る。

【0074】

追加または代替として、（１つまたは複数の）多孔質層１０２の残留多孔質パート、および場合によってはウエハ１００の残留パートが、デバイス基板１１６の裏側において残り得る。デバイス基板１１６の裏側は、裏側多孔質層を作成するために再び多孔質化され得る。この追加の多孔質化は、（１つまたは複数の）多孔質層１０２の残留多孔質パート、および場合によってはウエハ１００の残留パートが、依然として裏側において存在する状態で、またはそのような残留パートの除去の後にのいずれかで、実施され得る。これは、粗くされた裏側、たとえば、５０ｎｍ超または１００ｎｍ超または５００ｎｍ超のｒｍｓ値を生じ得る。粗くされた裏側は、追加または代替として、裏側多孔質層以外の手段によって、たとえば、機械的および／または化学的処置によって、作成され得る。粗い裏側表面構造が、（その後形成される）裏側金属化とデバイス基板１１６の半導体材料との間のより良いオーミックコンタクトおよび／またはより良い接着を達成するために、役立ち得る。

【0075】

ステップ（ｉ）：裏側金属化
裏側調整の後に、オーミック裏側コンタクトが堆積され得、デバイス基板１１６の裏側における必要とされるコンタクト構造が確定され得る。オーミックコンタクトは、注入、アニーリング、およびデバイス基板裏側の金属化のうちの少なくとも１つの適用例によって形成され得る。使用されるすべての機器は、前側キャリア１２１に取り付けられたウエハを処理すること、または前側処理（ｄ）に関して本明細書で前に説明された他のオプションのいずれかが可能であり得る。

【0076】

ステップ（ｊ）、（ｋ）および（ｌ）：裏側キャリア取付け、前側キャリア除去、およびテスト
（金属化の後の）バックエンドオブライン（ｂａｃｋｅｎｄ－ｏｆ－ｌｉｎｅ）プロセスにおけるさらなる極薄ウエハ処理の可能性が、前側キャリア１１２で継続することと、デバイス基板１１６がソーイングテープに取り付けられた後にのみ前側キャリア１１２を除去することとを含む。この場合、電気的テスト（ｌ）が、たとえば、図３に示されているように、前側キャリア１１２の取付けより前に、またはバックエンドにおけるダイレベルにおいてのみ、発生する。前側キャリア１１２は、代わりに、たとえば、図１および図２に示されているように、デバイスジオメトリに従って、デバイス基板１１６の裏側上の永続的支持構造、たとえば、裏側キャリア１１２、広範囲の（厚い）裏側金属化、ガラスリングと交換され得る。

【0077】

プロセスフローに応じて、キャリア１２２が、デバイス基板１１６の裏側に取り付けられ得る。裏側キャリア１２２は、テストステップ（ｌ）の後に除去され得る。この場合、裏側キャリア１２２は一時的キャリアである。代替的に、キャリア１２２の少なくとも部分が、デバイス基板１１６の裏側においてさらなる処理ステップ中にさらには最終製品に、残り得る。この場合、裏側キャリア１２２は永続的キャリアである。

【0078】

前側キャリア１１２の選定に応じて、前側キャリア１１２は、テストステップ（ｌ）の前または後にデバイス基板１１６から完全に除去され得るか、あるいは前側キャリア１１２の少なくとも一部分がデバイス基板１１６において残り得る。これは、たとえば、前側キャリア１１２の残りの部分が、デバイス基板１１６の前側表面を完全にカバーせず、デバイス構造１１１の電気コンタクトを電気的テストステップ（ｌ）のためにアクセス可能なままにする場合、起こり得る。たとえば、前側キャリア１１２が、グリッドを含むかまたはグリッドである場合、デバイス構造１１１の電気コンタクトは、グリッドの開口を通してアクセス可能であり得、テストステップ（ｌ）は、前側キャリア１１２のグリッドがデバイス基板１１６に取り付けられた状態でも実施され得る。同じことが、リングの形状に従う前側キャリア１１２について当てはまる。前側キャリア１１２の一部分がデバイス基板１１６において残る、そのような場合、前側キャリア１１２または前側キャリア１１２の少なくとも一部分は、テストステップ（ｌ）の後に除去され得るか、あるいは、個片化ステップ（ｍ）中のデバイス基板１１６において残ることさえあり、前側キャリア１１２の残留物が最終デバイスに存在し得る。たとえば、個片化ステップ（ｍ）は、前側キャリア１１２を通して実施される。すべての前側および裏側処理ステップが行われた後に、デバイスは電気的テストステップ（ｌ）を受け得る。しかしながら、テストステップ（ｌ）は、図４に示されているように、より早期に実施され得る。

【0079】

ステップ（ｍ）および（ｎ）：個片化およびさらなるバックエンドアセンブリ
テストステップ（ｌ）の後に、デバイス基板１１６は、デバイス基板１１６のいわゆるカーフ領域に沿って個々のダイ（チップ）１２６にダイシングされる。各ダイ１２６が、たとえば、少なくとも１つのトランジスタおよび／またはダイオードセルを備え得る。ダイシングは、機械的鋸、超音波ダイシング、レーザーダイシング、スクライブおよびブレーク、反応性イオンエッチングなどを使用することによって実施され得る。

【0080】

多孔質化のために、ウエハエッジ（ベベル）は、処理から除外されることも除外されないこともある。剥離／分離ステップ（ｆ）より前に、適切なエッジ接続、（１つまたは複数の）多孔質層１０２への横方向アクセスが、ベベル処置、たとえば、機械的、化学的、レーザーまたは流体支援ベベル処置によって保証されるべきである。剥離／分離ステップ（ｆ）の後に、および極薄ウエハを処理するときに、処理全体にわたって、ウエハエッジジオメトリと敏感ウエハエッジ（ウエハベベル）の埋込みとに対して、特殊な予防措置がとられるべきである。

【0081】

キャリア実施形態
以下で説明されるキャリアの各々は、単一の材料であり得るか、あるいは複数の層および／または複雑な構造を備える、キャリアシステムであり得る。前側キャリア１１２および／または裏側キャリア１２２は、処理中のおよび／または処理後の全基板１０８への機械的安定化を提供する。キャリア１１２、１２２の形状は、基板１０８の形状と同様であるか、さらにはその形状と同等であり得る。いくつかの実施形態では、キャリア１１２、１２２は、基板１０８よりも大きい、たとえば、少なくとも０．１％大きい直径を有し得る。たとえば、そのような実施形態では、キャリア１１２、１２２は、ウエハ１００のベベルを保護し得る。他の実施形態では、キャリア１１２、１２２は、基板１０８の直径の、高々、たとえば、８０％または９０％または１００％である、直径を有し得る。たとえば、この場合のキャリア１１２、１２２は、基板１０８の裏側上の厚い金属であり得るかまたはその厚い金属を備え得る。キャリア１１２、１２２の直径は、たとえば、非対称および／または非円形キャリアの場合、たとえば、最も大きい直径であり得る。

【0082】

キャリア１１２、１２２、たとえば、キャリア１１２、１２２の機械的に安定化するパート、および／またはキャリアシステムの随意の固定層のいずれかが、基板１０８、たとえば、前側または裏側を完全にカバーし得るか、あるいはキャリア１１２、１２２が、カバーされた表面を基板１０８の表面に沿ってセクションに分割し得るかのいずれかである。後者の場合、キャリア１１２、１２２の機械的に安定化するパートおよび／または随意の固定層は、リング、グリッドの形状を有し得、ならびに／あるいは、基板１０８の周辺領域、たとえば、基板１０８の外側パートにおける交差されたリングのみにおいて存在し得る。キャリア１１２、１２２は、反転可能であるか、または基板に永続的に接合されるかのいずれかであり得る。

【0083】

反転可能なキャリアシステムは、接着テープ（熱解放、ＵＶ解放、溶剤解放）、剛性支持（たとえば、透明基板、非透明基板、ポリマーフィルム）と組み合わせた接着剤（有機または無機組成物）層、固定または可動静電チャック、固定または可動真空チャック、可動真空キャリア、磁気ベースキャリアであり得る。

【0084】

永続的キャリアシステムが、たとえば、有機および／または無機接着剤（ガラスフリットは、燃焼の前に有機であり、燃焼の後に無機であり得る）、以下で説明される他の取付けオプションを介して、取り付けられ得る。ガラスキャリア、たとえば、ガラスグリッド／リングの場合、永続的キャリアシステムは、はんだガラスまたはレーザー溶接プロセスを介して取り付けられ得、これは、レーザー光を吸収することを可能にするために、ガラスキャリアと基板１０８との間の追加の吸収層を必要とし得る。永続的キャリアシステムは、好気性および／または嫌気性接着剤、（１つまたは複数の）拡散はんだ付け層などを介して、取り付けられ得る。永続的キャリアシステムのための材料は、ガラス、たとえば、ガラスグリッド、ガラスリングなどの形態などのホットエンボスガラス、半導体、たとえば、Ｓｉ、ポリシリコン、ＳｉＣ、ポリＳｉＣなど、金属、絶縁体、たとえば、ガラスなどを含み得る。永続的キャリアシステムの形状は、前側のカーフ領域と整合された、構造化された支持システムであり得る。カーフ領域との整合は、前側構造１１のうちのいくつかとの整合を生じ、したがって、後の処理、たとえば、ダイシングが、取り付けられたキャリアとともに行われ得る。これは、たとえば、グリッドラインが基板［チップ］）のカーフ領域と整合された、グリッド状構造の場合、１つのオプションとしてガラスグリッドの場合、起こる。永続的キャリアシステムは、ガラスグリッドおよび／またはリングの形状を有し得る。

【0085】

前側キャリア１１２は、剥離／分離中の全基板１０８への、および剥離／分離の後のデバイス基板１１６への、機械的安定化を提供する。前側キャリア１１２はまた、前側においてデバイス構造１１１を保護する。前側キャリア１１２のための可能な材料は、Ｓｉ、ＳｉＣ、ガラス、ポリＳｉＣ、セラミック、磁気材料、ポリマーフィルムであり得る。ポリマーフィルムは、数１０μｍ、さらには数１００μｍまでの厚さを有し得る。デバイス構造１１１のトポグラフィは、たとえば、キャリア１１２と基板１０８との間に、あるいはキャリア１１２の開口において、たとえば、グリッド形状のキャリアまたはリング形状のキャリアの開口において、ポッティング材料および／または接着剤層および／または非接着剤層によって、埋め込まれ得る。（たとえば、ガラス）グリッドまたは（たとえば、ガラス）リングが前側キャリア１１２として使用される場合、および熱支援スプリッティングが剥離／分離のために使用される場合、剥離／分離は、基板１０８の裏側において、および追加として、たとえば、サンドイッチと同様に、基板１０８から離れたほうを向くキャリア１１２の外側において、層を適用することを含み得る。

【0086】

裏側キャリア１２２は、テストステップ（ｌ）中におよび後続のプロセスステップ中に、デバイス基板１１６を機械的に安定させる。裏側キャリア１２２は、電気構造、たとえば、電気テストを可能にするためのコンタクトパッドを含み得る。テストステップ（ｌ）の後に、裏側キャリア１２２は、基板１０８／１１６の裏側から除去され得るか、または基板１０８／１１６において残り得る。裏側キャリア１２２が基板１０８／１１６から除去される場合、以下のキャリアが使用され得、すなわち、周辺エリア上のリング、可動真空チャック、可動静電チャック、可動ＧｅｌＰａｋチャック、導電性テープである。裏側キャリア１２２が基板１０８／１１６において残る場合、以下のキャリアが使用され得、すなわち、キャリア１２２は、たとえば、前側においてデバイスと整合された金属から作られる、導電性部分を備え得る。導電性部分の間において、キャリア１２２は、個片化され得る材料であって、個片化、たとえば、ダイシング、ブレーキング、レーザー加工などが実施される、デバイス基板１１６のいわゆるカーフと整合された、材料を備え得る。裏側キャリア１２２、たとえば、キャリア１２２の導電性部分は、裏側金属化１２０にはんだ付けされ得る。個片化の後に、導電性部分は、依然として、デバイス構造１１１と接触している。

【0087】

前側および裏側キャリア支持解決策のために、上記で説明された実施形態の組合せも、両側にまたは一方の側にいずれかで、使用され得、たとえば、前側上のリング構造またはガラスグリッドと組み合わせた極めて厚い裏側金属、あるいは、ガラスグリッドが、裏側において提供され得、開口が導電性材料で満たされ得る。

【0088】

非アブレーションマルチビームスプリッティング技法、サブクリティカルクラック技法、および形状変化補償技法の様々な実施形態が、本明細書で説明される。これらの実施形態の各々は、別段に明記されていない限り、他の実施形態のいずれかとともに使用され得る。

【0089】

本開示はそのように限定されないが、以下の番号を付けられた例は本開示の１つまたは複数の態様を示す。

【0090】

例１． 半導体ウエハを処理する方法であって、方法は、半導体ウエハの第１の主要表面の上に１つまたは複数のエピタキシャル層を形成することと、半導体ウエハ中にまたは１つまたは複数のエピタキシャル層中に、１つまたは複数の多孔質層を形成することであって、半導体ウエハと、１つまたは複数のエピタキシャル層と、１つまたは複数の多孔質層とが、集合的に基板を形成する、１つまたは複数の多孔質層を形成することと、１つまたは複数のエピタキシャル層中に半導体デバイスのドープ領域を形成することと、半導体デバイスのドープ領域を形成した後に、１つまたは複数の多孔質層に沿って基板の残部から半導体ウエハの非多孔質パートを分離することとを含む、方法。

【0091】

例２． １つまたは複数の多孔質層を形成することが、半導体ウエハのまたは１つまたは複数のエピタキシャル層の、半導体材料を多孔質化することを含む、例１に記載の方法。

【0092】

例３． 多孔質化することが、電解質溶液を使用する電気化学プロセスを含む、例２に記載の方法。

【0093】

例４． 電解質溶液が、フッ素ベース化学現象またはアルカリエッチ化学現象を含む、例３に記載の方法。

【0094】

例５． 電気化学プロセスが、紫外線放射によって駆動される陽極多孔質化プロセスである、例３または４に記載の方法。

【0095】

例６． １つまたは複数の多孔質層の多孔度が半導体ウエハの第１の主要表面に対して直角な方向において変動するように、電気化学プロセスの電流および／または電圧、ならびに／あるいは電解質溶液の組成を変動させることをさらに含む、例３から５のいずれか１つに記載の方法。

【0096】

例７． 多孔質化することが、電界を介して半導体材料内に電荷キャリアを誘起することを含む、例２から６のいずれか１つに記載の方法。

【0097】

例８． 多孔質化することより前に、多孔質化されるべき半導体材料のドーピング濃度を修正することをさらに含む、例２から７のいずれか１つに記載の方法。

【0098】

例９． 多孔質化されるべき半導体材料のドーピング濃度を修正することが、多孔質化されるべき半導体材料のドーピング濃度を増加させることを含む、例８に記載の方法。

【0099】

例１０． 多孔質化されるべき半導体材料のドーピング濃度を修正することが、複数の注入エネルギーと、複数の注入角度と、複数のチャネリングインプラントとのうちの１つまたは複数を調節することを含む、例８または９に記載の方法。

【0100】

例１１． 多孔質化されるべき半導体材料のドーピング濃度を修正することが、多孔質化されるべき半導体材料の垂直ドーピング濃度および／または横方向ドーピング濃度を変動させることを含む、例８から１０のいずれか１つに記載の方法。

【0101】

例１２． １つまたは複数の多孔質層は、半導体ウエハが、１つまたは複数の多孔質層を含む多孔質パートと、１つまたは複数の多孔質層を除く非多孔質パートとを有するように、半導体ウエハ中に形成される、例１から１１のいずれか１つに記載の方法。

【0102】

例１３． １つまたは複数の多孔質層に沿って１つまたは複数のエピタキシャル層から非多孔質パート半導体ウエハを分離した後に、半導体ウエハの非多孔質パートを再使用することをさらに含む、例１２に記載の方法。

【0103】

例１４． １つまたは複数の多孔質層が、１つまたは複数のエピタキシャル層中に形成され、半導体ウエハ全体が、非多孔質であり、１つまたは複数の多孔質層に沿って１つまたは複数のエピタキシャル層から分離される、例１から１１のいずれか１つに記載の方法。

【0104】

例１５． １つまたは複数のエピタキシャル層から半導体ウエハ全体を分離した後に、半導体ウエハ全体を再使用することをさらに含む、例１４に記載の方法。

【0105】

例１６． １つまたは複数のエピタキシャル層内のドーパント濃度を変動させることによって１つまたは複数の多孔質層内の多孔質化速度を変動させることをさらに含む、例１４または１５に記載の方法。

【0106】

例１７． １つまたは複数の多孔質層を形成することが、半導体ウエハ中にまたは１つまたは複数のエピタキシャル層中に、異なる孔サイズをもつ多孔質層のスタックを形成することを含む、例１から１６のいずれか１つに記載の方法。

【0107】

例１８． 異なる孔サイズをもつ多孔質層のスタックを形成することが、多孔質化されるべき半導体材料のドーピング濃度を垂直方向におよび／または横方向に変動させることを含む、例１７に記載の方法。

【0108】

例１９． １つまたは複数の多孔質層の多孔度を半導体ウエハの第１の主要表面に対して直角な方向において変動させることをさらに含む、例１から１８のいずれか１つに記載の方法。

【0109】

例２０． １つまたは複数の多孔質層を形成することが、第１の平均孔密度を有する第１の多孔質層を形成することと、第１の多孔質層より上に、第１の平均孔密度よりも小さい第２の平均孔密度を有する第２の多孔質層を形成することとを含む、例１から１９のいずれか１つに記載の方法。

【0110】

例２１． １つまたは複数のエピタキシャル層を形成することが、第２の多孔質層上に１つまたは複数のエピタキシャル層を形成することを含む、例２０に記載の方法。

【0111】

例２２． 第２の多孔質層が、単結晶であり、２００ｎｍ未満の平均孔直径を有し、２０ｎｍ～５００ｎｍの範囲内の厚さを有する、例２１に記載の方法。

【0112】

例２３． 第１の多孔質層が、１μｍ～１０μｍの範囲内の厚さを有する、例２１または２２に記載の方法。

【0113】

例２４． 第２の平均孔密度は、第２の多孔質層の孔間の平均距離が孔の平均直径よりも大きいようなものである、例２０から２３のいずれか１つに記載の方法。

【0114】

例２５． 分離することが、第１の多孔質層に沿って基板の残部から半導体ウエハの非多孔質パートを分離することを含む、例２０から２４のいずれか１つに記載の方法。

【0115】

例２６． 第１の多孔質層の平均ドーピング濃度が、第２の多孔質層の平均ドーピング濃度よりも大きく、第２の多孔質層の平均ドーピング濃度が、半導体ウエハの平均ドーピング濃度よりも大きい、例２０から２５のいずれか１つに記載の方法。

【0116】

例２７． 第１の多孔質層と第２の多孔質層とが、構造化されており、および／または変動する厚さを有する、例２０から２６のいずれか１つに記載の方法。

【0117】

例２８． アクセプタ注入によって、あるいはバナジウムおよび／またはチタン不純物を注入することによって、第２の多孔質層中のｎ形ドーピングを補償することをさらに含む、例２０から２７のいずれか１つに記載の方法。

【0118】

例２９． 第１の多孔質層より上に第２の多孔質層を形成することが、第１の多孔質層上に低ドープエピタキシャル層を形成することと、低ドープエピタキシャル層上にマスクを形成することと、マスクにおける開口を通して、およびマスクにおける開口と整合された低ドープエピタキシャル層の領域中の孔形成を誘起する電界強度において、低ドープエピタキシャル層中にドーパントを注入することとを含む、例２０から２８のいずれか１つに記載の方法。

【0119】

例３０． １つまたは複数の多孔質層を形成することが、第１の多孔質層より下の、および第１の平均孔密度よりも小さい平均孔密度を有する、追加の多孔質層を形成することをさらに含む、例２０から２９のいずれか１つに記載の方法。

【0120】

例３１． １つまたは複数の多孔質層を形成することが、第１の多孔質層と第２の多孔質層との間の、および第１の平均孔密度よりも小さく第２の平均孔密度よりも大きい平均孔密度を有する、追加の多孔質層を形成することをさらに含む、例２０から３０のいずれか１つに記載の方法。

【0121】

例３２． １つまたは複数の多孔質層を形成することが、カウンタドーピングを提供するドーパントの注入によって誘起される、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域を形成することと、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域上に、低導電性のエピタキシャル層、低導電性のウエハ領域、または低導電性の埋込みウエハ領域よりも高い平均ドーピング濃度を有するより高い導電性の層を形成することと、より高い導電性の層中に均質多孔質層を形成することとを含む、例１から３１のいずれか１つに記載の方法。

【0122】

例３３． 均質多孔質層の厚さ変動が、±１μｍよりも小さい、例３２に記載の方法。

【0123】

例３４． １つまたは複数の多孔質層を形成することが、エピタキシャル層上にまたは半導体ウエハの第１の主要表面上にマスクを形成することと、マスクにおける開口を通してドーパントを注入することと、ドーパントが注入された領域に、垂直多孔質化を加速する電界をかけることとを含む、例１から３３のいずれか１つに記載の方法。

【0124】

例３５． １つまたは複数のエピタキシャル層を形成することが、１つまたは複数の多孔質層のうちの最上の１層の中の孔のエピタキシャル横方向過成長によって第１のエピタキシャル層を形成することを含む、例１から３４のいずれか１つに記載の方法。

【0125】

例３６． 第１のエピタキシャル層が、１つまたは複数の多孔質層のうちの最上の１層の中の孔ロケーションに基づいて変動する横方向ドーパント濃度を有する、例３５に記載の方法。

【0126】

例３７． １つまたは複数のエピタキシャル層中に半導体デバイスのドープ領域を形成することが、第１のエピタキシャル層より上にドレイン層またはエミッタ層を形成することと、ドレイン層またはエミッタ層上にバッファ層を形成することと、バッファ層上にドリフト層を形成することとを含む、例３５または３６に記載の方法。

【0127】

例３８． ドレイン層またはエミッタ層が、１０μｍ～５０μｍの範囲内の厚さを有し、バッファ層が、２μｍ～３０μｍの範囲内の厚さを有し、ドリフト層が、１２μｍ～３５μｍの範囲内の厚さを有する、例３７に記載の方法。

【0128】

例３９． 半導体デバイスがパワートランジスタデバイスである、例１から３８のいずれか１つに記載の方法。

【0129】

例４０． １つまたは複数のエピタキシャル層の上に金属化および／またはパッシベーションを形成することをさらに含む、例１から３９のいずれか１つに記載の方法。

【0130】

例４１． 基板を複数のダイに個片化することをさらに含む、例１から４０のいずれか１つに記載の方法。

【0131】

例４２． 個片化することが、分離することの後に実施される、例４１に記載の方法。

【0132】

例４３． 分離することの前に、半導体ウエハの非多孔質パートとは反対の基板の側にキャリアを取り付けることをさらに含み、キャリアが、分離することの間、基板に取り付けられたままである、例４１または４２に記載の方法。

【0133】

例４４． 個片化することが、分離することとキャリアを取り付けることの両方の前に実施される、例４３に記載の方法。

【0134】

例４５． キャリアを取り付けることの前に、半導体ウエハの非多孔質パートの反対の基板の側において半導体デバイスをテストすることをさらに含む、例４３または４４に記載の方法。

【0135】

例４６． 分離することの前に、半導体ウエハの非多孔質パートとは反対の基板の第１の側に第１の金属化を形成することと、分離することの後に、分離することによって露出しており且つ第１の側の反対にある基板の第２の側に、第２の金属化を形成することとをさらに含む、例４１から４６のいずれか１つに記載の方法。

【0136】

例４７． 個片化することの前に、基板がそこに沿って個片化されるべきであるダイシングストリートを多孔質化することをさらに含む、例４０から４６のいずれか１つに記載の方法。

【0137】

例４８． ダイシングストリートを多孔質化することが、分離することの前に実施される、例４７に記載の方法。

【0138】

例４９． 分離することの前に、半導体ウエハの非多孔質パートとは反対の基板の第１の側に第１のキャリアを取り付けることと、分離することの後に、分離することによって露出しており且つ第１の側の反対にある基板の第２の側に、金属化を形成することと、金属化に第２のキャリアを取り付けることと、第２のキャリアを取り付けることの後に、第１のキャリアを除去することとをさらに含む、例４０から４８のいずれか１つに記載の方法。

【0139】

例５０． 分離することを援助するために、１つまたは複数の多孔質層中に少なくとも部分的に延びる１つまたは複数のクラックを誘起することをさらに含む、例１から４９のいずれか１つに記載の方法。

【0140】

例５１． １つまたは複数のクラックを誘起することが、レーザー光により１つまたは複数の多孔質層を照射することを含む、例５０に記載の方法。

【0141】

例５２． １つまたは複数のクラックを誘起することが、外力を適用することを含む、例５０または５１に記載の方法。

【0142】

例５３． 外力を適用することが、１つまたは複数の多孔質層とは異なる熱膨張係数を有する層を基板に適用することと、層を冷却または加熱することとを含む、例５２に記載の方法。

【0143】

例５４． 層が、ポリマー、金属、ハイブリッドポリマー、またはセラミックである、例５３に記載の方法。

【0144】

例５５． 外力を適用することが、基板にわたる熱勾配を適用することを含む、例５２から５４のいずれか１つに記載の方法。

【0145】

例５６． 外力を適用することが、基板の側から１つまたは複数の多孔質層に流体を適用することを含む、例５２から５５のいずれか１つに記載の方法。

【0146】

例５７． 外力を適用することが、基板の側から１つまたは複数の多孔質層にレーザー光を適用することを含む、例５２から５６のいずれか１つに記載の方法。

【0147】

例５８． レーザー光の最大吸収が１つまたは複数の多孔質層内で発生するように、１つまたは複数の多孔質層のドーピング濃度を修正することをさらに含む、例５７に記載の方法。

【0148】

例５９． 外力を適用することは、チャンバ中で、基板の反対の側において基板を固定することと、基板がチャンバ中で固定される間、チャンバ環境に圧力を適用することとを含む、例５２から５８のいずれか１つに記載の方法。

【0149】

例６０． 外力を適用することが、１つまたは複数の多孔質層をエッチングすることを含む、例５２から５９のいずれか１つに記載の方法。

【0150】

例６１． エッチングすることが、１つまたは複数の多孔質層を半導体ウエハの非多孔質パートよりも少なくとも１０倍速くエッチングするエッチャントにより実施される、例６０に記載の方法。

【0151】

例６２． エッチャントが、アルカリまたはフッ素ベースである、例６１に記載の方法。

【0152】

例６３． 外力を適用することが、１つまたは複数の多孔質層のエッチングとリンスとを交互に行うことを含む、例５２から６２のいずれか１つに記載の方法。

【0153】

例６４． 外力を適用することは、より低い温度におけるより高い体積とより高い温度におけるより低い体積とを有する流体に基板を浸漬することであって、流体が基板のエッジにおいて１つまたは複数の多孔質層中の孔に浸透する、基板を浸漬することと、流体が、膨張し、基板のエッジの領域において１つまたは複数の多孔質層に損傷を与えるように、流体を冷却することと、半導体ウエハの非多孔質パートが基板の残部から除去されるまで、浸漬することおよび冷却することを繰り返すこととを含む、例５２から６３のいずれか１つに記載の方法。

【0154】

例６５． 外力を適用することは、１つまたは複数の多孔質層のパートを酸化させることと、１つまたは複数の多孔質層の酸化されたパートをエッチングすることと、１つまたは複数の多孔質層のエッチングされたパートをリンスすることと、半導体ウエハの非多孔質パートが基板の残部から除去されるまで、酸化させること、エッチングすること、およびリンスすることを繰り返すこととを含む、例５２から６４のいずれか１つに記載の方法。

【0155】

例６６． 外力を適用することが、１つまたは複数の多孔質層に超音波振動を適用することを含む、例５２から６５のいずれか１つに記載の方法。

【0156】

例６７． 基板が、超音波振動を適用することの間、液体で満たされた容器中にある、例６６に記載の方法。

【0157】

例６８． 超音波振動が、２０ｋＨｚ～６０ｋＨｚの周波数範囲内で適用される、例６６または６７に記載の方法。

【0158】

例６９． 外力を適用することは、基板が所定の場所に留められる間、１つまたは複数の多孔質層にねじり力を適用することを含む、例５２から６８のいずれか１つに記載の方法。

【0159】

例７０． 外力を適用することは、基板が所定の場所に留められる間、１つまたは複数の多孔質層にほぼ垂直の力を適用することを含む、例５２から６９のいずれか１つに記載の方法。

【0160】

例７１． 外力を適用することは、基板が所定の場所に留められる間、１つまたは複数の多孔質層に引張り力を適用することを含む、例５２から７０のいずれか１つに記載の方法。

【0161】

例７２． 外力を適用することが、基板に電磁力を適用することを含む、例５２から７１のいずれか１つに記載の方法。

【0162】

例７３． 電磁力が、基板の第１の側に隣接して配置された第１の静電チャックと、第１の側の反対の基板の第２の側に隣接して配置された第２の静電チャックとによって、基板に適用される、例７２に記載の方法。

【0163】

例７４． 分離することの前に、１つまたは複数の多孔質層内の孔側壁上に１つまたは複数の炭素層および／またはグラフェニック層を形成することをさらに含む、例１から７３のいずれか１つに記載の方法。

【0164】

例７５． １つまたは複数の炭素層および／またはグラフェニック層を形成することが、１つまたは複数の多孔質層を熱処置することを含む、例７４に記載の方法。

【0165】

例７６． 分離することの前に、１つまたは複数の多孔質層中に陽子および／またはヘリウムを注入することをさらに含む、例１から７５のいずれか１つに記載の方法。

【0166】

例７７． 分離することの前に、１つまたは複数の多孔質層と１つまたは複数のエピタキシャル層のデバイス層との間にクラックストップ層を形成することをさらに含む、例１から７６のいずれか１つに記載の方法。

【0167】

例７８． クラックストップ層を形成することが、デバイス層を形成することの後に、デバイス層に最も近い多孔質層の陽極酸化を実施することを含む、例７７に記載の方法。

【0168】

例７９． 分離することの前に、１つまたは複数の多孔質層と半導体ウエハの非多孔質パートとの間にクラックストップ層を形成することをさらに含む、例１から７８のいずれか１つに記載の方法。

【0169】

例８０． クラックストップ層を形成することが、半導体ウエハに最も近い多孔質層の陽極酸化を実施することを含む、例７９に記載の方法。

【0170】

例８１． 分離することの後の基板の残部の厚さが、５μｍ～１００μｍの範囲内である、例１から８０のいずれか１つに記載の方法。

【0171】

例８２． 分離することの後に、基板の残部から残留多孔質パートを除去することをさらに含む、例１から８１のいずれか１つに記載の方法。

【0172】

例８３． 基板の残部から残留多孔質パートを除去することが、半導体ウエハの非多孔質パートから分離することによって画定された基板の残部の表面を、機械的研削および／または化学機械研磨および／またはエッチングおよび／またはサンドブラストおよび／または水噴射することを含む、例８２に記載の方法。

【0173】

例８４． 半導体ウエハの非多孔質パートから分離することによって画定された基板の残部の表面が、基板の残部から残留多孔質パートを除去することの後に、２μｍ未満のｒｍｓ（２乗平均）表面粗さを有する、例８２または８３に記載の方法。

【0174】

例８５． ｒｍｓ表面粗さが、１ｎｍ～１００ｎｍの範囲内である、例８４に記載の方法。

【0175】

例８６． 残留多孔質パートが以前に除去された基板の残部の側を多孔質化することをさらに含む、例８２から８５のいずれか１つに記載の方法。

【0176】

例８７． 基板の残部の多孔質化された側に金属化を形成することをさらに含む、例８６に記載の方法。

【0177】

例８８． 分離することの後に、半導体ウエハの非多孔質パートから分離することによって画定された基板の残部の側を多孔質化することをさらに含む、例１から８７のいずれか１つに記載の方法。

【0178】

例８９． 基板の残部の多孔質化された側に金属化を形成することをさらに含む、例８８に記載の方法。

【0179】

「第１の」、「第２の」などの用語は、様々な要素、領域、セクションなどについて説明するために使用されており、また、限定するものではない。同様の用語は、説明全体にわたって同様の要素を指す。

【0180】

本明細書で使用される、「有する（ｈａｖｉｎｇ）」、「含んでいる（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」などの用語は、述べられた要素または特徴の存在を示すが、追加の要素または特徴を排除しない、オープンエンド用語である。冠詞「ａ」、「ａｎ」および「ｔｈｅ」は、コンテキストが別段に明確に示すのでなければ、複数形ならびに単数形を含むものとする。

【0181】

特定の実施形態が本明細書で示され、説明されたが、本発明の範囲から逸脱することなく、様々な代替実装形態および／または等価実装形態が、示されるおよび説明される特定の実施形態の代わりに使用され得ることを当業者は諒解されたい。本出願は、本明細書で説明される特定の実施形態の任意の適応形態または変形形態を包含するものとする。したがって、本発明は特許請求の範囲およびその等価物によってのみ限定されることが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【国際調査報告】