▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-29
(54)【発明の名称】選択的シリコン堆積
(51)【国際特許分類】
H01L 21/31 20060101AFI20241022BHJP
H01L 21/3065 20060101ALI20241022BHJP
【ＦＩ】
H01L21/31 C
H01L21/302 105A
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024521127
(86)(22)【出願日】2022-10-10
(85)【翻訳文提出日】2024-05-28
(86)【国際出願番号】 US2022046165
(87)【国際公開番号】W WO2023064211
(87)【国際公開日】2023-04-20
(31)【優先権主張番号】17/500,664
(32)【優先日】2021-10-13
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】チョウ， イーフォン
(72)【発明者】
【氏名】フー， チーアン
【テーマコード（参考）】
5F004
5F045
【Ｆターム（参考）】
5F004AA09
5F004BA20
5F004BB13
5F004BB22
5F004BB23
5F004BB25
5F004BB26
5F004BB28
5F004BB29
5F004BC05
5F004BC06
5F004CA02
5F004CA03
5F004CA04
5F004DA00
5F004DA26
5F004DB00
5F004EA03
5F045AA08
5F045AC03
5F045AD04
5F045AE17
5F045DP03
5F045DQ10
5F045EH02
5F045EH11
5F045EJ09
5F045EK07
5F045EM05
5F045EM09
(57)【要約】
例示的な半導体処理方法は、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することを含み得る。基板は、処理領域内に配置され得る。基板は、基板の露出領域によって分離された１又は複数のパターニングされたフィーチャを含み得る。本方法は、半導体処理チャンバの処理領域に水素含有前駆体を供給することを含み得る。本方法は、シリコン含有前駆体及び水素含有前駆体のプラズマを形成することを含み得る。シリコン含有前駆体及び水素含有前駆体のプラズマを形成することは、約１０００Ｗ以下のプラズマ出力で実行され得る。本方法は、基板に沿って１又は複数のパターニングされたフィーチャにシリコン含有材料を堆積させることを含み得る。シリコン含有材料は、基板の露出領域への堆積に対して少なくとも２：１の割合でパターニングされたフィーチャに堆積され得る。
【選択図】図３
【選択図】図３
【特許請求の範囲】
【請求項1】
半導体処理方法であって、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することであって、基板は、前記半導体処理チャンバの処理領域内に配置され、前記基板は、前記基板の露出領域によって分離された１又は複数のパターニングされたフィーチャを含む、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することと、
前記半導体処理チャンバの処理領域に水素含有前駆体を供給することと、
前記シリコン含有前駆体及び前記水素含有前駆体のプラズマを形成することであって、約１０００Ｗ以下のプラズマ出力で実行される、前記シリコン含有前駆体及び前記水素含有前駆体のプラズマを形成することと、
前記１又は複数のパターニングされたフィーチャにシリコン含有材料を堆積させることであって、前記シリコン含有材料は、前記基板の露出領域への堆積に対して少なくとも２：１の割合で前記パターニングされたフィーチャに堆積される、前記１又は複数のパターニングされたフィーチャにシリコン含有材料を堆積させることと
を含む方法。
【請求項2】
前記シリコン含有材料は、四塩化ケイ素（ＳｉＣｌ４）である、請求項１に記載の半導体処理方法。
【請求項3】
前記１又は複数のパターニングされたフィーチャは、酸化スズ、シリコン、酸化ケイ素、酸窒化ケイ素、又はシリコン含有反射防止層（ＳｉＡＲＣ）を含む、請求項１に記載の半導体処理方法。
【請求項4】
前記１又は複数のパターニングされたフィーチャは、炭素含有層の上にある、請求項１に記載の半導体処理方法。
【請求項5】
前記１又は複数のパターニングされたフィーチャは、前記炭素含有層から約５ｎｍ以上突出する、請求項４に記載の半導体処理方法。
【請求項6】
前記１又は複数のパターニングされたフィーチャに前記シリコン含有材料を堆積させる間、前記半導体処理チャンバ内の温度は約１００℃以下に維持される、請求項１に記載の半導体処理方法。
【請求項7】
前記１又は複数のパターニングされたフィーチャに前記シリコン含有材料を堆積させる間、前記半導体処理チャンバ内の圧力は約５０ｍＴｏｒｒ以下に維持される、請求項１に記載の半導体処理方法。
【請求項8】
１又は複数の金属含有フィーチャに前記シリコン含有材料を堆積させる間、前記半導体処理チャンバの処理領域にバイアス電力を印加することを更に含み、前記バイアス電力は、約１００Ｗ以下である、請求項１に記載の半導体処理方法。
【請求項9】
前記半導体処理チャンバの処理領域に酸素含有前駆体を供給することと、前記酸素含有前駆体のプラズマを形成することと、
前記シリコン含有材料に凹部を形成するために、前記酸素含有前駆体のプラズマを用いて、前記シリコン含有材料の一部及び前記基板の露出領域をエッチングすることであって、前記エッチングの後、前記凹部は、約３ｎｍ以下のアンダーカットを特徴とする、前記シリコン含有材料の一部及び前記基板の露出領域をエッチングすることと
を更に含む、請求項１に記載の半導体処理方法。
【請求項10】
前記酸素含有前駆体のプラズマを形成することは、約２００Ｗ以上のプラズマ出力で実行される、請求項９に記載の半導体処理方法。
【請求項11】
半導体処理方法であって、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することであって、基板は、前記半導体処理チャンバの処理領域内に配置され、前記基板は、前記基板に沿って１又は複数のパターニングされたフィーチャを画定する、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することと、
前記シリコン含有前駆体のプラズマを形成することであって、約１０００Ｗ以下のプラズマ出力で実行される、前記シリコン含有前駆体のプラズマを形成することと、
前記基板に不連続シリコン含有層を堆積させることであって、前記シリコン含有層は、前記基板に沿って前記１又は複数のパターニングされたフィーチャに選択的に堆積される、前記基板に不連続シリコン含有層を堆積させることと
を含む方法。
【請求項12】
シリコン含有材料を堆積させる間、前記半導体処理チャンバ内の温度は約７５℃以下に維持され、前記シリコン含有材料を堆積させる間、前記半導体処理チャンバ内の圧力は約５０ｍＴｏｒｒ以下に維持される、請求項１１に記載の半導体処理方法。
【請求項13】
前記基板に不連続シリコン含有層を堆積させた後、酸素含有前駆体のプラズマを用いて、前記基板に堆積した炭素含有層内に１又は複数の凹部をエッチングすることを更に含む、請求項１１に記載の半導体処理方法。
【請求項14】
前記酸素含有前駆体は二原子酸素を含む、請求項１３に記載の半導体処理方法。
【請求項15】
前記エッチングの後、前記１又は複数の凹部は、約２ｎｍ以下のアンダーカットを特徴とする、請求項１３に記載の半導体処理方法。
【請求項16】
半導体処理方法であって、半導体処理チャンバの処理領域にシリコン含有前駆体及び水素含有前駆体を供給することであって、基板は、前記半導体処理チャンバの処理領域内に配置され、前記基板は、炭素含有材料の層を含み、前記基板は、前記炭素含有材料の層の上にあるパターニングされた金属含有フォトレジストを含み、前記炭素含有材料の層の少なくとも一部は、前記パターニングされた金属含有フォトレジストを貫通して露出している、半導体処理チャンバの処理領域にシリコン含有前駆体及び水素含有前駆体を供給することと、
前記シリコン含有前駆体及び前記水素含有前駆体のプラズマを形成することであって、約１０００Ｗ以下のプラズマ出力で実行される、前記シリコン含有前駆体及び前記水素含有前駆体のプラズマを形成することと、
前記基板に沿って前記パターニングされた金属含有フォトレジストにシリコン含有材料を堆積させることと、
前記半導体処理チャンバの処理領域に酸素含有前駆体を供給することと、
前記酸素含有前駆体のプラズマを形成することと、
前記酸素含有前駆体のプラズマを用いて、１又は複数の凹部をエッチングすることと
を含む方法。
【請求項17】
前記シリコン含有材料は、四塩化ケイ素（ＳｉＣｌ４）である、請求項１６に記載の半導体処理方法。
【請求項18】
前記パターニングされた金属含有フォトレジストに前記シリコン含有材料を堆積させる間、前記半導体処理チャンバの処理領域にバイアス電力を印加することを更に含み、前記バイアス電力は約１００Ｗ以下である、請求項１６に記載の半導体処理方法。
【請求項19】
前記半導体処理チャンバの処理領域に前記酸素含有前駆体を供給する前に、前記半導体処理チャンバ内の圧力を低下させることを更に含む、請求項１６に記載の半導体処理方法。
【請求項20】
前記酸素含有前駆体のプラズマを形成することは、約３００Ｗ以上のプラズマ出力で実行される、請求項１６に記載の半導体処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
［０００１］本出願は、２０２１年１０月１３日出願の米国特許出願第１７／５００，６６４号の利益を主張するものであり、その内容を全て、参照により本明細書に援用する。
［０００１］本出願は、２０２１年１０月１３日出願の米国特許出願第１７／５００，６６４号の利益を主張するものであり、その内容を全て、参照により本明細書に援用する。
【0002】
［０００２］本技術は、半導体システム、プロセス、及び機器に関する。より具体的には、本技術は、シリコン含有材料を選択的に堆積させるプロセス及びシステムに関する。
【背景技術】
【0003】
［０００３］集積回路は、基板表面に複雑にパターニングされた材料層を形成するプロセスによって可能になる。基板にパターニングされた材料を形成するには、材料を形成及び除去するための制御された方法が必要である。デバイスサイズの縮小が進むにつれて、集積回路内のフィーチャが小さくなる場合があり、構造のアスペクト比が大きくなる可能性があり、処理工程中にこれらの構造の寸法を維持することが課題となる場合がある。一部の処理には、凹部フィーチャを形成するための材料のエッチングが含まれる。しかし、このエッチングにより、凹部フィーチャ及び凹部フィーチャ近辺の材料に不要な構造が形成される可能性がある。望ましくない副作用の発生を回避できる材料を開発することは困難であった。
【0004】
［０００４］従って、高品質のデバイス及び構造を製造するために使用できる改良されたシステム及び方法が必要である。これら及び他のニーズは、本技術によって対処される。
【発明の概要】
【0005】
［０００５］例示的な半導体処理方法は、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することを含み得る。基板は、半導体処理チャンバの処理領域内に配置され得る。基板は、基板の露出領域によって分離された１又は複数のパターニングされたフィーチャを含み得る。本方法は、半導体処理チャンバの処理領域に水素含有前駆体を供給することを含み得る。本方法は、シリコン含有前駆体及び水素含有前駆体のプラズマを形成することを含み得る。シリコン含有前駆体及び水素含有前駆体のプラズマを形成することは、約１０００Ｗ以下のプラズマ源電力で実行され得る。本方法は、基板に沿って１又は複数のパターニングされたフィーチャにシリコン含有材料を堆積させることを含み得る。シリコン含有材料は、基板の露出領域への堆積に対して少なくとも２：１の割合でパターニングされたフィーチャに堆積され得る。
【0006】
［０００６］幾つかの実施形態では、シリコン含有材料は、四塩化ケイ素（ＳｉＣｌ４）であってよい、又は四塩化ケイ素（ＳｉＣｌ４）を含み得る。１又は複数のパターニングされたフィーチャは、酸化スズ、シリコン、酸化ケイ素、酸窒化ケイ素、又はシリコン含有反射防止層（ＳｉＡＲＣ）であってよい、又は酸化スズ、シリコン、酸化ケイ素、酸窒化ケイ素、又はシリコン含有反射防止層（ＳｉＡＲＣ）を含み得る。１又は複数のパターニングされたフィーチャは、炭素含有層の上にあってよい。１又は複数のパターニングされたフィーチャは、炭素含有層から約５ｎｍ以上突出し得る。１又は複数のパターニングされたフィーチャにシリコン含有材料を堆積させる間、半導体処理チャンバ内の温度は約１００℃以下に維持され得る。１又は複数のパターニングされたフィーチャにシリコン含有材料を堆積させる間、半導体処理チャンバ内の圧力は約５０ｍＴｏｒｒ以下に維持され得る。本方法は、１又は複数の金属含有フィーチャにシリコン含有材料を堆積させる間、半導体処理チャンバの処理領域にバイアス電力を印加することを含み得る。バイアス電力は、約１００Ｗ以下であってよい。
【0007】
［０００７］本技術の幾つかの実施形態は、半導体処理方法を包含し得る。本方法は、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することを含み得る。基板は、半導体処理チャンバの処理領域内に配置され得る。基板は、基板に沿って１又は複数のパターニングされたフィーチャを画定し得る。本方法は、シリコン含有前駆体のプラズマを形成することを含み得る。シリコン含有前駆体のプラズマを形成することは、約１０００Ｗ以下のプラズマ出力で実行され得る。本方法は、基板に不連続シリコン含有層を堆積させることを含み得る。シリコン含有層は、基板に沿って１又は複数のパターニングされたフィーチャに選択的に堆積され得る。
【0008】
［０００８］幾つかの実施形態では、シリコン含有材料を堆積させる間、半導体処理チャンバ内の温度は約７５℃以下に維持され得る。シリコン含有材料を堆積させる間、半導体処理チャンバ内の圧力は約５０ｍＴｏｒｒ以下に維持され得る。本方法は、基板に不連続シリコン含有層を堆積させた後、酸素含有前駆体のプラズマを用いて、基板に堆積した炭素含有層内に１又は複数の凹部をエッチングすることを含み得る。酸素含有前駆体は二原子酸素であってよい、又は二原子酸素を含み得る。エッチングの後、１又は複数の凹部は、約２ｎｍ以下のアンダーカットを特徴とし得る。
【0009】
［０００９］本技術の幾つかの実施形態は、半導体処理方法を包含し得る。本方法は、半導体処理チャンバの処理領域にシリコン含有前駆体及び水素含有前駆体を供給することを含み得る。基板は、半導体処理チャンバの処理領域内に配置され得る。基板は、炭素含有材料の層を含み得る。基板は、炭素含有材料の層の上にあるパターニングされた金属含有フォトレジストを含み得る。炭素含有材料の層の少なくとも一部は、パターニングされた金属含有フォトレジストを貫通して露出していてよい。本方法は、シリコン含有前駆体及び水素含有前駆体のプラズマを形成することを含み得る。シリコン含有前駆体及び水素含有前駆体のプラズマを形成することは、約１０００Ｗ以下のプラズマ出力で実行され得る。本方法は、基板に沿ってパターニングされた金属含有フォトレジストにシリコン含有材料を堆積させることを含み得る。本方法は、半導体処理チャンバの処理領域に酸素含有前駆体を供給することを含み得る。本方法は、酸素含有前駆体のプラズマを形成することを含み得る。本方法は、酸素含有前駆体のプラズマを用いて、１又は複数の凹部をエッチングすることを含み得る。
【0010】
［００１０］幾つかの実施形態では、シリコン含有材料は、四塩化ケイ素（ＳｉＣｌ４）である。本方法は、パターニングされた金属含有フォトレジストにシリコン含有材料を堆積させる間、半導体処理チャンバの処理領域にバイアス電力を印加することを含み得る。バイアス電力は、約１００Ｗ以下であってよい。本方法は、半導体処理チャンバの処理領域に酸素含有前駆体を供給する前に、半導体処理チャンバ内の圧力を低下させることを含み得る。酸素含有前駆体のプラズマを形成することは、約３００Ｗ以上のプラズマ出力で実行され得る。
【0011】
［００１１］上記技術は、従来の方法及び技術に優る多数の利点を提供し得る。例えば、このプロセスは、金属含有又はシリコン含有フィーチャ等のシリコン含有材料を非炭素材料に選択的に堆積させることができる。更に、このプロセスは、パターニングされたフィーチャの下の材料の凹部をエッチングする際に、パターニングされたフィーチャ又はアンダーカットの除去を低減又は制限することができる。これら及び他の実施形態を、それらの多くの利点及び特徴とともに、以下の説明及び添付の図と併せてより詳細に説明する。
【0012】
［００１２］開示された技術の性質及び利点の更なる理解は、本明細書の残りの部分及び図面を参照することによって実現され得る。
【図面の簡単な説明】
【0013】
【図1】本技術の幾つかの実施形態に係る例示的な処理システムを示す概略上面図である。
【図2】本技術の幾つかの実施形態に係る例示的な処理システムを示す概略断面図である。
【図3】本技術の幾つかの実施形態に係る半導体処理方法における選択された工程を示す図である。
【図4】Ａ～Ｃは、本技術の幾つかの実施形態に係る、材料層が含まれ形成された例示的な概略断面構造を示す図である。
【発明を実施するための形態】
【0014】
［００１７］図の幾つかは概略図として含まれている。図は説明のためのものであり、縮尺が具体的に記載されていない限り縮尺通りとみなすべきではないことを理解されたい。更に、概略図として、図は理解を助けるために提供されており、現実的な表現と比較して、全ての態様又は情報を含まない場合があり、説明のために誇張された材料を含む場合がある。
【0015】
［００１８］添付の図では、同様の構成要素及び／又は特徴には、同じ参照ラベルが付いている場合がある。更に、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素を区別する文字を付けることで区別され得る。本明細書で第１の参照ラベルのみを使用した場合、その説明は、文字に関係なく、同じ第１の参照ラベルを有する類似の構成要素のいずれか１つに適用可能である。
【0016】
［００１９］デバイスサイズが縮小し続けるにつれて、多くの材料層が、デバイスをスケーリングするために厚さ及び幅及びサイズが縮小される可能性がある。半導体構造内のフィーチャのサイズが縮小すると、構造的完全性を維持しながらリソグラフィ、堆積、及びエッチング等の様々なプロセスを実行することがより困難になる場合がある。
【0017】
［００２０］従来の技術では、金属酸化物フォトレジスト等のパターニングされたフィーチャ間の凹部をエッチングするのに苦労してきた。金属酸化物フォトレジストは、多くのエッチングプロセスにおいて有用であり得るが、その膜は、従来のフォトレジスト材料よりもはるかに薄い厚さに形成される。従って、金属酸化物フォトレジストの厚さの２～３倍の厚さの材料をパターニングするためのエッチングプロセスは、フォトレジストが除去される又は変質する原因となる場合があり、その結果エッチング形状がテーパ状になる可能性がある、又は処理が不完全になり得る。凹部のエッチングは、パターニングされたフィーチャそれ自体を不要にエッチングし得る、フィーチャをアンダーカットし得る、又は角度のついた側壁を有する凹部をエッチングし得る。エッチング中のこれらの副作用のいずれかが、望ましくない構造をもたらす可能性がある。更に、従来技術では、１つのチャンバでエッチングプロセスを実行し、真空を解除して構造を移送し、別のチャンバで堆積プロセスを実行する必要がある場合がある。この移送により、処理中に望ましくない汚染が生じる可能性がある。従って、多くの従来技術では、最終的なデバイスの構造欠陥を防止する能力に限界があった。
【0018】
［００２１］本技術は、金属酸化物フォトレジスト材料又は他のシリコン含有材料上に、例えばパターニングされたフィーチャに選択的に等、シリコン含有材料を堆積させることによって、これらの問題を克服する。堆積は、エッチングプロセスと同じチャンバで行うことができ、これにより、待ち時間を制限し、大気への暴露を制限することにより構造的完全性を向上させることができる。シリコン含有材料を保護層としてパターニングされたフィーチャに堆積させることにより、本技術は、フォトレジストが処理中も損なわれずにそのまま保たれるようにすることができる。その後のエッチングプロセス中に、シリコン含有材料は、パターニングされた材料が除去されないように保護し、基板に堆積された下層の材料に凹部を形成するための第２のマスクとして機能し得る。シリコン含有材料を堆積させることにより、本技術は、後続のいずれかの集積化プロセスにおける問題、及び／又は最終的なデバイスにおける欠陥を防止することができる。
【0019】
［００２２］残りの開示は、開示された技術を利用する特定の堆積及びエッチングプロセスを常に特定するが、システム及び方法は、記載のチャンバで行われ得るような様々な他のプロセスにも等しく適用可能であることが容易に理解されるであろう。従って、本技術は、記載の堆積又はエッチングプロセスのみで使用するように限定されるとみなすべきではない。本開示は、本技術の幾つかの実施形態に係る例示的なプロセスシーケンスのシステム及び方法又は工程を説明する前に、本技術と共に使用され得る１つの可能なシステム及びチャンバについて説明する。本技術は、記載の機器に限定されるものではなく、説明するプロセスは、任意の数の処理チャンバ及びシステムにおいて実行され得ることを理解されたい。
【0020】
［００２３］図１は、実施形態に係る堆積、エッチング、焼成、及び／又は硬化チャンバの処理システム１０の一実施形態を示す上面図である。図１に示すツール又は処理システム１０は、複数のプロセスチャンバ２４ａ～ｄ、移送チャンバ２０、サービスチャンバ２６、統合計測チャンバ２８、及び一対のロードロックチャンバ１６ａ～ｂを含み得る。プロセスチャンバは、任意の数の構造又は構成要素、ならびに任意の数又は組み合わせのプロセスチャンバを含み得る。
【0021】
［００２４］チャンバ間で基板を移送するために、移送チャンバ２０はロボット輸送機構２２を含み得る。輸送機構２２は、伸長可能なアーム２２ｂの遠位端にそれぞれ取り付けられた一対の基板輸送ブレード２２ａを有していてよい。ブレード２２ａは、個々の基板をプロセスチャンバの内外へ運ぶのに使用され得る。工程において、輸送機構２２のブレード２２ａ等の基板輸送ブレードの１つは、チャンバ１６ａ～ｂのようなロードロックチャンバの１つから基板Ｗを取り出し、基板Ｗをチャンバ２４ａ～ｄにおいて後述するような処理の第１段階、例えば処置プロセスに運ぶことができる。チャンバは、記載の技術の個々の又は組み合わされた工程を実行するために含まれ得る。例えば、１又は複数のチャンバは、堆積又はエッチング工程を実行するように構成され得るが、１又は複数の他のチャンバは、記載の前処置工程及び／又は１又は複数の後処置工程を実行するように構成され得る。半導体処理において通常行われる任意の数の追加の製造工程を実行することができる任意の数の構成が、本技術に包含される。
【0022】
［００２５］チャンバが占有されている場合、ロボットは、処理が完了するまで待機することができ、その後、処理された基板を１つのブレード２２ａでチャンバから取り出し、第２のブレードで新しい基板を挿入することができる。基板が処理されると、次に、処理の第２段階に移動させることができる。各移動のために、輸送機構２２は、概して、基板を運ぶ１つのブレードと、基板交換を実行するための空の１つのブレードを有し得る。輸送機構２２は、交換が完了し得るまで各チャンバで待機することができる。
【0023】
［００２６］一旦プロセスチャンバ内で処理が完了すると、輸送機構２２は、基板Ｗを最後のプロセスチャンバから移動させ、基板Ｗをロードロックチャンバ１６ａ～ｂ内のカセットに輸送することができる。ロードロックチャンバ１６ａ～ｂから、基板はファクトリインターフェース１２内に移動し得る。ファクトリインターフェース１２は、一般に、大気圧のクリーンな環境にあるポッドローダ１４ａ～ｄとロードロックチャンバ１６ａ～ｂとの間で基板を移送するように動作し得る。ファクトリインターフェース１２のクリーンな環境は、一般に、例えばＨＥＰＡ濾過等の空気濾過プロセスを通じて得ることができる。ファクトリインターフェース１２はまた、処理前に基板を適切に位置合わせするために使用され得る基板オリエンタ／アライナも含み得る。ロボット１８ａ～ｂ等の少なくとも１つの基板ロボットは、ファクトリインターフェース１２内の様々な位置／場所間及びそれと連結する他の場所に基板を輸送するために、ファクトリインターフェース１２内に位置決めされ得る。ロボット１８ａ～ｂは、ファクトリインターフェース１２内のトラックシステムに沿って、ファクトリインターフェース１２の第１の端部から第２の端部まで移動するように構成され得る。
【0024】
［００２７］処理システム１０は更に、処理チャンバで実行されているプロセスのいずれかに対する適応制御を提供し得る制御信号を供給するための統合計測チャンバ２８を含み得る。統合計測チャンバ２８は、厚さ、粗さ、組成等の様々な膜特性を測定するための様々な計測デバイスのいずれかを含んでいてよく、計測デバイスは、更に、自動化された方法で、真空下で、臨界寸法、側壁角度、及びフィーチャ高さ等の格子パラメータを特徴付けることが可能であり得る。
【0025】
［００２８］処理チャンバ２４ａ～ｄの各々は、半導体構造の製造における１又は複数のプロセスステップを実行するように構成されていてよく、任意の数の処理チャンバ及び処理チャンバの組み合わせが、マルチチャンバ処理システム１０で使用され得る。例えば、処理チャンバのいずれかは、周期的層堆積、原子層堆積、化学気相堆積、物理的気相堆積、ならびにエッチング、前洗浄、前処置、後処置、アニール、プラズマ処理、ガス抜き（ｄｅｇａｓ）、配向、及び他の基板プロセスを含む他の工程を含む任意の数の堆積プロセスを含む多数の基板処理工程を実行するように構成され得る。チャンバのいずれか、又はチャンバの任意の組み合わせで実行され得る具体的なプロセスとしては、金属堆積、表面洗浄及び前処理、急速熱処理等の熱アニール、プラズマ処理等があり得る。当業者であれば容易に理解できるように、以下に説明する任意のプロセスを含む、マルチチャンバ処理システム１０に組み込まれた特定のチャンバにおいて、他の任意のプロセスを同様に実行することができる。
【0026】
［００２９］図２に、処理チャンバ１００の基板３０２に配置された材料層をパターニングするのに適した例示的な処理チャンバ１００の概略断面図を示す。例示的な処理チャンバ１００は、パターニングプロセスを実行するのに適しているが、本技術の態様は、任意の数のチャンバで実行することができ、本技術に係る基板支持体は、エッチングチャンバ、堆積チャンバ、処置チャンバ、又は任意の他の処理チャンバに含まれ得ることを理解されたい。プラズマ処理チャンバ１００は、基板が処理され得るチャンバ領域１０１を画定するチャンバ本体１０５を含み得る。チャンバ本体１０５は、グラウンド１２６に結合された側壁１１２及び底部１１８を有していてよい。側壁１１２は、側壁１１２を保護し、プラズマ処理チャンバ１００のメンテナンスサイクル間の時間を延長するためのライナ１１５を有していてよい。プラズマ処理チャンバ１００のチャンバ本体１０５及び関連構成要素の寸法は限定されず、一般に、その中で処理される基板３０２のサイズよりも比例して大きくてよい。基板サイズの例としては、中でも直径２００ｍｍ、直径２５０ｍｍ、直径３００ｍｍ、直径４５０ｍｍ等が挙げられ、ディスプレイ基板や太陽電池基板等も同様である。
【0027】
［００３０］チャンバ本体１０５は、チャンバ領域１０１を囲むためにチャンバリッドアセンブリ１１０を支持することができる。チャンバ本体１０５は、アルミニウム又は他の適切な材料から作製され得る。基板アクセスポート１１３が、チャンバ本体１０５の側壁１１２を貫通して形成されていてよく、プラズマ処理チャンバ１００内外への基板３０２の移送を容易にする。アクセスポート１１３は、前述したように、基板処理システムの移送チャンバ及び／又は他のチャンバに結合されていてよい。ポンピングポート１４５が、チャンバ本体１０５の側壁１１２を貫通して形成され、チャンバ領域１０１に接続され得る。ポンピングポート１４５を通してポンピング装置をチャンバ領域１０１に結合させて、処理領域内の圧力を排気し、制御することができる。ポンピング装置は、１又は複数のポンプ及びスロットルバルブを含み得る。
【0028】
［００３１］ガスパネル１６０をガスライン１６７によってチャンバ本体１０５に結合させて、プロセスガスをチャンバ領域１０１内に供給することができる。ガスパネル１６０は、１又は複数のプロセスガス源１６１、１６２、１６３、１６４を含んでいてよく、任意の数のプロセスに利用され得るように、不活性ガス、非反応性ガス、及び反応性ガスを追加的に含んでいてよい。ガスパネル１６０によって供給され得るプロセスガスの例としては、メタン、六フッ化硫黄、塩化ケイ素、四フッ化炭素、臭化水素、炭化水素含有ガス、アルゴンガス、塩素、窒素、ヘリウム、又は酸素ガスを含む炭化水素含有ガス、ならびに任意の数の追加材料が挙げられるが、これらに限定されない。更に、プロセスガスには、任意の数の追加の前駆体の中でも、窒素、塩素、フッ素、酸素、及びＢＣｌ３、Ｃ２Ｆ４、Ｃ４Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＮＦ３、ＮＨ３、ＣＯ２、ＳＯ２、ＣＯ、Ｎ２、ＮＯ２、Ｎ２Ｏ、及びＨ２等の水素含有ガスが含まれ得る。
【0029】
［００３２］バルブ１６６は、ガスパネル１６０からの供給源１６１、１６２、１６３、１６４からのプロセスガスの流れを制御することができ、コントローラ１６５によって管理され得る。ガスパネル１６０からチャンバ本体１０５に供給されるガスの流れは、１又は複数の供給源からのガスの組み合わせを含み得る。リッドアセンブリ１１０は、ノズル１１４を含み得る。ノズル１１４は、ガスパネル１６０の供給源１６１、１６２、１６４、１６３からのプロセスガスをチャンバ領域１０１内に導入するための１又は複数のポートであってよい。プロセスガスがプラズマ処理チャンバ１００内に導入された後、ガスに電圧が印加されてプラズマが形成され得る。１又は複数の誘導コイル等のアンテナ１４８がプラズマ処理チャンバ１００に隣接して設けられていてよい。アンテナ電源１４２は、ＲＦエネルギー等のエネルギーをプロセスガスに誘導結合させて、プラズマ処理チャンバ１００のチャンバ領域１０１のプロセスガスから形成されたプラズマを維持するために、整合回路１４１を通してアンテナ１４８に電力を供給することができる。アンテナ電源１４２の代わりに、又はアンテナ電源１４２に加えて、基板３０２の下方及び／又は基板３０２の上方のプロセス電極を使用して、ＲＦ電力をプロセスガスに容量結合させて、チャンバ領域１０１内のプラズマを維持することができる。電源１４２の動作は、プラズマ処理チャンバ１００の他の構成要素の動作も制御するコントローラ１６５等のコントローラによって制御され得る。
【0030】
［００３３］処理中に基板３０２を支持するために、基板支持ペデスタル１３５がチャンバ領域１０１に配置され得る。基板支持ペデスタル１３５は、処理中に基板３０２を保持するための静電チャック１２２を含み得る。静電チャック（「ＥＳＣ」）１２２は、静電引力を利用して基板３０２を基板支持ペデスタル１３５に保持することができる。ＥＳＣ１２２は、整合回路１２４と一体化したＲＦ電源１２５によって電力が供給され得る。ＥＳＣ１２２は、誘電体に埋め込まれた電極１２１を含み得る。電極１２１は、ＲＦ電源１２５に結合されていてよく、チャンバ領域１０１のプロセスガスによって形成されるプラズマイオンを、ＥＳＣ１２２及びペデスタルに着座した基板３０２に引き付けるバイアスを供給することができる。ＲＦ電源１２５は、基板３０２の処理中にオンとオフを繰り返す、又はパルスを供給する。ＥＳＣ１２２は、ＥＳＣ１２２の側壁にプラズマが引き付けられないようにしてＥＳＣ１２２のメンテナンス寿命を延ばすために、アイソレータ１２８を有していてよい。更に、基板支持ペデスタル１３５は、基板支持ペデスタル１３５の側壁をプラズマガスから保護し、プラズマ処理チャンバ１００のメンテナンス間隔を長くするために、カソードライナ１３６を有していてよい。
【0031】
［００３４］電極１２１は、電源１５０に結合され得る。電源１５０は、約２００ボルトから約２０００ボルトのチャッキング電圧を電極１２１に供給することができる。電源１５０はまた、基板３０２をチャック及びデチャックするための直流電流を電極１２１に向けることによって電極１２１の動作を制御するためのシステムコントローラを含み得る。ＥＳＣ１２２は、ペデスタル内に配置され、基板を加熱するために電源に接続されたヒータを含んでいてよく、ＥＳＣ１２２を支持する冷却ベース１２９は、熱伝達流体を循環させて、ＥＳＣ１２２及びその上に配置された基板３０２の温度を維持するための導管を含み得る。ＥＳＣ１２２は、基板３０２上に作製されるデバイスの熱収支が要求する温度範囲で動作するように構成することができる。例えば、ＥＳＣ１２２は、実行されるプロセスに応じて、基板３０２を約－１５０℃以下から約５００℃以上の温度に維持するように構成することができる。
【0032】
［００３５］基板３０２の温度制御を支援するために、冷却ベース１２９を設けることができる。プロセスドリフト及び時間を緩和するために、基板３０２の温度は、基板３０２が洗浄チャンバ内にある間中、冷却ベース１２９によって実質的に一定に維持され得る。幾つかの実施形態では、基板３０２の温度は、その後の洗浄プロセスの間中、約－１５０℃から約５００℃の温度に維持され得るが、任意の温度の利用も可能である。カバーリング１３０が、ＥＳＣ１２２上及び基板支持ペデスタル１３５の周辺部に沿って配置され得る。カバーリング１３０は、基板支持ペデスタル１３５の上面をプラズマ処理チャンバ１００内部のプラズマ環境から遮蔽しながら、エッチングガスを基板３０２の露出した上面の所望の部分に閉じ込めるように構成され得る。リフトピンが、基板支持ペデスタル１３５を貫通して選択的に平行移動し、基板３０２を基板支持ペデスタル１３５の上方に持ち上げて、前述のように、移送ロボット又は他の適切な移送機構による基板３０２へのアクセスを容易にすることができる。
【0033】
［００３６］コントローラ１６５は、プロセスシーケンスを制御し、ガスパネル１６０からプラズマ処理チャンバ１００内へのガス流を調節し、他のプロセスパラメータを制御するために利用され得る。ソフトウェアルーチンは、ＣＰＵによって実行されると、ＣＰＵを、プロセスが本開示に従って実行されるようにプラズマ処理チャンバ１００を制御し得るコントローラ等の特定目的のコンピュータに変換する。ソフトウェアルーチンはまた、プラズマ処理チャンバ１００に関連し得る第２のコントローラによって記憶及び／又は実行され得る。
【0034】
［００３７］上記で説明した処理チャンバは、本技術の実施形態に係る方法において使用することができる。図３に、工程が、例えば、前述したように、マルチチャンバ処理システム１０に組み込まれた１又は複数のチャンバ１００において実行され得る半導体処理の方法３００を示す。説明した任意の方法又はプロセスの１又は複数の工程を実行することができる任意の他のチャンバを利用することも可能である。方法３００は、フロントエンド処理、堆積、エッチング、研磨、洗浄、又は記載された工程の前に実行され得る任意の他の工程を含む、記載された方法工程の開始前の１又は複数の工程を含み得る。本方法は、本技術に係る方法に特に関連していてよい、又は関連していなくてよい、図に示すような多数のオプションの工程を含み得る。例えば、半導体プロセスのより広い範囲を提供するために、多くの工程を記載したが、本技術にとっては重要ではない、あるいは、更に後述するように、代替の方法論によって実行することができる。
【0035】
［００３８］方法３００は、処理の異なる工程で開始することを含む等、多数の変形で実行され得る多数の工程を含み得る。方法３００は、概して、エッチングプロセスが実行され得るチャンバで行われ得る堆積工程を含み得る。多くの場合、堆積は、エッチングの前に実行され得る。従って、方法３００を特定の順序で説明するが、本方法は、本技術の実施形態に従って多数の異なる変形で実行され得ることを理解されたい。方法３００は、図４Ａ～図４Ｃに概略的に示す工程で説明することができ、その図示を、方法３００の工程と併せて説明する。図４Ａ～図４Ｃの構造４００は、部分概略図のみを示すものであり、基板４０５は、図示した態様を有する任意の数の構造部分、ならびにこれもまた本技術の工程から利益を得ることができる代替的な構造態様を含み得ることを理解されたい。
【0036】
［００３９］基板４０５は、半導体処理チャンバ１００の処理領域内、又は本技術の工程が実行され得る任意の他の処理チャンバ内に配置され得る。基板４０５は、実施形態では、実質的に平坦な表面又は凹凸のある表面を有し得る。基板４０５は、結晶シリコン、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、オキシ炭化ケイ素、オキシ炭窒化ケイ素、炭窒化ケイ素、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ、パターニングされた又はパターニングされていないウエハ、シリコンオンインシュレータ、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、又はサファイア等の材料であってよい。基板４０５は、長方形又は正方形のパネルと同様に、直径２００ｍｍ又は３００ｍｍのウエハ等、様々な寸法を有していてよい。図４Ａに示すように、基板４０５は、基板４０５の露出領域によって分離された、パターニングされた金属含有フォトレジスト等の１又は複数のパターニングされたフィーチャ４１５を含み得る。すなわち、パターニングされた材料は、パターニングされた金属含有フォトレジストであってよい。パターニングされたフィーチャ４１５は、任意の数の金属であってよい、又は任意の数の金属を含み得る。例えば、パターニングされたフィーチャ４１５は、金属酸化物、又は金属及び酸素で構成される任意の材料を含み得る。実施形態では、パターニングされたフィーチャ４１５は、酸化スズ、シリコン、酸化ケイ素、酸窒化ケイ素、又はシリコン含有反射防止層（ＳｉＡＲＣ）、又はタングステンであってよい、又は酸化スズ、シリコン、酸化ケイ素、酸窒化ケイ素、又はシリコン含有反射防止層（ＳｉＡＲＣ）、又はタングステンを含み得る。残りの開示では、金属酸化物フォトレジストを常に参照するが、本技術は、選択堆積が行われ得る追加の材料を包含し得ることを理解されたい。従って、フィーチャ４１５は、金属酸化物フォトレジストに限定されず、本技術によって包含される実施形態では、酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸化スズ（ＳｎＯ）、オキシ炭化ケイ素（ＳｉＯＣ）、オキシ炭窒化ケイ素（ＳｉＯＣＮ）、及び結晶シリコンであってよい、又はこれらを含み得ることを理解されたい。
【0037】
［００４０］実施形態では、パターニングされたフィーチャ４１５は、基板４０５に堆積した炭素含有層４１０の上にあってよい。炭素含有層４１０は、例えば、スピンオン炭素ハードマスク、化学気相堆積された炭素、又はプラズマ気相堆積された炭素であってよい。炭素含有層４１０は、約２０ｎｍ以上、約２５ｎｍ以上、約３０ｎｍ以上、又はそれを超える厚さを特徴とし得る。同様に、炭素含有層４１０は、約４０ｎｍ以下、約３５ｎｍ以下、約３０ｎｍ以下、又はそれ未満の厚さを特徴とし得る。１又は複数のパターニングされたフィーチャ４１５は、炭素含有層４１０から約５ｎｍ以上、例えば約６ｎｍ以上、約７ｎｍ以上、約８ｎｍ以上、約９ｎｍ以上、約１０ｎｍ以上、又はそれを超えて突出し得る。実施形態では、炭素含有層４１０の層の少なくとも一部は、パターニングされた金属含有フォトレジスト等のパターニングされたフィーチャ４１５を通して露出し得る。
【0038】
［００４１］図４Ａ～図４Ｂを参照すると、工程３０５において、方法３００は、半導体処理チャンバの処理領域にシリコン含有前駆体を供給することを含み得る。工程３０５において使用され得るシリコン含有前駆体は、任意の数のシリコン含有前駆体であってよい、又は任意の数のシリコン含有前駆体を含み得る。例えば、シリコン含有前駆体は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四塩化ケイ素（ＳｉＣｌ４）、又は、例えば、酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、又は炭化ケイ素（ＳｉＣ）材料を形成することができる任意の他の前駆体であってよい、又はそれを含み得る。選択されるシリコン含有前駆体は、堆積速度又は膜の特性に影響を与える可能性がある。シリコン含有前駆体の流量は、約５ｓｃｃｍ以上、例えば約１０ｓｃｃｍ以上、約１５ｓｃｃｍ以上、又はそれを上回ることができる。シリコン含有前駆体の流量は、所望の成長速度に応じて調整することができる。
【0039】
［００４２］工程３１０において、方法３００は、半導体処理チャンバの処理領域に水素含有前駆体を供給することを含み得る。工程３１０において使用され得る水素含有前駆体は、非限定的に二原子水素等の任意の数の水素含有前駆体であってよい、又はそれを含み得る。水素含有前駆体の流量は、約４０ｓｃｃｍ以上、例えば約５０ｓｃｃｍ以上、約６０ｓｃｃｍ以上、又はそれを上回ることができる。
【0040】
［００４３］シリコン含有前駆体及び水素含有前駆体の流量は、関連していてよい。例えば、水素含有前駆体の流量は、以下に説明するように、シリコン含有材料４２０を堆積させている間、シリコン含有前駆体に対する流量比が約１：１以上に維持され得る。より高い流量比では、シリコン含有材料４２０の選択性が低下する可能性があり、後述する堆積が低下する可能性がある。より高い流量比では、より多くのシリコン含有前駆体が半導体処理チャンバに供給され、従って、より多くのシリコン含有材料４２０が堆積に利用可能である。更に、使用されるシリコン含有前駆体によっては、堆積されるシリコン含有材料４２０のシリコンの原子％が低下し、シリコン含有前駆体の他の成分がより豊富になる可能性があり、パターニングされたフィーチャ４１５に対して選択的でない可能性がある。従って、流量比は、約２：１以上、約３：１以上、約４：１以上、約５：１以上、約６：１以上、約７：１以上、約８：１以上、約９：１以上、約１０：１以上、又はそれを上回ることができる。
【0041】
［００４４］工程３１５において、方法３００は、プラズマを形成することを含み得る。プラズマは、シリコン含有前駆体及び／又は水素含有前駆体から形成され得る。シリコン含有前駆体及び／又は水素含有前駆体のプラズマを形成することは、約３０００Ｗ以下のプラズマ出力で実行され得る。より高いプラズマ出力では、堆積工程中であっても、ラジカル廃水（ｒａｄｉｃａｌ ｅｆｆｌｕｅｎｔ）のエネルギー及びエッチャント能力のために、線幅を維持することが困難である場合がある。更に、パターニングされたフィーチャ４１５に堆積したシリコン含有材料４２０は、パターニングされたフィーチャ４１５上に結果として生じる材料がトップリングを起こしやすくなるほど急速に成長する可能性がある。更に、プラズマ出力が高いと、ステップ時間が短くなる可能性があり、シリコン含有材料４２０の堆積量を制御することが困難になる可能性がある。従って、プラズマ出力は、約２０００Ｗ以下、約１０００Ｗ以下、約９００Ｗ以下、約８００Ｗ以下、約７００Ｗ以下、約６００Ｗ以下、約５００Ｗ以下、約４００Ｗ以下、約３００Ｗ以下、約２００Ｗ以下、又はそれ未満に維持され得る。
【0042】
［００４５］工程３２０において、方法３００は、１又は複数のパターニングされたフィーチャ４１５にシリコン含有材料４２０を堆積させることを含み得る。シリコン含有材料４２０は、パターニングされた材料に選択的に堆積され、下層の炭素含有層４１０には堆積されないことがあり、これは、以下に更に説明するように、水素相互作用に基づいていてよい。しかしながら、一部のシリコン含有材料４２０が炭素含有層４１０に堆積することも想定される。シリコン含有材料４２０は、基板４０５の露出領域上への堆積に対して少なくとも２：１の割合でパターニングされたフィーチャ４１５に堆積し得、約５：１以上、約１０：１以上、約１５：１以上、約２０：１以上又はそれを超える割合でパターニングされたフィーチャに堆積し得る。
【0043】
［００４６］工程３２０において、方法２００は、１又は複数のパターニングされたフィーチャ４１５にシリコン含有材料４２０を堆積させる間に、プラズマにバイアス電力を印加することを含み得る。バイアス電力の印加は、炭素含有層４１０等の基板４０５の露出領域の代わりに、パターニングされたフィーチャ４１５へのシリコン含有材料４２０の堆積の選択性を高めるために使用され得る。バイアスを印加すると、水素含有前駆体のプラズマ廃水が炭素含有層４１０とより容易に反応し、相互作用する可能性があり、その結果、シリコン含有前駆体と反応するための水素がそれらの位置で十分に利用可能でなくなり、シリコンが炭素と結合する可能性がある。バイアス電力を印加しないと、シリコン含有材料４２０は、パターニングされたフィーチャ４１５に対する選択性が低下し、より共形的に堆積する可能性がある。しかし、バイアス電力が増加すると、シリコン含有材料４２０の堆積速度が低下する可能性があり、既に堆積したシリコン含有材料４２０又はパターニングされたフィーチャ４１５が工程３２０中にエッチングされる可能性がある。従って、バイアス電力は、約９０Ｗ以下、約８０Ｗ以下、約７０Ｗ以下、約６０Ｗ以下、約５０Ｗ以下、約４０Ｗ以下、約３０Ｗ以下、約２０Ｗ以下、約１０Ｗ以下、又はそれ未満で印加され得る。
【0044】
［００４７］バイアス電力は、本技術の幾つかの実施形態に従って、連続的に印加され得る、又はパルス化され得る。バイアス電力がパルス化される実施形態では、パルシング周波数は、約２０００Ｈｚ以下であってよく、約１５００Ｈｚ以下、約１０００Ｈｚ以下、又は約５００Ｈｚ以下の周波数でパルス化され得る。更に、パルシング周波数におけるデューティサイクルは、約５０％以下に維持され得、約４０％以下、約３０％以下、約２０％以下、約１０％以下、又はそれ未満に維持され得る。これにより、堆積工程中に印加される有効バイアス電力を更に低減することができる。シリコン含有前駆体よりも水素含有前駆体の流量を多くすることにより、炭素材料上の形成を制御するために使用するバイアス電力をはるかに低くすることができ、フォトレジスト上に堆積した材料のエッチングを更に制限することができる。
【0045】
［００４８］１又は複数のパターニングされたフィーチャ４１５にシリコン含有材料４２０を堆積させる間、基板支持体温度又は基板温度等の半導体処理チャンバ内の温度は、約１００℃以下に維持され得る。より高い温度では、堆積速度が低下する可能性があり、シリコン含有材料４２０がパターニングされたフィーチャ４１５の側壁に堆積する可能性がある。より高い温度では、シリコン含有材料４２０はより流動的になり、パターニングされたフィーチャ４１５の上部に直接堆積できなくなる可能性がある。従って、温度は、約９０℃以下、約８０℃以下、約７０℃以下、約６０℃以下、約５０℃以下、又はそれ未満に維持され得る。
【0046】
［００４９］半導体処理チャンバ１００内の圧力は、１又は複数のパターニングされたフィーチャ４１５にシリコン含有材料４２０を堆積させる間、約５０ｍＴｏｒｒ以下に維持され得る。より高い圧力では、堆積がより共形的になり、シリコン含有材料４２０がパターニングされた材料に選択的に堆積されない可能性がある。従って、幾つかの実施形態では、圧力は、約４０ｍＴｏｒｒ以下、約３０ｍＴｏｒｒ以下、約２０ｍＴｏｒｒ以下、約１０ｍＴｏｒｒ以下、又はそれ未満に維持され得る。
【0047】
［００５０］図４Ｃを参照すると、オプションの工程３２５において、方法３００はエッチングプロセスを含み得る。オプションの工程３２５のエッチングプロセスは、工程３２０と同じチャンバ又は別のチャンバで行われ得る。工程３２５は、基板４０５に堆積した炭素含有層４１０内に１又は複数の凹部をエッチングすることを含み得る。より具体的には、エッチングプロセスは、二原子酸素等の酸素含有前駆体を半導体処理チャンバの処理領域に供給することを含み得る。酸素含有前駆体を供給した後、プロセスは、酸素含有前駆体のプラズマを形成することを含み得る。最後に、プロセスは、炭素含有層４１０の露出領域を酸素含有前駆体のプラズマでエッチングして、シリコン含有材料４２０に凹部を形成することを含み得る。エッチングプロセスは、衝突又は他の相互作用により、マスク層の減少又は除去を引き起こすこともあるが、シリコン含有材料及びフォトレジストの一部又は全部がエッチング中に残ることもある。
【0048】
［００５１］本実施形態のエッチングプロセスの間、パターニングされたフィーチャは損なわれずにそのまま保たれ得、エッチングにより、上述の堆積したシリコン含有材料４２０による垂直凹部を得ることができる。これにより、改善された構造的完全性を有する構造４００を、その後の工程において、又は最終製品において使用することが可能になる。エッチング後、凹部は、約３ｎｍ以下のアンダーカットを特徴とし得る。
【0049】
［００５２］エッチングプロセスは、堆積と比較して高い処理電力で実行され得る。例えば、電源電力及びバイアス電力の両方を、処理チャンバ内の堆積工程とエッチング工程との間で増加させることができる。例えば、電源電力は、堆積中の電力から、約３００Ｗ以上、約３５０Ｗ以上、約４００Ｗ以上、又はそれを超える第２の電力に増加させることができる。同様に、バイアス電力は、堆積中の第１のバイアス電力から、約５０Ｗ以上、約６０Ｗ以上、約７０Ｗ以上、約８０Ｗ以上、約９０Ｗ以上、約１００Ｗ以上、又はそれを超える第２のバイアス電力に増加させることができる。更に、バイアスパルシング周波数に適用されるデューティサイクルは、堆積中の第１のデューティサイクルから、約２０％以上、約３０％以上、約４０％以上、約５０％以上、又はそれを超える第２のデューティサイクルまで増加させることができる。バイアスが減少すると、プラズマの等方性が増加するため、エッチングはより大きいアンダーカットをもたらす可能性がある。しかし、堆積とエッチングとの間で電力を増加させることにより、改善されたエッチング形状が得られる可能性がある。
【0050】
［００５３］エッチングプロセスの前にシリコン含有材料を堆積させない従来の実施形態では、最終的な構造に、残存するパターニングされたフィーチャの厚さの減少、又は完全な除去、及び／又はエッチングされた凹部のアンダーカットが起こる可能性がある。本開示の実施形態は、上述したように、これらの問題を回避又は低減することができる。上述の堆積したシリコン含有材料４２０により、本開示は、工程３２５中に消費されるパターニングされたフィーチャ４１５の量を低減することができ、工程３２５中にバイアス電力を維持することを可能にすることができ、これにより、凹部内の側壁がより真っ直ぐになり得る。
【0051】
［００５４］これまでの明細では、本技術の様々な実施形態の理解が得られるように、説明の目的で、多数の詳細を記載してきた。しかし、当業者であれば、これらの詳細の一部を省略して、又は追加の詳細を加えて、特定の実施形態を実施することができることは明らかであろう。
【0052】
［００５５］幾つかの実施形態を開示したが、実施形態の主旨から逸脱することなく、様々な修正、代替構造、及び同等物を使用できることが当業者によって認識されるであろう。さらに、本技術を不必要に曖昧にすることを避けるために、幾つかの周知のプロセス及び要素は説明していない。従って、上記の明細を、本技術の範囲を限定するものと解釈すべきではない。
【0053】
［００５６］値の範囲が提供される場合、文脈が明確に別段の指示をしていない限り、その範囲の上限と下限との間の、下限の単位の最小部分までの各介在値もまた、具体的に開示されることを理解されたい。いずれかの記載された値又は記載された範囲の記載されていない介在値と、その記載された範囲の他のいずれかの記載された値又は介在値との間のいかなるより狭い範囲も含まれる。これらのより小さい範囲の上限と下限は、独立して範囲に含まれる又は除外される場合があり、より小さい範囲に範囲のうちの一方の限界値、又は両方の限界値が含まれる、又は範囲のうちのどちらの限界値も含まれない各範囲も、記載された範囲におけるいずれかの具体的に除外された限界値に従って、本技術内に含まれる。記載された範囲に限界値の一方又は両方が含まれる場合、それら含まれる限界値の一方又は両方を除外する範囲も含まれる。
【0054】
［００５７］本明細書及び添付の特許請求の範囲で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明確に別段の指示をしない限り、複数形の参照を含む。従って、例えば、「シリコン含有前駆体」への言及は、複数の上記前駆体を含み、「シリコン含有材料」への言及は、当業者に周知の１又は複数の材料及びその同等物への言及等を含む。
【0055】
［００５８］また、本明細書及び以下の特許請求の範囲で使用する場合、「含む、備える（ｃｏｍｐｒｉｓｅ）」、「含む、備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｃｏｎｔａｉｎ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、及び「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、整数、構成要素、又は工程の存在を指定するものであるが、１又は複数の他の特徴、整数、構成要素、工程、動作、又は群の存在又は追加を排除するものではない。
【図1】
【図2】
【図3】
【図4】
【国際調査報告】