特表 2024-541052 電荷トラップ層が設けられた支持基板を用意するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-06

(54)【発明の名称】電荷トラップ層が設けられた支持基板を用意するための方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20241029BHJP

   H01L 21/205 20060101ALI20241029BHJP

   H01L 21/31 20060101ALI20241029BHJP

   H01L 21/316 20060101ALI20241029BHJP

   H01L 21/318 20060101ALI20241029BHJP

【ＦＩ】

H01L27/12 H

H01L27/12 B

H01L21/205

H01L21/31 B

H01L21/316 X

H01L21/318 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024525953

(86)(22)【出願日】2022-10-19

(85)【翻訳文提出日】2024-05-01

(86)【国際出願番号】 FR2022051974

(87)【国際公開番号】W WO2023084168

(87)【国際公開日】2023-05-19

(31)【優先権主張番号】2111876

(32)【優先日】2021-11-09

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(72)【発明者】

【氏名】キム， ヤン－ピル

(72)【発明者】

【氏名】コノンチュク， オレグ

(72)【発明者】

【氏名】ウォン， チー－フェ

【テーマコード（参考）】

5F045

5F058

【Ｆターム（参考）】

5F045AB03

5F045AB32

5F045AB33

5F045AC01

5F045AC03

5F045AC05

5F045AC15

5F045AC16

5F045AD13

5F045AD14

5F045AD15

5F045AD16

5F045AF03

5F045BB16

5F045DA62

5F045DA66

5F058BC02

5F058BC08

5F058BF23

5F058BF24

5F058BF29

5F058BF30

5F058BF36

(57)【要約】

本発明は、電荷トラップ層を搭載した支持基板（１）を用意するためのプロセスに関する。当該プロセスは、単結晶シリコンベース基板（２）を堆積機器のチャンバ内に導入するステップと、チャンバからベース基板（２）を取り外すことなく、チャンバをキャリアガスでフラッシングしながら、以下の連続する工程：
第１の期間にわたって反応性ガスをチャンバ内に導入することによって、ベース基板（２）上に誘電体層（３）を形成する工程、
第１の期間に続く第２の期間にわたってシリコンを含有する前駆体ガスをチャンバに導入することによって、誘電体層（３）の直上に多結晶シリコン電荷トラップ層（４）を形成する工程
を行うステップとを含む。第１の期間と第２の期間との間で誘電体層（３）がキャリアガスのみに曝される時間は３０秒未満であり、電荷トラップ層（４）の形成は１０１０℃～１２００℃の温度で行われる。
【選択図】 図４

【特許請求の範囲】

【請求項1】

電荷トラップ層（４）を搭載した支持基板（１）を用意するためのプロセスであって、５００オーム・ｃｍより大きい抵抗率を有する単結晶シリコンベース基板（２）を堆積機器のチャンバ内に導入するステップと、前記チャンバから前記ベース基板（２）を取り外すことなく、前記チャンバをキャリアガスでフラッシングしながら、以下の連続する工程：
第１の期間にわたって反応性ガスを前記チャンバ内に導入することによって、前記ベース基板（２）の露出面上に誘電体層（３）を形成する工程、
前記第１の期間に続く第２の期間にわたって、シリコンを含有する前駆体ガスを前記チャンバ内に導入することによって、前記誘電体層（３）の直上に多結晶シリコン電荷トラップ層（４）を形成する工程
を行うステップとを含み、
前記プロセスが、前記第１の期間と前記第２の期間との間で、前記誘電体層（３）が前記キャリアガスのみに曝される時間が３０秒未満であること、および前記電荷トラップ層（４）を形成する前記工程が、厳密には１０１０℃～１２００℃の温度で行われることを特徴とする、プロセス。

【請求項2】

前記キャリアガスが水素を含むか、または水素からなる、請求項１に記載のプロセス。

【請求項3】

シリコンを含有する前記前駆体ガスが、シラン、ジシラン、トリクロロシラン、ジクロロシランおよび四塩化シリコンを含むリストから選択される、請求項１または２に記載のプロセス。

【請求項4】

前記誘電体層（３）が酸化シリコンから作製され、かつ前記反応性ガスが、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含む、請求項１～３のいずれか一項に記載のプロセス。

【請求項5】

前記誘電体層（３）を形成する前記工程が、１０１０℃～１１５０℃の温度で行われる、請求項１～４のいずれか一項に記載のプロセス。

【請求項6】

前記誘電体層（３）が０．５ｎｍを超える厚さを有する、請求項１～５のいずれか一項に記載のプロセス。

【請求項7】

前記電荷トラップ層（４）を形成する前記工程が、１０５０℃または１１００℃を超える温度で行われる、請求項１～６のいずれか一項に記載のプロセス。

【請求項8】

前記電荷トラップ層（４）および前記誘電体層（３）が、５０℃以内で同一の各温度で形成される、請求項１～７のいずれか一項に記載のプロセス。

【請求項9】

前記誘電体層（３）が前記キャリアガスのみに曝される時間が、２０秒または１５秒未満である、請求項１～８のいずれか一項に記載のプロセス。

【請求項10】

前記電荷トラップ層（４）が、０．１～１０ミクロンの厚さを有する、請求項１～９のいずれか一項に記載のプロセス。

【発明の詳細な説明】

【技術分野】

【0001】

（発明の分野）
本発明は、電荷トラップ層を備える支持基板を用意するためのプロセスに関する。本発明はまた、そのような支持基板上に薄層を転写して複合基板を形成するためのプロセスに関する。これらの支持基板および複合基板は、高周波集積デバイスの分野、すなわち、約３ｋＨｚ～３００ＧＨｚの周波数を有する信号を処理する電子デバイスの分野、例えば電気通信（電話、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈなど）の分野において顕著な用途を有する。

【背景技術】

【0002】

（発明の技術的背景）
電子デバイスと、前記デバイスがその上に形成されるシリコンオンインシュレータ（ＳＯＩ）基板の支持基板との間で起こり得る電磁結合を防止し、またはこれを制限するために、埋め込み誘電体層とＳＯＩ支持体との間で、誘電体層の直下に電荷トラップ層を挿入することが知られている。この層は、例えば、高抵抗（すなわち、５００オーム・ｃｍより大きい、またはさらには１０００オーム・ｃｍより大きい抵抗率を有する）であるように選択されることが多い単結晶シリコンベース基板上に形成された多結晶シリコンの０．１～１０ミクロンの層からなる場合がある。次いで、多結晶を形成する結晶粒の接合部は、電荷キャリアのためのトラップを構成し、電荷キャリアはトラップ層自体または下にある基板からもたらされてもよい。このようにして、絶縁体の下に導電面が現れることが防止される。この種の周知のＳＯＩ基板の製造は、例えば、仏国特許第２８６０３４１号明細書、仏国特許第２９３３２３３号明細書、仏国特許第２９５３６４０号明細書、米国特許出願公開第２０１５／１１５４８０号明細書、米国特許第７２６８０６０号明細書、米国特許第６５４４６５６号明細書または国際公開第２０２０／００８１１６号に記載されている。

【0003】

単結晶シリコンのベース基板上に形成された電荷トラップ層の生成を促進し、電荷トラップ層の再結晶化を回避するために、このベース基板上に、堆積によってトラップ層を形成する前に、非晶質誘電体層、典型的には二酸化シリコン層を形成することが知られている。非晶質誘電体層は、スタックの温度が上昇したときの再結晶化を防止することによって、トラップ層の多結晶性を維持することを可能にする。

【0004】

したがって、欧州特許第３１３６４２１号は、７００オーム・ｃｍの抵抗率を有するベース基板上に多結晶シリコントラップ層を形成することを提案している。ベース基板は、単純な洗浄または乾式酸化によって酸化される。次いで、トリクロロシラン前駆体ガスを使用して、２つの連続した堆積ステップでトラップ層を形成する。第１のステップは、酸化シリコン層の直上に、１０１０℃未満の比較的低温でシード層を形成するステップに関し、第２のステップは、第１のステップよりも高温で行われる。前記文献によれば、この手法は、迅速に、かつシリコンオンインシュレータ基板用の支持基板を形成することが意図される場合に分子接着による基板のアセンブリを妨げ得るベース基板の過度な変形なしに、トラップ層を形成することを可能にする。

【0005】

欧州特許第３３０９８１９号明細書は、機器の異なるアイテムで行われる２つの連続するステップの過程にわたって、ベース基板の露出面上に誘電体層を形成し、誘電体層上に電荷トラップ層を形成することを提案している。電荷トラップ層は、１０５０℃～１２００℃の温度で形成される。

【0006】

その部分に関して、欧州特許第２５０３５９２号明細書は、そのような層をインサイチュで製造することを想定している。前記文献では、トラップ層は、このスタックを形成するために使用される機器からベース基板を取り外すことなく、シリコンベース基板の誘電体層上に形成される。それはエピタキシーフレームのチャンバであってもよい。

【0007】

この手法では、ベース基板が機器のチャンバ内に配置され、約１１００℃の温度で行われる酸化ステップ中に、酸化ガスが前記チャンバを通って循環して誘電体層を表面的に形成する。次に、ベース基板をチャンバから取り外すことなく、キャリアガスを循環させて酸化ガスをフラッシングし、チャンバおよび／または基板の温度を９００℃以下程度の比較的低い堆積温度にする。

【0008】

酸化雰囲気がキャリアガスによってフラッシングされ、堆積温度が確立されると、シリコンを含む前駆体ガスが導入され、堆積によって誘電体層上に多結晶シリコン層が徐々に形成される。このようにしてチャンバへのガスの導入を続けることにより、酸化ガスがフラッシングされる前、および約９００℃以下の標的温度で温度が十分に確立される前の前駆体ガスの導入が回避され、必要な品質を有さない可能性がある多結晶シリコンの早すぎる堆積が防止される。

【0009】

しかしながら、比較的低い堆積温度での多結晶シリコン層の形成は特に遅く、９００℃で０．３ミクロン／分程度である。具体的には、堆積速度は一般に温度と共に増加することがよく知られている。この堆積速度、したがってトラップ層を搭載した支持体の製造時間を改善するために、欧州特許第３１３６４２１号明細書で提案されているように、低温でトラップ層のシード部分のみを形成し、その後、層の残りの部分を比較的高い温度で、したがってより迅速に形成することが想定されてもよい。

【0010】

そのような手法は実際に支持基板の製造速度を改善するが、シード層の形成は依然として特に時間のかかるステップである。当然ながら支持体の品質を損なうことなく、製造速度をさらに増加させることが一般に望ましい。

【0011】

（発明の目的）
本発明の目標の１つは、この問題に少なくとも部分的に対処する、電荷トラップ層を搭載した支持基板を用意するためのプロセスを提案することである。より具体的には、本発明の目標の１つは、電荷トラップ層を搭載した支持基板を用意するためのプロセスであって、その実施時間が、同等の品質では従来技術のプロセスと比較して短縮される、プロセスを提案することである。さらにより具体的には、本発明の目標の１つは、約１０１０℃以下の比較的低温で形成されたシード部分を必要としない電荷トラップ層を搭載した支持基板を用意するためのプロセスを提案することである。

【0012】

（発明の簡単な説明）
この目標を達成するために、本発明の目的は、電荷トラップ層を搭載した支持基板を用意するためのプロセスを提案することである。このプロセスは、５００オーム・ｃｍより大きい抵抗率を有する単結晶シリコンベース基板を堆積機器のチャンバ内に導入するステップと、チャンバからベース基板を取り外すことなく、チャンバをキャリアガスでフラッシングしながら、以下の連続する工程：
第１の期間にわたって反応性ガスをチャンバ内に導入することによって、ベース基板の露出面上に誘電体層を形成する工程、
第１の期間に続く第２の期間にわたって、シリコンを含有する前駆体ガスをチャンバ内に導入することによって、誘電体層の直上に多結晶シリコン電荷トラップ層を形成する工程
を行うステップとを含む。

【0013】

本発明によれば、第１の期間と第２の期間との間で誘電体層がキャリアガスのみに曝される時間は３０秒未満である。また、本発明によれば、電荷トラップ層を形成するステップは、厳密には１０１０℃～１２００℃の温度で行われる。

【0014】

第１の期間と第２の期間との間で、誘電体層をキャリアガスのみに曝す時間を制限することによって、この層の表面状態は、従来技術による手法ではるかに低い温度で得られるものと同一の品質の多結晶シリコン層を受け取るのに特に適したものになるように調整または維持される。この驚くべき結果は、同等の品質ではより高い成長速度でトラップ層を成長させることを可能にし、したがって、従来技術による手法と比較して改善された速度で支持基板を形成することを可能にする。

【0015】

本発明の他の好適で非限定的な特徴によれば、単独で、または任意の技術的に実行可能な組み合わせで：
キャリアガスは、水素を含むか、または水素からなる、
シリコンを含有する前駆体ガスは、シラン、ジシラン、トリクロロシラン、ジクロロシランおよび四塩化シリコンを含むリストから選択される、
誘電体層は酸化シリコンから作製され、反応性ガスは、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含む、
誘電体層を形成するステップは、１０１０℃～１１５０℃の温度で行われる、
誘電体層は、０．５ｎｍを超える厚さを有する、
電荷トラップ層を形成するステップは、１０５０℃または１１００℃を超える温度で行われる、
電荷トラップ層および誘電体層は、５０℃以内で同一の各温度で形成される、
誘電体層がキャリアガスのみに曝される時間は、２０秒未満または１５秒未満である、
電荷トラップ層は、０．１～１０ミクロンの厚さを有する。

【0016】

本発明の他の特徴および利点は、添付の図面を参照して与えられる本発明の以下の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0017】

【図1】図１は、第１の実施形態による支持基板を示す図である。

【図2】図２は、第２の実施形態による支持基板を示す図である。

【図3】図３は、本発明による支持基板を備える複合基板を示す図である。

【図4】図４は、本発明によるプロセスの２つの主要なステップの順序を示す図である。

【発明を実施するための形態】

【0018】

（発明の詳細な説明）
図１を参照すると、一実施形態の支持基板１は、ベース基板２と、ベース基板２上に配置された誘電体層３と、誘電体層３上に接触して配置された電荷トラップ層４とを備える。

【0019】

支持基板１は、標準サイズ、例えば直径２００ｍｍまたは３００ｍｍまたはさらには４５０ｍｍの円形ウェハの形態であってもよい。しかしながら、本発明は、これらの寸法またはこの形態に決して限定されない。

【0020】

ベース基板２は、単結晶シリコンからなり、厚さが数百ミクロンである。好ましくは、ベース基板２は、厳密には５００または１０００オーム・ｃｍよりも大きく、さらにより好ましくは３０００オーム・ｃｍよりも大きい、高い抵抗率を有する。これは、ベース基板２内で移動しやすい電荷、正孔または電子の密度を制限し、したがって最終基板ＳのＲＦ性能を低下させる。これは、例えば、それ自体周知のように、１０００オーム・ｃｍより大きくなり得る抵抗率を有する、格子間酸素含有量が低いＣＺ基板であってもよい。

【0021】

しかしながら、本発明は、このような抵抗率を有するベース基板２に限定されず、ベース基板２が５００オーム・ｃｍ以下、または１００オーム・ｃｍ以下のより適合しやすい抵抗率を有する場合にＲＦ性能上の利点も提供する。この場合、５００オーム・ｃｍ未満の抵抗率を有するより標準的な単結晶ＣＺ基板であってもよい。この手法は、そのような基板を容易かつ安価に調達することができるという点で好適である。

【0022】

図２を参照すると、支持基板はまた、特にベース基板２が５００オーム・ｃｍ以下の抵抗率を有する場合、真性単結晶シリコン層５、すなわち、ベース基板２と誘電体層３との間に配置された、意図的にドープされておらず、したがって特に抵抗性である層を備えてもよい。真性単結晶シリコン層５は、好適には、２０００オーム・ｃｍより大きい抵抗率を有し、抵抗率は２０キロオーム・ｃｍ以上にも達する場合がある。その厚さは、０．５～１００ミクロンの間、好ましくは５～２０ミクロンの間であってもよい。

【0023】

誘電体層３は、例えば酸化シリコンまたは窒化シリコンから作製され、０．５ｎｍより大きい、例えば０．５ｎｍ～５０ｎｍの厚さを有する。この非晶質誘電体層３は、電荷トラップ層４を多結晶形態で形成することを可能にし、支持基板１が高温に曝されたとき、この層４の形成中、または支持基板１に施されるその後の熱処理中に、この層の再結晶化を回避または制限することを可能にする。

【0024】

支持基板１はまた、誘電体層３の直上に接触して配置された、多結晶シリコン製の電荷トラップ層４を含む。電荷トラップ層４は、５００オーム・ｃｍより大きい、好ましくは１キロオーム・ｃｍより大きい抵抗率を有する。本特許出願の冒頭で述べたように、トラップ層の機能は、支持体１内に存在し得る電荷キャリアを捕捉し、それらの移動を制限することである。電荷トラップ層４は、典型的には、０．１ミクロン～１０ミクロン、またはそれ以上の厚さを有する。

【0025】

その非結晶性のために、トラップ層４は、転位、結晶粒界、非晶質領域、隙間、インクルージョン、層の結晶粒を画定する細孔などの構造欠陥を有する。これらの構造欠陥は、材料中を循環しやすい、例えば不完全または未完了の化学結合のレベルで電荷用トラップを形成する。これにより、トラップ層内の導通が防止され、その結果、支持基板１は高い高周波性能を有する。この性能は、このようにして用意された支持体の「２次高調波歪み」特性評価測定によって確立され得る。この測定は、典型的には９００ＭＨｚで行われる。支持基板が高い高周波性能を有すると見なすことができるように、歪み測定値が－７０ｄＢ未満であることが一般に求められている。

【0026】

Ｓｏｉｔｅｃによって公開され、米国特許出願公開第２０１５／０１６８３２６号明細書に記載されている、２０１５年１月の「Ｗｈｉｔｅ ｐａｐｅｒ－ＲＦ ＳＯＩ ｗａｆｅｒ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ」という名称の文書に詳細に記載されているこの特性評価測定は、特性評価された支持基板を組み込んだ複合基板上に形成され得るＲＦ集積デバイスの性能を非常に表すので、特に関連性がある。

【0027】

多結晶シリコントラップ層４の結晶粒のサイズは、好適には、５０ｎｍ（これ未満では熱安定性がもはや保証されず、温度による再結晶のリスクがある）～２０００ｎｍ（これを超えると支持基板のＲＦ性能が影響を受ける）である。

【0028】

いずれの場合でも、トラップ層４の結晶粒の正確な特性に関係なく、トラップ層４は５００オーム・ｃｍより大きい高い抵抗率を有する。この目的のために、トラップ層４は意図的にドープされない、すなわち、１立方センチメートル当たり２Ｅ１３原子未満の電荷輸送ドーパント濃度を有する。抵抗特性を向上させるために、窒素リッチや炭素リッチでもよい。

【0029】

完全を期すために、図３は、本発明による支持基板１を備える複合基板Ｓを示す。この図から非常に明確に分かるように、複合基板は、支持基板１上に、好ましくは結晶材料製の薄膜６を備える。例えば、限定ではないが、薄膜６は、シリコンなどの半導体材料から、またはタンタル酸リチウム（ＬｉＴａＯ_３）もしくはニオブ酸リチウム（ＬｉＮｂＯ_３）などの圧電材料から作製することができる。

【0030】

図３の複合基板Ｓは、支持基板１から多くの方法で形成され得るが、この形成は、好適には、薄膜６をこの支持基板上に転写するステップを含む。それ自体周知であるように、この転写は、通常、ドナー基板および支持基板１の「主」面をアセンブリすることによって行われる。これらの面のうちの少なくとも１つに、熱処理または堆積によって形成され得る、典型的には酸化シリコンからなる誘電体結合層７を設けることが一般に想定される。このアセンブリは、好ましくは、分子接着結合を含む。

【0031】

このアセンブリステップの後、ドナー基板の厚さを低減して薄膜６を形成する。この低減ステップは、機械的または化学的な薄化によって行われてもよい。これはまた、例えば、Ｓｍａｒｔ Ｃｕｔ（商標）技術の原理に従って、ドナー基板に予め導入された脆弱領域での破砕によって行われてもよい。

【0032】

薄膜６の仕上げステップ、例えば、研磨ステップ、還元もしくは中性雰囲気下での熱処理、または犠牲酸化は、厚さ低減ステップと順次行ってもよい。

【0033】

ドナー基板は、単純な基板、すなわち、集積デバイスを含まない基板であってもよく、または代替的に、ドナー基板は、その表面上に集積デバイスを生成するように前処理されてもよいことに留意されたい。

【0034】

ここで、本明細書の前のセクションの主題であった支持基板１を用意するためのプロセスが開示される。

【0035】

単結晶シリコンベース基板２は、堆積機器のチャンバ内に導入される。

【0036】

この機器は、エピタキシャル堆積機器に対応する場合がある。機器は、ベース基板を受け入れ、ベース基板の面の１つを大気およびチャンバ内を循環するガス流に曝すようにチャンバ内に配置されたサセプタを備える。サセプタは可動であってもよく、特に、ガス流に対するベース基板２の自由面の露出を角度的に統一するための回転運動を有してもよい。これらのガス流の導入およびチャンバ内に含まれる雰囲気の制御を可能にするために、チャンバは、複数の入口ポートと、少なくとも１つの出口ポートとを搭載している。チャンバはまた、基板、ガスおよび／またはチャンバの壁を加熱するためのデバイス、例えばベース基板の自由表面を加熱することができる放射線を放出するランプを搭載している。チャンバの入口ポートに流体接続された複数の管は、ベース基板２を処理するためのガスの制御された速度での導入を可能にする。前記ガスは、特に、反応性、酸化または窒化ガス、キャリアガス、例えばアルゴンと水素との混合物、または水素、およびシリコンを含有する前駆体ガスである。この前駆体ガスは、例えば、シラン、ジシラン、トリクロロシラン、ジクロロシラン、および四塩化シリコンである。機器は、当然ながら、チャンバ内に他のガスを導入するための他の管を搭載してもよい。また、機器には、行われる用意プロセスの全てのパラメータ（様々なガスの流量、温度、圧力など）を制御するように構成された制御デバイスが設けられている。

【0037】

本明細書の前述のセクションによる支持基板を用意するためのプロセスは、特に、２つの主要なステップを含み、これらのステップは、機器のチャンバからベース基板２を取り外すことなく行われる。結果として、ベース基板は、用意プロセス全体を通してチャンバ内に導入または存在するガスまたは雰囲気以外のガスまたは雰囲気に曝されない。

【0038】

それ自体周知であるように、キャリアガスＣＧは、ドナー基板を用意するためのプロセス全体にわたって、特にこのプロセスの２つの主要なステップの間に、所与の流量で入口ポートを通ってチャンバに導入され、チャンバをフラッシングする。

【0039】

第１のステップでは、図４に示すように、誘電体層３は、第１の期間Ｔ１にわたって、選択された流量で反応性ガスＲＧをチャンバ内に導入することによってベース基板２の露出面上に形成される。加熱デバイスは、誘電体層が典型的には９００℃～１１５０℃、好ましくは９５０℃～１１００℃の温度で形成されるように制御される。例えば、二酸化シリコンまたは窒化シリコンを形成することが望ましい誘電体層の性質に応じて、この反応性ガスは、酸化ガスまたは窒化ガスから形成されてもよい。好ましくは、誘電体層は酸化シリコンから作製され、この場合、反応性ガスは、例えば、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含んでもよい。チャンバ内の酸化雰囲気は、誘電体層３の所望の厚さに応じて選択された時間（第１の期間）にわたって維持される。好ましくは、誘電体層３は０．５ｎｍを超える厚さを有する。

【0040】

次に、第１のステップに続く第２のステップにおいて、第１の期間Ｔ１に続く第２の期間Ｔ２にわたって、シリコンを含む前駆体ガスＰｒＧを選択された流量でチャンバ内に導入することにより、誘電体層３の直上に、多結晶シリコン製の電荷トラップ層４を形成する。誘電体層の非晶質性は、この誘電体層が存在しない場合に起こり得る、この第２のステップ中に形成されるトラップ層の結晶化を防止する。

【0041】

第１および第２のステップの順序は、特にチャンバ内で望ましくない化学反応を引き起こし、所望の品質のトラップ層の堆積を防止する可能性がある反応性および前駆体ガスの混合を回避するために、制御された様式で行われる。言い換えれば、図４に明確に見られるように、反応性ガスがチャンバの雰囲気を形成する第１のステップは、前駆体ガスがチャンバの雰囲気を形成する第２のステップと重ならない。

【0042】

第１のステップの終了時、および第１の期間の終わりを第２の期間の開始から隔てる移行期間Ｔｔの間、用意プロセス全体を通してチャンバを絶えずフラッシングするキャリアガスは、反応性ガスをチャンバからフラッシングする。この移行期間はまた、第１のステップの温度が第２のステップの温度と異なる場合に、チャンバおよび／または基板の温度を調整するために使用される。第２の段階では、この移行期間Ｔｔの後に、前駆体ガスがチャンバ内に導入される。したがって、このガスがチャンバ内に導入されると、このチャンバの雰囲気および温度は、高品質の電荷トラップ層４の形成に完全に適している。キャリアガスおよび前駆体ガスは、この第２のプロセスステップの残りの部分ではチャンバを同時に流れる。

【0043】

従来、本特許出願の導入部でも報告したように、トラップ層の成長は、品質の良い層を得るために、少なくとも誘電体層と接するシード部分において、１０１０℃以下の比較的低温で行われる。この品質は、２次高調波歪みを測定することによって特に測定される。また、電荷トラップ層４内の応力によっても測定され、応力が大きすぎると基板が変形する傾向がある場合がある。一般に、直径３００ｍｍの基板について、この変形（典型的には半導体技術における「反り」）を２００ミクロン未満、またはさらには１００ミクロン未満に制限することが求められている。

【0044】

驚くべきことに、本特許出願の発明者らは、移行期間Ｔｔの長さが３０秒を超えない限り、この第２のステップを比較的高い温度、厳密には１０１０℃を超える温度で行うことによって、従来技術のものと完全に同様の品質のトラップ層４を得ることが可能であることを観察した。言い換えれば、誘電体層３がキャリアガスのみに曝される時間が３０秒未満である場合、電荷トラップ層４の形成は、１０１０℃を超える温度、典型的には１０１０℃～１２００℃の温度で行うことができ、同時に、変形および２次高調波歪み測定の両方に関して、この層の許容可能な品質を有する。

【0045】

したがって、第１の期間と第２の期間との間で、誘電体層３をキャリアガスのみに曝す時間を制限することによって、この層３の表面状態が調整または維持されて、従来技術よりもはるかに高い温度でのトラップ層４の直接成長に特に適したものになることが分かる。この目的のために、誘電体層３がキャリアガスのみに曝される時間を２０秒、またはさらには１５秒に制限することが好適である場合がある。

【0046】

この時間を制限することによって、移行期間中に起こり得る誘電体層３の溶解が回避または制限されることにも留意されたい。この溶解はこの誘電体層の厚さの損失をもたらし、この損失は、移行期間Ｔｔの長さのｎ乗（Ｔｔ）＾ｎに比例し、ここでｎは、温度、誘電体層の初期厚さ、およびキャリアガスの流量に応じて、場合により２～４の値を取る。移行期間の長さが長すぎると、誘電体層の厚さが、良好な品質の電荷トラップ層を形成するには不十分になりやすくなる。

【0047】

トラップ層の比較的高い形成温度は、同等の品質ではより迅速にトラップ層を形成することができるという点で重要な特性であることが想起される。したがって、成長速度は、９５０℃で０．８ミクロン／分程度、１０００℃で１．２５ミクロン／分程度、および１１００℃で２ミクロン／分程度であり、これは９００℃で観察された０．３ミクロン／分よりもかなり高い。これは、従来技術のプロセスを使用して得られる速度と比較して、支持基板の製造速度を著しく改善する。これは、トラップ層が２ミクロンを超える比較的厚い場合に特に当てはまる。

【0048】

したがって、トラップ層４の大きな成長速度を標的とするために、この層４を形成するステップは好ましくは、厳密には１０１０℃超、１０５０℃超、または１１００℃超の温度で行われる。

【0049】

トラップ層４を形成するこのステップ中に選択された温度に関係なく、多結晶シリコンの標的厚さを誘電体層３の直上に形成するのに十分な時間にわたって行われる。

【0050】

移行期間Ｔｔ中の誘電体層２の厚さの損失を制限するために、処理温度は、この期間中、第１の期間の温度に対して例えば５０℃低下させてもよい。

【0051】

好適には、電荷トラップ層４および誘電体層３は、５０℃以内で同一のそれぞれの温度で形成される。例えば、２つのステップは、第１および第２のステップについて１０５０℃または１１００℃の同じ温度を維持しながら、先に提示したように順番に行われてもよい。２つのステップの間で温度を上昇または下降させる必要がないため、移行期間の長さは、より容易に３０秒未満、例えば２０秒未満またはさらには１５秒未満に短縮することができる。

【0052】

誘電体層３は、電荷トラップ層４の形成温度よりも高い温度で形成されてもよいし、低い温度で形成されてもよいし、同じ温度で形成されてもよい。

【0053】

任意選択的に、誘電体層３を形成する第１のステップの前に、還元雰囲気または弱還元雰囲気下において、９００℃～１２００℃の温度でベース基板を脱酸素アニーリングして、ベース基板２の表面上に存在し得る任意の自然酸化物を除去することができる。このアニーリングは、この自然酸化物を除去するために、選択された温度に応じて数秒から数分の時間、キャリアガスのみがチャンバ内を流れている間に行われてもよい。

【0054】

このステップは、ベース基板２が比較的低い抵抗率、例えば５００オーム・ｃｍ以下の抵抗率を有する場合、およびベース基板２上に真性シリコンエピタキシャル層５を設けることが好ましい場合に特に有用である。そのような場合、処理プロセスは、脱酸素アニーリングと誘電体層３を形成する第１のステップとの間に、典型的には９００℃～１２００℃のエピタキシャル温度で、ベース基板２上にこの真性シリコンエピタキシャル層５を形成することを含む。この目的のために、キャリアガスおよびシリコンを含有する前駆体ガスをチャンバ内で同時に循環させることができる。

【0055】

言うまでもなく、脱酸素アニーリングおよび／またはエピタキシャル層形成のこれらのステップはまた、インサイチュで、すなわち、機器のチャンバからベース基板２を取り外すことなく、および用意中の支持体１の自由表面を、プロセス全体を通してチャンバ内に導入されたまたはチャンバ内に存在するガスまたは雰囲気以外のガスまたは雰囲気に曝すことなく行われる。

【0056】

言うまでもなく、本発明は、記載された実施形態に限定されるものではなく、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、実施の変形が適用されてもよい。

【図1】

【図2】

【図3】

【図4】

【国際調査報告】