▶ ソイテックの特許一覧 ▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
特表2024-541075電荷トラップ層を備えた支持基板を準備するためのプロセス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-06
(54)【発明の名称】電荷トラップ層を備えた支持基板を準備するためのプロセス
(51)【国際特許分類】
H01L 21/02 20060101AFI20241029BHJP
H01L 21/20 20060101ALI20241029BHJP
【ＦＩ】
H01L27/12 B
H01L21/02 B
H01L21/20
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024527059
(86)(22)【出願日】2022-10-25
(85)【翻訳文提出日】2024-07-08
(86)【国際出願番号】 FR2022052022
(87)【国際公開番号】W WO2023084173
(87)【国際公開日】2023-05-19
(31)【優先権主張番号】2111875
(32)【優先日】2021-11-09
(33)【優先権主張国・地域又は機関】FR
(81)【指定国・地域】
(71)【出願人】
【識別番号】507088071
【氏名又は名称】ソイテック
(71)【出願人】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】ヨンピル キム
(72)【発明者】
【氏名】オレグ コノンチュク
(72)【発明者】
【氏名】チー ホー ウォン
(72)【発明者】
【氏名】シェン クアン チェン
(72)【発明者】
【氏名】タン セン ホー
(72)【発明者】
【氏名】ザン ケイヤン
(72)【発明者】
【氏名】マサト イシイ
【テーマコード（参考）】
5F152
【Ｆターム（参考）】
5F152LM09
5F152LN22
5F152LP01
5F152MM19
5F152NN03
5F152NP03
5F152NP11
5F152NQ03
5F152NQ12
(57)【要約】
本発明は、電荷トラップ層を備えた支持基板（１）を準備するプロセスに関する。このプロセスは、５００オームｃｍ以下の抵抗率を有する単結晶シリコンベース基板（２）を堆積装置のチャンバ内に導入することと、チャンバからベース基板（２）を除去することなく、チャンバを前駆体ガスでフラッシングしながら、以下の連続する工程：
－ベース基板（２）上に真性シリコンエピタキシャル層（５）を形成する工程と、
－第１の期間にわたってチャンバ内に反応性ガスを導入することによって、ベース基板（２）上に誘電体層（３）を形成する工程と、
－第１の期間に続いて、第２の期間にわたってシリコンを含有する前駆体ガスをチャンバ内に導入することによって、誘電体層（３）上に多結晶シリコン電荷トラップ層（４）を直接形成する工程と、を実行することと、を含む。第１の期間と第２の期間との間の、誘電体層（３）がキャリアガスのみに曝露される時間は３０秒未満であり、電荷トラップ層（４）の形成は、１０１０℃～１２００℃の温度で行われる。
－ベース基板（２）上に真性シリコンエピタキシャル層（５）を形成する工程と、
－第１の期間にわたってチャンバ内に反応性ガスを導入することによって、ベース基板（２）上に誘電体層（３）を形成する工程と、
－第１の期間に続いて、第２の期間にわたってシリコンを含有する前駆体ガスをチャンバ内に導入することによって、誘電体層（３）上に多結晶シリコン電荷トラップ層（４）を直接形成する工程と、を実行することと、を含む。第１の期間と第２の期間との間の、誘電体層（３）がキャリアガスのみに曝露される時間は３０秒未満であり、電荷トラップ層（４）の形成は、１０１０℃～１２００℃の温度で行われる。
【特許請求の範囲】
【請求項1】
電荷トラップ層（４）を備えた支持基板（１）を準備するプロセスであって、前記プロセスが、５００オームｃｍ以下の抵抗率を有する単結晶シリコンベース基板（２）を堆積装置のチャンバに導入することと、前記チャンバから前記ベース基板（２）を除去することなく、前記チャンバをキャリアガスでフラッシングしながら、以下の連続する工程：－シリコンを含有する前駆体ガスを前記チャンバ内に所与の期間導入することによって、前記ベース基板（２）上に真性シリコンエピタキシャル層（５）を形成する工程と、
－第１の期間にわたって前記チャンバ内に反応性ガスを導入することによって、前記真性シリコンエピタキシャル層（５）上に誘電体層（３）を形成する工程と、
－前記第１の期間に続いて、第２の期間にわたってシリコンを含有する前駆体ガスを前記チャンバ内に導入することによって、前記誘電体層（３）上に多結晶シリコン電荷トラップ層（４）を直接形成する工程と、を実行することと、を含み、
前記プロセスが、前記第１の期間と前記第２の期間との間の、前記誘電体層（３）が前記キャリアガスのみに曝露される時間が３０秒未満であり、前記電荷トラップ層（４）を形成する前記工程が厳密に１０１０℃～１２００℃の温度で行われることを特徴とする、プロセス。
【請求項2】
前記キャリアガスが水素を含むか又は水素からなる、請求項１に記載のプロセス。
【請求項3】
シリコンを含有する前記前駆体ガスが、シラン、ジシラン、トリクロロシラン、ジクロロシラン及び四塩化シリコンを含むリストから選択される、請求項１又は２に記載のプロセス。
【請求項4】
前記真性シリコンエピタキシャル層（５）を形成する前記工程の前に、前記ベース基板（２）を９００℃～１２００℃の温度で中性又は還元性雰囲気中でアニールして、表面上に存在し得る任意の自然酸化物を除去する工程を含む、請求項１から３のいずれか一項に記載のプロセス。
【請求項5】
前記ベース基板（２）上への前記真性シリコンエピタキシャル層（５）の前記形成が、９００℃～１２００℃のエピタキシャル温度で行われる、請求項１から４のいずれか一項に記載のプロセス。
【請求項6】
前記真性シリコンエピタキシャル層（５）を形成する前記工程が、５～２０ミクロンの厚さを有する層（５）の前記形成をもたらす、請求項１から５のいずれか一項に記載のプロセス。
【請求項7】
前記誘電体層（３）が酸化シリコンで作られ、前記反応性ガスが、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含む、請求項１から６のいずれか一項に記載のプロセス。
【請求項8】
前記誘電体層（３）を形成する前記工程が、９００℃～１１５０℃の温度で行われる、請求項１から７のいずれか一項に記載のプロセス。
【請求項9】
前記誘電体層（３）が０．５ｎｍより大きい厚さを有する、請求項１から８のいずれか一項に記載のプロセス。
【請求項10】
前記電荷トラップ層（４）を形成する前記工程が、１０５０℃又は１１００℃を超える温度で行われる、請求項１から９のいずれか一項に記載のプロセス。
【請求項11】
前記電荷トラップ層（４）及び前記誘電体層（３）が、５０℃以内で同一であるそれぞれの温度で形成される、請求項１から１０のいずれか一項に記載のプロセス。
【請求項12】
前記誘電体層（３）が前記キャリアガスのみに曝露される時間が、２０秒未満又は１５秒未満である、請求項１から１１のいずれか一項に記載のプロセス。
【請求項13】
前記電荷トラップ層（４）が、０．１～１０ミクロンの厚さを有する、請求項１から１２のいずれか一項に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電荷トラップ層を含む支持基板を準備するプロセスに関する。また、本発明は、このような支持基板上に薄層を転写して複合基板を形成するプロセスに関する。これらの支持基板及び複合基板は、無線周波数集積デバイス、すなわち周波数が約３ｋＨｚ～３００ＧＨｚである信号を処理する電子デバイスの分野、例えば電気通信（電話、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）など）の分野において顕著な用途を有する。
【背景技術】
【0002】
電子デバイスと、当該デバイスが形成されるシリコンオンインシュレータ（ＳＯＩ）基板の支持基板との間で起こり得る電磁結合を防止又は制限するために、埋め込み誘電体層とＳＯＩ支持体との間に、誘電体層の直下に電荷トラップ層を挿入することが知られている。この層は、例えば、単結晶シリコンベース基板上に形成された多結晶シリコンの０．１～１０ミクロンの層からなることができ、この基板は、高抵抗であるように選択されることが多い（すなわち、５００オームｃｍより大きい、又は１０００オームｃｍより大きい抵抗率を有する）。多結晶を形成する粒子の接合部は、電荷キャリアのためのトラップを構成し、電荷キャリアは、トラップ層自体又は下にある基板から来ることがある。このようにして、絶縁体の下に導電面が現れることが防止される。このタイプの周知のＳＯＩ基板の製造は、例えば、仏国特許第２８６０３４１号、仏国特許第２９３３２３３号、仏国特許第２９５３６４０号、米国特許出願第２０１５／１１５４８０号、米国特許第７２６８０６０号、米国特許第６５４４６５６号又は国際公開第２０２０／００８１１６号に記載されている。
【0003】
単結晶シリコンベース基板上に形成された電荷トラップ層の生成を促進し、再結晶化を防止するために、堆積によるトラップ層の形成の前に、非晶質誘電体層、典型的には二酸化シリコン層をこのベース基板上に形成することが知られている。非晶質誘電体層は、スタックの温度が上昇したときにトラップ層の再結晶化を防止することによって、トラップ層の多結晶特性を維持することを可能にする。
【0004】
したがって、欧州特許第３１３６４２１号は、７００オームｃｍの抵抗率を有するベース基板上に多結晶シリコントラップ層を形成することを提案している。ベース基板は、単純洗浄又はドライ酸化によって酸化される。次いで、トリクロロシラン前駆体ガスを使用して、２つの連続した堆積工程でトラップ層を形成する。第１の工程は、酸化シリコン層上に直接、１０１０℃未満の比較的低温でシード層を形成することに向けられ、第２の工程は、第１の工程よりも高い温度で実行される。当該文献によれば、この手法は、シリコンオンインシュレータ基板のための支持基板を形成することが意図される場合に、分子付着によってこの基板の組み立てを妨げる可能性があるベース基板を過度に変形させることなく、トラップ層を迅速に形成することを可能にする。
【0005】
一方、欧州特許第２５０３５９２号は、そのようなトラップ層をその場で製造することを想定している。当該文献において、トラップ層は、このスタックを形成するために使用される装置からベース基板を除去することなく、シリコンベース基板の誘電体層上に形成される。それはエピタキシフレームのチャンバであってもよい。
【0006】
この手法では、ベース基板が装置のチャンバ内に配置され、酸化性ガスが当該チャンバを通して循環されて、約１１００℃の温度で行われる酸化工程中に誘電体層を表面的に形成する。次に、ベース基板をチャンバから除去することなく、キャリアガスを循環させて酸化性ガスを洗い流し、チャンバ及び／又は基板の温度を、９００℃以下程度の比較的低い堆積温度にする。
【0007】
酸化雰囲気がキャリアガスによって洗い流され、堆積温度が確立されると、シリコンを含む前駆体ガスが導入され、堆積によって誘電体層上に多結晶シリコン層が徐々に形成される。このようにしてチャンバ内へのガスの導入を順序付けることによって、酸化性ガスが洗い流される前であって、温度が約９００℃以下の目標温度に十分に確立される前の前駆体ガスの導入が防止され、必要な品質を有さない多結晶シリコンの早すぎる堆積が防止される。
【0008】
しかしながら、比較的低い堆積温度での多結晶シリコン層の形成は特に遅く、９００℃で０．３ミクロン／分程度である。特に、堆積速度は一般的に温度と共に増加することがよく知られている。この堆積速度、したがってトラップ層を備えた支持体の製造時間を改善するために、欧州特許第３１３６４２１号で提案されているように、トラップ層のシード部分のみを低温で形成し、次いで層の残りの部分を比較的高い温度で、したがってより迅速に形成することができることが想定されてもよい。
【0009】
このような手法は実際に支持基板の生産速度を改善するが、シード層の形成は依然として特に時間のかかる工程である。当然ながら支持体の品質を損なうことなく、生産速度を更に増加させることが一般に望ましい。
【0010】
より一般的には、実行するのがより簡単なプロセスによって、より容易に入手可能なより多くの材料を使用して、電荷トラップ層を含む支持基板をより簡単に準備することが求められている。
【0011】
発明の目的
本発明の１つの目的は、これらの問題に少なくとも部分的に対処する、電荷トラップ層を備えた支持基板を準備するプロセスを提案することである。より具体的には、本発明の１つの目的は、電荷トラップ層を備えた支持基板を準備するためのプロセスを提案することであり、その実施時間は、同等の品質に対して、先行技術のプロセスと比較して短縮される。更により具体的には、本発明の１つの目的は、約１０１０℃以下の比較的低温で形成されるシード部分を必要としない電荷トラップ層を備えた支持基板を準備するためのプロセスを提案することである。
本発明の１つの目的は、これらの問題に少なくとも部分的に対処する、電荷トラップ層を備えた支持基板を準備するプロセスを提案することである。より具体的には、本発明の１つの目的は、電荷トラップ層を備えた支持基板を準備するためのプロセスを提案することであり、その実施時間は、同等の品質に対して、先行技術のプロセスと比較して短縮される。更により具体的には、本発明の１つの目的は、約１０１０℃以下の比較的低温で形成されるシード部分を必要としない電荷トラップ層を備えた支持基板を準備するためのプロセスを提案することである。
【発明の概要】
【0012】
この目的を達成するために、本発明の目的は、電荷トラップ層を備えた支持基板を準備するプロセスを提案することである。このプロセスは、５００オームｃｍ以下の抵抗率を有する単結晶シリコンベース基板を堆積装置のチャンバ内に導入することと、チャンバからベース基板を除去することなく、チャンバを前駆体ガスでフラッシングしながら、以下の連続する工程：
－シリコンを含有する前駆体ガスをチャンバ内に所与の期間導入することによって、ベース基板上に真性シリコンエピタキシャル層を形成する工程と、
－第１の期間にわたってチャンバ内に反応性ガスを導入することによって、真性シリコンエピタキシャル層の露出面上に誘電体層を形成する工程と、
－第１の期間に続いて、第２の期間にわたってシリコンを含有する前駆体ガスをチャンバ内に導入することによって、誘電体層上に多結晶シリコン電荷トラップ層を直接形成する工程と、を実行することと、を含む。
－シリコンを含有する前駆体ガスをチャンバ内に所与の期間導入することによって、ベース基板上に真性シリコンエピタキシャル層を形成する工程と、
－第１の期間にわたってチャンバ内に反応性ガスを導入することによって、真性シリコンエピタキシャル層の露出面上に誘電体層を形成する工程と、
－第１の期間に続いて、第２の期間にわたってシリコンを含有する前駆体ガスをチャンバ内に導入することによって、誘電体層上に多結晶シリコン電荷トラップ層を直接形成する工程と、を実行することと、を含む。
【0013】
本発明によれば、第１の期間と第２の期間との間の、誘電体層がキャリアガスのみに曝露される時間は、３０秒未満である。また、本発明によれば、電荷トラップ層を形成する工程は、厳密に１０１０℃～１２００℃の温度で実行される。
【0014】
第１の期間と第２の期間との間で、誘電体層をキャリアガスのみに曝露する時間を制限することによって、この層の表面状態は、従来技術による手法においてはるかに低い温度で得られるものと同一の品質の多結晶シリコン層を受けるのに特に適したものになるように調整又は維持される。この驚くべき結果は、同等の品質に対して高い成長速度でトラップ層を成長させることを可能にし、したがって、従来技術による手法と比較して改善された速度で支持基板を形成することを可能にする。
【0015】
本発明のその他の有利な、かつ非限定的特徴によれば、以下の単独で、又は以下の任意の技術的に実現可能な組合せが可能である。
－キャリアガスが水素を含むか、又は水素からなる。
－シリコンを含有する前駆体ガスが、シラン、ジシラン、トリクロロシラン、ジクロロシラン及び四塩化シリコンを含むリストから選択される。
－プロセスが、真性シリコンエピタキシャル層を形成する工程の前に、ベース基板を９００℃～１２００℃の温度で中性又は還元性雰囲気中でアニールして、表面上に存在し得る任意の自然酸化物を除去する工程を含む。
－ベース基板上への真性シリコンエピタキシャル層の形成が、９００℃～１２００℃のエピタキシャル温度で行われる。
－真性シリコンエピタキシャル層を形成する工程が、５～２０ミクロンの厚さを有する層の形成をもたらす。
－誘電体層が酸化シリコンで作られ、反応性ガスが、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含む。
－誘電体層を形成する工程が、９００℃～１１５０℃の温度で行われる。
－誘電体層が０．５ｎｍより大きい厚さを有する。
－電荷トラップ層を形成する工程が、１０５０℃又は１１００℃を超える温度で行われる。
－電荷トラップ層及び誘電体層が、５０℃以内で同一であるそれぞれの温度で形成される。
－誘電体層がキャリアガスのみに曝露される時間が、２０秒未満又は１５秒未満である。
－電荷トラップ層が０．１～１０ミクロンの厚さを有する。
－キャリアガスが水素を含むか、又は水素からなる。
－シリコンを含有する前駆体ガスが、シラン、ジシラン、トリクロロシラン、ジクロロシラン及び四塩化シリコンを含むリストから選択される。
－プロセスが、真性シリコンエピタキシャル層を形成する工程の前に、ベース基板を９００℃～１２００℃の温度で中性又は還元性雰囲気中でアニールして、表面上に存在し得る任意の自然酸化物を除去する工程を含む。
－ベース基板上への真性シリコンエピタキシャル層の形成が、９００℃～１２００℃のエピタキシャル温度で行われる。
－真性シリコンエピタキシャル層を形成する工程が、５～２０ミクロンの厚さを有する層の形成をもたらす。
－誘電体層が酸化シリコンで作られ、反応性ガスが、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含む。
－誘電体層を形成する工程が、９００℃～１１５０℃の温度で行われる。
－誘電体層が０．５ｎｍより大きい厚さを有する。
－電荷トラップ層を形成する工程が、１０５０℃又は１１００℃を超える温度で行われる。
－電荷トラップ層及び誘電体層が、５０℃以内で同一であるそれぞれの温度で形成される。
－誘電体層がキャリアガスのみに曝露される時間が、２０秒未満又は１５秒未満である。
－電荷トラップ層が０．１～１０ミクロンの厚さを有する。
【図面の簡単な説明】
【0016】
本発明の他の特徴及び利点は、添付の図面を参照した本発明の以下の詳細な説明から明らかになるであろう。
【発明を実施するための形態】
【0017】
図１を参照すると、一実施形態の支持基板１は、ベース基板２と、ベース基板２上に接触して配置された真性単結晶シリコン層５と、真性単結晶シリコン層５上に配置された誘電体層３と、誘電体層３上に接触して配置された電荷トラップ層４とを含む。
【0018】
支持基板１は、標準化されたサイズ、例えば直径２００ｍｍ又は３００ｍｍ、更には４５０ｍｍの円形ウェハの形態であってもよい。しかしながら、本発明は、これらの寸法又はこの形態に限定されるものではない。
【0019】
ベース基板２は単結晶シリコンからなり、厚さは数百ミクロンである。ベース基板２は、５００オームｃｍ以下、又は１００オームｃｍ以下の比較的低い抵抗率を有する。５００オームｃｍ未満の抵抗率を有する標準的な単結晶ＣＺ基板であってもよい。この手法は、そのような基板が容易かつ安価に調達することができるという点で有利である。
【0020】
支持基板１はまた、真性単結晶シリコン層５、すなわち意図的にドープされておらず、したがって特に抵抗性であり、ベース基板２と誘電体層３との間に（かつ接触して）配置された層を含む。真性単結晶シリコン層５は、有利には２０００オームｃｍより大きい抵抗率を有し、これは２０ｋオームｃｍ以上に達することさえあり得る。その厚さは、０．５～１００ミクロン、好ましくは５～２０ミクロンであってもよい。
【0021】
例えば酸化シリコン又は窒化シリコンからなる誘電体層３は、０．５ｎｍより大きい厚さ、例えば０．５ｎｍ～５０ｎｍの厚さを有する。この非晶質誘電体層３は、電荷トラップ層４を多結晶形態で形成することを可能にし、この層４の形成中又は支持基板１が受ける後続の熱処理中に、支持基板１が高温にさらされたときに、この層の再結晶化を防止又は制限することを可能にする。
【0022】
支持基板１はまた、誘電体層３上に直接接触して配置された多結晶シリコンからなる電荷トラップ層４を含む。電荷トラップ層４は、５００オームｃｍより大きい、好ましくは１ｋオームｃｍより大きい抵抗率を有する。本特許出願の導入部で述べたように、トラップ層の機能は、支持体１内に存在し得る電荷キャリアをトラップし、それらの移動を制限することである。電荷トラップ層４は、典型的には、０．１ミクロン～１０ミクロン、又はそれ以上の厚さを有する。
【0023】
その非晶質性のために、トラップ層４は、転位、粒界、非晶質ゾーン、隙間、包含物、層の粒子を画定する細孔などの構造欠陥を有する。これらの構造欠陥は、例えば、不完全な又は未決定の化学結合のレベルで、材料中を循環しやすい電荷のトラップを形成する。したがって、トラップ層４における伝導が防止され、その結果、支持基板１は高い無線周波数性能を有する。この性能は、このようにして準備された支持体上での「第２の高調波歪み」特性測定によって確立することができる。この測定は典型的には９００ＭＨｚで行われる。一般に、支持基板が高い無線周波数性能を有すると考えられるように、歪み測定値が－７０ｄＢ未満であることが求められる。
【0024】
Ｓｏｉｔｅｃによって公開された２０１５年１月の「Ｗｈｉｔｅ ｐａｐｅｒ－ＲＦ ＳＯＩ ｗａｆｅｒ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ」と題された米国特許出願公開第２０１５／０１６８３２６号に詳細に記載されているこの特性評価測定は、特性評価された支持基板を組み込んだ複合基板上に形成されるＲＦ集積デバイスの性能を非常に表すので、特に関連がある。
【0025】
多結晶シリコントラップ層４の粒子のサイズは、有利には、５０ｎｍ（それ未満では、それらの熱安定性がもはや保証されず、温度におけるそれらの再結晶化のリスクがある）と２０００ｎｍ（それを超えると、支持基板のＲＦ性能が影響を受ける）の間である。
【0026】
いずれにしても、トラップ層４の粒子の正確な特性に関係なく、トラップ層４は、５００オームｃｍを超える高い抵抗率を有する。この目的のために、トラップ層４は意図的にドープされない、すなわち、トラップ層４は、１立方センチメートル当たり２Ｅ１３原子未満の電荷輸送ドーパント濃度を有する。その抵抗率特性を改善するために、窒素又は炭素が豊富であってもよい。
【0027】
完全を期すために、図２は、本発明による支持基板１を含む複合基板Ｓを示す。この図から非常に明確に分かるように、複合基板は、支持基板１上に、好ましくは結晶材料からなる薄膜６を含む。例えば、限定ではないが、薄膜６は、シリコンなどの半導体材料、又はタンタル酸リチウム（ＬｉＴａＯ3）若しくはニオブ酸リチウム（ＬｉＮｂＯ3）などの圧電材料から作製することができる。
【0028】
図２の複合基板Ｓは、支持基板１から多くの方法で形成され得るが、この形成は、有利には、薄膜６をこの支持基板上に転写する工程を含む。それ自体周知であるように、この転写は通常、ドナー基板の「主」面と支持基板１の「主」面とを組み立てることによって行われる。一般に、これらの面の少なくとも１つに、熱処理又は堆積によって形成することができる、典型的には酸化シリコンの誘電体結合層７を設けることが想定される。組み立ては、好ましくは分子付着結合を含む。
【0029】
この組み立て工程の後、薄膜６を形成するためにドナー基板の厚さが低減される。この減少工程は、機械的又は化学的薄化によって行われてもよい。これはまた、例えばＳｍａｒｔ Ｃｕｔ（商標）技術の原理に従って、ドナー基板内に予め導入された脆弱ゾーン内で破断することによって行われてもよい。
【0030】
研磨工程、還元性又は中性雰囲気下での熱処理又は犠牲酸化などの薄膜６の仕上げ工程は、厚さ減少工程と連続して行われてもよい。
【0031】
ドナー基板は、単純な基板、すなわち集積デバイスを含まない基板であってもよく、あるいはドナー基板は、その表面上に集積デバイスを生成するように前処理されていてもよいことに留意されたい。
【0032】
本明細書の先のセクションの主題であった支持基板１を準備するためのプロセスが、ここで開示される。
【0033】
単結晶シリコンベース基板２を堆積装置のチャンバ内に導入する。
【0034】
この装置は、エピタキシャル堆積装置に対応し得る。それは、ベース基板を受け入れ、その面の１つを大気及びチャンバ内を循環するガス流にさらすためにチャンバ内に配置されたサセプタを含む。サセプタは可動であってもよく、特に、ガス流へのベース基板２の自由面の露出を角度的に均一化するために回転運動を有してもよい。これらの流れの導入及びチャンバ内に含まれる雰囲気の制御を可能にするために、チャンバは、複数の入口ポート及び少なくとも１つの出口ポートを備える。チャンバはまた、基板、ガス、及び／又はチャンバの壁を加熱するためのデバイス、例えば、ベース基板の自由表面を加熱することができる放射線を放出するランプを備える。チャンバの入口ポートに流体接続された複数のパイプは、ベース基板２を処理するためのガスの制御された速度での導入を可能にする。当該ガスは、特に、反応性、酸化性又は窒化性ガス、キャリアガス、例えばアルゴンと水素の混合物、又は水素、及びシリコンを含有する前駆体ガスである。この前駆体ガスは、例えば、シラン、ジシラン、トリクロロシラン、ジクロロシラン及び四塩化シリコンであってもよい。当然ながら、装置は、他のガスをチャンバ内に導入するための他のパイプを備えていてもよい。装置はまた、実行される準備プロセスのすべてのパラメータ（様々なガスの流量、温度、圧力など）を制御するように構成された制御デバイスを備える。
【0035】
本説明の先のセクションによる支持基板を準備するためのプロセスは、一連の工程を含み、これらの工程は、装置のチャンバからベース基板２を除去することなく実行される。その結果、ベース基板は、準備プロセス全体を通してチャンバ内に導入又は存在するガス又は雰囲気以外のいかなるガス又は雰囲気にもさらされない。
【0036】
それ自体が周知であるように、キャリアガスＣＧは、支持基板１を準備するためのプロセス全体を通して、特にこのプロセスの２つの主要な工程中に、キャリアガスＣＧをフラッシュするために、入口ポートを通して所与の流量でチャンバに導入される。
【0037】
処理プロセスは、まず、誘電体層３を形成する第１の工程の前に、典型的には９００℃～１２００℃の間のエピタキシャル温度で、所与の期間Ｔ０にわたって、ベース基板２上に真性シリコンエピタキシャル層５を形成する予備工程を含む。このために、キャリアガスとシリコンを含有する前駆体ガスを同時にチャンバ内で循環させることができる。任意選択で、真性シリコンエピタキシャル層５を形成するこの予備工程の前に、ベース基板２の表面上に存在し得る任意の自然酸化物を除去するために、９００℃～１２００℃の温度で、還元性又は弱還元性雰囲気下で、ベース基板の脱酸素アニーリングを行ってもよい。このアニールは、この自然酸化物を除去するために、選択された温度に応じて、数秒から数分の時間にわたって、キャリアガスのみがチャンバ内を流れている間に行われてもよい。
【0038】
言うまでもなく、脱酸素アニーリング及び／又はエピタキシャル層形成のこれらの工程は、その場で、すなわち、装置のチャンバからベース基板２を除去することなく、また、プロセス全体を通してチャンバ内に導入又は存在するガス又は雰囲気以外のガス又は雰囲気に、準備中の支持体１の自由表面を曝露することなく行われる。
【0039】
次に、第１の工程において、図３に示すように、第１の期間Ｔ１にわたって、反応性ガスＲＧを選択された流量でチャンバ内に導入することによって、エピタキシャル層５の露出面上に誘電体層３が形成される。加熱デバイスは、誘電体層が典型的には９００℃～１１５０℃、好ましくは９５０℃～１１００℃の温度で形成されるように制御される。例えば二酸化シリコン又は窒化シリコンを形成することが望まれる誘電体層の性質に応じて、この反応性ガスは酸化性ガス又は窒化性ガスから形成されてもよい。好ましくは、誘電体層は酸化シリコンで作られ、その場合、反応性ガスは、例えば、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含むことができる。チャンバ内の酸化雰囲気は、誘電体層３の所望の厚さに応じて選択された時間（第１の期間）にわたって維持される。好ましくは、誘電体層３は、０．５ｎｍより大きい厚さを有する。
【0040】
次に、第１の工程に続く第２の工程では、第１の期間Ｔ１に続く第２の期間Ｔ２にわたって、シリコンを含む前駆体ガスＰｒＧを選択された流量でチャンバ内に導入することによって、多結晶シリコンからなる電荷トラップ層４が誘電体層３上に直接形成される。誘電体層の非晶質性は、この誘電体層が存在しない場合に起こり得る、この第２の工程中に形成されるトラップ層の結晶化を防止する。
【0041】
第１及び第２の工程のシーケンスは、特に、チャンバ内で望ましくない化学反応を引き起こし、所望の品質のトラップ層の堆積を妨げる可能性がある反応ガスと前駆体ガスとの混合を防止するように、制御された方法で実行される。換言すれば、図３から明らかであってもよいように、反応性ガスがチャンバの雰囲気を形成する第１の工程は、前駆体ガスがチャンバの雰囲気を形成する第２の工程と重複しない。
【0042】
第１の工程の終了時、及び第２の期間の開始を第１の期間の終了から分離する移行期間Ｔｔの間、準備プロセス全体を通してチャンバを絶えずフラッシュするキャリアガスは、チャンバから反応性ガスをフラッシュする。この移行期間は、第１の工程の温度が第２の工程の温度と異なる場合に、チャンバ及び／又は基板の温度を調整するためにも使用される。第２の段階では、この移行期間Ｔｔの後、前駆体ガスがチャンバ内に導入される。したがって、このガスがチャンバ内に導入されるとき、このチャンバの雰囲気及び温度は、高品質の電荷トラップ層４の形成に完全に適している。キャリアガス及び前駆体ガスは、この第２のプロセス工程の残りの間、チャンバを通って同時に流れる。
【0043】
従来、及び本特許出願の導入部で報告されているように、トラップ層の成長は、満足な品質の層を得るために、少なくとも誘電体層と接触するシード部分上で、１０１０℃以下の比較的低温で行われる。この品質は、特に、第２の高調波歪みを測定することによって測定される。それはまた、電荷トラップ層４内の応力によって測定され、それが大きすぎる場合、基板を変形させる傾向があり得る。一般に、直径３００ｍｍの基板の場合、この変形（典型的には半導体技術における「反り」）を２００ミクロン未満、更には１００ミクロン未満に制限することが求められている。
【0044】
驚くべきことに、本特許出願の発明者らは、移行期間Ｔｔの持続時間が３０秒を超えない限り、この第２の工程を比較的高い温度、厳密には１０１０℃より高い温度で実行することによって、従来技術のものと全く同様の品質のトラップ層４を得ることが可能であることを観察した。言い換えれば、誘電体層３がキャリアガスのみに曝露される時間が３０秒未満である場合、電荷トラップ層４の形成は、１０１０℃超、典型的には１０１０℃～１２００℃の温度で行うことができ、同時に、変形及び第２の高調波歪み測定の両方に関して、この層の許容可能な品質を有する。
【0045】
したがって、第１の期間と第２の期間との間で、キャリアガスのみに誘電体層３を曝露する時間を制限することによって、この層３の表面状態が調整又は維持されて、従来技術よりもはるかに高い温度でのトラップ層４の直接成長に特に適したものになることが分かる。この目的のために、誘電体層３がキャリアガスのみに曝露される時間を２０秒又は１５秒に制限することが有利であり得る。
【0046】
また、この時間を制限することによって、移行期間中に起こり得る誘電体層３の溶解が防止又は制限されることにも留意されたい。この溶解は、この誘電体層の厚さの損失につながり、この損失は、移行期間の持続時間Ｔｔのｎ乗（Ｔｔ）＾ｎに比例し、ｎは、温度、誘電体層の初期厚さ、及びキャリアガスの流量に応じて、場合によっては２～４の範囲である。移行期間の持続時間Ｔｔが長すぎると、誘電体層の厚さが不十分となり、良質な電荷トラップ層を形成することができないおそれがある。
【0047】
トラップ層の形成温度が比較的高いことは、同等の品質に対してトラップ層をはるかに迅速に形成することができるという点で重要な特性であることが想起される。したがって、９５０℃での成長速度は、０．８ミクロン／分程度、１０００℃で１．２５ミクロン／分程度、１１００℃で２ミクロン／分程度であり、これは、９００℃で観察される０．３ミクロン／分よりもかなり高い。これは、従来技術のプロセスを使用して得られる速度に対して、支持基板の生産速度を著しく改善する。これは、トラップ層が比較的厚く、２ミクロンより大きい場合に顕著である。
【0048】
したがって、トラップ層４の大きな成長速度を目標とするために、この層４を形成する工程は、好ましくは厳密に１０１０℃より高い、１０５０℃より高い、又は１１００℃より高い温度で実行される。
【0049】
トラップ層４を形成するこの工程中に選択される温度に関係なく、この工程は、誘電体層３上に直接多結晶シリコンの目標厚さを形成するのに十分な期間にわたって実行される。
【0050】
移行期間Ｔｔの間の誘電体層２の厚さの損失を制限するために、処理温度は、この期間中に、例えば、第１の期間の温度に対して５０℃低下させることができる。
【0051】
有利には、電荷トラップ層４及び誘電体層３は、５０℃以内で同一であるそれぞれの温度で形成される。例えば、２つの工程は、第１及び第２の工程に対して１０５０℃又は１１００℃の同じ温度を維持しながら、先に提示されたように順番に実行されてもよい。２つの工程間で温度を上昇又は低下させる必要がないので、移行期間の持続時間は、より容易に３０秒未満、例えば２０秒未満又は更に１５秒未満に短縮することができる。
【0052】
誘電体層３は、電荷トラップ層４の形成の温度よりも高い、低い、又は等しい温度で形成されてもよい。
【0053】
言うまでもなく、本発明は、説明された実施形態に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、実装形態の変形がそれに適用され得る。
【図1】
【図2】
【図3】
【手続補正書】
【提出日】2024-07-08
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
電荷トラップ層（４）を備えた支持基板（１）を準備するプロセスであって、前記プロセスが、５００オームｃｍ以下の抵抗率を有する単結晶シリコンベース基板（２）を堆積装置のチャンバに導入することと、前記チャンバから前記ベース基板（２）を除去することなく、前記チャンバをキャリアガスでフラッシングしながら、以下の連続する工程：－シリコンを含有する前駆体ガスを前記チャンバ内に所与の期間導入することによって、前記ベース基板（２）上に真性シリコンエピタキシャル層（５）を形成する工程と、
－第１の期間にわたって前記チャンバ内に反応性ガスを導入することによって、前記真性シリコンエピタキシャル層（５）上に誘電体層（３）を形成する工程と、
－前記第１の期間に続いて、第２の期間にわたってシリコンを含有する前駆体ガスを前記チャンバ内に導入することによって、前記誘電体層（３）上に多結晶シリコン電荷トラップ層（４）を直接形成する工程と、を実行することと、を含み、
前記プロセスが、前記第１の期間と前記第２の期間との間の、前記誘電体層（３）が前記キャリアガスのみに曝露される時間が３０秒未満であり、前記電荷トラップ層（４）を形成する前記工程が厳密に１０１０℃～１２００℃の温度で行われることを特徴とする、プロセス。
【請求項2】
前記キャリアガスが水素を含むか又は水素からなる、請求項１に記載のプロセス。
【請求項3】
シリコンを含有する前記前駆体ガスが、シラン、ジシラン、トリクロロシラン、ジクロロシラン及び四塩化シリコンを含むリストから選択される、請求項１に記載のプロセス。
【請求項4】
前記真性シリコンエピタキシャル層（５）を形成する前記工程の前に、前記ベース基板（２）を９００℃～１２００℃の温度で中性又は還元性雰囲気中でアニールして、表面上に存在し得る任意の自然酸化物を除去する工程を含む、請求項１に記載のプロセス。
【請求項5】
前記ベース基板（２）上への前記真性シリコンエピタキシャル層（５）の前記形成が、９００℃～１２００℃のエピタキシャル温度で行われる、請求項１に記載のプロセス。
【請求項6】
前記真性シリコンエピタキシャル層（５）を形成する前記工程が、５～２０ミクロンの厚さを有する層（５）の前記形成をもたらす、請求項１に記載のプロセス。
【請求項7】
前記誘電体層（３）が酸化シリコンで作られ、前記反応性ガスが、アルゴンなどの中性ガス中に０．１％～１０％の酸素を含む、請求項１に記載のプロセス。
【請求項8】
前記誘電体層（３）を形成する前記工程が、９００℃～１１５０℃の温度で行われる、請求項１に記載のプロセス。
【請求項9】
前記誘電体層（３）が０．５ｎｍより大きい厚さを有する、請求項１に記載のプロセス。
【請求項10】
前記電荷トラップ層（４）を形成する前記工程が、１０５０℃又は１１００℃を超える温度で行われる、請求項１に記載のプロセス。
【請求項11】
前記電荷トラップ層（４）及び前記誘電体層（３）が、５０℃以内で同一であるそれぞれの温度で形成される、請求項１に記載のプロセス。
【請求項12】
前記誘電体層（３）が前記キャリアガスのみに曝露される時間が、２０秒未満又は１５秒未満である、請求項１に記載のプロセス。
【請求項13】
前記電荷トラップ層（４）が、０．１～１０ミクロンの厚さを有する、請求項１から１２のいずれか一項に記載のプロセス。
【国際調査報告】